TW586141B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW586141B
TW586141B TW091100623A TW91100623A TW586141B TW 586141 B TW586141 B TW 586141B TW 091100623 A TW091100623 A TW 091100623A TW 91100623 A TW91100623 A TW 91100623A TW 586141 B TW586141 B TW 586141B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
patent application
film
impurity region
item
Prior art date
Application number
TW091100623A
Other languages
English (en)
Inventor
Takashi Hamada
Satsohi Murakami
Shunpei Yamazaki
Osamu Nakamura
Masayuki Kajiwara
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW586141B publication Critical patent/TW586141B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

586141 A7 _ B7_ 五、發明説明（1 ) 發明背景 1 .發明領域 (請先閱讀背面之注意事項再填寫本頁) 本發明關於一種半導體裝置及其製造方法，半導體裝 置使用利用具有在基底上形成晶體結構的半導體膜（下文 稱爲“結晶半導體膜”）的薄膜電晶體（下文稱爲“ TFT” )。在本說明書中，半導體裝置通常指用半導體 特性的功能裝置。依據本發明製造的半導體裝置包含液晶 顯不裝置和具有用TFT構成的半導體積體電路（微處理 器、訊號處理電路、高頻電路等）等的裝置。 2·相關技術說明 近年來，正積極製造具有在同一基底上用T F T形成 的驅動電路和圖素部分的液晶顯示裝置。半導體膜用作 T F T的主動層，藉此，實現了高場一場遷移率。該技術 能獲得單片液晶顯示裝置，其中，在一個玻璃基底上形成 構成圖素部分的圖素T F T和用於設在圖素部分周邊的驅 動電路的T F T。 經濟部智慧財產局員工消費合作社印製 丁 F T的電特性依賴於半導體膜的品質。尤其是，場 效應遷移率依賴於半導體膜的結晶度，並直接影響T F T 的回應特性，和用於電路的T F T製造的液晶顯示裝置的 顯示能力。 因此，正在積極硏究形成品質好的結晶半導體膜的方 法。例如，使用先形成非晶半導體膜，而後用鐳射照射使 非晶半導體膜結晶的方法，用電熱爐加熱處理使非晶半導 本紙張尺度適用中國國家鮮（CNS ) A4規格（210X297公釐)'— 經濟部智慧財產局員工消費合作社印製 586141 A7 B7 五、發明説明（2 ) 體膜結晶的方法等。但是，用這樣的方法製造的半導體膜 有大量晶粒’因其任意方向對齊而無法控制晶體取向。 此’與單晶體半導體相比’載子不能平穩的遷移，這限制 了 T F T的電特性。 相反的，日本特許公開No . He i 7 — 1 8 3 5 4 0公開了藉由添加如鎳的金屬元素來使砍半導 體膜結晶的技術。已知該金屬元素有促進結晶化的觸媒劑 和降低結晶溫度的功能。該金屬元素還可以加強晶體取向 的對齊。從鐵（Fe)，鎳（Ni)，銘（Co)，釕（ R u )，铑（R h )，鈀（P d )，餓（〇 s )，銥（
Ir)，鉑（Pt)，銅（Cu)和金（Au)中選取一 種或多種當成具有觸媒功能的元素乃是已知技術。 但是，如果添加具有觸媒功能的金屬元素（這裏，所 有具有觸媒功能的金屬元素稱爲觸媒元素），金屬元素殘 留在半導體膜之內或之上，這改變了 T F T的電特性。例 如，丁 F T的截止電流增大，從而改變各元件中的電特性 。更具體的說，一旦形成結晶半導體膜，與結晶有關的具 有觸媒功能的金屬元素就是不必要的。 本發明的發明人公開了用磷來除氣的技術，即使加熱 溫度約爲5 0 0 °C，以從半導體膜的特殊區域除去爲結晶 而加入的金屬元素的方法。例如，藉由將磷加入T F T的 源/汲極區域，在4 5 0 - 7 0 0 °C實施加熱處理，可 以輕易地從裝置形成區除去爲結晶而添加的金屬元素。曰 本專利N 〇 · 3 0 3 2 8 0 1公開了這種技術的一個實施 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ _ (請先閲讀背面之注意事項再填寫本頁}
586141 A7 B7 五、發明説明（3 ) 例。 而且，藉由用具有如上所述的高晶體取向的品質好的 半導體膜，已經開發了主動矩陣型液晶顯示裝置，其中在 同一基底上整體地形成驅動電路和圖素部分。 主動矩陣型液晶顯示裝置的驅動電路要求防止由於胃 驅動能力（導通電流，I。η )和熱載子效應的損壞，而圖 素部分要求低的截止電流（I。f f )。 已知輕摻雜汲極（L D D )結構，當成截止電流的 T F T結構。在該結構中，加入低濃度雜質的元素的 L D D區域設在通道形成區和藉由加入高濃度的雜質元素 形成的汲極區。已知的L D D區域與閘極部分重疊的 L D D結構，即源一汲極重疊的L D D (下文稱爲“ GOLD” ）結構，作爲有效防止因熱載子而損害導通電 流的結構。 本發明的發明人公開了用上述觸媒元素實施低溫結晶 處理後，從半導體膜吸出觸媒元素的方法。例如，有一種 形成摻雜元素（通常是磷）的吸氣側的方法，該元素屬於 在高濃度下具有吸氣功能的元素周期表第5族元素，藉由 熱處理將觸媒元素遷移到吸氣區域，再遷移到吸氣側，還 有一種在相同熱處理中將半導體層中的觸媒元素吸出（遷 移）到源極區或汲極區的方法，和加到將成爲源極區域或 汲極區域的磷的活化等方法。可以藉由在5 5 0 °C實施約 4小時的熱處理來除去引入用於結晶的半導體膜的金屬元 素，進行上述的吸氣處理。 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 _ g _ 586141 A7 ____B7 五、發明说明（4 ) (讀先閱讀背面之注意事項再填寫本頁) 但是，爲獲得吸氣功能而加入到半導體膜的磷的濃度 是lx 1〇2〇/cm3或lx 1 〇20/Cm3以上，最好是 1 X 1 〇 2 1 / c m 3。因此，該半導體膜摻雑磷要用很長時 間。 另外，用離子注入或離子摻雜（本說明書中，指一種 不分離要注入的離子團之方法）來添加高濃度的磷，使得 半導體膜的很難再結晶。 另外，在整體形成的驅動電路的主動矩陣型液晶顯示 裝置中，驅動電路需要的性能與圖素部分需要的性能不同 。因此，如果嘗試依照各自的要求而得較佳T F T結構’ 生産方法就相當複雜，就需增加遮光掩模的數量。另一方 面，依據形成含有雜質元素的區域的過程，如果使用閘極 的自對準方式的L D D區域，處理精密度隨基底尺寸的增 大不可避免的惡化。 發明槪要 經濟部智慧財產局員工消費合作社印製 因此，本發明的一個目的是提供一種從用觸媒元素獲 得的結晶半導體膜中除去觸媒元素（金屬元素）的技術’ 而不增處理步驟的數量。 本發明的另一目的是，提供一種實現T F T較佳結構 的技術，T F T較佳結構只使用少量遮光掩模，和較佳的 圖素部分和驅動電路的驅動條件。
本發明係關於一種半導體裝置，包含：在同一基底上 的第一 η通道TFT，第二η通道TFT和p通道TFT 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） 586141 A7 B7 五、發明説明（5 ) ，其特徵在於：在閘極外側設置形成於第一 η通道T F 丁 的半導體層中的第一雜質區和第二雜質區；設置形成於第 二η通道T F Τ的半導體層中的第三雜質區，使其與閘極 部分重疊，第三雜質區設在閘極外側；設置形成於Ρ通道 T F Τ的半導體層中的第四雜質區，使其與閘極部分重疊 ，在閘極外側設置第五雜質區。 本發明還關於一種半導體裝置，它包含：在同一基底 上的第一 η通道TFT，第二η通道TFT和ρ通道 T F T，其特徵在於：在閘極外側設置形成於第一 η通道 T F Τ的半導體層中且將成爲L D D區域的第一雜質區和 將成爲源極/汲極區域的第二雜質區；設置形成於第二η 通道T F Τ的半導體層中且將成爲L D D區域的第三雜質 區，使其與閘極部分重疊，將成爲源極/汲極區域的第三 雜質區設在閘極外；設置形成於Ρ通道T F Τ的半導體層 中且將成爲L D D區域的第四雜質區’使其與閘極部分重 疊，在閘極外設置將成爲源極/汲極區域的第五雜質區。 本發明還關於一種半導體裝置’它包含：同一基底上 設在圖素部分的第一 η通道T F Τ，設在驅動電路中的第 二η通道T F Τ和ρ通道T F Τ ’其特徵在於：在閘極外 設置形成於第一 η通道T F Τ的半導體層中的第一雜質區 和第二雜質區；設置形成於第二η通道T F Τ的半導體層 中的第三雜質區，使其與閘極部分重疊，第三雜質區設在 閘極外側；設置形成於Ρ通道T F Τ的半導體層中的第四 雜質區，使其與閘極部分重疊’在閘極外側設置第五雜質 [本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公7^ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 586141 A7 ___B7__ 五、發明説明（6 ) 區。 (請先閱讀背面之注意事項再填寫本頁) 本發明還關於一種半導體裝置，它包含：同一基底上 設在圖素部分的第一 η通道T F T，設在驅動電路中的第 二η通道T F Τ和ρ通道T F Τ，其特徵在於：在閘極外 側設置形成於第一 η通道T F Τ的半導體層中且將成爲 L D D區域的第一雜質區和將成爲源極/汲極區域的第二 雜質區；設置形成於第二η通道T F Τ的半導體層中且將 成爲L D D區域的第三雜質區，使其與閘極部分重疊，將 成爲源極/汲極區域的第三雜質區設在閘極外；設置形成 於Ρ通道T F Τ的半導體層中且將成爲L D D區域的第四 雜質區，使其與閘極部分重疊，在閘極外設置將成爲源極 /汲極區域的第五雜質區。 上述本發明的特徵還在於第二η通道T F Τ設在緩衝 電路中。 本發明還關於一種半導體裝置的製造方法，其特徵在 於包含下列步驟： 經濟部智慧財產局員工消費合作社印製 在絕緣表面上形成包含作爲主要組分的矽的非晶半導 體膜； 添加觸媒元素以促進非晶半導體膜結晶，而後實施第 一熱處理，從而形成結晶半導體膜； 在結晶半導體膜上形成阻擋層； 在阻擋層上形成包含濃度爲1 X 1 0 1 9 / c m 3到1 X 1 0 2 2 / c m 3的稀有氣體元素的半導體膜； 藉由第二熱處理將觸媒元素遷移到包含稀有氣體元素 1紙張尺度適用中.國國家標準（€呢）八4規格（210乂297公釐) 7^ 586141 A7 B7 五、發明説明（7 ) 的半導體膜；. 除去包含稀有氣體元素的半導體膜。 本發明還關於一種半導體裝置的製造方法，其特徵在 於包含下列步驟： 在絕緣表面上形成包含作爲主要組分的砂的非晶半導 體膜； 添加觸媒元素以促進非晶半導體膜結晶，並藉由第_ 熱處理形成結晶半導體膜； 用鐳射照射結晶半導體膜； 在結晶半導體膜上形成阻擋層； 在阻擋層上形成包含濃度爲1 X 1 0 1 9 / c m 3到；!_ χ 1 0 2 2 / c m 3的稀有氣體元素的半導體膜； 藉由第二熱處理將觸媒元素遷移到包含稀有氣體元素 的半導體膜； 除去包含稀有氣體元素的半導體膜。 本發明還關於一種半導體裝置的製造方法，其特徵& 於包含下列步驟： 在絕緣表面上形成包含作爲主要組分的矽的非,結晶# 導體膜； 添加觸媒元素以促進非晶半導體膜結晶，以藉由第~ 熱處理形成結晶半導體膜； 在結晶半導體膜上形成阻擋層； 在阻擋層上形成包含濃度爲lx 1 019/cm3到lx 1 Ο 2 2 / c m 3的稀有氣體元素的半導體膜； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~\〇1 ' ' (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 586141 A7 B7 五、發明説明（8 藉由第二熱處理將觸媒元素遷移到半導體膜 除去包含稀有氣體元素的半導體膜；和 用鐳射照射結晶半導體膜。 其特徵在 (請先閱讀背面之注意事項再填寫本頁) 本發明還關於一種半導體裝置的製造方法 於包含下列步驟： 在絕緣表面上形成包含作爲主要組分的矽的非晶半導 體膜； 添加觸媒元素以促進非晶半導體膜結晶； 在非晶半導體膜上形成阻擋層； 在阻擋層上形成包含濃度爲1χ 1 〇19/(：1113到1)< 1 0 22/ c m 3的稀有氣體元素的半導體膜； 貫to加熱處理’以使非晶半導體膜結晶爲結晶半導體 膜，並使觸媒元素遷移到包含稀有氣體元素的半導體膜； 除去包含稀有氣體元素的半導體膜，·和 用鐳射照射結晶半導體膜。 本發明還關於一種半導體裝置的製造方法，其特徵在 於包含下列步驟： 經濟部智慧財產局員工消費合作社印製 添加觸媒元素以促進絕緣表面結晶； 在絕緣表面上形成包含作爲主要組分的矽的非晶半導 體膜； 在非晶半導體膜上形成阻擋層； 在非晶半導體膜上形成包含濃度爲1 X 1 0 1 9 / C m 3 到1 X 1 0 2 2./ c m 3的稀有氣體元素的半導體膜； 實施加熱處理，以使非晶半導體膜結晶爲結晶半導體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 11 - 586141 A7 B7 五、發明説明（9 ) 膜，並使觸媒.兀素遷移到包含稀有氣體元素的半導體膜； 除去包含稀有氣體元素的半導體膜；和 用鐳射照射結晶半導體膜。 本發明還關於一種半導體裝置的製造方法，其特徵在 於，包含下列步驟： 添加觸媒元素，促進絕緣表面結晶； 在絕緣表面上形成包含作爲主要組分的砂的非晶φ導 體膜； 非晶半導體膜上形成阻擋層； 非晶半導體膜上形成含濃度爲1 X 1 〇 1 9 / c m 3到 X 1 0 2 2 / c m 3的稀有氣體元素的半導體膜； 含稀有氣體元素的半導體膜加稀有氣體元素； 進行熱處理，使非晶半導體膜結晶成結晶半導體膜， 和使觸媒元素移到含稀有氣體元素的半導體膜； 除去含稀有氣體元素的半導體膜； 用雷射輻射結晶半導體膜。 在上所述之本發明中，本發明之半導體裝置的製造方 法的特徵在於，阻擋層是由臭氧水形成的化學氧化物膜。 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於，用電漿處理氧化非晶半導體的表面來形成阻擋 層。 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於，在含氧的氣氛中，藉由用紫外光照射産生臭氧 來形成阻擋層，從而氧化非晶半導體膜的表面。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -12- 586141 A7 B7 五、發明説明（10) 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於，阻擋層是用厚度1到1 0 n m的膜形成的多孔 膜。 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於，該稀有氣體元素是從氨（He)、氖（Ne) 、氬（Ar)、氪（Kr)、氙（Xe)中選出的一種或 多種稀有氣體。 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於，藉由從鹵素燈、金屬鹵素燈、氙弧燈、碳棒弧 光燈、高壓鈉燈、高壓水銀燈的中選出的一種或多種燈進 行照射，來實施第一熱處理和第二熱處理。 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於，用電熱爐實施第一熱處理。 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於，用電熱爐實施第二熱處理。 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於，觸媒元素是從鐵（F e )，鎳（N i )，銘（ Co)，釕（Ru)，鍺（Rh)，鈀（Pd)，餓（ 〇s )，銥（I r )，鉑（P t )，銅（c u )和金（
Au)中選取的一種或多種元素。 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於，包含： 在絕緣表面上形成半導體層的第一步驟； 在半導體層上形成絕緣膜的第二步驟； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -13- 586141 A7 B7 五、發明説明（11 ) 在絕緣膜上形成第一形狀的導電層的第三步驟； 從第一形狀導電層形成第二形狀導電層的第四步驟； 用第二形狀的導電層作掩模，向半導體層添加一種導 電類型的雜質元素，形成第一雜質區的第五步驟； 用第二形狀的導電層作掩模，向所選的半導體層的區 域添加一種導電類型的雜質元素，形成第二和第三雜質區 的第六步驟；和 用第二形狀的導電層作掩模，向所選的半導體層的區 域添加與一種導電類型相反的導電類型的雜質元素，形成 第四和第五雜質區的第七步驟。 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於，包含： 在絕緣表面上形成半導體層的第一步驟； 在半導體層上形成絕緣膜的第二步驟； 在絕緣膜上形成第一形狀的導電層的第三步驟； 從第一形狀導電層形成第二形狀導電層的第四步驟； 用第二形狀的導電層作掩模，向半導體層添加第一劑 量的一種導電類型的雜質元.素，形成第一雜質區的第五步 驟； 甩第二形狀的導電層作掩模，向所選的半導體層的區 域添加第二劑量的一種導電類型，形成第二和第三雜質區 的雜質元素的第六步驟；和 用第二形狀的導電層作掩模，向所選的半導體層的區 域添加與一種導電類型相反的導電類型的雜質元素，形成 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210Χ297公釐） -14- 586141 A7 _B7__ _ 五、發明説明（12) 第四和第五雜質區的第七步驟。 在上所述之本發明中，一種半導體裝置的製造方法特 徵還在於一種導電類型的雜質包含η型的雜質。 參考附圖，藉由閱讀和理解下列詳細說明，本領域技 術人員將會淸楚本發明的這些和其他優點。 圖式簡單說明 在附圖中： 圖1 Α到1 D說明依據本發明的範例實施例模式； 圖2 A到2 D說明依據本發明的範例實施例模式； 圖3 A到3 C顯示本發明的一個實施例； 圖4 A到4 C顯示本發明的一個實施例； 圖5說明本發明的一個實施例； 圖6說明本發明的一個實施例； 圖7 A到7 E說明依據本發明的範例實施例模式； 圖8 A到8 E說明依據本發明的範例實施例模式； 圖9顯示藉由測定含在半導體膜中的A r濃度獲得的 結果的曲線圖； 圖1 〇顯示用本發明製造的發光裝置的實施例； 圖1 1 A到1 1 F顯示在顯示部分利用本發明製造的 液晶顯示裝置的例示性電設備； 圖1 2 A到1 2 D顯示在顯示部分利用本發明製造的 液晶顯示裝置的例示性電設備； 圖1 3 A到1 3 C顯示在顯示部分利用本發明製造的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -15- 586141 A7 B7 五、發明説明（13 ) 液晶顯示裝置的例示性電設備； 圖1 4 A到1 4 C顯示依據本發明的範例實施例模式 圖1 5 A到1 5 E說明本發明的一個實施例； 圖1 6 A到1 6 C說明本發明的一個實施例； 圖1 7 A到1 7 E說明依據本發明的範例實施例模式 j 圖1 8顯示用本發明製造的發光裝置的實施例； 圖1 9 A到1 9 B是顯示藉由測定用本發明製造的 T F T的可靠性和特性所獲得的結果的曲線圖。 符號說明 5 0 基底 5 1 閘極 52 閘極絕緣膜 5 3 非晶矽膜 54 含觸媒元素層 5 5 結晶矽膜 5 6 屏蔽層 5 7 半導體膜 5 8 絕緣膜 5 9 中間層絕緣膜 10 0 基底 101 底絕緣膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -16 - (請先閱讀背面之注意事項再填寫本頁) *11 P. 經濟部智慧財產局員工消費合作社印製 586141 A7 B7 五、發明説明（14) 經濟部智慧財產局員工消費合作社印製 1 0 1 a .第 氮 氧 化矽 膜 1 0 1 b 第 二 氮 氧 化矽 膜 1 0 2 非 晶 半 導 體 膜 1 0 3 含 觸 媒 元 素 層 1 0 4 結 晶 半 導 體 膜 1 0 5 結 晶 半 導 體 膜 1 0 6 薄 '層 ( 阻 擋 層） 1 0 7 吹 氣 側 ( 半 導體 膜 1 0 8 結 晶 半 導 體 膜 3 0 1 底 .絕 緣 膜 3 0 2 含 觸 媒 元 素 層 3 0 3 非 晶 半 導 體 膜 3 0 4 屏 蔽 層 3 0 5 半 導 體 膜 3 0 6 半 導 體 MS 膜 4 0 1 η 通 道 T F T 4 0 2 Ρ 通 道 T F T 4 0 3 η 通 道 T F T 4 0 4 η 通 道 T F T 4 0 5 儲 存 電 容 4 0 6 驅 動 電 路 4 0 7 圖 素 部 份 6 0 1 基 底 6 0 2 底 絕 緣 膜 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17- 586141 A7 B7 五、發明説明（15) 經濟部智慧財產局員工消費合作社印製 6 0 8 - -6 1 1 閘 極 電 極 6 1 2 ，6 1 3 接 線 6 1 4 資 料 接 線 6 1 5 接 線 6 1 6 電 極 6 1 7 電 源 線 6 1 8 第 一 中 間 層 絕 緣 膜 6 1 9 .第 二 中 間 層 絕 緣 膜 6 2 0 第 二 中 間 層 絕 緣 膜 6 2 1 第 四 絕 緣 膜 6 2 2 陽 極 6 2 3 分 隔 層 6 2 4 有 機 化合 物 層 6 2 5 陰 極 6 2 6 第 五 絕 緣 膜 6 2 7 有 機 發 光 元 件 6 5 0 驅 動 電 路 部 份 6 5 1 圖 素 部 份 6 5 2 η 通 道 Τ F Τ 6 5 3 Ρ 通 道 Τ F Τ 6 5 4 開 關 Τ F Τ 6 5 5 電 流 控 制 Τ F Τ 7 0 1 第 二 中 間 層 絕 緣 膜 7 〇 2 第 二 絕 緣 膜 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18- 586141 A7 B7 五、發明説明（16) 經濟部智慧財產局員工消費合作社印製 7 〇 3 第 四 絕 緣 膜 7 〇 4 陽 極 7 〇 5 分 隔 層 7 0 6 有機北合 物 層 7 〇 7 陰 極 7 〇 8 有 機 發 光 元 件 7 〇 9 第 五 絕 緣 膜 1 1 〇 2 — 1 1 〇 6 半 導 體 層 1 1 〇 7 閘 極 絕 緣 膜 1 1 1 7 — 1 1 2 2 第 一 形 導 電 層 1 1 1 6 聞 極 絕 緣 膜 1 1 1 〇 — 1 1 1 5 掩 模 1 1 2 4 — 1 1 2 9 第 二 形 導 電 層 1 1 2 3 聞 極 絕 緣 膜 1 1 2 7 源 極 接 線 1 1 3 〇 — 1 1 3 4 第 一 雜 質 區 1 1 3 5 1 1 3 6 阻 止 掩 模 1 1 8 0 — 1 1 8 2 第 二 雜 質 區 1 1 3 7 — 1 1 4 1 第 三 雜 質 區 1 1 4 2 — 1 1 4 4 阻 止 掩 模 1 1 4 5 1 1 4 6 第 五 雜 質 區 1 1 4 7 第 四 雜 質 區 1 1 4 8 1 1 4 9 第 五 雜 質 區 1 1 5 1 第 一 中 間 層 絕 緣 膜 (請先閲讀背面之注意事項再填寫本頁)
、1T 本紙張尺度適用中國國家標準（CNS ) A4規格（210'〆297公釐） 586141 A7 B7 五、發明説明（17 ) 1153—1158 源極/汲極接線 經濟部智慧財產局員工消費合作社印製 1 1 5 9 連 接 接線 1 1 6 0 閘 極 接線 1 1 6 1 圖 素 電極 1 1 6 2 通 道 形成 區 1 1 6 3 第 二 雜質 區 1 1 6 4 第 三 雜質 區 1 1 6 5 通 道 形成 區 1 1 6 6 第 四 雜質 區 1 1 6 7 第 四 雜質 區 1 1 6 8 通 道 形成 區 1 1 6 9 第 二 雜質 區 1 1 7 0 第 二 雜質 is 1 1 7 1 通 道 形成 區 1 1 7 2 第 一 雜質 區 1 1 7 3 第 三 雜質 區 1 1 7 6 第 四 雜質 區 1 1 7 7 第 五 雜質 區 2 0 0 1 主 體 2 0 0 2 影 像 輸入 部份 2 〇 0 3 顯 示 部份 2 〇 〇 4 鍵 盤 2 1 0 1 主 體 2 1 〇 2 顯 示 部份 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X 297公釐） -20- 586141 A7 B7 五、發明説明（18 ) 經濟部智慧財產局員工消費合作社印製 2 1 0 3 聲 音 輸 入 部 份 2 1 0 4 操 作 開 關 2 1 0 5 電 池 2 1 0 6 影 像 接 收 部 份 2 2 〇 1 主 體 2 2 〇 2 相 機 部 份 2 2 0 3 影 像 接 收 部 份 2 2 0 4 操 作 開 關 2 2 0 5 顯 示 部 份 2 3 0 1 主 髀 2 3 0 2 顯 示 部 份 2 3 0 3 臂 部 份 2 4 0 1 主 體 2 4 0 2 顯 示 部 份 2 4 0 3 揚 聲 器 部 份 2 4 〇 4 記 錄 媒 體 2 4 0 5 操 作 開 關 2 5 0 1 主 體 2 5 0 2 顯 示 部 份 2 5 0 3 接 金見 部 份 2 5 0 4 操 作 開 關 2 6 0 1 投 影 裝 置 2 6 〇 2 螢 幕 2 7 〇 1 主 體 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） _ 21 - 586141 A7 B7 五、發明説明（19) 2702 投影裝置 2 7 0 3 鏡 2 7 0 4 螢幕 2801 光源光學系統 2 8 0 2 鏡 2803 分色鏡 2804 — 2806 鏡 經濟部智慧財產局員工消費合作社印製 2 8 〇 7 稜 鏡 2 8 〇 8 液 晶 顯 示 裝 置 2 8 〇 9 相 差 板 2 8 1 〇 投 影 光 學 系 統 2 8 1 1 反射 器 2 8 1 2 光 源 2 8 1 3 ，2 8 1 4 透 2 8 1 5 偏 光 變 換 元件 2 8 1 6 聚 焦 透 鏡 3 〇 〇 1 顯 示 板 3 〇 〇 2 操 作 板 3 〇 〇 3 連 接 部 份 3 〇 〇 4 顯 示 部 份 3 〇 〇 5 聲 音 輸 出 部 份 3 〇 〇 6 操 作 鍵 3 〇 〇 7 電 源 開 關 3 〇 〇 8 聲 音 輸 入 部 份 〇〇 (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 586141 A7 _ ___B7 五、發明説明（20 ) 3009 天線 3010 操作開關 3101 主體 3102 支持座 3103 顯示部份 車交佳實施例說明 實施例模式1 參考圖1 A到1 D說明吸氣方法，其中具有觸媒功能 的金屬元素添加到整個非晶半導體膜的表面上，使它結晶 ’形成包含稀有氣體元素（本實施例模式中是A r )的半 導體膜，該膜使用當成吸氣側。 在圖1 A中，對基底1 〇 〇的材料無特殊限制。但是 ’最好使用硼矽酸鋇玻璃、矽酸鋁玻璃、石英等。在基底 1 0 0的表面上，形成厚度爲1 〇到2 0 0 n m的無機絕 緣膜作爲底絕緣膜1 0 1。最佳的，底絕緣膜的一個實施 例包含由電漿C V D形成的氧氮化矽膜。由s i Η 4、 ΝΗ3和Ν2〇製成的厚度爲5 0 nm的第一氧氮化矽膜 101a ，和由SiH4和N2〇製成的厚度爲lOOnm 的第二氧氮化矽膜1 〇 1 b當成底絕緣膜1 0 1。設置底 絕緣膜1 0 1以防止含在玻璃基底中的鹼金屬擴散到形成 於底絕緣膜1 0 1上的半導體膜中。在用石英做基底的情 況下，可以不用底絕緣膜1 0 1。 在底絕緣膜1 0 1上形成的非晶半導體膜1 0 2由含 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -23- 586141 A7 _ B7 五、發明説明（21 ) (讀先閱讀背面之注意事項再填寫本頁) 有砂作爲主要.組分的半導體材料製成。通常，藉由電黎 C V D、低壓C V D和濺射等形成非晶賴、#晶砂錯膜 等，厚度1 〇到1 〇 〇 n m。爲了獲得滿意的晶體，包含 在非晶半導體膜1 〇 2中的例如氧、氮的雜質的濃度可以 降爲5 X 1 0 1 8 / c m 3或5 X 1 〇 u / c m 3以下。這些 雜質阻礙了非晶半導體的結晶，且甚至在結晶以後增加了 陷捕中心和重組中心的密度。因此，要使用爲超高真空設 計的C V D設備，它進行反應室中的鏡面處理（電場強度 硏磨處理）或裝備有無油抽真空系統，以及使用高純度的 材料氣體。 而後’具有促進結晶的觸媒功能的金屬元素添加到非 晶半導體膜1 0 2的表面（圖1 B )。具有促進半導體膜 結晶的觸媒功能的金屬元素的實施例包含鐵（F e )，鎳 (N i )，鈷（C 〇 )，釕（R u )，鍺（R h )，鈀（ P d )，餓（〇 s )，銥（I r )，鉑（P t )，銅（ 經濟部智慧財產局員工消費合作社印製
Cu)和金（Au)等。可以使用從這些元素中選擇的一 種或多種金屬元素。通常，使用鎳。非晶半導體膜1 〇 2 使用離心機塗覆含重量1到1 0 0 p P m的鎳的醋酸鎳溶 液，而後，形成含的觸媒元件的塗層。在這種情況下，爲 了加強溶液的相容性，非晶半導體膜1 0 2進行如下表面 處理：用含臭氧的水溶液形成極薄的氧化膜’用氟酸和過 氧化氫的混合溶液蝕刻氧化物膜以獲得淸潔表面’生成的 表面再用含臭氧的水溶液處理以形成很薄的氧化物膜。由 於例如矽的半導體膜的表面是恐水的，因此，非晶半導體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -24 - 586141 A7 B7 五、發明説明（22 ) 膜1 0 2的表面，如上所述，可以用醋酸鎳溶液均勻塗覆 形成氧化物膜。 無庸贅言，對形成含觸媒劑元素的塗層1 〇 3的方法 沒有特殊限制，可以藉由濺射、氣相澱積、電漿處理等形 成含觸媒劑元素的塗層1 〇 3。而且，可以在形成非晶半 導體膜1 0 2前，在底絕緣膜1 〇 1上形成含觸媒劑元素 的塗層1 〇 3。 當非晶半導體膜1 0 2與觸媒劑元素的塗層1 〇 3接 觸時，實施用於結晶的熱處理。作爲熱處理的方法，可採 用使用電熱爐的爐內退火，或使用鹵素燈，金屬鹵素燈， 氙弧燈，碳棒弧光燈，高壓鈉燈，高壓水銀燈等的快速熱 退火（下文稱爲“RTA” )。從生産率來看，最好採用 R 丁 A。 在實施R T A的情況下，用於加熱的燈光源點亮1到 6 0秒，最好3 0到6 0秒，再重復點亮1 — i 〇次，最 好2到6次。燈光源的發光強度可任意設定；但是，設定 強度’使半導體膜被快速加熱到約6 〇 〇 °c到1 〇 〇 〇。〇 ’最好約6 5 0 °C到約7 5 0 °C。即使在這樣的高溫下， 只快速加熱半導體膜’基底1 〇 〇自身不會扭曲變形。因 此’使非晶半導體膜結晶以獲得結晶半導體膜1 Q 4，如 圖1 C所不。可以藉由提供含觸媒劑元素的塗層1 〇 3來 實現這種結晶。 在用爐內退火作爲其他方法的情況下，非晶半導體膜 1 0 2在5 0 0 C進行約1小時的熱處理，從而釋放包含 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X：297公羡） (請先閲讀背面之注意事項再填寫本頁) 訂 -¾. 經濟部智慧財產局員工消費合作社印製 -25- 586141 A7 _____B7 五、發明説明（23 ) 在非晶半導體膜1 〇 2中的氫。然後，用電熱爐在氮氣氣 氛中，在550 t到60〇°C，最好是580 °C’實施4 個小時的熱處理，這樣，非晶半導體膜1 〇 2結晶。從而 ，如圖1 C所示，形成結晶半導體膜1 0 4。 爲了提高結晶比率（晶體成分在膜總容量中的比率） ，並校正殘留在結晶顆粒中的缺陷，如圖1 D所示’用鐳 射照射結晶半導體膜1 0 4也有效。作爲雷射器’用光波 長在4 0 0 n m或4 0 0 n m以下的準分子雷射器，使用 Y A G鐳射的二次諧波或三次諧波。任何情況下，利用重 復頻率約1 0到1 0 0 0 Η z的脈衝鐳射和用重疊率9 0 一 9 5%的光學系統來使鐳射強度彙聚在1 0 0 — 4 0 0 m J / c m 2，對結晶半導體膜1 0 4進行鐳射處理。 在這樣獲得的結晶半導體膜1 0 5中，還殘留有觸媒 元素（本文中是鎳）。雖然鎳不均勻地分佈在膜中，觸媒 元素殘留平均濃度超過lx 1 〇19/cm3。無庸贅言，即 使在這樣的狀態下，也可能形成例如T F T的各種半導體 裝置。但是，藉由使用下列方法吸氣除去觸媒元素。 首先，如圖2 A所示，在結晶半導體膜1 〇 5的表面 上形成薄層1 0 6。在本說明書中，在結晶半導體膜 1 0 5上設置薄層1 〇 6以防止當除去吸氣側時蝕刻結晶 半導體膜1〇5。因此，薄層106稱爲“阻擋層106 ” 0 阻擋層1 0 6的厚度設爲約1到約1 〇 n m，藉由以 臭氧水處理的簡易方法而形成的化學氧化物膜可以用作阻 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -26- 586141 A7 ___B7_ 五、發明説明（24) 擋層。而且，.即使用含有硫酸、鹽酸、硝酸和過氧化氫的 混合物的水溶液處理，也同樣能形成化學氧化物膜。或者 ，在含氧氣氛中進行電漿處理，在含氧氣氛中藉由用紫外 光照射産生臭氧的氧化處理等方法形成氧化膜。而且，藉 由用淸潔爐加熱在約2 0 0 t到約3 5 0 t來形成薄氧化 膜以獲得阻擋層。或者，用電漿C V D，濺射，真空澱積 法，澱積厚度約1到5 n m的氧化膜層，獲得阻擋層。在 任何情況下，在吸氣處理中，薄膜允許觸媒元素遷移到吸 氣側一邊，但在用吸氣側的除去處理中，不允許蝕刻劑滲 入膜中（保護結晶半導體膜1 0 5免受鈾刻劑蝕刻）。例 如可以使用氧化矽膜（S i Ο X )，多孔膜或用臭氧水處 理而形成的化學氧化物膜。 然後，在阻擋層1 0 6上藉由濺射形成厚度2 5 -2 5 0 nm的包含濃度爲lx 1 〇2〇/cm3或lx 1 Ο 2 Q / c m 3以上的稀有氣體元素的半導體膜（通常是 非晶半導體膜），作爲吸氣側1 〇 7。將來要除去的吸氣 側1 0 7最好形成爲低密度膜，以便相對於結晶半導體膜 1 0 5獲得大的蝕刻選擇比。 在本實施例模式中，膜形成壓力以0 · 2 P a的間隔 在0 · 2到1 · 2 P a的範圍內變化以順序形成膜，並測 定在形成的膜中的A r濃度。圖9顯示測定結果。除壓力 以外的膜形成條件如下：氣體流速是5 0 ( s c c m )， 膜形成功率是3 kw，基底溫度是1 5 0°C。 從圖9可以看到，當膜形成壓力下降時，膜內的A r 本紙張尺度適用中國國家標準（CNS ) A4規格（2IOX297公釐） 〔請先閱讀背面之注意事项再填寫本頁j -訂 經濟部智慧財產局員工消費合作社印製 -27- 586141 A7 B7 五、發明説明（25 ) 濃度升高，因此形成了最好作爲吸氣側的膜。其原因如下 :當濺射的膜形成壓力下降時，在反應室中的A r氣和熱 原子（從靶面反射的A r原子）間的碰撞百分率下降，因 此彈回原子可能入射到基底上。實驗結果，在用本實施例 模式的裝置的情況下，如果膜形成壓力設爲〇 . 2到 1 · 2 P a ，其他條件採用表1所示條件，藉由縣射可以 形成允許獲得吸氣作用的半導體膜，它含有的稀有氣體元 素的濃度爲lx 1 Oi9 / cm3到lx 1 〇22 / cm3，最 好是 lx 1 02〇/cm3 到 lx 1 〇21/crn3，濃度 5x 1 Ο 2 ° / c m 3 更好。 由於在半導體膜中稀有氣體元素自身是非活化的，它 不會對結晶半導體膜1 0 5有不利的影響。作爲稀有氣體 元素，使用從氨（He)、氖（Ne)、氬（Ar)、氪 (Kr)、氙（Xe)中選擇的一種或多種。本發明特徵 在於這些稀有氣體元素用作以形成吸氣側的離子源，形成 含有這些元素的半導體膜以獲得吸氣側。 爲了保證實現吸氣’要求隨後實施熱處理。藉由爐內 退火或RTA實施該熱處理。在採用了爐內退火的情況下 ，在氮氣氣氛中在450 °C到600 t實施〇 . 5到12 小時的熱處理。在R T A的情況下，用於加熱的燈光源點 亮1到6 0秒，最好3 0到6 0秒，且重復點亮1到1 〇 次’最好是2到6次。燈光源的發光強度可任意決定，設 定強度，使半導體膜被快速加熱到約6 0 0 °C到1 0 0 0 °C，最好約7 0 0 °C到約7 5 0 t。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -28- 586141 A7 B7 五、發明説明（26) 在吸氣期間’用熱能釋放在要被吸出的區域（陷捕側 )中的觸媒元素’這些觸媒元素並藉由擴散遷移到吸氣側 。因此，吸氣與處理溫度有關，處理溫度越高，處理的時 間周期越短。依據本發明，在吸氣期間觸媒元素遷移的距 離大致相當於半導體膜的厚度，如圖2 C中的箭頭表示的 ’從而可以在較短的時間段內完成吸氣。 即使在上述熱處理中，含有稀有氣體元素的半導體膜 1 0 7不是結晶的，稀有氣體元素的濃度是1 X 1 〇 1 9 / c m 3 到 1 X 1 〇 2 1 / c ηι 3，最好是 1 χ 1 〇 2 〇 / c m 3 到 lx 1021/cm3，濃度 5xl02〇/cm3 更好。這 樣考慮的原因如下：即使在上述處理溫度範圍內，殘留在 半導體膜中的稀有氣體元素不再釋出，從而抑制了膜的結 晶。 在含有稀有氣體的半導體膜（吸氣側）1 〇 7中，如 圖1 4A到1 4 C所示，作爲稀有氣體存在區1 〇 9之圖 樣有3種。 圖1 4 A顯示一種狀態，稀有氣體元素出現在直到吸 氣側1 0 7的膜厚度的中間處。在這種情況下，被吸取的 觸媒元素可以從結晶半導體膜1 〇 5遷移到稀有氣體存在 區 1 0 9。 圖1 4 B顯示另一種狀態，稀有氣體元素出現在整個 吸氣側1 0 7。在這種情況下，由於觸媒元素的遷移距離 短’可以在短時間段內實施吸氣。 圖1 4 C顯示再一種狀態，稀有氣體元素在從吸氣側 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、ir 經濟部智慧財產局員工消費合作社印製 -29- 586141 A7 B7 五、發明説明（27) (請先閱讀背面之注意事項再填寫本頁) 1 0 7藉由阻擋層1 〇 6到達結晶半導體膜1 〇 5。由於 有不同原子大小的稀有氣體元素的影響而要求阻擋層 1 0 6變成多孔層。因此，觸媒元素同樣能遷移到吸氣側 1 0 7。由於在半導體膜中稀有氣體元素自身是非活化的 ，它不會對結晶半導體膜1 〇 5有不利的影響。 即使是用濺射或電漿C V D，藉由改變膜形成之功率 ’也可以獲得如圖1 4 A到1 4 C的稀有氣體存在區。 在完成吸氣後，非晶半導體1 〇 7藉由選擇蝕刻除去 。不用電漿，用C 1 F 3乾蝕刻，或用例如聯氨的鹼性溶液 和含有氫氧化四乙基銨（（C Η 3 ) 4 Ν Ο Η )的水溶液的 鹼性溶液濕蝕刻。這時，阻擋層1 〇 6起阻止蝕刻的作用 。此後，阻擋層1 0 6可以用氟酸除去。 經濟部智慧財產局員工消費合作社印製 從而，如圖2 C所示，可以獲得結晶半導體膜1 〇 8 ，其觸媒元素濃度減少到1 X 1 〇 1 7 / c m 3或1 χ 1 0 1 7 / c m 3以下。由於觸媒元素的作用，結晶半導體 膜1 0 8形成爲薄條形或薄的平條形晶體，且從宏觀上看 時’每個晶體按確定的特定方向生長。結晶半導體膜 1 0 8可用於光敏裝置和太陽能電池的光電變換層，以及 T F T的主動層。 實施例模式2 含有稀有氣體元素的半導體膜也可以用電漿C VD形 成爲吸氣側。 阻擋層1 0 6的形成方法與在實施例模式1中的形成 -30- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 586141 A7 B7 五、發明説明（28) (請先閲讀背面之注意事項再填寫本頁) 方法相同，此後，用電漿C V D在阻擋層1 0 6上形成含 有稀有氣體元素的半導體膜1 〇 7，其厚度爲2 5到 2 5 〇 n m 〇 在材料氣體設爲Ai* : SiH4=500 : 1〇〇 ( s c c m )的狀態下，膜形成壓力是3 3 · 3 P a ’膜形 成之功率是3 5W，基底溫度是3 0 0 °C，形成含稀有氣 體元素的半導體膜1 〇 7，而後，實施熱處理’因此在結 晶半導體膜1 0 5中的觸媒元素可以遷移到吸氣側（含稀 有氣體的半導體膜）1 0 7。因此，即使用電漿c V D形 成吸氣側，也可以獲得觸媒元素濃度減少到1 X 1 〇 1 7 / c m 3或1 X 1 〇 1 7 / c m 3以下的結晶半導體膜1 0 8。 經濟部智慧財產局員工消費合作社印製 如圖1 7 C所75 »在形成含稀有氣體的半導體膜 107後，稀有氣體元素（從氨（He)、氖（Ne)、 氬（Αι·)、氪（Kr)、氙（Xe)中選擇的一種或多 種）可以藉由離子摻雜添加到含稀有氣體的半導體膜 1 0 7中。因此，含稀有氣體的半導體膜1 0 7形成後， 添加不同原子大小的稀有氣體，阻擋層1 0 6可以變得多 孔。而且，在半導體膜1 0 7中引起更大的變形，藉此， 可以增大結晶半導體膜1 0 5和半導體膜1 0 7之間的蝕 刻選擇比。 實施例模式3 圖7 A到7 E說明本發明的一個實施例模式。以下說 明之方法爲，其中藉由熱處理，實施吸氣形成晶體結構的 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ：297公釐） ΖΓ 586141 A7 B7 五、發明説明（29 ) (請先閲讀背面之注意事項再填寫本頁) 半導體膜，藉由用例如鐳射的強光照射’提高了半導體膜 的結晶度。在圖7 A到7 E中’使用如圖1和2中所示的 實施例模式1的相同參考數字。 圖7 A和7 B顯示如實施例模式1中的相同的方法。 在基底1 0 0上形成底絕緣膜1 〇 1，非晶半導體膜 1 0 2和含觸媒劑元素的塗層1 〇 3，此後，藉由熱處理 形成結晶半導體膜1 0 4。 然後，如圖7 C，在結晶半導體膜1 〇 4的表面上形 成阻擋層1 0 6，並形成含稀有氣體元素的半導體膜 1 0 7。藉由濺射、電漿C V D形成半導體膜1 〇 7，以 在膜形成期間含濃度爲1 X 1 0 2 ^ / c m 3到2 · 5 X 1022/cm3的稀有氣體元素。 經濟部智慧財產局員工消費合作社印製 如圖7D所示，藉由爐內退火或RTA實施熱處理。 在用爐內退火的情況下，在氮氣氣氛中在4 5 0 °C到 6 0 0 °C實施0 . 5到1 2小時的熱處理。在R T A的情 況下，用於加熱的燈光源點亮1到6 0秒，最好是3 0到 6 0秒。燈光源的發射光強度可任意決定；但是，光強應 設定爲將半導體膜快速加熱到約6 0 0 t到約1 0 〇 〇 °C ，最好是在約7 0 0 °C到約7 5 0 °C。即使用Y A G鐳射 ，Y L F鐳射或Y V〇4的二次諧波（波長·· 5 3 2 n m ) 照射半導體膜，也可以實施吸氣。在吸氣期間，在陷捕位 置的觸媒元素藉由熱處理釋放並藉由擴散遷移到吸氣側。 因此吸氣與處理溫度有關，處理溫度越高，處理的時間周 期越短。觸媒元素遷移的距離大致相當於半導體膜的厚度 本紙張尺度適财卿家縣（CNS ) A4· ( 21GX297公釐)7^9 ~ 586141 A7 B7 五、發明説明（30 ) ’如圖7 D中的箭頭表示的，從而可以在較短的時間段內 完成吸氣。 (請先閱讀背面之注意事項再填寫本頁) 即使在上述熱處理中，半導體膜1 〇 7不結晶，半導 體膜1 0 7含有稀有氣體元素的濃度是ΐχ 1 〇i9/cm3 到 1 χ 1 0 2 2 / c m 3，最好是 1 χ 1 〇 2 〇 / c m 3 到 1 χ 1021/(：1113，濃度5父102。/(：1113更好。這樣考慮 的原因如下：即使在上述處理溫度範圍內，殘留在半導體 膜中的稀有氣體元素不再釋出，從而抑制了膜的結晶。 而後’半導體膜1 〇 7藉由選擇蝕刻除去。不用電漿 ，用C 1 F 3乾蝕刻，或用例如聯氨的鹼性溶液和含有氫氧 化四乙基銨（（C Η 3 ) 4 Ν Ο Η )的水溶液的鹼性溶液濕 鈾刻。這時，阻擋層1 0 6起阻止蝕刻的作用。此後，阻 擋層106可以用氟酸除去。 經濟部智慧財產局員工消費合作社印製 爲了提局結晶比率（晶體成分在膜總容量中的比率） ，並校正殘留在晶粒中的缺陷，如圖7 Ε所示，用鍾射照 射結晶半導體膜1 〇 4也有效。用光波長4 0 〇 n m或 4 0 0 nm以下的準分子雷射器作爲鐳射，使用yag雷 射器的二次諧波或三次諧波。任何情況下，利用重復頻率 約1 0到1 Ο Ο OHz的脈衝鐳射和用重疊率9 〇_ 9 5 %的光學系統來把鐳射強度彙聚在1 0 〇 — 4 0 0 m J / c m 2，對結晶半導體膜1 0 4進行鐳射處理，並形成結 晶半導體膜1 0 8。 實施例模式4 -33 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 586141 A7 B7 五、發明説明（31 ) (請先聞讀背面之注意事項再填寫本頁) 圖8說明本發明的一個實施例模式，其中具有觸媒功 能的金屬元素添加到非晶半導體膜的整個表面，以便使膜 結晶，同時實施吸氣。 首先’如圖8A所示，含觸媒劑元素的塗層3 〇 2可 以使用離心機塗覆’用含觸媒元素的水溶液或酒精溶液形 成。或者，藉由濺射、真空澱積、電漿處理等形成含含觸 媒劑元素的塗層3 0 2。 而後，藉由電漿C V D、低壓C V D和濺射等形成非 日曰丰導體膜303 ’其厚度爲1〇到ι〇〇ηιη，如圖 8 B所示。而且，形成阻擋層3 〇 4。形成這些膜的方法 與實施例模式1中的方法相同。 然後’如圖8 C所示，藉由實施例模式1中的濺射或 實施例模式2中的電漿C V D，形成厚度2 5到 250 n m的半導體膜305，半導體膜305含有稀有 氣體元素的濃度是lx 1 〇19/cm3到lx 1 〇22/ cm3，最好是 1χ 1 〇2〇/cm3 到 lx 1 〇21/cm3 ，濃度5 x 1 0 2 Q / c m 3更好。通常，選擇非晶矽膜。由 經濟部智慧財產局員工消費合作社印製 於半導體膜3 0 5以後要被除去，因此想要形成低密度膜 〇 而後，如圖8 D所示，實施熱處理。作爲熱處理的方 法’包含使用電熱爐的爐內退火，或使用鹵素燈，金屬鹵 素燈，氙弧燈，碳棒弧光燈，高壓鈉燈，高壓水銀燈等的 R T A 〇 在實施R T A的情況下，用於加熱的燈光源點亮1到 •34- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 586141 A7 B7 五、發明説明（32 ) 6 0秒，最好3 0到6 0秒’再重復點亮1 一 1 0次，最 好2到6次。燈光源的發光強度可任意設定；但是’光強 應設置成使半導體膜被快速加熱到約6 0 0 °C到1 0 0 〇 °C，最好約6 5 0 °C到約7 5 0 t。即使在這樣的高溫下 ，只快速加熱半導體膜’而基底1 〇 〇自身不會扭曲變形 。在實施爐內退火的情況下’在用於結晶的熱處理前，藉 由在5 0 0 °C進行約1小時的熱處理，釋放出具有非晶結 構的半導體膜3 0 3中的氫。然後，用電熱爐在氮氣氣氛 中在5 5 0它到6 0 0它’最好是5 8 0 °C實施熱處理， 從而使半導體膜3 0 3結晶。 在上述熱處理中，觸媒元素滲入具有非晶結構的半導 體膜3 0 3中，並向半導體膜3 0 5擴散（在圖8D中用 箭頭表示的方向上）。因此’結晶和吸氣藉由熱處理同時 進行。 之後，藉由選擇蝕刻除去半導體膜3 0 5。可以不用 電漿，而用C 1 F 3乾蝕刻’或用例如聯氨的鹼性溶液和含 有氫氧化四乙基銨（（C Η 3 ) 4 Ν Ο Η )的水溶液的鹼性 溶液濕蝕刻。這時，阻擋層3 0 4起阻止蝕刻的作用。此 後，阻擋層3 〇 4可以用氟酸除去。 因此，如圖8 Ε所示，可獲得含觸媒元素的濃度減少 到1 X 1 0 1 7 / c m 3或1 X 1 0 1 7 / c m 3以下的晶體 結構的半導體膜（第一半導體膜）3 0 6。爲了提高結晶 半導體膜3 0 6的結晶度，可以用與實施例模式1中相同 的方法用鐳射照射半導體膜3 0 6。 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） (請先閱讀背面之注意事項再填寫本頁〕 、11 經濟部智慧財產局員工消費合作社印製 -35- 586141 A7 ____ B7__ 五、發明説明（33) 這樣形成的結晶半導體膜3 0 6由於觸媒元素的作用 ’形成爲薄條形或薄的平條形晶體，且從宏觀上看時，每 個晶體按確定的特定方向生長。結晶半導體膜1 0 8可用 於光敏裝置和太陽能電池的光電變換層，以及T F T的主 動層。 實施例 實施例1 本發明將參考圖1 A - 1 D到圖6說明實施例。本文 中’將詳細說明在同一基底上同時製造圖素部分和設在圖 素部分周邊的驅動電路的T F T ( η通道T F T和p通道 T F Τ )之方法。 在圖1 Α中，可以使用玻璃基底、石英基底、陶瓷基 底等作爲基底1 0 0。或者，使用上面形成有絕緣膜的矽 基底、金屬基底或不銹鋼基底。而且，可以使用能承受本 實施例的熱處理溫度的耐熱的塑膠基底。 如圖1 A所示’形成用例如氧化矽膜、氮化矽膜、氧 氮化矽膜（S i Ο X N y )的絕緣膜製成的底絕緣膜 1 0 1。底絕緣膜1 0 1的典型例是兩層結構，其中，藉 由使用S i Η4、NH3和N2〇作爲反應氣體，形成厚度 爲5 0到1 0 0 n m的第一氧氮化矽膜1 〇 1 a ，和使用 S i H4和N2 ◦作爲反應氣體形成的厚度爲1 〇 〇到 1 5 0 n m的第二氧氮化矽膜1 〇 1 b。 使在底絕緣膜1 0 1上形成的非晶半導體膜結晶來獲 本紙張尺度適用中.國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -36- 586141 A7 B7 五、發明説明（34 ) ~ (請先閱讀背面之注意事項再填寫本頁) 得將成爲主動層的半導體膜。形成厚度爲3 〇到6 〇 非晶半導體膜1 〇 2。而後，使用離心機，用鎳酸溶液塗 覆非晶半導體膜1 0 2的表面，鎳酸溶液具有重量1到 1〇Op pm的金屬元素（本實施例中是鎳），金屬元素 有促進結晶的觸媒功能，從而形成含觸媒劑元素的塗層 1 0 3 (圖 1 B )。 當非晶半導體膜1 0 2與含觸媒劑元素的塗層i 〇 3 接觸時，實施熱處理使其結晶。在本實施例中藉由r T A 實施熱處理。用於加熱的燈光源點亮1到6 〇秒，最好 3 0到6 0秒，再重復點亮1 一 1 〇次，最好2到6次。 燈光源的發光強度可任意設定；但是，光強設定成使半導 體膜被快速加熱到約6 0 0 °C到1 〇 〇 〇 °c，最好約 6 5 0 °C到約7 5 0 °C。即使在這樣的高溫下，只快速加 熱半導體膜’基底1 0 0自身不會扭曲變形。因此，非晶 半導體膜1 0 2結晶，以獲得如圖1 c所示的結晶半導體 膜 1 0 4。 經濟部智慧財產局員工消費合作社印製 而且，爲了提高結晶比率（晶體成分在膜總容量中的 比率），並校正殘留在結晶顆粒中的缺陷，如圖7 E所示 ，用鐳射照射結晶半導體膜1 〇 4也有效。用光波長爲 4 0 0 nm或4 0 0 nm以下的準分子雷射器作爲雷射器 ，使用Y A G鐳射的二次諧波或二次諧波。任何情況下， 利用重復頻率約1 0到1 0 0 〇 Η z的脈衝鐳射和用重疊 率9 0 - 9 5%的光學系統來使鐳射強度彙聚在1 〇 〇 一 4 0 0 m J / c m 2，對結晶半導體膜1 〇 4進行鐳射處 ^氏張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 586141 A7 B7 五、發明説明（35) 理’並獲得結晶半導體膜1 0 5。 (請先閱讀背面之注意事項再填寫本頁) 然後’爲了除去含在結晶半導體膜1 〇 5中的觸媒元 素’實施吸氣。如圖2 A所示，在結晶半導體膜1 〇 5上 形成阻擋層1 〇 6，如圖2 A所示。關於阻擋層1 〇 6方 面’可形成多孔膜，其可以允許觸媒元素（鎳）通過阻擋 層而至吸氣側，並防止用於除去吸氣側的蝕刻劑滲透。例 如可以使用臭氧水處理形成的化學氧化物膜或氧化矽膜（ S i Ο X )。在本說明書中，有這種性質的膜特指多孔膜 〇 然後，形成含稀有氣體元素的半導體膜1 0 7作爲吸 氣側。在本實施例中，在A r氣體流速是5 0 s c c m， 膜形成壓力0 . 2Pa ，功率爲3Kw，基底溫度150 t的條件下，形成半導體膜1 0 7，使它含有的稀有氣體 元素的濃度爲1 X 1 0 1 9 / c m 3到1 X 1 〇 2 2 / c m 3， 最好是 1 X 1 0 2 〇 / c m 3 到 1 X 1 〇 2 1 / c m 3，濃度 5 X 1 0 2 〇 / c m 3 更好。 經濟部智慧財產局員工消費合作社印製 此後，藉由用RTA實施熱處理，因此在垂直方向上 將觸媒元素遷移到吸氣側。加熱條件如下：用於加熱的燈 光源點亮1到6 0秒，最好3 0到6 0秒，再重復點亮1 - 1 0次，最好2到6次。燈光源的發光強度可任意設定 ;但是，光強度設定成使半導體膜被快速加熱到約6 0 0 。(：到 1 0 0 0。(：，最好約 7 0 0 °C 到約 7 5 0 °C。 在吸氣完成後，非晶半導體膜1. 〇 7藉由選擇蝕刻除 去。可以不用電漿，而用C 1 F 3乾蝕刻，或用例如聯氨的 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） _ 38 - 586141 A7 _B7 五、發明説明（36 ) (請先閱讀背面之注意事項再填寫本頁) 鹼性溶液和含有氫氧化四乙基銨（（C Η 3 ) 4 N〇Η )的 水溶液的鹼性溶液濕蝕刻。這時，阻擋層1 〇 6起阻止蝕 刻的作用。此後，阻擋層1 0 6可以用氟酸除去。 爲了提高結晶度，可以在結晶處理後用鐳射照射。而 後，將得到的結晶半導體膜蝕刻成想要的形狀，以獲得以 島狀方式分開的半導體膜1 1 0 2到1 1 0 6。 在形成結晶半導體膜1 1 0 2到1 1 0 6後，可以添 加賦予Ρ型的雜質元素以控制η通道T F Τ的臨界値（ V t h )。對半導體賦予ρ型的雜質元素，可使用已知屬 於周期表的第3族的元素如硼（Β )，鋁（A 1 )，鎵（ G a ) 〇 然後，形成用於覆蓋以島狀方式分開的半導體膜 1 1 0 2到1 1 0 6的閘極絕緣膜1 1 0 7。藉由電漿 C V D或濺射，形成由含有矽（厚度：4 0到1 5 0 n m )的絕緣膜構成的閘極絕緣膜1 1 Ο 7。無庸贅言，閘極 絕緣膜1 1 0 7可具有含有矽的絕緣膜的單層或多層結構 〇 經濟部智慧財產局員工消費合作社印製 在用氧化矽膜的情況下，可以藉由混合Τ Ε〇S (四 乙基鄰矽酸鹽）和〇2，並藉由電漿CVD在反應壓力4 0 Pa，基底溫度300 °C到400 °C，電功率密度爲 0.5到0·8W/cm2的高頻（13·56MHz)下 放電來形成閘極絕緣膜。在氧化矽膜形成後，藉由在 4 0 0 °C到5 0 0 t溫度退火，這樣製造的氧化矽膜作爲 閘極絕緣膜展現出令人滿意的特性。 -39- 本紙張尺度適用中.國國家標準（CNS ) A4規格（210、〆297公釐） 586141 A7 B7 五、發明説明（37 ) 在閘極絕緣膜1 1 0 7上，氮化鉅（T a N ) (請先閱讀背面之注意事項再填寫本頁) 1108作爲第一導電膜（厚度：20到l〇〇nm)， 鎢（W) 11 09作爲第二導電膜（厚度·· 1 〇〇到 4 0 0 n m )疊在對方上。用於形成閘極的導電材料，是 用使用從鉬（T a )、鎢（W )、鈦（T i )、鉬（Μ 〇 )、鋁（A 1)和銅（Cu)中選擇之元素，及其合金材 料或含這些元素作爲其主要成分的化合物材料。而且，可 以使用半導體膜，例如摻雜雜質元素’例如鱗，的多晶矽 膜。而且，可以使用下列組合：鉬（T a )膜作爲第一導 電膜，且W膜作爲第二導電膜的組合；氮化鉅（T a N ) 膜作爲第一導電膜，且A 1膜作爲第二導電膜的組合；和 氮化鉅（T a N )膜作爲第一導電膜，且C u膜作爲第二 導電膜的組合。 而後，抗鈾劑藉由曝光製成的掩模1 1 1 0到 1 1 1 5 ，如圖3 B，實施第一蝕刻以形成閘極和接線。 可以使用感應耦合電漿體（I C P )触刻。對於蝕刻氣體 沒有特別限制；但是，最好用C F 4、C 1 2和〇2鈾刻w 經濟部智慧財產局員工消費合作社印製 和TaN。在氣體流速比率爲2 5/2 5/1 0 s c cm ，在壓力1 P a下，用提供給線圈型電極的5 0 0 W的 RF (13 · 56MHz)電功率，藉由産生電漿體來實 施蝕刻。對基底一邊（樣本階段）提供1 5 0 W的r ]p ( 13·56MHz)電功率，且因此施加負自偏電壓。在 第一蝕刻條件下，餓刻W膜，使第一導電層的末端形成錐 形。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) „ 4〇 . ^-- 586141 A7 _B7 五、發明説明（38 ) (請先閱讀背面之注意事項再填寫本頁) 而後，當用C F 2和C L 2作爲第二蝕刻條件的蝕刻氣 體時，在氣體流速比率爲30/30 (seem)，在壓 力1 P a下，用提供給線圏型電極的5 0 0 W的R F ( 13 . 56MHz)電功率，藉由産生電漿體來實施蝕刻 約3 0秒。另外對基底一邊（樣本階段）提供2 0 W的 RF (13 · 56MHz)電功率，以施加負的自偏電壓 。在C F 2和C L 2混合的第二蝕刻條件下，W膜和T a N 膜蝕刻到相同程度。爲了實施蝕刻而不在閘極絕緣膜上遺 留殘餘，可以以比率1 0 %到2 0 %增加蝕刻時間。 在第一蝕刻中，由抗蝕層製成的掩模的形狀適當，由 於加到基底一邊的偏壓作用，使第一和第二導電層形成錐 形。圓錐角是1 5 °到4 5 ° 。因爲第一蝕刻，形成由第一 導電層和第二導電層（第一導電層1 1 1 7 a到 1 1 22 a和第二導電層1 1 1 7b到1 1 22b)組合 成的第一形狀導電層1 1 17到1 122。參考數字 1 1 1 6指示閘極絕緣膜，閘極絕緣膜1 1 1 6中未被第 一形狀導電層1 1 1 7到1 1 2 2覆蓋的區域蝕刻到約 經濟部智慧財產局員工消費合作社印製 2 0 到 5 0 n m 薄。 而後，實施第二蝕刻，而不除去由抗蝕層製成的掩模 1110到1115 ，如圖3C所示。當用CF4、C12 和〇2作爲蝕刻氣體時，在氣體流速比率爲2 0 / 2 0 / 2 0 s c c m，在壓力1 p a下’用提供給線圈型電極的 500W的RF (13· 56MHz)電功率，藉由産生 電漿體來實施第二蝕刻。對基底一邊（樣本階段）提供 -41 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 586141 A7 _B7 五、發明説明（39 ) (請先閲讀背面之注意事項再填寫本頁) 20W的RF(13·56MHz)電功率，並向該處施 加低於第一蝕刻的自偏電壓的自偏電壓。在第三蝕刻條件 下蝕刻W膜。W膜在第三蝕刻條件下進行各向異性鈾刻， 從而形成第二形狀導電層1 1 2 4到1 1 2 9 (第一導電 層1 1 24a到1 1 29 a和第二導電層1 1 24b到 112 9b)。參考數字1 1 2 3指示閘極絕緣膜，閘極 絕緣膜1 1 2 3中未被第一形狀導電層1 1 1 7到 1 1 2 2覆蓋的區域鈾刻到約2 0到5 0 n m薄。 經濟部智慧財產局員工消費合作社印製 可以從産生的原子團或離子種類和反應産物的氣體壓 力推測出混合氣體C F 4和C L 2對W膜和T a N膜引起 的鈾刻反應。當W和T a N的氟化物和氯化物的氣體壓力 相互比較時，W的氟化物W F 6的氣體壓力極高，W C 1 5 ，Ta F5，Ta C 1 5的氣體壓力在相當程度上相同。因 此，W膜和T a N膜用混合氣體C F 4和C 1 2 —起蝕刻。 但是當適量的〇2添加到混合氣體中時，C F 4與〇2反應 産生C ◦和F，F電子團或F離子大量産生。結果，氟化 物有高氣體壓力的W膜的蝕刻速度加快。另一方面，即使 F增加了，T a N蝕刻速度的加快相對較小。而且，與W 相比丁 a N可能被氧化，因此，藉由添加〇2，T a N的表 面或多或少被氧化。由於T a N的氧化物不與氟化物或氯 化物反應，T a N膜的蝕刻速度進一步降低。因此，在w 膜和T a N膜間可以形成蝕刻不同的速度，與T a N膜相 比，W膜的蝕刻速度可以加快。 實施第一摻雜而不除去抗蝕層，將η型雜質元素添加 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐1 二9 _ 586141 A7 B7 五、發明説明（40 ) 到半導體層中。藉由離子摻雜或離子注入來實施摻雜。以 劑量1 . 5xl014原子/(：1112和60到1〇〇匕6¥的 加速電壓實施離子摻雜。作爲η型雜質元素，使用屬於第 5族（通常是磷（Ρ)或砷（As ))的元素。在這種情 況下，對於η型雜質元素，第二形狀的導電層1 1 2 4到 1 1 2 8起掩模的作用，第一雜質元素區域1 1 3 0到 1 1 3 4以自對準的方式形成。η型雜質元素在濃度lx 1 0 1 6 / c m 3到1 X 1 〇 1 7 / c m 3的範圍內添加到第一 雜質區1130到1134。 然後，如圖4 A所示，形成抗蝕劑掩模1 1 3 5和 1 1 3 6 ，實施第二摻雜。抗蝕劑掩模1 1 3 5保護其中 形成有用於驅動電路的P通道T F T的半導體層的通道形 成區域和它的周邊區域。抗蝕劑掩模1 1 3 6保護其中形 成有用於圖素部分T F T的半導體層的通道形成區域和它 的周邊區域。 在第二摻雜中，以劑量1 . 5x 1015原子/cffl2和 6 0到1 00k eV的加速電壓摻雜磷（p)離子。本文 中，藉由利用第二形狀的導電層1 1 2 4到1 1 2 8和閘 極絕緣膜1 1 2 3間的厚度差，在各半導體層中形成雜質 區。無庸贅言，磷（P)不添加到由掩模1 135和 1 1 36覆蓋的區域。因此，形成第二雜質區1 1 8〇到 1 1 82和第三雜質區1 1 3 7和1 1 4 1。η型雜質元 素按濃度範圍是lx 1 〇2〇/cm3到lx 1 〇21/cm3 添加到第三雜質區1 1 3 7到1 1 4 1。而且，形成第二 本紙張尺度適用中.國國家標準（CNS ) A4規格（21〇X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -43- 586141 A7 __B7 五、發明説明（41 ) (請先閱讀背面之注意事項再填寫本頁) 雜質區，以便由於閘極絕緣膜厚度的區別而使其濃度低於 第三雜質區的濃度，而且η型雜質元素按濃度範圍是ix 1 018/cm3到lx 1 〇19/cm3添加到第二雜質區。 然後，新形成抗鈾性掩模1 1 4 2到1 1 4 4，實施 第三摻雜，如圖4 B所示。因爲，第三摻雜，在形成p通 道T F T的半導體層中，加入p型導電類型的雜質元素， 形成第四雜質區1 1 4 7和第五雜質區1 1 4 5和 1 1 4 6。以濃度範圍爲1 X 1 0 1 8 / c m 3到1 X 1 02G/cm3添加p型導電類型的雜質元素，形成第四 雜質區1 1 4 7，與第二形狀導電層重疊。而且，第五雜 質區1 1 4 5和1 1 4 6設計成按濃度範圍爲lx 1 〇20 /cm3到lxl021/cm3添加p型導電類型的雜質元 素。注意，用預處理中，磷（P)加到第五雜質區 1146 ，它具有P型導電類型，以其濃度的1.5到3 倍加入ρ型雜質元素。 在圖素區域形成有儲存電容器的半導體層中，形成第 五雜質元素1 1 48和1 149，和第四雜質區1 1 50 經濟部智慧財產局員工消費合作社印製 〇 在上述處理期間，在各半導體層中形成具有η型和ρ 型導電類型的雜質區。第二形狀導電層1 1 2 4到 1 1 27成爲閘極。而且，第二形狀導電層1 1 28成爲 在圖素部分形成儲存電容器的電極中的一個。而且在圖素 部分，第二形狀導電層1 1 2 9形成源極接線。 然後，形成第一中間層絕緣膜1 1 5 1 ，以便充分覆 -44- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 586141 A7 —B7 五、發明説明（42 ) 蓋層狀結構的整個表面。藉由電漿C V D和濺射，第一中 間層絕緣膜1 1 5 1由含矽和氫的厚度1 0 0到 2 0 〇 n m的絕緣膜組成。第一中間層絕緣膜1 1 5 1的 最佳實施例是藉由電漿C V D形成的厚度1 5 0 n m的氧 氮化矽膜。無庸贅言，第一中間層絕緣膜1 1 5 1不限於 氧氮化矽膜。也可使用含其他矽的絕緣膜的單層或多層結 構。 而後，活化添加到各半導體層的雜質元素。使用退火 爐或潔淨爐，藉由實施熱處理來實現活化。在氮氣氣氛中 ’在 400°C 到 700°C，通常是 410°C 到 500 °C 實 施熱處理。另外，可以應用鐳射退火或快速熱退火（ R T A )。 在上述活化的同時，吸出在第三雜質區1 1 37， 1 1 3 9和1 1 40和含高濃度磷的第五雜質區1 1 46 和1 1 4 9中用作結晶觸媒劑的鎳，減少在將成爲通道形 成區域的半導體層中的鎳的主要濃度。結果，有通道形成 區域的T F T的截止電流減小，並由於有令人滿意的結晶 度因而獲得高場效應遷移率，從而可以實現令人滿意的特 然後，如圖5所示，在第一中間層絕緣膜1 1 5 1上 形成由有機絕緣材料製成的第二中間層絕緣膜1 1 7 4。 然後’形成到達源極接線1 1 2 7的接觸孔和到達各雜質 區的接觸孔。 而後，用鋁（A 1 )、鈦（T i )、鉬（Μ 〇 )、鎢 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇Χ297公釐） -45- (諳先閱讀背面之注意事項再填寫本頁)
586141 Α7 Β7 五、發明説明（43 ) (W )等形成接線和圖素電極。例如，使用厚度爲5 〇到 2 5 0 n m的T i膜的複合薄膜和厚度爲3 〇 〇到5 〇 〇 n m的A 1 - T i合金膜構成的疊層膜。形成源極/汲極 接線1 1 6 0，連接接線1 1 5 9和圖素電極1 1 6 1。 因此，可以在同一基底上形成包含η通道 TFT401、ρ通道TFT402和η通道 TFT4 0 3的驅動電路4 0 6和包含η通道 TFT4 0 4及儲存電容器405的圖素部分407。在 本說明書中，爲了方便，這種基底稱爲主動矩陣基底。在 圖素部分中的TFT可以是ρ通道TFT。 在驅動電路4 0 6中的η通道TFT4 0 1 (第二η 通道TFT)包含通道形成區域1 1 6 2，與形成閘極的 第二形狀導電層1 1 2 4部分重疊的第二雜質區1 1 6 3 ，和起源極/汲極區域作用的第三雜質區1 1 6 4。P通 道TFT4 0 2包含通道形成區域1 1 6 5，與形成閘極 的第二形狀導電層1 1 2 5部分重疊的第四雜質區 1 1 6 6，和起源極/汲極區域作用的第四雜質區 1 167。η 通道 TFT403 (第二 η 通道 TFT)包 含通道形成區域1 1 6 8，與形成閘極的第二形狀導電層 1 1 2 6部分重疊的第二雜質區1 1 6 9，和起源極/汲 極區域作用的第三雜質區1 1 7 0。藉由使用這種η通道 T F Τ和ρ通道T F Τ，可以形成移位暫存器電路，緩衝 電路，位準移位電路，閂鎖電路等。尤其是，η通道 T F Τ 4 0 1或4 0 3的結構.適合於有高驅動電壓的緩衝 (請先閲讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） _ 46 586141 A7 _____B7 五、發明説明（44 ) 電路，以防止因熱載子效應所致的損壞。 (請先閱讀背面之注意事項再填寫本頁) 在圖素部分407中的圖素TFT404 (第一η通 道T F Τ )包含通道形成區域χ χ 7 1 ，在形成閘極的第 二形狀導電層1 1 28外形成的第一雜質區1 1 72，和 起源極/汲極區域作用的第三雜質區1 1 7 3。而且，在 其作用是儲存電容器4 0 5的電極中的一種電極的半導體 層中，形成第四雜質區1 1 76和第五雜質區1 1 77。 儲存電容器4 0 5由第二形狀電極1 1 2 9和半導體層 1 1 0 6和使用絕緣膜（與閘極絕緣膜相同）作爲介質組 成。 經濟部智慧財產局員工消費合作社印製 圖6顯示了圖素部分4 0 7的頂視圖。圖6顯示了幾 乎一個圖素的頂視圖，這裏用的參考數字與圖5中相同。 而且，線A — A /到B - B /的截面結構相應於圖5。在 圖6所示的圖素結構中，藉由在不同層上形成閘極接線和 .閘極，閘極接線可以與半導體層重疊，閘極接線還有光遮 罩膜的功能。而且，露出的圖素電極的末端與源極接線重 疊，因此在圖素電極間的間隙是光遮罩的，從而，可以省 略光遮罩膜（黑色矩陣）。結果，與已有技術相比，增加 了開口比率。 依據本發明，依據圖素部分和驅動電路要求的電路標 準規範，能使形成各電路的T F T有最佳的結構，可以改 善半導體裝置的操作性能和可靠性。更具體的是，由於用 η通道T F T，L D D結構可依據電路標準規範變化。如 上所述，在驅動電路中的η通道T F Τ具有與閘極部分重 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210X297公瘦) aj . 586141 A7 B7 五、發明説明（45 ) 疊的L D D結構，從而，T F T主要防止由於熱載子效應 造成的損害。圖素部分中的η通道T F 丁具有不與閘極重 疊的L D D結構，這對減小截止電流極有效。依據本發明 ，提供了一種在同一基底上使用6個遮光掩模的技術形成 具有不同結構的η通道TFT，和ρ通道TFT。而且， 雖然還要求一個以上的遮光掩模’藉由形成透明的導電膜 圖素電極，可以形成傳輸型顯示裝置。 實施例2 在本實施例中，本發明可以適用於底閘型T F T的製 造方法。以下參考圖1 5A— 1 5E和1 6A—1 6C簡 單說明底閘型T F T的製造方法。 在基底5 0上形成絕緣膜（未顯示），例如氧化矽膜 ，氮化矽膜，或氧氮化矽膜。形成用於形成閘極的導電膜 ，並構圖成預定形狀，以獲得閘極5 1。從T a ，T i ， W，Mo ，Cr ，或A1中選出一種元素用於導電膜。或 者，可以使用含這些元素中的任一種作爲其主要成分的導 電膜（圖1 5 A )。 然後，形成閘極絕緣膜5 2。閘極絕緣膜可以具有氧 化矽膜，氮化矽膜，氧氮化矽膜的單層結構或這些膜中任 一種的多層結構（圖1 5 B )。 然後，藉由溫度CVD，電漿CVD，低壓CVD， 氣相澱積或濺射形成的非晶矽膜5 3，其厚度爲1 〇到 1 5 0 n m。聞極絕緣膜5 2和非晶矽膜5 3可以藉由相 本紙張尺度適财卿家標準（CNS ) A4規格（210 X 297^7 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -48- 586141 A7 B7 五、發明説明（46 ) (請先閱讀背面之注意事項再填寫本頁) 同方法形成，因此它們可以連續形成。藉由連續形成閘極 絕緣膜5 2和非晶矽膜5 3，其表面不暴露於空氣中，可 以防止被污染，並可以減小將製造的T F T的特性和臨界 電壓的改變（圖15C)。 用觸媒元素塗覆非晶矽膜5 3以促進結晶，從而形成 含觸媒元素的層5 4。然後，實施熱處理以形成結晶矽膜 5 5° 在結晶後，在結晶矽膜5 5上形成阻擋層5 6。可以 使用如實施例模式1中的膜作爲阻擋層5 6。在本實施例 中，形成多孔膜，它可允許觸媒元素（鎳）通過而至吸氣 側，並防止所用的用於除去吸氣側的鈾刻劑滲入。或者， 藉由用臭氧水處理形成化學氧化膜（圖1 5D)。 經濟部智慧財產局員工消費合作社印製 然後，形成含稀有氣體元素的半導體膜5 7作爲吸氣 側。在本實施例中，在A r氣體流速5 0 s c c m，膜形 成壓力0 · 2Pa ，功率3KW和基底溫度150°C的條 件下，形成半導體膜5 7，它含有的稀有氣體元素的濃度 爲 lx 1 019/cm3 到 lx 1 〇22/cm3，最好是 ΐχ 1 Ο 2 ° / c m 3 到 1 x 1 〇 2 1 / c m 3，濃度 5 x 1 〇 2 0 / c m 3更好。 然後，實施熱處理以將觸媒元素從結晶半導體膜5 5 遷移（吸出）到吸氣側5 7。可以藉由R T A或爐內退火 實施熱處理。由於熱處理，結晶半導體膜5 5中的觸媒氣 體元素的濃度可以減小到1 X 1 0 1 7 / c m 3或1 X 1 0 1 7 / c m 3 以下。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） „ 49 - " ~ 586141 Α7 Β7 五、發明説明（47 在吸氣後，除去吸氣側5 7和阻擋層5 6。 然後’在後來添加雜質的處理中用於保護結晶矽膜（ 通道形成區域）的絕緣膜5 8形成厚度爲1 〇 〇到4 0 〇 n m。形成絕緣膜5 8，以防止當添加雜質時結晶矽膜直 接暴露在電漿中，並連續的控制雜質濃度。 然後’ η型雜質元素添加到將要成爲n通道T F T的 結晶矽膜，並向將要成爲ρ通道T F Τ的結晶矽膜添加ρ 型雜質兀素’從而，形成源極區域，汲極區域和L D D區 域。 然後，活化添加到結晶矽膜的雜質元素。然後，除去 在結晶矽膜上的絕緣膜5 8，並將結晶矽膜定圖樣成想要 的形狀。而後，形成中間層絕緣膜5 9。由例如氧化矽膜 ，氮化矽膜，氧氮化矽膜等形成爲厚度5 0 0到1 5 0 0 n m的中間層絕緣膜5 9。然後，形成到達各T F Τ的源 極區域或汲極區域的接觸孔，並形成使各個T F T相互之 間電連接的接線6 0。 如上所述，本發明的應用與T F T的形狀無關。 實施例3 圖1 0顯示了主動矩陣驅動型發光裝置的結構例。驅 動電路部分6 5 0的η通道TFT6 5 2和ρ通道 T F Τ 6 5 3 ，和如圖1 0所示的圖素部分6 5 1的開關 T F Τ 6 5 4和電流控制T F Τ 6 5 5依據本發明以與第 一實施例相同的方法製造。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、tx 經濟部智慧財產局員工消費合作社印製 586141 A7 ______ B7_ 五、發明説明（48 ) 在閘極6. 0 8到6 1 1的上表面上形成由氮化矽或氧 氮化矽製成的第一中間層絕緣膜6 1 8，並用作保護膜。 而且’形成由例如聚醯亞胺或丙烯酸樹脂的有機樹脂材料 製成的第二中間層絕緣膜6 1 9作爲整平膜。 驅動電路部分6 5 0的電路結構在閘極訊號一邊的驅 動電路和資料訊號一邊的驅動電路間變動，但是，此處不 再說明。接線6 1 2和6 1 3連接到η通道T F T 6 5 2 和Ρ通道TFT6 5 3，使用這些TF 丁形成移位暫存器 ’閂鎖電路和緩衝電路。 在圖素部分6 5 1中，資料接線6 1 4連到開關 T F Τ的源極一邊，在汲極一邊的接線6 1 5連到電流控 制T F 丁 6 5 5的閘極6 1 1。而且，電流控制 TFT 6 5 5的源極一邊連到電源供應電路6 1 7，在汲 極一邊的電極6 1 6連到發光元件的正極。 在上述接線中，形成由例如氮化矽的有機絕緣材料製 成的第三中間層絕緣膜6 2 0。由於有機樹脂材料有吸水 性’所以有機樹脂材料吸水。當它的水再次釋放時，水供 應有機化合物氧，而使有機透光元件變壞。因而，爲了防 止水並排水，在第三中間層絕緣膜6 2 0上形成由氮化矽 或矽氧化物製成的第四絕緣膜6 2 1。或者，也可不用第 三中間層絕緣膜6 2 0，只形成第四絕緣膜6 2 1。 在第四絕緣膜6 2 1上形成有機發光元件6 2 7，由 透明導電材料例如I T〇（氧化銦錫）製成的陽極6 2 2 ’具有電洞注入層的有機化合物層，電洞傳送層，發光層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -51 - 586141 A7 B7 49 五、發明説明（ 等’和由例如MgAg或L i F的鹼金屬或鹼土金屬製成 的陰極6 2 5構成有機發光元件6 2 7。有機化合物層 6 2 5的結構可以任意設定。 有機化合物層6 2 4和陰極6 2 5不能進行濕處理（ 即’用藥液蝕刻或用水洗滌），因此設在第四絕緣膜 6 2 1上的由光敏樹脂材料製成的分隔層6 2 3與陽極 6 2 2 —致。形成分隔層6 2 3以便覆蓋陽極6 2 2的末 端。更具體的’藉由塗覆負性抗蝕劑，而後焙燒，厚度約 爲1到2 // m的形成分隔層6 2 3而後，使用預定圖樣的 光掩模，用紫外光照射’使負性抗蝕層曝光。如果使用具 有低透射率的負性抗蝕材料，抗蝕材料的光敏比率就在膜 的厚度方向上變化。如果顯影這種抗蝕材料，圖樣的末端 可以製成反錐狀。無庸贅言，這種分隔層可以藉由使用光 敏聚醯亞胺等形成。 含具有小的功函數的鎂（M g )，鋰（L i )，或錦 (C a)的材料用於陰極6 2 5。最好使用由MgAg ( M g和A g以比例1 0 : 1混合獲得的材料）製成的電極 。或者可以使用MgAgAl電極，LiAl電極，或 L i F A 1電極。在陰極6 2 5上，第五絕緣膜由氮化矽 或DL C膜形成，其厚度爲2到3 0 nm，最好爲5到 1 〇 n m。可以藉由C V D形成D L C膜。即使在1 〇 〇 °C或1 0 0 °C以下形成D L C膜時，也可以形成d L C膜 ，以便用好的覆蓋層覆蓋分隔層6 2 3的末端。可以藉由 混合小量的氧或氮減小D L C膜的內應力，d L C膜可以 (請先閱讀背面之注意事項再填寫本頁) 、\一云 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） - 52- 586141 A7 B7 五、發明説明（50 ) 用作保護膜。.已知D L C膜對於氧氣，C〇，◦〇2， (請先閲讀背面之注意事項再填寫本頁} H2〇等具有高氣體阻擋性質。要求在陰極6 2 5形成後連 續的形成第五絕緣膜6 2 6而不曝露於空氣中。這是因爲 在陰極6 2 5和有機化合物層6 3 4之間的介面狀態對有 機發光元件的發光效率影響很大。 因此，藉由形成有機化合物層6 2 4和陰極層6 2 5 而不使它們與分隔層6 2 3接觸，獲得有機發光元件，從 而，可以防止由於熱應力造成的斷裂。而且，由於有機化 合物層6 2 4對於氧氣和水是最薄弱的，形成氮化矽膜， 氧氮化矽膜或D L C膜6 2 6以便阻止氧氣和水。而且這 些膜還具有防止有機化合物層6 2 4的鹼金屬元素從中洩 漏出的功能。 經濟部智慧財產局員工消費合作社印製 在圖1 0中，開關T F T 6 5 4具有多閘極結構，在 電流控制T F T 6 5 5中，設置L D D以便與閘極重疊。 使用多晶矽的T F T展現出高操作速度，因此可能發生熱 載子注入損害等。因而，能有效製造能夠顯示令人滿意的 影像（具有高度操作性能）的高度可靠的顯示裝置，依據 圖素功能形成具有不同結構的T F T (即具有足夠低的截 止電流的開關丁 F T和抗熱載子注入的電流控制T F T ) 〇 如圖1 0中所示，在形成TFT6 5 4和6 5 5的半 導體膜下（在基底6 0 1 —邊）形成底絕緣膜6 〇 2。在 半導體膜上形成第一中間層絕緣膜6 1 8。另一方面，在 有機發光元件6 2 7下上形成第四絕緣膜6 2 1。在有機 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -53 - 586141 A7 _______ _ B7 五、發明説明（51 ) 發光元件6 2. 7下形成第四絕緣膜6 2 6。考慮到從基底 6 0 1和有機發光元件6 2 7産生例如鈉的鹼金屬， T F τ 6 5 4和6 5 5對於鹼金屬最薄弱。用底絕緣膜 6 〇 2和第一中間層絕緣膜6 1 8圍繞T F T 6 5 4和 6 5 5，以阻止鹼金屬。有機發光元件6 2 7對於氧氣和 水最薄弱，所以形成第四絕緣膜6 2 1和第五絕緣膜 6 1 8以便阻止氧氣和水。第四和第五絕緣膜6 2 1和 6 2 6具有防止有機發光元件6 2 7的鹼金屬從中釋出的 功能。 作爲製造具有如圖1 0所示的結構的有機發光裝置的 有效方法的實例，可以採用藉由濺射連續形成第四絕緣膜 6 2 1和例如I T〇的由透明導電膜製成的陰極6 2 2的 方法。爲了形成提純氮化矽膜或氧氮化矽膜而不顯著破壞 由有機絕緣膜製成的第二中間層絕緣膜6 1 9，適宜用濺 如上所述，藉由組合T F T和有機發光裝置形成圖素 部分，從而可以完成發光裝置。在這種發光裝置中，用 T F T還可以在同一基底上形成驅動電路。藉由用由氮化 矽或氧氮化矽製成的阻止層和保護膜圍繞半導體膜的下層 一邊和上層一邊，閘極絕緣膜，和閘極，可以防止鹼金屬 和有機物質污染。另一方面，有機發光元件的一部分中包 含鹼金屬，並用由氮化矽或氧氮化矽製成的保護膜和由含 氮化矽或碳作爲主要成分的絕緣膜圍繞，從而防止氧氣和 水從外部進入。 (請先閱讀背面之注意事項再填寫本頁)
、1T 線·- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -54- 586141 A7 ___B7 五、發明説明（52 ) 因此，藉由應用本發明的吸氣方式，可以形成令人滿 意的結晶半導體膜。而且，藉由使用這種半導體膜製造 T F T，可以造出具有令人滿意的特性的T F T。而且， 依據本發明，可以形成具有驅動電路和圖素部分要求的不 同特性的T F T，並可製成能實施令人滿意的顯示的發光 裝置。 實施例4 以下參考圖1 8說明與實施例3不同的發光裝置的製 造方法的實例。 用依據本發明的實施例3相同的方法，形成第一中間 層絕緣膜6 1 8。然後，形成第二中間層絕緣膜7 0 1。 可以形成平均厚度1 · 0到2 · 0 // m的無機絕緣材料膜 ’作爲第二中間層絕緣膜7 0 1 ，可以藉由已知的濺射或 電漿C V D形成有機樹脂材料作無機樹脂材料的氧化矽膜 或氧氮化矽膜。在使用氧氮化矽膜的情況下，用s i Η 4和 Ν2〇作爲原材料氣體，在壓力〇 · 3T〇r r，基底溫度 40CTC，RF輸出l〇〇W，SiH4氣流速度 4 ◦ 0 s c cm的條件下，可以藉由電漿cvD設備形成 膜。而且’可以使用S 0 G膜，作爲第二中間層絕緣膜 7 0 1。再者，可以使用由丙烯酸樹脂等製成的有機絕緣 膜製造第二中間層絕緣膜。 在由無機絕緣膜形成第二中間層絕緣膜7 〇 ]_時，最 好藉由稱爲化學機械抛光（C Μ P )的技術抛光，以平整 =i I II—*- : ·: -I -I— I - I C諳先閱讀背面之注意事項再填寫本頁} 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公楚） -55- 586141 A7 ___B7 五、發明説明（53 ) (請先閱讀背面之注意事項再填寫本頁) 第二中間層絕緣膜7 0 1的表面。C Μ P方法是在作爲基 準的將處理的物質表面基礎上對表面進行化學或機械平整 的方法。通常，抛光布或抛光墊（在本說明書中，統稱爲 “墊”）貼到台板或抛光輪上，當砂漿加入將處理的物質 和墊之間時，分別旋轉或搖動台板或拋光輪和將處理的物 質’從而藉由化學和機械功能抛光將處理的物質表面。在 藉由C Μ Ρ方式完成平整後，第二中間層絕緣膜7 〇 1的 平均厚度是約1 · 0到2 · 0 // m。 然後，依據實施例3形成第三絕緣膜7 0 2和第四絕 緣膜7 0 3。有氮化矽或氧氮化矽製成的第四絕緣膜 7 〇 3保護作爲T F T的主要構件的半導體膜，使其不被 鹼金屬和含在有機化合物層7 0 6中的有機物質污染，防 止有機化合物層7 0 6被氧氣和水份損害。 經濟部智慧財產局員工消費合作社印製 而後，在第四絕緣膜7 0 3上形成厚度爲8 0到 1 2 0 n m的透明導電膜，而後，經蝕刻形成陽極7 〇 4 。在本實施例中，使用在I T 0膜中或氧化銦膜中混合2 到2 0 %的氧化鋅（z n 〇 )獲得的透明導電膜作爲透明 電極。 爲了形成分隔層7 0 5，可形成抗蝕劑膜，聚醯亞胺 膜’聚醯胺膜，丙烯酸膜，苯並環丁烯（B C Β )膜，氧 化矽膜等。只要材料具有絕緣性質，分隔層7 〇 5可以由 有機材料或無機材料製成。在形成分隔層7 〇 5的情況下 ’使用光敏丙烯酸樹脂，最好在蝕刻光敏丙烯酸膜後在 1 8 0 °C到3 5 0 °C實施熱處理。而且在形成分隔層 -56- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 586141 A7 __ _B7 ___ 五、發明説明（54 ) 7 0 5的情況下，使用非光敏丙烯酸膜，最好在1 8 0 °C 到3 5 0 °C實施熱處理，而後蝕刻形成分隔層7 0 5。而 且在使用氧化矽膜的情況下，可以藉由C V D來形成膜。 然後’在陽極7 0 4和分隔層7 0 5上，藉由氣相澱 積形成有機化合物層7 0 6和陰極7 0 7。在本實施例中 ’雖然M g A g電極用作發光元件的陰極，但也可以使用 其他的現有材料。除要被疊層的發光層外，藉由組合例如 電洞注射層，電洞傳送層，電子輸送層，電子注入層，緩 衝層的多層膜來形成有機化合物膜7 0 6。有機化合物層 7 0 6的具體結構可以任意設定。 因此，形成由陽極704，有機化合物層706和陰 極7 0 7組成的有機發光元件7 0 8。 然後，依據實施例3，形成例如D L C膜的絕緣膜的 第五絕緣膜7 0 9。因此，可以如圖1 8製造具有錐形分 隔層的發光裝置。 如屬上述，應用本發明的吸氣方法，可以形成令人滿 意的結晶半導體膜，並可以使用這種半導體膜製造具有令 人滿意的特性的T F T。而且，依據本發明，用驅動電路 和圖素部分可以形成具有要求的不同特性的T F T，並可 製成能實施令人滿意的顯示的發光裝置。 實施例5 在本實施例中，將顯示藉由測定依據本發明製造的 T F T的可靠性和電學特性而獲得的結果。 (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -57 _ B7 五、發明説明（55 ) 圖1 9 A顯示藉由測定η通道T F T的可靠性獲得的 結果。 (請先閱讀背面之注意事項再填寫本頁) 本發明的申請人藉由檢測1 0年保證電壓評價了它的 可靠性。本文中，藉由繪製應力電壓倒數的半對數曲線圖 獲得1 〇年的保證電壓，並從獲得的線性關係評價了壽命 爲1 〇年的應力電壓，假定當TFT遷移率的最大値（ 从F E ( ra a x ))變化1 〇 %時的時間段爲壽命。當測定依 據本發明製造的TFT (驅動電路）時，當L。^的長度是 1 . 0//m時，1〇年的應力電壓是17 · 7伏特，當 L。^的長度是1 . 7 時，10年的應力電壓是 1 9 . 〇伏特。因此，這樣製造的T F T具有高度可靠性 而且，圖1 9 B顯示了依據本發明製造的τ F T的I d 一 V g曲線。在源極電壓（V s )是〇伏特時且汲極電壓（ v d )是1伏特到1 4伏特時實施測定。實際測得的値如 下：圖素TFT具有通道長度（L)爲4 · 5 2μπι，通 道寬度（W )爲3 μπι。 經濟部智慧財產局員工消費合作社印製 圖素TFT具有壓低至1ΡΑ或1ΡΑ以下的截止電 流（I。f f )，當V g高時，可抑制I。f f的快速和猛烈增 高。而且，可以獲得令人滿意的特性，其中，場效應遷移 率是 100 到 130 (cm2/vs) ，S -値是 〇.174到0.185(V/dec)°
從上述結果可以瞭解，不增加處理步驟的數量，可以 製造具有想要的性能且具有不同結構的高度可靠的T F T -58- 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇 X 297公釐） 586141 Α7 Β7 五、發明説明（56 ) (請先閱讀背面之注意事項再填寫本頁) 實施例6 在主動矩陣型顯示（液晶顯示裝置）中，可以使用藉 由實現本發明形成的C Μ ◦ S電路和圖素部分。也就是， 本發明可以在所有與液晶顯示裝置的顯示部分整合的電子 裝置中實現。 作爲這種電子裝置，如視頻相機，數位相機，投影機 (背投型或前投型），頭架顯示器（護目鏡型顯示器）， 個人電腦，攜帶型資訊終端（移動式電腦，行動電話或電 子書）等。在圖1 1，1 2和1 3中顯示了它們的實例。 圖11Α顯示了包含主體2001，影像輸入部分 2002 ，顯示部分2003和鍵盤2004的個人電腦 〇 圖1 1 Β顯示了視頻相機，它包含：主體2 1 0 1 ， 顯示部分2 1 0 2，聲音輸入部分2 1 0 3，操作開關 2104，電池2105和影像接收裝置2106。 經濟部智慧財產局員工消費合作社印製 圖1 1 C顯示了移動式電腦，它包含：主體2 2 0 1 ，相機部分2 2 0 2，影像接收部分2 2 0 3，操作開關 2 2 0 4和顯示部分2 2 0 5。 圖1 1 D顯示了護目鏡型顯示器，它包含：主體 2 3 0 1，顯示部分2 3 0 2，臂部分2 3 0 3。 圖1 1 Ε顯示了使用藉由程式記錄的記錄媒體（下文 中稱作記錄媒體）的播放機，它包含：主體2 4 0 1 ，顯 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 Χ 297公釐） 586141 A7 B7 五、發明説明（57 ) 示部分2402，揚聲器部分2403 ’記錄媒體 2 4 0 4，和操作開關2 4 〇 5。播放機使用D V D (數 位多用途光碟）或C D作爲記錄媒體’並可以欣賞音樂’ 欣賞電影，玩遊戲和上網。 圖1 1 F顯示了數位相機’它包含：主體2 5 0 1， 顯示部分2 5 0 2，接目鏡部分2 5 0 3 ’操作開關 2 5 0 4和影像接收部分（圖中未顯不）° 圖1 2 A顯示了前投型投影機’它包含：投影裝置 2601和螢幕2602。 圖1 2 B顯示了背投型投影機’它包含：主體 2701，投影裝置2702，鏡2703，和螢幕 2 7 0 4 ° 而且，圖1 2C是顯不圖1 2A ’ 1 2B中的投影裝 置2 6 0 1和2 7 0 2的結構的實例的圖。 投影裝置2 6 0 1或2 7 0 2由光源光學系統 2801，鏡 2802，2804 到 2808，分光鏡 2 8 0 3 ，棱鏡2 8 0 7，液晶顯示裝置2 8 0 8，相差 板2 8 0 9，和投影光學系統2 8 1 0構成。投影光學系 統2 8 1 0由包含投影透鏡的光學系統構成。雖然實施例 顯示爲3板式，但是本實施例不特別局限於此，例如，單 板式。而且，執行本實施例的人可以適當的提供光學系統 ，例如光學透鏡，具有偏光功能的膜，用於調節相位差的 膜或在圖1 2 C中以箭頭標記顯示的光路中的I R膜。 而且，圖1 2 D是顯示在圖1 2 C中的光源光學系統 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁} 訂 經濟部智慧財產局員工消費合作社印製 -60- 586141 A7 B7 五、發明説明（58 ) (請先閱讀背面之注意事項再填寫本頁} 2 8 〇 1的結構的貫例的圖。依據本實施例，光源光學系 統2 8 0 1由反射器2 8 1 1 ’光源2 8 1 2，透鏡陣列 2 8 1 3和2 8 1 4 ’偏光變換元件2 8 1 5和聚焦透鏡 2 8 1 6構成。而且’在圖1 2 D中顯示的光源光學系統 只是一個實例’本實施例不特別局限於此。例如，執行本 實施例的人可以適當的提供光學系統，例如光學透鏡，具 有偏光功能的膜’用於調節相位差的膜或在光源光學系統 中的I R膜。 但是依據圖1 2所示的投影機，顯示了使用傳輸型電 光設備的情況，應用反射型液晶顯示裝置的實例於圖中未 顯示。 經濟部智慧財產局員工消費合作社印製 圖1 3 A顯示了行動電話，它包含：顯示板3 〇 〇 1 ，操作板3 0 0 2。顯示板3 0 0 1和操作板3 0 0 2在 連接部分3 0 0 3互相連接。在連接部分3 0 0 3，設有 顯示板的顯示部分3 0 0 3的面和設有操作板3 0 0 2的 操作鍵3 0 0 6的面間的角度0可以任意改變。而且，還 可包含聲音輸出部分3005，操作鍵3010，電源開 關3 0 0 7，聲音輸入部分3 0 0 8和天線3 0 〇 9。 圖13B顯示了攜帶型書（電子書），它包含：主體 3001 ，顯示部分3002，300 3，記錄媒體 3 0 0 4，操作開關3 0 0 5和天線3 0 0 6。 圖13C顯示了顯示器，它包含：主體3101 ，支 持座3 1 0 2和顯示部分3 1 0 3。 如上所述，應用本發明的範圍很寬，並適用於所有電 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐1 . 61 - " 一 586141 Α7 Β7 五、發明説明（59 ) 子設備領域。.本發明的電子設備可以藉由任意組合實施例 模式1到4和實施例1和2來應用。 依據本發明，當半導體膜在低溫下結晶時，使用觸媒 元素以促進結晶，觸媒元數可以有效地從半導體膜中除去 ，或可以減小觸媒元素的濃度。而且由於用於吸氣的稀有 氣體元素在半導體膜中是非活化的，元素不引起例如在 T F T的臨界値電壓中的波動的負面影響。 而且依據本發明，藉由使用6個光掩模，可以在同一 基底上形成具有不同L D D結構的η通道T F T和p通道 T F Τ。藉由使用這種主動矩陣基底，可以在同一基底上 形成液晶顯示裝置和具有發光層的顯示裝置。 光掩模數量的減少提高了生産率，可是，依據本發明 ，藉由如上所述的較佳化η通道T F Τ的L D D結構，可 以同時增強主動矩陣基底的可靠性和操作特性。 如上所述，藉由使用充分減小了觸媒元素濃度的半導 體膜作爲主動層，可增強T F Τ的特性，且藉由以本發明 揭示的方式製造T F Τ，可以製成具有高性能的半導體裝 置和液晶顯示裝置。 於此亦有許多其他明顯可改進之處，而本領域的技術 人員可以在不脫離本發明的範圍和精神的情況下容易進行 各種改進。因此，要求保護的發明範圍不僅限於本文中的 說明，而應廣泛解釋。 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -62-

Claims (1)

  1. 586141_ 修正 Α8 Β8 C8 D8 經濟部智慧財產局員工消费合作社印製 六、申請專利範圍 第91100623 號專利申請案 中文申請專利範圍修正本 民國92年3月17日修正 1 . 一種半導體裝置，包含： 第一 η通道TFT，設在基底上； 第二η通道TFT，設在該基底上； P通道T F T設在該基底上； 第一雜質區和第二雜質區，設在第一 η通道T F T的 半導體層中，和閘極外； 第三雜質區，設在第二η通道TFT的半導體層中’ 且設置成與閘極部分重疊，第三雜質區設在閘極外； 第四雜質區，設在P通道TFT的半導體層中，且設 置成與閘極部分重疊；和 第五雜質區，設在P通道TFT的半導體層中，且設 在閘極外的基底上。 2 .如申請專利範圍第1項之半導體裝置，其中在緩 衝電路中設置第二η通道T F T。 3.—種半導體裝置，包含： 第一 η通道TFT，設在基底上； 第二η通道TFT，設在該基底上； P通道TFT，設在該基底上； 第一雜質區，設在第一 η通道T F T的半導體層中， 將成爲L D D區；和 源極/汲極區的第二雜質區，設在閘極外的第一 η通 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公f: ) ~" · ^ ITn (請先聞讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 586141 A8 B8 C8 —D8 六、申請專利範圍 道TFT的半導體層中； 第三雜質區，設在第二η通道T F T的半導體層中’ 將成爲L D D區，該第三雜質區設置成與閘極部分重疊’ 將要成爲源極/汲極區的第三雜質區設.在閘極外； 第四雜質區，形成在Ρ通道TFT的半導體層中’將 要成爲L D D區，該第四雜質區設置成與閘極部分重疊； 和 源極/汲極區域的第五雜質區，設在閘極外的P通道 T F T的半導體層中。 4 .如申請專利範圍第3項之半導體裝置’其中在緩 衝電路中設置第二η通道T F T。 5. —種半導體裝置，包含： 第一 η通道T F Τ，設在基底上和圖素部分中； 第二η通道T F Τ，設在該基底上和驅動電路中； Ρ通道T F’ Τ，設在該基底上和驅動電路屮； 第一雜質區和第二雜質區，設在第一 η通道T F Τ的 半導體層中和閘極外； 第三雜質區，設在第二η通道T F Τ的半導體靥中， 第三雜質區設置成與閘極部分重疊，第三雜質區設在閘極 外； .第四雜質區，設在Ρ通道TFT的半導體層中，第四 雜質區設置成與閘極部分重疊；和 第五雜質區，設在閘極外的P通道T F T的半導體層 中。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) 7^1 " — " --·---^----裝------訂-------Φ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 586141 A8 B8 C8 _ D8__ 六、申請專利範圍 6 .如申請專利範圍第5項之半導體裝置’其中在緩 衝電路中設置第二η通道TFT。 7 . —種半導體裝置，包含： 第一 η通道T F 丁，設在圖素部分中的基底上； 第二η通道T F Τ，設在驅動電路中的該基底上； ρ通道T F Τ，設在該驅動電路中的基底上； 第一雜質區，設在第一 η通道TFT的半導體層中， 將成爲L D D區域； 源極/汲極區的第二雜質區，設在閘極外和第一 j通 道TFT的半導體層中； 第三雜質區，設在第二η通道T F T的半導體層中， 將成爲L D D區域，該第三雜質區設置成與閘極部分重疊 ，源極/汲極區域的第三雜質區設在閘極外；和 第四雜質區，設在Ρ通k TFT的半導體層中，將要 成爲L D D區域，該第四雜質區設置成與閘極部分重疊； 和 源極/汲極區域的第五雜質區，設在閘極外。 8 ·如申請專利範圍第7項之半導體裝置，其中在緩 衝電路中設置第二η通道TFT。 9 .如申請專利範圍第1項之半導體裝置，其中該半 導體裝置是個人電腦。 1 〇 ·如申請專利範圍第1項之半導體裝置，其中該 半導體裝置是視頻相機。 1 1 .如申請專利範圍第1項之半導體裝置，其中該 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐) Γ1Γ " " ； ； "~1T—i (請先閱讀背面之注意事項再填寫本頁) 586141 ABCD 六、申請專利範圍 半導體裝置是移動式電腦。 1 2 .如申請專利範圍第1項之半導體裝置，其中該 半導體裝置是護目鏡型顯示器。 1 3 .如申請專利範圍第1項之半導體裝置’其中該 半導體裝置是使用記錄媒體的播放機。 1 4 .如申請專利範圍第1項之半導體裝置，其中該 半導體裝置是數位相機。 1 5 .如申請專利範圍第1項之半導體裝置，其中該 半導體裝置是前投型投影機。 1 6 .如申請專利範圍第1項之半導體裝置，其中該 半導體裝置是背投型投影機。 i 7 .如申請專利範圍第1項之半導體裝置，其中該 半導體裝置是行動電話。 ；L 8 .如申請專利範圍第1項之半導體裝置，其中該 半導體裝置是電子書。 1 9 .如申請專利範圍第3項之半導體裝置，其中該 半導體裝置是個人電腦。 2 〇 ·如申請專利範圍第3項之半導體裝置，其中該 半導體裝置是視頻相機。 2 1 .如申請專利範圍第3項之半導體裝置，其中該 半導體裝置是移動式電腦。 2 2 ·如申請專利範圍第3項之半導體裝置，其中該 半導體裝置是護目鏡型顯示器。 2 3 ·如申請專利範圍第3項之半導體裝置，其中該 (請先閱讀背面之注意事項再填寫本頁) Ϊ· 、11 經濟部智慧財產局員工消費合作社印製 -4- 586141 ABCD 々、申請專利範圍 半導體裝置是使用記錄媒體的播放機。 (請先閱讀背面之注意事項再填寫本頁) 2 4 .如申請專利範圍第3項之半導體裝置，其中該 半導體裝置是數位相機。 2 5 .如申請專利範圍第3項之半導體裝置，其中該 半導體裝置是前投型投影機。 2 6 .如申請專利範圍第3項之半導體裝置，其中該 半導體裝置是背投型投影機。 2 7 .如申請專利範圍第3項之半導體裝置，其中該 半導體裝置是行動電話。 2 8 .如申請專利範圍第3項之半導體裝置，其中該 半導體裝置是電子書。 2 9 .如申請專利範圍第5項之半導體裝置，其中該 半導體裝置是個人電腦。 3 〇 .如申請專利範圍第5項之半導體裝置，其中該 半導體裝置是視頻相機。 3 1 .如申請專利範圍第5項之半導體裝置，其中該 半導體裝置是移動式電腦。 經濟部智慧財產局員工消費合作社印製 3 2 .如申請專利範圍第5項之半導體裝置，其中該 半導體裝置是護目鏡型顯示器。 3 3 .如申請專利範圍第5項之半導體裝置，其中該 半導體裝置是使用記錄媒體的播放機。 3 4 ·如申請專利範圍第5項之半導體裝置，其中該 半導體裝置是數位相機。 3 5 .如申請專利範圍第5項之半導體裝置，其中該 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ΓΤΙ 586141 A8 B8 C8 D8 六、申請專利範圍 半導體裝置是前投型投影機。 (請先閱讀背面之注意事項再填寫本頁) 3 6 .如申請專利範圍第5項之半導體裝置，其中該 半導體裝置是背投型投影機。 3 7 .如申請專利範圍第5項之半導體裝置，其中該 半導體裝置是行動電話。 3 8 .如申請專利範圍第5項之半導體裝置，其中該 半導體裝,置是電子書。 3 9 .如申請專利範圍第7項之半導體裝置，其中該 半導體裝置是個人電腦。 4 〇 .如申請專利範圍第7項之半導體裝置，其中該 半導體裝置是視頻相機。 4 1 .如申請專利範圍第7項之半導體裝置，其中該 半導體裝置是移動式電腦。 4 2 ·如申請專利範圍第7項之半導體裝置，其中該 半導體裝置是護目鏡型顯示器。 4 3 .如申請專利範圍第7項之半導體裝置，其中該 半導體裝置是使用記錄媒體的播放機。 經濟部智慧財產局員工消費合作社印製 4 4 .如申請專利範圍第7項之半導體裝置，其中該 半導體裝置是數位相機。 4 5 .如申請專利範圍第7項之半導體裝置，其中該 半導體裝置是前投型投影機。 4 6 .如申請專利範圍第7項之半導體裝置，其中該 半導體裝置是背投型投影機。 4 7 .如申請專利範圍第7項之半導體裝置，其中該 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 7〇1 586141 A8 B8 C8 D8 々、申請專利範圍 半導體裝置是行動電話。 4 8 .如申請專利範圍第7項之半導體裝置，其中該 半導體裝置是電子書。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）
TW091100623A 2001-01-19 2002-01-16 Semiconductor device and method of manufacturing the same TW586141B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001011085 2001-01-19
JP2001022062 2001-01-30

Publications (1)

Publication Number Publication Date
TW586141B true TW586141B (en) 2004-05-01

Family

ID=26607946

Family Applications (2)

Application Number Title Priority Date Filing Date
TW092105830A TWI221645B (en) 2001-01-19 2002-01-16 Method of manufacturing a semiconductor device
TW091100623A TW586141B (en) 2001-01-19 2002-01-16 Semiconductor device and method of manufacturing the same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW092105830A TWI221645B (en) 2001-01-19 2002-01-16 Method of manufacturing a semiconductor device

Country Status (4)

Country Link
US (3) US6913956B2 (zh)
JP (1) JP4394149B2 (zh)
CN (3) CN1320599C (zh)
TW (2) TWI221645B (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6346730B1 (en) 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6787833B1 (en) * 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
US7199027B2 (en) * 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US7453705B2 (en) * 2002-05-07 2008-11-18 Alien Technology Corporation Barrier, such as a hermetic barrier layer for O/PLED and other electronic devices on plastic
US7091110B2 (en) * 2002-06-12 2006-08-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7332431B2 (en) * 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7335255B2 (en) 2002-11-26 2008-02-26 Semiconductor Energy Laboratory, Co., Ltd. Manufacturing method of semiconductor device
US20040227197A1 (en) * 2003-02-28 2004-11-18 Shinji Maekawa Composition of carbon nitride, thin film transistor with the composition of carbon nitride, display device with the thin film transistor, and manufacturing method thereof
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7902747B2 (en) 2003-10-21 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide
KR101132266B1 (ko) * 2004-03-26 2012-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US7365410B2 (en) * 2004-10-29 2008-04-29 Freescale, Semiconductor, Inc. Semiconductor structure having a metallic buffer layer and method for forming
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
WO2007011061A1 (en) 2005-07-22 2007-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20070173040A1 (en) * 2006-01-09 2007-07-26 Freescale Semiconductor, Inc. Method of reducing an inter-atomic bond strength in a substance
JP4720547B2 (ja) * 2006-03-07 2011-07-13 株式会社日立製作所 画像表示装置
US20070262379A1 (en) * 2006-05-15 2007-11-15 Chin-Chuan Lai Metal structure of glass substrate and formation thereof
JP5548332B2 (ja) * 2006-08-24 2014-07-16 富士通セミコンダクター株式会社 半導体デバイスの製造方法
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100822216B1 (ko) * 2007-04-09 2008-04-16 삼성에스디아이 주식회사 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법
CN102592977B (zh) * 2007-06-20 2015-03-25 株式会社半导体能源研究所 半导体装置的制造方法
RU2440885C2 (ru) * 2007-06-25 2012-01-27 Сэнт-Гобэн Керамикс Энд Пластикс, Инк. Способ изменения кристаллографической ориентации монокристаллического тела (варианты) и устройство для его осуществления
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
WO2009011084A1 (ja) * 2007-07-17 2009-01-22 Sharp Kabushiki Kaisha 薄膜トランジスタを備えた半導体装置およびその製造方法
KR20180112107A (ko) 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR20110021654A (ko) * 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
KR20120083341A (ko) 2009-10-09 2012-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함하는 전자 기기
CN102549638B (zh) 2009-10-09 2015-04-01 株式会社半导体能源研究所 发光显示器件以及包括该发光显示器件的电子设备
KR101049802B1 (ko) * 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
CN103378003A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种应力记忆技术的cmos器件制作方法
JP6785848B2 (ja) * 2015-12-30 2020-11-18 マトソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ミリ秒アニールシステムのためのガスフロー制御
KR102629466B1 (ko) * 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US10043674B1 (en) * 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
FR3074605B1 (fr) 2017-12-05 2020-01-17 Stmicroelectronics (Rousset) Sas Procede de detection d'un amincissement eventuel d'un substrat d'un circuit integre par sa face arriere, et dispositif associe

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3535775A (en) 1967-12-18 1970-10-27 Gen Electric Formation of small semiconductor structures
JPS5693367A (en) 1979-12-20 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
US4534820A (en) 1981-10-19 1985-08-13 Nippon Telegraph & Telephone Public Corporation Method for manufacturing crystalline film
US4477308A (en) 1982-09-30 1984-10-16 At&T Bell Laboratories Heteroepitaxy of multiconstituent material by means of a _template layer
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US5248630A (en) 1987-07-27 1993-09-28 Nippon Telegraph And Telephone Corporation Thin film silicon semiconductor device and process for producing thereof
SG47403A1 (en) 1990-12-05 1998-04-17 At & T Corp Lithographic techniques
CN1016730B (zh) * 1991-01-21 1992-05-20 天津市电工合金厂 N型热电偶用补偿导线的合金丝
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
CN1244891C (zh) * 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US6022458A (en) 1992-12-07 2000-02-08 Canon Kabushiki Kaisha Method of production of a semiconductor substrate
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP0612102B1 (en) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
CN1542929B (zh) 1993-03-12 2012-05-30 株式会社半导体能源研究所 半导体器件的制造方法
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529937A (en) 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
TW273574B (zh) 1993-12-10 1996-04-01 Tokyo Electron Co Ltd
TW272319B (zh) 1993-12-20 1996-03-11 Sharp Kk
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (zh) 1993-12-27 1996-06-21 Sharp Kk
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3190520B2 (ja) * 1994-06-14 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3504336B2 (ja) 1994-06-15 2004-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW280943B (zh) 1994-07-15 1996-07-11 Sharp Kk
EP0694960B1 (en) * 1994-07-25 2002-07-03 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the localized reduction of the lifetime of charge carriers
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US6204101B1 (en) * 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW319912B (zh) 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100440083B1 (ko) 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
KR100500078B1 (ko) * 1996-02-26 2005-07-18 이데미쓰 고산 가부시키가이샤 유기 전자 발광 소자 및 그의 제조방법
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6015593A (en) 1996-03-29 2000-01-18 3M Innovative Properties Company Method for drying a coating on a substrate and reducing mottle
JP3027941B2 (ja) 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
US6037712A (en) 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JPH1012889A (ja) * 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6287900B1 (en) 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10135137A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JPH10154816A (ja) * 1996-11-21 1998-06-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPH10198312A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の駆動方法
JP3765902B2 (ja) 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
US5998838A (en) 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6069443A (en) 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
US6016033A (en) 1997-07-11 2000-01-18 Fed Corporation Electrode structure for high resolution organic light-emitting diode displays and method for making the same
JP3295346B2 (ja) * 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3754184B2 (ja) * 1997-07-16 2006-03-08 株式会社半導体エネルギー研究所 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) * 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US5997286A (en) 1997-09-11 1999-12-07 Ford Motor Company Thermal treating apparatus and process
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JPH11212047A (ja) * 1998-01-21 1999-08-06 Semiconductor Energy Lab Co Ltd 電子機器
US6083324A (en) 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JP3543170B2 (ja) 1998-02-24 2004-07-14 カシオ計算機株式会社 電界発光素子及びその製造方法
US6396147B1 (en) * 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6420758B1 (en) * 1998-11-17 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity region overlapping a gate electrode
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
US6576926B1 (en) * 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
JP4578609B2 (ja) * 1999-03-19 2010-11-10 株式会社半導体エネルギー研究所 電気光学装置
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6399988B1 (en) * 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
EP1049167A3 (en) * 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3425392B2 (ja) * 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US6541294B1 (en) * 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3320397B2 (ja) * 2000-03-09 2002-09-03 クラリアント ジャパン 株式会社 逆テーパー状レジストパターンの形成方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
AU2000274683A1 (en) * 2000-09-06 2002-03-22 Osram Opto Semicunductors Gmbh Patterning of electrodes in oled devices
TW522577B (en) * 2000-11-10 2003-03-01 Semiconductor Energy Lab Light emitting device
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
KR100715908B1 (ko) * 2000-12-29 2007-05-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
US6376336B1 (en) * 2001-02-01 2002-04-23 Advanced Micro Devices, Inc. Frontside SOI gettering with phosphorus doping
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20020098628A1 (en) 2002-07-25
US20040222425A1 (en) 2004-11-11
US6913956B2 (en) 2005-07-05
JP4394149B2 (ja) 2010-01-06
US7501671B2 (en) 2009-03-10
JP2008172259A (ja) 2008-07-24
CN1320599C (zh) 2007-06-06
CN100373620C (zh) 2008-03-05
US7198992B2 (en) 2007-04-03
CN101202300A (zh) 2008-06-18
CN1366341A (zh) 2002-08-28
CN101202300B (zh) 2010-06-23
TW200305218A (en) 2003-10-16
US20070187761A1 (en) 2007-08-16
CN1619772A (zh) 2005-05-25
TWI221645B (en) 2004-10-01

Similar Documents

Publication Publication Date Title
TW586141B (en) Semiconductor device and method of manufacturing the same
JP5106136B2 (ja) 半導体装置の作製方法
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
TW473800B (en) Method of manufacturing a semiconductor device
US7485553B2 (en) Process for manufacturing a semiconductor device
JP5072157B2 (ja) 半導体装置の作製方法
US7052943B2 (en) Method of manufacturing a semiconductor device
JP4850858B2 (ja) 半導体装置の作製方法
US7202119B2 (en) Method of manufacturing semiconductor device
JP2002324808A (ja) 半導体装置およびその作製方法
JP4071005B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4176362B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4044360B2 (ja) 半導体装置およびその作製方法
JP4326734B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP4267253B2 (ja) 半導体装置の作製方法
JP2005327865A (ja) 半導体装置の作製方法
CN100485872C (zh) 非晶半导体膜和半导体器件的制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees