CN102751295B - 半导体装置与用于制造半导体装置的方法 - Google Patents

半导体装置与用于制造半导体装置的方法 Download PDF

Info

Publication number
CN102751295B
CN102751295B CN201210271486.3A CN201210271486A CN102751295B CN 102751295 B CN102751295 B CN 102751295B CN 201210271486 A CN201210271486 A CN 201210271486A CN 102751295 B CN102751295 B CN 102751295B
Authority
CN
China
Prior art keywords
layer
electrode layer
oxide semiconductor
film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210271486.3A
Other languages
English (en)
Other versions
CN102751295A (zh
Inventor
山崎舜平
坂田淳一郎
三宅博之
桑原秀明
高桥辰也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102751295A publication Critical patent/CN102751295A/zh
Application granted granted Critical
Publication of CN102751295B publication Critical patent/CN102751295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Abstract

本发明涉及半导体装置与用于制造半导体装置的方法。半导体装置的孔径比得到提高。驱动器电路和像素在一个衬底之上提供，并且驱动器电路中的第一薄膜晶体管和像素中的第二薄膜晶体管每个都包括栅极电极层、栅极电极层之上的栅极绝缘层、栅极绝缘层之上的氧化物半导体层、氧化物半导体层之上的源极和漏极电极层及与栅极绝缘层之上的氧化物半导体层的一部分、氧化物半导体层和源极和漏极电极层接触的氧化物绝缘层。第二薄膜晶体管的栅极电极层、栅极绝缘层、氧化物半导体层、源极和漏极电极层及氧化物绝缘层每个都具有透光属性。

Description

半导体装置与用于制造半导体装置的方法
本申请是株式会社半导体能源研究所提交的、申请号为201080019588.5、发明名称为“半导体装置与用于制造半导体装置的方法”的发明专利申请的分案申请。
技术领域
本发明涉及包括氧化半导体的半导体装置及其制造方法。
应当指出，在本说明书中，半导体装置指可以通过使用半导体属性来工作的所有装置，并且例如显示装置的电光装置、半导体电路和电子装置都是半导体装置。
背景技术
透光的金属氧化物用在半导体装置中。例如，如氧化铟锡（ITO）的导电金属氧化物（下文中成为氧化物导体）用作显示装置中所需的透明电极材料，所述显示装置例如液晶显示装置。
此外，作为具有半导体属性的材料，透光的金属氧化物也引起了人们的关注。例如，预期基于In-Ga-Zn-O的氧化物等用作显示装置中所需的半导体材料，所述显示装置例如液晶显示装置。特别地，期望它们用于薄膜晶体管（也称为TFT）的沟道层（也称为沟道形成层）。
越来越期望具有半导体属性的金属氧化物（下文中称为氧化物半导体）作为代替或者胜过显示装置等中所使用的非晶硅的材料。
另外，氧化物导体和氧化物半导体具有透光属性。因此，通过利用这些材料形成TFT，可以形成透光的TFT（例如，见参考文献1）。
此外，包括氧化物半导体的TFT具有高场效应迁移率。因此，显示装置等中的驱动器电路可以利用这种TFT形成（例如，见参考文献2）。
[参考文献]
参考文献1：T.Nozawa，“Transparent Circuitry”，NikkeiElectronics，No.959，2007年8月27日，39-52页。
参考文献2：T.Osada等人，“Development of Driver-IntegratedPanel using Amorphous In-Ga-Zn-Oxide TFT”，Proc.SID’09 Digest，2009年，184-187页。
发明内容
本发明的一种实施方式的目的是降低半导体装置的制造成本。
本发明的一种实施方式的另一个目的是提高半导体装置的孔径比。
本发明的一种实施方式的又一个目的是提高半导体装置显示部分的分辨率。
本发明的一种实施方式的又一个目的是提供可以以高速操作的半导体装置。
本发明的一种实施方式是在一个衬底之上包括驱动器电路部分和显示部分（也称为像素部分）的半导体装置。该驱动器电路部分包括驱动器电路薄膜晶体管和驱动器电路布线。驱动器电路薄膜晶体管的源极电极（也称为源极电极层）和漏极电极（也称为漏极电极层）是利用金属形成的。驱动器电路薄膜晶体管的沟道层是利用氧化物半导体形成的。驱动器电路布线是利用金属形成的。所述显示部分包括像素薄膜晶体管和显示部分布线。像素薄膜晶体管的源极电极层和漏极电极层是利用氧化物导体形成的。像素薄膜晶体管的半导体层是利用氧化物半导体形成的。显示部分布线是利用氧化物导体形成的。
具有底栅结构的反向交错薄膜晶体管用作像素薄膜晶体管和驱动器电路薄膜晶体管中的每一个。像素薄膜晶体管和驱动器电路薄膜晶体管每一个都是沟道蚀刻的薄膜晶体管，其中提供了与暴露在源极电极层和漏极电极层之间的半导体层接触的氧化物绝缘层。
应当指出，TFT的特定制造处理、半导体装置中所包括的不同元件（例如，电容器）的特定结构等都没有在参考文献1中公开。此外，其也没有公开驱动器电路和发光TFT是在一个衬底之上形成的。
在本发明的一种实施方式的半导体装置中，包括驱动器电路TFT的驱动器电路和包括像素TFT的像素是在一个衬底之上形成的。如此，半导体装置的制造成本可以降低。
在本发明的一种实施方式的半导体装置中，像素包括像素TFT和像素布线。像素TFT的源极电极和漏极电极是利用氧化物导体形成的。像素TFT的半导体层是利用氧化物半导体形成的。像素布线是利用氧化物导体形成的。即，在半导体装置中，像素TFT和像素布线形成的区域可以用作开放的部分。如此，半导体装置的孔径比可以提高。
在本发明的一种实施方式的半导体装置中，像素包括像素TFT和像素布线。像素TFT的源极电极和漏极电极是利用氧化物导体形成的。像素TFT的半导体层是利用氧化物半导体形成的。像素布线是利用氧化物导体形成的。即，在半导体装置中，可以由像素TFT的大小无限制地确定像素大小。如此，可以提高半导体装置显示部分的分辨率。
在本发明的一种实施方式的半导体装置中，驱动器电路包括驱动器电路TFT和驱动器电路布线。驱动器电路TFT的源极电极和漏极电极是利用金属形成的。驱动器电路TFT的沟道层是利用氧化物半导体形成的。驱动器电路布线是利用金属形成的。即，在半导体装置中，驱动器电路包括具有高场效应迁移率的TFT和具有低电阻的布线。如此，半导体装置可以高速操作。
作为本说明书中所使用的氧化物半导体，例如，可以使用由InMO3(ZnO)m（m>0）表达的氧化物半导体。应当指出，M表示选自Ga、Fe、Ni、Mn和Co的一种或者多种金属元素。作为例子，M可以是Ga，或者可以是Ga和以上除Ga之外的金属元素，例如M可以是Ga和Ni或者是Ga和Fe。另外，在氧化物半导体中，在有些情况下，除了作为M包含的金属元素，还包含作为杂质元素的例如Fe或者Ni的过渡金属元素或者过渡金属元素的氧化物。在本说明书中，在其构成公式由InMO3(ZnO)m（m>0）表达的氧化物半导体中，包含Ga作为M的氧化物半导体称为基于In-Ga-Zn-O的氧化物半导体，并且基于In-Ga-Zn-O的氧化物半导体的薄膜称为基于In-Ga-Zn-O的非单晶膜。
作为用于氧化物半导体层的金属氧化物，除以上所述的之外，以下任何金属氧化物都可以使用：基于In-Sn-Zn-O的金属氧化物、基于In-Al-Zn-O的金属氧化物、基于Sn-Ga-Zn-O的金属氧化物、基于Al-Ga-Zn-O的金属氧化物、基于Sn-Al-Zn-O的金属氧化物、基于In-Zn-O的金属氧化物、基于Sn-Zn-O的金属氧化物、基于Al-Zn-O的金属氧化物、基于In-O的金属氧化物、基于Sn-O的金属氧化物及基于Zn-O的金属氧化物。氧化硅可以包含在利用以上金属氧化物形成的氧化物半导体层中。
氧化物半导体优选地包含In，更优选地包含In和Ga。在获得i类型（本征）氧化物半导体层的处理中，脱水或者脱氢是有效的。
在半导体装置的制造处理中，在例如氮的惰性气体或者稀有气体（例如，氩或者氦）的气氛中或者在减小的压力下执行热处理的情况下，氧化物半导体层通过热处理变成缺氧的氧化物半导体层，从而成为低电阻的氧化物半导体层，即，n类型（例如，n-类型）氧化物半导体层。然后，通过形成与氧化物半导体层接触的氧化物绝缘层，使氧化物半导体层处于氧过量状态。相应地，氧化物半导体层变成高电阻氧化物半导体层，即，i类型的氧化物半导体层。如此，可以制造包括具有有利电特性的高可靠薄膜晶体管的半导体装置。
在半导体装置的制造处理中，在例如氮的惰性气体或者稀有气体（例如，氩或者氦）的气氛中或者在减小的压力下，对于脱水或者脱氢，热处理是在大于或者等于350℃执行的，优选地是大于或者等于400℃，并且小于衬底的应变点，从而使得氧化物半导体层中所包含的例如湿气的杂质减少。
即使当在高达450℃对脱水或脱氢的氧化物半导体执行热脱附谱（TDS）时，在大约300℃时水的两个峰值或者水的至少一个峰值也没有检测到。因此，即使当在高达450℃对脱水或脱氢后、包括氧化物半导体层的薄膜晶体管执行TDS时，至少在大约300℃时水的峰值没有检测到。
此外，在半导体装置的制造处理中，通过在不暴露到空气中的情况下执行冷却，不把水或者氢再次混合到氧化物半导体层中是很重要的。通过脱水或者脱氢，氧化物半导体层变成低电阻氧化物半导体层，即，n类型（例如，n-类型）氧化物半导体层。然后，氧化物半导体层变成高电阻氧化物半导体层，即，i类型的氧化物半导体层。当薄膜晶体管是利用这种氧化物半导体层形成的时候，薄膜晶体管的阈值电压可以是正的，从而可以实现所谓的常闭开关元件。在半导体装置中，薄膜晶体管的沟道形成为具有尽可能接近0V的正阈值电压是优选的。应当指出，如果薄膜晶体管的阈值电压是负的，那么薄膜晶体管将趋于常开；换句话说，即使当栅极电压为0V时，电流也趋于在源极电极和漏极电极之间流动。例如，在有源矩阵显示装置中，电路中所包括的薄膜晶体管的电特性是重要的而且影响显示装置的性能。在薄膜晶体管的电特性中，阈值电压（Vth）尤其重要。例如，当即使薄膜晶体管中的场效应迁移率高的时候阈值电压也为高或者为负时，很难将薄膜晶体管作为电路来控制。在薄膜晶体管具有高阈值电压和其阈值电压具有大绝对值的情况下，当TFT在低电压被驱动时，薄膜晶体管不能作为TFT执行开关功能，而且可能成为负载。例如，在n沟道薄膜晶体管的情况下，在正电压施加到栅极电极之后形成沟道并且漏极电流流动是优选的。其中除非驱动电压上升否则就不形成沟道的晶体管和其中即使当施加负电压时也形成沟道且漏极电流流动的晶体管不适合用作电路中所使用的薄膜晶体管。
此外，其中温度从加热温度T降低的气体气氛可能与其中温度升到加热温度T的气体气氛不同。例如，利用在其中执行脱水或者脱氢的炉子，在不暴露到空气的情况下执行冷却，炉子中充满了高纯度的氧气或者高纯度的N2O气体。
利用在不包含湿气（具有小于或者等于-40℃的露点，优选地是小于或者等于-60℃的露点）的气氛中缓慢冷却（或者冷却）的氧化物半导体膜，在膜中所包含的湿气通过用于脱水或者脱氢的热处理减少之后，薄膜晶体管的电特性改进了，而且实现了可以批量生产的高性能薄膜晶体管。
在本说明书中，在例如氮的惰性气体或者稀有气体（例如，氩或者氦）的气氛中或者在减小的压力之下的热处理被称为用于脱水或者脱氢的热处理。在本说明书中，为了方便，脱水或者脱氢不仅指H2的消除，还指H、OH等的消除。
在半导体装置的制造处理中，在热处理在例如氮的惰性气体或者稀有气体（例如，氩或者氦）的气氛中或者在减小的压力之下执行的情况下，氧化物半导体层通过热处理变成缺氧的氧化物半导体层，从而成为低电阻的氧化物半导体层，即，n类型（例如，n-类型）氧化物半导体层。之后，与漏极电极层重叠的区域作为高电阻漏极区域（也称为HRD区域）形成，这个区域是缺氧区域。
具体而言，高电阻漏极区域的载流子浓度大于或者等于1×1017/cm3而且至少高于沟道形成区域的载流子浓度（小于1×1017/cm3）。应当指出，本说明书中的载流子浓度是通过室温下的霍尔效应测量获得的载流子浓度。
此外，低电阻漏极区域（也称为LRN区域）可以在利用金属材料形成的漏极电极层与氧化物半导体层之间形成。具体而言，低电阻漏极区域的载流子浓度高于高电阻漏极区域的载流子浓度，例如在1×1020/cm3到1×1021/cm3的范围（包括端点）之内。
然后，通过使脱水或者脱氢的氧化物半导体层的至少部分处于氧过量状态从而获得高电阻氧化物半导体层，即i类型的氧化物半导体层，形成沟道形成区域。应当指出，作为用于使脱水或者脱氢的氧化物半导体层处于氧过量状态的方法，给出通过例如溅射法形成与脱水或者脱氢的氧化物半导体层接触的氧化物绝缘层的方法。此外，在形成氧化物绝缘层之后，可以执行热处理（例如，在含氧的气氛中的热处理）、在惰性气体气氛中加热之后在氧气氛中的冷却处理或者在超干空气（具有小于或者等于-40℃的露点，优选地是小于或者等于-60℃的露点）中的冷却处理等。
沟道形成区域可以这样一种方式形成，源极电极层和漏极电极层利用例如Ti的金属材料在脱水或者脱氢的氧化物半导体层上形成并且与之接触，而且有选择地使氧化物半导体层不与源极电极层和漏极电极层重叠的暴露区域处于氧过量状态。在有选择地使氧化物半导体层处于氧过量状态的情况下，形成与源极电极层重叠的高电阻漏极区域和与漏极电极层重叠的高电阻漏极区域，并且在所述高电阻漏极区域之间形成沟道形成区域。即，沟道形成区域是在源极电极层和漏极电极层之间以自对准的方式形成的。
根据本发明的一种实施方式，可以制造包括具有有利电特性的高可靠薄膜晶体管的半导体装置。
应当指出，通过在与漏极电极层（或者源极电极层）重叠的氧化物半导体层中形成高电阻漏极区域，可以提高驱动器电路的可靠性。具体而言，通过形成高电阻漏极区域，晶体管可以具有以下结构，其中导电性可以从漏极电极层到高电阻漏极区域和沟道形成区域逐步改变。因此，在晶体管工作而漏极电极层连接到用于提供高电源电势VDD的布线的情况下，即使当高电场施加在栅极电极层和漏极电极层之间时，高电阻漏极区域也充当缓冲，并且高电场没有局部施加，从而可以提高晶体管的耐受电压。
此外，通过形成高电阻漏极区域，驱动器电路中泄漏电流的量可以减少。具体而言，通过形成高电阻漏极区域，在漏极电极层和源极电极层之间流动的晶体管的泄漏电流按顺序流经漏极电极层、漏极电极层侧的高电阻漏极区域、沟道形成区域、源极电极层侧的高电阻漏极区域和源极电极层。在这种情况下，在沟道形成区域中，从漏极电极层侧的高电阻漏极区域流到沟道形成区域的泄漏电流可以集中到沟道形成区域与栅极绝缘层之间的界面的附近，当晶体管断开时，该界面具有高电阻。这样，背沟道部分（沟道形成区域表面的一部分，该部分与栅极电极层分开）中的泄漏电流的量可以减少。
另外，当与源极电极层重叠的高电阻漏极区域和与漏极电极层重叠的高电阻漏极区域与栅极电极层的一部分重叠时，其中之间有栅极绝缘层，尽管依赖于栅极电极层的宽度，但漏极电极层的末端部分附近的电场强度可以更有效地减小。
本发明的一种实施方式是在一个衬底之上包括具有第一薄膜晶体管的驱动器电路和具有第二薄膜晶体管的像素的半导体装置。第一薄膜晶体管和第二薄膜晶体管每个都包括栅极电极层、栅极电极层之上的栅极绝缘层、栅极绝缘层之上的氧化物半导体层、氧化物半导体层之上的源极电极层和漏极电极层及与栅极绝缘层之上的氧化物半导体层的一部分、氧化物半导体层、源极电极层和漏极电极层接触的氧化物绝缘层。第二薄膜晶体管的栅极电极层、栅极绝缘层、氧化物半导体层、源极电极层、漏极电极层和氧化物半导体层每个都具有透光属性。第一薄膜晶体管的源极电极层和漏极电极层是利用与第二薄膜晶体管的源极电极层和漏极电极层的材料不同的材料形成的，并且具有比第二薄膜晶体管的源极电极层和漏极电极层的电阻低的电阻。
根据本发明的另一种实施方式，在半导体装置中，第一薄膜晶体管的源极电极层和漏极电极层可以利用包含选自Al、Cr、Cu、Ta、Ti、Mo和W的元素作为其主要成分的材料形成，或者是包括多个膜的堆叠层，其中每个膜都包含含至少一种所述元素的合金。
根据本发明的又一种实施方式，在半导体装置中，第二薄膜晶体管的源极电极层和漏极电极层可以利用氧化铟、氧化铟和氧化锡的合金、氧化铟和氧化锌的合金或者氧化锌形成。
根据本发明的又一种实施方式，半导体装置还可以包括衬底之上的电容器部分。该电容器部分包括电容器布线和与该电容器布线重叠的电容器电极，并且电容器布线和电容器电极每个都具有透光属性。
根据本发明的又一种实施方式，半导体装置还可以包括与第一薄膜晶体管的氧化物绝缘层之上的栅极电极层重叠的导电层。
根据本发明的又一种实施方式，半导体装置还可以包括氧化物半导体层与第一薄膜晶体管的源极和漏极电极层中的每一个之间的低电阻漏极区域，而且该低电阻漏极区域可以利用与第二薄膜晶体管源极和漏极电极层相同的材料形成。
根据本发明的又一种实施方式，在半导体装置中，第一薄膜晶体管的氧化物半导体层中与源极或漏极电极层重叠的区域具有比第一薄膜晶体管的沟道形成区域低的电阻。
本发明的又一种实施方式是用于制造半导体装置的方法，其中该半导体装置包括在一个衬底之上具有第一薄膜晶体管的驱动器电路和具有第二薄膜晶体管的像素。该方法包括：在衬底之上形成透光导电膜并且通过第一光刻处理有选择地蚀刻该透光导电膜，其中形成充当第一薄膜晶体管的栅极电极层的第一栅极电极层和充当第二薄膜晶体管的栅极电极层的第二栅极电极层；在第一栅极电极层和第二栅极电极层之上形成栅极绝缘层；在栅极绝缘层之上形成氧化物半导体膜并且通过第二光刻处理有选择地蚀刻氧化物半导体膜，其中形成是岛状氧化物半导体层的第一氧化物半导体层和第二氧化物半导体层；对第一氧化物半导体层和第二氧化物半导体层脱水或者脱氢；按顺序地在脱水或者脱氢的第一和第二氧化物半导体层之上形成氧化物导电膜和导电膜并且通过第三光刻处理和第四光刻处理有选择地蚀刻所述氧化物导电膜和导电膜，其中在第一氧化物半导体层之上形成一对低电阻漏极区域，在这对低电阻漏极区域之上形成一对导电层，以便形成分别充当第一薄膜晶体管的源极电极层和漏极电极层的第一源极电极层和第一漏极电极层，并且在第二氧化物半导体层之上形成分别充当第二薄膜晶体管的源极电极层和漏极电极层的第二源极电极层和第二漏极电极层；并且形成与栅极绝缘层之上的第一氧化物半导体层的一部分和第二氧化物半导体层的一部分、第一氧化物半导体层、第二氧化物半导体层、第一源极电极层、第一漏极电极层、第二源极电极层和第二漏极电极层接触的氧化物绝缘层。
本发明的又一种实施方式是用于制造半导体装置的方法，其中该半导体装置包括在一个衬底之上具有第一薄膜晶体管的驱动器电路和具有第二薄膜晶体管的像素。该方法包括：在衬底之上形成透光导电膜并且通过第一光刻处理有选择地蚀刻该透光导电膜，其中形成充当第一薄膜晶体管的栅极电极层的第一栅极电极层和充当第二薄膜晶体管的栅极电极层的第二栅极电极层；在第一栅极电极层和第二栅极电极层之上形成栅极绝缘层；在栅极绝缘层之上形成氧化物半导体膜；对该氧化物半导体膜脱水或者脱氢；按顺序地在脱水或者脱氢的氧化物半导体膜之上形成氧化物导电膜和导电膜并且通过第二光刻处理和第三光刻处理有选择地蚀刻所述氧化物半导体膜、氧化物导电膜和导电膜，其中在第一氧化物半导体层之上形成一对低电阻漏极区域，在这对低电阻漏极区域之上形成一对导电层，以便形成分别充当第一薄膜晶体管的源极电极层和漏极电极层的第一源极电极层和第一漏极电极层，并且在第二氧化物半导体层之上形成分别充当第二薄膜晶体管的源极电极层和漏极电极层的第二源极电极层和第二漏极电极层；并且形成与栅极绝缘层之上的第一氧化物半导体层的一部分和第二氧化物半导体层的一部分、第一氧化物半导体层、第二氧化物半导体层、第一源极电极层、第一漏极电极层、第二源极电极层和第二漏极电极层接触的氧化物绝缘层。
根据本发明的又一种实施方式，在用于制造半导体装置的方法中，第三光刻处理可以利用多色调掩膜来执行。
应当指出，本说明书中例如“第一”和“第二”的序数是为了方便而使用的，并不指示步骤的次序和层的堆叠次序。此外，本说明书中的序数也不指示规定本发明的特定名称。
另外，作为包括驱动器电路的显示装置，除了液晶显示装置，还存在包括发光元件的发光显示装置和包括电泳显示元件的显示装置，其中包括电泳显示元件的显示装置也称为电子纸。
在包括发光元件的发光显示装置中，在像素部分中包括多个薄膜晶体管。该像素部分包括以下区域，其中薄膜晶体管的栅极电极连接到不同晶体管的源极布线（也称为源极布线层）或者漏极布线（也称为漏极布线层）。此外，包括发光元件的发光显示装置的驱动器电路包括以下区域，其中薄膜晶体管的栅极电极连接到该薄膜晶体管的源极布线或者漏极布线。
可以制造具有稳定电特性的薄膜晶体管。因此，可以提供包括具有有利电特性的高可靠薄膜晶体管的半导体装置。
附图说明
图1A1至1C示出了半导体装置。
图2A至2E示出了制造半导体装置的方法。
图3A至3C示出了制造半导体装置的方法。
图4A至4C示出了制造半导体装置的方法。
图5A至5D示出了制造半导体装置的方法。
图6A1至6C示出了半导体装置。
图7A和7B中的每个都示出了半导体装置。
图8A和8B中的每个都示出了半导体装置。
图9A和9B示出了半导体装置。
图10A1至10B示出了半导体装置。
图11A和11B示出了半导体装置。
图12示出了半导体装置的像素等效电路。
图13A至13C中的每个都示出了半导体装置。
图14A和14B是各自示出半导体装置的框图。
图15A和15B分别是信号线驱动器电路的电路图和时序图。
图16A至16C是各自示出偏移寄存器的配置的电路图。
图17A和17B分别是偏移寄存器的时序图和电路图。
图18示出了半导体装置。
图19示出了半导体装置。
图20是示出电子书阅读器的例子的外部视图。
图21A是电视装置的例子的外部视图而图21B是数码相框的例子的外部视图。
图22A和22B是各自示出游戏机的例子的外部视图。
图23A是示出便携式计算机的例子的外部视图而图23B是示出移动电话的例子的外部视图。
图24示出了半导体装置。
图25示出了半导体装置。
图26示出了半导体装置。
图27是半导体装置的电路图。
图28示出了半导体装置。
图29示出了半导体装置。
图30示出了半导体装置。
图31是半导体装置的电路图。
图32示出了半导体装置。
图33示出了半导体装置。
图34示出了半导体装置。
图35示出了半导体装置。
图36示出了半导体装置。
图37示出了半导体装置。
图38A至38E示出了用于制造半导体装置的方法。
图39A至39C示出了用于制造半导体装置的方法。
图40A至40C示出了用于制造半导体装置的方法。
具体实施方式
实施方式将参考附图来具体描述。但是，本发明不限于以下描述，对其模式和细节的各种改变对本领域技术人员将是显而易见的，除非这种改变背离了本发明的主旨及其范围。因此，本发明不应当解释为限定到以下对实施方式的描述。在以下要给出的结构中，具有类似功能的相同部分在不同的图中由相同的标号来表示，而且其解释将不重复。
应当指出，实施方式的内容可以适当地彼此组合或者彼此替换。
（实施方式1）
半导体装置及用于制造该半导体装置的方法将参考图1A1至1C、图2A至2E及图3A至3C来描述。图1B和1C示出了在一个衬底之上形成的两个薄膜晶体管的横截面结构的例子。图1A1至1C中示出的薄膜晶体管410和薄膜晶体管420每个都是一种沟道蚀刻的底栅晶体管。
图1A1是布置在驱动器电路中的薄膜晶体管410的平面图，图1A2是布置在像素中的薄膜晶体管420的平面图，图1B是示出沿图1A1中线C1-C2的横截面结构和沿图1A2中线D1-D2的横截面结构的横截面视图，而图1C是示出沿图1A1中线C3-C4的横截面结构和沿图1A2中线D3-D4的横截面结构的横截面视图。
布置在驱动器电路中的薄膜晶体管410是沟道蚀刻的薄膜晶体管，并且在具有绝缘表面的衬底400之上包括栅极电极层411；第一栅极绝缘层402a；第二栅极绝缘层402b；至少包括沟道形成区域413、高电阻漏极区域414a和第二高电阻漏极区域414b的氧化物半导体层412；低电阻漏极区域408a；低电阻漏极区域408b；源极电极层415a及漏极电极层415b。而且，提供了覆盖薄膜晶体管410并且与沟道形成区域413接触的氧化物绝缘层416。
应当指出，高电阻漏极区域是其电阻值低于沟道形成区域的电阻值的区域，而低电阻漏极区域是其电阻值低于高电阻漏极区域的电阻值的区域。
以自对准方式形成与低电阻漏极区域408a的底面接触的高电阻漏极区域414a。以自对准方式形成与低电阻漏极区域408b的底面接触的高电阻漏极区域414b。沟道形成区域413与氧化物绝缘层416接触、具有小的厚度，并且是具有比高电阻漏极区域414a和高电阻漏极区域414b更高电阻的区域（i类型区域）。
为了减小薄膜晶体管410中布线的电阻，金属材料优选地用于源极电极层415a和漏极电极层415b。
在本实施方式的半导体装置中，当在一个衬底之上形成像素部分和驱动器电路时，在驱动器电路中，正电压或者负电压施加在逻辑门中所包括的薄膜晶体管和模拟电路中所包括的薄膜晶体管的源极电极和漏极电极之间，其中的逻辑门例如倒相电路、NAND电路、NOR电路或者锁存电路，而模拟电路例如感测放大器、恒定电压生成电路或者VCO。因此，需要高耐受电压的高电阻漏极区域414b的宽度可以设计成大于高电阻漏极区域414a的宽度。而且，高电阻漏极区域414a和高电阻漏极区域414b中的每一个与栅极电极层411重叠的区域的宽度也可以增加。
布置在驱动器电路中的薄膜晶体管410是利用单栅薄膜晶体管来描述的；当需要时，也可以形成包括多个沟道形成区域的多栅薄膜晶体管。
此外，因为提供了低电阻的漏极区域408a和408b，所以在热的方面薄膜晶体管410还可以比具有肖特基结的薄膜晶体管更稳定地工作。通过有意地提供比上述氧化物半导体层具有更高载流子浓度的低电阻漏极区域，获得了欧姆接触。
此外，导电层417在沟道形成区域413之上提供，从而与沟道形成区域413重叠。该导电层417电连接到栅极电极层411，使得导电层417和栅极电极层411具有相同的电势，由此栅极电压可以从放在栅极电极层411和导电层417之间的氧化物半导体层412上面和下面施加。作为选择，当使栅极电极层411和导电层417具有不同的电势时，例如，其中一个具有固定电势，GND电势或者0V，则TFT的电特性，例如阈值电压，可以被控制。换句话说，栅极电极层411和导电层417中的一个充当第一栅极电极层，而栅极电极层411和导电层417中的另一个充当第二栅极电极层，由此薄膜晶体管410可以用作具有四个端子的薄膜晶体管。
另外，保护性绝缘层403和平面化绝缘层404在导电层417和氧化物绝缘层416之间堆叠。
保护性绝缘层403优选地与第一栅极绝缘层402a或者在保护性绝缘层403之下提供的充当基底的绝缘膜接触，并且阻止例如湿气、氢离子和OH-的杂质从衬底400的侧面进入。使用氮化硅膜作为第一栅极绝缘层402a或者充当与保护性绝缘层403接触的基底的绝缘膜是特别有效的。
布置在像素中的薄膜晶体管420是沟道蚀刻的薄膜晶体管，并且在具有绝缘表面的衬底400之上包括栅极电极层421；第一栅极绝缘层402a；第二栅极绝缘层402b；至少包括沟道形成区域423、高电阻漏极区域424a和高电阻漏极区域424b的氧化物半导体层422；源极电极层409a及漏极电极层409b。此外，还提供了覆盖薄膜晶体管420并且与氧化物半导体层422的上表面和侧面接触的氧化物绝缘层416。
应当指出，为了防止液晶中的劣化，在该实施方式的半导体装置中执行AC驱动。通过AC驱动，施加到像素电极层的信号电势的极性每个预定的周期就倒置成正的或者负的。在连接到像素电极层的TFT中，一对电极充当源极电极层和漏极电极层。在本说明书中，为了方便，像素中薄膜晶体管的一对电极中的一个称为源极电极层，而电极中的另一个称为漏极电极层；但是，在实践中，在AC驱动的情况下，所述电极中的一个另选地充当源极电极层和漏极电极层。此外，为了减少泄漏电流的量，可以使布置在像素中的薄膜晶体管420的栅极电极层421的宽度小于布置在驱动器电路中的薄膜晶体管410的栅极电极层411的宽度。另外，为了减少泄漏电流的量，布置在像素中的薄膜晶体管420的栅极电极层421可以设计成不与源极电极层409a或者漏极电极层409b重叠。
高电阻漏极区域424a是以自对准方式与源极电极层409a的底面接触形成的。高电阻漏极区域424b是以自对准方式与漏极电极层409b的底面接触形成的。沟道形成区域423与氧化物绝缘层416接触，具有小的厚度并且是具有比高电阻漏极区域424a和424b更高电阻的区域（i类型区域）。
在淀积用于形成氧化物半导体层412和422的氧化物半导体膜之后，执行用于减少例如湿气的杂质的热处理（用于脱水或者脱氢的热处理）。在用于脱水或者脱氢的热处理和缓慢冷却之后通过例如形成与所形成氧化物半导体层412和422接触的氧化物绝缘膜来减少氧化物半导体层412和422中的载流子浓度导致薄膜晶体管410和420的电特性和可靠性的改进。
氧化物半导体层412是在源极电极层415a和漏极电极层415b之下形成的并且与其部分重叠。此外，氧化物半导体层412与栅极电极层411重叠，其间插入了第一栅极绝缘层402a和第二栅极绝缘层402b。另外，氧化物半导体层422是在源极电极层409a和漏极电极层409b之下形成的并且与其部分重叠。此外，氧化物半导体层422与栅极电极层421重叠，其间插入了第一栅极绝缘层402a和第二栅极绝缘层402b。
透光的导电膜用于薄膜晶体管420的源极电极层409a和漏极电极层409b，从而实现了具有高孔径比的显示装置。
而且，透光的导电膜还用于薄膜晶体管420中的栅极电极层421。
在其中布置了薄膜晶体管420的像素中，透射可见光的导电膜用于像素电极层427或者不同的电极层（例如，电容器电极层）或者不同的布线层（例如，电容器布线层），这实现了具有高孔径比的显示装置。勿庸置疑，透射可见光的膜用于第一栅极绝缘层402a、第二栅极绝缘层402b和氧化物绝缘层416是优选的。
在本说明书中，透射可见光的导电膜指具有75%至100%可见光透射率的膜；当膜具有导电性时，它还称为透明导电膜。另外，对可见光半透明的导电膜也可以用于栅极电极层、源极电极层、漏极电极层、像素电极层或者不同的电极层或者不同的布线层。对可见光的半透明性意味着可见光透射率是50%至75%。
以下将参考图2A至2E和图3A至3C描述用于在同一衬底上制造薄膜晶体管410和420的处理。
首先，在具有绝缘表面的衬底400上形成透光导电膜。然后，通过第一光刻处理在导电膜上形成抗蚀剂掩膜并且利用所述抗蚀剂掩膜执行选择性的蚀刻，由此形成栅极电极层411和421。此外，还通过第一光刻处理由与用于栅极电极层411和421相同的材料在像素部分中形成电容器布线（也称为电容器布线层）。此外，当在驱动器电路以及像素部分中需要电容器时，也在驱动器电路中形成电容器布线。应当指出，抗蚀剂掩膜可以通过喷墨方法形成。当抗蚀剂掩膜通过喷墨方法形成时，不使用光掩膜，这导致降低了制造成本。
尽管对可以用作具有绝缘表面的衬底400的衬底没有特别的限制，但是衬底需要具有高到足以至少耐受得住随后执行的热处理的耐热性。作为具有绝缘表面的衬底400，可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底。
当随后执行的热处理的温度高时，具有大于或者等于730℃应变点的衬底优选地用作可用于衬底400的玻璃衬底。作为玻璃衬底，使用例如铝硅酸盐玻璃、铝硼硅酸盐玻璃或者钡硼硅酸盐玻璃的玻璃材料。应当指出，当其包含比硼酸更大量的氧化钡（BaO）时，可以获得具有高耐热性的更实用的玻璃。因此，优选地使用包含比B2O3更大量的BaO的玻璃衬底。
应当指出，由绝缘体形成的衬底，例如陶瓷衬底、石英衬底或者蓝宝石衬底，可以代替玻璃衬底用作衬底400。作为选择，结晶玻璃等可以用作衬底400。
充当基底的绝缘膜可以在衬底400与栅极电极层411和421之间提供。该基底具有防止杂质元素从衬底400扩散的功能，而且可以利用氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一个或者多个形成为具有单个膜或者堆叠膜。
作为用于栅极电极层411和421的材料，透射可见光的导电材料，例如以下任何一种金属氧化物，都可以使用：基于In-Sn-Zn-O的金属氧化物、基于In-Al-Zn-O的金属氧化物、基于Sn-Ga-Zn-O的金属氧化物、基于Al-Ga-Zn-O的金属氧化物、基于Sn-Al-Zn-O的金属氧化物、基于In-Zn-O的金属氧化物、基于Sn-Zn-O的金属氧化物、基于Al-Zn-O的金属氧化物、基于In-O的金属氧化物、基于Sn-O的金属氧化物和基于Zn-O的金属氧化物。栅极电极层411和421的厚度设置在50nm至300nm（包括50nm和300nm在内）的范围之内。用于栅极电极层411和421的金属氧化物是通过溅射方法、真空蒸发方法（例如，电子束蒸发方法）、电弧放电离子镀方法或者喷雾方法淀积的。当采用溅射方法时，利用包含2wt%至10wt%（包括2wt%和10wt%在内）的SiO2的靶执行淀积并且在透光导电膜中包含抑制结晶的SiOx（x>0）是优选的，其中形成透光导电膜，使得可以在随后步骤中用于脱水或者脱氢的热处理时候防止结晶。
然后，除去抗蚀剂掩膜，并且在栅极电极层411和421之上形成栅极绝缘层。
栅极绝缘层可以通过等离子CVD方法、溅射方法等利用氮化硅层、氧化硅层、氧氮化硅层和氮氧化硅层中的一个或者多个形成为具有单个层或者堆叠。例如，当形成氧氮化硅层时，它可以通过等离子CVD方法利用SiH4、氧和氮作为淀积气体形成。
在这种实施方式中，栅极绝缘层是具有50nm至200nm（包括50nm和200nm在内）的厚度的第一栅极绝缘层402a和具有50nm至300nm（包括50nm和300nm在内）的厚度的第二栅极绝缘层402b的堆叠。作为第一栅极绝缘层402a，使用100nm厚的氮化硅膜或者氮氧化硅膜。作为第二栅极绝缘层402b，使用100nm厚的氧化硅膜。
具有2nm至200nm（包括2nm和200nm在内）的厚度的氧化物半导体膜430是在第二栅极绝缘层402b之上形成的（见图2A）。氧化物半导体膜430优选地具有小于或者等于50nm的厚度，使得随后形成的氧化物半导体层即使在形成氧化物半导体膜430之后执行用于脱水或者脱氢的热处理时也处于非晶状态。氧化物半导体膜430的小厚度可以防止随后形成的氧化物半导体层在氧化物半导体膜形成之后执行热处理时结晶。
应当指出，在通过溅射方法形成氧化物半导体膜之前，附着到第二栅极绝缘层402b表面的灰尘优选地要通过反向溅射来除去，在反向溅射中通过引入氩气来生成等离子。反向溅射指一种方法，其中RF电源用于在氩气气氛中向衬底侧施加电压，使得围绕衬底生成等离子，来修改表面。应当指出，代替氩气氛，氮、氦、氧等也可以使用。
作为氧化物半导体膜430，使用基于In-Ga-Zn-O的非单晶膜、基于In-Sn-Zn-O的氧化物半导体膜、基于In-Al-Zn-O的氧化物半导体膜、基于Sn-Ga-Zn-O的氧化物半导体膜、基于Al-Ga-Zn-O的氧化物半导体膜、基于Sn-Al-Zn-O的氧化物半导体膜、基于In-Zn-O的氧化物半导体膜、基于Sn-Zn-O的氧化物半导体膜、基于Al-Zn-O的氧化物半导体膜、基于In-O的氧化物半导体膜、基于Sn-O的氧化物半导体膜或者基于Zn-O的氧化物半导体膜。在这种实施方式中，氧化物半导体膜430是利用基于In-Ga-Zn-O的氧化物半导体靶通过溅射方法形成的。另选地，氧化物半导体膜430可以通过溅射方法在稀有气体（一般是氩）气氛、氧气氛或者包括稀有气体（一般是氩）和氧的气氛中形成。当采用溅射方法时，利用包含2wt%至10wt%（包括2wt%和10wt%在内）的SiO2的靶执行氧化物半导体膜430的淀积并且在氧化物半导体膜430中包含抑制结晶的SiOx（x>0）是优选的，使得可以在随后步骤中在用于脱水或者脱氢的热处理时防止随后形成的氧化物半导体层结晶。
然后，通过第二光刻处理在氧化物半导体膜430之上形成抗蚀剂掩膜并且利用该抗蚀剂掩膜执行选择性的蚀刻，由此把氧化物半导体膜430处理成岛状的氧化物半导体层。此外，用于形成岛状氧化物半导体层的抗蚀剂掩膜可以通过喷墨方法来形成。当抗蚀剂掩膜通过喷墨方法形成的时候，不使用光掩膜，这导致降低了制造成本。
然后，除去抗蚀剂掩膜，并且氧化物半导体层要进行脱水或者脱氢。用于脱水或者脱氢的第一热处理的温度大于或者等于350℃并且小于衬底的应变点，优选地是大于或者等于400℃。在这里，在其上形成氧化物半导体层的衬底400被放到电炉（电炉是一种热处理设备）中，并且在氮气氛中对氧化物半导体层执行热处理，在不暴露到空气的情况下执行冷却，并且防止水或者氢再次混合到氧化物半导体层中；如此，获得氧化物半导体层431和432（见图2B）。在这种实施方式中，从氧化物半导体层进行脱水或者脱氢的加热温度T到低到足以阻止水再次进入的温度使用相同的炉子；具体而言，在氮气氛中执行缓慢的冷却，直到温度从加热温度T下降100℃或者更多。而且，没有限定到氮气氛，脱水和脱氢可以在稀有气体气氛（例如，氦、氖或者氩）中或者在减小的压力下执行。
应当指出，在第一热处理中，水、氢等不包含在氮或者例如氦、氖或氩的稀有气体中是优选的。作为选择，引入到热处理设备中的氮或者例如氦、氖或者氩的稀有气体的纯度优选地大于或者等于6N（99.9999%），更优选地是大于或者等于7N（99.99999%）（即，杂质浓度优选地小于或者等于1ppm，更优选地是小于或者等于0.1ppm）。
在有些情况下，依赖于第一热处理的条件或者氧化物半导体层的材料，氧化物半导体层结晶成微晶层或者多晶层。
此外，第一热处理还可以在氧化物半导体膜被处理成岛状氧化物半导体层之前对氧化物半导体膜执行。在这种情况下，在第一热处理之后把衬底从热处理设备中取出来，并且通过光刻处理形成抗蚀剂掩膜。然后利用该抗蚀剂掩膜执行选择性的蚀刻，由此处理氧化物半导体膜。
此外，在形成氧化物半导体膜之前，可以在惰性气体气氛（氮或者例如氦、氖或氩的稀有气体）、氧气氛中或者在减小的压力之下执行热处理（在大于或者等于400℃并且小于衬底的应变点），由此除去包含在栅极绝缘层中的例如氢和水的杂质。
然后，在氧化物半导体层431和432及第二栅极绝缘层402b之上形成氧化物导电膜，并且在该氧化物导电膜之上形成金属导电膜。在此之后，通过第三光刻处理形成抗蚀剂掩膜433a和433b，并且执行选择性的蚀刻，由此形成氧化物导电层406和407及导电层434和435（见图2C）。
作为氧化物导电膜的材料，可以采用透射可见光的导电材料，例如，基于In-Sn-Zn-O的金属氧化物、基于In-Al-Zn-O的金属氧化物、基于Sn-Ga-Zn-O的金属氧化物、基于Al-Ga-Zn-O的金属氧化物、基于Sn-Al-Zn-O的金属氧化物、基于In-Zn-O的金属氧化物、基于Sn-Zn-O的金属氧化物、基于Al-Zn-O的金属氧化物、基于In-O的金属氧化物、基于Sn-O的金属氧化物或基于Zn-O的金属氧化物。氧化物导电膜的厚度在50nm至300nm（包括50nm和300nm在内）的范围之内适当地选择。作为氧化物导电膜的淀积方法，使用溅射方法、真空蒸发方法（例如，电子束蒸发方法）、电弧放电离子镀方法或者喷雾方法。当采用溅射方法时，利用包含2wt%至10wt%（包括2wt%和10wt%在内）的SiO2的靶执行淀积并且在透光导电膜中包含抑制结晶的SiOx（x>0）是优选的，从而在随后步骤中在热处理时防止氧化物导电层406和407结晶。
用于金属导电膜的材料的例子是选自Al、Cr、Cu、Ta、Ti、Mo和W的元素；包含这些元素中任何一种作为成分的合金；及包含这些元素的组合的合金。
作为金属导电膜，优选地使用包括钛膜、钛膜上提供的铝膜和铝膜上提供的钛膜的三层堆叠膜或者包括钼膜、钼膜上提供的铝膜和铝膜上提供的钼膜的三层堆叠膜。勿庸置疑，单层膜、两层堆叠膜或者四层或更多层的堆叠膜也可以用作金属导电层。
用于形成氧化物导电层406和407及导电层434和435的抗蚀剂掩膜433a和433b可以通过喷墨方法来形成。当抗蚀剂掩膜433a和433b是通过喷墨方法形成的时候，不使用光掩膜，这导致制造成本降低。
接下来，除去抗蚀剂掩膜433a和433b，而且通过第四光刻处理形成抗蚀剂掩膜436a和436b。然后，执行选择性的蚀刻，由此形成低电阻漏极区域408a、低电阻漏极区域408b、源极电极层415a、漏极电极层415b、源极电极层409a、漏极电极层409b、导电层425a和导电层425b（见图2D）。应当指出，对于氧化物半导体层431和432，只有其一部分被蚀刻掉了，而且因此氧化物半导体层431和432每个都具有槽（下陷的部分）。用于在氧化物半导体层431和432中形成槽（下陷的部分）的抗蚀剂掩膜436a和436b可以通过喷墨方法形成。当抗蚀剂掩膜436a和436b是通过喷墨方法形成的时候，不使用光掩膜，这导致制造成本降低。
应当指出，在这种蚀刻处理中，蚀刻条件可以适当地设置成使得可以保持下面的层中的氧化物半导体层431和432。例如，蚀刻时间可以被控制。
此外，相对于其它材料，用于形成氧化物半导体层431和432的材料及用于形成氧化物导电层406和407的材料每种都优选地具有高蚀刻选择性比。例如，包含Sn的金属氧化物材料（例如，SnZnOx（x>0）、SnGaZnOx等）可以用作用于氧化物半导体层431和432的材料，而ITO等可以用作用于氧化物导电层406和407的材料。
然后，除去抗蚀剂掩膜436a和436b，并且通过第五光刻处理形成抗蚀剂掩膜438。然后，执行选择性的蚀刻，由此除去导电层425a和425b（见图2E）。
由于与源极电极层409a重叠的导电层425a和与漏极电极层409b重叠的导电层425b是通过第五光刻处理选择性地除去的，因此用于氧化物半导体层432、源极电极层409a和漏极电极层409b的材料及蚀刻条件被适当地调整，使得在蚀刻导电层425a和425b的时候它们不被除去。
充当保护性绝缘膜的氧化物绝缘层416是与氧化物半导体层431和432中的槽（下陷的部分）接触地形成的。
氧化物绝缘层416具有至少1nm的厚度而且，适当地，可以通过例如溅射方法的方法形成，通过该方法，例如水或者氢的杂质不混合到氧化物绝缘层416中。在这种实施方式中，300nm厚的氧化硅膜通过溅射方法形成为氧化物绝缘层416。膜形成时的衬底温度可以在室温至300℃（包括室温和300℃在内）的范围内，而且在这种实施方式中是100℃。氧化硅膜可以通过溅射方法在稀有气体（一般是氩）气氛、氧气氛或者包含稀有气体（一般是氩）和氧的气氛中淀积。而且，氧化硅靶或者硅靶可以用作靶。例如，氧化硅膜可以利用硅靶在包含氧和氮的气氛中通过溅射方法形成。与氧化物半导体层431和432的一部分接触地形成的氧化物绝缘层416是利用不包含例如湿气、氢离子和OH-的杂质的无机绝缘膜形成的，而且阻止这种杂质从外面进入，一般是氧化硅膜、氮氧化硅膜、氧化铝膜、氧氮化铝膜等。
接下来，在惰性气体气氛或者氧气气氛中执行第二热处理（优选地是200℃至400℃，包括200℃和400℃在内，例如250℃至350℃，包括250℃和350℃在内）。例如，第二热处理在250℃在氮气氛中执行一个小时。利用第二热处理，在氧化物半导体层431和432中的槽与氧化物绝缘层416接触的同时施加热量。
通过以上处理，氧化物半导体层431和432的电阻减小了，而且氧化物半导体层431和432的部分选择性地处于氧过量状态。因此，与栅极电极层411重叠的沟道形成区域413变成i类型，并且与栅极电极层421重叠的沟道形成区域423变成i类型。另外，高电阻漏极区域414a是以自对准的方式在氧化物半导体层431与源极电极层415a重叠的部分中形成的，高电阻漏极区域414b是以自对准的方式在氧化物半导体层431与漏极电极层415b重叠的部分中形成的，高电阻漏极区域424a是以自对准的方式在氧化物半导体层432与源极电极层409a重叠的部分中形成的，而高电阻漏极区域424b是以自对准的方式在氧化物半导体层432与漏极电极层409b重叠的部分中形成的（见图3A）。
应当指出，高电阻漏极区域414b（或者高电阻漏极区域414a）是在与漏极电极层415b（或者源极电极层415a）重叠的氧化物半导体层431中形成的，因此驱动器电路的可靠性可以提高。具体而言，利用高电阻漏极区域414b的形成，导电性可以在晶体管中从漏极电极层415b到高电阻漏极区域414b和沟道形成区域逐步变化。如此，当在漏极电极层415b连接到提供高电源电势VDD的布线的同时操作晶体管时，即使当高电场施加在栅极电极层411和漏极电极层415b之间时，高电阻漏极区域414b也充当缓冲并且高电场不局部施加，从而晶体管可以具有增加的耐受电压。
当高电阻漏极区域414b（或者高电阻漏极区域414a）在与漏极电极层415b（或者源极电极层415a）重叠的氧化物半导体层431中形成时，驱动器电路中晶体管中的泄漏电流的量可以减少。
应当指出，高电阻漏极区域424b（或者高电阻漏极区域424a）是在与漏极电极层409b（或者源极电极层409a）重叠的氧化物半导体层432中形成的，因此像素的可靠性可以提高。具体而言，利用高电阻漏极区域424b的形成，导电性可以在晶体管中从漏极电极层409b向高电阻漏极区域424b和沟道形成区域逐步变化。如此，当在漏极电极层409b连接到提供高电源电势VDD的布线的同时操作晶体管时，即使当高电场施加在栅极电极层421和漏极电极层409b之间时，高电阻漏极区域424b也充当缓冲并且高电场不局部施加，使得晶体管可以具有增加的耐受电压。
当高电阻漏极区域424b（或者高电阻漏极区域424a）在与漏极电极层409b（或者源极电极层409a）重叠的氧化物半导体层432中形成时，像素中晶体管中的泄漏电流的量可以减少。
接下来，保护性绝缘层403在氧化物绝缘层416之上形成。在这种实施方式中，保护性绝缘层403是通过由RF溅射方法形成氮化硅来形成的。由于RF溅射方法具有高生产率，因此它优选地用作保护性绝缘层403的淀积方法。例如，不包含湿气、氢离子和OH-并且阻止这种杂质从外面进入的无机绝缘膜用于形成保护性绝缘层403。例如，保护性绝缘层403可以利用氮化硅膜、氮化铝膜、氮氧化硅膜、氧氮化铝膜等形成。勿庸置疑，保护性绝缘层403是透光的绝缘膜。
保护性绝缘层403优选地与第一栅极绝缘层402a或者在保护性绝缘层403之下提供的充当基底的绝缘膜接触，并且阻止例如湿气、氢离子和OH-的杂质从衬底侧面附近进入。使用氮化硅膜作为第一栅极绝缘层402a或者充当基底的绝缘膜是特别有效的，其中第一栅极绝缘层402a或者充当基底的绝缘膜与保护性绝缘层403接触。换句话说，提供氮化硅膜来围绕氧化物半导体层412和422中每一个的底面、顶表面和侧面可以增加显示装置的可靠性。
接下来，平面化绝缘层404在保护性绝缘层403之上形成。平面化绝缘层404可以由具有耐热性的有机材料形成，例如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或者环氧树脂。除了这些有机材料，还可以对平面化绝缘层404使用低介电常数材料（低-k材料）、基于硅氧烷的树脂、PSG（磷硅酸盐玻璃）、BPSG（硼磷硅酸盐玻璃）等。应当指出，平面化绝缘层404可以通过堆叠由这些材料形成的多个绝缘膜来形成。
应当指出，基于硅氧烷的树脂对应于利用基于硅氧烷的材料作为原材料形成的、包括Si-O-Si键的树脂。基于硅氧烷的树脂可以包括有机基（例如，烷基或者芳基）或者氟基作为代替。而且，有机基可以包括氟基。
对于形成平面化绝缘层404的方法没有特别的限制。依赖于材料，平面化绝缘层404可以通过例如溅射方法、SOG方法、旋涂方法、浸渍方法、喷涂方法或液滴放电方法（例如，喷墨方法、丝网印刷或者胶印）的方法或者例如刮刀、辊涂机、帘式淋涂机或者刮刀式涂胶机的工具形成。
然后，执行第六光刻处理，使得形成抗蚀剂掩膜，而且到达漏极电极层409b的接触孔441是通过平面化绝缘层404、保护性绝缘层403和氧化物绝缘层416的蚀刻形成的（见图3B）。而且，到达栅极电极层411和421的接触孔也是利用该蚀刻形成的。作为选择，用于形成到达漏极电极层409b的接触孔441的抗蚀剂掩膜可以通过喷墨方法形成。当抗蚀剂掩膜由喷墨方法形成的时候，不使用光掩膜，这导致制造成本降低。
接下来，除去抗蚀剂掩膜，然后形成透光导电膜。透光导电膜可以由氧化铟（In2O3）膜、氧化铟和氧化锡的合金（In2O3-SnO2，简写为ITO）膜等通过溅射方法、真空蒸发方法等形成。作为选择，作为透光导电膜，可以使用含氮的基于Al-Zn-O的非单晶膜（即，基于Al-Zn-O-N的非单晶膜）、含氮的基于Zn-O的非单晶膜或者含氮的基于Sn-Zn-O的非单晶膜。应当指出，基于Al-Zn-O-N的非单晶膜中锌的百分比（at.%）小于或者等于47at.%并且高于非单晶膜中铝的百分比；基于Al-Zn-O-N的非单晶膜中铝的百分比（at.%）高于基于Al-Zn-O-N的非单晶膜中氮的百分比。这种材料的膜是利用基于盐酸的溶液来蚀刻的。但是，由于容易产生残渣，尤其是在蚀刻ITO膜的时候，因此可以使用氧化铟和氧化锌的合金（In2O3-ZnO）来改进蚀刻的加工性。
应当指出，透光导电膜中的成分百分比的单位是原子百分比（at.%），并且透光导电膜中的成分的百分比是通过利用电子探针X射线微量分析器（EPMA）的分析来评估的。
接下来，执行第七光刻处理，使得形成抗蚀剂掩膜，并且透光导电膜的不需要的部分通过蚀刻被除去，并且除去抗蚀剂掩膜，从而形成像素电极层427和导电层417（见图3C）。
通过上述处理，薄膜晶体管410和薄膜晶体管420可以在相同的衬底之上利用七个掩膜在驱动器电路和像素部分中分别单独形成。驱动器电路中的薄膜晶体管410是沟道蚀刻的薄膜晶体管，包括氧化物半导体层412，该氧化物半导体层412具有高电阻漏极区域414a、高电阻漏极区域414b和沟道形成区域413。同时，像素中的薄膜晶体管420是沟道蚀刻的薄膜晶体管，包括氧化物半导体层422，该氧化物半导体层422具有高电阻漏极区域424a、高电阻漏极区域424b和沟道形成区域423。在薄膜晶体管410和420中，即使当施加高电场时，高电阻漏极区域414a、414b、424a和424b也每个都充当缓冲，由此高电场不被局部施加，而且提高了晶体管的耐受电压。
由电容器布线和电容器电极（也称为电容器电极层）组成的存储电容器也可以在形成薄膜晶体管410和420的衬底之上形成，其中该存储电容器具有作为电介质的第一和第二栅极绝缘层402a和402b。薄膜晶体管420和所述存储电容器布置在矩阵中，以便对应到单个的像素，从而形成像素部分，而包括薄膜晶体管410的驱动器电路围绕像素部分布置，由此可以获得用于制造有源矩阵显示装置的一个衬底。在本说明书中，为了方便，这种衬底称为有源矩阵衬底。
像素电极层427通过在平面化绝缘层404、保护性绝缘层403和氧化物绝缘层416中形成的接触孔电连接到电容器电极层。应当指出，电容器电极层可以由与源极电极层409a和漏极电极层409b相同的材料并在相同的步骤中形成。
提供了导电层417，从而与氧化物半导体层412中的沟道形成区域413重叠，由此在用于检查薄膜晶体管可靠性的偏置温度应力试验（称为BT试验）前后薄膜晶体管410阈值电压的变化量可以减少。导电层417的电势可以与栅极电极层411的电势相同或者不同。导电层417还可以充当栅极电极层。此外，导电层417的电势可以置于GND状态或者0V状态，或者导电层417可以置于浮置状态。
应当指出，用于形成像素电极层427和导电层417的抗蚀剂掩膜可以通过喷墨方法形成。当抗蚀剂掩膜通过喷墨方法形成的时候，不使用光掩膜，这导致制造成本降低。
（实施方式2）
在这种实施方式中，将参考图4A至4C描述其中第一热处理与实施方式1中不同的例子。由于除部分步骤之外图4A至4C与图2A至2E和图3A至3C都相同，因此相同的标号用于相同的部分并且对相同部分的具体描述不再重复。
图4A至4C是示出用于制造两个薄膜晶体管的处理的横截面视图。
首先，根据实施方式1，在具有绝缘表面的衬底400之上形成栅极电极层411和421。
接下来，在栅极电极层411和421之上，堆叠第一栅极绝缘层402a和第二栅极绝缘层402b，作为栅极绝缘层。
然后，在第二栅极绝缘层402b之上形成具有2nm至200nm（包括2nm和200nm在内）厚度的氧化物半导体膜430（见图4A）。应当指出，到这个时候为止的步骤都与实施方式1中的那些相同，而且图4A对应于图2A。
接下来，在惰性气体气氛中或者在减小的压力之下对氧化物半导体膜进行脱水或者脱氢。用于脱水或者脱氢的第一热处理的温度设置成大于或者等于350℃并且小于衬底的应变点，优选地是大于或者等于400℃。在这种实施方式中，在其上形成氧化物半导体膜430的衬底400被放到电炉中，并且在氮气氛中对氧化物半导体膜430进行热处理，其中电炉是一种热处理设备中。在此之后，在不暴露到空气的情况下执行冷却，防止水或者氢再次混合到氧化物半导体膜430中，由此使氧化物半导体膜430处于缺氧状态，并且电阻减小了，即，使氧化物半导体膜430成为n类型（例如，n-类型）。然后，氧气、高纯度的N2O气体或者超干空气（具有小于或者等于-40℃的露点，优选地小于或者等于-60℃的露点）被引入到同一个炉子中并执行冷却。氧气或者N2O气体不包含水、氢等是优选的。此外，引入到热处理设备中的氧气或者N2O气体的纯度优选地大于或者等于6N（99.9999%），更优选地是大于或者等于7N（99.99999%）（即，氧气或者N2O气体中的杂质浓度优选地小于或者等于1ppm，更优选地是小于或者等于0.1ppm）。
此外，在用于脱水或者脱氢的第一热处理之后，可以在氧气气氛、N2O气体气氛或者超干空气（具有小于或者等于-40℃的露点，优选地小于或者等于-60℃的露点）气氛中在200℃至400℃（包括200℃和400℃在内）优选地是200℃至300℃（包括200℃和300℃在内）执行热处理。
通过以上处理，使整个氧化物半导体膜430处于氧过量状态，从而具有更高电阻，即，成为i类型。氧化物半导体膜444就是以这种方式形成的（见图4B）。因此，随后形成的薄膜晶体管的可靠性可以提高。
在这种实施方式中，示出了其中在氧化物半导体膜430形成之后执行脱水或者脱氢的例子，但这种实施方式不限于此。第一热处理可以对已经象实施方式1中那样从氧化物半导体膜处理得到的岛状的氧化物半导体层执行。
氧化物半导体膜430在惰性气体气氛中或者在减小的压力之下脱水或者脱氢，然后在惰性气体气氛中冷却。在此之后，通过光刻处理形成抗蚀剂掩膜。利用该抗蚀剂掩膜对氧化物半导体膜444执行选择性蚀刻，由此形成岛状的半导体层。然后，在氧气气氛、N2O气体气氛或者超干空气（具有小于或者等于-40℃的露点，优选地小于或者等于-60℃的露点）气氛中在200℃至400℃（包括200℃和400℃在内），优选地是200℃至300℃（包括200℃和300℃在内）执行热处理。
此外，在形成氧化物半导体膜430之前，可以在惰性气体气氛（氮或者例如氦、氖或氩的稀有气体）、氧气氛、超干空气（具有小于或者等于-40℃的露点，优选地小于或者等于-60℃的露点）气氛中或者在减小的压力之下执行热处理（在大于或者等于400℃并且小于衬底的应变点），由此除去栅极绝缘层中所包含的例如氢和水的杂质。
接下来，通过第二光刻处理在氧化物半导体膜444之上形成抗蚀剂掩膜，并且利用该抗蚀剂掩膜对氧化物半导体膜444执行选择性的蚀刻，由此形成岛状的氧化物半导体层443和445。
然后，除去抗蚀剂掩膜。另外，就象在实施方式1的图2C、2D和2E中及图3A、3B和3C中一样，在外围驱动器电路部分中，氧化物半导体层仅仅部分地被蚀刻掉，而且因此氧化物半导体层443具有槽（下陷的部分）。然后，形成与氧化物半导体层443接触的低电阻漏极区域408a和408b、作为金属导电层并且分别与低电阻漏极区域408a和408b接触的源极电极层415a和漏极电极层415b及与氧化物半导体层443一部分接触的氧化物绝缘层416。用于驱动器电路的薄膜晶体管449就是以这种方式形成的。同时，在像素部分中，氧化物半导体层仅仅部分地被蚀刻掉，而且因此氧化物半导体层445具有槽（下陷的部分）。然后，形成作为透光导电层并且与氧化物半导体层445接触的源极电极层409a和漏极电极层409b及与氧化物半导体层445一部分接触的氧化物绝缘层416。用于像素的薄膜晶体管451就是以这种方式形成的。
接下来，在惰性气体气氛或者氧气气氛中执行第二热处理（优选地是在200℃至400℃，包括200℃和400℃在内，例如250℃至350℃，包括250℃和350℃在内）。例如，第二热处理在氮气氛中在250℃执行一个小时。
接下来，堆叠保护性绝缘层403和平面化绝缘层404，从而覆盖薄膜晶体管449和451并且与氧化物绝缘层416接触。另外，在保护性绝缘层403和平面化绝缘层404中形成接触孔，以便到达漏极电极层409b。另外，形成透光导电膜并有选择地蚀刻，由此形成电连接到薄膜晶体管451的导电层417和像素电极层427。
通过上述处理，薄膜晶体管449和薄膜晶体管451可以利用七个掩膜在相同的衬底上分别在驱动器电路和像素部分中单独形成，其中在薄膜晶体管449和薄膜晶体管451每一个当中，整个氧化物半导体层都是i类型的。用于驱动器电路的薄膜晶体管449是沟道蚀刻的薄膜晶体管，包括整个是i类型的氧化物半导体层443，而用于像素的薄膜晶体管451是沟道蚀刻的薄膜晶体管，包括整个是i类型的氧化物半导体层445。
此外，由电容器布线层和电容器电极组成的存储电容器也可以在形成薄膜晶体管449和451的衬底之上形成，其中薄膜晶体管451具有作为电介质的第一栅极绝缘层452a和第二栅极绝缘层452b。薄膜晶体管451和所述存储电容器布置在矩阵中，以便对应到单个的像素，从而形成像素部分，而包括薄膜晶体管449的驱动器电路围绕像素部分布置，由此可以获得用于制造有源矩阵显示装置的一个衬底。
提供了导电层417，以便与氧化物半导体层443中的沟道形成区域重叠，由此在BT试验前后薄膜晶体管449的阈值电压的变化量可以减少。导电层417的电势可以与栅极电极层411的电势相同或者不同。导电层417还可以充当栅极电极层。此外，导电层417的电势可以置于GND状态或者0V状态，或者导电层417可以置于浮置状态。
（实施方式3）
将参考图5A至5D描述与实施方式1中不同的用于制造半导体装置的方法。与实施方式1中的那些相同或者具有类似功能的部分象实施方式1中那样形成，而且与实施方式1中那些相同或者类似的步骤可以象实施方式1中那样执行；因此，将不重复对其的描述。
图5A至5D是示出用于制造两个薄膜晶体管的处理的横截面视图。
首先，就象在实施方式1的图2A中那样，在具有绝缘表面的衬底400上，形成栅极电极层411和栅极电极层421。然后，在栅极电极层411和421之上，形成作为栅极绝缘层的第一栅极绝缘层402a和第二栅极绝缘层402b，并且在第二栅极绝缘层402b之上形成氧化物半导体膜430（见图5A）。
然后，通过第二光刻处理在氧化物半导体膜之上形成抗蚀剂掩膜。利用该抗蚀剂掩膜对氧化物半导体膜执行选择性的蚀刻，由此形成岛状的半导体层。
然后，象实施方式1的图2B中那样除去抗蚀剂掩膜并且执行第一热处理，由此使氧化物半导体膜被脱水或者脱氢。用于脱水或者脱氢的第一热处理的温度大于或者等于350℃并且小于衬底的应变点，优选地是大于或者等于400℃。在这里，在其上形成氧化物半导体层的衬底被放到电炉中并且在氮气氛中对氧化物半导体层执行热处理，其中电炉是一种热处理设备，然后在不暴露到空气中的情况下执行冷却，并且防止水或者氢再次混合到氧化物半导体层中；如此，获得氧化物半导体层431和432（见图5B）。
然后，在氧化物半导体层431和432与第二栅极绝缘层402b之上形成氧化物导电膜，并且在该氧化物导电膜之上形成金属导电膜。在此之后，通过第三光刻处理形成抗蚀剂掩膜445a和445b，并且利用抗蚀剂掩膜445a和445b执行选择性的蚀刻，由此形成低电阻漏极区域408a、低电阻漏极区域408b、源极电极层409a、漏极电极层409b、源极电极层415a、漏极电极层415b、导电层425a和导电层425b（见图5C）。类似于实施方式1中那些的材料可以用于氧化物导电膜和金属导电膜。应当指出，对于氧化物半导体层，只有其部分通过蚀刻被蚀刻掉了，由此氧化物半导体层431和432每个都具有槽（下陷的部分）。
应当指出，在这个蚀刻处理中，蚀刻条件可以适当地设置，使得在下面的层中的氧化物半导体层431和432可以保持。例如，蚀刻时间可以被控制。
此外，用于形成氧化物半导体层431和432的材料及用于形成低电阻漏极区域408a和408b、源极电极层409a和漏极电极层409b的材料每个都优选地相对于其它材料具有高蚀刻选择性比。例如，包含Sn的金属氧化物材料（例如，SnZnOx（x>0）、SnGaZnOx等）可以用于氧化物半导体层431和432的材料，而ITO等可以用于低电阻漏极区域408a和408b、源极电极层409a和漏极电极层409b的材料。
然后，除去抗蚀剂掩膜445a和445b，并且通过第四光刻处理形成抗蚀剂掩膜438。然后，利用抗蚀剂掩膜438执行选择性的蚀刻，由此除去导电层425a和425b（见图5D）。
由于与源极电极层409a和漏极电极层409b重叠的导电层是通过第四光刻处理选择性地除去的，因此用于氧化物半导体层432、源极电极层409a和漏极电极层409b的材料及蚀刻条件被适当地调节，使得在蚀刻导电层的时候它们不会被除去。
氧化物半导体层431和432优选地具有小于或者等于50nm的厚度，从而保持在非晶状态。尤其是在沟道蚀刻的薄膜晶体管中，氧化物半导体层被进一步蚀刻，而且，薄区域，即沟道形成区域的厚度小于或者等于30nm，而且完成之后的薄膜晶体管中薄区域的厚度设置成5nm至20nm，包括5nm和20nm在内。
此外，完成之后的薄膜晶体管的沟道宽度优选地是0.5μm至10μm，包括0.5μm和10μm在内。
接下来，如在实施方式1的图3A中那样，形成充当保护性绝缘膜的氧化物绝缘层416，该氧化物绝缘层416与氧化物半导体层431和432的槽（下陷的部分）接触，并执行第二热处理。以这种方式，与栅极电极层411重叠的沟道形成区域413变成i类型的，并且与栅极电极层421重叠的沟道形成区域423也变成i类型的。而且，以自对准方式形成与源极电极层415a重叠的高电阻漏极区域414a和与漏极电极层415b重叠的高电阻漏极区域414b，并且以自对准方式形成与源极电极层409a重叠的高电阻漏极区域424a和与漏极电极层409b重叠的高电阻漏极区域424b。
然后，如在实施方式1的图3B中那样，在氧化物绝缘层416之上形成保护性绝缘层403，并且在保护性绝缘层403之上形成平面化绝缘层404。通过第五光刻处理形成抗蚀剂掩膜，并且利用该抗蚀剂掩膜对平面化绝缘层404、保护性绝缘层403和氧化物绝缘层416执行蚀刻，由此形成接触孔441，以便到达漏极电极层409b。
接下来，如在实施方式1的图3C中那样，在除去抗蚀剂掩膜之后，形成透光导电膜。接下来，执行第六光刻处理，从而形成抗蚀剂掩膜，并且该透光导电膜的不需要的部分通过利用抗蚀剂掩膜蚀刻除去了，以便形成像素电极层427和导电层417。
通过上述步骤，薄膜晶体管410和薄膜晶体管420可以利用六个掩膜在一个衬底之上分别在驱动器电路和像素部分中单独形成。掩膜的数量可以比实施方式1的制造处理中的小。用于驱动器电路的薄膜晶体管410是沟道蚀刻的薄膜晶体管，包括具有高电阻漏极区域414a、高电阻漏极区域414b和沟道形成区域413的氧化物半导体层412。同时，用于像素的薄膜晶体管420是沟道蚀刻的薄膜晶体管，包括具有高电阻漏极区域424a、高电阻漏极区域424b和沟道形成区域423的氧化物半导体层422。在薄膜晶体管410和420中，即使当施加高电场时，高电阻漏极区域414a、414b、424a和424b也充当缓冲，并且高电场不被局部施加，从而晶体管的耐受电压可以提高。
（实施方式4）
与实施方式1不同的半导体装置和用于制造该半导体装置的方法将参考图6A1至6C、图38A至38E及图39A至39C来描述。图6B和6C示出了两个薄膜晶体管的横截面结构的例子，其中这两个薄膜晶体管的结构彼此不相同而且是在一个衬底之上形成的。图6A1至6C中示出的薄膜晶体管460和薄膜晶体管470每个都是一种沟道蚀刻的底栅晶体管。
图6A1是布置在驱动器电路中的沟道蚀刻薄膜晶体管460的平面图，而图6A2是布置在像素中的沟道蚀刻薄膜晶体管470的平面图，图6B是示出沿图6A1中线G1-G2的横截面结构和沿图6A2中线H1-H2的横截面结构的横截面视图，而图6C是示出沿图6A1中线G3-G4的横截面结构和沿图6A2中线H3-H4的横截面结构的横截面视图。
布置在驱动器电路中的薄膜晶体管460是沟道蚀刻薄膜晶体管，而且在具有绝缘表面的衬底450之上包括栅极电极层461；第一栅极绝缘层452a；第二栅极绝缘层452b；至少包括沟道形成区域463、高电阻漏极区域464a和高电阻漏极区域464b的氧化物半导体层462；低电阻漏极区域446a、低电阻漏极区域446b、源极电极层465a；及漏极电极层465b。而且，还提供了覆盖薄膜晶体管460并且与沟道形成区域463接触的氧化物绝缘层466。
高电阻漏极区域464a是以自对准方式与低电阻漏极区域446a的底面接触地形成的。高电阻漏极区域464b是以自对准方式与低电阻漏极区域446b的底面接触地形成的。沟道形成区域463与氧化物绝缘层466接触、具有小的厚度并且是具有比高电阻漏极区域464a和高电阻漏极区域464b更高电阻的区域（i类型区域）。
此外，因为提供了低电阻漏极区域446a和446b，所以在发热方面薄膜晶体管460可以比具有肖特基结的薄膜晶体管更稳定地工作。通过有意提供具有比上述氧化物半导体层更高载流子浓度的低电阻漏极区域，获得了欧姆接触。
为了减小薄膜晶体管460中布线的电阻，金属材料优选地用于源极电极层465a和漏极电极层465b。
在这种实施方式的半导体装置中，当像素部分和驱动器电路在一个衬底之上形成时，正电压或者负电压施加在逻辑门中所包括的薄膜晶体管和模拟电路中所包括的薄膜晶体管的源极电极和漏极电极之间，其中的逻辑门例如反相电路、NAND电路、NOR电路或者锁存电路，而模拟电路例如感测放大器、恒定电压生成电路或者VCO。因此，需要高耐受电压的高电阻漏极区域464b的宽度可以设计成大于高电阻漏极区域464a的宽度。而且，高电阻漏极区域464a和高电阻漏极区域464b中的每一个与栅极电极层461重叠的区域宽度也可以增加。
布置在驱动器电路中的薄膜晶体管460是利用单栅薄膜晶体管来描述的；当需要时，包括多个沟道形成区域的多栅薄膜晶体管也可以形成。
此外，导电层467是在沟道形成区域463之上提供的，从而与沟道形成区域463重叠。该导电层467电连接到栅极电极层461，使得导电层467和栅极电极层461具有相同的电势，由此栅极电压可以从设置在栅极电极层461和导电层467之间的氧化物半导体层462上面和下面施加。作为选择，当使栅极电极层461和导电层467具有不同的电势时，例如，其中一个具有固定电势，GND电势或者0V，则TFT的电特性，例如阈值电压，可以被控制。换句话说，栅极电极层461和导电层467中的一个充当第一栅极电极层，而栅极电极层461和导电层467中的另一个充当第二栅极电极层，由此薄膜晶体管460可以用作具有四个端子的薄膜晶体管。
另外，保护性绝缘层453和平面化绝缘层454在导电层467和氧化物绝缘层466之间堆叠。
保护性绝缘层453优选地与第一栅极绝缘层452a或者充当在保护性绝缘层453之下提供的基底的绝缘膜接触，并且阻止例如湿气、氢离子和OH-的杂质从衬底450的侧面进入。使用氮化硅膜作为第一栅极绝缘层452a或者充当与保护性绝缘层453接触的基底的绝缘膜是特别有效的。
布置在像素中的薄膜晶体管470是沟道蚀刻的薄膜晶体管并且在具有绝缘表面的衬底450之上包括栅极电极层471；第一栅极绝缘层452a；第二栅极绝缘层452b；至少包括沟道形成区域473、高电阻漏极区域474a和第二高电阻漏极区域474b的氧化物半导体层472；源极电极层447a及漏极电极层447b。此外，还提供了覆盖薄膜晶体管470并且与氧化物半导体层472的上表面和侧面接触的氧化物绝缘层466。
应当指出，为了防止液晶的劣化，在这种实施方式的半导体装置中执行AC驱动。通过AC驱动，施加到像素电极层的信号电势的极性每个预定的周期就倒置成正的或者负的。在连接到像素电极层的TFT中，一对电极充当源极电极层和漏极电极层。在本说明书中，为了方便，像素中的薄膜晶体管的一对电极中的一个称为源极电极层，而电极中的另一个称为漏极电极层；但是，在实践中，在AC驱动的情况下，所述电极中的一个另选地充当源极电极层和漏极电极层。此外，为了减少泄漏电流的量，可以使布置在像素中的薄膜晶体管470的栅极电极层的宽度小于布置在驱动器电路中的薄膜晶体管460的栅极电极层的宽度。作为选择，为了减少泄漏电流的量，布置在像素中的薄膜晶体管470的栅极电极层471可以设计成不与源极电极层447a或者漏极电极层447b重叠。
高电阻漏极区域474a是以自对准方式与源极电极层447a的底面接触地形成的。高电阻漏极区域474b是以自对准方式与漏极电极层447b的底面接触地形成的。沟道形成区域473与氧化物绝缘层466接触，具有小的厚度并且是具有比高电阻漏极区域474a和474b高的电阻的区域（i类型区域）。
在淀积用于形成氧化物半导体层462和472的氧化物半导体膜之后，执行用于减少例如湿气的杂质的热处理（用于脱水或者脱氢的热处理）。在用于脱水或者脱氢的热处理和缓慢冷却之后通过例如形成与所形成氧化物半导体层接触的氧化物绝缘膜来减少氧化物半导体层462和472中的载流子浓度导致薄膜晶体管460和470的电特性和可靠性的改进。
氧化物半导体层462是在源极电极层465a和漏极电极层465b之下形成的并且与其部分重叠。此外，氧化物半导体层462与栅极电极层461重叠，其间插入了第一栅极绝缘层452a和第二栅极绝缘层452b。另外，氧化物半导体层472是在源极电极层447a和漏极电极层447b之下形成的并且与其部分重叠。此外，氧化物半导体层472与栅极电极层471重叠，其间插入了第一栅极绝缘层452a和第二栅极绝缘层452b。
透光导电膜用于薄膜晶体管470的源极电极层447a和漏极电极层447b，从而实现了具有高孔径比的显示装置。
而且，透光导电膜还用于薄膜晶体管470中的栅极电极层471。
在其中布置了薄膜晶体管470的像素中，透射可见光的导电膜用于像素电极层477或者不同的电极层（例如，电容器电极层）或者不同的布线层（例如，电容器布线层），这实现了具有高孔径比的显示装置。勿庸置疑，透射可见光的膜用于第一栅极绝缘层452a、第二栅极绝缘层452b和氧化物绝缘层466是优选的。
以下将参考图38A至38E和图39A至39C描述用于在同一衬底之上制造薄膜晶体管460和470的处理。
首先，在具有绝缘表面的衬底450之上形成透光导电膜。然后，通过第一光刻处理在导电膜上形成抗蚀剂掩膜并且利用所述抗蚀剂掩膜执行选择性的蚀刻，由此形成栅极电极层461和471。而且，通过第一光刻处理由与用于栅极电极层461和471相同的材料在像素部分中形成电容器布线。此外，当除像素部分之外在驱动器电路中也需要电容器时，也在驱动器电路中形成电容器布线。应当指出，抗蚀剂掩膜也可以通过喷墨方法形成。当抗蚀剂掩膜通过喷墨方法形成时，不使用光掩膜，这导致制造成本降低。
尽管对可以用于具有绝缘表面的衬底450的衬底没有特别的限制，但是衬底需要具有高到足以至少耐受得住随后执行的热处理的耐热性。作为具有绝缘表面的衬底450，可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底。
当随后执行的热处理的温度高时，具有大于或者等于730℃的应变点的衬底优选地用作可用于衬底450的玻璃衬底。作为玻璃衬底，使用例如铝硅酸盐玻璃、铝硼硅酸盐玻璃或者钡硼硅酸盐玻璃的玻璃材料。应当指出，当其包含比硼酸更大量的氧化钡（BaO）时，可以获得具有高耐热性的更实用的玻璃。因此，优选地使用包含比B2O3更大量BaO的玻璃衬底。
应当指出，由绝缘体形成的衬底，例如陶瓷衬底、石英衬底或者蓝宝石衬底，可以代替玻璃衬底用作衬底450。作为选择，结晶玻璃等可以用作衬底450。
充当基底的绝缘膜可以在衬底450与栅极电极层461和471之间提供。该基底具有防止杂质元素从衬底450扩散的功能，而且可以利用氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅中的一个或者多个形成为具有单个膜或者堆叠膜。
作为用于栅极电极层461和471的材料，透射可见光的导电材料，例如以下任何金属氧化物，都可以使用：基于In-Sn-Zn-O的金属氧化物、基于In-Al-Zn-O的金属氧化物、基于Sn-Ga-Zn-O的金属氧化物、基于Al-Ga-Zn-O的金属氧化物、基于Sn-Al-Zn-O的金属氧化物、基于In-Zn-O的金属氧化物、基于Sn-Zn-O的金属氧化物、基于Al-Zn-O的金属氧化物、基于In-O的金属氧化物、基于Sn-O的金属氧化物和基于Zn-O的金属氧化物。栅极电极层461和471的厚度设置在50nm至300nm的范围之内，包括50nm和300nm在内。用于栅极电极层461和471的金属氧化物是通过溅射方法、真空蒸发方法（例如，电子束蒸发方法）、电弧放电离子镀方法或者喷雾方法淀积的。当采用溅射方法时，利用包含2wt%至10wt%（包括2wt%和10wt%在内）的SiO2的靶执行淀积并且在透光导电膜中包含抑制结晶的SiOx（x>0）是优选的，其中形成透光导电膜，使得可以在随后步骤中在用于脱水或者脱氢的热处理时防止结晶。
然后，除去抗蚀剂掩膜，而且在栅极电极层461和471之上形成栅极绝缘层。
栅极绝缘层可以通过等离子CVD方法、溅射方法等利用氧化硅层、氮化硅层、氧氮化硅层和氮氧化硅层中的一个或者多个形成为具有单个层或者堆叠。例如，当形成氧氮化硅层时，它可以通过等离子CVD方法利用SiH4、氧和氮作为淀积气体形成。
在这种实施方式中，栅极绝缘层是具有50nm至200nm厚度（包括50nm和200nm在内）的第一栅极绝缘层452a和具有50nm至300nm厚度（包括50nm和300nm在内）的第二栅极绝缘层452b的堆叠。作为第一栅极绝缘层452a，使用100nm厚的氮化硅膜或者氮氧化硅膜。作为第二栅极绝缘层452b，使用100nm厚的氧化硅膜。
具有2nm至200nm厚度（包括2nm和200nm在内）的氧化物半导体膜480是在第二栅极绝缘层452b之上形成的（见图38A）。氧化物半导体膜480优选地具有小于或者等于50nm的厚度，使得随后形成的氧化物半导体层即使在形成氧化物半导体膜480之后执行用于脱水或者脱氢的热处理时也处于非晶状态。氧化物半导体膜480的小厚度可以防止随后形成的氧化物半导体层在氧化物半导体膜480形成之后执行热处理时结晶。
应当指出，在通过溅射方法形成氧化物半导体膜480之前，附着到第二栅极绝缘层452b的表面的灰尘优选地通过反向溅射来除去，其中通过引入氩气来生成等离子。
作为氧化物半导体膜480，使用基于In-Ga-Zn-O的非单晶膜、基于In-Sn-Zn-O的氧化物半导体膜、基于In-Al-Zn-O的氧化物半导体膜、基于Sn-Ga-Zn-O的氧化物半导体膜、基于Al-Ga-Zn-O的氧化物半导体膜、基于Sn-Al-Zn-O的氧化物半导体膜、基于In-Zn-O的氧化物半导体膜、基于Sn-Zn-O的氧化物半导体膜、基于Al-Zn-O的氧化物半导体膜、基于In-O的氧化物半导体膜、基于Sn-O的氧化物半导体膜或者基于Zn-O的氧化物半导体膜。在这种实施方式中，氧化物半导体膜480是利用基于In-Ga-Zn-O的氧化物半导体靶通过溅射方法形成的。作为选择，氧化物半导体膜480可以通过溅射方法在稀有气体（一般是氩）气氛、氧气氛或者包含稀有气体（一般是氩）和氧的气氛中形成。当采用溅射方法时，利用包含2wt%至10wt%的（包括2wt%和10wt%在内）SiO2的靶执行氧化物半导体膜480的淀积并且在氧化物半导体膜480中包含抑制结晶的SiOx（x>0）是优选的，从而在随后步骤中在用于脱水或者脱氢的热处理时防止随后形成的氧化物半导体层结晶。
然后，氧化物半导体膜480进行脱水或者脱氢。用于脱水或者脱氢的第一热处理的温度大于或者等于350℃而且小于衬底的应变点，优选地是大于或者等于400℃。在这里，在其上形成氧化物半导体膜480的衬底450被放到电炉中并且在氮气氛中对氧化物半导体膜480执行热处理，其中电炉是一种热处理设备，然后，在不暴露到空气的情况下执行冷却，并且防止水或者氢再次混合到氧化物半导体膜480中；如此，获得氧化物半导体膜481（见图38B）。在这种实施方式中，从氧化物半导体膜480进行脱水或者脱氢的加热温度T到低到足以阻止水再次进入的温度使用相同的炉子；具体而言，在氮气氛中执行缓慢的冷却，直到温度从加热温度T下降100℃或者更多。而且，没有限定到氮气氛，脱水和脱氢可以在稀有气体气氛（例如，氦、氖或者氩）中或者在减小的压力下执行。
应当指出，在第一热处理中，水、氢等不包含在氮或者例如氦、氖或氩的稀有气体中是优选的。作为选择，引入到热处理设备中的氮或者例如氦、氖或者氩的稀有气体的纯度优选地大于或者等于6N（99.9999%），更优选地是大于或者等于7N（99.99999%）（即，杂质浓度优选地小于或者等于1ppm，更优选地是小于或者等于0.1ppm）。
在有些情况下，依赖于第一热处理的条件或者氧化物半导体膜480的材料，氧化物半导体层结晶成微晶层或者多晶层。
此外，第一热处理还可以对从氧化物半导体膜处理得到的岛状氧化物半导体层执行。
此外，在形成氧化物半导体膜480之前，可以在惰性气体气氛（氮或者例如氦、氖或氩的稀有气体）、氧气氛中或者在减小的压力之下执行热处理（在大于或者等于400℃并且小于衬底的应变点），由此除去包含在栅极绝缘层中的例如氢和水的杂质。
然后，在氧化物半导体膜481之上顺序地形成氧化物导电膜和金属导电膜。
作为氧化物导电膜的材料，可以采用透射可见光的导电材料，例如，基于In-Sn-Zn-O的金属氧化物、基于In-Al-Zn-O的金属氧化物、基于Sn-Ga-Zn-O的金属氧化物、基于Al-Ga-Zn-O的金属氧化物、基于Sn-Al-Zn-O的金属氧化物、基于In-Zn-O的金属氧化物、基于Sn-Zn-O的金属氧化物、基于Al-Zn-O的金属氧化物、基于In-O的金属氧化物、基于Sn-O的金属氧化物和基于Zn-O的金属氧化物。氧化物导电膜的厚度在50nm至300nm的范围之内适当地选择，包括50nm和300nm在内。作为氧化物导电膜的淀积方法，使用溅射方法、真空蒸发方法（例如，电子束蒸发方法）、电弧放电离子镀方法或者喷雾方法。当采用溅射方法时，利用包含2wt%至10wt%（包括2wt%和10wt%在内）的SiO2的靶执行淀积并且在透光导电膜中包含抑制结晶的SiOx（x>0）是优选的，使得在随后步骤中在用于脱水或脱氢的热处理时防止氧化物导电层442和447结晶。
用于金属导电膜的材料的例子是选自Al、Cr、Cu、Ta、Ti、Mo和W的元素；包含这些元素中任何一种作为成分的合金；及组合地包含这些元素的合金。
作为金属导电膜，优选地使用包括钛膜、钛膜上提供的铝膜和铝膜上提供的钛膜的三层堆叠膜或者包括钼膜、钼膜上提供的铝膜和铝膜上提供的钼膜的三层堆叠膜。当然，单层膜、两层堆叠膜或者四层或更多层的堆叠膜也可以用作金属导电层。
在形成氧化物导电膜和金属导电膜之后，通过第二光刻处理形成抗蚀剂掩膜482a和482b。应当指出，抗蚀剂掩膜482a和482b可以通过喷墨方法来形成。当抗蚀剂掩膜482a和482b是通过喷墨方法形成的时候，不使用光掩膜，这导致制造成本降低。
在这种实施方式中，抗蚀剂掩膜482a和抗蚀剂掩膜482b每个都是具有下陷部分或者凸出部分的抗蚀剂掩膜。换句话说，这种抗蚀剂掩膜也可以称为包括多个具有不同厚度的区域（在这里是两个区域）的抗蚀剂掩膜。在抗蚀剂掩膜482a和482b中，厚的区域称为凸出部分，而薄的区域称为下陷部分。
在抗蚀剂掩膜482a和482b每一个中，在随后形成源极和漏极电极层的区域中形成凸出部分，而且在要作为源极电极层和漏极电极层之间的沟道形成区域的区域中形成下陷部分。
抗蚀剂掩膜482a和482b可以利用多色调掩膜来形成。多色调掩膜是能够利用多级光强度曝光的掩膜，而且一般来说，曝光是利用三级光强度来执行的，以便提供曝光区域、半曝光区域和未曝光区域。通过使用多色调掩膜的一个曝光与显影步骤，可以形成具有多个厚度（一般来说，是两种厚度）的抗蚀剂掩膜。因此，通过多色调掩膜的使用，可以减少光掩膜的数量。
通过利用多色调掩膜的曝光和显影，可以形成每个都有具有不同厚度的区域的抗蚀剂掩膜482a和482b。应当指出，但不限于此，抗蚀剂掩膜482a和482b可以在没有多色调掩膜的情况下形成。
接下来，通过使用抗蚀剂掩膜482a和482b，金属导电膜、氧化物导电膜和氧化物半导体膜481选择性地并且同时被蚀刻，由此形成岛状的氧化物半导体层483和485、氧化物导电层442和447及导电层484和486（见图38C）。当包含钛膜、铝膜和钛膜的堆叠导电膜用作导电膜时，蚀刻可以通过利用氯气由干蚀刻方法执行。
接下来，通过减少抗蚀剂掩膜482a和482b（减小其尺寸）来形成抗蚀剂掩膜487a和487b。为了减少抗蚀剂掩膜（减小其尺寸），可以执行利用氧等离子等的灰化。当抗蚀剂掩膜被减少（减小尺寸）后，暴露了导电层484和486的一部分。
接下来，利用抗蚀剂掩膜487a和487b执行选择性的蚀刻，由此形成源极电极层465a、漏极电极层465b、低电阻漏极区域446a、低电阻漏极区域446b、源极电极层447a、漏极电极层447b、导电层490a和导电层490b（见图38D）。应当指出，关于氧化物半导体层483和485，在这个时候只有其一部分被蚀刻掉了，并且获得了每个都具有槽（下陷部分）的氧化物半导体层。
应当指出，就象在图38D中所示出的，通过利用由减少抗蚀剂掩膜482a和482b（减小其尺寸）获得的抗蚀剂掩膜487a和487b进行蚀刻，在氧化物半导体层483和485的边缘部分形成薄的区域。即，氧化物半导体层483的末端部分延伸超过低电阻漏极区域408a和408b的末端部分，而且氧化物半导体层485的末端部分延伸超过源极和漏极电极层447a和447b的末端部分。应当指出，氧化物半导体层483的边缘部分具有与氧化物半导体层483的槽（下陷部分）相同的厚度，其中该槽将成为沟道形成区域。此外，氧化物半导体层485的边缘部分具有与氧化物半导体层485的槽（下陷部分）相同的厚度，其中该槽将成为沟道形成区域。
应当指出，在这个蚀刻处理中，蚀刻条件可以适当地设置，使得处于下面的层中的氧化物半导体层483和485可以保持。例如，蚀刻时间可以被控制。
此外，用于形成氧化物半导体层483和485的材料及用于形成氧化物导电层442和447的材料每个都优选地相对于其它材料具有高蚀刻选择性比。例如，包含Sn的金属氧化物材料（例如，SnZnOx（x>0）、SnGaZnOx等）可以用于氧化物半导体层483和485的材料，而ITO等可以用于氧化物导电层442和447的材料。
然后，除去抗蚀剂掩膜487a和487b，并且通过第三光刻处理形成抗蚀剂掩膜491。然后，执行选择性的蚀刻，由此除去导电层490a和490b（见图38E）。
由于与源极电极层447a和漏极电极层447b重叠的导电层是通过第三光刻处理选择性地除去的，因此氧化物半导体层432、源极电极层447a和漏极电极层447b的材料及蚀刻条件被适当地调整，使得在蚀刻导电层的时候它们不被除去。
充当保护性绝缘膜的氧化物绝缘层466是与氧化物半导体层483和485中的槽（下陷的部分）接触地形成的。
氧化物绝缘层466具有至少1nm的厚度而且，适当地，可以通过例如溅射方法的方法形成，通过该方法，例如水或者氢的杂质不会混合到氧化物绝缘层466中。在这种实施方式中，300nm厚的氧化硅膜通过溅射方法作为氧化物绝缘层466形成。膜形成时的衬底温度可以在室温到300℃的范围内，包括室温和300℃在内，而且在这种实施方式中是100℃。氧化硅膜可以通过溅射方法在稀有气体（一般是氩）气氛、氧气氛或者包含稀有气体（一般是氩）和氧的气氛中淀积。而且，氧化硅靶或者硅靶可以用作靶。例如，氧化硅膜可以利用硅靶在包含氧和氮的气氛中通过溅射方法形成。在其电阻减小的区域中与氧化物半导体层接触地形成的氧化物绝缘层466是利用不包含例如湿气、氢离子和OH-的杂质而且阻止这样的杂质从外面进入的无机绝缘膜形成的，一般是氧化硅膜、氮氧化硅膜、氧化铝膜或者氧氮化铝膜。
接下来，执行第二热处理（优选地是200℃至400℃，包括200℃和400℃在内，例如250℃至350℃，包括250℃和350℃在内）。例如，第二热处理在250℃在氮气氛中执行一个小时。利用第二热处理，在氧化物半导体层483和485中的槽与氧化物绝缘层466接触的同时施加热量。
通过以上处理，氧化物半导体层被转换成高电阻漏极区域（HRN区域），并且选择性地使该高电阻漏极区域的一部分处于氧过量状态。结果，与栅极电极层461重叠的沟道形成区域463变成i类型，并且与栅极电极层471重叠的沟道形成区域473变成i类型。另外，与源极电极层465a重叠的高电阻漏极区域464a和与漏极电极层465b重叠的高电阻漏极区域464b是以自对准的方式形成的，并且与源极电极层447a重叠的高电阻漏极区域474a和与漏极电极层447b重叠的高电阻漏极区域474b也是以自对准的方式形成的。
应当指出，高电阻漏极区域464b（或者高电阻漏极区域464a）是在与漏极电极层465b（或者源极电极层465a）重叠的氧化物半导体层中形成的，从而使得驱动器电路的可靠性可以提高。具体而言，通过高电阻漏极区域464b的形成，导电性可以从漏极电极层465b到高电阻漏极区域464b和沟道形成区域逐步变化。如此，当在漏极电极层465b连接到提供高电源电势VDD的布线的同时操作晶体管时，即使当高电场施加在栅极电极层461和漏极电极层465b之间时，高电阻漏极区域464b也充当缓冲并且高电场不局部施加，从而晶体管可以具有增加的耐受电压。
当高电阻漏极区域464b（或者高电阻漏极区域464a）在与漏极电极层465b（或者源极电极层465a）重叠的氧化物半导体层中形成时，所形成的驱动器电路中的沟道形成区域463中的泄漏电流的量可以减少。
应当指出，高电阻漏极区域474b（或者高电阻漏极区域474a）是在与漏极电极层447b（或者源极电极层447a）重叠的氧化物半导体层中形成的，从而使得所形成的像素的可靠性可以提高。具体而言，通过高电阻漏极区域474b的形成，导电性可以从漏极电极层447b到高电阻漏极区域474b和沟道形成区域逐步变化。如此，当在漏极电极层447b连接到提供高电源电势VDD的布线的同时操作晶体管时，即使当高电场施加在栅极电极层471和漏极电极层447b之间时，高电阻漏极区域474b也充当缓冲并且高电场不局部施加，从而使得晶体管可以具有增加的耐受电压。
当高电阻漏极区域4764b（或者高电阻漏极区域474a）在与漏极电极层447b（或者源极电极层447a）重叠的氧化物半导体层中形成时，所形成的像素中的沟道形成区域473中的泄漏电流的量可以减少。
接下来，在氧化物绝缘层466之上形成保护性绝缘层453。在这种实施方式中，氮化硅膜是通过RF溅射方法形成的。由于RF溅射方法具有高生产率，因此它优选地用作保护性绝缘层453的淀积方法。不包含例如湿气、氢离子和OH-的杂质并且阻止这样的杂质从外面进入的无机绝缘膜用于形成保护性绝缘层453，并且，使用氮化硅膜、氮化铝膜、氮氧化硅膜、氧氮化铝膜等。勿庸置疑，保护性绝缘层453是透光绝缘膜。
保护性绝缘层453优选地与第一栅极绝缘层452a或者充当在保护性绝缘层453之下提供的基底的绝缘膜接触，并且阻止例如湿气、氢离子和OH-的杂质从衬底侧面附近进入。使用氮化硅膜作为第一栅极绝缘层452a或者充当基底的绝缘膜是特别有效的，其中第一栅极绝缘层452a或者充当基底的绝缘膜与保护性绝缘层453接触。换句话说，提供氮化硅膜来围绕氧化物半导体层的底面、顶面和侧面增加了显示装置的可靠性。
接下来，平面化绝缘层454在保护性绝缘层453之上形成。平面化绝缘层454可以由具有耐热性的有机材料形成，例如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或者环氧树脂。除了这些有机材料，还可以使用低介电常数材料（低-k材料）、基于硅氧烷的树脂、PSG（磷硅酸盐玻璃）、BPSG（硼磷硅酸盐玻璃）等。应当指出，平面化绝缘层454可以通过堆叠由这些材料形成的多个绝缘膜来形成。
应当指出，基于硅氧烷的树脂对应于利用基于硅氧烷的材料作为原材料形成的、包括Si-O-Si键的树脂。基于硅氧烷的树脂可以包括有机基（例如，烷基或者芳基）或者氟基作为代替。此外，有机基可以包括氟基。
对于形成平面化绝缘层454的方法没有特别的限制。依赖于材料，平面化绝缘层454可以通过例如溅射方法、SOG方法、旋涂方法、浸渍方法、喷涂方法或液滴放电方法（例如，喷墨方法、丝网印刷或者胶印）的方法或者例如刮刀、辊涂机、帘式淋涂机或者刮刀式涂胶机的工具形成。
然后，执行第四光刻处理，从而形成抗蚀剂掩膜，并且到达漏极电极层447b的接触孔494通过平面化绝缘层454、保护性绝缘层453和氧化物绝缘层466的蚀刻形成（见图39B）。而且，到达栅极电极层461和471的接触孔也是利用该蚀刻形成的。作为选择，用于形成到达漏极电极层447b的接触孔的抗蚀剂掩膜可以通过喷墨方法形成。当抗蚀剂掩膜通过喷墨方法形成的时候，不使用光掩膜，这导致制造成本降低。
接下来，除去抗蚀剂掩膜，然后形成透光导电膜。透光导电膜可以由氧化铟（In2O3）、氧化铟和氧化锡的合金（In2O3-SnO2，简写为ITO）等通过溅射方法、真空蒸发方法等形成。作为用于透光导电膜的其它材料，可以使用含氮的基于Al-Zn-O的非单晶膜（即，基于Al-Zn-O-N的非单晶膜）、含氮的基于Zn-O的非单晶膜或者含氮的基于Sn-Zn-O的非单晶膜。应当指出，基于Al-Zn-O-N的非单晶膜中锌的百分比（at.%）小于或者等于47at.%并且高于该非单晶膜中铝的百分比；该非单晶膜中铝的百分比（at.%）高于该非单晶膜中氮的百分比。这种材料是利用基于盐酸的溶液来蚀刻的。但是，由于容易产生残渣，尤其是在蚀刻ITO的时候，因此可以使用氧化铟和氧化锌的合金（In2O3-ZnO）来提高蚀刻的加工性。
接下来，执行第五光刻处理，从而形成抗蚀剂掩膜，并且通过蚀刻除去不必要的部分，以便形成像素电极层477和导电层467（见图39C）。
通过上述步骤，薄膜晶体管460和薄膜晶体管470可以利用五个掩膜在同一个衬底之上分别在驱动器电路和像素部分中单独形成。用于驱动器电路的薄膜晶体管460是沟道蚀刻的薄膜晶体管，包括具有高电阻漏极区域464a、高电阻漏极区域464b和沟道形成区域463的氧化物半导体层462。用于像素的薄膜晶体管470是沟道蚀刻的薄膜晶体管，包括具有高电阻漏极区域474a、高电阻漏极区域474b和沟道形成区域473的氧化物半导体层472。即使当施加高电场时，高电阻漏极区域也充当缓冲并且高电场不被局部施加，从而使得薄膜晶体管460和470可以具有高耐受电压。
此外，由电容器布线和电容器电极组成的存储电容器可以在相同的衬底之上形成，其中该存储电容器具有作为电介质的第一栅极绝缘层452a和第二栅极绝缘层452b。薄膜晶体管470和所述存储电容器布置在矩阵中，以便对应到单个的像素，从而形成像素部分，而包括薄膜晶体管460的驱动器电路围绕像素部分布置，由此可以获得用于制造有源矩阵显示装置的一个衬底。
像素电极层477通过在平面化绝缘层454、保护性绝缘层453和氧化物绝缘层466中形成的接触孔电连接到电容器电极层。应当指出，电容器电极层可以在与源极电极层447a和漏极电极层447b相同的步骤中由相同的材料形成。
提供导电层467，以便与氧化物半导体层中的沟道形成区域463重叠，由此在用于检查薄膜晶体管的可靠性的偏置温度应力试验（称为BT试验）前后薄膜晶体管460的阈值电压的变化量可以减少。导电层467的电势可以与栅极电极层461的电势相同或者不同。导电层467还可以充当第二栅极电极层。此外，导电层467的电势可以置于GND状态或者0V状态，或者导电层467可以置于浮置状态。
应当指出，用于形成像素电极层477和导电层467的抗蚀剂掩膜可以通过喷墨方法形成。当抗蚀剂掩膜通过喷墨方法形成的时候，不使用光掩膜，这导致制造成本降低。
（实施方式5）
在这种实施方式中，在图40A至40C中示出其中第一热处理与实施方式4中不同的例子。由于除部分步骤之外图40A至40C与图6A1至39C都相同，因此相同的标号用于相同的部分，并且相同部分的具体描述不再重复。
图40A至40C是示出用于制造两个薄膜晶体管的处理的横截面视图。
首先，根据实施方式4，在具有绝缘表面的衬底450之上形成透光导电膜。然后，通过第一光刻处理在导电膜上形成抗蚀剂掩膜，并且利用该抗蚀剂掩膜执行选择性的蚀刻，由此形成栅极电极层461和471。
接下来，在栅极电极层461和471之上形成第一栅极绝缘层452a和第二栅极绝缘层452b的堆叠。
然后，在第二栅极绝缘层452b之上形成具有2nm至200nm厚度（包括2nm和200nm在内）的氧化物半导体膜480（见图40A）。应当指出，到此为止的步骤与实施方式4中的步骤是相同的；图40A对应于图38A。
接下来，所述氧化物半导体膜在惰性气体气氛中或者在减小的压力之下进行脱水或者脱氢。用于脱水或者脱氢的第一热处理的温度大于或者等于350℃并且小于衬底的应变点，优选地是大于或者等于400℃。在这里，在衬底被放到电炉（电炉是一种热处理设备）中并且在氮气氛中对氧化物半导体膜执行热处理之后，在不暴露到空气的情况下执行冷却，并且防止水或者氢再次混合到氧化物半导体膜中；如此，氧化物半导体膜变成缺氧的氧化物半导体膜，从而成为低电阻的氧化物半导体膜，即，n类型（n-类型或者n+类型）氧化物半导体膜。在此之后，通过把高纯度的氧气或者高纯度的N2O气引入相同的炉子来执行冷却。水、氢等不包含在氧气或者N2O气中是优选的。作为选择，引入到热处理设备中的氧气或者N2O气的纯度优选地大于或者等于6N（99.9999%），更优选地是大于或者等于7N（99.99999%）（即，氧气或者N2O气中的杂质的浓度优选地小于或者等于1ppm，更优选地是小于或者等于0.1ppm）。
而且，在用于脱水或者脱氢的第一热处理之后，可以在氧气、N2O气体气氛或者超干空气（具有小于或者等于-40℃的露点，优选地小于或者等于-60℃的露点）气氛中在200℃至400℃，包括200℃和400℃在内，优选地是200℃至300℃，包括200℃和300℃在内执行热处理。
通过以上步骤，使整个氧化物半导体膜包含过量的氧；如此，获得具有增加的电阻的氧化物半导体膜496，即i类型的氧化物半导体膜496（见图40B）。因此，随后完成的薄膜晶体管的可靠性可以提高。
在这种实施方式中，示出了其中在氧化物半导体膜形成之后执行脱水或者脱氢的例子，但该实施方式不限于此。第一热处理还可以对已经象实施方式4中那样从氧化物半导体膜处理得到的岛状的氧化物半导体层执行。
此外，氧化物半导体膜在惰性气体气氛中或者在减小的压力之下脱水或者脱氢，并且在惰性气体气氛中冷却。然后，通过光刻处理把该氧化物半导体膜处理成岛状的氧化物半导体层。在此之后，在氧气气氛、N2O气体气氛或者超干空气（具有小于或者等于-40℃的露点，优选地小于或者等于-60℃的露点）气氛中在200℃至400℃，包括200℃和400℃在内，优选地是200℃至300℃，包括200℃和300℃在内执行热处理。
此外，在形成氧化物半导体膜之前，可以在惰性气体气氛（氮或者氦、氖或氩等）、氧气氛、超干空气（具有小于或者等于-40℃的露点，优选地小于或者等于-60℃的露点）气氛中或者在减小的压力之下执行热处理（在大于或者等于400℃并且小于衬底的应变点），由此除去栅极绝缘层中所含的例如氢和水的杂质。
然后，通过第二光刻处理把氧化物半导体膜496处理成岛状的氧化物半导体层497和498。
在此之后，就象在实施方式4的图38C、38D和38E及图39A、39B和39C中那样，在外围驱动器电路部分中，氧化物半导体层497仅仅部分地被蚀刻掉，形成具有槽（下陷的部分）的氧化物半导体层，形成与该氧化物半导体层497接触的低电阻漏极区域446a和446b，形成作为金属导电层并且分别与低电阻漏极区域446a和446b接触的源极电极层465a和漏极电极层465b，并且形成与氧化物半导体层497一部分接触的氧化物绝缘层466，由此来制造用于驱动器电路的薄膜晶体管492。同时，在像素部分中，形成作为透光导电层并且与氧化物半导体层498接触的源极电极层447a和漏极电极层447b，形成与氧化物半导体层498一部分接触的氧化物绝缘层466，由此来制造用于像素的薄膜晶体管493。
接下来，在惰性气体气氛或者氧气气氛中执行第二热处理（优选地是在200℃至400℃，包括200℃和400℃在内，例如250℃至350℃，包括250℃和350℃在内）。例如，第二热处理在氮气氛中在250℃执行一个小时。
然后，堆叠保护性绝缘层453和平面化绝缘层454，以覆盖薄膜晶体管492和493并且与氧化物绝缘层466接触。在保护性绝缘层453和平面化绝缘层454中形成到达漏极电极层447b的接触孔，并且在接触孔中并在平面化绝缘层454之上形成透光导电膜。该透光导电膜被选择性地蚀刻，以形成电连接到薄膜晶体管493的导电层467和像素电极层477（见图40C）。
通过上述步骤，薄膜晶体管492和薄膜晶体管493可以利用五个掩膜在同一衬底上在驱动器电路和像素部分中分别形成，其中在薄膜晶体管492和薄膜晶体管493的每一个当中，整个氧化物半导体层都是i类型的。用于驱动器电路的薄膜晶体管492是沟道蚀刻的薄膜晶体管，包括整个是i类型的氧化物半导体层497。用于像素的薄膜晶体管493是沟道蚀刻的薄膜晶体管，包括整个是i类型的氧化物半导体层498。
此外，由电容器布线层和电容器电极组成的存储电容器也可以在同一衬底之上形成，其中该存储电容器具有作为电介质的第一栅极绝缘层452a和第二栅极绝缘层452b。薄膜晶体管493和所述存储电容器布置在矩阵中，以便对应到单个的像素，从而形成像素部分，而包括薄膜晶体管492的驱动器电路围绕像素部分布置，由此可以获得用于制造有源矩阵显示装置的一个衬底。
提供导电层467，以便与氧化物半导体层497中的沟道形成区域重叠，由此在用于检查薄膜晶体管的可靠性的偏置温度应力试验（称为BT试验）前后薄膜晶体管449的阈值电压的变化量可以减少。导电层467的电势可以与栅极电极层461的电势相同或者不同。导电层467还可以充当第二栅极电极层。此外，导电层467的电势可以置于GND状态或者0V状态，或者导电层467可以置于浮置状态。
（实施方式6）
这种实施方式将示出其中利用实施方式1中所述有源矩阵衬底制造有源矩阵液晶显示装置的例子。应当指出，这种实施方式也可以应用于实施方式2至5中所描述的任何一种有源矩阵衬底。
图7A示出了有源矩阵衬底的横截面结构的例子。
在一个衬底之上在驱动器电路中所布置的薄膜晶体管和在像素部分中所布置的薄膜晶体管在实施方式1中示出了；在这种实施方式中，除了这些薄膜晶体管，还示出了存储电容器、栅极布线和源极布线的端子部分。电容器、栅极布线和源极布线的端子部分可以在与实施方式1中相同的制造步骤中形成，并且可以在不增加光掩膜数量和不增加步骤数量的情况下制造。此外，在充当像素部分中的显示区域的部分中，所有的栅极布线、源极布线和电容器布线层都是由透光导电膜形成的，这导致高孔径比。此外，金属布线可以用于非显示区域的部分中的源极布线层，以便减小布线电阻。
在图7A中，薄膜晶体管210是布置在驱动器电路中的沟道蚀刻薄膜晶体管，而电连接到像素电极层227的薄膜晶体管220是布置在像素部分中的沟道蚀刻薄膜晶体管。
在这种实施方式中，在衬底200之上形成的薄膜晶体管220与实施方式1中的薄膜晶体管410具有相同的结构。
由与薄膜晶体管220的栅极电极层相同的透光材料并在相同的步骤中形成的电容器布线层230与电容器电极层231重叠，充当电介质的第一栅极绝缘层202a和第二栅极绝缘层202b放置在电容器布线层230与第一栅极绝缘层202a和第二栅极绝缘层202b之间；如此，形成存储电容器。电容器电极层231是由与薄膜晶体管220的源极电极层或漏极电极层相同的透光材料并在相同的步骤中形成的。由于存储电容器及薄膜晶体管220具有透光属性，因此孔径比可以提高。
存储电容器的透光属性对于提高孔径比是重要的。尤其是对于10英寸或者更小的小液晶显示面板，即使当为了实现更高的显示图像分辨率，例如，通过增加栅极布线的数量，而减小像素尺寸时，也可以获得高孔径比。而且，通过对薄膜晶体管220和存储电容器中的部件使用透光膜，即使当为了实现宽视角而把一个像素分成多个子像素的时候，也可以获得高孔径比。即，即使当布置一组高密度的薄膜晶体管时，也可以维持高孔径比，并且显示区域可以具有足够的面积。例如，当一个像素包括两个到四个子像素和存储电容器时，由于存储电容器及薄膜晶体管具有透光属性，因此孔径比可以提高。
应当指出，存储电容器是在像素电极层227下面提供的，并且电容器电极层231电连接到像素电极层227。
该实施方式示出了其中存储电容器由电容器电极层231和电容器布线层230组成的例子；但是，对于存储电容器的结构没有特别的限制。例如，存储电容器可以以这样一种方式形成，不提供电容器布线层，像素电极层与相邻像素中的栅极布线重叠，其间放置了平面化绝缘层、保护性绝缘层、第一栅极绝缘层和第二栅极绝缘层。
根据像素密度，提供了多个栅极布线、源极布线和电容器布线层。在端子部分，布置了与栅极布线处于相同电势的多个第一端子电极、与源极布线处于相同电势的多个第二端子电极、与电容器布线处于相同电势的多个第三端子电极等。对每种端子电极的数量没有特别的限制，并且端子的数量可以由实践者适当地确定。
在端子部分，与栅极布线具有相同电势的第一端子电极可以由与像素电极层227相同的透光材料形成。第一端子电极通过到达栅极布线的接触孔电连接到栅极布线。到达栅极布线的接触孔是通过利用光掩膜对平面化绝缘层204、保护性绝缘层203、氧化物绝缘层216、第二栅极绝缘层202b和第一栅极绝缘层202a的选择性蚀刻形成的，从而形成用于电连接薄膜晶体管220的漏极电极层和像素电极层227的接触孔。
布置在驱动器电路中的薄膜晶体管210的栅极电极层可以电连接到在氧化物半导体层之上提供的导电层217。在那种情况下，接触孔是通过利用光掩膜对平面化绝缘层204、保护性绝缘层203、氧化物绝缘层216、第二栅极绝缘层202b和第一栅极绝缘层202a的选择性蚀刻形成的，从而形成电连接薄膜晶体管220的漏极电极层和像素电极层227的接触孔。导电层217和布置在驱动器电路中的薄膜晶体管210的栅极电极层通过接触孔电连接。
与驱动器电路中的源极布线（源极布线234a至源极布线234c）具有相同电势的第二端子电极235可以由与像素电极层227相同的透光材料形成。第二端子电极235通过到达源极布线的接触孔电连接到驱动器电路中的源极布线。驱动器电路中的源极布线是金属布线，由与薄膜晶体管210的源极电极层相同的材料并在相同的步骤中形成，并且与薄膜晶体管210的源极电极层具有相同的电势。
与电容器布线层230具有相同电势的第三端子电极可以由与像素电极层227相同的透光材料形成。此外，到达电容器布线层230的接触孔可以在与形成用于电连接电容器电极层231和像素电极层227的接触孔的相同步骤中利用相同的光掩膜形成。
在制造有源矩阵液晶显示装置的情况下，液晶层是在有源矩阵衬底和具有对置电极（也称为对置电极层）的对置衬底之间提供，并且有源矩阵衬底和对置衬底彼此固定到一起。电连接到对置衬底上的对置电极的公共电极在有源矩阵衬底上提供，并且电连接到该公共电极的第四端子电极在端子部分中提供。第四端子电极用于把公共电极设置成固定的电势，例如GND或者0V。该第四端子电极可以由与像素电极层227相同的透光材料形成。
对于其中薄膜晶体管220的源极电极层和薄膜晶体管210的源极电极层彼此电连接的结构没有特别的限制；例如，用于连接薄膜晶体管220的源极电极层和薄膜晶体管210的源极电极层的连接电极可以在与像素电极层227相同的步骤中形成。作为选择，在非显示区域的部分中，薄膜晶体管220的源极电极层和薄膜晶体管210的源极电极层可以彼此接触，以至于彼此重叠。
应当指出，图7A示出了驱动器电路中的栅极布线层232的横截面结构。由于该实施方式示出了小于或者等于10英寸的小液晶显示面板的例子，因此驱动器电路中的栅极布线层232是由与薄膜晶体管220的栅极电极层相同的透光材料形成的。
当相同的材料用于栅极电极层、源极电极层、漏极电极层、像素电极层、不同的电极层和不同的布线层时，可以使用公共的溅射靶和公共的制造设备，并且材料成本和用于蚀刻的蚀刻剂（或者蚀刻气体）的成本可以降低；由此制造成本可以降低。
当感光树脂材料用于图7A结构中的平面化绝缘层204时，可以省略用于形成抗蚀剂掩膜的步骤。
图7B示出了一种横截面结构，其一部分与图7A中的结构不同。除不提供平面化绝缘层204之外，图7B与图7A相同；因此，相同的部分由相同的标号指示，并且对相同部分的具体描述不再重复。在图7B中，像素电极层227、导电层217和第二端子电极235在保护性绝缘层203上形成并与其接触。
利用图7B中的结构，可以省略用于形成平面化绝缘层204的步骤。
（实施方式7）
该实施方式将示出以下例子，其中栅极布线的一部分由金属布线制成，使得布线的电阻减小，这是因为在液晶显示面板的尺寸超过10英寸并且到达60英寸、甚至120英寸的情况下存在透光布线的电阻成为问题的可能性。
应当指出，在图8A中，与图7A中相同的部分由相同的标号指示，并且对相同部分的具体描述不再重复。这种实施方式还可以应用到实施方式1至4中所述的任何一种有源矩阵衬底。
图8A示出了其中驱动器电路中栅极布线的一部分由与透光布线接触的金属布线制成的例子，其中该透光布线与薄膜晶体管210的栅极电极层相同。应当指出，由于形成了金属布线，因此光掩膜的数量大于实施方式1中光掩膜的数量。
首先，在衬底200之上形成耐热导电材料膜（厚度为100nm至500nm，包括100nm和500nm在内），该耐热导电材料膜可以经受得起用于脱水或者脱氢的第一热处理。
在这种实施方式中，形成370nm厚的钨膜和50nm厚的氮化钽膜。尽管在这里氮化钽膜和钨膜的堆叠用作导电膜，但并没有特别的限制，并且导电膜可以由选自Ta、W、Ti、Mo、Al和Cu的元素；包含这些元素中任何一种作为其成分的合金、包含这些元素任何一些的组合的合金或者包含这些元素中任何一种作为其成分的氮化物形成。耐热导电材料膜不限于包含上述元素的单层，并且可以是两层或者更多层的堆叠。
通过第一光刻处理，形成金属布线，从而形成第一金属布线层236和第二金属布线层237。ICP（感应耦合等离子体）蚀刻方法优选地用于钨膜和氮化钽膜的蚀刻。利用对蚀刻条件（例如，施加到卷绕式电极的电功率的量、施加到衬底侧面电极的电功率的量及衬底侧面电极的温度）的适当调整，利用ICP蚀刻方法，膜被蚀刻成期望的锥形形状。第一金属布线层236和第二金属布线层237被锥形化；由此，可以减少在要在其上形成的透光导电膜的形成中的缺陷。
然后，在形成透光的导电膜之后，通过第二光刻处理形成栅极布线层238、薄膜晶体管210的栅极电极层和薄膜晶体管220的栅极电极层。所述透光的导电膜是利用实施方式1中所述的透射可见光的任何导电材料形成的。
应当指出，例如，如果存在栅极布线层238与第一金属布线层236或者第二金属布线层237接触的界面，则依赖于透光导电膜的材料，可以利用随后的热处理等形成氧化物膜，从而使得接触电阻升高。因此，第二金属布线层237优选地由阻止第一金属布线层236氧化的金属氮化物形成。
接下来，栅极绝缘层、氧化物半导体层等在与实施方式1中相同的步骤中形成。后续步骤是根据实施方式1执行的，以便完成有源矩阵衬底。
该实施方式示出了以下例子，其中在平面化绝缘层204形成之后，利用光掩膜选择性地除去端子部分中的平面化绝缘层。平面化绝缘层不置于端子部分中使得端子部分可以以有利的方式连接到FPC是优选的。
在图8A中，第二端子电极235是在保护性绝缘层203之上形成的。图8A示出了与第二金属布线层237的一部分重叠的栅极布线层238；作为选择，栅极布线层238可以覆盖全部第一金属布线层236和第二金属布线层237。换句话说，第一金属布线层236和第二金属布线层237可以称为用于降低栅极布线层238的电阻的辅助布线。
在端子部分中，与栅极布线具有相同电势的第一端子电极在保护性绝缘层203之上形成，并且电连接到第二金属布线层237。从端子部分引出的布线也利用金属布线形成。
此外，为了降低布线电阻，金属布线（即，第一金属布线层236和第二金属布线层237）可以在不充当显示区域的部分中用作用于栅极布线层和电容器布线层的辅助布线。
图8B示出了一种横截面结构，其一部分与图8A中的结构不同。除了驱动器电路中的薄膜晶体管中的栅极电极层的材料之外，图8B与图8A相同；因此，相同的部分由相同的标号指示并且对相同部分的具体描述不再重复。
图8B示出了其中驱动器电路中的薄膜晶体管中的栅极电极层由金属布线制成的例子。在驱动器电路中，栅极电极层的材料不限于透光材料。
在图8B中，驱动器电路中的薄膜晶体管240包括栅极电极层，其中第二金属布线层242堆叠在第一金属布线层241之上。应当指出，第一金属布线层241可以在与第一金属布线层236相同的步骤中由相同的材料形成。此外，第二金属布线层242可以在与第二金属布线层237相同的步骤中由相同的材料形成。
在第一金属布线层241电连接到导电层217的情况下，优选地使用金属氮化物膜作为第二金属布线层242，用于防止第一金属布线层241的氧化。
在这种实施方式中，金属布线用于一些布线，从而降低了布线电阻；实现了显示图像的高分辨率，并且即使当液晶显示面板的尺寸达到10英寸以及达到60英寸、甚至120英寸时也可以实现高孔径比。
（实施方式8）
在该实施方式中，不同于实施方式6中的存储电容器的结构的例子将在图9A和9B中示出。除了存储电容器的结构之外，图9A与图7A相同；因此，相同的部分由相同的标号指示并且对相同部分的具体描述不再重复。图9A示出了像素中的存储电容器和薄膜晶体管220的横截面结构。
图9A示出了一个例子，其中存储电容器由像素电极层227和与像素电极层227重叠的电容器布线层231组成，氧化物绝缘层216、保护性绝缘层203及平面化绝缘层204充当电介质。由于电容器布线层231是在与像素中的薄膜晶体管220的源极电极层相同的步骤中由相同的透光材料形成的，因此电容器布线层231布置成不与薄膜晶体管220的源极布线层重叠。
在图9A中所示出的存储电容器中，一对电极和电介质具有透光属性，并且因此存储电容器整体上具有透光属性。
图9B示出了与图9A中的存储电容器不同的存储电容器的结构的例子。除了存储电容器的结构之外，图9B与图7A相同；因此，相同的部分由相同的标号指示并且对相同部分的具体描述不再重复。
图9B示出了以下例子，其中存储电容器由电容器布线层230及氧化物半导体层251和与存储布线层230重叠的电容器电极层231的堆叠组成，其中第一栅极绝缘层202a和第二栅极绝缘层202b充当电介质。电容器电极层231堆叠到氧化物半导体层251上并与其接触并充当存储电容器的一个电极。应当指出，电容器电极层231是在与薄膜晶体管220的源极电极层或者漏极电极层相同的步骤中由相同的透光材料形成的。此外，由于电容器布线层230是在与薄膜晶体管220的栅极电极层相同的步骤中由相同的透光材料形成的，因此电容器布线层230布置成不与薄膜晶体管220的栅极布线层重叠。
电容器电极层231电连接到像素电极层227。
而且，在图9B所示出的存储电容器中，一对电极和电介质具有透光属性，而且因此存储电容器整体上具有透光属性。
图9A和9B中所示出的每个存储电容器都具有透光属性；由此，通过例如增加栅极布线的数量，即使当为了实现显示图像的更高分辨率而使像素尺寸减小的时候，也可以获得足够的电容和高孔径比。
（实施方式9）
在这种实施方式中，以下将描述半导体装置的例子，其中至少一些驱动器电路和一个像素部分是在一个衬底之上形成的。
设置在像素部分中的薄膜晶体管是根据实施方式1至5中的任何一种形成的。由于实施方式1至5中任何一种中所述的薄膜晶体管是n沟道TFT，因此，在驱动器电路中可以由n沟道TFT构成的一些驱动器电路是在形成像素部分中的薄膜晶体管的衬底之上形成的。
图14A示出了有源矩阵显示装置的框图的例子。在该显示装置中，像素部分5301、第一扫描线驱动器电路5302、第二扫描线驱动器电路5303和信号线驱动器电路5304是在衬底5300之上提供的。在像素部分5301中，设置从信号线驱动器电路5304延伸的多条信号线，并且设置从第一扫描线驱动器电路5302和第二扫描线驱动器电路5303延伸的多条扫描线。应当指出，每个都包括显示元件的像素布置在扫描线与信号线彼此交叉的区域中的矩阵中。显示装置的衬底5300通过例如FPC（柔性印制电路）的连接部分连接到定时控制电路5305（也称为控制器或者控制IC）。
在图14A中，第一扫描线驱动器电路5302、第二扫描线驱动器电路5303和信号线驱动器电路5304是在形成像素部分5301的衬底5300之上形成的。因此，在外部提供的驱动器电路的部件等的数量减少，从而使得成本可以降低。而且，在其中布线从衬底5300之外提供的驱动器电路延伸的情况下，连接部分中连接的数量可以减少，并且可靠性或者生产率可以提高。
应当指出，例如，定时控制电路5305向第一扫描线驱动器电路5302提供第一扫描线驱动器电路起始信号（GSP1）（起始信号也成为起始脉冲）和第一扫描线驱动器电路时钟信号（GCK1）。此外，例如，定时控制电路5305向第二扫描线驱动器电路5303提供第二扫描线驱动器电路起始信号（GSP2）和第二扫描线驱动器电路时钟信号（GCK2）。此外，例如，定时控制电路5305向信号线驱动器电路5304提供信号线驱动器电路起始信号（SSP）、信号线驱动器电路时钟信号（SCK）、视频信号数据（DATA，也简单地称为视频信号）和锁存信号（LAT）。每个时钟信号都可以是具有偏移相位的多个时钟信号或者可以与通过使时钟信号向获得的信号（CKB）一起提供。应当指出，可以省略第一扫描线驱动器电路5302和第二扫描线驱动器电路5303中的一个。
图14B示出了一种结构，其中第一扫描线驱动器电路5302和第二扫描线驱动器电路5303是在形成像素部分5301的衬底5300之上形成的，而信号线驱动器电路5304是在与形成像素部分5301的衬底5300不同的衬底之上形成的。
实施方式1至5中的薄膜晶体管是n沟道TFT。图15A和15B示出了由n沟道TFT构成的信号线驱动器电路的结构与操作的例子。
信号线驱动器电路包括偏移寄存器5601和开关电路5602。开关电路5602包括多个开关电路5602_1至5602_N（N是大于或者等于2的自然数）。开关电路5602_1至5602_N每个都包括多个薄膜晶体管5603_1至5603_k（k是大于或者等于2的自然数）。以下描述薄膜晶体管5603_1至5603_k是n沟道TFT的例子。
信号线驱动器电路中的连接关系通过使用开关电路5602_1作为例子来描述。薄膜晶体管5603_1至5603_k的第一端子分别连接到布线5604_1至5604_k。薄膜晶体管5603_1至5603_k的第二端子分别连接到信号线S1至Sk。薄膜晶体管5603_1至5603_k的栅极连接到布线5605_1。
偏移寄存器5601具有通过顺序地将H-电平信号（也称为H信号或者处于高电源电势电平的信号）输出到布线5605_1至5605_N来顺序地选择开关电路5602_1至5602_N的功能。
开关电路5602_1具有控制布线5604_1至5604_k和信号线S1至Sk之间导通状态（第一端子和第二端子之间的导通）的功能，即，控制布线5604_1至5604_k的电势是否提供到信号线S1至Sk的功能。以这种方式，开关电路5602_1充当选择器。此外，薄膜晶体管5603_1至5603_k分别具有控制布线5604_1至5604_k和信号线S1至Sk之间导通状态的功能，即，分别控制布线5604_1至5604_k的电势是否提供到信号线S1至Sk的功能。以这种方式，薄膜晶体管5603_1至5603_k中的每一个都充当开关。
视频信号数据（DATA）输入到布线5604_1至5604_k中的每一个。视频信号数据（DATA）常常是对应于图像数据或者图像信号的模拟信号。
接下来，参考图15B中的时序图描述图15A中的信号线驱动器电路的操作。图15B示出了信号Sout_1至Sout_N和信号Vdata_1至Vdata_k的例子。信号Sout_1至Sout_N是来自偏移寄存器5601的输出信号的例子。信号Vdata_1至Vdata_k是输入到布线5604_1至5604_k的信号的例子。应当指出，信号线驱动器电路的一个操作周期对应于显示装置中的一个栅极选择周期。例如，一个栅极选择周期被分成周期T1至TN。周期T1至TN中的每一个都是用于把视频信号数据（DATA）写到所选行中像素中的周期。
应当指出，在有些情况下，为了简化，图中所示出的每种结构中的信号波形变形等及该实施方式中类似的东西被夸大了。因此，该实施方式不必限定到图中所示出的比例等。
在周期T1至TN中，偏移寄存器5601顺序地将H-电平信号输出到布线5605_1至5605_N。例如，在周期T1中，偏移寄存器5601将高电平信号输出到布线5605_1。然后，薄膜晶体管5603_1至5603_k接通，使得布线5604_1至5604_k和信号线S1至Sk进入导通状态。在这个时候，Data(S1)至Data(Sk)分别输入到布线5604_1至5604_k。Data(S1)至Data(Sk)分别通过薄膜晶体管5603_1至5603_k写到所选行中第一至第k列中的像素中。以这种方式，在周期T1至TN中，视频信号数据（DATA）顺序地写到所选行中k列的像素中。
如上所述，视频信号数据（DATA）写到多个列的像素中，由此可以减少视频信号数据（DATA）的数量或者布线的数量。因此，与外部电路的连接的数量可以减少。此外，当视频信号写到多个列的像素中时用于写入的时间可以延长；由此，可以防止视频信号的不充分写入。
应当指出，由实施方式1至5中任何一种薄膜晶体管组成的电路可以用于偏移寄存器5601和开关电路5602。在那种情况下，偏移寄存器5601可以只由n沟道晶体管组成。
另外，将描述扫描线驱动器电路的一部分和信号线驱动器电路的一部分或者用于扫描线驱动器电路的一部分或信号线驱动器电路的一部分的偏移寄存器的例子。
扫描线驱动器电路包括偏移寄存器。此外，在有些情况下，扫描线驱动器电路还可以包括电平偏移器、缓冲器等。在扫描线驱动器电路中，时钟信号（CLK）和起始脉冲信号（SP）输入到偏移寄存器，从而生成选择信号。所生成的选择信号被缓冲器缓冲并放大，并且所产生的信号提供给对应的扫描线。在一行像素中的晶体管的栅极电极连接到扫描线。由于一行像素中的晶体管必须一次全部接通，因此使用可以提供大电流的缓冲器。
另外，扫描线驱动器电路的一部分和信号线驱动器电路的一部分或者用于扫描线驱动器电路的一部分或信号线驱动器电路的一部分的偏移寄存器的一种实施方式将参考图16A至16C及图17A和17B来描述。
偏移寄存器包括第一至第N脉冲输出电路10_1至10_N（N是大于或者等于3的自然数）（见图16A）。在图16A所示出的偏移寄存器中，第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3和第四时钟信号CK4分别从第一布线11、第二布线12、第三布线13和第四布线14提供给第一至第N脉冲输出电路10_1至10_N。起始脉冲SP1（第一起始脉冲）从第五布线15输入到第一脉冲输出电路10_1。对于第二或者后续级的第n脉冲输出电路10_n（n是大于或者等于2并且小于或者等于N的自然数），输入来自前一级的脉冲输出电路的信号。对于第一脉冲输出电路10_1，输入来自下一级之后的一级的第三脉冲输出电路10_3的信号。以类似的方式，对于第二或者后续级的第n脉冲输出电路10_n，输入来自下一级之后一级的第(n+2)脉冲输出电路10_(n+2)的信号（这种信号称为后续级信号OUT(n+2)）。因此，每一级的脉冲输出电路都输出要输入到下一级的脉冲输出电路和/或前一级之前一级的脉冲输出电路的第一输出信号（OUT(1)(SR)至OUT(N)(SR)）和要输入到不同布线等的第二输出信号（OUT(1)至OUT(N)）。应当指出，由于后续级信号OUT(n+2)不输入到如图16A中所示出的偏移寄存器的最后两级，因此，例如，第二起始脉冲SP2和第三起始脉冲SP3可以分别附加地输入到最后一级之前的一级和最后一级。
应当指出，时钟信号（CK）是其电平在H-电平和L-电平（也称为L信号或者处于低电源电势电平的信号）之间以规则的间隔交替的信号。在这里，第一时钟信号（CK1）至第四时钟信号（CK4）每个都顺序地延迟1/4个循环。在这种实施方式中，脉冲输出电路等的驱动利用第一至第四时钟信号（CK1）至（CK4）来控制。应当指出，在有些情况下，依赖于时钟信号要输出到其的驱动器电路，时钟信号也称为GCK或者SCK；在以下描述中，时钟信号称为CK。
此外，第一至第N脉冲输出电路10_1至10_N中的每个都包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26和第二输出端子27（见图16B）。第一输入端子21、第二输入端子22和第三输入端子23中的每一个都电连接到第一至第四布线11至14中的任何一个。例如，在图16A的第一脉冲输出电路10_1中，第一输入端子21电连接到第一布线11，第二输入端子22电连接到第二布线12，而第三输入端子23电连接到第三布线13。在第二脉冲输出电路10_2中，第一输入端子21电连接到第二布线12，第二输入端子22电连接到第三布线13，而第三输入端子23电连接到第四布线14。
在第一脉冲输出电路10_1中，第一时钟信号CK1输入到第一输入端子21；第二时钟信号CK2输入到第二输入端子22；第三时钟信号CK3输入到第三输入端子23；起始脉冲输入到第四输入端子24；后续级信号OUT(3)输入到第五输入端子25；第一输出信号OUT(1)(SR)从第一输出端子26输出；而第二输出信号OUT(1)从第二输出端子27输出。
在第一至第N脉冲输出电路10_1至10_N中，除了具有三个端子的薄膜晶体管之外，还可以使用以上实施方式中所述的具有四个端子的薄膜晶体管（TFT）。
当氧化物半导体用于薄膜晶体管中的沟道形成区域时，依赖于制造处理，阈值电压时而在正或负方向偏移。为此，其中氧化物半导体用于沟道形成层的薄膜晶体管优选地具有阈值电压可以被控制的结构。
接下来，将参考图16C描述脉冲输出电路的特定电路配置的例子。
图16C中所示出的脉冲输出电路包括第一至第十三晶体管31至43。除上述第一至第五输入端子21至25、第一输出端子26和第二输出端子27之外，信号或者电源电势还从第一高电源电势VDD提供给其的电源线51、第二高电源电势VCC提供给其的电源线52和低电源电势VSS提供给其的电源线53提供给第一至第十三晶体管31至43。图16C中的电源线的电源电势的关系如下：第一电源电势VDD高于或者等于第二电源电势VCC，而第二电源电势VCC高于第三电源电势VSS。应当指出，第一至第四时钟信号（CK1）至（CK4）是其电平在H-电平和L-电平之间以规则的间隔交替的信号；处于H电平的时钟信号的电势是VDD，而处于L电平的是VSS。通过使电源线51的电势VDD高于电源线52的电势VCC，施加到晶体管的栅极电极的电势可以降低，晶体管的阈值电压的偏移可以减少，并且晶体管的劣化可以被抑制，而不会对晶体管的操作有不利的影响。在第一至第十三晶体管31至43中，具有四个端子的薄膜晶体管优选地用作第一晶体管31和第六至第九晶体管36至39。第一晶体管31和第六至第九晶体管36至39需要操作成使得晶体管33的栅极电极的电势和晶体管40的栅极电极的电势利用栅极电极的控制信号来切换，并且，由于对输入到栅极电极的控制信号的响应快（导通状态电流的上升急剧），还可以减少脉冲输出电路的故障。由此，通过使用具有四个端子的薄膜晶体管，阈值电压可以得到控制，并且脉冲输出电路的故障可以进一步减少。
应当指出，薄膜晶体管是至少具有栅极、漏极和源极三个端子的元件。薄膜晶体管具有在与栅极重叠的区域中形成沟道区域（也称为沟道形成区域）的半导体区域。通过沟道区域在漏极和源极之间流动的电流可以通过控制栅极的电势来控制。在这里，由于薄膜晶体管的源极和漏极可以依赖薄膜晶体管的结构、工作条件等而改变，因此难以定义哪个是源极，哪个是漏极。因此，充当源极或者漏极的区域在有些情况下不称为源极或者漏极。在那种情况下，例如，这种区域可以称为第一端子和第二端子。
在图16C中，第一晶体管31的第一端子电连接到电源线51，第一晶体管31的第二端子电连接到第九晶体管39的第一端子，而第一晶体管31的栅极电极（第一栅极电极和第二栅极电极）电连接到第四输入端子24。第二晶体管32的第一端子电连接到电源线53，第二晶体管32的第二端子电连接到第九晶体管39的第一端子，而第二晶体管32的栅极电极电连接到第四晶体管34的栅极电极。第三晶体管33的第一端子电连接到第一输入端子21，而第三晶体管33的第二端子电连接到第一输出端子26。第四晶体管34的第一端子电连接到电源线53，而第四晶体管34的第二端子电连接到第一输出端子26。第五晶体管35的第一端子电连接到电源线53，第五晶体管35的第二端子电连接到第二晶体管32的栅极电极和第四晶体管34的栅极电极，而第五晶体管35的栅极电极电连接到第四输入端子24。第六晶体管36的第一端子电连接到电源线52，第六晶体管36的第二端子电连接到第二晶体管32的栅极电极和第四晶体管34的栅极电极，而第六晶体管36的栅极电极（第一栅极电极和第二栅极电极）电连接到第五输入端子25。第七晶体管37的第一端子电连接到电源线52，第七晶体管37的第二端子电连接到第八晶体管38的第二端子，而第七晶体管37的栅极电极（第一栅极电极和第二栅极电极）电连接到第三输入端子23。第八晶体管38的第一端子电连接到第二晶体管32的栅极电极和第四晶体管34的栅极电极，而第八晶体管38的栅极电极（第一栅极电极和第二栅极电极）电连接到第二输入端子22。第九晶体管39的第一端子电连接到第一晶体管31的第二端子和第二晶体管32的第二端子，第九晶体管39的第二端子电连接到第三晶体管33的栅极电极和第十晶体管40的栅极电极，而第九晶体管39的栅极电极（第一栅极电极和第二栅极电极）电连接到电源线52。第十晶体管40的第一端子电连接到第一输入端子21，第十晶体管40的第二端子电连接到第二输出端子27，而第十晶体管40的栅极电极电连接到第九晶体管39的第二端子。第十一晶体管41的第一端子电连接到电源线53，第十一晶体管41的第二端子电连接到第二输出端子27，而第十一晶体管41的栅极电极电连接到第二晶体管32的栅极电极和第四晶体管34的栅极电极。第十二晶体管42的第一端子电连接到电源线53，第十二晶体管42的第二端子电连接到第二输出端子27，而第十二晶体管42的栅极电极电连接到第七晶体管37的栅极电极（第一栅极电极和第二栅极电极）。第十三晶体管43的第一端子电连接到电源线53，第十三晶体管43的第二端子电连接到第一输出端子26，而第十三晶体管43的栅极电极电连接到第七晶体管37的栅极电极（第一栅极电极和第二栅极电极）。
在图16C中，第三晶体管33的栅极电极、第十晶体管40的栅极电极和第九晶体管39的第二端子连接的部分称为节点A。此外，第二晶体管32的栅极电极、第四晶体管34的栅极电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子和第十一晶体管41的栅极电极连接的部分称为节点B。
图17A示出了在图16C中所示出的脉冲输出电路应用到第一脉冲输出电路10_1的情况下输入到或者从第一至第五输入端子21至25及第一和第二输出端子26和27输出的信号。
具体而言，第一时钟信号CK1输入到第一输入端子21；第二时钟信号CK2输入到第二输入端子22；第三时钟信号CK3输入到第三输入端子23；起始脉冲输入到第四输入端子24；后续级信号OUT(3)输入到第五输入端子25；第一输出信号OUT(1)(SR)从第一输出端子26输出；而第二输出信号OUT(1)从第二输出端子27输出。
应当指出，在图16C和图17A中，可以通过把节点A设置成浮置状态来附加地提供用于执行自举（bootstrap）操作的电容器。此外，为了保持节点B的电势，可以附加地提供具有一个电连接到节点B的电极的电容器。
图17B示出了包括图17A中所示出的多个脉冲输出电路的偏移寄存器的时序图。应当指出，当偏移寄存器包括在扫描线驱动器电路中时，图17B中的周期61对应于垂直回扫周期，而周期62对应于栅极选择周期。
应当指出，在自举操作之前和之后，如图17A中所示出的那样，设置其中第二电源电势VCC施加到栅极的第九晶体管39具有以下优点。
在没有其中第二电势VCC施加到栅极电极的第九晶体管39的情况下，如果节点A的电势被自举操作升高的话，作为第一晶体管31的第二端子的源极的电势被升高到高于第一电源电势VDD的值。于是，第一晶体管31的源极切换到第一端子侧，即，电源线51侧。因此，在第一晶体管31中，高偏置电压施加并因此有显著的应力施加在栅极和源极之间及栅极和漏极之间，这可能会造成晶体管的劣化。因此，利用其中第二电源电势VCC施加到栅极电极的第九晶体管39，可以防止第一晶体管31的第二端子的电势的增加，同时节点A的电势被自举操作升高了。换句话说，第九晶体管39的设置会降低施加在第一晶体管31的栅极和源极之间的负偏置电压的值。由此，这种实施方式中的电路配置可以减小施加在第一晶体管31的栅极和源极之间的负偏置电压，从而，可以抑制由于应力造成的第一晶体管31的劣化。
应当指出，第九晶体管39可以在任何地方提供，只要第九晶体管39的第一端子和第二端子分别连接到第一晶体管31的第二端子和第三晶体管33的栅极就可以。应当指出，在该实施方式中偏移寄存器包括多个脉冲输出电路的情况下，在比扫描线驱动器电路具有更多级的信号线驱动器电路中，第九晶体管39可以省略，由此可以减少晶体管的数量。
应当指出，氧化物半导体用于第一至第十三晶体管31至43的半导体层，由此薄膜晶体管的断开状态电流可以减小，导通状态电流和场效应迁移率可以以增加，并且晶体管的劣化程度可以减小。由此，电路中的故障可以减少。此外，通过对栅极电极应用高电势，利用氧化物半导体的晶体管的劣化程度小于利用非晶硅的晶体管的劣化程度。因此，即使当第一电源电势VDD提供给第二电源电势VCC向其提供电的电源线的时候，也可以获得类似的操作，并且设置在电路之间的电源线的数量可以减少，由此可以减小电路的尺寸。
应当指出，即使当连接关系改变成使得从第三输入端子23提供给第七晶体管37的栅极电极（第一栅极电极和第二栅极电极）的时钟信号和从第二输入端子22提供给第八晶体管38的栅极电极（第一栅极电极和第二栅极电极）的时钟信号分别从第二输入端子22和第三输入端子23提供的时候，也可以获得类似的效果。在图17A中所示出的偏移寄存器中，第七晶体管37和第八晶体管38的状态改变，使得第七晶体管37和第八晶体管38都导通，然后第七晶体管37断开而第八晶体管38导通，然后第七晶体管37和第八晶体管38都断开；因此，由于第二输入端子22和第三输入端子23电势下降造成的节点B的电势下降，由于第七晶体管37的栅极电极的电势下降和第八晶体管38的栅极电极的电势下降而造成两次。另一方面，在图17A中，当第七晶体管37和第八晶体管38的状态在偏移寄存器中改变，使得第七晶体管37和第八晶体管38都导通，然后第七晶体管37导通而第八晶体管38断开，然后第七晶体管37和第八晶体管38都断开，则由于第二输入端子22和第三输入端子23电势下降造成的节点B的电势下降减少到一次，这是由第八晶体管38的栅极电极的电势下降造成的。因此，其中时钟信号CK3从第三输入端子23提供给第七晶体管37的栅极电极而时钟信号CK2从第二输入端子22提供给第八晶体管38的栅极电极的连接关系是优选的。这是因为节点B电势改变的次数可以减少，由此可以降低噪声。
以这种方式，在第一输出端子26和第二输出端子27的电势保持在L电平的周期中，H-电平信号规则地提供给节点B；由此，可以抑制脉冲输出电路的故障。
（实施方式10）
制造薄膜晶体管，并且具有显示功能的半导体装置（也称为显示装置）可以在像素部分和驱动器电路中利用所述薄膜晶体管来制造。而且，包括薄膜晶体管的驱动器电路的一部分或者整个驱动器电路可以在形成像素部分的衬底之上形成，由此可以获得板上系统。
显示装置包括显示元件。作为显示元件，可以使用液晶元件（也称为液晶显示元件）或者发光元件（也称为发光显示元件）。发光元件在其范畴中包括其亮度由电流或者电压控制的元件，并且具体地包括无机电致发光（EL）元件、有机EL元件等。此外，可以使用其对比度被电效应改变的显示介质，例如电子墨水。
此外，显示装置包括其中密封了显示元件的面板和其中在面板上安装了包括控制器的IC等的模块。此外，元件衬底具有用于向多个像素中的每一个中的显示元件提供电流的部件，其中元件衬底对应于在显示装置的制造处理中在显示元件完成之前的一种实施方式。具体而言，元件衬底可以处于其中只形成显示元件的一个像素电极（也称为像素电极层）的状态、在导电膜形成为像素电极之后和对该导电膜蚀刻形成像素电极之前的状态或者任何其它状态。
应当指出，本说明书中的显示装置指图像显示装置、显示装置或者光源（包括发光装置）。另外，显示装置在其范畴中包括以下模块：包括例如柔性印制电路（FPC）、带式自动结合（TAB）带或者带载封装（TCP）的连接器的模块；具有TAB带或者在其末端具有印制布线板的TCP的模块；及具有通过玻璃覆晶基板（COG）方法直接安装到显示元件上的集成电路（IC）的模块。
将参考图10A1、10A2和10B描述作为半导体装置一种实施方式的液晶显示面板的外观和横截面。图10A1和10A2是面板的平面图，其中薄膜晶体管4010和4011及液晶元件4013利用密封剂4005密封在第一衬底4001和第二衬底4006之间。图10B是沿图10A1和10A2中M-N的横截面视图。
提供密封剂4005，来包围在第一衬底4001之上提供的像素部分4002和扫描线驱动器电路4004。在像素部分4002和扫描线驱动器电路4004之上提供第二衬底4006。因此，像素部分4002和扫描线驱动器电路4004与液晶层4008被第一衬底4001、密封剂4005和第二衬底4006密封到一起。利用单晶半导体膜或者多晶半导体膜在分别制备的衬底之上形成的信号线驱动器电路4003安装在与被第一衬底4001之上的密封剂4005包围的区域不同的区域中。
应当指出，对于单独形成的驱动器电路的连接方法没有特别的限制，并且COG方法、导线结合方法、TAB方法等都可以使用。图10A1示出了其中信号线驱动器电路4003由COG方法安装的例子。图10A2示出了其中信号线驱动器电路4003由TAB方法安装的例子。
在第一衬底4001之上提供的像素部分4002和扫描线驱动器电路4004每个都包括多个薄膜晶体管。作为例子，图10B示出了包括在像素部分4002中的薄膜晶体管4010和包括在扫描线驱动器电路4004中的薄膜晶体管4011。氧化物绝缘层4041、保护性绝缘层4020和绝缘层4021按次序在薄膜晶体管4010和4011之上提供。
包括在实施方式1至5中所描述的氧化物半导体层的任何高度可靠的薄膜晶体管都可以用作薄膜晶体管4010和4011。实施方式1至5中所描述的薄膜晶体管410、449、460和492中的任何一个都可以用作用于驱动器电路的薄膜晶体管4011。薄膜晶体管420、451、470和493中的任何一个都可以用作用于像素的薄膜晶体管4010。在这种实施方式中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
导电层4040在绝缘层4021的一部分上提供，这部分与用于驱动器电路的薄膜晶体管4011中的氧化物半导体层的沟道形成区域重叠。导电层4040在与所述氧化物半导体层的沟道形成区域重叠的位置提供，由此，在BT试验之前和之后薄膜晶体管4011的阈值电压中的变化量可以减少。导电层4040的电势可以与薄膜晶体管4011的栅极电极层的电势相同或者不同。导电层4040还可以充当第二栅极电极层。作为选择，导电层4040的电势可以是GND或者0V，或者导电层4040可以置于浮置状态。
包括在液晶元件4013中的像素电极层4030电连接到薄膜晶体管4010。液晶元件4013的对置电极层4031在第二衬底4006上形成。像素电极层4030、对置电极层4031和液晶层4008彼此重叠的部分对应于液晶元件4013。应当指出，像素电极层4030和对置电极层4031设置有分别充当对准膜的绝缘层4032和绝缘层4033，而液晶层4008夹在像素电极层4030和对置电极层4031之间，其间有绝缘层4032和4033。
应当指出，透光衬底可以用作第一衬底4001和第二衬底4006；可以使用玻璃、陶瓷或者塑料。作为塑料，可以使用纤维增强塑料（FRP）板、聚氟乙烯（PVF）膜、聚酯膜或者丙烯酸树脂膜。
隔离器4035是通过对绝缘膜选择性蚀刻获得并且为了控制像素电极层4030和对置电极层4031之间的距离（单元间隙）而提供的柱形隔离器。作为选择，可以使用球形的隔离器。对置电极层4031电连接到在形成薄膜晶体管4010的衬底之上形成的公共电势线。对置电极层4031和公共电势线可以利用公共连接部分通过布置在一对衬底之间的导电粒子彼此电连接。应当指出，导电粒子包括在密封剂4005中。
作为选择，可以使用呈现蓝相的液晶，对准膜对其是不必要的。蓝相是一种液晶相，它是在胆甾液晶的温度升高时紧挨在胆甾相改变成各向同性相之前生成的。由于蓝相仅仅在窄的温度范围内生成，因此包含大于或者等于5wt%的手性剂的液晶成分用于液晶层4008，以便加宽温度范围。包含呈现蓝相的液晶和手性剂的液晶成分具有小于或者等于1msec的短响应时间而且可选地是各向同性的；因此，对准处理是不必要的而且视角依赖性也小。
此外，这种实施方式的液晶显示装置可以是透射性液晶显示装置或者半透射性液晶显示装置。
在根据这种实施方式的液晶显示装置的例子中，在衬底的外表面上（观看者一侧上）提供偏振板，并且在衬底的内表面上顺序地提供用于显示元件的着色层（彩色过滤器）和电极层；作为选择，偏振板可以在衬底的内表面上提供。偏振板和着色层的分层结构不限于这种实施方式中的那种，而是可以依赖于偏振板和着色层的材料或者制造处理的条件适当地设置。
保护性绝缘层4020可以利用例如类似于实施方式1中所述保护性绝缘层403的材料和方法的材料和方法提供。在这种实施方式中，氮化硅膜通过PCVD方法形成为保护性绝缘层4020。
绝缘层4021可以利用类似于实施方式1中所述平面化绝缘层404的材料和方法的材料和方法提供，而且例如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或者环氧树脂的耐热有机材料可以用于绝缘层4021。除这些有机材料之外，还可以将低介电常数的材料（低-k材料）、基于硅氧烷的树脂、PSG（磷硅酸盐玻璃）、BPSG（硼磷硅酸盐玻璃）等用于绝缘层4021。应当指出，绝缘层4021可以通过堆叠由这些材料形成的多个绝缘膜形成。
应当指出，基于硅氧烷的树脂对应于利用基于硅氧烷的材料作为原材料形成的、包括Si-O-Si键的树脂。基于硅氧烷的树脂可以包括有机基（例如，烷基或者芳基）或者氟基作为代替。此外，有机基可以包括氟基。
对于形成绝缘层4021的方法没有特殊的限制，而且，依赖于材料，可以采用以下方法或者部件，通过例如溅射方法、SOG方法、旋涂方法、浸渍方法、喷涂方法或液滴放电方法（例如，喷墨方法、丝网印刷或者胶印）的方法或者例如刮刀、辊涂机、帘式淋涂机或者刮刀式涂胶机等的工具。绝缘层4021的烘培步骤还用于半导体层的退火，由此可以有效地制造半导体装置。
像素电极层4030和对置电极层4031可以由透光导电材料形成，例如含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡（ITO）、氧化铟锌或者添加氧化硅的氧化铟锡。
作为选择，包含导电高分子（也称为导电聚合物）的导电成分可以用于像素电极层4030和对置电极层4031。利用导电成分形成的像素电极优选地具有小于或者等于10000欧姆/方块的薄层电阻和在550nm的波长下大于或者等于70%的透光率。另外，包含在导电成分中的导电高分子的电阻率优选地小于或者等于0.1Ω·cm。
作为导电高分子，可以使用所谓的π-电子共轭导电聚合物。其例子是聚苯胺或者其衍生物、聚吡咯或者其衍生物、聚噻吩或者其衍生物及两种或者多种这些材料的共聚物。
另外，多种信号和电势从FPC 4018提供给单独形成的信号线驱动器电路4003、扫描线驱动器电路4004或者像素部分4002。
连接端子电极4015是利用与液晶元件4013中所包括的像素电极层4030相同的导电膜形成的。端子电极4016a是利用与薄膜晶体管4011的低电阻漏极区域相同的导电膜形成的，而端子电极4016b是利用与薄膜晶体管4011的源极电极层和漏极电极层相同的导电膜形成的。
连接端子电极4015通过各向异性的导电膜4019电连接到FPC4018中所包括的端子。
应当指出，图10A1、10A2和10B示出了一个例子，其中信号线驱动器电路4003是单独形成的并且安装到第一衬底4001上；但是，这种实施方式不限于这种结构。扫描线驱动器电路可以单独形成，然后安装，或者仅信号线驱动器电路的一部分或者扫描线驱动器电路的一部分可以单独形成，然后安装。
图19示出了液晶显示模块的例子，该显示模块通过使用根据本说明书中所公开的制造方法制造的TFT衬底2600形成为半导体装置。
图19示出了液晶显示模块的例子，其中TFT衬底2600和对置衬底2601利用密封剂2602彼此固定，并且，包括TFT等的像素部分2603、包括液晶层的显示元件2604和着色层2605在衬底之间提供，以便形成显示区域。着色层2605对于实现彩色显示是必需的。在RGB系统中，为像素提供对应于红色、绿色和蓝色的着色层。偏振板2606和2607及漫射板2613在TFT衬底2600和对置衬底2601的外面提供。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性布线板2609连接到TFT衬底2600的布线电路部分2608，并且包括例如控制电路或者电源电路的外部电路。偏振板和液晶层可以堆叠，其间设有延迟板。
对于液晶显示模块，可以使用扭曲向列（TN）模式、平面内切换（IPS）模式、边缘场切换（FFS）模式、多域垂直对准（MVA）模式、图案化的垂直对准（PVA）模式、轴向对称对准的微分子（ASM）模式、光学补偿双折射（OCB）模式、铁电液晶（FLC）模式、反铁电液晶（AFLC）模式等。
通过以上步骤，高度可靠的液晶显示面板可以制造成半导体装置。
（实施方式11）
电子纸的例子将作为半导体装置的一种实施方式来描述。
半导体装置可以用于电子纸，其中电子墨水被电连接到开关元件的元件驱动。电子纸也称为电泳显示装置（电泳显示器）并且有以下优点：它具有与普通纸相同水平的可读性、具有比其它显示装置低的功耗并且它可以制得轻且薄。
电泳显示器可以具有多种模式。电泳显示器包含分散在溶剂或者溶质中的多个微胶囊，每个微胶囊都包含带正电的第一粒子和带负电的第二粒子。通过向微胶囊施加电场，微胶囊中的粒子在彼此相反的方向移动，并且只显示聚集到一侧的粒子的颜色。应当指出，第一粒子和第二粒子包含颜料并且在没有电场的情况下不会运动。此外，第一粒子和第二粒子具有不同的颜色（也可以是无色的）。
以这种方式，电泳显示器利用所谓的介电泳效应，具有高介电常数的衬底通过该效应移动到高电场区域。电泳显示器不需要使用偏振板和对置衬底，而这在液晶显示装置中是必需的，并且电泳显示装置的厚度和重量都减小了。
其中上述微胶囊分散在溶剂中的溶液称为电子墨水。这种电子墨水可以打印到玻璃、塑料、布、纸等的表面上。此外，彩色显示器可以利用彩色过滤器或者包括颜料的粒子来实现。
当多个以上所述的微胶囊适当地排列在有源矩阵衬底之上从而被夹在两个电极之间时，可以完成有源矩阵显示装置，并且显示可以通过对微胶囊施加电场来执行。例如，可以使用利用实施方式1至5中的任何薄膜晶体管的有源矩阵衬底。
应当指出，微胶囊中的第一粒子和第二粒子可以由导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料和磁泳材料或者任意这些材料的合成材料形成。
图18示出了有源矩阵电子纸，作为半导体装置的例子。薄膜晶体管581可以以类似于实施方式1中所述薄膜晶体管的方式形成，并且是包括氧化物半导体层的高度可靠的薄膜晶体管。此外，实施方式2至5中所述的任何薄膜晶体管也都可以用作薄膜晶体管581。
图18中的电子纸是利用扭转球显示系统的例子。扭转球显示系统指代一种方法，其中每个着有黑色和白色的球形粒子排列在第一电极层和第二电极层之间，其中第一电极层和第二电极层是用于显示元件的电极层，并且在第一电极层和第二电极层之间形成电势差，以便控制球形粒子的朝向，从而进行显示。
在衬底580之上形成的薄膜晶体管581是底栅薄膜晶体管并且被与半导体层和绝缘层584接触的绝缘膜583覆盖。薄膜晶体管581的源极电极层或者漏极电极层在绝缘膜583、绝缘层584和绝缘层585中所形成的开口处与第一电极层587接触并电连接到其。球形粒子589在第二衬底596之上形成的第一电极层587和第二电极层588之间提供。每个球形粒子589都包括黑色区域590a、白色区域590b及围绕黑色区域590a和白色区域590b填充了液体的腔体594。围绕球形粒子589的空间用例如树脂的填充剂595填充。第一电极层587对应于像素电极，而第二电极层588对应于公共电极。第二电极层588电连接到在形成薄膜晶体管581的衬底之上提供的公共电势线。利用公共连接部分，第二电极层588和所述公共电势线可以通过在一对衬底之间提供的导电粒子彼此电连接。
作为选择，可以使用电泳元件代替扭转球。使用具有直径大约为10μm至200μm的微胶囊，其中封装了透明液体、带正电的白微粒子和带负电的黑微粒子。在第一电极层和第二电极层之间提供的微胶囊中，当电场由第一电极层和第二电极层施加时，白微粒子和黑微粒子在相反的方向移动，使得可以显示白色或者黑色。利用这种原理的显示元件是电泳显示元件并且通常称为电子纸。电泳显示元件具有比液晶显示元件更高的反射比；由此，不需要辅助光，功耗也低，而且在暗的地方也可以识别显示部分。此外，即使当功率不提供给显示部分时，已经显示了一次的图像也可以保持。因此，即使当具有显示功能的半导体装置（可以简单地称为显示装置或者具有显示装置的半导体装置）远离电波源时，所显示的图像也可以存储。
通过以上步骤，高度可靠的电子纸可以作为半导体装置来制造。
（实施方式12）
发光显示装置的例子将作为半导体装置来描述。作为包括在显示装置中的显示元件，在此描述利用电致发光的发光元件。利用电致发光的发光元件是根据发光材料是有机化合物还是无机化合物来分类的。总的来说，前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过电压向发光元件的施加，电子和孔分别从一对电极注入到包含发光有机化合物的层中，并且电流流动。载流子（电子和空穴）重新组合，并且由此发光有机化合物被激励。发光有机化合物从激励状态返回到基态，由此发射光。由于这种机制，这种发光元件称为电流激励发光元件。
无机EL元件根据其元件结构分成分散型的无机EL元件和薄膜无机EL元件。分散型的无机EL元件包括发光材料粒子散布在粘合剂中的发光层，并且其发光机制是利用施主电平和受主电平的施主-受主重新组合类型的发光。薄膜无机EL元件具有发光层被夹在介电层之间的结构，介电层又夹在电极之间，并且其发光机制是利用金属离子的内壳层电子跃迁的局部类型发光。应当指出，此处，将有机EL元件描述为发光元件。
作为半导体装置的例子，图12示出了像素结构的例子，对其可以应用数字时间灰度级驱动。
描述了可以对其应用数字时间灰度级驱动的像素的结构和操作。在这里，一个像素包括两个n沟道晶体管，其中每个n沟道晶体管都包括作为沟道形成区域的氧化物半导体层。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404和电容器6403。开关晶体管6401的栅极电极连接到扫描线6406。开关晶体管6401的第一电极（源极电极和漏极电极中的一个）连接到信号线6405。开关晶体管6401的第二电极（源极电极和漏极电极中的另一个）连接到驱动晶体管6402的栅极电极。驱动晶体管6402的栅极电极通过电容器6403连接到电源线6407。驱动晶体管6402的第一电极连接到电源线6407。驱动晶体管6402的第二电极连接到发光元件6404的第一电极（像素电极）。发光元件6404的第二电极对应于公共电极6408。该公共电极6408电连接到在相同衬底之上提供的公共电势线。
发光元件6404的第二电极（公共电极6408）设置成低电源电势。应当指出，该低电源电势低于为电源线6407设置的高电源电势。例如，GND或者0V可以作为该低电源电势给出。高电源电势和低电源电势之间的电势差施加到发光元件6404，使得电流流过发光元件6404，由此发光元件6404发光。为了使发光元件6404发光，每个电势都设置成使得高电源电势和低电源电势之间的电势差大于或者等于发光元件6404的正向阈值电压。
应当指出，驱动晶体管6402的栅极电容可以用作电容器6403的替代，从而使得电容器6403可以省略。驱动晶体管6402的栅极电容可以在沟道区域和栅极电极之间形成。
在采用电压输入电压驱动方法的情况下，视频信号输入到驱动晶体管6402的栅极电极，使得驱动晶体管6402处于两种状态中的任意一种：充分接通或者关断。即，驱动晶体管6402在线性区域中工作。由于驱动晶体管6402工作在线性区域中，因此比电源线6407的电压高的电压施加到驱动晶体管6402的栅极电极。应当指出，大于或者等于电源线+驱动晶体管6402的Vth之和的电压施加到信号线6405。
在采用模拟灰度级驱动代替数字时间灰度级驱动的情况下，与图12中相同的像素结构可以通过改变信号输入而采用。
在执行模拟灰度级驱动的情况下，大于或者等于发光元件6404的正向电压与驱动晶体管6402的Vth之和的电压施加到驱动晶体管6402的栅极电极。发光元件6404的正向电压指示获得期望亮度的电压，并且至少包括正向阈值电压。输入驱动晶体管6402通过其工作在饱和区域的视频信号，使得电流可以提供给发光元件6404。为了在饱和区域中操作驱动晶体管6402，电源线6407的电势设置成比驱动晶体管6402的栅极电势高。当使用模拟视频信号时，对应于该视频信号的电流可以提供给发光元件6404，从而可以执行模拟灰度级驱动。
应当指出，图12中所示出的像素结构不限于以上所述的。例如，开关、电阻器、电容器、晶体管、逻辑电路等都可以添加到图12中所示出的像素。
接下来，将参考图13A至13C描述发光元件的结构。在这里，将利用n沟道驱动TFT作为例子来描述像素的横截面结构。用于充当在图13A、13B和13C中所示出的半导体装置中使用的驱动TFT的TFT 7001、7011和7021可以以类似于布置在实施方式1中所述像素中的薄膜晶体管的方式形成，并且是每个都包括氧化物半导体层的高度可靠的薄膜晶体管。作为选择，布置在实施方式2至5任何一个中所述像素中的薄膜晶体管也可以用作TFT 7001、7011和7021。
薄膜晶体管和发光元件在衬底之上形成。为了提取从发光元件发射的光，阳极和阴极中的至少一个需要是透明的。发光元件可以具有：顶部发射结构，其中光是通过与衬底相对的表面提取的；底部发射结构，其中光是通过衬底侧的表面提取的；或者双发射结构，其中光是通过与衬底相对的表面和衬底侧的表面提取的。图12中所示出的像素结构可以应用到具有任意这些发射结构的发光元件。
参考图13A描述具有顶部发射结构的发光元件。
图13A是在充当驱动TFT的TFT 7001是n沟道TFT并且从发光元件7002发射的光通过阳极7005的情况下像素的横截面视图。在图13A中，发光元件7002的阴极7003电连接到充当驱动TFT的TFT7001，并且发光层7004和阳极7005依次堆叠到阴极7003之上。阴极7003可以利用多种导电材料形成，只要它们具有低功函数并反射光就可以。例如，优选地使用Ca、Al、MeAg、AlLi等。发光层7004可以利用单个层或者堆叠的多个层形成。当发光层7004利用多个层形成时，发光层7004是通过在阴极7003之上依次堆叠电子注入层、电子运输层、发光层、空穴运输层和空穴注入层来形成的。应当指出，没有必要形成全部这些层。阳极7005利用透光导电膜形成，例如，含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡（ITO）、氧化铟锌或者添加氧化硅的氧化铟锡的膜。
此外，在相邻像素中的阴极7003和阴极7008之间提供堤（bank）7009，从而覆盖阴极7003和7008的边缘。堤7009是利用聚酰亚胺、丙烯酸、聚酰胺、环氧等的有机树脂膜；无机绝缘膜；或者有机聚硅氧烷形成的。利用感光树脂材料形成堤7009使得其侧表面是具有连续曲率的斜面是特别优选的。当感光树脂材料用于堤7009时，可以省略形成抗蚀剂掩膜的步骤。
发光元件7002对应于发光层7004夹在阴极7003和阳极7005之间的区域。在图13A所示出的像素中，光从发光元件7002发射到阳极7005侧，如箭头所指示的。
接下来，参考图13B描述具有底部发射结构的发光元件。图13B是在驱动TFT 7011是n沟道TFT且光从发光元件7012发射到阴极7013侧的情况下的像素的横截面视图。在图13B中，发光元件7012的阴极7013在电连接到驱动TFT 7011的透光导电膜7017之上形成，并且发光层7014和阳极7015依次堆叠在阴极7013之上。应当指出，可以形成用于反射或者阻止光的挡光膜7016，从而当阳极7015具有透光属性时覆盖阳极7015。阴极7013可以利用象图13A情况下的多种导电材料形成，只要它们具有低功函数就可以。应当指出，阴极7013形成为可以透射光的厚度（优选地是大约5nm至30nm）。例如，20nm厚的铝膜可以用作阴极7013。就象在图13A的情况中那样，发光层7014可以利用单个层或者堆叠的多个层形成。阳极7015不必透光，但是可以利用象图13A情况下的透光导电材料形成。对于挡光膜7016，例如可以使用反射光的金属等；但是，挡光膜7016不限于金属膜。例如，可以使用添加了黑色颜料的树脂等。
此外，在相邻像素中的导电膜7017和导电膜7018之间提供堤7019，从而覆盖导电膜7017和7018的边缘。堤7019可以利用聚酰亚胺、丙烯酸、聚酰胺、环氧等的有机树脂膜；无机绝缘膜；或者有机聚硅氧烷形成。利用感光树脂材料形成堤7019使得其侧表面是具有连续曲率的斜面是特别优选的。当感光树脂材料用于堤7019时，可以省略形成抗蚀剂掩膜的步骤。
发光元件7012对应于发光层7014夹在阴极7013和阳极7015之间的区域。在图13B所示出的像素中，光从发光元件7012发射到阴极7013侧，如箭头所指示的。
接下来，参考图13C描述具有双发射结构的发光元件。在图13C中，发光元件7022的阴极7023是在电连接到驱动TFT 7021的透光导电膜7027之上形成的，并且发光层7024和阳极7025顺序地堆叠在阴极7023之上。就象在图13A的情况下那样，阴极7023可以利用多种材料形成，只要它们是具有低功函数的导电材料就可以。应当指出，阴极7023形成为可以透光的厚度。例如，20nm厚的铝膜可以用作阴极7023。就象在图13A的情况下那样，发光层7024可以利用单个层或者堆叠的多个层形成。阳极7025可以利用象图13A情况下的透光导电材料形成。
此外，在相邻像素中的导电膜7027和导电膜7028之间提供堤7029，从而覆盖导电膜7027和7028的边缘。堤7029可以利用聚酰亚胺、丙烯酸、聚酰胺、环氧等的有机树脂膜；无机绝缘膜；或者有机聚硅氧烷形成。利用感光树脂材料形成堤7029使得其侧表面是具有连续曲率的斜面是特别优选的。当感光树脂材料用于堤7029时，可以省略形成抗蚀剂掩膜的步骤。
发光元件7022对应于阴极7023、发光层7024和阳极7025彼此重叠的区域。在图13C所示出的像素中，光从发光元件7022发射到阳极7025侧和阴极7023侧，如由箭头所指示的。
应当指出，尽管有机EL元件在这里作为发光元件进行了描述，但是无机EL元件也可以作为发光元件提供。
应当指出，描述了其中控制发光元件的驱动的薄膜晶体管（驱动TFT）电连接到发光元件的例子；作为选择，可以采用其中用于电流控制的TFT连接在驱动TFT和发光元件之间的结构。
应当指出，半导体装置的结构不限于图13A至13C中所示出的那些，并且可以基于本说明书中所公开的技术以各种方式修改。
接下来，将参考图11A和11B描述作为半导体装置的一种实施方式的发光显示面板（也称为发光面板）的外观和横截面。图11A是面板的平面图，其中在第一衬底之上形成的薄膜晶体管和发光元件利用密封剂密封在第一衬底和第二衬底之间。图11B是沿图11A中H-I的横截面视图。
提供密封剂4505，从而围绕像素部分4502、信号线驱动器电路4503a和4503b及在第一衬底4501之上提供的扫描线驱动器电路4504a和4504b。此外，第二衬底4506在像素部分4502、信号线驱动器电路4503a和4503b及扫描线驱动器电路4504a和4504b之上提供。因此，像素部分4502、信号线驱动器电路4503a和4503b及扫描线驱动器电路4504a和4504b与填充物4507通过第一衬底4501、密封剂4505和第二衬底4506密封到一起。以这种方式，面板优选地与保护性膜（例如层压膜或者紫外线固化树脂膜）或者具有高气密性和很少脱气的覆盖材料封装（密封）到一起，从而使面板不暴露到外部空气中。
在第一衬底4501之上形成的像素部分4502、信号线驱动器电路4503a和4503b及扫描线驱动器电路4504a和4504b每个都包括多个薄膜晶体管。包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动器电路4503a中的薄膜晶体管4509作为例子在图11B中示出。
在实施方式1至5中所描述的包括氧化物半导体层的任何高度可靠的薄膜晶体管都可以用作薄膜晶体管4509和4510。实施方式1至5中所描述的任何薄膜晶体管410、460、449和492都可以用作用于驱动器电路的薄膜晶体管4509。任何一个薄膜晶体管420、451、470和493都可以用作用于像素的薄膜晶体管4510。在这种实施方式中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
导电层4540在绝缘层4544的一部分之上提供，其中该部分与用于驱动器电路的薄膜晶体管4509中的氧化物半导体层的沟道形成区域重叠。导电层4540在与氧化物半导体层的沟道形成区域重叠的位置提供，由此在BT试验前后薄膜晶体管4509的阈值电压的变化量可以减小。导电层4540的电势可以与薄膜晶体管4509中的栅极电极层的电势相同或者不同。导电层4540还可以充当第二栅极电极层。作为选择，导电层4540的电势可以是GND或者0V，或者导电层4540可以置于浮置状态。
在薄膜晶体管4509中，氧化物绝缘层4541是与包括沟道形成区域的半导体层接触地形成的。该氧化物绝缘层4541可以利用类似于实施方式1中所述氧化物绝缘层416的材料与方法的材料与方法形成。此外，充当平面化绝缘膜的绝缘层4544覆盖薄膜晶体管，从而减小薄膜晶体管的表面不匀性。在这里，作为氧化物绝缘层4541，根据实施方式1通过溅射方法形成氧化硅膜。
此外，保护性绝缘层4543在薄膜晶体管4509和4510之上形成。保护性绝缘层4543可以利用类似于实施方式1中所述保护性绝缘层403的材料与方法的材料与方法形成。在这里，氮化硅膜通过PCVD方法形成为保护性绝缘层4543。
绝缘层4544作为平面化绝缘膜形成。绝缘层4544可以利用类似于实施方式1中所述平面化绝缘层404的材料与方法的材料与方法形成。在这里，丙烯酸树脂用于绝缘层4544。
此外，作为包括在发光元件4511中的像素电极的第一电极层4517电连接到薄膜晶体管4510的源极电极层或者漏极电极层。应当指出，发光元件4511的结构不限于这种实施方式中所示出的分层结构，其包括第一电极层4517、电致发光层4512和第二电极层4513。依赖于从发光元件4511提取光的方向等，发光元件4511的结构可以适当地改变。
堤4520利用有机树脂膜、无机绝缘膜或者有机聚硅氧烷形成。利用感光材料形成堤4520并且在第一电极层4517之上形成开口使得该开口的侧壁是具有连续曲率的斜面是特别优选的。
电致发光层4512可以利用单个层或者多个堆叠的层形成。
保护性膜可以在第二电极层4513和堤4520之上形成，以便防止氧、氢、湿气、二氧化碳等进入发光元件4511。作为保护性膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
此外，多个信号和电势从FPC 4518a和4518b提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b或者像素部分4502。
连接端子电极4515是由与用于发光元件4511中所包括的第一电极层4517相同的导电膜形成的。端子电极4516a是利用与用于薄膜晶体管4509的低电阻漏极区域相同的导电膜形成的，而端子电极4516b是利用与用于薄膜晶体管4509的源极电极层和漏极电极层相同的导电膜形成的。
连接端子电极4515通过各向异性导电膜4519电连接到包括在FPC 4518a中的端子。
在从发光元件4511提取光的方向中定位的衬底需要具有透光属性。在那种情况下，例如玻璃板、塑料板、聚酯膜或者丙烯酸树脂膜的透光材料用于衬底。
作为填充物4507，除了例如氮或者氩的惰性气体，还可以使用紫外线固化树脂或者热固树脂。例如，可以使用PVC（聚氯乙烯）、丙烯酸树脂、聚酰亚胺、环氧树脂、硅树脂、PVB（聚乙烯醇缩丁醛）或者EVA（乙烯-醋酸乙烯）。例如，氮可以用于填充物。
如果需要，可以在发光元件4511的发光表面上适当地提供例如偏振板、圆偏振板（包括椭圆偏振板）、延迟板（四分之一波板或者半波板）或者彩色过滤器的光学膜。另外，偏振板或者圆偏振板可以设置有抗反射膜。例如，可以执行防眩光处理，通过该处理，反射的光可以通过表面上的凸起和下陷散射，从而减少眩光。
在单独制备的衬底之上利用单晶半导体膜或者多晶半导体膜形成的驱动器电路可以作为信号线驱动器电路4503a和4503b及扫描线驱动器电路4504a和4504b安装。作为选择，只有信号线驱动器电路或者其一部分，或者只有扫描线驱动器电路或者其一部分，可以单独形成并安装。这种实施方式不限于图11A和11B中所示出的结构。
通过以上步骤，高度可靠的发光显示装置（显示面板）可以作为半导体装置制造。
（实施方式13）
本说明书中所公开的半导体装置可以应用到电子纸。电子纸可以用于所有领域中的电子装置，只要它们显示数据即可。例如，电子纸可以应用到电子书阅读器（电子书）、海报、例如火车的交通工具中的广告、或者例如信用卡的各种卡的显示。图20示出了电子装置的例子。
图20示出了电子书阅读器2700的例子。例如，电子书阅读器2700包括两个壳体，壳体2701和壳体2703。壳体2701和壳体2703与铰链2711组合到一起，使得电子书阅读器2700可以利用铰链2711作为轴打开和闭合。这种结构使电子书阅读器2700可以象纸质书一样操作。
显示部分2705和显示部分2707分别结合到壳体2701和壳体2703中。显示部分2705和显示部分2707可以显示一个图像或者不同的图像。在显示部分2705和显示部分2707显示不同图像的情况下，例如，右侧的显示部分（图20中的显示部分2705）可以显示文字图像，而左侧的显示部分（图20中的显示部分2707）可以显示不同类型的图像。
图20示出了其中壳体2701设置有操作部分等的例子。例如，壳体2701设置有电源开关2721、操作键2723、扬声器2725等。页面可以利用操作键2723来翻动。应当指出，键盘、定点装置等可以在与壳体的显示部分相同的表面上提供。此外，外部连接端子（耳机端子、USB端子、可连接到例如AC适配器和USB电缆的各种电缆等的端子等）、记录介质插入部分等可以在壳体的背面或者侧面上提供。此外，电子书阅读器2700可以具有电子词典的功能。
电子书阅读器2700可以配置成无线地发送和接收数据。通过无线通信，所期望的书籍数据等可以从电子书服务器购买和下载。
（实施方式14）
本说明书中所公开的半导体装置可以应用到多种电子装置（包括游戏机）。这种电子装置的例子是电视机（也称为电视或者电视接收器）、计算机等的监视器、例如数码照相机或者数码摄像机的照相机、数码相框、移动电话手机（也称为移动电话或者移动电话装置）、便携式游戏机、便携式信息终端、音频再现装置、例如弹子机的大尺寸游戏机，等等。
图21示出了电视机9600的例子。在电视机9600中，显示部分9603结合到壳体9601中。显示部分9603可以显示图像。在这里，壳体9601是由支架9605支撑的。
电视机9600可以利用壳体9601的操作开关或者独立的遥控器9610来操作。利用遥控器9610的操作键9609，可以切换频道并且可以控制音量，由此可以控制显示在显示部分9603上的图像。此外，遥控器9610可以设置有显示部分9607，用于显示从遥控器9610输出的数据。
应当指出，电视机9600设置有接收器、调制解调器等。利用接收器，可以接收一般的TV广播。此外，当显示装置经调制解调器利用或者不利用电线连接到通信网络时，可以执行单向（从发送器到接收器）或者双向（在发送器和接收器之间或者在接收器之间）信息通信。
图21B示出了数码相框9700的例子。例如，在数码相框9700中，显示部分9703结合到壳体9701中。显示部分9703可以显示多种图像。例如，显示部分9703可以显示利用数码照相机等拍摄的图像数据并用作一般的相框。
应当指出，数码相框9700设置有操作部分、外部连接端子（USB端子、可连接到例如USB电缆的多种电缆的端子，等等）、记录介质插入部分等。尽管这些部件可以在与显示部分相同的表面上提供，但是为了设计美观，优选地是在侧面或者背面提供它们。例如，存储利用数码照相机拍摄的图像数据的存储器插入到数码相框的记录介质插入部分中并且加载数据，由此所加载数据的图像可以显示在显示部分9703上。
数码相框9700可以配置成无线地发送和接收数据。通过无线通信，可以加载期望的图像数据以进行显示。
图22A是便携式游戏机并且是由利用连接部分9893连接的两个壳体（壳体9881和壳体9891）构成的，使得便携式游戏机可以打开或者折叠。显示部分9882和显示部分9883分别结合到壳体9881和壳体9891中。此外，图22A中所示出的便携式游戏机设置有扬声器部分9884、记录介质插入部分9886、LED灯9890、输入部件（操作键9885、连接端子9887、传感器9888（具有测量力、移位、位置、速度、加速度、角速度、旋转数量、距离、光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、射线、流速、湿度、梯度、振动、气味或者红外线的功能）和麦克风9889）等。勿庸置疑，便携式游戏机的结构不限于以上所述，并且设置有至少本说明书中所公开半导体装置的其它结构也可以采用。便携式游戏机可以适当地包括其它辅助装置。图22A中所示出的便携式游戏机具有读取存储在记录介质中的程序或者数据以便把它显示到显示部分上的功能，及通过无线通信与另一便携式游戏机共享信息的功能。应当指出，图22A中所示出的便携式游戏机的功能不限于以上所述的那些，并且便携式游戏机可以具有多种功能。
图22B示出了作为大尺寸游戏机的投币式游戏机9900的例子。在投币式游戏机9900中，显示部分9903结合到壳体9901中。此外，投币式游戏机9900还包括操作部件，例如起动杆或者停止开关、投币口、扬声器等。勿庸置疑，投币式游戏机9900的结构不限于以上所述，并且设置有至少本说明书中所公开半导体装置的其它结构也可以采用。投币式游戏机9900可以适当地包括其它辅助装置。
图23A是示出便携式计算机的例子的立体图。
在图23A中所示出的便携式计算机中，具有显示部分9303的顶部壳体9301和具有键盘9304的底部壳体9302可以通过闭合连接顶部壳体9301和底部壳体9302的铰链单元彼此重叠。图23A中所示出的便携式计算机是很方便携带的。此外，在使用键盘输入数据的情况下，铰链单元打开，使得用户可以输入数据，该数据在显示部分9303看到。
除了键盘9304，底部壳体9302还包括定点装置9306，可以利用其执行输入。当显示部分9303是触摸面板时，用户可以通过触摸显示部分的一部分来输入数据。底部壳体9302包括例如CPU的运算功能部分或者硬盘。此外，底部壳体9302还包括外部连接端口9305，例如遵循USB通信标准的通信电缆的另一装置可以插入到其中。
顶部壳体9301还包括可以通过滑到其中而储存到顶部壳体9301中的显示部分9307。利用显示部分9307，可以实现大显示屏幕。此外，用户可以调整可以储存的显示部分9307的屏幕角度。如果可以储存的显示部分9307是触摸面板，则用户可以通过触摸可以储存的显示部分9307的一部分来输入数据。
可以储存到顶部壳体9301中的显示部分9303或者显示部分9307是利用例如液晶显示面板或者利用有机发光元件、无机发光元件等的发光显示面板的图像显示装置形成的。
此外，图23A中所示出的便携式计算机可以设置有接收器等，并且可以接收TV广播以便在显示部分上显示图像。用户可以通过滑动并暴露显示部分9370并调整其角度来用显示部分9307的整个屏幕观看TV广播，同时连接顶部壳体9301和底部壳体9302的铰链单元关闭。在这种情况下，铰链单元不打开，并且显示不在显示部分9303上进行。此外，只执行用于显示TV广播的电路的启动。由此，功耗可以最小化，这对于电池容量有限的便携式计算机是有用的。
图23B是用户可以象手表一样戴在手腕上的移动电话的例子的透视图。
这种移动电话形成为具有包括具有至少电话功能的通信装置和电池的主体；使主体可以戴到手腕上的带子部分9204；用于调整带子部分9204适合手腕的调整部分9205；显示部分9201；扬声器9207；及麦克风9208。
此外，主体包括操作开关9203。操作开关9203可以具有对应的功能，例如，除了充当电源开关、用于切换显示的开关、用于指示开始拍摄图像的开关等等之外当按下按钮时可以充当用于启动互联网节目的开关。
通过利用手指或者输入笔触摸显示部分9201、操作操作开关9203或者把语音输入到麦克风9208，用户可以把数据输入到该移动电话中。在图23B中，显示按钮9292显示在显示部分9201上。用户可以通过用手指等触摸显示按钮9202来输入数据。
另外，所述主体还包括照相机部分9206，其中照相机部分9206包括把目标的图像转换成电子图像信号的图像拾取设备，其中目标的图像是通过照相机透镜形成的。应当指出，照相机部分不是必需提供的。
图23B中所示出的移动电话设置有TV广播的接收器等，并且可以通过接收TV广播在显示部分9201上显示图像。此外，移动电话可以设置有例如存储器的存储器装置等，并且可以在存储器中记录TV广播。图23B中所示出的移动电话可以具有收集例如GPS的位置信息的功能。
例如液晶显示面板或者利用有机发光元件、无机发光元件等的发光显示面板的图像显示装置用作显示部分9201。图23B中所示出的移动电话是小而轻的，并且电池容量有限。为此，可以用低功耗来驱动的面板优选地用作用于显示部分9201的显示装置。
应当指出，尽管图23B示出了戴到手腕上的电子装置，但是该实施方式不限于此，只要电子装置是便携式的就可以。
（实施方式15）
在这种实施方式中，作为半导体装置的一种模式，将参考图24至图37描述包括实施方式1至5的任何一个中所描述的薄膜晶体管的显示装置的例子。在该实施方式中，将参考图24至图37描述液晶显示装置的例子，其中液晶元件用作显示元件。实施方式1至5的任何一个中所描述的薄膜晶体管可以用作在图24至图37中的每个液晶显示装置中所使用的TFT 628和629。TFT 628和629可以通过类似于实施方式1至5的任何一个中所述的处理来制造，并且具有卓越的电子特性和高可靠性。TFT 628和TFT 629是沟道蚀刻的薄膜晶体管，在其每一个中都利用氧化物半导体层形成沟道形成区域。
首先，描述垂直对准（VA）液晶显示装置。VA液晶显示装置具有一种形式，其中液晶显示面板的液晶分子的对准是受控制的。在VA液晶显示装置中，当不施加电压时，液晶分子在垂直方向关于面板表面对准。在这种实施方式中，特别地，像素分成几个区域（子像素），并且分子在其各自的区域中在不同的方向对准。这称为多域或者多域设计。以下描述多域设计的液晶显示装置。
图25和图26分别示出了像素电极和对置电极。图25是显示形成像素电极的衬底侧的平面图。图24示出了沿图25中截面线E-F的横截面结构。图26是显示形成对置电极的衬底侧的平面图。以下描述是参考这些图进行的。
在图24中，设置有TFT 628的衬底600、连接到TFT 628的像素电极层624和存储电容器部分630与设置有对置电极层640等的对置衬底601重叠，并且液晶注入到衬底600和对置衬底601之间。
对置衬底601设置有着色膜636和对置电极层640，并且突起644是在对置电极层640上形成的。对准膜648在像素电极层624之上形成，并且对准膜646类似地在对置电极层640和突起644上形成。液晶层650在衬底600和对置衬底601之间形成。
TFT 628、连接到TFT 628的像素电极层624和存储电容器部分630是在衬底600之上形成的。像素电极层624连接到TFT 628，即，通过接触孔623连接到布线618a和布线618b，其中接触孔623穿过覆盖存储电容器部分630的绝缘膜620、覆盖绝缘膜620的绝缘膜696和覆盖绝缘膜696的绝缘膜622。在实施方式1至5任何一个中所述的薄膜晶体管都可以适当地用作TFT 628。另外，存储电容器部分630包括与TFT 628的栅极布线602同时形成的第一电容器布线604、栅极绝缘膜及与布线616同时形成的第二电容器布线617a和第二电容器布线617b。
像素电极层624、液晶层650和对置电极层640彼此重叠，由此形成液晶元件。
例如，像素电极层624利用实施方式1中所述的材料形成。像素电极层624设置有狭缝625。提供狭缝625以控制液晶的对准。
图25中示出的TFT 629、连接到TFT 629的像素电极层626和存储电容器部分631可以以类似于TFT 628、像素电极层624和存储电容器部分630的方式形成。TFT 628和629都连接到布线616。这种液晶显示面板的一个像素包括像素电极层624和626。
图26示出了对置衬底侧的平面结构。对置电极层640优选地是利用类似于像素电极层624的材料形成的。控制液晶对准的突起644在对置电极层640上形成。应当指出，在图26中，像素电极层624和626是由虚线表示的，并且对置电极层640与像素电极层624和626彼此重叠。
图27示出了这种像素结构的等效电路。TFT 628和629都连接到栅极布线602和布线616。在该情况下，当电容器布线604和电容器布线605的电势彼此不同时，液晶元件651和652的操作可以变化。换句话说，通过电容器布线604和605的电势的单独控制，液晶的对准被精确地控制并且视角增大了。
当电压施加到设置有狭缝625的像素电极层624时，变形的电场（倾斜电场）在狭缝625的附近生成。对置衬底601侧上的突起644和狭缝625交替排列，使得倾斜电场有效地生成，从而控制液晶的对准，由此液晶对准的方向依赖该定位而变化。换句话说，液晶显示面板的视角通过多域增大了。
接下来，与上述装置不同的VA液晶显示装置将参考图28、图29、图30和图31来描述。
图28和29示出了VA液晶显示面板的像素结构。图29是衬底600的平面图。图28示出了沿图29中截面线Y-Z的横截面结构。以下描述将参考这两个图给出。
在这种像素结构中，在一个像素中提供多个像素电极，并且TFT连接到每个像素电极。多个TFT是由不同的栅极信号驱动的。换句话说，施加到多域像素中单个像素电极的信号是彼此独立地控制的。
像素电极层624经布线618通过穿过绝缘膜620、696和622的接触孔623连接到TFT 628。像素电极层626经布线619通过穿过绝缘膜620、696和622的接触孔627连接到TFT 629。TFT 628的栅极布线602与TFT 629的栅极布线603分开，使得可以提供不同的栅极信号。另一方面，充当数据线的布线616由TFT 628和629共享。实施方式1至5任何一个中所描述的薄膜晶体管可以适当地用作TFT628和629中的每一个。应当指出，第一栅极绝缘膜606a和第二栅极绝缘膜606b是在栅极布线602、栅极布线603和电容器布线690之上形成的。
像素电极层624的形状与像素电极层626的形状不同，并且像素电极层被狭缝625分开。像素电极层626形成为包围像素电极层624扩展成V形的外侧。使得由TFT 628施加到像素电极层624的电压与由TFT 629施加到像素电极层626的电压不同，由此控制液晶的对准。图31示出了这种像素结构的等效电路。TFT 628连接到栅极布线602，而TFT 629连接到栅极布线603。TFT 628和629都连接到布线616。当不同的栅极信号提供给栅极布线602和603时，液晶元件651和652的操作可以变化。换句话说，TFT 628和629的操作是被单独控制的，以便精确地控制液晶元件651和652中液晶的对准，这导致更宽的视角。
对置衬底601设置有着色膜636和对置电极层640。平面化膜637在着色膜636和对置电极层640之间形成，以防止液晶的对准失调。图30示出了对置衬底侧的平面结构。对置电极层640是由不同的像素共享的电极，并且形成狭缝641。像素电极层624和626中的狭缝641和625交替排列，使得倾斜电场有效地生成，由此可以控制液晶的对准。相应地，液晶对准的方向也可以依赖该定位而变化，这导致更宽的视角。应当指出，在图30中，在衬底600之上形成的像素电极层624和626是由虚线表示的，并且对置电极层640与像素电极层624和626彼此重叠。
对准膜648在像素电极层624和像素电极层626之上形成，并且对置电极层640类似地设置有对准膜646。液晶层650在衬底600和对置衬底601之间形成。像素电极层624、液晶层650和对置电极层640彼此重叠，形成第一液晶元件。像素电极层626、液晶层650和对置电极层640彼此重叠，形成第二液晶元件。图28、图29、图30、图31和图32中所示出的显示面板的像素结构是多域结构，其中在一个像素中提供了第一液晶元件和第二液晶元件。
接下来，描述水平电场模式中的液晶显示装置。在水平电场模式中，电场关于单元中的液晶分子在水平方向施加，由此液晶被驱动成表达灰度级。利用这种方法，视角可以增大到大约180°。在下文中，描述水平电场模式中的液晶显示装置。
在图32中，在其上形成电极层607、TFT 628和连接到TFT 628的像素电极层624的衬底600与对置衬底601重叠，并且液晶注入到衬底600和对置衬底601之间。对置衬底601设置有着色膜636、平面化膜637等。应当指出，对置电极不在对置衬底601侧提供。此外，液晶层650在衬底600和对置衬底601之间形成，并且在液晶层650与衬底600和对置衬底601之间提供对准膜646和648。
电极层607、连接到电极层607的电容器布线604和作为实施方式1至5任何一个中所述薄膜晶体管的TFT 628在衬底600之上形成。电容器布线604可以与TFT 628的栅极布线602同时形成。实施方式1至5任何一个中所述的薄膜晶体管可以用作TFT 628。电极层607可以利用类似于实施方式1至5任何一个中所述像素电极层的材料形成。电极层607差不多是以像素形式划分的。应当指出，栅极绝缘膜606是在电极层607和电容器布线604之上形成的。
TFT 628的布线616和618在栅极绝缘膜606之上形成。布线616是在液晶显示面板中在一个方向延伸的数据线，并且充当TFT 628的源极和漏极电极中的一个，其中视频信号通过该数据线传播。布线618充当源极和漏极电极中的另一个并且连接到像素电极层624。
绝缘膜620在布线616和618之上形成，并且绝缘膜696在绝缘膜620之上形成。在绝缘膜696之上，形成通过在绝缘膜620和696中形成的接触孔623连接到布线618的像素电极层624。像素电极层624是利用类似于实施方式1至5任何一个中所述像素电极的材料形成的。
以这种方式，TFT 628和连接到TFT 628的像素电极层624在衬底600之上形成。应当指出，存储电容器是利用电极层607和像素电极层624形成的。
图33是示出像素电极的结构的平面图。图32示出了沿图33中线O-P的横截面结构。像素电极层624设置有狭缝625。提供狭缝625以控制液晶的对准。在该情况下，在电极层607和像素电极层624之间生成电场。在电极层607和像素电极层624之间形成的栅极绝缘膜606的厚度是50nm至200nm，这比2μm至10μm液晶层的厚度小得多。由此，电场基本上与衬底600平行地（在水平方向）生成。液晶的对准是利用该电场控制的。通过使用在基本上与衬底平行的方向的电场，液晶分子水平旋转。在该情况下，液晶分子在任何状态下都水平对准，由此对比度等较少受视角的影响，这导致更宽的视角。此外，由于电极层607和像素电极层624都是透光电极，因此孔径比可以提高。
接下来，描述水平电场模式中的液晶显示装置的不同例子。
图34和图35示出了IPS模式中的液晶显示装置的像素结构。图35是平面图。图34示出了沿图35中线V-W的横截面结构。以下描述是参考这两个图给出的。
在图34中，在其上形成TFT 628和连接到TFT 628的像素电极层624的衬底600与对置衬底601重叠，而且液晶注入到衬底600和对置衬底601之间。对置衬底601设置有着色膜636、平面化膜637等。应当指出，对置电极不在对置衬底601侧上提供。液晶层650在衬底600和对置衬底601之间形成，并且在液晶层650与衬底600和对置衬底601之间提供对准膜646和648。
实施方式1至5任何一个中所述的公共电势线609和TFT 628在衬底600之上形成。公共电势线609可以与TFT 628的栅极布线602同时形成。实施方式1至5任何一个中所述的薄膜晶体管可以用作TFT628。
TFT 628的布线616和618在栅极绝缘膜606之上形成。布线616是在液晶显示面板中在一个方向延伸的数据线，并且充当TFT 628的源极和漏极电极中的一个，其中视频信号通过该数据线传播。布线618充当源极和漏极电极中的另一个并且连接到像素电极层624。
绝缘膜620在布线616和618之上形成，并且绝缘膜696在绝缘膜620之上形成。在绝缘膜696之上，形成通过在绝缘膜620和696中形成的接触孔623连接到布线618的像素电极层624。像素电极层624是利用类似于实施方式1至5任何一个中所述像素电极的材料形成的。应当指出，如图35中所示出的，形成像素电极层624，使得像素电极层624和与公共电势线609同时形成的梳状电极可以生成水平电场。另外，像素电极层624形成为使得像素电极层624的梳齿部分及与公共电势线609同时形成的梳状电极的梳齿部分交替排列。
液晶的对准是由在施加到像素电极层624的电势和公共电势线609的电势之间生成的电场控制的。通过使用在与衬底基本平行的方向中的电场，液晶分子水平旋转。在该情况下，液晶分子在任何状态下都是水平对准的，由此对比度等较少受视角的影响，这导致更宽的视角。
以这种方式，TFT 628和连接到TFT 628的像素电极层624在衬底600之上形成。存储电容器利用栅极绝缘膜606、公共电势线609和电容器电极615形成。电容器电极615和像素电极层624通过接触孔633彼此连接。
接下来，描述TN模式中的液晶显示装置的模式。
图36和37示出了TN模式中的液晶显示装置的像素结构。图37是平面图。图36示出了沿图37中线K-L的横截面结构。以下描述是参考这两个图给出的。
像素电极层624通过在绝缘膜620和696中形成的接触孔623经布线618连接到TFT 628。充当数据线的布线616连接到TFT628。实施方式1至5任何一个中所述的TFT可以用作TFT 628。
像素电极层624是利用实施方式1至5任何一个中所述的像素电极形成的。电容器布线604可以与TFT 628的栅极布线602同时形成。栅极绝缘膜606在栅极布线602和电容器布线604之上形成。存储电容器是利用电容器布线604、电容器电极615及电容器布线604与电容器电极615之间的栅极绝缘膜606形成的。电容器电极615和像素电极层624通过接触孔633彼此连接。
对置衬底601设置有着色膜636和对置电极层640。平面化膜637在着色膜636和对置电极层640之间形成，以防止液晶的对准失调。液晶层650在像素电极层624和对置电极层640之间形成，其间有对准膜646和648。
像素电极层624、液晶层650和对置电极层640彼此重叠，由此形成液晶元件。
着色膜636可以在衬底600侧形成。偏振板附接到衬底600的表面，该表面是设置有薄膜晶体管的表面的反面，而另一个偏振板附接到对置衬底601的表面，该表面是设置有对置电极层640的表面的反面。
通过上述处理，液晶显示装置可以作为显示装置制造。这种实施方式的液晶显示装置每种都具有高孔径比。
本申请基于于2009年7月18日提交日本专利局的日本专利申请序列号2009-169599，该申请的全部内容在此引入作为参考。
附图标记说明
10：脉冲输出电路，11：布线，12：布线，13：布线，14：布线，15：布线，21：输入端子，22：输入端子，23：输入端子，24：输入端子，25：输入端子，26：输出端子，27：输出端子，31：晶体管，32：晶体管，33：晶体管，34：晶体管，35：晶体管，36：晶体管，37：晶体管，38：晶体管，39：晶体管，40：晶体管，41：晶体管，42：晶体管，43：晶体管，51：电源线，52：电源线，53：电源线，61：周期，62：周期，200：衬底，202a：栅极绝缘层，202b：栅极绝缘层，203：保护性绝缘层，204：平面化绝缘层，210：薄膜晶体管，216：氧化物绝缘层，217：导电层，220：薄膜晶体管，227：像素电极层，230：电容器布线层，231：电容器电极层，232：栅极布线层，234a：源极布线，234b：源极布线，234c：源极布线，235：端子电极，236：金属布线层，237：金属布线层，238：栅极布线层，240：薄膜晶体管，241：金属布线层，242：金属布线层，250：电容器布线层，251：氧化物半导体层，400：衬底，402a：栅极绝缘层，402b：栅极绝缘层，403：保护性绝缘层，404：平面化绝缘层，406：氧化物导电层，407：氧化物绝缘层，408a：低电阻漏极区域，408b：低电阻漏极区域，409a：源极电极层，409b：漏极电极层，410：薄膜晶体管，411：栅极电极层，412：氧化物半导体层，413：沟道形成区域，414a：高电阻漏极区域，414b：高电阻漏极区域，415a：源极电极层，415b：漏极电极层，416：氧化物绝缘层，417：导电层，420：薄膜晶体管，421：栅极电极层，422：氧化物半导体层，423：沟道形成区域，424a：高电阻漏极区域，424b：高电阻漏极区域，425a：导电层，425b：导电层，427：像素电极层，430：氧化物半导体膜，431：氧化物半导体层，432：氧化物半导体层，433a：抗蚀剂掩膜，433b：抗蚀剂掩膜，434：导电层，435：导电层，436a：抗蚀剂掩膜，436b：抗蚀剂掩膜，438：抗蚀剂掩膜，441：接触孔，442：氧化物导电层，443：氧化物半导体层，444：氧化物半导体膜，445：氧化物半导体层，445a：抗蚀剂掩膜，445b：抗蚀剂掩膜，446a：低电阻漏极区域，446b：低电阻漏极区域，447a：源极电极层，447b：漏极电极层，449：薄膜晶体管，450：衬底，451：薄膜晶体管，452a：栅极绝缘层，452b：栅极绝缘层，453：保护性绝缘层，454：平面化绝缘层，460：薄膜晶体管，461：栅极电极层，462：氧化物半导体层，463：沟道形成区域，464a：高电阻漏极区域，464b：高电阻漏极区域，465a：源极电极层，465b：漏极电极层，466：氧化物绝缘层，467：导电层，470：薄膜晶体管，471：栅极电极层，472：氧化物半导体层，473：沟道形成区域，474a：高电阻漏极区域，474b：高电阻漏极区域，477：像素电极层，480：氧化物半导体膜，481：氧化物半导体膜，482a：抗蚀剂掩膜，482b：抗蚀剂掩膜，483：氧化物半导体层，484：导电层，485：氧化物半导体层，486：导电层，487a：抗蚀剂掩膜，487b：抗蚀剂掩膜，490a：导电层，490b：导电层，491：抗蚀剂掩膜，492：薄膜晶体管，493：薄膜晶体管，494：接触孔，496：氧化物半导体膜，497：氧化物半导体层，498：氧化物半导体层，580：衬底，581：薄膜晶体管，583：绝缘膜，584：绝缘层，585：绝缘层，587：电极层，588：电极层，589：球形粒子，590a：黑区，590b：白区，594：腔体，595：过滤器，596：衬底，600：衬底，601：对置衬底，602：栅极布线，603：栅极布线，604：电容器布线，605：电容器布线，606：栅极绝缘膜，606a：栅极绝缘膜，606b：栅极绝缘膜，607：电极层，609：公共电势线，615：电容器电极，616：布线，617a：第二电容器布线，617b：第二电容器布线，618：布线，618a：布线，618b：布线，619：布线，620：绝缘膜，622：绝缘膜，623：接触孔，624：像素电极层，625：狭缝，626：像素电极层，627：接触孔，628：TFT，629：TFT，630：存储电容器部分，631：存储电容器部分，633：接触孔，636：着色膜，637：平面化膜，640：对置电极层，641：狭缝，644：突起，646：对准膜，648：对准膜，650：液晶层，651：液晶元件，652：液晶元件，690：电容器布线，696：绝缘膜，2600：TFT衬底，2601：对置衬底，2602：密封剂，2603：像素部分，2604：显示元件，2605：着色层，2606：极化板，2607：极化板，2608：布线电路部分，2609：柔性布线板，2610：冷阴极管，2611：反射板，2612：电路板，2613：漫射板，2700：电子书阅读器，2701：壳体，2703：壳体，2705：显示部分，2707：显示部分，2711：铰链，2721：电源开关，2723：操作键，2725：扬声器，4001：衬底，4002：像素部分，4003：信号线驱动器电路，4004：扫描线驱动器电路，4005：密封剂，4006：衬底，4008：液晶层，4010：薄膜晶体管，4011：薄膜晶体管，4013：液晶元件，4015：连接端子电极，4016a：端子电极，4016b：端子电极，4018：FPC，4019：各向异性的导电膜，4020：保护性绝缘层，4021：绝缘层，4030：像素电极层，4031：对置电极层，4032：绝缘层，4035：隔离器，4040：导电层，4041：氧化物绝缘层，4501：衬底，4502：像素部分，4503a：信号线驱动器电路，4504a：扫描线驱动器电路，4505：密封剂，4506：衬底，4507：填充物，4509：薄膜晶体管，4510：薄膜晶体管，4511：发光元件，4512：电致发光层，4513：电极层，4515：连接端子电极，4516a：端子电极，4516b：端子电极，4517：电极层，4518a：FPC，4519：各向异性的导电膜，4520：堤，4540：导电层，4541：氧化物绝缘层，4543：保护性绝缘层，4544：绝缘层，5300：衬底，5301：像素部分，5302：扫描线驱动器电路，5303：扫描线驱动器电路，5304：信号线驱动器电路，5305：定时控制电路，5601：偏移寄存器，5602：开关电路，5603：薄膜晶体管，5604：布线，5605：布线，6400：像素，6401：开关晶体管，6402：驱动晶体管，6403：电容器，6404：发光元件，6405：信号线，6406：扫描线，6407：电源线，6408：公共电极，7001：TFT，7002：发光元件，7003：阴极，7004：发光层，7005：阳极，7008：阴极，7009：堤，7011：驱动TFT，7012：发光元件，7013：阴极，7014：发光层，7015：阳极，7016：光阻膜，7017：导电膜，7018：导电膜，7019：堤，7021：驱动TFT，7022：发光元件，7023：阴极，7024：发光层，7025：阳极，7027：导电膜，7028：导电膜，7029：堤，9201：显示部分，9202：显示按钮，9203：操作开关，9205：调节部分，9206：照相机部分，9207：扬声器，9208：麦克风，9301：顶部壳体，9302：底部壳体，9303：显示部分，9304：键盘，9305：外部连接端口，9306：定点装置，9307：显示部分，9600：电视机，9601：壳体，9603：显示部分，9605：支架，9607：显示部分，9609：操作键，9610：遥控器，9700：数码相框，9701：壳体，9703：显示部分，9881：壳体，9882：显示部分，9883：显示部分，9884：扬声器部分，9885：操作键，9886：记录介质插入部分，9887：连接端子，9888：传感器，9889：麦克风，9890：LED灯，9891：壳体，9893：结合部分，9900：投币式游戏机，9901：壳体，9903：显示部分

Claims (38)

1.一种显示装置，包括：
在衬底之上的像素部分；以及
在所述衬底之上的驱动器电路，所述驱动器电路包括：
栅极电极层；
在所述栅极电极层之上的栅极绝缘层；
在所述栅极绝缘层之上的氧化物半导体层，所述氧化物半导体层与所述栅极电极层交叠；
在所述氧化物半导体层之上的源极电极层；
在所述氧化物半导体层之上的漏极电极层；
在所述氧化物半导体层之上的无机绝缘层；
在所述无机绝缘层之上的有机绝缘层；以及
在所述有机绝缘层之上的透光导电层，所述透光导电层与所述氧化物半导体层交叠，
其中所述氧化物半导体层的与所述源极电极层或漏极电极层交叠的区域具有比所述氧化物半导体层中的沟道形成区域的电阻低的电阻，并且
其中在所述源极电极层或所述漏极电极层和所述氧化物半导体层的与所述源极电极层或所述漏极电极层交叠的所述区域之间形成低电阻漏极区域。
2.如权利要求1所述的显示装置，其中向所述透光导电层施加固定的电位。
3.如权利要求1所述的显示装置，其中向所述透光导电层施加地电位。
4.如权利要求1所述的显示装置，其中所述氧化物半导体层包含In、Ga、Zn和O。
5.如权利要求1所述的显示装置，其中所述无机绝缘层是氮氧化硅膜。
6.如权利要求5所述的显示装置，其中所述驱动器电路还包括在所述无机绝缘层和所述有机绝缘层之间的氮化硅膜。
7.如权利要求1所述的显示装置，其中所述有机绝缘层包括丙烯酸。
8.如权利要求1所述的显示装置，其中所述像素部分包括电致发光元件。
9.如权利要求1所述的显示装置，其中所述像素部分包括液晶元件。
10.一种显示装置，包括：
在衬底之上的像素部分的晶体管的栅极电极层；
在所述衬底之上的驱动器电路的晶体管的栅极电极层；
在所述像素部分的晶体管的栅极电极层和所述驱动器电路的晶体管的栅极电极层之上的栅极绝缘层；
在所述栅极绝缘层之上的第一氧化物半导体层，所述第一氧化物半导体层与所述像素部分的晶体管的栅极电极层交叠；
在所述栅极绝缘层之上的第二氧化物半导体层，所述第二氧化物半导体层与所述驱动器电路的晶体管的栅极电极层交叠；
在所述第二氧化物半导体层之上的源极电极层；
在所述第二氧化物半导体层之上的漏极电极层；
在所述第一氧化物半导体层和所述第二氧化物半导体层之上的无机绝缘层；
在所述无机绝缘层之上的有机绝缘层；以及
在所述有机绝缘层之上的透光导电层，所述透光导电层与所述第二氧化物半导体层交叠；以及
在所述有机绝缘层之上的像素电极层，所述像素电极层电连接到所述第一氧化物半导体层，
其中所述像素电极层被配置为透射光，
其中所述第二氧化物半导体层的与所述源极电极层或漏极电极层交叠的区域具有比所述第二氧化物半导体层中的沟道形成区域的电阻低的电阻，并且
其中在所述源极电极层或所述漏极电极层和所述第二氧化物半导体层的与所述源极电极层或所述漏极电极层交叠的所述区域之间形成低电阻漏极区域。
11.如权利要求10所述的显示装置，其中向所述透光导电层施加固定的电位。
12.如权利要求10所述的显示装置，其中向所述透光导电层施加地电位。
13.如权利要求10所述的显示装置，其中所述第一氧化物半导体层和所述第二氧化物半导体层均包含In、Ga、Zn和O。
14.如权利要求10所述的显示装置，其中所述无机绝缘层是氮氧化硅膜。
15.如权利要求14所述的显示装置，还包括在所述无机绝缘层和所述有机绝缘层之间的氮化硅膜。
16.如权利要求10所述的显示装置，其中所述有机绝缘层包括丙烯酸。
17.如权利要求10所述的显示装置，还包括电致发光元件。
18.如权利要求10所述的显示装置，还包括液晶元件。
19.一种显示装置，包括：
在衬底之上的像素部分；以及
在所述衬底之上的驱动器电路，所述驱动器电路包括：
栅极电极层；
在所述栅极电极层之上的栅极绝缘层；
在所述栅极绝缘层之上的氧化物半导体层，所述氧化物半导体层与所述栅极电极层交叠；
在所述氧化物半导体层之上的源极电极层；
在所述氧化物半导体层之上的漏极电极层；
在所述源极电极层和所述漏极电极层之上的无机绝缘层，所述无机绝缘层与所述源极电极层和所述漏极电极层之间的氧化物半导体层接触；
在所述无机绝缘层之上的有机绝缘层；
在所述有机绝缘层之上的透光导电层，所述透光导电层与所述氧化物半导体层交叠，
其中所述氧化物半导体层的与所述源极电极层或漏极电极层交叠的区域具有比所述氧化物半导体层中的沟道形成区域的电阻低的电阻，并且
其中在所述源极电极层或所述漏极电极层和所述氧化物半导体层的与所述源极电极层或所述漏极电极层交叠的所述区域之间形成低电阻漏极区域。
20.如权利要求19所述的显示装置，其中向所述透光导电层施加固定的电位。
21.如权利要求19所述的显示装置，其中向所述透光导电层施加地电位。
22.如权利要求19所述的显示装置，其中所述氧化物半导体层包含In、Ga、Zn和O。
23.如权利要求19所述的显示装置，其中所述无机绝缘层是氮氧化硅膜。
24.如权利要求23所述的显示装置，其中所述驱动器电路还包括在所述无机绝缘层和所述有机绝缘层之间的氮化硅膜。
25.如权利要求19所述的显示装置，其中所述有机绝缘层包括丙烯酸。
26.如权利要求19所述的显示装置，其中所述像素部分包括电致发光元件。
27.如权利要求19所述的显示装置，其中所述像素部分包括液晶元件。
28.一种显示装置，包括：
在衬底之上的像素部分的晶体管的栅极电极层；
在所述衬底之上的驱动器电路的晶体管的栅极电极层；
在所述像素部分的晶体管的栅极电极层和所述驱动器电路的晶体管的栅极电极层之上的栅极绝缘层；
在所述栅极绝缘层之上的第一氧化物半导体层，所述第一氧化物半导体层与所述像素部分的晶体管的栅极电极层交叠；
在所述栅极绝缘层之上的第二氧化物半导体层，所述第二氧化物半导体层与所述驱动器电路的晶体管的栅极电极层交叠；
在所述第一氧化物半导体层之上的第一源极电极层；
在所述第一氧化物半导体层之上的第一漏极电极层；
在所述第二氧化物半导体层之上的第二源极电极层；
在所述第二氧化物半导体层之上的第二漏极电极层；
在所述第一源极电极层、所述第二源极电极层、所述第一漏极电极层和所述第二漏极电极层之上的无机绝缘层，所述无机绝缘层与所述第一源极电极层和所述第一漏极电极层之间的第一氧化物半导体层接触，所述无机绝缘层与所述第二源极电极层和所述第二漏极电极层之间的第二氧化物半导体层接触；
在所述无机绝缘层之上的有机绝缘层；以及
在所述有机绝缘层之上的透光导电层，所述透光导电层与所述第二氧化物半导体层交叠；以及
在所述有机绝缘层之上的像素电极层，所述像素电极层电连接到所述第一漏极电极层，
其中所述像素电极层被配置为透射光，
其中所述第二氧化物半导体层的与所述第二源极电极层或第二漏极电极层交叠的区域具有比所述第二氧化物半导体层中的沟道形成区域的电阻低的电阻，并且
其中在所述第二源极电极层或所述第二漏极电极层和所述第二氧化物半导体层的与所述第二源极电极层或所述第二漏极电极层交叠的所述区域之间形成低电阻漏极区域。
29.如权利要求28所述的显示装置，其中向所述透光导电层施加固定的电位。
30.如权利要求28所述的显示装置，其中向所述透光导电层施加地电位。
31.如权利要求28所述的显示装置，其中所述第一氧化物半导体层和所述第二氧化物半导体层均包含In、Ga、Zn和O。
32.如权利要求28所述的显示装置，还包括：
在所述第二氧化物半导体层和所述第二源极电极层之间的第一氧化物导电层；以及
在所述第二氧化物半导体层和所述第二漏极电极层之间的第二氧化物导电层，
其中所述第一氧化物导电层、所述第二氧化物导电层、所述第一源极电极层和所述第一漏极电极层包括相同的材料。
33.如权利要求28所述的显示装置，其中所述第二源极电极层和所述第二漏极电极层均为金属导电层。
34.如权利要求28所述的显示装置，其中所述无机绝缘层是氮氧化硅膜。
35.如权利要求34所述的显示装置，还包括在所述无机绝缘层和所述有机绝缘层之间的氮化硅膜。
36.如权利要求28所述的显示装置，其中所述有机绝缘层包括丙烯酸。
37.如权利要求28所述的显示装置，还包括电致发光元件。
38.如权利要求28所述的显示装置，还包括液晶元件。
CN201210271486.3A 2009-07-18 2010-06-25 半导体装置与用于制造半导体装置的方法 Active CN102751295B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-169599 2009-07-18
JP2009169599 2009-07-18
CN201080019588.5A CN102576732B (zh) 2009-07-18 2010-06-25 半导体装置与用于制造半导体装置的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080019588.5A Division CN102576732B (zh) 2009-07-18 2010-06-25 半导体装置与用于制造半导体装置的方法

Publications (2)

Publication Number Publication Date
CN102751295A CN102751295A (zh) 2012-10-24
CN102751295B true CN102751295B (zh) 2015-07-15

Family

ID=43464651

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080019588.5A Active CN102576732B (zh) 2009-07-18 2010-06-25 半导体装置与用于制造半导体装置的方法
CN201210271486.3A Active CN102751295B (zh) 2009-07-18 2010-06-25 半导体装置与用于制造半导体装置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201080019588.5A Active CN102576732B (zh) 2009-07-18 2010-06-25 半导体装置与用于制造半导体装置的方法

Country Status (7)

Country Link
US (6) US8552423B2 (zh)
EP (1) EP2457256B1 (zh)
JP (8) JP5455825B2 (zh)
KR (5) KR20180112107A (zh)
CN (2) CN102576732B (zh)
TW (7) TWI693696B (zh)
WO (1) WO2011010543A1 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105070749B (zh) 2009-07-18 2019-08-09 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180112107A (ko) * 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101851926B1 (ko) 2009-09-04 2018-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101680047B1 (ko) * 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011070901A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103081092B (zh) 2010-08-27 2016-11-09 株式会社半导体能源研究所 存储器件及半导体器件
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8803143B2 (en) 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8859330B2 (en) * 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI550865B (zh) 2011-05-05 2016-09-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013069864A (ja) * 2011-09-22 2013-04-18 Canon Inc 検出装置及び検出システム
US20130082843A1 (en) * 2011-09-30 2013-04-04 Apple Inc. Detection of fracture of display panel or other patterned device
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
TWI484626B (zh) * 2012-02-21 2015-05-11 Formosa Epitaxy Inc 半導體發光元件及具有此半導體發光元件的發光裝置
JP2014041344A (ja) 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
US9625764B2 (en) 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20140029202A (ko) 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102161078B1 (ko) 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
CN102854687B (zh) * 2012-09-26 2014-12-17 南京中电熊猫液晶显示科技有限公司 一种金属氧化物边缘场开关型液晶显示面板及其制造方法
KR102089244B1 (ko) * 2012-12-11 2020-03-17 엘지디스플레이 주식회사 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
KR102209871B1 (ko) 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102196949B1 (ko) * 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI495942B (zh) * 2013-05-20 2015-08-11 Au Optronics Corp 畫素結構、顯示面板與畫素結構的製作方法
CN103441128B (zh) * 2013-05-27 2016-01-20 南京中电熊猫液晶显示科技有限公司 一种tft阵列基板及其制造方法
CN103309108B (zh) 2013-05-30 2016-02-10 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR102333604B1 (ko) * 2014-05-15 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
KR20160034200A (ko) * 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102439023B1 (ko) 2014-10-28 2022-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 장치의 제작 방법, 및 전자 기기
CN111477657B (zh) 2014-10-28 2024-03-05 株式会社半导体能源研究所 功能面板、功能面板的制造方法、模块、数据处理装置
KR102456654B1 (ko) 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6259120B2 (ja) 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
WO2016084698A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US20160155849A1 (en) * 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102653836B1 (ko) * 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) * 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN105070727B (zh) * 2015-08-21 2019-01-15 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、其制作方法及显示装置
US9773919B2 (en) * 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108780620A (zh) * 2016-03-15 2018-11-09 夏普株式会社 有源矩阵基板
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US10141544B2 (en) 2016-08-10 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Electroluminescent display device and manufacturing method thereof
CN106783887B (zh) * 2017-01-03 2019-12-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
JP6867832B2 (ja) 2017-03-09 2021-05-12 三菱電機株式会社 アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
US10263090B2 (en) * 2017-04-24 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN107134543B (zh) * 2017-04-24 2019-05-07 深圳市华星光电半导体显示技术有限公司 阵列基板及制造方法、显示装置
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
JP6903503B2 (ja) 2017-07-05 2021-07-14 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
CN107526480B (zh) * 2017-09-22 2020-04-28 厦门天马微电子有限公司 一种显示面板和显示装置
KR102092034B1 (ko) * 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US20200073189A1 (en) * 2018-08-30 2020-03-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for manufacturing active matrix substrate
CN110442254B (zh) * 2019-02-26 2020-06-09 京东方科技集团股份有限公司 触控显示基板及触控显示装置
US11145679B2 (en) * 2019-03-22 2021-10-12 Sharp Kabushiki Kaisha Method for manufacturing active matrix board
CN112802878B (zh) * 2020-12-30 2024-01-30 天马微电子股份有限公司 一种显示面板和显示装置
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
CN1930692A (zh) * 2004-03-12 2007-03-14 惠普开发有限公司 具有包含二元氧化物的混合物的沟道的半导体器件
CN101335293A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2714016B2 (ja) * 1988-08-05 1998-02-16 株式会社東芝 表示装置
JPH05326953A (ja) * 1991-04-26 1993-12-10 Tonen Corp アクティブマトリックス型画像表示パネルの製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3423108B2 (ja) 1994-05-20 2003-07-07 三洋電機株式会社 表示装置及び表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW494266B (en) * 1996-05-13 2002-07-11 Nanya Technology Corp Manufacturing method of thin film transistor liquid crystal display
JP3525665B2 (ja) * 1997-01-07 2004-05-10 日本電信電話株式会社 常装着型電話装置
JP4044999B2 (ja) * 1998-01-09 2008-02-06 東芝松下ディスプレイテクノロジー株式会社 平面表示装置用アレイ基板、及びその製造方法
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000231124A (ja) * 1999-02-12 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6888522B1 (en) * 1999-03-31 2005-05-03 Minolta Co., Ltd. Information display apparatus
JP4552239B2 (ja) * 1999-05-12 2010-09-29 ソニー株式会社 表示用薄膜半導体素子及び表示装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4253826B2 (ja) * 1999-09-07 2009-04-15 カシオ計算機株式会社 画像読取装置
US6620719B1 (en) * 2000-03-31 2003-09-16 International Business Machines Corporation Method of forming ohmic contacts using a self doping layer for thin-film transistors
JP4042340B2 (ja) 2000-05-17 2008-02-06 カシオ計算機株式会社 情報機器
JP2001345448A (ja) 2000-05-31 2001-12-14 Toshiba Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
JP4850328B2 (ja) 2000-08-29 2012-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6580657B2 (en) 2001-01-04 2003-06-17 International Business Machines Corporation Low-power organic light emitting diode pixel circuit
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP4241315B2 (ja) 2001-07-13 2009-03-18 セイコーエプソン株式会社 カラーフィルタ基板及び電気光学装置、カラーフィルタ基板の製造方法及び電気光学装置の製造方法並びに電子機器
JP2003090997A (ja) 2001-07-13 2003-03-28 Seiko Epson Corp カラーフィルタ基板及び電気光学装置、カラーフィルタ基板の製造方法及び電気光学装置の製造方法並びに電子機器
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
KR100820104B1 (ko) 2001-07-25 2008-04-07 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4634673B2 (ja) * 2001-09-26 2011-02-16 シャープ株式会社 液晶表示装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP4069648B2 (ja) * 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004014982A (ja) 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004096431A (ja) * 2002-08-30 2004-03-25 Seiko Instruments Inc 移動通信端末およびその着信応答方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004184150A (ja) * 2002-12-02 2004-07-02 Tohoku Ricoh Co Ltd 磁気検知装置、方位検知システム及び携帯通信端末
KR200310610Y1 (ko) 2003-01-24 2003-04-14 주식회사 카서 손목착용형 착신신호 전기자극형 이동통신장치
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004295716A (ja) 2003-03-28 2004-10-21 I'm Co Ltd 表示機能付電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
TW200511589A (en) * 2003-07-25 2005-03-16 Hewlett Packard Development Co Transistor including a deposited channel region having a doped portion
JP4402396B2 (ja) 2003-08-07 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101452893B (zh) 2003-11-14 2011-04-13 株式会社半导体能源研究所 显示装置及其制造法
US7247822B2 (en) * 2004-02-05 2007-07-24 Methode Electronics, Inc. Carbon fiber heating element assembly and methods for making
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7820529B2 (en) 2004-03-22 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
JP5030388B2 (ja) * 2004-03-22 2012-09-19 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
JP2005311037A (ja) 2004-04-21 2005-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN100505310C (zh) 2004-04-21 2009-06-24 三菱电机株式会社 半导体装置和图像显示装置
JP2005333107A (ja) 2004-04-21 2005-12-02 Mitsubishi Electric Corp 半導体装置、画像表示装置および半導体装置の製造方法
JP4641741B2 (ja) 2004-05-28 2011-03-02 三菱電機株式会社 半導体装置
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100615233B1 (ko) 2004-07-21 2006-08-25 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판 표시장치
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
TWM267760U (en) * 2004-09-10 2005-06-11 Giga Byte Tech Co Ltd Watch type handset
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
EP1851943B1 (en) * 2005-02-02 2018-01-17 Audiobrax Indústria E Comércio De Produtos Eletrônicos S.A. Mobile communication device with music instrumental functions
WO2006081643A1 (en) 2005-02-02 2006-08-10 Audiobrax Indústria E Comércio De Produtos Eletrônicos S.A. Mobile communication device with music instrumental functions
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP5117667B2 (ja) 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006269808A (ja) 2005-03-24 2006-10-05 Mitsubishi Electric Corp 半導体装置および画像表示装置
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP4856900B2 (ja) * 2005-06-13 2012-01-18 パナソニック株式会社 電界効果トランジスタの製造方法
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR20070019401A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 유기 발광 표시 장치용 구동 필름, 구동 패키지, 이의 제조방법 및 이를 포함하는 유기 발광표시 장치
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073561A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR101157270B1 (ko) 2006-02-17 2012-06-15 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
US20070205423A1 (en) 2006-03-03 2007-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101033A (ko) 2006-04-10 2007-10-16 삼성전자주식회사 신호 구동 소자 및 이를 포함하는 표시 장치
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4277874B2 (ja) * 2006-05-23 2009-06-10 エプソンイメージングデバイス株式会社 電気光学装置の製造方法
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI651701B (zh) 2006-09-29 2019-02-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN100573286C (zh) * 2006-12-25 2009-12-23 瀚宇彩晶股份有限公司 液晶显示器结构
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101373435B1 (ko) * 2007-03-22 2014-03-14 엘지디스플레이 주식회사 표시기판, 이를 구비한 유기발광다이오드 표시장치 및이들의 제조 방법
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US20080269568A1 (en) * 2007-04-25 2008-10-30 Isp Investments Inc. Methods for validating a radiotherapy plan by a dosimetry service
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
US8803781B2 (en) 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090079920A1 (en) * 2007-09-20 2009-03-26 Mitsubishi Electric Corporation Display device and method of manufacturing the same
KR100959460B1 (ko) 2007-11-16 2010-05-25 주식회사 동부하이텍 투명 박막 트랜지스터 및 투명 박막 트랜지스터의 제조방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TW200828063A (en) 2007-12-19 2008-07-01 Kinpo Elect Inc Real-time translation system and method
JP5291928B2 (ja) 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
JP5127470B2 (ja) 2008-01-15 2013-01-23 三菱電機株式会社 バス装置
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US9146542B2 (en) * 2009-03-05 2015-09-29 Raja Singh Tuli Method for managing web access from a small footprint portable device
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105070749B (zh) 2009-07-18 2019-08-09 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180112107A (ko) * 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9357921B2 (en) * 2009-10-16 2016-06-07 At&T Intellectual Property I, Lp Wearable health monitoring system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
CN1930692A (zh) * 2004-03-12 2007-03-14 惠普开发有限公司 具有包含二元氧化物的混合物的沟道的半导体器件
CN101335293A (zh) * 2005-09-29 2008-12-31 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI472016B (zh) 2015-02-01
KR20190112846A (ko) 2019-10-07
KR20120117723A (ko) 2012-10-24
KR101851403B1 (ko) 2018-04-23
US20140293183A1 (en) 2014-10-02
KR101414926B1 (ko) 2014-07-04
TW201250988A (en) 2012-12-16
CN102751295A (zh) 2012-10-24
TWI644414B (zh) 2018-12-11
JP5455825B2 (ja) 2014-03-26
JP2023015041A (ja) 2023-01-31
US11715741B2 (en) 2023-08-01
US20110012112A1 (en) 2011-01-20
JP6506445B2 (ja) 2019-04-24
JP2011044699A (ja) 2011-03-03
JP2014132660A (ja) 2014-07-17
US20200058682A1 (en) 2020-02-20
CN102576732A (zh) 2012-07-11
EP2457256B1 (en) 2020-06-17
US8698143B2 (en) 2014-04-15
EP2457256A4 (en) 2015-07-29
EP2457256A1 (en) 2012-05-30
TW201832348A (zh) 2018-09-01
TW202018909A (zh) 2020-05-16
KR20180112107A (ko) 2018-10-11
US20220068977A1 (en) 2022-03-03
JP2018186273A (ja) 2018-11-22
KR101907366B1 (ko) 2018-10-11
JP6339151B2 (ja) 2018-06-06
TWI557879B (zh) 2016-11-11
CN102576732B (zh) 2015-02-25
JP2015159290A (ja) 2015-09-03
JP2017050550A (ja) 2017-03-09
JP2019149555A (ja) 2019-09-05
JP2021100124A (ja) 2021-07-01
TW201707191A (zh) 2017-02-16
JP5714141B2 (ja) 2015-05-07
JP6030171B2 (ja) 2016-11-24
WO2011010543A1 (en) 2011-01-27
US8552423B2 (en) 2013-10-08
KR20120123157A (ko) 2012-11-07
US20120300151A1 (en) 2012-11-29
US10461098B2 (en) 2019-10-29
TW201519409A (zh) 2015-05-16
US9263472B2 (en) 2016-02-16
KR20180042450A (ko) 2018-04-25
US20160118417A1 (en) 2016-04-28
US11177289B2 (en) 2021-11-16
TW202115868A (zh) 2021-04-16
TWI693696B (zh) 2020-05-11
TWI481010B (zh) 2015-04-11
KR102181301B1 (ko) 2020-11-20
TW201123422A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
CN102751295B (zh) 半导体装置与用于制造半导体装置的方法
US11728350B2 (en) Semiconductor device including transistor
CN101997005B (zh) 半导体器件及其制造方法
CN101997007B (zh) 半导体装置及制造半导体装置的方法
CN102473734B (zh) 半导体装置及其制造方法
CN105070749B (zh) 半导体装置以及制造半导体装置的方法
CN102484140B (zh) 半导体器件的制造方法
CN104733540B (zh) 半导体器件
TWI629769B (zh) 半導體裝置和其製造方法
TWI505445B (zh) 半導體裝置及其製造方法
CN102648524B (zh) 半导体器件、显示装置和电子电器
CN102576736B (zh) 半导体器件及其制造方法
CN102549758B (zh) 半导体器件及其制造方法
TWI543376B (zh) 半導體裝置及其製造方法
CN105140132A (zh) 半导体装置及其制造方法
CN101714547A (zh) 显示装置
TW201626397A (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant