CN102549758B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102549758B
CN102549758B CN201080043173.1A CN201080043173A CN102549758B CN 102549758 B CN102549758 B CN 102549758B CN 201080043173 A CN201080043173 A CN 201080043173A CN 102549758 B CN102549758 B CN 102549758B
Authority
CN
China
Prior art keywords
layer
electrode layer
film
state
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080043173.1A
Other languages
English (en)
Other versions
CN102549758A (zh
Inventor
宫永昭治
坂田淳一郎
坂仓真之
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201510646167.XA priority Critical patent/CN105161543A/zh
Publication of CN102549758A publication Critical patent/CN102549758A/zh
Application granted granted Critical
Publication of CN102549758B publication Critical patent/CN102549758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

目的是提供具有良好电特性和高度可靠性的薄膜晶体管以及含有该薄膜晶体管作为开关元件的半导体器件。形成具有培育状态的In-Ga-Zn-O基膜，培育状态表现出的电子衍射图案既不同于出现晕环形状图案的传统已知的非晶状态也不同于清楚地出现点的传统已知的晶体状态。使用具有培育状态的In-Ga-Zn-O基膜用于沟道蚀刻的薄膜晶体管的沟道形成区。

Description

半导体器件及其制造方法
技术领域
本发明涉及含有氧化物半导体层的薄膜晶体管、以及含有薄膜晶体管的半导体器件和制造其的方法。
背景技术
近年来，通过使用在衬底上形成的半导体薄膜(具有约数纳米到数百纳米的厚度)而制造具有绝缘表面的薄膜晶体管(TFT)的技术吸引了人们的注意力。薄膜晶体管被应用于广泛的电子器件，诸如IC或电光器件，且薄膜晶体管快速地被发展，特别是作为图像显示设备中的开关元件。各种金属氧化物被用于广泛的应用中。氧化铟是已知材料，且被用作液晶显示器等所必须的透光电极材料。
一些金属氧化物具有半导体特性。这类有半导体特性的金属氧化物的示例包括氧化钨、氧化锡、氧化铟、和氧化锌等。已知其中使用这种具有半导体特性的金属氧化物来形成沟道形成区的薄膜晶体管(专利文献1和2)。
[参考文献]
专利文献1日本已公开专利申请No.2007-123861
专利文献2日本已公开专利申请No.2007-96055
发明的公开内容
本发明的实施例的目的是提供含有具有新状态的氧化物半导体层的半导体器件。
此外，本发明的实施例的另一个目的是提供具有良好电特性和高可靠性的薄膜晶体管和含有该薄膜晶体管作为开关元件的半导体器件。
形成具有新状态(培育(incubation)状态)的In-Ga-Zn-O基膜，新状态表现出电子衍射图案，其不同于传统已知的非晶状态也不同于传统已知的晶体状态。使用具有培育状态的In-Ga-Zn-O基膜用于薄膜晶体管的沟道形成区。当使用具有培育状态的In-Ga-Zn-O基膜用作薄膜晶体管的沟道形成区时，可改进导通状态电流和电子场效应迁移率，且可进一步改进可靠性。
在本说明书中公开的本发明的一个实施例是设置有薄膜晶体管的半导体器件，该薄膜晶体管的沟道形成区部分地或全部地使用在电子衍射图案的分析中具有培育状态的In-Ga-Zn-O基膜来形成，其中所述In-Ga-Zn-O基膜的培育状态既不是清楚地出现点的晶体状态也不是出现晕环形状图案的非晶状态。
通过以上结构，可解决以上问题中的至少一个问题。
形成用InMO3(ZnO)m(m＞0)表达的薄膜作为氧化物半导体层，并制造含有该薄膜作为氧化物半导体层的薄膜晶体管。要注意，M表示选自Ga、Fe、Ni、Mn和Co的一种或多种金属元素。例如，M可以是Ga或M可包括除了Ga之外的上述金属元素，例如M可以是Ga和Ni、或者Ga和Fe。另外，在上述氧化物半导体中，在某些情况下，除包含作为M的金属元素之外，还包含诸如Fe或Ni之类的过渡金属元素或过渡金属的氧化物作为杂质元素。在本说明书中，在组合式被表达为InMO3(ZnO)m(m＞0)的氧化物半导体层中，包括Ga作为M的氧化物半导体被称作In-Ga-Zn-O基氧化物半导体，且In-Ga-Zn-O基氧化物半导体的薄膜也被称作In-Ga-Zn-O基膜。
只要氧化物半导体层是具有表现出电子衍射图案的培育状态的金属氧化物，氧化物半导体层并不被具体限于In-Ga-Zn-O基金属氧化物，所述培育状态不同于传统已知的非晶状态，也不同于传统已知的晶体状态。作为可应用于氧化物半导体层的金属氧化物的其他示例，可采用下列金属氧化物中的任意项：In-Sn-O基金属氧化物；In-Sn-Zn-O基金属氧化物；In-Al-Zn-O基金属氧化物；Sn-Ga-Zn-O基金属氧化物；Al-Ga-Zn-O基金属氧化物；Sn-Al-Zn-O基金属氧化物；In-Zn-O基金属氧化物；Sn-Zn-O基金属氧化物；Al-Zn-O基金属氧化物；In-O基金属氧化物；Sn-O基金属氧化物；或Zn-O基金属氧化物。氧化硅可被包含在使用上述金属氧化物中的任意项所形成的氧化物半导体层中。
作为本发明的实施例，使用了底栅薄膜晶体管。具体地，底栅薄膜晶体管是沟道蚀刻类型，其中源电极层和漏电极层中的每一个在氧化物半导体层之上与氧化物半导体层交迭，且其中氧化物半导体层的一部分在氧化物半导体层的沟道形成区上被蚀刻。
根据本发明的另一个实施例，半导体器件包括在绝缘表面之上的栅电极层；在所述栅电极层之上的第一绝缘层；在所述第一绝缘层之上的含有铟、镓、以及锌的氧化物半导体层；在所述氧化物半导体层之上的源电极层或漏电极层；以及第二绝缘层，其覆盖源电极层或漏电极层，其中氧化物半导体层包括其厚度小于与源电极层或漏电极层交迭的区域的厚度的区域，其中第二绝缘层与氧化物半导体层与氧化物半导体层的厚度更小的区域相接触，且其中氧化物半导体层的厚度更小的区域在电子衍射图案的分析中具有培育状态，其中所述培育状态既不是清楚地出现点的晶体系统也不是出现晕环形状图案的非晶系统。
在本说明书中，在电子衍射图案的分析中，培育状态既不是清楚地出现点的晶体系统也不是出现晕环形状图案的非晶系统，而是其中在电子衍射图案的分析中没有清楚地但是周期性地出现点的状态。此外，培育状态对应于如下状态：使用用于例如摩尔比为In2O3∶Ga2O3∶ZnO＝1∶1∶1或In2O3∶Ga2O3∶ZnO＝1∶1∶2的成膜的靶而获得的氧化物半导体膜的状态，该膜用溅射方法形成；和在达到诸如InGaZnO4的晶体状态(见图35)和In2Ga2ZnO7的晶体状态(见图34)之类的稳定晶体状态之前的状态，即，部分地结合但还没有变成具有成为一个晶体的稳定分子结构的晶体的前体。
图28、图29、图30、以及图31示出表现出培育状态的图案的示例。图26示出沟道蚀刻的薄膜晶体管的截面的照片，其沟道形成区使用具有培育状态的In-Ga-Zn-O基氧化物半导体层而形成，这可使用高分辨率透射电子显微镜(TEM：由日立有限公司制造的″H9000-NAR″)而观察到。图27示出在氧化物半导体层和其上接触的氧化物绝缘层之间的界面的高倍放大照片(400万倍放大倍率)，这是用扫描透射电子显微镜(STEM：由日立有限公司制造的″HD-2700″)在200kV的加速电压下观察到的。
此外，图32示出在电子衍射图案的分析中清楚地出现点的晶体系统的图案的示例，作为比较示例。当已知晶格常数与图32的电子衍射图案比较时，其中的晶体结构对应于图34中所示的In2Ga2ZnO7。图34是晶体结构的示意图，其中参考标号201指示平面ab中In原子的位点(site)；202，In原子；203，Ga原子或Zn原子；以及204，氧原子。
另外，图33示出其中在电子衍射图案的分析中出现晕环形状图案的非晶系统的图案，作为另一个比较示例。
每一个在图28、图29、图30、以及图31中示出培育状态的图案不同于图32和图33中的图案。
在上述结构中，使用含有选自以下组的金属元素作为其主要组分的膜或含有这些金属元素中的任意项的合金膜形成薄膜晶体管的栅电极层、源电极层、以及漏电极层：铝、铜、钼、钛、铬、钽、钨、钕、以及钪。源电极层和漏电极层中的每一个并不限于含有上述元素的单层，可以是两个或更多层的层叠。
使用氧化铟、氧化铟-氧化锡合金、氧化铟-氧化锌合金、氧化锌、氧化锌铝、氧氮化锌铝、氧化锌镓等的透光氧化物导电层用作源电极层、漏电极层、以及栅电极层，这样可改进像素部分中的透光性质并可增加孔径比。
另外，使用驱动器电路部分和像素部分(每一个都形成在一衬底上)可形成使用根据本发明的实施例的晶体管、以及EL元件、液晶元件、电泳元件等的显示设备。
因为薄膜晶体管容易因静电等而损坏，所以优选在相同衬底上的栅线或源线上设置用于保护像素部分的薄膜晶体管的保护电路。优选地使用包括氧化物半导体层在内的非线性元件形成保护电路。
注意，此说明书中所使用的诸如“第一”和“第二”之类的序数是为了方便，而不表示步骤顺序和层堆叠顺序。此外，此说明书中的序数不表示指定本发明的特定名称。
在此说明书中，半导体器件一般地意味着通过利用半导体特性而可起作用的器件，并且电泳器件、半导体电路，以及电子器件都是半导体器件。
注意，本说明书中的术语“连续成膜”意味着：在从用溅射方法的第一处理步骤到用溅射方法的第二处理步骤的一系列步骤的过程中，其中设置了要处理衬底的气氛不会被诸如空气之类的污染气氛所污染，且被持续地控制为真空或惰性气体气氛(氮气气氛或稀有气体气氛)。通过连续成膜，可在防止湿气等再次附着至已经被清理的要被处理的衬底的同时，进行成膜。
在同一室中执行从第一成膜步骤到第二成膜步骤的一系列步骤在此说明书的连续成膜的范围内。
此外，以下情况也在此说明书的连续处理的范围内：在不同室中进行从第一成膜步骤到第二成膜步骤的一系列步骤、在不暴露给空气的情况下衬底在第一成膜步骤后被转移至另一室经受第二次成膜的情况。
注意，在第一成膜步骤和第二成膜步骤之间有衬底转移步骤、对齐步骤、缓慢冷却步骤、加热或冷却衬底以使衬底的温度适于第二成膜步骤的步骤、等等的情况也在本说明书的连续处理的范围内。
然而，在第一成膜步骤与第二成膜步骤之间有诸如清洁步骤、湿法蚀刻、或抗蚀剂形成之类的使用了液体的步骤的情况不在此说明书的连续成膜的范围内。
当氧化物半导体层以培育状态部分地或全部地形成时，可抑制寄生沟道的产生。可获得具有高导通-截止比的薄膜晶体管，从而可制造具有良好的动态特性的薄膜晶体管。
附图简述
图1是示出了本发明的实施例的截面图。
图2A到2C是示出本发明的实施例的截面过程图。
图3A到3C是示出本发明的实施例的截面过程图。
图4A和4B是示出本发明的实施例的平面图。
图5是示出了本发明的实施例的平面图。
图6是示出了本发明的实施例的平面图。
图7是示出了本发明的实施例的平面图。
图8A1和8B1是示出本发明的实施例的截面图，且图8A2和8B2是示出本发明的实施例的平面图。
图9是示出了本发明的实施例的平面图。
图10是示出了本发明的实施例的平面图。
图11A和11B各自是半导体器件的框图。
图12A和12B各自示出信号线驱动器电路的电路图和时序图。
图13A到13C是移位寄存器的配置的电路图。
图14A和14B各自示出移位寄存器的电路图和时序图。
图15A1和15A2是示出本发明的实施例的平面图，图15B是示出本发明的实施例的截面图。
图16是示出了本发明的实施例的截面图。
图17是半导体器件的像素的等效电路图。
图18A到18C每一个是示出本发明的实施例的截面图。
图19A是示出本发明的实施例的平面图，图19B是示出本发明的实施例的截面图。
图20是示出了本发明的实施例的截面图。
图21A和21B是示出电子纸的应用的示例的图。
图22是示出电子书阅读器的示例的外部视图。
图23A和23B分别是示出电视设备和数码相框的示例的外部视图。
图24A和24B是示出游戏机的示例的外部视图。
图25A和25B是示出移动电话手机的示例的外部视图。
图26是一薄膜晶体管的截面TEM照片。
图27是薄膜晶体管的氧化物半导体层和氧化物绝缘层之间的界面及其附近的截面TEM照片。
图28示出本发明的实施例的电子衍射图案。
图29示出本发明的实施例的电子衍射图案。
图30示出本发明的实施例的电子衍射图案。
图31示出本发明的实施例的电子衍射图案。
图32示出比较示例的电子衍射图案。
图33示出比较示例的电子衍射图案。
图34是示出氧化物半导体的晶体结构的比较示例的图。
图35是示出氧化物半导体的晶体结构的比较示例的图。
用于实现本发明的最佳模式
在下文中，将参考附图详细描述本发明的各个实施例。然而，本发明并不限于以下描述，且本领域技术人员容易理解的是可以各种方法修改此处公开的模式和细节。因此，本发明不应被解释为限于实施例的描述。
(实施例1)
在这个实施例中，将参考图1描述薄膜晶体管的结构。
图1中示出了这个实施例的沟道蚀刻的薄膜晶体管。图1是其截面图且图4A是其平面图。图1是沿图4A中的线A1-A2所获取的截面图。
图1中所示的薄膜晶体管包括，在衬底100之上，栅电极层101、栅绝缘层102、氧化物半导体层103、源电极层105a、以及漏电极层105b。进一步，在氧化物半导体层103、源电极层105a、以及漏电极层105b上设置氧化物绝缘层107。
注意，在图1中所示的薄膜晶体管具有这样的结构：其中在源电极层105a和漏电极层105b之间氧化物半导体层的一部分被蚀刻。
可使用诸如铝、铜、钼、钛、铬、钽、钨、钕、或钪之类的金属材料；含有这些金属材料中的任一种作为其主要组分的合金材料；或者含有这些金属材料中的任一种的氮化物来形成具有单层结构或层叠结构的栅电极层101。通过诸如铝或铜之类的低电阻金属材料的使用，可有效地形成栅电极层101。此外，优选地与难熔金属材料相结合使用低电阻金属材料，因为低电阻金属材料具有诸如低热阻和易于被腐蚀之类的劣势。作为难熔金属材料，可使用钼、钛、铬、钽、钨、钕、钪等。
进一步，为了增加像素部分的孔径比，可使用氧化铟、氧化铟-氧化锡合金、氧化铟-氧化锌合金、氧化锌、氧化锌铝、氧氮化锌铝、氧化锌镓等的透光氧化物导电层作为栅电极层101。
作为栅绝缘层102，可使用用CVD方法、溅射方法等形成的氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化钽等中任一种的单层膜或层叠膜。
使用含有In、Ga、和Zn的，具有用例如InMO3(ZnO)m(m＞0)所表达的结构的In-Ga-Zn-O基膜形成氧化物半导体层103。注意，M表示从镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)以及钴(Co)中选择的一种或多种金属元素。例如，M可以是Ga或M可含有除了Ga之外的上述金属元素，例如M可以是Ga和Ni、或者Ga和Fe。另外，在上述氧化物半导体中，在某些情况下，除被包含作为M的金属元素之外，还包含诸如Fe或Ni之类的过渡金属元素或过渡金属的氧化物作为杂质元素。
用溅射方法将氧化物半导体层103形成为厚度在10nm到300nm范围内，优选地，在20nm到100nm范围内。注意，由于如图1所示，在源电极层105a和漏电极层105b之间氧化物半导体层103的一部分被蚀刻，氧化物半导体层含有其厚度小于与源电极层105a或漏电极层105b相交迭的区域的厚度的区域。
尽管氧化物半导体层103优选地在成膜阶段处于培育状态，如果必要的话可进行热处理。在氧化物半导体层在成膜阶段是具有数个悬空键的非晶的情况下，执行用于脱水或脱氢的加热步骤以使相邻的悬空键彼此结合以具有培育状态。例如，优选地用RTA方法等在短时间内以高温进行脱水或脱氢。在本说明书中，在诸如氮气或稀有气体之类的惰性气体气氛中的热处理被称为用于脱水或脱氢的热处理。在本说明书中，“脱氢”并不表示用热处理仅消除H2。为方便起见，消除H、OH等被称为“脱水或脱氢”。
源电极层105a具有三层结构：第一导电层112a、第二导电层113a、以及第三导电层114a，而漏电极层105b具有三层结构：第一导电层112b、第二导电层113b、以及第三导电层114b。可使用与上述栅电极层101类似的材料作为导电层的每一种材料。
进一步，以与栅电极层101类似的方式为源电极层105a和漏电极层105b使用透光氧化物半导体层，藉此可增加像素部分的透光率且还可增加孔径比。
进一步，可在氧化物半导体层103和含有上述金属材料中任一种作为其主要成分的每一层膜之间形成氧化物导电层，这就是源电极层105a和漏电极层105b，这样可减少接触电阻。
在氧化物半导体层103、源电极层105a、以及漏电极层105b上设置用作沟道保护层的氧化物绝缘层107。使用无机绝缘膜，一般是氧化硅膜、氮氧化硅膜、氧化铝膜、氧氮化铝膜等用溅射方法形成氧化物绝缘层107。
可使用具有表现出电子衍射图案的培育状态(既不同于传统已知的非晶状态也不同于传统已知的晶体状态)的金属氧化物作为沟道形成区，藉此可提供具有高可靠性以及改进的电特性(诸如高导通电流和高电子场效应迁移率)的薄膜晶体管。
(实施例2)
在这个实施例中，将参考图2A到2C、图3A到3C、图4A和4B、图5、图6、图7、图8A1、8A2、8B1和8B2、图9、以及图10而描述含有实施例1中所描述的沟道蚀刻的薄膜晶体管的显示设备的制造过程。图2A到2C和图3A到3C是截面图，而图4A和4B、图5、图6、以及图7是平面图。图4A和4B、图5、图6、以及图7中的每一图的线A1-A2以及线B1-B2对应于图2A到2C和图3A到3C中的每一图的线A1-A2以及线B1-B2。
首先，制备衬底100。除了用熔化法或漂浮法形成的玻璃衬底之外，例如，可使用具有足够承受这个制造过程的加工温度的耐热性的塑料衬底作为衬底100。可选地，可使用诸如在表面上设置了绝缘膜的不锈钢合金衬底之类的金属衬底。
在使用玻璃衬底且稍后进行热处理的温度为高的情况下，优选使用其应变点大于或等于730℃的玻璃衬底。例如，可使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或溴硼硅酸盐玻璃之类的玻璃材料作为玻璃衬底的材料。注意当玻璃含有氧化钡(BaO)的量大于氧化硼(B2O3)的量时，可获得具有耐热性的更实用的玻璃。因此，优选使用含有BaO的量大于B2O3的量的玻璃衬底。
注意，除了上述的玻璃衬底，诸如陶瓷衬底、石英衬底、或兰宝石衬底之类的使用绝缘体形成的衬底可被用作玻璃衬底100。可选地，可使用结晶化玻璃等。
进一步，可在衬底100上提供绝缘膜作为基膜。基膜可使用CVD法、溅射法等形成为具有氧化硅层、氮化硅层、氮化氧化硅层、以及氧氮化硅层中任一个的单层结构或层叠结构。在诸如玻璃衬底之类的含有钠等移动离子的衬底被用作衬底100的情况下，将含有诸如氮化硅膜或氧氮化硅膜之类的氮的膜用作基膜，藉此可防止移动的离子进入氧化物半导体层。
接着，用溅射法或真空蒸镀法在衬底100的整个表面上形成导电膜，其将成为含有栅电极层101的栅引线、电容引线108、以及第一端子121。接着，在基板100的整个表面上形成导电膜之后，通过第一光刻步骤形成抗蚀剂掩模。通过蚀刻移除不需要的部分而形成引线和电极(含有栅电极层101的栅引线、电容引线108、以及第一端子121)。此时，优选地进行蚀刻以使栅电极层101的至少端部成为楔形以防止断开。图2A是此阶段的截面图。注意，图4B是此阶段的平面图。
可使用诸如铝、铜、钼、钛、铬、钽、钨、钕、或钪之类的金属材料；含有这些金属材料中的任一种作为其主要组分的合金材料；或者含有这些金属材料中的任一种的氮化物来形成具有单层结构或层叠结构的含有栅电极层101的栅引线、电容引线108、以及栅引线端子部分的第一端子121。尽管使用诸如铝或铜之类的低电阻金属材料形成栅电极层101是有效的，优选地与难熔金属材料相结合使用低电阻金属材料，因为低电阻金属材料具有低耐热性和易于腐蚀的劣势。作为难熔金属材料，可使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为栅电极层101的层叠结构，以下结构是优选的：其中钼层堆叠在铝层之上的两层层叠结构；其中钼层堆叠在铜层之上的两层层叠结构；其中氮化钛层或氮化钽层堆叠在铜层之上的两层层叠结构；或者其中氮化钛层和钼层堆叠的两层层叠结构。作为三层结构，以下结构是优选的：包括铝、铝-硅合金、铝-钛合金、或者铝-钕合金位于中间层，且包括钨、氮化钨、氮化钛、以及钛中的任一种位于顶层或底层。
此时，为电极层和引线层的一部分而使用透光的氧化物半导体层，以增加孔径比。例如，可使用氧化铟、氧化铟-氧化锡合金、氧化铟-氧化锌合金、氧化锌、氧化锌铝、氮氧化锌铝、氧化锌镓等用作氧化物半导体层。
接着，形成栅绝缘层102以覆盖栅电极层101的整个表面。通过CVD法、溅射法等将栅绝缘层102形成为厚度在50nm到250nm范围内。
例如，用溅射装置将硅氧化物膜形成为100nm厚度，作为栅绝缘层102。不言而喻，栅绝缘层102不限于这样的硅氧化物膜，而可使用诸如氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜或氧化钽膜之类的其它绝缘膜来形成单层结构或层叠结构。
此外，在形成用于形成岛形氧化物半导体层103的氧化物半导体膜之前，优选地进行通过引入氩气而产生等离子体的反溅射，藉此移除附着至栅绝缘层102表面的灰尘。反溅射是指其中不向靶侧施加电压，使用RF电源在氩气气氛下向衬底侧施加电压并在衬底附近产生等离子体来修整表面的方法。注意，可使用氮气气氛、氦气气氛等来替代氩气气氛。可选地，可使用添加了氧气、N2O等的氩气气氛。进一步可选地，可使用添加了Cl2、CF4等的氩气气氛。在反溅射之后，在不暴露给空气的情况下形成氧化物半导体膜，藉此可防止灰尘或湿气附着至氧化物半导体层103和栅绝缘层102之间的界面。
在栅绝缘层102上形成具有在5nm到200nm范围内，优选地为在10nm到40nm范围内的厚度的氧化物半导体膜。
可应用下述氧化物半导体膜中的任一种作为氧化物半导体膜：In-Ga-Zn-O基氧化物半导体膜；In-Sn-Zn-O基氧化物半导体膜；In-Al-Zn-O基氧化物半导体膜；Sn-Ga-Zn-O基氧化物半导体膜；Al-Ga-Zn-O基氧化物半导体膜；Sn-Al-Zn-O基氧化物半导体膜；In-Zn-O基氧化物半导体膜；Sn-Zn-O基氧化物半导体膜；Al-Zn-O基氧化物半导体膜；In-O基氧化物半导体膜；Sn-O基氧化物半导体膜；以及Zn-O基氧化物半导体膜。可选地，可在稀有气体(一般是氩气)气氛、氧气气氛、或稀有气体(一般是氩气)和氧气气氛下用溅射法形成氧化物半导体膜。
此处，在下列条件下使用用于形成含有In、Ga、及Zn的氧化物半导体(摩尔比，In2O3∶Ga2O3∶ZnO＝1∶1∶1或In2O3∶Ga2O3∶ZnO＝1∶1∶2)的靶来进行成膜：衬底和靶之间的距离是100mm，压力是0.6Pa，直流(DC)电源是0.5kW，且气氛是氧气(氧的流速是100％)。注意，优选使用脉冲直流(DC)电源，因为可减少在薄膜形成中产生的粉末物质(也称作颗粒或灰尘)并且膜厚可以是均匀的。在这个实施例中，用溅射法使用用于形成In-Ga-Zn-O基氧化物半导体的靶形成具有30nm厚度的In-Ga-Zn-O基膜作为氧化物半导体膜。
优选的是用于形成氧化物半导体的靶的密度大于或等于80％，更优选地，大于或等于95％，进一步优选地，大于或等于99.9％。可减少使用具有高相对密度的靶形成的氧化物半导体膜的杂质浓度，且因此可获得具有高电特性和高可靠性的薄膜晶体管。
溅射法的示例包括高频功率源用作溅射功率源的RF溅射法、其中使用DC电源的DC溅射法、以及以脉冲方式施加偏置的脉冲DC溅射法。在形成绝缘层的情况下主要使用RF溅射方法，在形成金属膜的情况下主要使用DC溅射方法。
此外，还存在可设置不同材料的多个靶的多源溅射装置。利用该多源溅射装置，还可在同一室中形成层叠的不同材料膜，或还可在同一室中通过放电同时形成多种材料。
此外，存在室中设置有磁铁系统且用于磁控管溅射方法的溅射装置，以及在不使用辉光放电的情况下使用微波产生等离子体的用于ECR溅射方法的溅射装置。
此外，作为通过溅射的成膜方法，还存在其中靶物质和溅射气体组分在成膜期间相互化学反应以形成它们的化合物薄膜的反应溅射法，以及在成膜期间还对衬底施加电压的偏置溅射法。
此外，在使用溅射法的成膜期间，可通过灯光或加热器在400℃到700℃范围内的温度中加热衬底。在成膜期间通过加热成膜的同时，修复了由于溅射引起的损伤。
优选地进行预热处理，从而在形成氧化物半导体膜之前，移除在溅射装置内壁上、靶的表面上、或者靶材料中剩余的湿气或氢。作为预热处理，可给出其中在减少的压力下将膜沉积室内部从200℃加热至600℃的方法、其中在膜沉积室内部温度被加热的同时重复将氮气或惰性气体引入和排出的方法，等。在预热处理之后，冷却衬底或溅射装置，且然后在不暴露给空气的情况下形成氧化物半导体膜。在这个情况下，优选地不使用水而是油等作为靶的冷却剂。尽管当在不加热的情况下重复氮气的引入和排出可获得一定程度的效果，更优选的是在膜沉积室内部被加热的同时进行处理。
优选的是在形成氧化物半导体之前、期间或之后使用低温泵来移除溅射装置中剩余的湿气等。
接着，通过第二光刻步骤形成抗蚀剂掩模。然后，蚀刻In-Ga-Zn-O基膜。在蚀刻中，可使用诸如柠檬酸或草酸之类的有机酸用作蚀刻剂。此处，通过使用ITO-07N(由KantoChemicalCo.有限公司制造的)的湿法蚀刻In-Ga-Zn-O基膜，来移除不需要的部分。因此，将In-Ga-Zn-O基膜处理为具有岛形，藉此形成氧化物半导体层111。将氧化物半导体层111的端部蚀刻为楔形，藉此可防止由于台阶形状引起的引线的断开。注意，此处的蚀刻不限于湿法蚀刻且可进行干法蚀刻。图2B是此阶段的截面图。注意图5是此阶段的平面图。
然后，如果有需要的话，氧化物半导体层被脱水或脱氢。可通过在500℃到750℃范围内(或者小于或等于玻璃衬底的应变点的温度)使用高温气体(诸如氮气或稀有气体之类的惰性气体)或光的快速热退火(RTA)处理达约在1分钟到10分钟范围内，优选地在650℃达约3分钟到6分钟范围内而进行用于脱水或脱氢的第一热处理。用RTA法，脱水或脱氢可在短时间内进行；因此，即使在高于玻璃基板应变点的温度下也可进行处理。注意第一热处理的时序并不限于在氧化物半导体层111形成之后的这个时序，且可被进行多次，例如，在光刻步骤或氧化物半导体层111形成的之前和之后。
注意，在该第一热处理中，优选的是在气氛中不含有水、氢等。可选地，引入热处理装置的惰性气体的纯度优选地被设定为大于或等于6N(99.9999％)或更多，优选地，大于或等于7N(99.99999％)(即，杂质浓度小于或等于1ppm，优选地，小于或等于0.1ppm)。
接着，通过第三光刻步骤形成抗蚀剂掩模。通过蚀刻移除不需要的部分以形成接触孔，其达到用与栅电极层101一样的材料形成的引线或电极层。该接触孔被设置用于与稍后形成的导电膜直接连接。例如，当形成其中栅电极层与驱动器电路部分中的源电极层或漏电极层直接接触的薄膜晶体管时，或当形成电连接至端子部分的栅引线的端子时，形成接触孔。
接着，使用金属材料用溅射法或真空蒸镀法在氧化物半导体层111和栅绝缘层102上形成第一导电层112、第二导电层113、以及第三导电层114。图2C是此阶段的截面图。
可使用类似于上述栅电极层101的材料作为第一导电层112、第二导电层113、以及第三导电层114的每一个的材料。
此处，第一导电层112以及第三导电层114使用钛形成，钛是耐热的导电材料，且第二导电层113使用含有钕的铝合金形成。这样的结构可减少小丘的产生且利用了铝的低电阻性质。尽管在这个实施例中使用了第一导电层112、第二导电层113、以及第三导电层114的三层结构，本发明的实施例不限于此。因此，可采用单层结构、两层结构、或者四层或更多层的层叠结构。例如，可使用钛膜的单层结构或含有硅的铝膜的单层结构。
接着，通过第四光刻步骤形成抗蚀剂掩模131。通过蚀刻移除不需要的部分，以形成源电极层105a、漏电极层105b、氧化物半导体层103、以及连接电极120。这时使用湿法蚀刻或干法蚀刻作为蚀刻方法。例如，在使用钛形成第一导电层112和第三导电层114且使用含有钕的铝合金形成第二导电层113的情况下，可使用过氧化氢溶液或经加热的盐酸作为蚀刻剂进行湿法蚀刻。在这个蚀刻步骤中，氧化物半导体层103的一部分被蚀刻；因此氧化物半导体层103包括在源电极层105a和漏电极层105b之间的区域，该区域的厚度小于与源电极层105a或漏电极层105b相交迭的区域的厚度。图3A是此阶段的截面图。注意图6是此阶段的平面图。
此外，可在一个步骤中通过其中使用过氧化氢溶液或经加热的盐酸作为蚀刻剂的蚀刻而蚀刻第一导电层112、第二导电层113、以及第三导电层114；因此，源电极层105a或漏电极层105b的端部与氧化物半导体层103的端部对齐，并可形成连续结构。另外，湿法蚀刻允许这些层被各向同性地蚀刻，从而源电极层105a和漏电极层105b的端部相比抗蚀剂掩模131凹入。通过上述步骤，可制造其中使用氧化物半导体层103作为沟道形成区的薄膜晶体管170。
进一步，以与栅电极层101类似的方式为源电极层105a和漏电极层105b使用透光氧化物半导体层，藉此可增加像素部分的透光率且还可增加孔径比。
在第四光刻步骤中，由与源电极层105a和漏电极层105b一样材料制成的第二端子122被留在源引线端部。注意，第二端子122电连接至源引线(包括源电极层105a和和漏电极层105b的源引线)。
在端部，连接电极120通过形成在栅绝缘膜中的接触孔直接连接至位于端部的第一端子121。注意尽管此处未示出，源引线或漏引线、以及驱动器电路中的薄膜晶体管的栅电极通过上述一样的步骤直接连接。
进一步，通过使用具有利用多色调掩模形成的具有多个厚度(通常两种不同厚度)的多个区域的抗蚀剂掩模，可减少抗蚀剂掩模的数量，从而导致工艺简化和成本降低。
接着，去除抗蚀剂掩模131，并形成覆盖薄膜晶体管170的氧化物绝缘层107。可用溅射法等使用诸如氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等之类的氧化物绝缘膜形成氧化物绝缘层107。
可按需使用溅射法等方法(即，诸如湿气或氢之类的杂质不被混合到氧化物绝缘层中的方法)形成氧化物绝缘层107。在这个实施例中，用溅射法将氧化硅膜形成为氧化物绝缘膜。成膜中的衬底温度可被设定为在室温到300℃范围内，且在这个实施例中，设置为100℃。为了防止在成膜中水或氢之类的杂质的进入，优选的是在成膜之前，在150℃到350℃范围内的温度下在减少的压力下进行预先烘焙达2分钟到10分钟，从而在不暴露给空气的情况下形成氧化物绝缘层。可在稀有气体(一般是氩气)气氛、氧气气氛、或稀有气体(一般是氩气)和氧气气氛中用溅射法进行氧化硅膜的形成。另外，可使用氧化硅靶或硅靶作为靶。例如，使用硅靶，可在氧气和稀有气体气氛下用溅射法形成氧化硅膜。使用不含有诸如湿气、氢离子和OH-并阻止这些杂质从外部进入的无机绝缘膜形成氧化物绝缘层，该氧化物绝缘层在电阻被减少的区域中被形成为与氧化物半导体层相接触。
在这个实施例中，使用具有6N纯度(电阻率为0.01Ωcm)的柱状多晶硼掺杂的硅靶用脉冲DC溅射法进行成膜，其中衬底和靶之间的距离(T-S距离)为89mm、压力为0.4Pa、直流(DC)功率源为6kW、且气氛为氧气(氧气流速为100％)。其膜厚度设定为300nm。
接着，如果需要的话，在惰性气体气氛下进行第二热处理(优选地在200℃到400℃范围内的温度下、例如，在大于250℃小于350℃范围的温度下)。例如，在氮气气氛下在250℃进行第二热处理达一小时。可选地，可在高温下用与第一热处理一样短的时间进行RTA热处理。
接着，通过第五光刻步骤形成抗蚀剂掩模。然后，蚀刻氧化物绝缘层107来形成达到源电极层105b的接触孔125。此外，通过这个蚀刻还形成了达到连接电极120的接触孔126和达到第二端子122的接触孔127。图3B是此阶段的截面图。
接着，去除抗蚀剂掩模，然后形成透光导电膜。可用溅射法、真空蒸镀法等使用诸如氧化铟(In2O3)或氧化铟-氧化锡(In2O3-SnO2，简称为ITO)之类的材料形成透光导电膜。使用盐酸基溶液蚀刻这样的材料。然而，因为在蚀刻ITO时尤其容易产生残留物，所以可使用氧化铟-氧化锌(In2O3-ZnO)合金来改进蚀刻可加工性。
接着，通过第六光刻步骤形成抗蚀剂掩模。通过蚀刻移除不必要的部分来形成像素电极层110。
在第六光刻步骤中，形成存储电容器，其具有在电容器部分中的栅绝缘层102和氧化物绝缘层107(其被用作电介质)、电容器引线108、以及像素电极层110。
另外，在这个第六光刻步骤中，第一端子121和第二端子122每一个用抗蚀剂掩模覆盖，而具有透光性质的导电膜128和129被留在端子部分中。透光导电膜128和129用作连接至FPC的电极或引线。在直接连接至第一端子121的连接电极120上形成的透光导电膜128是用作栅引线的输入端子的连接端子电极。在第二端子122上形成的透光导电膜129是用作源引线的输入端子的连接端子电极。
然后，去除抗蚀剂掩模。图3C是此阶段的截面图。注意图7是此阶段的平面图。
进一步，图8A1和8A2分别是此阶段的栅引线端子部分的截面图和平面图。图8A1是沿图8A2中的线C1-C2的截面图。在图8A1中，在保护绝缘膜154和连接端子153上形成的透光导电膜155是起输入端子作用的连接端子电极。进一步，在图8A1中，在栅引线端子部分中，使用与栅引线一样的材料形成的第一端子151和使用与源引线一样的材料形成的连接电极153互相交迭(栅绝缘层152插入其之间)且电连接。此外，连接电极153和透光导电膜155通过设置在保护绝缘膜154中的接触孔直接互相接触且电连接。
进一步，图8A1和8A2分别是栅引线端子部分的截面图和平面图。图8B1是沿图8B2中的线D1-D2的截面图。在图8B1中，在保护绝缘膜154和第二端子150上形成的透光导电膜155是起输入端子作用的连接端子电极。进一步，在图8B1中，在源引线端子部分中，使用与栅引线相同材料形成的电极156位于电连接至源引线的第二端子150下方且与其交迭，其中栅绝缘层152插入在其间。电极156与第二端子150未电连接，而且如果电极156的电势被设置成不同于第二端子150的电势，诸如浮置、GND或0V，则可形成电容器用来防止噪声或静电。此外，第二端子150电连接至透光导电膜155，其中保护绝缘膜154插入它们之间。
根据像素密度设置多个栅引线、源引线以及电容器引线。还是在端子部分中，分别安排了多个与栅引线相同电位的第一端子、与源引线相同电位的第二端子、与电容器引线相同电位的第三端子等。每个端子的数量可以是任何数量，且端子的数量可由从业者按需确定。
通过这六个光刻步骤，使用六个光掩膜可完成蚀刻了沟道的薄膜晶体管170和存储器电容部分。此外，蚀刻了沟道的薄膜晶体管170是薄膜晶体管，使用具有培育状态的In-Ga-Zn-O基氧化物半导体层形成该薄膜晶体管的沟道形成区，且通过高分辨率透射电子显微镜观察到的截面的照片对应于图26。
然后，在对应于像素的矩阵中设置薄膜晶体管170和存储电容器部分，从而形成像素部分；因此，可形成用于制造有源矩阵显示设备的一个衬底。为简便起见，在此说明书中将这样的衬底称为有源矩阵衬底。
在制造有源矩阵液晶显示设备的情况下，有源矩阵衬底和设置有对电极的对衬底被彼此固定，液晶层插入在它们之间。注意，在有源矩阵衬底上设置有电连接至对衬底上的对电极的公共电极，而且在端子部分中设置有电连接至公共电极的第四端子。设置第四端子从而公共电极被设置为诸如GND或0V之类的固定电势。
进一步，这个实施例并不限于图7中的像素结构，且不同于图7的平面图的示例图示在图9中。图9示出一示例，其中未设置电容器引线，且用像素电极与毗邻像素的栅引线形成了存储电容器，像素电极与毗邻像素的栅引线彼此交迭，而且保护绝缘膜和栅绝缘膜插入在其之间。在该情况下，可忽略电容器引线和连接至该电容器引线的第三端子。注意，在图9中，由相同的附图标记标注与图7中相同的部分。
进一步，在图10中示出与图7中的像素结构不同的像素结构的另一个示例。在图10中，在栅绝缘层102上形成使用与源电极层105a和漏电极层105b一样的材料形成的电容器电极层124，且像素电极层110通过设置在氧化物绝缘层107中的接触孔109电连接至电容器电极层124。在图10的像素结构中，用电容器部分中的栅绝缘层102(其被用作电介质)、电容器电极层124、以及电容器引线108形成存储电容器。
在有源矩阵液晶显示设备中，驱动排列成矩阵的像素电极以在屏幕上形成显示图案。具体而言，在选定的像素电极与对应于该像素电极的对电极之间施加电压，从而该像素电极与该对电极之间设置的液晶层受光调制，而此光调制被观看者识别为显示图案。
在显示运动图像时，液晶显示设备存在的问题是，液晶分子本身的长响应时间引起运动图像的拖影或模糊。为改善液晶显示设备的运动图像特性，采用了称为黑插入的驱动方法，其中每隔一个帧周期在整个屏幕上显示黑色。
可选地，可采用称为双帧率驱动的驱动方法，其中垂直周期率是通常垂直周期的1.5或2倍，以改善运动图像特性。
进一步可选地，为改善液晶显示设备的运动图像特性，可采用一种驱动方法，其中使用多个LED(发光二极管)或多个EL光源来形成作为背光的平面光源，而且在一个帧周期中以脉冲方式独立地驱动该平面光源的各个光源。作为该平面光源，可使用三种或更多种类型的LED，或可使用发射白光的LED。因为能独立地控制多个LED，所以可使LED的发光时序与光调制液晶层的时序同步。根据此驱动方法，可使部分LED截止；从而，可获得降低功耗的效果，尤其是显示具有大部分为黑的图像的情况下。
组合这些驱动方法，藉此，相比于传统液晶显示设备的显示特性，可改善液晶显示设备的诸如运动图像特性之类的显示特性。
在这个实施例中获得的n沟道晶体管中，具有培育状态的In-Ga-Zn-O基膜被用于沟道形成区，且具有良好的动态特性。因此，可结合此实施例的n沟道晶体管应用这些驱动方法。
当制造发光显示设备时，有机发光元件的一个电极(也称为阴极)被设置为诸如GND或0V之类的低电源电位；因此，端子部分设置有第四端子，其被设置以将该阴极设置为诸如GND或0V之类的低电源电位。此外，当制造发光显示设备时，除源引线和栅引线之外，还设置了电源线。因此，端子部分设置有电连接至该电源线的第五端子。
通过上述步骤，可提供具有良好电特性和高度可靠性的薄膜晶体管以及含有该薄膜晶体管的显示设备。
注意，在这个实施例中所示的结构可按需结合实施例1中所示的结构。
(实施例3)
在这个实施例中，下文将描述其中驱动器电路部分的至少一部分以及要被设置在像素部分中的薄膜晶体管被形成在一个衬底上的示例。
根据实施例1或2形成要被设置在像素部分中的薄膜晶体管。进一步，由于实施例1或2中描述的薄膜晶体管是n沟道TFT，在与像素部分的薄膜晶体管相同的衬底上形成驱动器电路中可使用n沟道TFT形成的驱动器电路的一部分。
图11A示出有源矩阵显示设备的框图的示例。在显示设备中的衬底5300上，提供了像素部分5301、第一扫描线驱动器电路5302、第二扫描线驱动器电路5303、以及信号线驱动器电路5304。在像素部分5301中，设置有从信号线驱动器电路5304延伸出的多个信号线，并设置有从第一扫描驱动器电路5302和第二扫描线驱动器电路5303延伸出的多个扫描线。注意，在扫描线和信号线的交错区域中，各自具有显示元件的诸像素以矩阵排列。进一步，显示设备中的衬底5300用诸如柔性印刷电路(FPC)之类的连接部分连接至时序控制电路5305(也被称为控制器或控制器IC)。
在图11A中，在与像素部分5301一样的衬底5300上，设置第一扫描线驱动器电路5302、第二扫描线驱动器电路5303以及信号线驱动器电路5304。相应地，设置在外部的驱动器电路等组件的数量被降低，藉此可获得成本降低。进一步，如果驱动器电路被设置在衬底5300外部，引线需要被延伸且引线的连接的数量将被增加，不过通过在衬底5300上设置驱动器电路，可减少引线的连接的数量。相应地，可获得可靠性和产率的改进。
注意，时序控制电路5303提供，例如，第一扫描线驱动器电路开始信号(GSP1)(开始信号也被称为开始脉冲)和扫描线驱动器电路时钟信号(GCK1)给第一扫描线驱动器电路5302。时序控制电路5305提供，例如，第二扫描线驱动器电路开始信号(GSP2)和第二扫描线驱动器电路时钟信号(GCK2)给第二扫描线驱动器电路5303。时序控制电路5305将信号线驱动器电路开始信号(SSP)、信号线驱动器电路时钟信号(SCK)、视频信号数据(DATA)(也被简称为视频信号)和锁存信号(LAT)提供给信号线驱动器电路5304。注意每一个时钟信号可以是具有经相移相位(shiftedphases)的多个时钟信号，或可与通过将时钟信号反向而获得的反向时钟信号(CKB)一起被提供。注意，可忽略第一扫描线驱动器电路5302和第二扫描线驱动器电路5303中的一个。
图11B示出其中在与像素部分5301一样的衬底5300上形成具有低驱动频率的电路(如，第一扫描线驱动器电路5302和第二扫描线驱动器电路5303)，且在不同于其上形成有像素部分5301的衬底5300的衬底上形成信号线驱动器电路5304。采用这个结构，与使用单晶半导体形成的晶体管相比，可使用具有较低场效应迁移率的薄膜晶体管来在衬底5300上形成驱动器电路。相应地，可实现显示设备尺寸增大、步骤数减少、成本减少、产率提高等。
实施例1或2中所描述的薄膜晶体管是n沟道TFT。在图12A和12B中，将描述了使用n沟道TFT形成的信号线驱动器电路的结构和操作的示例。
信号线驱动器电路包括移位寄存器5601和开关电路5602。开关电路5602包括多个开关电路5602_1到5602_N(N是自然数)。开关5602_1到5602_N每一个包括多个薄膜晶体管5603_1到5603_k(k是自然数)。将描述其中薄膜晶体管5603_1到5603_k是n沟道TFT的示例。
将使用开关电路5602_1作为示例来描述信号线驱动器电路的连接关系。薄膜晶体管5603_1到5603_k的第一端子分别连接至引线5604_1到5604_k。薄膜晶体管5603_1到5603_k的第二端子分别连接至信号线S1到Sk。薄膜晶体管5603_1到5603_k的栅极连接至引线5605_1。
移位寄存器5601具有将H电平信号(也被称为H信号或高电源电势电平)顺序地提供给引线5605_1到5605_N并顺序地选择开关电路5602_1到5602_N的功能。
开关电路5602_1具有控制引线5604_1到5604_k与信号线S1到Sk之间的导电状态(第一端子和第二端子之间的导电状态)的功能，也就是控制是否将引线5604_1到5604_k的电势提供给信号线S1到Sk的功能。以此方式，开关电路5602_1用作选择器。进一步，薄膜晶体管5603_1到5603_k每一个具有控制引线5604_1到5604_k与信号线S1到Sk之间的导电状态的功能，即，控制是否将引线5604_1到5604_k的电势提供给信号线S1到Sk的功能。以此方式，薄膜晶体管5603_1到5603_k每一个用作开关。
注意视频信号数据(DATA)被输入至每一个引线5604_1到5604_k。很多情况下，视频信号数据(DATA)是对应于图像数据或图像信号的模拟信号。
接着，将参考图12B中的时序图描述图12A中所示的信号线驱动器电路的操作。在图12B中，示出信号Sout_1到Sout_N和信号Vdata_1到Vdata_k的示例。信号Sout_1到Sout_N是移位寄存器5601的输出信号的示例，且信号Vdata_1到Vdata_k是被输入引线的5604_1到5604_k信号的示例。注意，信号驱动器电路的一个操作周期对应于显示设备中的一个门选周期。例如，将一个门选周期分割为周期T1到TN。周期T1到TN是用于将视频信号数据(DATA)写入属于所选择的行中的像素的周期。
在周期T1到TN，移位寄存器5601顺序地输出H电平信号到引线5605_1到5605_N。例如，在周期T1中，移位寄存器5601将H电平信号输出到引线5605_1。然后，导通薄膜晶体管5603_1到5603_k，这样引线5604_1到5604_k和信号线S1到Sk被导电。在这个情况下，分别将数据Data(S1)到Data(Sk)输入到引线5604_1到5604_k。分别通过薄膜晶体管5603_1到5603_k，将Data(S1)到Data(Sk)输入第一到第k列中所选择的行中的像素中。因此，在周期T1到TN中，视频信号数据(DATA)被每次k列地顺序写入所选择的行中的像素中。
通过逐多个列地将视频信号数据(DATA)写入像素中，可减少视频信号数据(DATA)的数量或引线的数量。因此，可减少到外部电路的连接的数量。通过逐多个列地将视频信号写入像素中，可延长写入时间且可防止视频信号写入的不充分。
注意作为移位寄存器5601和开关电路5602，可使用包括实施例1或2所描述的薄膜晶体管的电路。在这个情况下，移位寄存器5601可仅由单极晶体管组成。
参考图13A到13C以及图14A和14B而描述被用于扫描线驱动器电路和/或信号线驱动器电路的部分的移位寄存器的实施例。
扫描线驱动器电路包括移位寄存器。在一些情况下，扫描线驱动器电路还可包括电平移动器、缓冲器或其他。在该扫描线驱动器电路中，当将时钟信号(CLK)和起动脉冲信号(SP)输入移位寄存器时，产生选择信号。所产生的选择信号被缓冲器缓存和放大，而所得的信号被提供给相应的扫描线。一行的像素中的晶体管的栅电极连接至扫描线。因为一行的像素中的晶体管必须同时导通，所以使用了能提供大电流的缓冲器。
移位寄存器包括第一脉冲输出电路10_1到第N脉冲输出电路10_N(N是大于或等于3的自然数)(见图13A)。在图13A所示移位寄存器中，第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3、以及第四时钟信号CK4各自从第一引线11、第二引线12、第三引线13、以及第四引线14提供至，第一脉冲输出电路10_1到第N脉冲输出电路10_N。起动脉冲SP1(第一起动脉冲)自第五引线15被输入到第一脉冲输出电路10_1。来自前一级的脉冲输出电路的信号(这样的信号被称为前一级信号OUT(n-1))(n是大于或等于2的自然数)被输入到第二或之后的级的第n个脉冲输出电路10_n(n是大于或等于2且小于等于N的自然数)。来自在下一级之后的级的第三脉冲输出电路10_3的信号被输入到第一脉冲输出电路10_1。类似地，来自下一级之后的级的第(n+2)个脉冲输出电路10_(n+2)的信号(这样的信号被称为下一级信号OUT(n+2))，被输入到第二或之后的级的第n个脉冲输出电路10_n。因此，相应级的脉冲输出电路输出将被输入至相应下一级的脉冲输出电路和/或在前一级之前一级的脉冲输出电路的第一输出信号(OUT(1)(SR)到OUT(N)(SR))，和将被输入至另一个引线等的第二输出信号(OUT(1)到OUT(N))。注意，例如，由于如图13A中所示下一级信号OUT(n+2)没有被输入至移位寄存器的最后两级，可附加地从第六引线16和第七引线17分别将第二起动脉冲SP2和第三起动脉冲SP3输入至最后两级的脉冲输出电路。可选地，可使用在移位寄存器中附加产生的信号。例如，可提供没有对到显示部分的脉冲输出做出贡献的第(N+1)个脉冲输出电路10_(N+1)和第(N+2)个脉冲输出电路10_(N+2)(这样的电路也被称为伪级)，且可从伪级产生对应于第二起动脉冲(SP2)和第三起动脉冲(SP3)的信号。
注意，时钟信号(CK)是在H电平和L电平(也被称为L信号或低电源电势电平的信号)之间以一定间隔变化的信号。此处，第一时钟信号(CK1)到第四时钟信号(CK4)相继地被延迟达1/4周期。在这个实施例中，用第一到第四时钟信号(CK1)到(CK4)控制脉冲输出电路的驱动。注意在一些情况下，取决于该时钟信号被输入的驱动器电路，时钟信号还被称为GCK或SCK；然而，在下面描述中这些时钟信号被表达为CK。
第一输入端子21、第二输入端子22、以及第三输入端子23电连接至第一到第四引线11到14中的任意。例如，在图13A的第一脉冲输出电路10_1中，第一输入端子21电连接至第一引线11，第二输入端子22电连接至第二引线12，以及第三输入端子23电连接至第三引线13。在第二脉冲输出电路10_2中，第一输入端子21电连接至第二引线12，第二输入端子22电连接至第三引线13，以及第三输入端子23电连接至第四引线14。
第一脉冲输出电路10_1到第N脉冲输出电路10_N的每一个包括第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26、以及第二输出端子27(见图13B)。在第一脉冲输出电路10_1中，第一时钟信号CK1被输入至第一输入端子21，第二时钟信号CK2被输入至第二输入端子22，第三时钟信号CK3被输入至第三输入端子23，起动脉冲被输入至第四输入端子24，下一级信号OUT(3)被输入至第五输入端子25，第一输出信号OUT(1)(SR)从第一输出端子26输出，以及第二输出信号OUT(1)从第二输出端子27输出。
接着，参考图13C而描述脉冲输出电路的具体电路配置的示例。
图13C中所示的第一脉冲输出电路10_1包括第一晶体管31到第十一晶体管41。除了上述的第一输入端子21到第五输入端子25、第一输出端子26、以及第二输出端子27之外，从被提供第一高电源电势VDD的电源线51、被提供第二高电源电势VCC的电源线52、以及被提供低电源电势VSS的电源线53，提供信号或电源电势给第一晶体管31到第十一晶体管41。图13C中的电源线的电源电势之间的关系如下：第一电源电势VDD高于或等于第二电源电势VCC，且第二电源电势VCC高于或等于第三电源电势VSS。注意，第一时钟信号(CK1)到第四时钟信号(CK4)每一个以规定间隔在H电平和L电平之间变化；在H电平的时钟信号是VDD，且在L电平的时钟信号是VSS。通过使得电源线51的电势VDD大于电源线52的电势VCC，可降低施加到晶体管的栅电极的电势，可减少晶体管阈值电压的变化，且可在不对晶体管的操作有反面效果的情况下抑制晶体管的劣化。
在图13C中，第一晶体管31的第一端子电连接至电源线51、第一晶体管31的第二端子电连接至第九晶体管39的第一端子，且第一晶体管31的栅电极电连接至第四输入端子24。第二晶体管32的第一端子电连接至电源线53、第二晶体管32的第二端子电连接至第九晶体管39的第一端子、且第二晶体管32的栅电极电连接至第四晶体管34的栅电极。第三晶体管33的第一端子电连接至第一输入端子21，且第三晶体管33的第二端子电连接至第一输出端子26。第四晶体管34的第一端子电连接至电源线53，且第四晶体管34的第二端子电连接至第一输出端子26。第五晶体管35的第一端子电连接至电源线53、第五晶体管35的第二端子电连接至第二晶体管32的栅电极和第四晶体管34的栅电极，且第五晶体管35的栅电极电连接至第四输入端子24。第六晶体管36的第一端子电连接至电源线52、第六晶体管36的第二端子电连接至第二晶体管32的栅电极和第四晶体管34的栅电极，且第六晶体管36的栅电极电连接至第五输入端子25。第七晶体管37的第一端子电连接至电源线52、第七晶体管37的第二端子电连接至第八晶体管38的第二端子，且第七晶体管37的栅电极电连接至第三输入端子23。第八晶体管38的第一端子电连接至第二晶体管32的栅电极以及第四晶体管34的栅电极，且第八晶体管38的栅电极电连接至第二输入端子22。第九晶体管39的第一端子电连接至第一晶体管31的第二端子和第二晶体管32的第二端子，第九晶体管39的第二端子电连接至第三晶体管33的栅电极和第十晶体管40的栅电极，且第九晶体管39的栅电极电连接至电源线52。第十晶体管40的第一端子电连接至第一输入端子21，第十晶体管40的第二端子电连接至第二输出端子27，且第十晶体管40的栅电极电连接至第九晶体管39的第二端子。第十一晶体管41的第一端子电连接至电源线53、第十一晶体管41的第二端子电连接至第二输出端子27、且第十一晶体管41的栅电极电连接至第四晶体管34的栅电极。
在图13C中，第三晶体管33的栅电极、第十晶体管40的栅电极和第九晶体管39的第二端子被连接的部分被称为节点A。另外，第二晶体管32的栅电极、第四晶体管34的栅电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子和第十一晶体管41的栅电极被连接的部分被称为节点B(见图14A)。
图14A示出在图13C中所示的脉冲输出电路被施加至第一脉冲输出电路101的情况下，被输入到，或输出来自于，第一输入端子21至第五输入端子25和第一输出端子26和第二输出端子27的信号。
具体地，第一时钟信号CK1被输入至第一输入端子21，第二时钟信号CK2被输入至第二输入端子22，第三时钟信号CK3被输入至第三输入端子23，起动脉冲被输入至第四输入端子24，下一级信号OUT(3)被输入至第五输入端子25，第一输出信号OUT(1)(SR)从第一输出端子26输出，第二输出信号OUT(1)从第二输出端子27输出。
要注意，薄膜晶体管是具有栅极、漏极以及源极的至少三个端子的元件。薄膜晶体管具有形成在与栅极交迭的区域中的沟道区的半导体。可通过控制栅极的电势来控制通过沟道在漏极和源极之间流动的电流。此处，由于薄膜晶体管的源极与漏极会依赖于薄膜晶体管的结构、操作条件等变换，难以定义哪个是源极还是漏极。因此，有些情况下起到源区或漏区作用的区域并不被称为源区或漏区。在那种情况下，例如，这样的区域可被分别称为第一端子和第二端子。
图14B示出含有图14A中所示多个脉冲输出电路的移位寄存器的时序图。注意，当该移位寄存器被包括在扫描线驱动器电路时，图14B中的周期61对应于垂直回描周期，而周期62对应于门选周期。
注意，通过提供其中第二电源电势VCC被施加给图14A中所示的栅电极的第九晶体管39，提供了在引导操作之前和之后的如下优势。
在节点A的电势由引导操作提升且没有提供其中第二电源电势VCC被施加给图14A中所示的栅电极的第九晶体管39的情况下，作为第一晶体管31的第二端子的源的电势上升至大于第一电源电势VDD的值。然后，将第一晶体管31的源切换至第一端子侧，即，在电源线51侧的端子。接着，在第一晶体管31中，施加了高偏压电压且因此栅极和源极之间、以及栅极和漏极之间施加了极大的应力，这可导致晶体管的劣化。反之，在提供其中第二电源电势VCC被施加给图14A中所示的栅电极的第九晶体管39的情况下，可防止当节点A的电势由引导操作提升同时第一晶体管31的第二端子的电势的增加。即，通过提供第九晶体管39，可减少第一晶体管31的栅极和源极之间所施加的负向偏压电压。因此，在这个实施例中的电路配置可减少第一晶体管31的栅极和源极之间所施加的负向偏压电压，所以可抑制第一晶体管31由于应力导致的劣化。
注意，第九晶体管39可设置为，只要第九晶体管39的第一端子和第二端子被连接在第一晶体管31的第二端子和第三晶体管33的栅极之间即可。注意，在本实施例中包括多个脉冲输出电路的移位寄存器在信号线驱动器短路中具有比扫描线驱动器电路更多数量的级的情况下，可省略第九晶体管39，这可减少晶体管的数量。
注意，使用具有培育状态的In-Ga-Zn-O基膜用于第一晶体管31到第十一晶体管41的半导体层；因此，在这些薄膜晶体管中，可减少截止状态电流，可增加导通状态电流和场效应迁移率，且可减少劣化程度。因此，可减少电路中的故障。另外，晶体管的劣化程度，通过对栅电极施加高电势，含有具有培育状态的In-Ga-Zn-O基膜的沟道形成区比使用非晶硅的晶体管的劣化程度小。因此，即使当第一电源电势VDD被提供给提供了第二电源电势VCC的电源线时可获得类似操作，且可减少放置在电路之间的电源线的数量；因此，可减少电路的尺寸。
注意，即使当连接关系改变以使从第三输入端子23提供至第七晶体管37的栅电极的时钟信号和从第二输入端子22提供至第八晶体管38的时钟信号分别从第二输入端子22和第三输入端子提供出来时，可获得类似功能。在图14A中所示的移位寄存器中，改变第七晶体管37和第八晶体管38的状态以使第七晶体管37和第八晶体管38均导通，然后第七晶体管37被截止且第八晶体管38导通，然后第七晶体管37和第八晶体管38被截止；因此，第七晶体管37的栅电极电势的下降和第八晶体管38的栅电极电势的下降两次导致由于第二输入端子22和第三输入端子23的电势下降引起的节点B的电势的下降。反之，当改变图14A中所示的移位寄存器中的第七晶体管37和第八晶体管38的状态，以使第七晶体管37和第八晶体管38都导通，然后导通第七晶体管37而截止第八晶体管，然后第七晶体管37和第八晶体管38被截止，由于第二输入端子22和第三输入端子23的电势的下降引起的节点B的电势的下降发生一次，这是由第八晶体管38的栅电极的电势的下降所引起的。因此，从第三输入端子23提供给第七晶体管37的栅电极时钟信号CK3，而从第二输入端子22提供给第八晶体管38的栅电极时钟信号CK2，这种连接关系是优选的。这是因为可减少节点B的电势变化的次数并且可降低噪声。
以此方式，在第一输出端子26和第二输出端子27的电势被保持在L电平的周期内，有规律地将H电平信号提供给节点B；因此，可抑制脉冲输出电路的故障。
(实施例4)
可能制造实施例1和2中描述的薄膜晶体管、以及在像素部分以及在驱动器电路部分中使用薄膜晶体管的具显示功能的半导体器件(也被称为显示设备)。另外，使用实施例1和2中所描述的薄膜晶体管的驱动器电路部分的一部分或者整个驱动器电路部分，可被形成在形成了像素部分的衬底上，藉此可获得板上系统。
显示设备包括显示元件。显示元件的示例包括液晶元件(也称为液晶显示元件)和发光元件(也称为发光显示元件)。发光元件在其范畴内包括照度受电流或电压控制的元件，具体包括无机电致发光(EL)元件、有机EL元件等。此外，可使用诸如电子墨水之类的对比度受电效应改变的显示介质。
此外，该显示设备包括封装有显示元件的面板和包括安装在面板上的控制器的IC等的模块。此外，元件衬底，其对应于显示设备的制造工艺中在完成显示元件之前的一个实施例，设置有用于向多个像素中的每一个中的显示元件提供电流的单元。具体而言，该元件衬底可处于仅形成显示元件的一个像素电极的状态、在形成即将作为像素电极的导电膜之后且在该导电膜被蚀刻以形成像素电极之前的状态、或任何其它状态。
注意，此说明书中的显示设备是指图像显示设备、显示设备或光源(包括发光设备)。此外，该显示设备在其范畴中还可包括以下模块中的任意项：包括诸如柔性印刷电路(FPC)、带式自动接合(TAB)带或带式载体封装(TCP)之类的连接器的模块；具有在其端部设置有印刷线路板的TAB带或TCP的模块；以及具有通过玻璃上的芯片(COG)方法直接安装在显示元件上的集成电路(IC)的模块。
在这个实施例中，将参照图15A1、15A2以及15B描述作为半导体器件的一个实施例的液晶显示面板的外观和截面。图15A1和15A2是面板的俯视图，其中在第一衬底4001上的形成薄膜晶体管4010和薄膜晶体管4011，以及液晶元件4013被密封剂4005密封在第一衬底4001与第二衬底4006之间。在薄膜晶体管4010和薄膜晶体管4011中，其中每一个的沟道形成区包括具有培育状态的In-Ga-Zn-O基膜，这在实施例1和2中有描述。图15B是沿图15A1和图15A2的线M-N的截面图。
设置了密封剂4005以包围设置在第一衬底4001上的像素部分4002和扫描线驱动器电路4004。在像素部分4002和扫描线驱动器电路4004之上设置第二衬底4006。因此，通过第一衬底4001、密封剂4005以及第二衬底4006使像素部分4002和扫描线驱动器电路4004与液晶层4008密封到一起。使用单晶半导体层或多晶半导体层在单独制备的衬底上形成的信号线驱动器电路4003被安装在第一衬底4001上与被密封剂4005包围的区域不同的区域中。
注意，对于单独形成的驱动器电路的连接方法无特殊限制，而且可使用COG方法、引线接合方法、TAB方法等。图15A1示出其中用COG方法安装信号线驱动器电路4003的示例。图15A2示出其中用TAB方法安装信号线驱动器电路4003的示例。
在第一衬底4001上设置的像素部分4002和扫描线驱动器电路4004各包括多个薄膜晶体管。包括在像素部分4002中的薄膜晶体管4010和包括在扫描线驱动器电路4004中的薄膜晶体管4011被图示为图15B中所示的示例。在薄膜晶体管4010和薄膜晶体管4011上设置绝缘层4020和绝缘层4021。
在实施例1和2中有描述的其中每一个的沟道形成区包括具有培育状态的In-Ga-Zn-O基膜的薄膜晶体管，可被用作薄膜晶体管4010和薄膜晶体管4011。在此实施例中，薄膜晶体管4010和薄膜晶体管4011是n沟道薄膜晶体管。
在绝缘层4044的部分上设置导电层4040以交迭驱动器电路的薄膜晶体管4011中的氧化物半导体层的沟道形成区。可使用与像素电极层4030一样的材料和一样步骤来形成导电层4040。设置导电层4040以交迭氧化物半导体层的沟道形成区，藉此可减少在BT测试之前和之后薄膜晶体管4011的阈值电压的变化量。导电层4040的电势可与薄膜晶体管4011的栅电极层的电势相同或不同。导电层4040还可用作第二栅电极层。可选地，导电层4040的电势可为GND或0V，或者导电层4040可处于浮动状态。
液晶元件4013中包括的像素电极层4030电连接至薄膜晶体管4010。在第二衬底4006上形成液晶元件4013的对电极层4031。像素电极层4030、对电极层4031以及液晶层4008相互交迭的部分对应于液晶元件4013。注意，像素电极层4030和对电极层4031各自被设置有作为对齐膜的绝缘层4032和绝缘层4033，且液晶层4008被夹在具有位于其中的绝缘层4032和绝缘层4033的电极层4030和对电极层4032之间。注意，尽管未示出，可在第一衬底4001侧或在第二衬底4006侧上设置滤色器。
要注意，可使用玻璃、金属(通常是不锈钢)、陶瓷或塑料形成第一衬底4001和第二衬底4006。作为塑料，可使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸类树脂膜。此外，还可使用有铝箔夹在PVF膜或聚酯膜之间的结构的薄板。
通过绝缘膜的选择性蚀刻而获得由附图标记4035表示的柱状隔离件，而且柱状隔离件被设置用于控制像素电极层4030与对电极层4031之间的距离(单元间隙)。注意，可使用球状隔离件。对电极层4031电连接至形成在与薄膜晶体管4010相同的基板上的公共电势线。使用公共连接部分，对电极层4031和公共电势线通过设置在衬底对之间的导电粒子可彼此电连接。注意，这些导电粒子包含在密封剂4005中。
可选地，可使用不需要对准膜的、表现出蓝相的液晶。蓝相是液晶相之一，当胆甾型液晶的温度升高时，蓝相刚好在胆甾相变成各向同性相之前产生。因为仅在窄温度范围中产生蓝相，所以将用于改善该温度范围的包含5％或更多重量百分比的手性剂的液晶组分用于液晶层4008。包括表现出蓝相的液晶和手性剂的液晶组合物具有在10μs到100μs范围内的短响应时间、具有不需要对准工艺的光学各向同性、且具有小的视角依赖性。注意，在使用蓝相的情况下，本发明并不限于图15A1、15A2和15B中的结构，且可采用被称为水平电场模式的结构，其中在衬底(在该衬底上形成了像素电极层4030)侧上形成对应于对电极层4031的电极层。
注意，虽然此实施例示出了透射型液晶显示设备的示例，本发明还可应用于反射型液晶显示设备或半透射半反射型液晶显示设备。
在这个实施例中描述了极化板设置在基板的外表面上(在观察者侧上)而用于显示元件的着色层和电极层设置在基板的内表面上的液晶显示设备的示例；不过，极化板还可设置在基板的内表面上。极化板和着色层的层叠结构不限于在此实施例，而可根据极化板和着色层的材料或制造过程的条件来按需设置。此外，可设置用作黑色矩阵的挡光膜。
在这个实施例中，为减少薄膜晶体管的表面粗糙度以及为提高薄膜晶体管的可靠性，将用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020和绝缘层4021)覆盖实施例2获得的薄膜晶体管。注意，设置保护膜来防止诸如有机物质、金属或空气中存在的湿气之类的污染杂质的进入，且保护膜优选地是致密膜。可用溅射法将该保护膜形成为氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、和/或氮氧化铝膜的单层或层叠。虽然在此实施例中描述了通过溅射方法形成保护膜的示例，但本发明不限于此方法，而且可采用多种方法。
在此实施例中，形成具有层叠结构的绝缘层4020作为保护膜。此处，用溅射方法形成氧化硅膜作为绝缘层4020的第一层。使用氧化硅膜作为保护膜具有防止用作源电极层和漏电极层的铝膜的小丘的效果。
形成绝缘层作为保护膜的第二层。此处，用溅射方法形成氮化硅膜作为绝缘层4020的第二层。将氮化硅膜用作保护膜可防止钠离子等移动离子进入半导体区，从而可抑制TFT的电特性变化。
在形成保护膜之后，可在该氧化物半导体层上进行退火(300℃到400℃范围内)。
形成绝缘层4021作为平坦化绝缘膜。可使用诸如聚酰亚胺、丙烯酸树脂、聚酰胺或环氧树脂之类的耐热性有机材料形成绝缘层4021。除这些有机材料之外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。注意，可通过堆叠使用这些材料组成的多层绝缘膜来形成绝缘层4021。
注意，硅氧烷基的树脂对应于含有使用硅氧烷基材料作为原始材料形成的Si-O-Si键的树脂。硅氧烷基树脂可包括用有机基团(例如烷基团或芳香基团)或氟基团作为取代基团。此外，该有机基团可包括氟基团。
对于形成绝缘层4021的方法没有特殊限制。取决于材料，可用诸如溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(例如喷墨法、丝网印刷、胶版印刷等)之类的方法、或者诸如刮刀、辊筒、幕涂机、刮刀式涂胶机之类的工具形成绝缘层4021。在使用材料溶液形成绝缘层4021的情况下，可在烘焙步骤同时在该氧化物半导体层上进行退火(在300℃到400℃范围内)。绝缘层4021的烘焙步骤也用作氧化物半导体层的退火步骤，藉此可高效地制造半导体器件。
可使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌铟、包含氧化钛的氧化铟、包含氧化钛的氧化锡铟、氧化锡铟(下文称为ITO)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电材料形成像素电极层4030和对电极层4031。
可选地，像素电极层4030和对电极层4031可使用含有导电大分子的导电组成物(也被称为导电聚合物)而形成。优选的是使用导电组合物形成的像素电极具有10,000Ω/平方或更低的薄层电阻和在550nm波长下的70％或更高的透射率。此外，导电组合物中包含的导电大分子的电阻率优选地为小于或等于0.1Ω·cm。
作为该导电大分子，可使用所谓的π电子共轭导电聚合物。例如，可给出其聚苯胺和/或衍生物、其聚吡咯和/或衍生物、其聚噻吩和/或衍生物、或这些材料中的两种或更多种的共聚物等。
进一步，通过FPC4018对单独形成的信号线驱动器电路4003以及扫描线驱动器电路4004或像素部分4002提供多个信号和电势。
在这个实施例中，由与液晶元件4013中所包括的像素电极层4030相同的导电膜形成连接端子电极4015，而由与薄膜晶体管4010和4011的源电极层和漏电极层相同的导电膜形成端子电极4016。
连接端子电极4015通过各向异性导电膜4019电连接至FPC4018中包括的端子。
注意图15A1、15A2和15B示出其中在第一衬底4001上单独地形成并安装信号线驱动器电路4003的示例；然而，这个实施例不限于这个结构。可单独形成扫描线驱动器电路然后安装，或单独形成仅信号线驱动器电路的一部分或扫描线驱动器电路的一部分，然后安装。
图16示出液晶显示模块的示例，该液晶显示模块被使用设置了通过应用实施例1和2中所描述的TFT的TFT的衬底(即，TFT衬底2600)形成为半导体器件。
图16示出液晶显示模块的示例，其中TFT衬底2600和对衬底2601通过密封剂2602相互固定，而包括TFT等的像素部分2603、包括液晶层的显示元件2604、着色层2605等被设置以形成显示区。此外，TFT衬底2600和对衬底2601各自被设置有极化板2607和极化板2606。着色层2605是实现彩色显示所必需的。在RGB系统中，为像素设置了对应于红色、绿色以及蓝色的着色层。在TFT衬底2600和对衬底2601的外侧设置极化板2606、极化板2607以及漫射板2613。光源包括冷阴极管2610和反射板2611。电路板2612通过柔性线路板2609连接至TFT衬底2600的引线电路部分2608，且包括诸如控制电路或电源电路之类的外部电路。极化板和液晶层可堆叠，而且它们之间有阻滞板。
对于液晶显示模块，可使用扭曲向列(TN)模式、共面切换(IPS)模式、边缘场切换(FFS)模式、多畴垂直取向(MVA)模式、图像垂直调整(PVA)模式、轴对称排列微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式等。
通过上述步骤，可将高度可靠的液晶显示面板制造为半导体器件。
注意，在这个实施例中所示的结构可按需结合其他实施例中所示的结构。
(实施例5)
在这个实施例中，透光显示设备的示例将被描述为应用了实施例1和2中所描述的薄膜晶体管的半导体器件。作为显示设备中包括的显示元件，此处描述了利用电致发光的发光元件。利用电致发光的发光元件是根据发光材料是有机化合物还是无机化合物来分类的。一般而言，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴分别从一对电极注入包含发光有机化合物的层中，且电流流动。然后载流子(电子和空穴)重新组合，因此发光有机化合物发光。由于这种机制，此发光元件被称为电流激发发光元件。
无机EL元件根据它们的元件结构分类为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件包括发光材料的粒子分散在粘合剂中的发光层，而且其发光机制是利用施主能级和受主能级的施主-受主重新组合型发光。薄膜无机EL元件具有发光层夹在介电层之间的结构，而介电层又进一步夹在电极之间，其发光机制是利用金属离子的内层电子跃迁的局部型发光。注意，此处将有机EL元件描述为发光元件。
图17示出可应用数字时间灰度驱动的作为施加本发明的半导体器件的示例的像素结构的示例。
描述可应用数字时间灰度驱动的像素的结构和操作。此处，一个像素包括实施例1和2中所描述的两个n-沟道晶体管，两个晶体管的每一个的沟道形成区包括具有培育状态的氧化物半导体层(In-Ga-Zn-O基膜)。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容器6403。开关晶体管6401的栅极连接至扫描线6406。开关晶体管6401的第一电极(源电极和漏电极中的一个)连接至信号线6405。开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接至驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接至电源线6407。驱动晶体管6402的第一电极连接至电源线6407。驱动晶体管6402的第二电极连接至发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。公共电极6408电连接至设置在同一衬底上的公共电势线。
发光元件6404的第二电极(公共电极6408)被设置为低电源电势。注意，当设置给电源线6407的高电源电势为参考时，低电源电势低于被设置给电源线6407的高电源电势。例如，GND、0V等可被设置为低电源电势。高电源电势与低电源电势之间的电势差被施加给发光元件6404，从而电流流过发光元件6404，藉此发光元件6404发光。为了使发光元件6404发光，设置各个电势以使高电源电势与低电源电势之间的电势差大于或等于发光元件6404的正向阈值电压。
注意，驱动晶体管6402的栅极电容可用作电容器6403的替代物，因此可省去电容器6403。可在沟道区与栅电极之间形成驱动晶体管6402的栅电容。
在采用电压输入电压驱动方法的情况下，视频信号被输入驱动晶体管6402的栅极，从而使驱动晶体管6402处于充分导通或截止这两种状态中的任一种。即，驱动晶体管6402在线性区中工作。因为驱动晶体管6402在线性区中工作，因此高于电源线6407电压的电压被施加给驱动晶体管6402的栅极。注意，将大于或等于下述值的电压施加给信号线6405：电源线电压+驱动晶体管6402的Vth。
在使用模拟灰度驱动代替数字时间灰度驱动的情况下，通过改变信号输入可采用如图17中一样的像素配置。
在进行模拟灰度驱动的情况下，将大于或等于下述值的电压施加给驱动晶体管6402的栅极：发光元件6404的正向电压+驱动晶体管6402的Vth。发光元件6404的正向电压指的是获得期望照度的电压，且包括至少正向阈值电压。输入了使驱动晶体管6402在饱和区操作的视频信号，从而可将电流提供给发光元件6404。为了使驱动晶体管6402在饱和区操作，电源线6407的电势被设置为高于驱动晶体管6402的栅极电势。当使用模拟视频信号时，可将对应于视频信号的电流提供给发光元件6404，从而可进行模拟灰度驱动。
注意，该像素结构不限于图17中所示的像素结构。例如，可向图17中的像素添加开关、电阻器、电容器、晶体管、逻辑电路等。
接着，将参照图18A到18C描述发光元件的结构。此处描述的是假设用于驱动发光元件的TFT是n-沟道TFT作为示例的像素的截面结构。用作用于驱动用在图18A、18B和18C中所示的半导体器件中的发光元件的TFT的TFT7001、7011和7021可以类似于实施例1和2中所描述的薄膜晶体管的方式而被形成。即，TFT7001、7011和7021是薄膜晶体管，其每一个沟道形成区包括具有培育状态的In-Ga-Zn-O基膜。使用这些薄膜晶体管(其每一个沟道形成区包括具有培育状态的In-Ga-Zn-O基膜)，藉此可实现具有发光元件的半导体器件的低功耗。
为提取从发光元件发出的光，需要阳极或阴极中的至少一个来透射光。在衬底上形成薄膜晶体管和发光元件。发光元件可具有通过与基板相对的表面提取光的顶发光结构、通过基板一侧上的表面提取光的底发光结构、或通过与基板相对的表面和基板一侧上的表面提取光的双发光结构。可将图17中所示的像素结构应用于具有这些发光结构中的任一种的发光元件。
接着，将参考图18A描述具有底发光结构的发光元件。
图18A是用于驱动发光元件的TFT7011是n-沟道TFT而且光从发光元件7012发射至第一电极7013侧的情况下的像素的截面图。在图18A中，在电连接至用于驱动发光元件的TFT7011的漏电极层的透光导电膜7017上形成发光元件7012的第一电极7013，而EL层7014和第二电极7015以此顺序堆叠在第一电极7013上。
作为透光导电膜7017，可使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、或添加了氧化硅的氧化铟锡等的膜之类的透光氧化物膜。
可使用多种材料中的任意来用作发光元件的第一电极7013。例如，在使用第一电极7013用作阴极的情况下，优选的是使用具有低功函数的材料，具体地，诸如Li或Cs之类的碱性金属；诸如Mg、Ca、或Sr之类的碱土金属；含有这些金属中的任意的合金(如，Mg:Ag或Al:Li)；或者诸如Yb或Er之类的稀土金属。在图18A中，第一电极7013被形成为具有通过其可透光的厚度(优选地，约5nm到30nm)。例如，具有20nm厚度的铝膜被用作第一电极7013。
可选地，可堆叠透光导电膜和铝膜，然后选择性地蚀刻从而形成透光导电膜7017和第一电极7013。在这个情况下，可使用同一个掩模进行蚀刻，这是优选的。
进一步，第一电极7013的周边由划分壁7019所覆盖。划分壁7019是使用聚酰亚胺、丙烯酸、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。尤其优选地，使用光敏树脂材料形成划分壁7019以在第一电极层7013上具有开口部分，以使开口部分的侧壁被形成为具有连续弯曲的倾斜表面。当使用光敏树脂材料形成划分壁7019时，可省略形成抗蚀剂掩模的步骤。
形成在第一电极7013和划分壁7019上的EL层7014可包括至少透光层，且使用单层或堆叠多层而被形成。当使用多层形成EL层7014时，则通过依序在第一电极7013上堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层而形成EL层7014。注意，除了发光层外并不是所有这些层都需要设置的。
此外，堆叠顺序不限于上述堆叠层的顺序；即，第一电极7013可用作阳极，且EL层7014可通过以下顺序在第一电极7013上堆叠空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层而形成。注意，在对比功耗时，将第一电极7013用作阴极，且依序在第一电极7013上堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层，这样可抑制驱动器电路部分的电压的上升并因此可减少功耗，这是优选的。
可使用多种材料中的任意用作形成在EL层7014上的第二电极7015。例如，在第二电极7015被用作阳极的情况下，优选的是诸如ZrN，Ti，W，Ni，Pt，Cr之类具有高功函数的材料和诸如ITO、IZO、以及ZnO之类透光导电材料。进一步，在第二电极7015之上，使用例如阻挡光的金属或反射光的金属形成挡光膜7016。在这个实施例中，使用ITO膜作为第二电极7015，使用Ti膜作为挡光膜7016。
发光元件7012对应于含有透光层的EL层7014被夹在第一电极7013和第二电极7015之间的区域。在图18A中所示像素结构的情况下，如箭头所示，光从发光元件7012发射至第一电极7013侧。
注意在图18A中，从发光元件7012发射出来的光穿过滤色层7033然后穿过第二栅绝缘层7031、第一栅绝缘层7030、以及衬底7010从而被发射至外部。
用诸如喷墨法之类的液滴排放法、印刷法、使用光刻技术的蚀刻法等形成滤色层7033。
滤色层7033由外涂层7034所覆盖，还由保护绝缘层7035所覆盖。注意，尽管在图18A中图示外涂层7034为具有较小的厚度，外涂层7034具有使用诸如丙烯酸树脂之类的树脂材料减少由滤色层7033引起的不均匀的功能。
形成在第二栅绝缘层7031、绝缘层7032、滤色层7033、外涂层7034、以及保护绝缘层7035中，并达到漏电极层的接触孔位于与划分壁7019交迭的位置。
接着，将参考图18B描述具有双发光结构的发光元件。
在图18B中，在电连接至用于驱动发光元件的TFT7023的漏电极层的透光导电膜7022上形成发光元件7027的第一电极7021，而EL层7024和第二电极7025以此顺序堆叠在第一电极7023上。
作为透光导电膜7027，可使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、或添加了氧化硅的氧化铟锡等的膜之类的透光氧化物膜。
可使用多种材料中的任意用作第一电极7023。例如，在使用第一电极7023用作阴极的情况下，优选的是使用具有低功函数的材料，具体地，诸如Li或Cs之类的碱性金属；诸如Mg、Ca、或Sr之类的碱土金属；含有这些金属中的任意的合金(如，Mg:Ag或Al:Li)；或者诸如Yb或Er之类的稀土金属。在这个实施例中，第一电极7023被用作阴极，且被形成为具有通过其可透光的厚度(优选地，约5nm到30nm)。例如，具有20nm厚度的铝膜被用作第一电极7023。
可选地，可堆叠透光导电膜和铝膜，然后选择性地蚀刻从而形成透光导电膜7027和第一电极7023。在这个情况下，可使用同一个掩模进行蚀刻，这是优选的。
进一步，第一电极7023的周边由分隔壁7029所覆盖。划分壁7029是使用聚酰亚胺、丙烯酸、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。尤其优选地，使用光敏树脂材料形成划分壁7029以在作为阴极的第一电极层7023上具有开口部分，以使开口部分的侧壁被形成为具有连续弯曲的倾斜表面。当使用光敏树脂材料形成划分壁7029时，可省略形成抗蚀剂掩模的步骤。
形成在第一电极7023和划分壁7029上的EL层7024可包括至少透光层，且使用单层或堆叠多层而被形成。当使用多层形成EL层7024时，则通过依序在第一电极7023上堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层而形成EL层7014。注意，除了发光层外并不是所有这些层都需要设置的。
此外，堆叠顺序不限于上述堆叠层的顺序；即，第一电极7023可用作阳极，且EL层7024可通过以下顺序在第一电极7023上堆叠空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层而形成。注意，在对比功耗时，将第一电极7023用作阴极，且依序在第一电极7023上堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层，这样可抑制驱动器电路部分的电压的上升并因此可减少功耗，这是优选的。
可使用多种材料中的任意用作形成在EL层7024上的第二电极7025。例如，在第二电极7025被用作阳极的情况下，优选的是具有高功函数的材料和诸如ITO、IZO、以及ZnO之类透光导电材料。在这个实施例中，阳极被用作第二电极7025，且形成含有氧化硅的ITO膜。
发光元件7022对应于含有透光层的EL层7024被夹在第一电极7023和第二电极7025之间的区域。在图18B中所示像素结构的情况下，如箭头所示，光从发光元件7022发射至第一电极7023侧和第二电极7025侧。
注意在图18B中，从发光元件7022发射出来到第一电极7023侧的光穿过滤色器层7043然后穿过第二栅绝缘层7041、第一栅绝缘层7040、以及衬底7020从而被发射至外部。
用诸如喷墨法之类的液滴排放法、印刷法、光刻技术、蚀刻法等形成滤色层7043。
滤色层7043由外涂层7044所覆盖，还由保护绝缘层7045所覆盖。
形成在第二栅绝缘层7041、绝缘层7042、滤色层7043、外涂层7044、以及保护绝缘层7045中并达到漏电极层的接触孔位于与划分壁7029交迭的位置。
注意，当使用具有双发光结构的发光元件且在两个显示表面上都进行全色显示时，来自第二电极7025的光没有穿过滤色层7043；因此，优选地在第二电极7025上设置具有另一个滤色层的密封衬底。
接着，将参考图18C描述具有顶发光结构的发光元件。
图18C是用于驱动发光元件的TFT7001是n-沟道TFT而且光从发光元件7002发射至第二电极7005侧的情况下的像素的截面图。在图18C中，形成电连接至用于驱动发光元件的TFT7001的漏电极层的透光导电膜7002的发光元件7002的第一电极7004，且EL层7004和第二电极7005以此顺序堆叠在第一电极7003上。
可使用多种材料中的任意用作第一电极7003。例如，在使用第一电极7003用作阴极的情况下，优选的是使用具有低功函数的材料，具体地，诸如Li或Cs之类的碱性金属；诸如Mg、Ca、或Sr之类的碱土金属；含有这些金属中的任意的合金(如，Mg:Ag或Al:Li)；或者诸如Yb或Er之类的稀土金属。
进一步，第一电极7003的周边由划分壁7009所覆盖。划分壁7009是使用聚酰亚胺、丙烯酸、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。尤其优选地，使用光敏树脂材料形成划分壁7009以在第一电极层7003上具有开口部分，以使开口部分的侧壁被形成为具有连续弯曲的倾斜表面。当使用光敏树脂材料形成划分壁7009时，可省略形成抗蚀剂掩模的步骤。
形成在第一电极7003和划分壁7009上的EL层7004可包括至少透光层，且使用单层或堆叠多层而被形成。当使用多层形成EL层7004时，则通过依序在用作阴极的第一电极7003上堆叠电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层而形成EL层7004。注意，除了发光层外并不是所有这些层都需要设置的。
此外，堆叠顺序不限于上述堆叠层的顺序；即，在用作阳极的第一电极7003上，EL层7004可通过以下顺序堆叠形成：空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层。
在图18C中，空穴注入层、空穴传输层、发光层、电子传输层、以及电子注入层依序堆叠在其中以Ti膜、铝膜、以及Ti膜顺序堆叠的层叠膜上，且在其上，形成Mg:Ag合金薄膜和ITO的堆叠层。
注意，当TFT7001是n-沟道晶体管时，优选的是以电子注入层、电子传输层、发光层、空穴传输层、以及空穴注入层为顺序在第一电极7003上堆叠，从而可防止驱动器电路部分的电压上升且可减少功耗。
第二电极7005使用透光导电材料形成，并且，例如，可使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡、氧化铟锌、或添加了氧化硅的氧化铟锡等的透光导电薄膜。
发光元件7002对应于含有发光层的EL层7004被夹在第一电极7003和第二电极7005之间的区域。在图18C中所示元件结构的情况下，如箭头所示，光从发光元件7002发射至第二电极7005。
尽管在图18C中示出将薄膜晶体管170用作TFT7001的示例，本发明并不被具体地限定于此。
在图18C中，通过设置在保护绝缘层7052和绝缘层7055中的接触孔，TFT7001的漏电极层电连接至第一电极7003。可使用诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂之类的树脂材料形成平面化绝缘层7053。除这些树脂材料之外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。注意，可通过堆叠使用这些材料组成的多层绝缘膜来形成平面化绝缘层7053。对于形成平面化绝缘层7053的方法没有特殊限制。取决于材料，可用诸如溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴排放法(例如喷墨法、丝网印刷、胶版印刷等)之类的方法、或者诸如刮刀、辊筒、幕涂机、刮刀式涂胶机之类的工具形成平面化绝缘层7053。
设置划分壁7009来使第一电极7003和相邻像素的第一电极7008绝缘。划分壁7009是使用聚酰亚胺、丙烯酸、聚酰胺、环氧树脂等的有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。尤其优选地，使用光敏树脂材料形成划分壁7009以在第一电极层7003上具有开口部分，以使开口部分的侧壁被形成为具有连续弯曲的倾斜表面。当使用光敏树脂材料形成划分壁7009时，可省略形成抗蚀剂掩模的步骤。
在图18C所示的结构中，为了实现全色显示，发光元件7002、相邻发光元件之一、以及相邻发光元件中的另一个分别是，例如，绿色发光元件、红色发光元件、以及蓝色发光元件。可选地，能全色显示的发光显示设备可用四种类型的发光元件制成，除了三种类型的发光元件之外还包括白色发光元件。
在图18C的结构中，可以这样的方式制造能全色显示的发光显示设备：被安排的所有发光元件是白色发光元件且具有滤色器等的密封衬底被设置在发光元件7002上。可形成表现出诸如白色之类的单色彩的材料并与滤色器或色彩转换器相组合，藉此可进行全色显示。
毋庸赘言，还可实现单色发光的显示。例如，可使用白光发射形成发光系统，或可使用单色发光形成区域色彩发光设备。
如果必要的话，可提供诸如具有圆形极化板的极化膜之类的光学膜。
虽然这里描述了有机EL元件作为发光元件，但还可提供无机EL元件作为发光元件。
注意，描述的是控制发光元件的驱动的薄膜晶体管(用于驱动发光元件的TFT)电连接至发光元件的示例；不过，可采用其中用于电流控制的TFT连接在用于驱动发光元件的TFT与发光元件之间的结构。
此实施例中描述的半导体器件不限于图18A到18C中所示的结构，而且可基于根据本发明的技术的精神以多种方式修改。
接着，将参照图19A和19B描述作为被应用了实施例1和2中所描述的薄膜晶体管的半导体器件的一个实施例的发光显示面板(也称为发光面板)的外观和截面。图19A是使用密封剂将形成在第一衬底上的薄膜晶体管和发光元件密封在第一衬底与第二衬底之间的面板的俯视图。图19B是沿图19A中H-I的截面图。
设置密封剂4505以包围设置在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。另外，第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b上。因此，像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b连同填充物4507被第一衬底4501、密封剂4505以及第二衬底4506密封到一起。以此方式，优选地，面板被保护膜(诸如复合膜或紫外可固化树脂膜)或具有高气密性和几乎无除气的覆盖材料封装(密封)，从而面板不被暴露给外部空气。
在第一衬底4501上设置的像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b，其各包括多个薄膜晶体管。包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动器电路4503a中的薄膜晶体管4509被图示为图19B中所示的示例。
在实施例1和2中有描述的其中每一个的沟道形成区包括具有培育状态的In-Ga-Zn-O基膜的薄膜晶体管，可被用作薄膜晶体管4509和4510。在此实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
在绝缘层4544的部分上设置导电层4540以交迭驱动器电路的薄膜晶体管4509中的氧化物半导体层的沟道形成区。设置导电层4540以交迭氧化物半导体层的沟道形成区，藉此可减少在BT测试之前和之后薄膜晶体管4509的阈值电压的变化量。导电层4540的电势可与薄膜晶体管4509的栅电极层的电势相同或不同。导电层4540可用作第二栅电极层可选地，导电层4540的电势可为GND或0V，或者导电层4540可处于浮动状态。
附图标记4511表示发光元件。包括在发光元件4511中的作为像素电极的第一电极层4517电连接至薄膜晶体管4510的源电极层或漏电极层。注意，发光元件4511的结构是第一电极层4517、电致发光层4512、以及第二电极层4513的堆叠结构；然而，发光元件4511的结构并不限于这个实施例中所描述的结构。例如，可根据从发光元件4511提取光的方向按需改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成划分壁4520。尤其优选地，使用光敏材料形成划分壁4520以在第一电极层4517上具有开口部分，以使开口部分的侧壁被形成为具有连续弯曲的倾斜表面。
电致发光层4512可用单层或堆叠的多层而形成。
可在第二电极层4513和划分壁4520上形成保护膜，以阻止氧气、氢气、湿气、二氧化碳等进入发光元件4511。作为保护膜，可形成氮化硅膜、氮氧化硅膜、DLC膜等。
此外，从FPC4518a和4518b将多个信号和电势提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b和像素部分4502。
在这个实施例中，由与发光元件4511中所包括的第一电极层4517相同的导电膜形成连接端子电极4515，而由与薄膜晶体管4509和4510的源电极层和漏电极层相同的导电膜形成端子电极4516。
连接端子电极4515通过各向异性导电膜4519电连接至FPC4518a中包括的端子。
位于从发光元件4511提取光的方向的第二衬底需要具有透光性质。在该情况下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的透光材料用作第二衬底。
作为填充物4507，除诸如氮气或氩气之类的惰性气体之外，还可使用紫外可固化树脂或热固性树脂。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛(PVB)或乙烯乙酸乙烯酯(EVA)。在这个实施例中，使用氮气用作填充物。
在需要时，可在发光元件的发光表面上按需设置诸如极化板、圆形极化板(包括椭圆极化板)、阻滞板(四分之一波板或半波板)或滤色器之类的光学膜。此外，极化板或圆形极化板可设置有抗反射膜。例如，可执行抗眩光处理，通过该处理能通过表面上的凸起和凹陷漫射反射光以减少眩光。
在单独制备的衬底上使用单晶半导体或多晶半导体形成的驱动器电路可被安装为信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b。可选地，仅信号线驱动器电路及其部分，或扫描线驱动器电路及其部分，可单独地被形成然后安装。此实施例不限于图19A和19B中所示的结构。
通过上述步骤，可将消耗较少功率的高可靠的发光显示设备(显示面板)制造为半导体器件。
注意，在这个实施例中所示的结构可按需结合其他实施例中所示的结构。
(实施例6)
在这个实施例中，电子纸的示例将被描述为被应用了实施例1和2中所描述的薄膜晶体管的半导体器件。
图20示出作为半导体器件的示例的有源矩阵电子纸。可使用实施例1和2中描述的薄膜晶体管形成用于半导体器件的薄膜晶体管581，其沟道形成区部分地或全部地使用具有培育状态的In-Ga-Zn-O基膜而形成。
图20中的电子纸是使用扭转球显示系统的显示设备的示例。扭转球显示系统指的是一种方法，其中各个着色为黑色和白色的球状粒子被安排在作为用于显示元件的电极层的第一电极层与第二电极层之间、而且在第一电极层与第二电极层之间产生电势差以控制球状粒子取向从而实现显示。
在衬底580上形成的薄膜晶体管581是底栅薄膜晶体管。薄膜晶体管581的源电极层或漏电极层在形成于绝缘层583、绝缘层584、以及绝缘层585中的开口与第一电极层587相接触，藉此薄膜晶体管581电连接至第一电极层587。在第一电极层587和第二电极层588之间设置球状颗粒。每一个球状颗粒589包括黑区590a、白区590b、以及围绕着黑区590a和白区590b的被填充液体的腔体594。球状粒子589周围的空间被诸如树脂之类的填充物595填充(参见图20)。在这个实施例中，第一电极层587对应于像素电极，而为对衬底596设置的第二电极层588对应于公共电极。
可选地，可能使用电泳元件替代扭转球。使用了具有约10μm到200μm范围内的直径、且其中密封了透明液体、带正电的白色微粒以及带负电的黑色微粒的微胶囊。在设置在第一电极层与第二电极层之间的微胶囊中，当通过第一电极层和第二电极层施加电场时，白色微粒和黑色微粒在相反方向移动，从而可显示白色或黑色。使用这个原理的显示元件是电泳显示元件，且含有电泳显示元件的设备一般被称为电子纸。电泳显示元件比液晶显示元件具有更高反射率；且因此，不需要辅助光、功耗低、而且可在暗处识别显示部分。此外，即使在没有提供电源给显示部分时，可维持曾经显示过的图像。因此，即使当具有显示功能的半导体器件(可简单称为显示设备或设置有显示设备的半导体器件)远离电波源，也能保存已显示的图像。
通过上述步骤，可制造具有良好电特性和高可靠性的电子纸作为半导体器件。
电子纸可用被于所有领域的电子器件，只要它们显示数据。例如，电子纸可应用于电子书阅读器(电子书)、海报、诸如火车之类的车辆中的广告、或诸如信用卡等之类的多种卡的显示器。图21A和21B以及图22示出电子设备的示例。
图21A示出使用电子纸形成的海报2631。在广告媒体是印刷纸张的情况下，通过手工更换广告；然而，通过使用电子纸，可在短时间内改变广告显示内容。此外，可在无显示缺陷的情况下获得稳定的图像。注意，该海报可无线地发送和接收信息。
图21B示出诸如火车之类的车辆中的广告2632。在广告媒体是印刷纸张的情况下，通过手工更换广告；然而，通过使用电子纸，可在短时间内改变广告显示内容。此外，可在无显示缺陷的情况下获得稳定的图像。注意，该海报可无线地发送和接收信息。
图22示出电子书阅读器的示例。例如，电子书阅读器2700包括两个外壳：外壳2701和外壳2703。外壳2701和外壳2703与枢纽2711组合，从而该电子书阅读器2700可以该枢纽2711为轴打开和关闭。这样的结构可使电子书阅读器2700可类似于纸书一样工作。
显示部分2705和显示部分2707分别被包括在外壳2701和外壳2703中。显示部分2705和显示部分2707可显示一幅图像或不同图像。例如，在显示部分2705和显示部分2707显示不同图像的情况下，右边的显示部分(图22中的显示部分2705)可显示文字，而左边的显示部分(图22中的显示部分2707)可显示图形。
图22示出外壳2701设置有操作部分等的示例。例如，外壳2701设置有电源开关2721、操作键2723、扬声器2725等。可用操作键2723翻页。注意，可在外壳的显示部分的同一表面上设置键盘、指向装置等。另外，可在外壳的后面或侧面上设置外部连接端子(耳机端子、USB端子、连接至诸如AC适配器和USB电缆之类的各种电缆的端子等)、记录介质插入部分等。而且，电子书阅读器2700可具有电子词典功能。
电子书阅读器2700可无线地发送和接收信息。通过无线通信，可从电子书服务器购买和下载想要的图书数据等。
注意，在这个实施例中所示的结构可按需结合其他实施例中所示的结构。
(实施例7)
具有实施例1和2中所描述的薄膜晶体管(其沟道形成区部分地或完整地使用具有培育状态的In-Ga-Zn-O基膜而形成)的半导体器件可被应用于各种电子设备(包括游戏机)。在每一个含有该薄膜晶体管(其沟道形成区部分地或完整地使用具有培育状态的In-Ga-Zn-O基膜而形成)的电子设备中改进了可靠性。这样的电子设备的示例是电视机(也称为电视或电视接收机)、计算机等的监视器、诸如数码相机或数字摄像机的摄影机、数码相框、移动电话手机(也称为移动电话或移动电话设备)、便携式游戏机、便携式信息终端、音频再现设备、诸如弹球机的大尺寸游戏机等。
图23A示出电视机的示例。在电视机9600中，显示部分9603被包括在外壳9601中。显示部分9603可显示图像。这里，外壳9601由支架9605支承。
可利用外壳9601的操作开关或独立的遥控器9610操作电视机9600。可利用遥控器9610的操作键9609进行频道切换和音量控制，藉此可控制显示部分9603上显示的图像。另外，遥控器9610可设置有用于显示从遥控器9610输出的数据的显示部分9607。
注意，电视机9600设置有接收器、调制解调器等。通过利用该接收器，可接收一般的TV广播。另外，当显示设备经由调制解调器使用或不使用线缆连接至通信网络时，可实现单向(从发射器到接收器)或双向(发射器与接收器之间、接收器之间等)数据通信。
图23B示出数码相框的一示例。例如，在数码相框9700中，显示部分9703被包括在外壳9701中。显示部分9703可显示各种图像。例如，显示部分9703可显示数码相机等拍摄的图像的数据且用作普通相框。
注意，数码相框9700设置有操作部分、外部连接部分(USB端子、可连接至诸如USB电缆之类的多种电缆的端子等)、记录介质插入部分等。虽然这些组件可被设置在与显示部分相同的表面上，但优选地，为了设计美学而将它们设置在侧面或后面。例如，存储着由数码相机拍摄的图像数据的存储器被插入数码相框9700的记录介质插入部分中并加载数据，藉此图像可被显示在显示部分9703上。
数码相框9700可无线地发送和接收信息。通过无线通信，可加载并显示期望的图像数据。
图24A是便携式游戏机，由两个外壳——外壳9881和外壳9891构成，外壳9881和9891与结合部分9893连接，这样该便携式游戏机能被打开和折叠。显示部分9882和显示部分9883分别被包括在外壳9881和外壳9891中。此外，图24A中所示的便携式游戏机设置有扬声器部分9884、记录介质插入部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、旋转频率、距离、光、液体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、射线、流速、湿度、梯度、振动、气味或红外线功能))以及话筒9889)等。无需赘言，该便携式娱乐机的结构不限于上述结构，而且可采用设置有本发明的至少一个半导体器件的其它结构。该便携式娱乐机可按需包括其它附属物。图24A中所示的便携式游戏机具有读取存储在记录介质中的程序或数据以显示在显示部分上的功能，以及通过无线通信与另一便携式游戏机共享信息的功能。注意，图24A中所示的便携式游戏机的功能不限于上述功能，而且该便携式游戏机可具有多种功能。
图24B示出作为大型游戏机的自动售货机的示例。在自动售货机9900中，显示部分9903包括在外壳9901中。此外，自动售货机9900包括诸如起始杆或停止开关之类的操作装置、硬币槽、扬声器等。无需赘言，该自动售货机9900的结构不限于上述结构，而且可采用设置有本发明的至少一个半导体器件的其它结构。该自动售货机9900可按需包括其它附属物。
图25A示出移动电话手机的示例。移动电话手机1000被设置有包括在外壳1001中的显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、话筒1006等。
当用手指等触摸图25A中所示的显示部分1002时，数据可被输入移动电话手机1000。此外，可通过手指等触摸显示部分1002来执行诸如打电话和编辑邮件之类的操作。
显示部分1002主要有三种屏幕模式。第一种模式是主要用于显示图像的显示模式。第二种模式是主要用于输入诸如文字之类的数据的输入模式。第三种模式是组合显示模式和输入模式这两种模式的显示-输入模式。
例如，在打电话或编辑邮件的情况下，为显示部分1002选择主要用于输入文字的文字输入模式，从而可输入显示在屏幕上的文字。在该情况下，优选地在显示部分1002的屏幕的几乎全部区域上显示键盘或数字按钮。
当诸如陀螺仪或加速度传感器之类的含有用于检测倾斜的传感器的检测设备设置在移动电话手机1000内时，可通过确定移动电话手机1000的方向(移动电话手机1000是被放置为竖直还是放倒在其侧面)自动切换显示部分1002的屏幕上的显示。
通过触摸显示部分1002或操作外壳1001的操作按钮1003可切换屏幕模式。可选地，可根据显示部分1002上显示的图像类型切换屏幕模式。例如，当显示在显示部分上的图像信号是移动图像数据的信号时，屏幕模式被切换成显示模式。当该信号是文字数据的信号时，屏幕模式被切换成输入模式。
进一步，在输入模式中，当在特定时间段内未进行通过触摸显示部分1002的输入、同时显示部分1002中的光传感器检测到信号时，可控制屏幕模式从输入模式切换至显示模式。
显示部分1002可用作图像传感器。例如，当用手掌或手指触摸显示部分1002时掌纹、指纹等图像被采集，藉此可进行个人识别。进一步，通过在显示部分中提供背光或发射近红外光的感测光源，也能采集指纹、掌纹等图像。
图25B也示出移动电话手机的示例。图25B中的移动电话手机具有：显示设备9410，其中显示部分9412和操作按钮9413被包括在外壳9411中，以及通信设备9400，其中操作按钮9402、外部输入端子9403、话筒9404、扬声器9405、以及在接收到电话时发射光的发光部分9406被包括在外壳9401中。具有显示功能的显示设备9410可通过按照箭头表示的两个方向从具有电话功能的通信装置9400脱离或附连至该通信装置9400。因此，显示设备9410的短轴可被附连至通信设备9400的短轴，且显示设备9410的长轴可被附连至通信设备9400的长轴。此外，当仅需要显示功能时，显示设备9410可从通信装置9400脱离并单独使用。图像或输入信号可通过无线或有线通信在分别具有充电电池的通信装置9400和显示设备9410之间发送或接收。
注意，在这个实施例中所示的结构可按需结合其他实施例中所示的结构。
本申请基于2009年9月24日向日本专利局提交的日本专利申请号2009-219128，该申请的全部内容通过引用结合于此。

Claims (11)

1.一种半导体器件，包括：
薄膜晶体管，所述薄膜晶体管包括：
沟道形成区
其中所述沟道形成区包括In-Ga-Zn-O基的半导体，
其中所述In-Ga-Zn-O基的半导体具有培育状态，其中所述In-Ga-Zn-O基的半导体的所述培育状态既不是晶体状态也不是非晶状态，且
其中所述培育状态是其中在电子衍射图案的分析中，一个点清楚地出现在所述电子衍射图案的中间部分,且没有点清楚地出现所述中间部分的周边而是周期性地出现的状态。
2.一种半导体器件，包括：
在绝缘表面之上的栅电极层；
在所述栅电极层之上的第一绝缘层；
在所述第一绝缘层之上的含有铟、镓、以及锌的氧化物半导体层；以及
在所述氧化物半导体层之上的源电极层或漏电极层；
其中，所述氧化物半导体层的、所述源电极层和所述漏电极层不与之相交迭的至少一区域具有培育状态，其中所述培育状态既不是晶体状态也不是非晶状态，且
其中所述培育状态是其中在电子衍射图案的分析中，一个点清楚地出现在所述电子衍射图案的中间部分,且没有点清楚地出现所述中间部分的周边而是周期性地出现的状态。
3.如权利要求2所述的半导体器件，其特征在于，还包括：
覆盖所述源电极层或所述漏电极层的第二绝缘层，
其中所述第二绝缘层与所述氧化物半导体层的、所述源电极层和漏电极层不与之相交迭的所述区域相接触。
4.一种半导体器件，包括：
在绝缘表面之上的栅电极层；
在所述栅电极层之上的第一绝缘层；
在所述第一绝缘层之上的含有铟、镓、以及锌的氧化物半导体层；
在所述氧化物半导体层之上的源电极层或漏电极层；以及
覆盖所述源电极层或所述漏电极层的第二绝缘层，
其中所述氧化物半导体层包括其厚度小于与所述源电极层或所述漏电极层交迭的区域的厚度的区域，
其中所述第二绝缘层与所述氧化物半导体层的其厚度较小的所述区域相接触，
其中所述氧化物半导体层的其厚度较小的所述区域具有既不是晶体状态也不是非晶状态的培育状态，以及
其中所述培育状态是其中在电子衍射图案的分析中，一个点清楚地出现在所述电子衍射图案的中间部分,且没有点清楚地出现所述中间部分的周边而是周期性地出现的状态。
5.如权利要求1、2、4中任一项所述的半导体器件，其特征在于，所述培育状态、所述晶体状态、或者所述非晶状态是用所述电子衍射图案分析的。
6.如权利要求1、2、4中任一项所述的半导体器件，其特征在于，
其中所述晶体状态是其中在所述电子衍射图案的分析中，一个点清楚地出现在所述电子衍射图案的中间部分，且六个点清楚地出现所述中间部分的周边的状态，以及
其中所述非晶状态是其中在电子衍射图案的分析中出现晕环形状图案的状态。
7.如权利要求3或4所述的半导体器件，其特征在于，所述第二绝缘层是用溅射法获得的氧化硅膜。
8.如权利要求1所述的半导体器件，其特征在于，所述沟道形成区通过使用惰性气体的热处理被脱水或脱氢，且
其中，引入热处理装置的所述惰性气体的纯度被设定为大于或等于99.9999％。
9.如权利要求8所述的半导体器件，其特征在于，所述热处理是通过快速热退火处理执行的。
10.如权利要求2或4所述的半导体器件，其特征在于，所述氧化物半导体层通过使用惰性气体的热处理被脱水或脱氢，且
其中，引入热处理装置的所述惰性气体的纯度被设定为大于或等于99.9999％。
11.如权利要求10所述的半导体器件，其特征在于，所述热处理是通过快速热退火处理执行的。
CN201080043173.1A 2009-09-24 2010-09-08 半导体器件及其制造方法 Active CN102549758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510646167.XA CN105161543A (zh) 2009-09-24 2010-09-08 半导体器件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009219128 2009-09-24
JP2009-219128 2009-09-24
PCT/JP2010/065884 WO2011037050A1 (en) 2009-09-24 2010-09-08 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510646167.XA Division CN105161543A (zh) 2009-09-24 2010-09-08 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102549758A CN102549758A (zh) 2012-07-04
CN102549758B true CN102549758B (zh) 2015-11-25

Family

ID=43795800

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510646167.XA Pending CN105161543A (zh) 2009-09-24 2010-09-08 半导体器件及其制造方法
CN201080043173.1A Active CN102549758B (zh) 2009-09-24 2010-09-08 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510646167.XA Pending CN105161543A (zh) 2009-09-24 2010-09-08 半导体器件及其制造方法

Country Status (7)

Country Link
US (3) US20110227060A1 (zh)
EP (1) EP2481089A4 (zh)
JP (3) JP2011091385A (zh)
KR (1) KR20120071393A (zh)
CN (2) CN105161543A (zh)
TW (1) TWI577026B (zh)
WO (1) WO2011037050A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576677B (zh) 2009-09-24 2015-07-22 株式会社半导体能源研究所 半导体元件及其制造方法
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
EP2535939A1 (en) * 2011-06-14 2012-12-19 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Thin film transistor
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
US8804061B2 (en) 2012-04-11 2014-08-12 Apple Inc. Devices and methods for reducing the size of display panel routings
CN103578984B (zh) * 2012-07-26 2016-10-26 瀚宇彩晶股份有限公司 半导体元件及其制造方法
TWI649794B (zh) * 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
KR102039102B1 (ko) * 2012-12-24 2019-11-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105027296B (zh) * 2013-03-07 2018-11-06 夏普株式会社 半导体装置及其制造方法
KR102123529B1 (ko) * 2013-03-28 2020-06-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN103353633B (zh) * 2013-08-05 2016-04-06 武汉邮电科学研究院 波长选择开关和波长选择方法
TW201516167A (zh) * 2013-10-22 2015-05-01 Semiconductor Energy Lab 氧化物半導體膜之製作方法
US9455142B2 (en) * 2014-02-06 2016-09-27 Transtron Solutions Llc Molecular precursor compounds for ABIGZO zinc-group 13 mixed oxide materials
US10012883B2 (en) * 2014-02-10 2018-07-03 Sharp Kabushiki Kaisha Semiconductor device including a silicon nitride dielectric layer and method for producing same
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
KR20150146409A (ko) * 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
TWI629791B (zh) 2015-04-13 2018-07-11 友達光電股份有限公司 主動元件結構及其製作方法
CN105161523B (zh) 2015-08-13 2018-09-25 京东方科技集团股份有限公司 一种电极、薄膜晶体管、阵列基板及显示设备
US9634036B1 (en) * 2016-03-11 2017-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal oxide thin-film transistor, method of fabricating the same, and array substrate
JP6802653B2 (ja) * 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP7126823B2 (ja) 2016-12-23 2022-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN109670368B (zh) * 2017-10-13 2021-09-28 深圳芯启航科技有限公司 生物特征图像采集系统
KR102418612B1 (ko) 2018-01-03 2022-07-08 엘지전자 주식회사 이동 단말기
CN109034053A (zh) * 2018-07-24 2018-12-18 京东方科技集团股份有限公司 显示模组及制备方法、控制方法和控制装置、显示装置
CN109727968A (zh) * 2019-02-26 2019-05-07 京东方科技集团股份有限公司 平板探测器及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US315200A (en) * 1885-04-07 Manufacture of brick
US2590A (en) * 1842-04-29 Measuring and cutting garments
US111663A (en) * 1871-02-07 Improvement in type-holders
US315194A (en) * 1885-04-07 Chaeles p
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
DE69328197T2 (de) * 1992-12-15 2000-08-17 Idemitsu Kosan Co. Ltd., Tokio/Tokyo Transparente, leitende schicht, transparentes, leitendes basismaterial und leitendes material
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6726812B1 (en) * 1997-03-04 2004-04-27 Canon Kabushiki Kaisha Ion beam sputtering apparatus, method for forming a transparent and electrically conductive film, and process for the production of a semiconductor device
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW515109B (en) * 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW490714B (en) * 1999-12-27 2002-06-11 Semiconductor Energy Lab Film formation apparatus and method for forming a film
TW507258B (en) * 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
TWI360702B (en) * 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101069222A (zh) * 2004-12-06 2007-11-07 株式会社半导体能源研究所 显示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR100889688B1 (ko) * 2007-07-16 2009-03-19 삼성모바일디스플레이주식회사 반도체 활성층 제조 방법, 그를 이용한 박막 트랜지스터의제조 방법 및 반도체 활성층을 구비하는 박막 트랜지스터
JP5718052B2 (ja) 2007-08-02 2015-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜半導体材料を用いる薄膜トランジスタ
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JPWO2010047077A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405898A (zh) * 2001-09-10 2003-03-26 川崎雅司 薄膜晶体管及矩阵显示装置

Also Published As

Publication number Publication date
EP2481089A4 (en) 2015-09-23
US20150340506A1 (en) 2015-11-26
TW201130138A (en) 2011-09-01
WO2011037050A1 (en) 2011-03-31
CN105161543A (zh) 2015-12-16
EP2481089A1 (en) 2012-08-01
US20130330914A1 (en) 2013-12-12
JP2011091385A (ja) 2011-05-06
TWI577026B (zh) 2017-04-01
US9520288B2 (en) 2016-12-13
JP6062478B2 (ja) 2017-01-18
CN102549758A (zh) 2012-07-04
US20110227060A1 (en) 2011-09-22
JP2015165583A (ja) 2015-09-17
US9048094B2 (en) 2015-06-02
JP2013214752A (ja) 2013-10-17
KR20120071393A (ko) 2012-07-02
JP5734338B2 (ja) 2015-06-17

Similar Documents

Publication Publication Date Title
CN102549758B (zh) 半导体器件及其制造方法
JP6813650B2 (ja) 半導体装置
JP6856711B2 (ja) 半導体装置
CN102498553B (zh) 晶体管及显示设备
CN102648524B (zh) 半导体器件、显示装置和电子电器
CN101752425B (zh) 半导体装置及其制造方法
CN102484140B (zh) 半导体器件的制造方法
CN102751295B (zh) 半导体装置与用于制造半导体装置的方法
TWI591646B (zh) 半導體裝置
CN101640220B (zh) 半导体装置及其制造方法
CN101997007A (zh) 半导体装置及制造半导体装置的方法
CN101997005A (zh) 半导体器件及其制造方法
CN105206676A (zh) 半导体装置及其制造方法
CN102598283A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant