TW201516167A - 氧化物半導體膜之製作方法 - Google Patents

氧化物半導體膜之製作方法 Download PDF

Info

Publication number
TW201516167A
TW201516167A TW102141277A TW102141277A TW201516167A TW 201516167 A TW201516167 A TW 201516167A TW 102141277 A TW102141277 A TW 102141277A TW 102141277 A TW102141277 A TW 102141277A TW 201516167 A TW201516167 A TW 201516167A
Authority
TW
Taiwan
Prior art keywords
film
transistor
substrate
oxide
oxide semiconductor
Prior art date
Application number
TW102141277A
Other languages
English (en)
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201516167A publication Critical patent/TW201516167A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/06—Epitaxial-layer growth by reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本發明的一個方式提供一種能夠用於電晶體的半導體膜等的結晶氧化物半導體膜。本發明的一個方式是一種使用濺射裝置的氧化物半導體膜的製作方法，該濺射裝置包括包含結晶In-Ga-Zn氧化物的靶材、基板以及磁鐵，其中，藉由在靶材和基板之間產生電位差，生成電漿，藉由使產生在電漿中的離子碰撞到靶材，使依次層疊有具有鎵原子、鋅原子和氧原子的第一層、具有銦原子和氧原子的第二層以及具有鎵原子、鋅原子和氧原子的第三層的平板狀In-Ga-Zn氧化物剝離，並且，平板狀In-Ga-Zn氧化物穿過電漿中而帶負電，然後在維持結晶性的狀態下靠近於基板頂面，且由於從磁鐵的磁場及基板流到靶材的電流的作用移動在基板頂面上而沉積。

Description

氧化物半導體膜之製作方法
本發明涉及一種物體、方法或製作方法。另外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。尤其是，本發明例如係關於一種半導體膜、半導體裝置、顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、它們的驅動方法或它們的製作方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發光裝置、照明設備、電光裝置、半導體電路以及電子裝置有時包括半導體裝置。
使用在具有絕緣表面的基板上的半導體膜來形成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路或顯示裝置等的半導體裝置。作為可以應用於電晶體的半導體膜，已知的是矽膜。
關於用於電晶體的半導體膜的矽膜，根據用途分別使用非晶矽膜或多晶矽膜。例如，當應用於構成大 型的顯示裝置的電晶體時，較佳為使用已確立了在大面積基板上進行成膜的技術的非晶矽膜。另一方面，當應用於構成一體地形成有驅動電路的高功能的顯示裝置的電晶體時，較佳為使用可以製作具有高場效移動率的電晶體的多晶矽膜。作為多晶矽膜的形成方法，已知藉由對非晶矽膜進行高溫下的加熱處理或雷射處理來形成的方法。
此外，近年來氧化物半導體膜受到關注。例如，公開了一種使用非晶In-Ga-Zn氧化物膜的電晶體(參照專利文獻1)。氧化物半導體膜可以利用濺射法等形成，所以可以用於構成大型的顯示裝置的電晶體的半導體膜。另外，使用氧化物半導體膜的電晶體具有高場效移動率，因而可以實現一體地形成有驅動電路的高功能的顯示裝置。另外，因為可以改良使用非晶矽膜的電晶體的生產設備的一部分而利用，所以在可以抑制設備投資的方面上也有利。
1985年，報告了單晶In-Ga-Zn氧化物的合成(參照非專利文獻1)。此外，1995年，報告了In-Ga-Zn氧化物具有同源結構並被記為InGaO3(ZnO)m(m是自然數)的組成式(參照非專利文獻2)。
此外，2012年，報告了具有與使用非晶In-Ga-Zn氧化物膜的電晶體相比較優良的電特性及可靠性的使用結晶In-Ga-Zn氧化物膜的電晶體(參照非專利文獻3)。在此報告了不能明確地確認具有CAAC(C-Axis Aligned Crystal：c軸配向結晶)的In-Ga-Zn氧化物膜的晶界。
[專利文獻1]日本專利申請公開第2006-165528號公報
[非專利文獻1]N. Kimizuka, and T. Mohri: J.Solid State Chem. 60 (1985) 382.
[非專利文獻2]N. Kimizuka, M. Isobe, and M. Nakamura: J. Solid State Chem. 116 (1995) 170.
[非專利文獻3]S. Yamazaki, J. Koyama, Y. Yamamoto, and K. Okamoto: SID 2012 DIGEST 183.
本發明的一個方式的課題之一是提供一種製作可以應用於電晶體的半導體膜等的結晶氧化物半導體膜的方法。特別是，本發明的一個方式的課題之一是提供一種製作晶界等缺陷少的結晶氧化物半導體膜的方法。
另外，本發明的一個方式的課題之一是：提供一種使用氧化物半導體膜的半導體裝置；提供一種具有高場效移動率的電晶體；提供一種電特性穩定的電晶體；提供一種關閉時(非導通時)的電流小的電晶體；提供一種包括該電晶體的半導體裝置；或者提供一種新穎的半導體裝置。
注意，上述課題的記載不妨礙其他課題的存在。此外，本發明的一個方式並不需要解決所有上述課題。另外，從說明書、圖式、申請專利範圍等的記載這些 課題以外的課題是顯然的，而可以從說明書、圖式、申請專利範圍等的記載中抽出這些以外的課題。
(1)本發明的一個方式是一種使用濺射裝置的氧化物半導體膜的製作方法，該濺射裝置包括：包含結晶In-Ga-Zn氧化物的靶材；基板；以及磁鐵，其中，藉由在靶材和基板之間產生電位差，生成電漿，藉由使產生在電漿中的離子碰撞到靶材，使依次層疊有具有鎵原子、鋅原子和氧原子的第一層、具有銦原子和氧原子的第二層以及具有鎵原子、鋅原子和氧原子的第三層的平板狀In-Ga-Zn氧化物剝離，並且，平板狀In-Ga-Zn氧化物穿過電漿中而帶負電，然後在維持結晶性的狀態下靠近於基板頂面，且由於從磁鐵的磁場及基板流到靶材的電流的作用移動在基板頂面上而沉積。
(2)本發明的一個方式是根據(1)所記載的氧化物半導體膜的製作方法，其中平板狀In-Ga-Zn氧化物的側面上的銦原子或與銦原子、鎵原子及鋅原子鍵合的氧原子帶負電。
(3)本發明的一個方式是根據(2)所記載的氧化物半導體膜的製作方法，其中藉由使帶負電的氧原子互相排斥，維持平板狀In-Ga-Zn氧化物的形狀。
(4)本發明的一個方式是根據(1)至(3)中任一項所記載的氧化物半導體膜的製作方法，其中平板狀In-Ga-Zn氧化物的側面在移動在基板頂面上時與已沉積的In-Ga-Zn氧化物的側面鍵合，然後固定到基板頂面。
(5)本發明的一個方式是根據(4)所記載的氧化物半導體膜的製作方法，其中在鍵合時，與平板狀In-Ga-Zn氧化物的側面鍵合的氧原子脫離。
(6)本發明的一個方式是根據(5)所記載的氧化物半導體膜的製作方法，其中脫離的氧原子填埋氧缺損。
(7)本發明的一個方式是根據(1)至(6)中任一項所記載的氧化物半導體膜的製作方法，其中平板狀In-Ga-Zn氧化物的沉積在基板頂面上時的基板頂面的法線向量和c軸所形成的角度為-10°以上且10°以下。
(8)本發明的一個方式是根據(1)至(7)中任一項所記載的氧化物半導體膜的製作方法，其中靶材所包含的結晶In-Ga-Zn氧化物的組成式為InGaZnO4。
(9)本發明的一個方式是根據(1)至(8)中任一項所記載的氧化物半導體膜的製作方法，其中離子是氧的陽離子。
本發明的一個方式可以提供一種製作可以應用於電晶體的半導體膜等的結晶氧化物半導體膜的方法。特別是，本發明的一個方式可以提供一種製作晶界等缺陷少的結晶氧化物半導體膜的方法。
另外，本發明的一個方式可以提供一種使用氧化物半導體膜的半導體裝置；可以提供一種具有高場效移動率的電晶體；可以提供一種電特性穩定的電晶體；可以提供一種關閉時(非導通時)的電流小的電晶體；可以 提供一種包括該電晶體的半導體裝置；或者可以提供一種新穎的半導體裝置。注意，上述效果的記載不妨礙其他效果的存在。此外，本發明的一個方式並不需要具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載這些效果以外的效果是顯然的，而可以從說明書、圖式、申請專利範圍等的記載中抽出這些以外的效果。
100‧‧‧顆粒
100a‧‧‧顆粒
100b‧‧‧顆粒
101‧‧‧離子
120‧‧‧基板
130‧‧‧靶材
310‧‧‧電子槍室
312‧‧‧光學系統
314‧‧‧樣本室
316‧‧‧光學系統
318‧‧‧拍攝裝置
320‧‧‧觀察室
322‧‧‧膠片室
324‧‧‧電子
328‧‧‧物質
332‧‧‧螢光板
400‧‧‧基板
402‧‧‧絕緣膜
404‧‧‧導電膜
406‧‧‧半導體膜
407‧‧‧半導體膜
406a‧‧‧氧化物半導體層
406b‧‧‧氧化物半導體層
406c‧‧‧氧化物半導體層
412‧‧‧絕緣膜
413‧‧‧導電膜
416a‧‧‧導電膜
416b‧‧‧導電膜
418‧‧‧絕緣膜
500‧‧‧基板
502‧‧‧絕緣膜
504‧‧‧導電膜
506‧‧‧半導體膜
512‧‧‧絕緣膜
513‧‧‧導電膜
516a‧‧‧導電膜
516b‧‧‧導電膜
518‧‧‧絕緣膜
524a‧‧‧導電膜
524b‧‧‧導電膜
600‧‧‧基板
604‧‧‧導電膜
606‧‧‧半導體膜
612‧‧‧絕緣膜
616a‧‧‧導電膜
616b‧‧‧導電膜
618‧‧‧絕緣膜
620‧‧‧絕緣膜
622‧‧‧導電膜
700‧‧‧成膜裝置
701‧‧‧大氣側基板供應室
702‧‧‧大氣側基板傳送室
703a‧‧‧裝載閉鎖室
703b‧‧‧卸載閉鎖室
704‧‧‧傳送室
705‧‧‧基板加熱室
706a‧‧‧成膜室
706b‧‧‧成膜室
706c‧‧‧成膜室
751‧‧‧低溫冷阱
752‧‧‧載物台
761‧‧‧盒式介面
762‧‧‧對準介面
763‧‧‧傳送機器人
764‧‧‧閘閥
765‧‧‧加熱載物台
766‧‧‧靶材
767‧‧‧防著板
768‧‧‧基板載物台
769‧‧‧基板
770‧‧‧真空泵
771‧‧‧低溫泵
772‧‧‧渦輪分子泵
780‧‧‧質量流量控制器
781‧‧‧精製器
782‧‧‧氣體加熱機構
800‧‧‧RFID標籤
801‧‧‧通信器
802‧‧‧天線
803‧‧‧無線信號
804‧‧‧天線
805‧‧‧整流電路
806‧‧‧恆壓電路
807‧‧‧解調變電路
808‧‧‧調變電路
809‧‧‧邏輯電路
810‧‧‧記憶體電路
811‧‧‧ROM
901‧‧‧外殼
902‧‧‧外殼
903‧‧‧顯示部
904‧‧‧顯示部
905‧‧‧麥克風
906‧‧‧揚聲器
907‧‧‧操作鍵
908‧‧‧觸控筆
911‧‧‧外殼
912‧‧‧外殼
913‧‧‧顯示部
914‧‧‧顯示部
915‧‧‧連接部
916‧‧‧操作鍵
921‧‧‧外殼
922‧‧‧顯示部
923‧‧‧鍵盤
924‧‧‧指向裝置
931‧‧‧外殼
932‧‧‧冷藏室門
933‧‧‧冷凍室門
941‧‧‧外殼
942‧‧‧外殼
943‧‧‧顯示部
944‧‧‧操作鍵
945‧‧‧透鏡
946‧‧‧連接部
951‧‧‧車體
952‧‧‧車輪
953‧‧‧儀表板
954‧‧‧燈
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
1200‧‧‧記憶元件
1201‧‧‧電路
1202‧‧‧電路
1203‧‧‧開關
1204‧‧‧開關
1206‧‧‧邏輯元件
1207‧‧‧電容元件
1208‧‧‧電容元件
1209‧‧‧電晶體
1210‧‧‧電晶體
1213‧‧‧電晶體
1214‧‧‧電晶體
1220‧‧‧電路
2100‧‧‧電晶體
2200‧‧‧電晶體
2201‧‧‧絕緣膜
2202‧‧‧導電膜
2203‧‧‧導電膜
2204‧‧‧絕緣膜
2205‧‧‧導電膜
2206‧‧‧導電膜
2207‧‧‧絕緣膜
2208‧‧‧絕緣膜
2211‧‧‧半導體基板
2212‧‧‧絕緣層
2213‧‧‧閘極電極
2214‧‧‧閘極絕緣膜
2215‧‧‧汲極區域
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3200‧‧‧電晶體
3300‧‧‧電晶體
3400‧‧‧電容元件
4000‧‧‧RFID標籤
5000‧‧‧基板
5001‧‧‧像素部
5002‧‧‧掃描線驅動電路
5003‧‧‧掃描線驅動電路
5004‧‧‧信號線驅動電路
5010‧‧‧電容佈線
5012‧‧‧閘極佈線
5013‧‧‧閘極佈線
5014‧‧‧汲極電極
5016‧‧‧電晶體
5017‧‧‧電晶體
5018‧‧‧液晶元件
5019‧‧‧液晶元件
5020‧‧‧像素
5021‧‧‧開關電晶體
5022‧‧‧驅動電晶體
5023‧‧‧電容元件
5024‧‧‧發光元件
5025‧‧‧信號線
5026‧‧‧掃描線
5027‧‧‧電源線
5028‧‧‧共用電極
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板單元
8005‧‧‧FPC
8006‧‧‧單元
8007‧‧‧背光單元
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
圖1是說明CAAC-OS膜的成膜模型的模式圖及示出顆粒的圖；圖2A至2C是說明顆粒的圖；圖3是說明在被形成面上施加到顆粒的力量的圖；圖4A和4B是說明被形成面上的顆粒的動作的圖；圖5A和5B是示出沉積顆粒而形成的CAAC-OS膜的一個例子的剖面圖；圖6A和6B是示出CAAC-OS膜的透過電子繞射圖案的圖；圖7A至7C是示出利用X射線繞射裝置的CAAC-OS膜和靶材的分析結果的圖；圖8A和8B是示出氧化鋅膜和CAAC-OS膜的平面TEM影像的圖；圖9A1、9A2、9B1和9B2是示出CAAC-OS膜的高解析度平面TEM影像及其影像分析結果的圖； 圖10A至10D是示出CAAC-OS膜的高解析度平面TEM影像及其各區域中的透過電子繞射圖案的圖；圖11A至11D是示出多晶OS膜的高解析度平面TEM影像及其各區域中的透過電子繞射圖案的圖；圖12A至12C是示出CAAC-OS膜的剖面TEM影像、高解析度剖面TEM影像及該高解析度剖面TEM影像的影像分析結果的圖；圖13A至13D是氧化物半導體的剖面TEM影像及局部性的傅立葉轉換影像；圖14A至14C是氧化物半導體的剖面TEM影像及局部性的傅立葉轉換影像；圖15A至15C是氧化物半導體的剖面TEM影像及局部性的傅立葉轉換影像；圖16A至16D是示出透過電子繞射測量裝置的一個例子的圖以及示出氧化物半導體膜的奈米束電子繞射圖案的圖；圖17A至17C是示出利用透過電子繞射測量的結構分析的一個例子的圖及平面TEM影像；圖18A和18B是說明InGaZnO4的結晶的圖；圖19A和19B是說明原子碰撞之前的InGaZnO4的結構等的圖；圖20A和20B是說明原子碰撞之後的InGaZnO4的結構等的圖；圖21A和21B是說明原子碰撞之後的原子的軌跡的 圖；圖22A和22B是CAAC-OS膜及靶材的剖面HAADF-STEM影像；圖23是示出成膜裝置的一個例子的俯視圖；圖24A至24C是示出成膜裝置的結構的一個例子的圖；圖25A至25C是示出根據本發明的一個方式的電晶體的俯視圖及剖面圖；圖26A和26B是示出根據本發明的一個方式的電晶體的剖面圖；圖27A和27B是示出根據本發明的一個方式的電晶體的俯視圖及剖面圖；圖28A和28B是示出根據本發明的一個方式的電晶體的剖面圖；圖29A和29B是示出根據本發明的一個方式的電晶體的俯視圖及剖面圖；圖30A和30B是示出根據本發明的一個方式的電晶體的剖面圖；圖31A和31B是示出根據本發明的一個方式的電晶體的俯視圖及剖面圖；圖32A和32B是示出根據本發明的一個方式的電晶體的俯視圖及剖面圖；圖33A和33B是示出根據本發明的一個方式的電晶體的剖面圖； 圖34A至34D是示出根據本發明的一個方式的半導體裝置的剖面圖及電路圖；圖35A和35B是根據本發明的一個方式的記憶體裝置的電路圖；圖36是根據本發明的一個方式的RFID標籤的塊圖；圖37A至37F是示出根據本發明的一個方式的RFID標籤的使用例子的圖；圖38是示出根據本發明的一個方式的CPU的塊圖；圖39是根據本發明的一個方式的記憶體裝置的電路圖；圖40A至40C是根據本發明的一個方式的顯示裝置的電路圖；圖41是說明根據本發明的一個方式的顯示模組的圖；圖42A至42F是示出根據本發明的一個方式的電子裝置的圖。
將參照圖式詳細地說明本發明的實施方式。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當利用圖式說明發明結構時，表示相同目標的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示 相同的部分，而不特別附加元件符號。
注意，在圖式中，有時為了清楚瞭解而誇大尺寸、膜(層)的厚度或區域。
另外，電壓大多指某個電位與標準電位(例如，接地電位(GND)或源極電位)之間的電位差。由此，可以將電壓改稱為電位。
另外，為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書中的序數詞不表示特定發明的事項的固有名稱。
注意，例如當導電性充分低時，有時即使表示為“半導體”也具有“絕緣體”的特性。此外，“半導體”和“絕緣體”的境界不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。
另外，例如當導電性充分高時，有時即使表示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的境界不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
注意，半導體膜的雜質例如是構成半導體層的主要成分之外的物質。例如，濃度為低於0.1atomic%的元素是雜質。有時由於包含雜質而例如導致在半導體膜中 形成DOS(Density of State：態密度)，載子移動率降低或結晶性降低等。在半導體膜是氧化物半導體膜時，作為改變半導體膜的特性的雜質，例如有第一族元素、第二族元素、第十四族元素、第十五族元素或主要成分之外的過渡金屬等，特別是，例如有氫(包含在水中)、鋰、鈉、矽、硼、磷、碳、氮等。在氧化物半導體膜中，有時例如氫等雜質的混入導致氧缺損的產生。此外，在半導體膜是矽層時，作為改變半導體膜的特性的雜質，例如有氧、除了氫之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。
〈CAAC-OS膜的成膜模型〉
下面，說明結晶氧化物半導體膜的一種的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜的成膜模型。
圖1是示出藉由濺射法形成CAAC-OS膜的情況的成膜室中的模式圖。
靶材130黏合到底板上。靶材130及底板下配置有多個磁鐵。由該多個磁鐵在靶材130上產生磁場。利用磁鐵的磁場提高沈積速度的濺射法被稱為磁控濺射法。
靶材130具有多晶結構，其中任何晶粒包括劈開面。
以與靶材130相對的方式配置有基板120，其間的距離d(也稱為靶材-基板間距離(T-S間距離))是 0.01m以上且1m以下，較佳是0.02m以上且0.5m以下。在成膜室中幾乎充滿著成膜氣體(例如，氧、氬或以50體積%以上的比例包含氧的混合氣體)，且成膜室的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa以上且10Pa以下。在此，藉由對靶材130施加一定程度以上的電壓，開始放電且確認到電漿。另外，由靶材130上的磁場形成高密度電漿區域。在高密度電漿區域中，因成膜氣體的離子化而產生離子101。離子101例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
離子101由電場向靶材130一側加速，然後碰撞到靶材130。此時，平板狀(顆粒狀)濺射粒子的顆粒100a及顆粒100b從劈開面剝離，然後被打出來。另外，有時因離子101碰撞的衝擊而在顆粒100a及顆粒100b的結構中產生應變。
顆粒100a是具有三角形，例如正三角形的平面的平板狀濺射粒子。此外，顆粒100b是具有六角形，例如正六角形的平面的平板狀濺射粒子。注意，將顆粒100a及顆粒100b等的平板狀濺射粒子總稱為顆粒100。顆粒100的平面形狀不侷限於三角形、六角形。例如，有時成為組合兩個以上且六個以下的三角形而成的形狀。例如，有時也成為組合兩個三角形(正三角形)而成的四角形(菱形)。
顆粒100的厚度取決於成膜氣體的種類等。較佳為將顆粒100的厚度設定得均勻，其理由在後面描述。 此外，與厚度大的骰子狀相比，濺射粒子較較佳為採用厚度小的顆粒狀。
因在穿過電漿中時受到電荷而有時顆粒100的側面帶負電或帶正電。顆粒100的側面具有氧原子，且該氧原子可能帶負電。例如，圖2A示出顆粒100a的側面具有帶負電的氧原子的例子。像這樣，因側面帶相同極性的電荷而電荷互相排斥，從而可以維持平板形狀。另外，當CAAC-OS膜是In-Ga-Zn氧化物膜時，如圖2B所示，與銦原子鍵合的氧原子可能帶負電。或者，如圖2C所示，與銦原子、鎵原子及鋅原子鍵合的氧原子可能帶負電。
如圖1所示，例如顆粒100像風箏那樣在電漿中飛翔到基板120上。因為顆粒100帶電荷，所以在它靠近於其他顆粒100已沉積的區域時產生斥力。在此，在基板120的頂面上產生有平行於基板120的頂面的磁場。此外，因為在基板120和靶材130之間產生電位差，所以電流從基板120流到靶材130。因此，顆粒100在基板120的頂面上受到磁場及電流的作用所引起的力量(洛倫茲力)(參照圖3)。這事實是藉由弗萊明的左手定則可以理解的。為了增大施加到顆粒100的力量，較佳為在基板120的頂面上設置平行於基板120的頂面的磁場為10G以上，較佳為20G以上，更佳為30G以上，進一步佳為50G以上的區域。或者，較佳為在基板120的頂面上設置平行於基板120的頂面的磁場成為垂直於基板120的頂面的磁場的1.5倍以上，較佳為2倍以上，更佳為3倍以上，進一步佳為5倍以上的區 域。
其結果是，如圖4A所示，顆粒100像在基板120的頂面滑翔那樣移動。在平板面朝向基板120的狀態下顆粒100移動。然後，如圖4B所示，在該顆粒100到達已沉積的其他顆粒100的側面時，它們的側面彼此鍵合。此時，在於顆粒100的側面的氧原子脫離。由於有時脫離的氧原子填埋CAAC-OS膜中的氧缺損，因此形成缺陷態密度低的CAAC-OS膜。
此外，藉由在基板120上加熱顆粒100，原子重新排列，且緩和離子101的碰撞所引起的結構的應變。應變得到緩和的顆粒100幾乎成為單晶。藉由使顆粒100幾乎成為單晶，即使顆粒100在彼此鍵合之後被加熱也幾乎不發生顆粒100本身的伸縮。因此，不發生顆粒100之間的空隙的放大導致晶界等缺陷的形成而成為裂縫(crevice)的情況。此外，可以認為在空隙中攤鋪具有伸縮性的金屬原子等，且它們像高速公路那樣連接方向偏離的顆粒100。
可以認為根據上述模型顆粒100沉積到基板120上。因此，可知的是：與磊晶成長不同地，在被形成面沒有結晶結構時也可以形成CAAC-OS膜。例如，即使基板120的頂面(被形成面)的結構是非晶結構，也可以形成CAAC-OS膜。
此外，可以知道即使在被形成面的基板120的頂面具有凹凸，也在CAAC-OS膜中根據其形狀排列顆粒 100。例如，如果基板120的頂面在原子級上平坦，則形成厚度均勻，平坦且具有高結晶性的層，因為如圖5A所示以將平行於ab面的平面的平板面朝下的方式配置顆粒100。而且，藉由該層層疊n級(n是自然數)，可以得到CAAC-OS膜。
另一方面，如圖5B所示，即使基板120的頂面具有凹凸，CAAC-OS膜也具有層疊n級(n是自然數)顆粒100沿著凸面並列配置的層的結構。由於基板120具有凹凸，因此有時在CAAC-OS膜中與圖5A相比較容易產生顆粒100之間的空隙。但是，因為在顆粒100之間產生分子間力，所以即使有凹凸，顆粒也以在顆粒之間的空隙盡可能小的方式排列。由此，可以形成即使有凹凸也具有高結晶性的CAAC-OS膜。
因此，CAAC-OS膜不需要雷射晶化，所以在大面積的玻璃基板等上也可以均勻地進行成膜。
由於根據這種模型形成CAAC-OS膜，因此濺射粒子較佳是厚度小的顆粒狀。另外，在濺射粒子是厚度大的骰子狀時，朝向基板120上的面不固定，所以有時不能使厚度或結晶的配向為均勻。
注意，有時在藉由濺射法形成的In-Ga-Zn氧化物膜中，鋅的原子數比小於靶材的原子數比。這可能是因為氧化鋅具有與氧化銦或氧化鎵相比較容易氣化的性質。藉由與InxGa2-xO3(ZnO)m(0<x<2，m是自然數)等化學計量組成偏離，有時導致所形成的In-Ga-Zn氧化物膜的結晶 性降低或In-Ga-Zn氧化物膜部分地多晶化等。
例如，為了製作具有高結晶性的CAAC-OS膜，也可以預先增高靶材中的鋅的原子數比。藉由調整靶材的原子數比，可以使所形成的In-Ga-Zn氧化物膜的原子數比接近於InxGa2-xO3(ZnO)m(0<x<2，m是自然數)等化學計量組成。
根據上述成膜模型，在具有非晶結構的被形成面上也可以形成具有高結晶性的CAAC-OS膜。
〈CAAC-OS膜的性質〉
下面說明根據本實施方式的具有結晶性的氧化物半導體膜的CAAC-OS膜。CAAC-OS膜是一種氧化物半導體膜，其中雖然a軸及b軸的配向是不規則的，但是具有c軸配向性，且c軸朝向平行於被形成面或頂面的法線向量的方向。
圖6A示出對CAAC-OS膜的In-Ga-Zn氧化物膜從平行於樣本面的方向入射束徑為300nm的電子線時的繞射圖案(也稱為選區透過電子繞射圖案)。從圖6A確認到起因於InGaZn4的結晶的(109)面的斑點。因此，可以知道CAAC-OS膜的結晶具有c軸配向性且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖6B示出對相同的樣本從垂直於樣本面的方向入射束徑為300nm的電子線時的繞射圖案。從圖6B確認到環狀的繞射圖案。因此，CAAC-OS膜的結晶的a軸及b軸沒有配向性。另外，可以認為圖 6B所示的第一環起因於InGaZnO4的結晶的(010)面及(100)面等。此外，還可以認為圖6B所示的第二環起因於(110)面等。
在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態。因此，也包括該角度為85°以上且95°以下的狀態。
在使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析時，例如在藉由out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜的情況下，在繞射角度(2θ)為31°附近出現峰值(參照圖7A)。由於該峰值來源於InGaZnO4結晶的(009)面，所以也可以根據使用XRD的結構分析確認到CAAC-OS膜的結晶具有c軸配向性並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，在藉由從大致垂直於c軸的方向使X射線入射的in-plane法分析CAAC-OS膜的情況下，在2θ為56°附近出現峰值。該峰值歸屬於InGaZnO4結晶的(110)面。關於CAAC-OS膜，即使將2θ固定到56°附近並以法線向量為軸(軸)使樣本旋轉地進行分析(掃描)，也不呈現明確的峰值(參照圖7B)。針對於此，在InGaZnO4的單晶氧化物半導體膜中，在將2θ固定到56°附近地進行掃描時觀察到六個歸屬於與(110)面相等的 結晶面的峰值(參照圖7C)。因此，根據使用XRD的結構分析可以確認到在CAAC-OS膜中a軸及b軸的配向是不規則的。
在利用透過電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS膜時，觀察不到明確的結晶區域之間的境界，即晶界(grain boundary)。因此，可以說是：在CAAC-OS膜中不容易產生起因於晶界的電子移動率的降低。
一般而言，在利用TEM從大致垂直於樣本面的方向觀察多晶氧化鋅膜(平面TEM觀察)時，如圖8A所示，可以確認到明確的晶界。另一方面，在相同的測量區域中對CAAC-OS膜進行平面TEM觀察時，如圖8B所示，觀察不到晶界。
再者，至於CAAC-OS膜，得到利用平面TEM觀察的亮視場像及繞射圖案的複合分析影像(也稱為高解析度平面TEM影像)(參照圖9A1)。在高解析度平面TEM影像中也觀察不到CAAC-OS膜中的明確的晶界。
在此，圖9A2示出對圖9A1所示的高解析度平面TEM影像進行傅立葉轉換並進行濾波，然後進行傅立葉逆變換而得到的影像。藉由進行這種影像處理，可以得到從高解析度平面TEM影像去除雜訊並僅抽出週期性成分的實空間影像。藉由進行影像處理，可以強調結晶區域而明確地觀察到金屬原子排列為三角形狀或六角形狀。但是，還可以知道在不同的結晶區域之間觀察不到金屬原子的排 列的規則性。
此外，得到CAAC-OS膜的進一步放大的高解析度平面TEM影像(參照圖9B1)。即使是被放大的高解析度平面TEM影像，也觀察不到CAAC-OS膜中的明確的晶界。
在此，圖9B2示出對圖9B1所示的高解析度平面TEM影像進行傅立葉轉換並進行濾波，然後進行傅立葉逆變換而得到的影像。藉由對被放大的高解析度平面TEM影像進行影像處理，可以更明確地觀察到金屬原子的排列。由圖9B2可以確認到金屬原子排列為內角為60°的正三角形狀或內角為120°的正六角形狀。
接著，為了確認在CAAC-OS膜中各結晶區域在面內方向上具有哪一種連接，在圖10A所示的高解析度平面TEM影像中取得由(1)、(2)、(3)表示的區域中的透過電子繞射圖案，而分別在圖10B、圖10C、圖10D中表示。另外，在透過電子繞射圖案的測量時使用束徑為1nm的電子線。
由透過電子繞射圖案可知CAAC-OS膜具有六重旋轉對稱的晶格。因此，由高解析度平面TEM影像的透過電子繞射圖案也可知CAAC-OS膜具有c軸配向性。此外，還可知CAAC-OS膜局部性地具有極高的結晶性。
由圖10A至10D可知在著眼於由(1)、(2)、(3)表示的區域中的透過電子繞射圖案時，在每個繞射圖案中的a軸(由白色實線表示)的角度逐漸地改 變。明確而言，在(1)的a軸的角度為0°時，(2)的a軸以c軸為中心改變7.2°。同樣地，在(1)的a軸的角度為0°時，(3)的a軸以c軸為中心改變10.2°。由此，可以認為CAAC-OS膜是在維持c軸配向的狀態下不同的結晶區域連接的連續結構。
另外，藉由對雷射晶化的In-Ga-Zn氧化物膜進行平面TEM觀察，可以確認到圖11A所示的明確的晶界。因此，雷射晶化的In-Ga-Zn氧化物膜成為多晶氧化物半導體膜(多晶OS膜)。
接著，為了確認在多晶OS膜中各結晶區域在面內方向上具有哪一種連接，在圖11A所示的平面TEM影像中取得由(1)、(2)、(3)表示的區域中的透過電子繞射圖案，而分別在圖11B、圖11C、圖11D中表示。另外，在透過電子繞射圖案的測量時使用束徑為1nm的電子線。
由圖11A至11D可知在著眼於由(1)、(2)、(3)表示的區域中的透過電子繞射圖案時，由(2)表示的區域的繞射圖案具有與由(1)和(3)表示的區域的繞射圖案重疊的形狀。因此，可以由電子繞射圖案確認多晶OS膜的晶界。
接著，利用TEM從與樣本面大致平行的方向觀察CAAC-OS膜(剖面TEM觀察)(參照圖12A)。至於圖12A所示的剖面TEM影像，取得由框圍繞的區域中的利用剖面TEM觀察的亮視場像及繞射圖案的複合分析影像(也 稱為高解析度剖面TEM影像)(參照圖12B)。
在此，圖12C示出對圖12B所示的高解析度剖面TEM影像進行傅立葉轉換並進行濾波，然後進行傅立葉逆變換而得到的影像。藉由進行這種影像處理，可以得到從高解析度剖面TEM影像去除雜訊並僅抽出週期性成分的實空間影像。藉由進行影像處理，可以強調結晶區域而確認金屬原子排列為層狀。金屬原子中的各層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
在圖12B中，可以從左邊分成由(1)、(2)、(3)表示的區域。當將每個區域認為一個大結晶區域時，每個結晶區域的大小是50nm左右。此時，可以知道在由(1)和(2)表示的區域之間、由(2)和(3)表示的區域之間也觀察不到明確的晶界。此外，在圖12C中，由(1)和(2)表示的區域之間以及由(2)和(3)表示的區域之間互相連接(連結)。
在圖12B中，可以藉由影像分析確認到由(1)和(2)表示的區域之間以及由(2)和(3)表示的區域之間互相連接(連結)。
圖13A再次示出圖12B。圖13B是進一步放大在圖13A中由虛線圍繞的區域a而得的剖面TEM影像。圖13C是為便於理解圖13B的剖面TEM影像而強調表示原子排列的圖。
圖13D是圖13B中的A1-O-A2之間的由圓圈圍繞的區域(直徑大致為4nm)的局部性的傅立葉變換影像。在圖13D所示的各區域中可以確認到c軸配向性。此外，A1-O之間的c軸方向和O-A2之間的c軸方向不同，由此可知A1-O之間和O-A2之間具有不同的結晶部。另外，在A1-O之間，在以垂直於樣本面的方向為0°時，c軸的角度為14.3°、16.6°、26.4°等，從而可以知道逐漸地連續改變。同樣地，在O-A2之間，c軸的角度為-18.3°、-17.6°、-15.9°等，從而可以知道逐漸地連續改變。
此外，在圖14A中由虛線表示從圖13A所示的區域a稍微偏離的區域b。另外，在圖14B中表示進一步放大區域b的剖面TEM影像。
圖14C是圖14B中的B1-B2之間的由圓圈圍繞的區域(直徑大約為4nm)的局部性的傅立葉變換影像。在圖14C所示的各區域中可以確認到c軸配向性。此外，B1-B2之間的c軸的角度為-6.0°、-6.1°、-1.2°等，從而可以知道逐漸地連續改變。
此外，在圖15A中由虛線表示從圖14A所示的區域b稍微偏離的區域c。另外，在圖15B中表示進一步放大區域c的剖面TEM影像。
圖15C是圖15B中的C1-O-C2之間的由圓圈圍繞的區域(直徑大約為4nm)的局部性的傅立葉變換影像。在圖15C所示的各區域中可以確認到c軸配向性。另外，在C1-O之間，c軸的角度為-7.9°、-5.6°、-4.1°等，從 而可以知道逐漸地連續改變。同樣地，在O-C2之間，c軸的角度為-10.0°、-6.8°、-6.5°等，從而可以知道逐漸地連續改變。
由此，也可以藉由剖面TEM影像的影像分析知道CAAC-OS膜中的各結晶區域連接(連結)。
具有這種性質的CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，與氧的鍵合力比構成氧化物半導體膜的金屬元素強的矽等元素因為會從氧化物半導體膜中奪取氧而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果其被包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。此外，包含在氧化物半導體膜中的雜質有時會成為載子陷阱或載子發生源。
另外，CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺損有時會成為載子陷阱或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺損少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常導通特性)。此外，在高純度本質或實質上高純度 本質的氧化物半導體膜中載子陷阱少。因此，採用該氧化物半導體膜的電晶體的電特性變動小，具有高可靠性。注意，被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要的時間長，有時會像固定電荷那樣動作。因此，採用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
另外，CAAC-OS膜有時具有非晶結構區域或微晶結構區域等。
在CAAC-OS膜具有多個結構時，有時藉由利用奈米束電子繞射可以進行結構分析。
圖16A示出一種透過電子繞射測量裝置，包括：電子槍室310；電子槍室310下的光學系統312；光學系統312下的樣本室314；樣本室314下的光學系統316；光學系統316下的觀察室320；設置在觀察室320的拍攝裝置318；以及觀察室320下的膠片室322。以朝向觀察室320的內部的方式設置拍攝裝置318。另外，該透過電子繞射測量裝置也可以不包括膠片室322。
此外，圖16B示出圖16A所示的透過電子繞射測量裝置內部的結構。在透過電子繞射測量裝置內部中，從設置在電子槍室310的電子槍發射的電子藉由光學系統312照射到配置在樣本室314中的物質328。穿過物質328的電子藉由光學系統316入射到設置在觀察室320內部的螢光板332中。在螢光板332中，藉由呈現對應於所入射的電子的強度的圖案，可以測量透過電子繞射圖案。
因為拍攝裝置318朝向螢光板332地設置，所以可以拍攝呈現在螢光板332的圖案。穿過拍攝裝置318的透鏡的中間部及螢光板332的中間部的直線和穿過拍攝裝置318的透鏡的中間部的垂直於地板表面的直線所形成的角度例如為15°以上且80°以下，30°以上且75°以下或45°以上且70°以下。該角度越小，由拍攝裝置318拍攝的透過電子繞射圖案的應變越大。但是，如果預先知道該角度，則能夠校正所得到的透過電子繞射圖案的應變。另外，有時也可以將拍攝裝置318設置在膠片室322。例如，也可以以與電子324的入射方向相對的方式將拍攝裝置318設置在膠片室322中。在此情況下，可以從螢光板332的背面拍攝應變少的透過電子繞射圖案。
樣本室314設置有用來固定樣本的物質328的支架。支架具有使穿過物質328的電子透過的結構。例如，支架也可以具有將物質328移動到X軸、Y軸、Z軸等的功能。支架的移動功能例如具有在1nm以上且10nm以下、5nm以上且50nm以下、10nm以上且100nm以下、50nm以上且500nm以下、100nm以上且1μm以下等的範圍中移動的精度，即可。至於這些範圍，根據物質328的結構設定最適合的範圍，即可。
接著，說明使用上述透過電子繞射測量裝置測量物質的透過電子繞射圖案的方法。
例如，如圖16B所示，藉由改變物質中的奈米束的電子324的照射位置(掃描物質中的奈米束的電子 324)，可以確認到物質的結構逐漸地產生變化的情況。此時，如果物質328是CAAC-OS膜，則可以觀察到圖16C所示的繞射圖案。或者，如果物質328是nc-OS膜，則可以觀察到圖16D所示的繞射圖案。
即使物質328是CAAC-OS膜，也有時部分地觀察到與nc-OS膜等同樣的繞射圖案。因此，有時可以以在一定的範圍中觀察到CAAC-OS膜的繞射圖案的區域的比例(也稱為CAAC化率)表示CAAC-OS膜的優劣。例如，優良的CAAC-OS膜的CAAC化率為50%以上，較佳為80%以上，更佳為90%以上，進一步佳為95%以上。另外，將觀察到與CAAC-OS膜不同的繞射圖案的區域的比例表示為非CAAC化率。
作為一個例子，至於具有剛進行成膜之後(表示為as-sputterd)的CAAC-OS膜或在包含氧的氛圍中以450℃進行加熱處理之後的CAAC-OS膜的各樣本的頂面，一邊進行掃描一邊得到透過電子繞射圖案。在此，一邊以5nm/秒鐘的速度進行掃描60秒鐘一邊觀察繞射圖案，且在每個0.5秒鐘將觀察到的繞射圖案轉換為靜態影像，從而導出CAAC化率。注意，作為電子線使用束徑為1nm的奈米束。另外，對六個樣本進行同樣的測量。而且，在算出CAAC化率時利用六個樣本中的平均值。
圖17A示出各樣本的CAAC化率。剛進行成膜之後的CAAC-OS膜的CAAC化率為75.7%(非CAAC化率為24.3%)。此外，進行450℃的加熱處理之後的CAAC-OS 膜的CAAC化率為85.3%(非CAAC化率為14.7%)。由此可知，與剛進行成膜之後相比，450℃的加熱處理之後的CAAC化率較高。也就是說，可以知道藉由高溫(例如400℃以上)下的加熱處理，降低非CAAC化率(提高CAAC化率)。此外，在進行低於500℃的加熱處理時也可以得到具有高CAAC化率的CAAC-OS膜。
在此，與CAAC-OS膜不同的繞射圖案的大部分是與nc-OS膜同樣的繞射圖案。此外，在測量區域中觀察不到非晶氧化物半導體膜。由此可知，藉由加熱處理，具有與nc-OS膜同樣的結構的區域受到相鄰的區域的結構的影響而重新排列，並CAAC化。
圖17B及17C是剛進行成膜之後及450℃的加熱處理之後的CAAC-OS膜的平面TEM影像。藉由對圖17B和圖17C進行比較，可以知道450℃的加熱處理之後的CAAC-OS膜的性質更均勻。也就是說，可以知道藉由高溫的加熱處理提高CAAC-OS膜的性質。
藉由採用這種測量方法，有時可以對具有多種結構的氧化物半導體膜進行結構分析。
〈CAAC-OS膜的製作方法〉
下面說明CAAC-OS膜的製作方法。
首先，參照圖18A和18B說明靶材的劈開面。圖18A和18B示出InGaZnO4的結晶的結構。另外，圖18A示出將c軸朝向上面並從平行於b軸的方向觀察InGaZnO4的結 晶時的結構。此外，圖18B是從平行於c軸的方向觀察InGaZnO4的結晶時的結構。
藉由第一原理計算算出InGaZnO4的結晶的各結晶面的劈開所需要的能量。注意，至於計算，採用使用準位能和平面波基底的密度泛函程式(CASTEP)。注意，作為準位能使用超軟型準位能。此外，作為泛函使用GGA PBE。另外，將截止能量設定為400eV。
在進行包括單元尺寸的結構最適化之後導出初始狀態下的結構能量。此外，在以固定單元尺寸的狀態進行原子配置的結構最適化之後，導出在各表面上劈開之後的結構的能量。
根據圖18A和18B所示的InGaZnO4的結晶的結構，製作在第一面、第二面、第三面和第四面中的任一個上劈開的結構並進行固定單元尺寸的結構最適化計算。在此，第一面是Ga-Zn-O層和In-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖18A)。第二面是Ga-Zn-O層和Ga-Zn-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖18A)。第三面是平行於(110)面的結晶面(參照圖18B)。第四面是平行於(100)面(或bc面)的結晶面(參照圖18B)。
以上述條件算出在各表面上劈開之後的結構的能量。接著，藉由劈開之後的結構的能量和初始狀態下的結構的能量之間的差除以劈開面的面積，算出每個面的劈開容易性的標準的劈開能量。注意，結構的能量是對於 結構所包括的原子和電子考慮到電子的運動能以及原子之間、原子-電子之間和電子之間的互相作用的能量。
由計算的結果可知，第一面的劈開能量為2.60J/m2，第二面的劈開能量為0.68J/m2，第三面的劈開能量為2.18J/m2，第四面的劈開能量為2.12J/m2(參照表1)。
由上述計算可知，在圖18A和18B所示的InGaZnO4的結晶的結構中第二面的劈開能量最低。也就是說，可知Ga-Zn-O層和Ga-Zn-O層之間是最容易劈開的面(劈開面)。因此，在本說明書中表示的劈開面是指作為最容易劈開的面的第二面。
因為Ga-Zn-O層和Ga-Zn-O層之間的第二面具有劈開面，所以可以由兩個與第二面相等的面分開圖18A所示的InGaZnO4的結晶。因此，可以認為在使離子等碰撞到靶材時在劈開能量最低的面劈開的威化餅狀的單元(將其稱為顆粒)作為最小單位飛出來。在這種情況下，InGaZnO4的顆粒成為Ga-Zn-O層、In-O層和Ga-Zn-O層的三層。
此外，因為第三面(平行於(110)面的結晶面)和第四面(平行於(100)面(或bc面)的結晶面)的劈開能量低於第一面(平行於(001)面(或ab面)的Ga-Zn-O層和In-O層之間的結晶面)的劈開能量，所以可以知道在很多情況下顆粒的平面形狀為三角形狀或六角形狀。
接著，藉由古典分子動力學計算，作為靶材假定具有同系結構的InGaZnO4的結晶並評價使用氬(Ar)或氧(O)對該靶材進行濺射時的劈開面。圖19A示出用於計算的InGaZnO4的結晶(2688原子)的剖面結構，而圖19B示出其俯視結構。另外，圖19A所示的固定層是以位置不會發生變動的方式固定原子配置的層。此外，圖19A所示的溫度控制層是一直保持恆定溫度(300K)的層。
使用由富士通公司(Fujitsu Limited)製作的Materials Explorer5.0進行古典分子動力學計算。另外，將初期溫度設定為300K，將單元尺寸設定為一定，將時間步長設定為0.01毫微微秒，將步驟數設定為1000萬次。在計算中，根據該條件對原子施加300eV的能量，並將原子從垂直於InGaZnO4的結晶的ab面的方向入射到單元中。
圖20A示出氬入射到具有圖19A和19B所示的InGaZnO4的結晶的單元中到99.9微微秒(psec)之後的的原子排列。此外，圖20B示出氧入射到單元中到99.9微微秒之後的原子排列。另外，在圖20A和20B中省略圖19A所示的固定層的一部分而示出。
由圖20A可知，從氬入射到單元中到99.9微微秒在對應於圖18A所示的第二面的劈開面產生裂縫。因此，可以知道在氬碰撞到InGaZnO4的結晶時，以最頂面為第二面(第0第二面)，在第二面(第2第二面)中產生大裂縫。
另一方面，由圖20B可知，從氧入射到單元中到99.9微微秒在對應於圖18A所示的第二面的劈開面產生裂縫。注意，可以知道在氧碰撞時，在InGaZnO4的結晶的第二面(第1第二面)中產生大裂縫。
由此可知，在原子(離子)從包括具有同系結構的InGaZnO4的結晶的靶材的頂面碰撞時，InGaZnO4的結晶沿著第二面劈開且平板狀粒子(下面稱為顆粒)剝離。此外，還可以知道此時使氧碰撞時的顆粒尺寸小於使氬碰撞時的顆粒尺寸。
另外，由上述計算可知所剝離的顆粒包括損傷區域。有時可以藉由使因損傷產生的缺陷和氧起反應修復包括在顆粒中的損傷區域。在後面描述包括在顆粒中的損傷區域的修復。
於是，調查了根據碰撞的原子的不同而顆粒尺寸也不同的情況。
圖21A示出從氬入射到具有圖19A和19B所示的InGaZnO4的結晶的單元中到0微微秒至0.3微微秒的各原子的軌跡。因此，圖21A對應於圖19A和19B至圖20A的期間。
由圖21A可知，在氬碰撞到第一層(Ga-Zn-O層)的鎵(Ga)時，在該鎵碰撞到第三層(Ga-Zn-O層)的鋅(Zn)之後，該鋅到達第六層(Ga-Zn-O層)附近。另外，與鎵碰撞的氬被彈出到外面。因此，可以認為在使氬碰撞到包括InGaZnO4的結晶的靶材時，在圖19A中的第二面(第2第二面)產生裂縫。
此外，圖21B示出從氧入射到具有圖19A和19B所示的InGaZnO4的結晶的單元中到0微微秒至0.3微微秒的各原子的軌跡。因此，圖21B對應於圖19A和19B至圖20A的期間。
另一方面，由圖21B可知，在氧碰撞到第一層(Ga-Zn-O層)的鎵(Ga)時，在該鎵碰撞到第三層(Ga-Zn-O層)的鋅(Zn)之後，該鋅不到達第五層(In-O層)。另外，與鎵碰撞的氧被彈出到外面。因此，可以認為在使氧碰撞到包括InGaZnO4的結晶的靶材時，在圖19A中的第二面(第1第二面)產生裂縫。
由本計算也可知在原子(離子)碰撞時InGaZnO4的結晶從劈開面剝離。
此外，從守恆定律的觀點對裂縫的深度的不同進行檢討。可以由公式(1)及公式(2)表示能量守恆定律及動量守恆定律。在此，E是碰撞之前的氬或氧所具有的能量(300eV)，mA是氬或氧的質量，vA是碰撞之前的氬或氧的速度，v' A是碰撞之後的氬或氧的速度，mGa是鎵的質量，vGa是碰撞之前的鎵的速度，v' Ga是碰撞之後的 鎵的速度。
m A v A +m Ga v Ga =m' A v' A +m' Ga v' Ga (2)
當將氬或氧的碰撞假定為彈性碰撞時，可以由公式(3)表示vA、v' A、vGa和v' Ga的關係。
v' A -v' Ga =-(v A -v Ga ) (3)
根據公式(1)、公式(2)及公式(3)，可以由公式(4)表示氬或氧碰撞之後的鎵的速度v' Ga。
在公式(4)中，將氬的質量或氧的質量代入mA並對各原子碰撞之後的鎵的速度進行比較。在氬及氧的碰撞之前的能量相同時，氬碰撞時的鎵的速度為氧碰撞時的鎵的速度的1.24倍。因此，氬碰撞時的鎵的能量也比氧碰撞時的鎵的能量高鎵的速度的平方。
可以知道氬碰撞時的碰撞後的鎵的速度高於氧碰撞時的碰撞後的鎵的速度(能量)。因此，可以認為與在氧碰撞時相比，在氬碰撞時在較深的位置產生裂縫。
由上述計算可知藉由對包括具有同系結構的InGaZnO4的結晶的靶材進行濺射，從劈開面剝離而形成顆粒。另一方面，即使對沒有劈開面的靶材的其他結構的區域進行濺射也不形成顆粒，比顆粒微細的原子級的尺寸的濺射粒子。因為該濺射粒子比顆粒小，所以被認為藉由連接到濺射裝置的真空泵排氣。因此，在藉由對包括具有同系結構的InGaZnO4的結晶的靶材進行濺射時，不容易考慮到各種尺寸或形狀的粒子飛濺到基板並沉積而形成膜的模型。被濺射的顆粒沉積而形成CAAC-OS膜的圖1所示的模型是有道理的。
藉由上述步驟形成的CAAC-OS膜的密度與單晶OS的密度大致相同。例如，具有InGaZnO4的同系結構的單晶OS的密度為6.36g/cm3，而具有大致相同的原子數比的CAAC-OS膜的密度為6.3g/cm3左右。
圖22A和22B示出藉由濺射法形成的CAAC-OS膜的In-Ga-Zn氧化物膜(參照圖22A)及其靶材(參照圖22B)的剖面的原子排列。利用高角度環形暗場-掃描透射電子顯微法(HAADF-STEM：High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)觀察原子排列。注意，在HAADF-STEM中，各原子的影像的濃淡與原子序數的平方成比例。因此，原子序數接近的Zn(原子序數為30)和Ga(原子序數為31)幾乎不能區別。至於HAADF-STEM，使用日立掃描透過電子顯微鏡HD-2700。
在對圖22A和圖22B進行比較時，可以知道 CAAC-OS膜和靶材都具有同系結構，且它們的原子的配置分別對應。
〈成膜裝置〉
下面說明能夠形成上述CAAC-OS膜的成膜裝置。
首先，參照圖23至圖24C說明在成膜時膜中的雜質混入少的成膜裝置的結構。
圖23示意性地示出枚葉式多室的成膜裝置700的俯視圖。成膜裝置700包括具備收納基板的盒式介面(cassette port)761和進行對準基板的對準介面(alignment port)762的大氣側基板供應室701、從大氣側基板供應室701傳送基板的大氣側基板傳送室702、進行基板的搬入且將室內的壓力從大氣壓切換為減壓或從減壓切換為大氣壓的裝載閉鎖室703a、進行基板的搬出且將室內的壓力從減壓切換為大氣壓或從大氣壓切換為減壓的卸載閉鎖室703b、進行真空中的基板的傳送的傳送室704、對基板進行加熱的基板加熱室705以及配置有靶材且進行成膜的成膜室706a、706b、706c。
另外，也可以如圖23所示那樣具有多個(在圖23中三個)盒式介面761。
另外，大氣側基板傳送室702與裝載閉鎖室703a以及卸載閉鎖室703b連接，裝載閉鎖室703a以及卸載閉鎖室703b與傳送室704連接，傳送室704與基板加熱室705、成膜室706a、成膜室706b以及成膜室706c連接。
另外，在各室的連接部設置有閘閥764，可以使除了大氣側基板供應室701、大氣側基板傳送室702以外的各室獨立地保持真空狀態。另外，大氣側基板傳送室702及傳送室704具有傳送機器人763，可以傳送玻璃基板。
另外，基板加熱室705較佳為兼作電漿處理室。成膜裝置700可以在處理與處理之間以不暴露於大氣的方式傳送基板，由此可以抑制雜質吸附到基板上。另外，可以自由地決定成膜、加熱處理等的順序。另外，傳送室、成膜室、裝載閉鎖室、卸載閉鎖室以及基板加熱室的數目不侷限於上述數目，可以根據設置它們的空間或製程條件適當地決定數目。
接著，圖24A至24C示出相當於圖23所示的成膜裝置700的點劃線X1-X2、點劃線Y1-Y2及點劃線Y2-Y3的剖面。
圖24A示出基板加熱室705和傳送室704的剖面，基板加熱室705具有可以收納基板的多個加熱載物台765。另外，在圖24A中示出加熱載物台765具有七個階段的結構，但是不侷限於此，也可以採用具有一個以上且少於七個階段的結構或具有八個以上階段的結構。藉由增加加熱載物台765的層數，可以同時對多個基板進行加熱處理以提高生產率，所以是較佳的。此外，基板加熱室705藉由閥與真空泵770連接。作為真空泵770，例如可以使用乾燥泵、機械增壓泵等。
另外，作為可以用於基板加熱室705的加熱機構，例如也可以使用利用電阻發熱體等進行加熱的加熱機構。或者，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來進行加熱的加熱機構。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)等的RTA(Rapid Thermal Anneal：快速熱退火)。LRTA藉由鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物。GRTA利用高溫氣體進行加熱處理。作為氣體使用惰性氣體。
另外，基板加熱室705藉由質量流量控制器780與精製器781連接。注意，雖然按照氣體的種類的數目設置質量流量控制器780和精製器781，但是為了便於理解只示出一個。作為導入到基板加熱室705中的氣體，可以使用露點為-80℃以下，較佳為-100℃以下的氣體，例如可以使用氧氣體、氮氣體及稀有氣體(氬氣體等)。
傳送室704具有傳送機器人763。傳送機器人763具有多個可動部和保持基板的臂，能夠將基板傳送到各室。另外，傳送室704藉由閥與真空泵770以及低溫泵771連接。藉由採用上述結構，傳送室704使用真空泵770從大氣壓至低真空或中真空(0.1Pa至幾百Pa程度)進行排氣，切換閥，使用低溫泵771從中真空至高真空或超高真空(0.1Pa至1×10-7Pa)進行排氣。
另外，例如也可以使兩個以上的低溫泵771與傳送室704並聯連接。藉由採用上述結構，即使一個低溫泵在進行再生中也可以使用其他的低溫泵進行排氣。注意，上述再生是指釋放在低溫泵中積存的分子(或原子)的處理。當低溫泵積存過多分子(或原子)時其排氣能力降低，由此定期進行再生。
圖24B示出成膜室706b、傳送室704、裝載閉鎖室703a的剖面。
在此，參照圖24B說明成膜室(濺射室)的詳細內容。圖24B所示的成膜室706b包括靶材766、防著板767、基板載物台768。另外，這裡在基板載物台768上設置有基板769。雖然未圖示，但是基板載物台768也可以具備保持基板769的基板保持結構或從背面對基板769進行加熱的背面加熱器等。
另外，在成膜時使基板載物台768保持為大致垂直於地板表面的狀態，當傳送基板時使基板載物台768保持為大致水平於地板表面的狀態。另外，在圖24B中，由虛線表示的地方成為當傳遞基板時保持有基板載物台768的位置。藉由採用上述結構，與使基板載物台768保持為水平狀態的情況相比，可以降低在成膜時可能會混入的塵屑或微粒附著於基板769的概率。但是，當使基板載物台768保持為大致垂直(90°)於地板表面的狀態時，基板769可能會落下，所以較佳為將基板載物台768對地板表面的角度設定為80°以上且小於90°。
另外，防著板767可以抑制從靶材766被濺射的粒子沉積在不希望進行濺射的區域。另外，較佳為對防著板767進行加工來防止沉積的濺射粒子剝離。例如，也可以進行使表面粗糙度增加的噴砂處理或者在防著板767的表面上設置凹凸。
另外，成膜室706b藉由氣體加熱機構782與質量流量控制器780連接，氣體加熱機構782藉由質量流量控制器780與精製器781連接。利用氣體加熱機構782可以將導入到成膜室706b中的氣體加熱為40℃以上且400℃以下，較佳為50℃以上且200℃以下。注意，雖然按照氣體的種類的數目設置氣體加熱機構782、質量流量控制器780和精製器781，但是為了便於理解只示出一個。作為導入到成膜室706b的氣體，可以使用露點為-80℃以下，較佳為-100℃以下的氣體，例如可以使用氧氣體、氮氣體及稀有氣體(氬氣體等)。
也可以在成膜室706b中應用對向靶材式濺射裝置。在對向靶材式濺射裝置中，電漿封閉在靶材之間，所以可以減輕基板的電漿損傷。此外，根據靶材的傾斜可以減小濺射粒子對基板的入射角度，所以可以提高步階覆蓋性。
另外，作為成膜室706b，也可以使用平行平板型濺射裝置、離子束濺射裝置。
另外，當剛導入氣體之前設置精製器時，將從精製器到成膜室706b的管道的長度設定為10m以下，較 佳為5m以下，更佳為1m以下。藉由將管道的長度設定為10m以下、5m以下或1m以下，可以對應管道長度減少來自管道的釋放氣體的影響。再者，氣體的管道較佳為使用內部由氟化鐵、氧化鋁或氧化鉻等覆蓋的金屬管道。例如與SUS316L-EP管道相比，上述管道所釋放的包含雜質的氣體的量少，而可以降低雜質對氣體的混入。另外，作為管道的接頭，較佳為使用高性能超小型金屬墊片接頭(UPG接頭)。此外，藉由使用金屬構成所有管道，與使用樹脂等構成所有管道的情況相比，可以降低所產生的釋放氣體及外部洩漏的影響，所以是較佳的。
另外，成膜室706b藉由閥與渦輪分子泵772以及真空泵770連接。
此外，成膜室706b設置有低溫冷阱751。
低溫冷阱751是能夠吸附水等的熔點較高的分子(或原子)的結構。渦輪分子泵772能夠對大分子(或原子)穩定地進行排氣且維修頻率低，因此在生產率上佔有優勢，但是排氫、排水的能力較低。於是，為了提高排出水等的能力，採用低溫冷阱751與成膜室706b連接的結構。低溫冷阱751的製冷機的溫度為100K以下，較佳為80K以下。另外，當低溫冷阱751具有多個製冷機時，可以使每個製冷機的溫度為不同來高效率地進行排氣，所以是較佳的。例如，可以將第一階段的製冷機的溫度設定為100K以下，將第二階段的製冷機的溫度設定為20K以下。
另外，成膜室706b的排氣方法不侷限於上述 方法，也可以與上述傳送室704的排氣方法(利用低溫泵及真空泵的排氣方法)同樣。當然，也可以傳送室704的排氣方法與成膜室706b的排氣方法(利用渦輪分子泵及真空泵的排氣方法)同樣。
另外，較佳為將上述傳送室704、基板加熱室705和成膜室706b的背壓(全壓)以及各氣體分子(原子)的分壓設定為如下。尤其是，因為有可能雜質混入到形成的膜中，所以需要注意成膜室706b的背壓以及各氣體分子(原子)的分壓。
上述各室的背壓(全壓)為1×10-4Pa以下，較佳為3×10-5Pa以下，更佳為1×10-5Pa以下。上述各室的質量電荷比(m/z)是18的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。此外，上述各室的m/z是28的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。另外，上述各室的m/z是44的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。
另外，真空處理室內的全壓及分壓可以使用質量分析器測量。例如，使用由ULVAC,Inc.製作的四極質量分析器(也稱為Q-mass)Qulee CGM-051即可。
另外，作為上述傳送室704、基板加熱室705及成膜室706b，較佳為採用外部洩漏及內部洩漏少的結構。
例如，上述傳送室704、基板加熱室705及成膜室706b的洩漏率為3×10-6Pa．m3/s以下，較佳為1×10-6Pa．m3/s以下。另外，m/z是18的氣體分子(原子)的洩漏率為1×10-7Pa．m3/s以下，較佳為3×10-8Pa．m3/s以下。另外，m/z是28的氣體分子(原子)的洩漏率為1×10-5Pa．m3/s以下，較佳為1×10-6Pa．m3/s以下。另外，m/z是44的氣體分子(原子)的洩漏率為3×10-6Pa．m3/s以下，較佳為1×10-6Pa．m3/s以下。
另外，洩漏率可以根據利用上述質量分析器測量出的全壓及分壓算出。
洩漏率取決於外部洩漏及內部洩漏。外部洩漏是指由於微小的孔或密封不良等，氣體從真空系統的外部流入的現象。內部洩漏起因於來自真空系統中的閥等隔板的洩漏或來自內部構件的釋放氣體。為了將洩漏率設定為上述數值以下，需要從外部洩漏及內部洩漏的兩個方面採取措施。
例如，較佳為使用金屬墊片對成膜室706b的開閉部分進行密封。金屬墊片較佳為使用由氟化鐵、氧化鋁或氧化鉻覆蓋的金屬。金屬墊片的緊密性比O形環高，因此可以降低外部洩漏。此外，藉由利用鈍態的由氟化鐵、氧化鋁、氧化鉻等覆蓋的金屬，可以抑制從金屬墊片釋放的包含雜質的釋放氣體，由此可以降低內部洩漏。
另外，作為構成成膜裝置700的構件，使用包含雜質的釋放氣體少的鋁、鉻、鈦、鋯、鎳或釩。另外， 也可以使用上述構件覆蓋含有鐵、鉻及鎳等的合金。含有鐵、鉻及鎳等的合金具有剛性，耐熱且適於加工。在此，藉由進行拋光等減少表面上的凹凸以縮小表面積，可以減少釋放氣體。
或者，也可以使用氟化鐵、氧化鋁、氧化鉻等覆蓋上述成膜裝置700的構件。
較佳為成膜裝置700的構件儘量只由金屬構成，例如當設置由石英等構成的觀察窗(viewing window)等時，為了抑制釋放氣體，較佳為表面由較薄的氟化鐵、氧化鋁或氧化鉻等覆蓋。
雖然存在於成膜室內的吸附物吸附於內壁等而不影響到成膜室的壓力，但是其成為對成膜室進行排氣時產生的氣體釋放的原因。因此，雖然洩漏率與排氣速度不相關，但是使用排氣能力高的泵儘量地使存在於成膜室內的吸附物脫離預先進行排氣是十分重要的。另外，為了促進吸附物的脫離，也可以對成膜室進行烘烤。藉由進行烘烤，可以將吸附物的脫離速度提高到10倍左右。烘烤以100℃以上且450℃以下的溫度進行即可。此時，藉由一邊將惰性氣體導入成膜室一邊去除吸附物，可以進一步提高僅藉由排氣不容易脫離的水等的脫離速度。另外，藉由對導入的惰性氣體以與烘烤溫度相同程度的溫度進行加熱，可以進一步提高吸附物的脫離速度。這裡，作為惰性氣體較佳為使用稀有氣體。另外，根據形成的膜的種類，也可以使用氧等代替惰性氣體。例如，當形成氧化物膜時，有 時較佳為使用作為主要成分的氧。
或者，較佳為藉由導入被加熱的稀有氣體等的惰性氣體或氧等提高成膜室內的壓力，並在經過一定時間之後再次對成膜室進行排氣處理。藉由導入被加熱的氣體可以使成膜室內的吸附物脫離，由此減少存在於成膜室內的雜質。另外，較有效的是將該處理反復進行2次以上且30次以下，較佳為5次以上且15次以下的範圍內。具體地，藉由導入溫度為40℃以上且400℃以下，較佳為50℃以上且200℃以下的惰性氣體或氧等來使成膜室內的壓力為0.1Pa以上且10kPa以下，較佳為1Pa以上且1kPa以下，更佳為5Pa以上且100Pa以下，並將保持壓力的期間設定為1分以上且300分以下，較佳為5分以上且120分以下，即可。然後，對成膜室進行排氣5分以上且300分以下，較佳為10分以上且120分以下。
另外，藉由進行偽成膜也可以進一步提高吸附物的脫離速度。偽成膜是指藉由濺射法等對偽基板進行成膜以在偽基板上及成膜室內壁沉積膜，來將成膜室內的雜質及成膜室內壁的吸附物封閉在膜中。作為偽基板較佳為使用釋放氣體少的基板。藉由進行偽成膜可以降低後面形成的膜中的雜質濃度。另外，可以與烘烤同時進行偽成膜。
接著，以下說明圖24B所示的傳送室704和裝載閉鎖室703a以及圖24C所示的大氣側基板傳送室702和大氣側基板供應室701的詳細內容。另外，圖24C示出大氣側 基板傳送室702和大氣側基板供應室701的剖面。
關於圖24B所示的傳送室704，參照圖24A所示的傳送室704的記載。
裝載閉鎖室703a具有基板遞送載物台752。裝載閉鎖室703a將壓力從減壓狀態上升到大氣壓，當將裝載閉鎖室703a的壓力上升到大氣壓時，從設置在大氣側基板傳送室702中的傳送機器人763到基板遞送載物台752接收基板。然後，在使裝載閉鎖室703a抽空氣並處於減壓狀態之後，設置在傳送室704中的傳送機器人763從基板遞送載物台752接收基板。
另外，裝載閉鎖室703a藉由閥與真空泵770以及低溫泵771連接。關於真空泵770、低溫泵771的排氣系統的連接方法，可以參照傳送室704的連接方法連接，所以這裡省略說明。另外，圖23所示的卸載閉鎖室703b可以採用與裝載閉鎖室703a同樣的結構。
大氣側基板傳送室702具有傳送機器人763。藉由傳送機器人763可以進行盒式介面761和裝載閉鎖室703a之間的基板的遞送。另外，也可以在大氣側基板傳送室702、大氣側基板供應室701的上方設置用來潔淨塵屑或微粒的機構如HEPA篩檢程式(High Efficiency Particulate Air Filter：高效率粒子空氣濾器)等。
大氣側基板供應室701具有多個盒式介面761。盒式介面761可以收納多個基板。
靶材的表面溫度為100℃以下，較佳為50℃以 下，更佳為室溫程度(典型的是25℃)。對應大面積基板的濺射裝置大多使用大面積的靶材。但是，沒有接縫地製作具有對應大面積的尺寸的靶材是困難的。在實際製作時，將多個靶材以儘量沒有間隙的方式排列成較大的形狀，但是無論怎樣總會有微小的間隙。當靶材的表面溫度升高時，有時鋅等從該微小的間隙揮發，導致間隙漸漸變大。當間隙變大時，有時用於底板及黏合的金屬也被濺射，這成為導致雜質濃度變高的主要原因。因此，較佳為充分冷卻靶材。
具體地，作為底板使用具有高導電性及高放熱性的金屬(具體的是銅)。另外，藉由在底板內形成水路並使充分量的冷卻水流過水路，可以高效率地冷卻靶材。
另外，當濺射靶材含有鋅時，藉由在氧氣體氛圍下進行成膜，電漿損傷減輕，由此可以獲得不容易發生鋅揮發的氧化物膜。
藉由使用上述成膜裝置，可以使利用二次離子質譜分析(SIMS：Secondary Ion Mass Spectrometry)測量的CAAC-OS膜中的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步佳為5×1018atoms/cm3以下。
另外，可以使利用SIMS測量的CAAC-OS膜中的氮濃度小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017 atoms/cm3以下。
另外，可以使利用SIMS測量的CAAC-OS膜中的碳濃度小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下。
另外，可以使CAAC-OS膜中的根據熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)分析的m/z是2(氫分子等)的氣體分子(原子)、m/z是18的氣體分子(原子)、m/z是28的氣體分子(原子)及m/z是44的氣體分子(原子)的釋放量都為1×1019個/cm3以下，較佳為1×1018個/cm3以下。
藉由使用上述成膜裝置，可以抑制雜質混入CAAC-OS膜中。並且，藉由利用上述成膜裝置形成接觸於CAAC-OS膜的膜，可以抑制雜質從接觸於氧化物膜的膜混入氧化物膜中。
〈電晶體的結構〉
下面說明根據本發明的一個方式的電晶體的結構。
〈電晶體結構1〉
圖25A及25B是本發明的一個方式的電晶體的俯視圖及剖面圖。圖25A是俯視圖，而圖25B是對應於圖25A所示的點劃線A1-A2及點劃線A3-A4的剖面圖。注意，在圖25A的俯視圖中，為了明確起見而省略一部分的要素進行圖 示。
圖25A及25B所示的電晶體包括：基板400上的具有凸部的絕緣膜402；絕緣膜402的凸部上的半導體膜406；與半導體膜406的頂面及側面接觸的導電膜416a及導電膜416b；半導體膜406上、導電膜416a上及導電膜416b上的絕緣膜412；與絕緣膜412的頂面接觸且與半導體膜406的頂面及側面相對的導電膜404；以及導電膜416a上、導電膜416b上及導電膜404上的絕緣膜418。另外，絕緣膜402也可以不包括凸部。導電膜404用作電晶體的閘極電極。此外，導電膜416a及導電膜416b用作電晶體的源極電極及汲極電極。
如圖25B所示，導電膜416a及導電膜416b的側面與半導體膜406的側面接觸。此外，可以由導電膜404的電場電圍繞半導體膜406(將由導電膜的電場電圍繞半導體膜的電晶體結構稱為surrounded channel(s-channel)結構)。因此，有時在半導體膜406的整體形成通道。在s-channel結構中可以使大電流流在電晶體的源極-汲極間，來可以得到高通態電流(on-state current)。
由於得到高通態電流，因此s-channel結構可以說是適合於微型化了的電晶體的結構。因為可以使電晶體微型化，所以具有該電晶體的半導體裝置可以實現高積體度及高密度化。例如，較佳為將電晶體的通道長度設定為40nm以下，更佳為30nm以下，進一步佳為20nm以下，並且較佳為將電晶體的通道寬度設定為40nm以下，更佳 為30nm以下，進一步佳為20nm以下。
注意，例如，通道長度是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不成為唯一的值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
例如，通道寬度是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極和汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不成為唯一的值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時實際上形成通道的區域中的通道寬度(下面稱為實效的通道寬度)和電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效的通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有微型且立體 的結構的電晶體中，有時形成在半導體的側面上的通道區域的比例大於形成在半導體的頂面上的通道區域的比例。在此情況下，實際上形成通道的實效的通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由實測估計實效的通道寬度。例如，為了根據設計值估計實效的通道寬度，需要預先知道半導體的形狀作為假定。因此，當半導體的形狀不清楚時，難以正確地測量實效的通道寬度。
於是，在本說明書中，有時在電晶體的俯視圖中將作為半導體和閘極電極重疊的區域中的源極和汲極相對的部分的長度的外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由取得剖面TEM影像等並對其影像進行分析等，可以決定通道長度、通道寬度、實效的通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，有時成為與使用實效的通道寬度進行計算時不同的值。
作為半導體膜406較佳為應用上述CAAC-OS 膜。
半導體膜406例如是包含銦的氧化物。例如，在氧化物包含銦時，其載子移動率(電子移動率)提高。此外，氧化物半導體膜較佳為包含元素M。元素M較佳是鋁、鎵、釔或錫等。作為可以應用於元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、釔、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢等。注意，作為M有時也可以組合多個上述元素。元素M例如是與氧的鍵合能高的元素。元素M例如是具有增大氧化物的能隙的功能的元素。此外，氧化物半導體膜較佳為包含鋅。當氧化物包含鋅時，例如容易使氧化物晶化。
但是，半導體膜406不侷限於包含銦的氧化物。半導體膜406例如也可以是鋅錫氧化物或鎵錫氧化物。
此外，作為半導體膜406例如使用能隙大的氧化物。半導體膜406的能隙例如是2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
例如，參照圖25C說明半導體膜406具有三層結構的情況。
氧化物半導體層406b(中層)參照關於上述CAAC-OS膜的記載等。氧化物半導體層406a(下層)及氧化物半導體層406c(上層)是由構成氧化物半導體層406b的氧之外的元素中的一種以上或兩種以上構成的氧化物半 導體。因為氧化物半導體層406a及氧化物半導體層406c是由構成氧化物半導體層406b的氧之外的元素中的一種以上或兩種以上構成的氧化物半導體，所以不容易在氧化物半導體層406a和氧化物半導體層406b的介面以及氧化物半導體層406b和氧化物半導體層406c的介面上形成介面能階。
另外，在氧化物半导体层406a是In-M-Zn氧化物时，在In和M的總和為100atomic%時，較佳的是：In為低於50atomic%，M為50atomic%以上，更佳的是：In為低於25atomic%，M為75atomic%以上。此外，在氧化物半導體層406b是In-M-Zn氧化物時，在In和M的總和為100atomic%時，較佳的是：In為25atomic%以上，M為低於75atomic%，更佳的是：In為34atomic%以上，M為低於66atomic%。此外，在氧化物半導體層406c是In-M-Zn氧化物時，在In和M的總和為100atomic%時，較佳的是：In為低於50atomic%，M為50atomic%以上，更佳的是：In為低於25atomic%，M為75atomic%以上。另外，氧化物半導體層406c也可以使用與氧化物半導體層406a相同的種類的氧化物。
在此，有時在氧化物半導體層406a和氧化物半導體層406b之間具有氧化物半導體層406a和氧化物半導體層406b的混合區域。此外，有時在氧化物半導體層406b和氧化物半導體層406c之間具有氧化物半導體層406b和氧化物半導體層406c的混合區域。混合區域的介面態密度較低。因此，氧化物半導體層406a、氧化物半導體層406b和 氧化物半導體層406c的疊層體具有其能量分別在各介面附近連續地改變(也稱為連續接合)的帶結構。
作為氧化物半導體層406b使用其電子親和力大於氧化物半導體層406a及氧化物半導體層406c的氧化物。例如，作為氧化物半導體層406b使用一種氧化物，其中電子親和力比氧化物半導體層406a及氧化物半導體層406c大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。注意，電子親和力是真空能階和導帶底端之間的能量差。
此時，藉由對閘極電極施加電場，在氧化物半導體層406a、氧化物半導體層406b和氧化物半導體層406c中的電子親和力較大的氧化物半導體層406b形成通道。
此外，考慮到電晶體的通態電流而氧化物半導體層406c的厚度越小越佳。例如，將氧化物半導體層406c設定為低於10nm，較佳為設定為5nm以下，更佳為3nm以下。另一方面，氧化物半導體層406c具有阻擋構成相鄰的絕緣膜的氧之外的元素(矽等)侵入形成通道的氧化物半導體層406b中的功能。因此，氧化物半導體層406c較佳為具有一定程度的厚度。例如，氧化物半導體層406c的厚度為0.3nm以上，較佳為1nm以上，更佳為2nm以上。
此外，為了提高可靠性，較佳的是：氧化物半導體層406a厚，而氧化物半導體層406c薄。明確而言，氧化物半導體層406a的厚度為20nm以上，較佳為30nm以 上，更佳為40nm以上，進一步佳為60nm以上。藉由將氧化物半導體層406a的厚度設定為20nm以上，較佳為設定為30nm以上，更佳為設定為40nm以上，進一步佳為設定為60nm以上，可以將從相鄰的絕緣膜和氧化物半導體層406a的介面到形成通道的氧化物半導體層406b的距離設定為20nm以上，較佳為設定為30nm以上，更佳為設定為40nm以上，進一步佳為設定為60nm以上。注意，因為半導體裝置的生產率可能降低，所以將氧化物半導體層406a的厚度設定為200nm以下，較佳為設定為120nm以下，更佳為設定為80nm以下。
例如，利用SIMS測量的氧化物半導體層406b和氧化物半導體層406a之間的矽濃度為低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3。此外，利用SIMS測量的氧化物半導體層406b和氧化物半導體層406c之間的矽濃度為低於1×1019atoms/cm3，較佳為低於5×1018atoms/cm3，更佳為低於2×1018atoms/cm3。
此外，為了減少氧化物半導體層406b的氫濃度，較佳為減少氧化物半導體層406a及氧化物半導體層406c的氫濃度。利用SIMS測量的氧化物半導體層406a及氧化物半導體層406c的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步佳為5×1018atoms/cm3以下。此外，為了減少氧化物半導體層406b的氮濃度，較佳為減少氧化物半導體層406a及 氧化物半導體層406c的氮濃度。利用SIMS測量的氧化物半導體層406a及氧化物半導體層406c的氮濃度為低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下。
上述三層結構是半導體膜406的一個例子。例如，也可以採用不包括氧化物半導體層406a或氧化物半導體層406c的兩層結構。
另外，導電膜416a(或/及導電膜416b)的至少一部分(或全部)設置在半導體膜406等半導體膜的表面、側面、頂面或/及底面的至少一部分(或全部)。
或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)與半導體膜406等半導體膜的表面、側面、頂面或/及底面的至少一部分(或全部)接觸。或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)與半導體膜406等半導體膜的至少一部分(或全部)接觸。
或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)與半導體膜406等半導體膜的表面、側面、頂面或/及底面的至少一部分(或全部)電連接。或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)與半導體膜406等半導體膜的一部分(或全部)電連接。
或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)設置在半導體膜406等半導體膜的表 面、側面、頂面或/及底面的至少一部分(或全部)的附近。或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)設置在半導體膜406等半導體膜的一部分(或全部)的附近。
或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)設置在半導體膜406等半導體膜的表面、側面、頂面或/及底面的至少一部分(或全部)的橫方向上。或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)設置在半導體膜406等半導體膜的一部分(或全部)的橫方向上。
或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)設置在半導體膜406等半導體膜的表面、側面、頂面或/及底面的至少一部分(或全部)的斜上方。或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)設置在半導體膜406等半導體膜的一部分(或全部)的斜上方。
或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)設置在半導體膜406等半導體膜的表面、側面、頂面或/及底面的至少一部分(或全部)的上方。或者，導電膜416a(或/及導電膜416b)的至少一部分(或全部)設置在半導體膜406等半導體膜的一部分(或全部)的上方。
對於基板400沒有大的限制。例如，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板、穩定鋯 基板(氧化釔穩定氧化鋯基板等)等。此外，也可以使用矽或碳化矽等的單晶半導體基板或多晶半導體基板、矽鍺等化合物半導體基板、SOI(Silicon On Insulator；絕緣體上矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板400。
此外，作為基板400也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體並將該電晶體轉置到撓性基板的基板400上。在此情況下，較佳為在不具有撓性的基板和電晶體之間設置剝離層。
作為絕緣膜402，例如使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣膜形成單層或疊層，即可。
絕緣膜402具有防止雜質從基板400擴散的功能。在此，在半導體膜406是氧化物半導體膜時，絕緣膜402可以具有對半導體膜406供應氧的功能。因此，絕緣膜402較佳是包含氧的絕緣膜。例如，絕緣膜402較佳是包含比化學計量組成多的氧的絕緣膜。
可以藉由濺射法、化學氣相成長(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、原子層沉積法(ALD： Atomic Layer Deposition)法等形成絕緣膜402。
另外，在以疊層形成絕緣膜402時，也可以從上述形成方法中採用互不相同的形成方法而形成每個膜。例如，也可以藉由CVD法形成第一層，而藉由ALD法形成第二層。或者，也可以藉由濺射法形成第一層，而藉由ALD法形成第二層。像這樣，藉由利用互不相同的形成方法形成每個層的膜，可以使每個層的膜具有不同的功能或性質。而且，藉由層疊這些膜，可以構成作為整個疊層膜更適合的膜。
也就是說，藉由濺射法、CVD法、MBE法、PLD法、ALD法等中的至少一個方法形成第n層的膜，而藉由濺射法、CVD法、MBE法、PLD法、ALD法等中的至少一個方法形成第n+1層的膜。另外，第n層的膜的形成方法和第n+1層的膜的形成方法可以相同或不同(n是自然數)。此外，第n層的膜的形成方法和第n+2層的膜的形成方法也可以相同。或者，所有膜的形成方法也可以都相同。
或者，在作為基板400使用矽基板時，也可以藉由熱氧化法形成成為絕緣膜402的絕緣膜。
接著，為了使成為絕緣膜402的絕緣膜的表面平坦化，也可以進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理。藉由進行CMP處理，將成為絕緣膜402的絕緣膜的平均表面粗糙度(Ra)設定為1nm以下，較佳為設定為0.3nm以下，更佳為設定為0.1nm以 下。藉由將其設定為上述數值以下的Ra，有時提高半導體膜406的結晶性。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)測量Ra。
作為導電膜416a及導電膜416b，例如使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭及鎢中的一種以上的導電膜形成單層或疊層，即可。
可以藉由濺射法、CVD法、MBE法、PLD法、ALD法等形成成為導電膜416a及導電膜416b的導電膜。
藉由在形成成為導電膜416a及導電膜416b的導電膜之後對該導電膜的一部分進行蝕刻，形成導電膜416a及導電膜416b。因此，較佳為採用在形成該導電膜時不使半導體膜406受到損傷的形成方法。也就是說，對於該導電膜的形成較佳為採用MCVD法等。
另外，在以疊層膜形成導電膜416a及導電膜416b時，也可以藉由從CVD法(電漿CVD法、熱CVD法、MCVD法、MOCVD法等)、MBE法、PLD法、ALD法等形成方法中採用的互不相同的形成方法形成每個膜。例如，也可以藉由MOCVD法形成第一層，而藉由濺射法形成第二層。或者，也可以藉由ALD法形成第一層，而藉由MOCVD法形成第二層。或者，也可以藉由ALD法形成第一層，而藉由濺射法形成第二層。或者，也可以藉由ALD法形成第一層，藉由濺射法形成第二層，而藉由ALD法形成第三層。像這樣，藉由不同的形成方法形成每個層的膜，可以使每個層的膜具有不同的功能或性質。而且，藉 由層疊這些膜，可以構成作為整個疊層膜更適合的膜。
也就是說，在以疊層膜形成導電膜416a及導電膜416b時，例如藉由CVD法(電漿CVD法、熱CVD法、MCVD法、MOCVD法等)、MBE法、PLD法、ALD法等中的至少一個方法形成第n層的膜，而藉由CVD法(電漿CVD法、熱CVD法、MCVD法、MOCVD法等)、MBE法、PLD法、ALD法等中的至少一個方法形成第n+1層的膜，即第n層的膜的形成方法和第n+1層的膜的形成方法也可以不同(n是自然數)。此外，第n層的膜的形成方法和第n+2層的膜的形成方法也可以相同。或者，所有膜的形成方法也可以都相同。
另外，導電膜416a(導電膜416b)或導電膜416a(導電膜416b)的疊層膜中的至少一個膜和半導體膜406或半導體膜406的疊層膜中的至少一個膜可以採用相同的形成方法。例如，兩者都可以採用ALD法。由此，可以以不接觸於大氣的方式形成。其結果是，可以防止雜質的混入。或者，例如與半導體膜406接觸的導電膜416a(導電膜416b)及與導電膜416a(導電膜416b)接觸的半導體膜406也可以採用相同的形成方法。由此，可以在相同的處理室中形成。其結果是，可以防止雜質的混入。像這樣，不僅在半導體膜406和導電膜416a(導電膜416b)中，而且還可以在設置為接近的不同膜中採用相同的形成方法。注意，根據本發明的一個方式的半導體裝置的製作方法不侷限於此。
另外，導電膜416a(導電膜416b)或導電膜416a(導電膜416b)的疊層膜中的至少一個膜、半導體膜406或半導體膜406的疊層膜中的至少一個膜和絕緣膜402或絕緣膜402的疊層膜中的至少一個膜可以採用相同的形成方法。例如，它們都可以採用濺射法。由此，可以以不接觸於大氣的方式形成。其結果是，可以防止雜質的混入。注意，根據本發明的一個方式的半導體裝置的製作方法不侷限於此。
作為絕緣膜412，例如使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣膜形成單層或疊層，即可。
另外，在以疊層膜形成絕緣膜412時，也可以藉由從CVD法(電漿CVD法、熱CVD法、MCVD法、MOCVD法等)、MBE法、PLD法、ALD法等形成方法中採用的互不相同的形成方法形成每個膜。例如，也可以藉由MOCVD法形成第一層，而藉由濺射法形成第二層。或者，也可以藉由ALD法形成第一層，而藉由MOCVD法形成第二層。或者，也可以藉由ALD法形成第一層，而藉由濺射法形成第二層。或者，也可以藉由ALD法形成第一層，藉由濺射法形成第二層，而藉由ALD法形成第三層。像這樣，藉由互不相同的形成方法形成每個層的膜，可以使每個層的膜具有不同的功能或性質。而且，藉由層疊這些膜，可以構成作為整個疊層膜更適合的膜。
也就是說，在以疊層膜形成絕緣膜412時，例如藉由CVD法(電漿CVD法、熱CVD法、MCVD法、MOCVD法等)、MBE法、PLD法、ALD法等中的至少一個方法形成第n層的膜，而藉由CVD法(電漿CVD法、熱CVD法、MCVD法、MOCVD法等)、MBE法、PLD法、ALD法等中的至少一個方法形成第n+1層的膜，即第n層的膜的形成方法和第n+1層的膜的形成方法也可以不同(n是自然數)。此外，第n層的膜的形成方法和第n+2層的膜的形成方法也可以相同。或者，所有膜的形成方法也可以都相同。
另外，絕緣膜412或絕緣膜412的疊層膜中的至少一個膜和導電膜416a(導電膜416b)或導電膜416a(導電膜416b)的疊層膜中的至少一個膜也可以採用相同的形成方法。例如，兩者都可以採用ALD法。由此，可以以不接觸於大氣的方式形成。其結果是，可以防止雜質的混入。或者，例如與絕緣膜412接觸的導電膜416a(導電膜416b)及與導電膜416a(導電膜416b)接觸的絕緣膜412也可以採用相同的形成方法。由此，可以在相同的處理室中形成。其結果是，可以防止雜質的混入。
另外，絕緣膜412或絕緣膜412的疊層膜中的至少一個膜、導電膜416a(導電膜416b)或導電膜416a(導電膜416b)的疊層膜中的至少一個膜、半導體膜406或半導體膜406的疊層膜中的至少一個膜和絕緣膜402或絕緣膜402的疊層膜中的至少一個膜也可以採用相同的形成 方法。例如，它們都可以採用濺射法。由此，可以以不接觸於大氣的方式形成。其結果是，可以防止雜質的混入。注意，根據本發明的一個方式的半導體裝置的製作方法不侷限於此。
作為導電膜404，例如使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭及鎢中的一種以上的導電膜形成單層或疊層，即可。
可以藉由濺射法、CVD法、MBE法、PLD法、ALD法等形成成為導電膜404的導電膜。
絕緣膜412用作電晶體的閘極絕緣膜。因此，導電膜404較佳為採用在形成成為導電膜404的導電膜時不使絕緣膜412受到損傷的形成方法。也就是說，在形成該導電膜時較佳為使用MCVD法等。
另外，在以疊層膜形成導電膜404時，也可以藉由從CVD法(電漿CVD法、熱CVD法、MCVD法、MOCVD法等)、MBE法、PLD法、ALD法等中採用的互不相同的形成方法形成每個膜。例如，也可以藉由MOCVD法形成第一層，而藉由濺射法形成第二層。或者，也可以藉由ALD法形成第一層，而藉由MOCVD法形成第二層。或者，也可以藉由ALD法形成第一層，而藉由濺射法形成第二層。或者，也可以藉由ALD法形成第一層，藉由濺射法形成第二層，而藉由ALD法形成第三層。像這樣，藉由不同的形成方法形成每個層的膜，可以使每個層的膜具有不同的功能或性質。而且，藉由層疊這些 膜，可以構成作為整個疊層膜更適合的膜。
也就是說，在以疊層形成導電膜404時，例如藉由CVD法(電漿CVD法、熱CVD法、MCVD法、MOCVD法等)、MBE法、PLD法、ALD法等中的至少一個方法形成第n層的膜，而藉由CVD法(電漿CVD法、熱CVD法、MCVD法、MOCVD法等)、MBE法、PLD法、ALD法等中的至少一個方法形成第n+1層的膜，並且第n層的膜的形成方法和第n+1層的膜的形成方法也可以不同(n是自然數)。此外，第n層的膜的形成方法和第n+2層的膜的形成方法也可以相同。或者，所有膜的形成方法也可以都相同。
另外，導電膜404或導電膜404的疊層膜中的至少一個膜和絕緣膜412或絕緣膜412的疊層膜中的至少一個膜也可以採用相同的形成方法。例如，兩者都可以採用ALD法。由此，可以以不接觸於大氣的方式形成。其結果是，可以防止雜質的混入。或者，例如與絕緣膜412接觸的導電膜404及與導電膜404接觸的絕緣膜412也可以採用相同的形成方法。由此，可以在相同的處理室中形成。其結果是，可以防止雜質的混入。
另外，導電膜404或導電膜404的疊層膜中的至少一個膜、絕緣膜412或絕緣膜412的疊層膜中的至少一個膜、導電膜416a(導電膜416b)或導電膜416a(導電膜416b)的疊層膜中的至少一個膜、半導體膜406或半導體膜406的疊層膜中的至少一個膜和絕緣膜402或絕緣膜402 的疊層膜中的至少一個膜可以採用相同的形成方法。例如，它們都可以採用濺射法。由此，可以以不接觸於大氣的方式形成。其結果是，可以防止雜質的混入。其結果是，可以防止雜質的混入。注意，根據本發明的一個方式的半導體裝置的製作方法不侷限於此。
作為絕緣膜418，例如使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣膜形成單層或疊層，即可。
絕緣膜402具有防止雜質從基板400擴散的功能。在此，在半導體膜406是氧化物半導體膜時，絕緣膜402可以具有對半導體膜406供應氧的功能。因此，絕緣膜402較佳是包含氧的絕緣膜。例如，絕緣膜402較佳是包含比化學計量組成多的氧的絕緣膜。
另外，雖然圖25A至25C示出了電晶體的閘極電極設置在半導體膜406的上側的例子，但是根據本發明的一個方式的半導體裝置不侷限於此。如圖26A所示，能夠用作閘極電極的導電膜413也可以設置在半導體膜406的下側。關於導電膜413參照導電膜404的記載。另外，既可以對導電膜413供應與導電膜404相同的電位或信號，又可以對其供應與導電膜404不同的電位或信號。例如，也可以對導電膜413供應固定電位控制電晶體的臨界電壓。圖26B示出使導電膜413和導電膜404藉由開口部連接的情況的例子。另外，在圖25A至25C所示的情況下之外也可以 同樣地設置能夠用作閘極電極的導電膜413。
〈電晶體結構1的變形例子〉
此外，也可以如圖27A和27B所示的電晶體那樣在絕緣膜412下設置半導體膜407。作為半導體膜407，可以使用作為氧化物半導體層406c示出的半導體膜，即可。另外，關於其他結構，參照圖25A至25C所示的電晶體的記載。
另外，圖27A和27B示出了電晶體的閘極電極設置在半導體膜406的上側的例子，但是根據本發明的一個方式的半導體裝置不侷限於此。如圖28A所示，能夠用作閘極電極的導電膜413也可以設置在半導體膜406的下側。關於導電膜413參照導電膜404的記載。另外，既可以對導電膜413供應與導電膜404相同的電位或信號，又可以對其供應與導電膜404不同的電位或信號。例如，也可以對導電膜413供應固定電位控制電晶體的臨界電壓。圖28B示出使導電膜413和導電膜404藉由開口部連接的情況的例子。另外，在圖25A至25C以及圖27A和27B所示的情況下之外也可以同樣地設置能夠用作閘極電極的導電膜413。
〈電晶體結構2〉
圖29A和29B是本發明的一個方式的電晶體的俯視圖及剖面圖。圖29A是俯視圖，圖29B是對應於圖29A所示的點劃線B1-B2以及點劃線B3-B4的剖面圖。另外，在圖29A 的俯視圖中，為了明確起見而省略一部分的要素進行圖示。
圖29A和29B所示的電晶體包括：基板500上的具有凸部的絕緣膜502；絕緣膜502的凸部上的半導體膜506；半導體膜506上的絕緣膜512；與絕緣膜512的頂面接觸且與半導體膜506的頂面及側面相對的導電膜504；位於半導體膜506上及導電膜504上的包括到達半導體膜506的開口部的絕緣膜518；填埋該開口部的導電膜516a及導電膜516b；以及分別與導電膜516a及導電膜516b接觸的導電膜524a及導電膜524b。另外，絕緣膜502也可以不包括凸部。導電膜504用作電晶體的閘極電極。導電膜516a及導電膜516b用作電晶體的源極電極及汲極電極。
在圖29A和29B所示的電晶體中，以不與導電膜504重疊的方式設置導電膜516a及導電膜516b。因此，可以減少在導電膜516a及導電膜516b和導電膜504之間產生的寄生電容。由此圖29A和29B所示的電晶體可以實現優良的開關特性。
此外，因為在該電晶體的結構中，絕緣膜518和導電膜516a及導電膜516b的頂面的高度一致，所以實現不容易產生形成不良的結構。由此可以高良率地製作包括該電晶體的半導體裝置。
作為導電膜524a及導電膜524b，例如可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭及鎢中的一種以上的導電膜形成單層或疊層。
此外，關於基板500參照基板400的記載。關於絕緣膜502參照絕緣膜402的記載。關於半導體膜506參照半導體膜406的記載。關於導電膜516a及導電膜516b參照導電膜416a及導電膜416b的記載。關於絕緣膜512參照絕緣膜412的記載。關於導電膜504參照導電膜404的記載。關於絕緣膜518參照絕緣膜418的記載。
另外，雖然圖29A和29B示出了將電晶體的閘極電極設置在半導體膜506的上側的例子，但是根據本發明的一個方式的半導體裝置不侷限於此。如圖30A所示，能夠用作閘極電極的導電膜513也可以設置在導體膜506的下側。關於導電膜513參照導電膜504的記載。另外，既可以對導電膜513供應與導電膜504相同的電位或信號，又可以對其供應與導電膜504不同的電位或信號。例如，也可以對導電膜513供應固定電位控制電晶體的臨界電壓。圖30B示出使導電膜513和導電膜504藉由開口部連接的情況的例子。此外，也可以以與導電膜524a及導電膜524b重疊的方式設置導電膜513。圖30B示出此時的例子。另外，在圖25A至25C、圖27A和27B以及圖29A和29B所示的情況下之外也可以同樣地設置能夠用作閘極電極的導電膜513。
〈電晶體結構2的變形例子〉
此外，也可以在圖29A和29B所示的電晶體中，在絕緣膜512下設置半導體膜。關於該半導體膜參照半導體膜407的記載。另外，關於其他結構，參照圖29A和29B所示 的電晶體的記載。
〈電晶體結構3〉
圖31A和31B是本發明的一個方式的電晶體的俯視圖及剖面圖。圖31A是俯視圖，圖31B是對應於圖31A所示的點劃線C1-C2以及點劃線C3-C4的剖面圖。另外，在圖31A的俯視圖中，為了明確起見而省略一部分的要素進行圖示。
圖31A和31B所示的電晶體包括：基板600上的導電膜604；導電膜604上的絕緣膜612；絕緣膜612上的半導體膜606；與半導體膜606的頂面及側面接觸的導電膜616a及導電膜616b；以及半導體膜606上、導電膜616a上及導電膜616b上的絕緣膜618。另外，也可以在基板600和導電膜604之間包括絕緣膜。導電膜604用作電晶體的閘極電極。導電膜616a及導電膜616b用作電晶體的源極電極及汲極電極。
此外，電晶體也可以包括隔著絕緣膜618與半導體膜606重疊的導電膜。該導電膜用作電晶體的第二閘極電極。此外，也可以由該第二閘極電極形成s-channel結構。
此外，關於基板600參照基板400的記載。關於導電膜604參照導電膜404的記載。關於絕緣膜612參照絕緣膜412的記載。關於半導體膜606參照半導體膜406的記載。關於導電膜616a及導電膜616b參照導電膜416a及導 電膜416b的記載。關於絕緣膜618參照絕緣膜418的記載。
另外，絕緣膜618也可以設置有顯示元件。例如，也可以設置有像素電極、液晶層、共用電極、發光層、有機EL層、陽極電極、陰極電極等。顯示元件例如與導電膜616a等連接。
另外，也可以在半導體膜606上設置用作通道保護膜的絕緣膜。或者，如圖32A和32B所示，在導電膜616a及導電膜616b和半導體膜606之間設置絕緣膜620。在此情況下，導電膜616a(導電膜616b)和半導體膜606藉由絕緣膜620中的開口部連接。關於絕緣膜620可以參照絕緣膜412的記載。
另外，在圖32B及圖31B中，也可以在絕緣膜618上設置有導電膜622。圖33A和33B示出此時的例子。此外，關於導電膜622參照導電膜604的記載。另外，既可以對導電膜622供應與導電膜604相同的電位或信號，又可以對其供應與導電膜604不同的電位或信號。例如，也可以對導電膜622供應固定電位控制電晶體的臨界電壓。也就是說，導電膜622可以具有作為閘極電極的功能。
〈半導體裝置〉
下面例示根據本發明的一個方式的半導體裝置。
〈電路〉
下面說明利用根據本發明的一個方式的電晶體的電路 的一個例子。
[剖面結構]
圖34A示出本發明的一個方式的半導體裝置的剖面圖。在圖34A所示的半導體裝置中，下部包括使用第一半導體的電晶體2200，而上部包括使用第二半導體的電晶體2100。圖34A示出作為使用第二半導體的電晶體2100應用圖25A至25C所示的電晶體的例子。
作為第一半導體也可以使用其能隙與第二半導體不同的半導體。例如，也可以作為第一半導體使用氧化物半導體之外的半導體，而作為第二半導體使用氧化物半導體。也可以作為第一半導體使用多晶結構、單晶結構等矽或鍺等。或者，也可以使用應變矽等具有應變的半導體。或者，也可以作為第一半導體使用能夠應用於高電子移動率電晶體(HEMT：High Electron Mobility Transistor)的砷化鎵、砷化鋁鎵、砷化銦鎵、氮化鎵、磷化銦、矽鍺等。藉由將這種半導體用於第一半導體，可以實現適應於高速工作的電晶體2100。此外，藉由將氧化物半導體用於第二半導體，可以實現關態電流(off-state current)低的電晶體2200。
注意，電晶體2200可以是n通道型或p通道型，並且根據電路使用適合的電晶體。此外，有時也可以作為電晶體2100或/及電晶體2200不使用上述電晶體或圖34A所示的電晶體。
圖34A所示的半導體裝置在隔著絕緣膜2201及絕緣膜2207的電晶體2200上包括電晶體2100。此外，電晶體2200和電晶體2100之間設置有用作佈線的多個導電膜2202。此外，藉由埋入各種絕緣膜中的多個導電膜2203使設置在上層和下層的佈線或電極電連接。另外，圖34A所示的半導體裝置還包括電晶體2100上的絕緣膜2204、絕緣膜2204上的導電膜2205以及(藉由相同的製程)形成在與電晶體2100的源極電極及汲極電極相同的層中的導電膜2206。
藉由採用層疊多個電晶體的結構，可以高密度地設置多個電路。
在此，在作為用於電晶體2200的第一半導體使用單晶矽時，較佳為電晶體2200的第一半導體附近的絕緣膜的氫濃度高。藉由使用該氫使矽的懸空鍵終結，可以提高電晶體2200的可靠性。另一方面，在作為用於電晶體2100的第二半導體使用氧化物半導體時，較佳為電晶體2100的第二半導體附近的絕緣膜的氫濃度低。因為該氫成為在氧化物半導體中生成載子的原因之一，所以有時還成為降低電晶體2100的可靠性的原因。因此，在層疊使用單晶矽的電晶體2200和使用氧化物半導體的電晶體2100時，為了提高兩個電晶體的可靠性，在它們之間設置具有阻擋氫的功能的絕緣膜2207是有效的。
作為絕緣膜2207，例如可以使用包含氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、 氧化鉿、氧氮化鉿、氧化釔穩定氧化鋯(YSZ)等的絕緣膜形成單層或疊層。
此外，較佳為在電晶體2100上以覆蓋使用氧化物半導體的電晶體2100的方式形成具有阻擋氫的功能的絕緣膜。作為絕緣膜可以使用與絕緣膜2207相同的絕緣膜，特別佳為應用氧化鋁。氧化鋁膜的不使氫、水分等雜質和氧的兩者透過膜的遮斷效果高。因此，藉由作為覆蓋電晶體2100的絕緣膜使用氧化鋁膜，可以防止來自包含在電晶體2100中的氧化物半導體的氧的脫離，並還可以防止對氧化物半導體中的水及氫的混入。
另外，電晶體2200不僅是平面型電晶體，而且還可以是各種類型的電晶體。例如，可以是FIN(鰭)型電晶體等。圖34D示出此時的剖面圖的例子。在半導體基板2211上設置有絕緣層2212。半導體基板2211具有先端細的凸部(也稱為鰭)。另外，凸部可以是先端不細的形狀，例如該凸部也可以是大致長方體或先端粗的形狀。在半導體基板2211的凸部上設置有閘極絕緣膜2214，且在該閘極絕緣膜2214上設置有閘極電極2213。在半導體基板2211中形成有源極區域及汲極區域2215。另外，雖然在此示出了半導體基板2211具有凸部的例子，但是根據本發明的一個方式的半導體裝置不侷限於此。例如，也可以加工SOI基板形成凸型的半導體區域。
[電路結構例子]
在上述電路中，藉由使電晶體2100及電晶體2200的電極的連接為不同，可以構成各種電路。下面說明可以使用本發明的一個方式的半導體裝置實現的電路結構的例子。
[CMOS電路]
圖34B所示的電路圖示出所謂的CMOS電路的結構，其中將p通道型電晶體2200和n通道型電晶體2100串聯連接且將各閘極連接。
[類比開關]
此外，圖34C所示的電路圖示出將電晶體2100和電晶體2200的各源極和汲極連接的結構。藉由採用這種結構，可以用作所謂的類比開關。
[記憶體裝置的例子]
參照圖35A和35B示出半導體裝置(記憶體裝置)的一個例子，其中使用根據本發明的一個方式的電晶體，即使在沒有電力供應的情況下也能夠保持儲存資料，並且對寫入次數也沒有限制。
圖35A所示的半導體裝置包括使用第一半導體的電晶體3200、使用第二半導體的電晶體3300以及電容元件3400。另外，作為電晶體3300可以使用上述電晶體。
電晶體3300是使用氧化物半導體的電晶體。藉由減小電晶體3300的關態電流，可以在長期間使半導體 裝置的特定的節點保持儲存資料。也就是說，不需要更新工作或可以使更新工作的頻率極低，從而實現耗電量低的半導體裝置。
在圖35A中，第一佈線3001與電晶體3200的源極電連接，第二佈線3002與電晶體3200的汲極電連接。此外，第三佈線3003與電晶體3300的源極和汲極中的一個電連接，第四佈線3004與電晶體3300的閘極電連接。再者，電晶體3200的閘極及電晶體3300的源極和汲極中的另一個與電容元件3400的電極的一個電連接，第五佈線3005與電容元件3400的電極的另一個電連接。
圖35A所示的半導體裝置藉由具有能夠保持電晶體3200的閘極的電位的特徵，可以如下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體3300成為導通狀態的電位，使電晶體3300成為導通狀態。由此，第三佈線3003的電位施加到與電晶體3200的閘極及電容元件3400的電極的一個電連接的節點FG。換言之，對電晶體3200的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將第四佈線3004的電位設定為使電晶體3300成為非導通狀態的電位，使節點FG保持電荷(保持)。
因為電晶體3300的關態電流極小，所以節點 FG的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，第二佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為如下緣故：在電晶體3200為n通道型電晶體的情況下，對電晶體3200的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體3200的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體3200成為“導通狀態”所需要的第五佈線3005的電位。從而，藉由將第五佈線3005的電位設定為Vth_H與Vth_L的中間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時節點FG被供應高位準電荷的情況下，如果第五佈線3005的電位為V0(>Vth_H)，電晶體3200則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即使第五佈線3005的電位為V0(<Vth_L)，電晶體3200還保持“非導通狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出節點FG所保持的資訊。
注意，當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資訊。為了不讀出其他記憶單元的資訊，對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體3200成為“關閉狀態”的電位，即低於Vth_H的電位，即可。或者，對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體3200成為 “導通狀態”的電位，即高於Vth_L的電位，即可。
圖35B所示的半導體裝置與圖35A所示的半導體裝置不同之處是圖35B所示的半導體裝置不包括電晶體3200的點。在此情況下也可以藉由與圖35A所示的半導體裝置相同的工作進行資訊的寫入及保持工作。
說明圖35B所示的半導體裝置中的資訊讀出。在電晶體3300成為導通狀態時，處於浮動狀態的第三佈線3003和電容元件3400導通，且在第三佈線3003和電容元件3400之間再次分配電荷。其結果是，第三佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容元件3400的電極的一個電位(或積累在電容元件3400中的電荷)而具有不同的值。
例如，在電容元件3400的電極的一個電位為V，電容元件3400的電容為C，第三佈線3003所具有的電容成分為CB，在再次分配電荷之前的第三佈線3003的電位為VB0時，再次分配電荷之後的第三佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定作為記憶單元的狀態，電容元件3400的第三端子的電位成為兩種狀態，即V1和V0(V1>V0)時，可以知道保持電位V1時的第三佈線3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第三佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
而且，可以藉由對第三佈線3003的電位和規定的電位進行比較讀出資訊。
在此情況下，可以採用一種結構，其中對用 來驅動記憶單元的驅動電路使用應用上述第一半導體的電晶體，且將作為電晶體3300的應用第二半導體的電晶體層疊在驅動電路上而設置。
上述半導體裝置可以應用使用氧化物半導體的關態電流極小的電晶體來長期間地保持儲存資料。也就是說，不需要更新工作或可以使更新工作的頻率極低，從而可以實現耗電量低的半導體裝置。此外，在沒有電力的供應時(但是，較佳為固定電位)也可以長期間地保持儲存資料。
此外，因為該半導體裝置在寫入資訊時不需要高電壓，所以其中不容易產生元件的劣化。由於例如不如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如絕緣膜的劣化等的問題。換言之，根據本發明的一個方式的半導體裝置是對習知的非揮發性記憶體所具有的問題的重寫的次數沒有限制而其可靠性得到極大提高的半導體裝置。再者，根據電晶體的導通狀態或關閉狀態而進行資訊寫入，而可以進行高速工作。
〈RFID標籤〉
下面，參照圖36說明上述電晶體或包括記憶體裝置的RFID標籤。
根據本發明的一個方式的RFID標籤在其內部包括記憶體電路，在該記憶體電路儲存資訊，並使用非接 觸單元諸如無線通訊進行與外部的資訊的收發。根據這種特徵，RFID標籤可以被用於藉由讀取物品等的個體資訊識別物品的個體識別系統等。注意，這些用途要求高可靠性。
參照圖36說明RFID標籤的結構。圖36是示出RFID標籤的結構例子的塊圖。
如圖36所示，RFID標籤800包括接收從與通信器801(也稱為詢問器、讀出器/寫入器等)連接的天線802發送的無線信號803的天線804。此外，RFID標籤800包括整流電路805、恆壓電路806、解調變電路807、調變電路808、邏輯電路809、記憶體電路810、ROM811。另外，作為包括在解調變電路807中的呈現整流作用的電晶體的半導體，例如也可以使用充分地抑制反向電流的氧化物半導體。由此，可以抑制起因於反向電流的整流作用的降低並防止解調變電路的輸出飽和，也就是說，可以使對解調變電路的輸入和從解調變電路的輸出之間的關係靠近於線形關係。注意，資料傳輸方法大致分類成如下三種方法：將一對線圈設置成彼此相對並且藉由互感相互通信的電磁耦合方法；使用感應場進行通信的電磁感應方法；以及使用電波進行通信的電波方法。RFID標籤800可以用於上述任何方法。
接著，說明各電路的結構。天線804是用作在與通信器801連接的天線802之間進行無線信號803的收發的。此外，整流電路805是用來將藉由由天線804接收無線 信號生成的輸入交流信號整流，例如進行半波兩倍壓整流，並由後級的電容元件使被整流的信號平滑化，從而生成輸入電位的電路。另外，整流電路805的輸入一側或輸出一側也可以包括限幅電路。限幅電路是用來在輸入交流信號的振幅大且內部生成電壓大時進行控制以不使某個程度以上的電力輸入到後級的電路中的電路。
恆壓電路806是用來從輸入電位生成穩定的電源電壓而供應到各電路的電路。另外，恆壓電路806也可以在其內部包括重設信號生成電路。重設信號生成電路是用來利用穩定的電源電壓的上升生成邏輯電路809的重設信號的電路。
解調變電路807是用來藉由包絡檢測使輸入交流信號解調並生成解調信號的電路。此外，調變電路808是用來根據從天線804輸出的資料進行調變的電路。
邏輯電路809是用來分析解調信號並進行處理的電路。記憶體電路810是保持被輸入的資訊的電路，並包括行解碼器、列解碼器、儲存區域等。此外，ROM811是用來保持固有號碼(ID)等並根據處理進行輸出的電路。
注意，上述各電路可以適當地選擇。
在此，可以將上述記憶體裝置用於記憶體電路810。因為根據本發明的一個方式的記憶體裝置即使在遮斷電源的狀態下也可以保持資訊，所以適合於RFID標籤。再者，因為根據本發明的一個方式的記憶體裝置的資 料寫入所需要的電力(電壓)比習知的非揮發性記憶體低，所以也可以不產生資料讀出時和寫入時的最大通信距離的差異。再者，根據本發明的一個方式的記憶體裝置可以抑制由於在資料的寫入時電力不夠而產生錯誤工作或錯誤寫入的情況。
此外，因為根據本發明的一個方式的記憶體裝置可以用作非揮發性記憶體，所以還可以應用於ROM811。在此情況下，較佳為生產者另外準備用來對ROM811寫入資料的指令防止使用者自由地重寫。藉由生產者在預先寫入固有號碼後出貨，可以僅使出貨的良品具有固有號碼而不使所製作的所有RFID標籤具有固有號碼，由此不發生出貨後的產品的固有號碼不連續的情況而可以容易進行對應於出貨後的產品的顧客管理。
〈RFID標籤的使用例子〉
下面，參照圖37A至37F說明根據本發明的一個方式的RFID標籤的使用例子。RFID標籤可以廣泛應用，例如可以提供到物品諸如鈔票、硬幣、有價證券類、無記名債券類、證書類(駕駛證、居民卡等，參照圖37A)、包裝用容器類(包裝紙、瓶子等，參照圖37C)、儲存介質(DVD軟體、錄影帶等，參照圖37B)、車輛類(自行車等，參照圖37D)、個人物品(包、眼鏡等)、食物類、植物類、動物類、人體、衣服、生活用品類、包括藥品或藥劑的醫療品、電子裝置(液晶顯示裝置、EL顯示裝置、電 視機或行動電話)等或者可以提供到各種物品的裝運標籤(參照圖37E和37F)等。
根據本發明的一個方式的RFID標籤4000以安裝在印刷電路板上、附著到表面上或者嵌入的方式固定到物品。例如，RFID嵌入在書本的紙張裡，或者嵌入在包裝的有機樹脂中以在每個物品中固定。根據本發明的一個方式的RFID標籤4000而言，因為實現了尺寸小、厚度薄以及重量輕，所以即使在固定到物品中以後也不會影響到所述物品本身的設計性。另外，由根據本發明的一個方式的RFID標籤4000可以對鈔票、硬幣、有價證券類、無記名債券類或證書類等賦予認證功能，而且藉由利用該認證功能可以防止對其的偽造。另外，可以藉由在包裝用容器類、儲存介質、個人物品、食物類、衣服、生活用品類或電子裝置等中提供根據本發明的一個方式的RFID標籤4000，提高檢測系統等系統的運行效率。另外，藉由在車輛類中安裝根據本發明的一個方式的RFID標籤4000，可以提高防止偷竊等的安全性。
如上所述，可以將根據本發明的一個方式的RFID標籤用於上述各種用途。
〈CPU〉
下面說明包括上述電晶體或上述記憶體裝置等半導體裝置的CPU。
圖38是示出其一部分使用上述電晶體的CPU的 一個例子的結構的塊圖。
圖38所示的CPU在基板1190上具有：ALU1191(ALU：Arithmetic logic unit：算術電路)、ALU控制器1192、指令解碼器1193、中斷控制器1194、時序控制器1195、暫存器1196、暫存器控制器1197、匯流排介面1198(Bus I/F)、能夠重寫的ROM1199以及ROM介面1189(ROM I/F)。作為基板1190使用半導體基板、SOI基板、玻璃基板等。ROM1199及ROM介面1189也可以設置在不同的晶片上。當然，圖38所示的CPU只不過是簡化其結構而所示的一個例子，所以實際上的CPU根據其用途具有各種各樣的結構。例如，也可以以包括圖38所示的CPU或算術電路的結構為核心，設置多個該核心並使其同時工作。另外，在CPU的內部算術電路或資料匯流排中能夠處理的位元數例如可以為8位、16位、32位、64位等。
藉由匯流排介面1198輸入到CPU的指令在輸入到指令解碼器1193並被解碼之後，輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195。
ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195根據被解碼的指令進行各種控制。明確而言，ALU控制器1192生成用來控制ALU1191的工作的信號。另外，中斷控制器1194在執行CPU的程式時，根據其優先度或遮罩的狀態來判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求而對該要求進行處理。暫 存器控制器1197生成暫存器1196的位址，並對應於CPU的狀態來進行暫存器1196的讀出或寫入。
另外，時序控制器1195生成用來控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以及暫存器控制器1197的工作時序的信號。例如，時序控制器1195具有根據基準時脈信號CLK1來生成內部時脈信號CLK2的內部時脈發生器，並將內部時脈信號CLK2供應到上述各種電路。
在圖38所示的CPU中，在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元，可以使用上述電晶體或記憶體裝置等。
在圖38所示的CPU中，暫存器控制器1197根據ALU1191的指令進行暫存器1196中的保持工作的選擇。換言之，暫存器控制器1197在暫存器1196所具有的記憶單元中選擇由正反器保持資料還是由電容元件保持資料。在選擇由正反器保持資料的情況下，對暫存器1196中的記憶單元供應電源電壓。在選擇由電容元件保持資料的情況下，對電容元件進行資料的重寫，而可以停止對暫存器1196中的記憶單元供應電源電壓。
圖39是可以用作暫存器1196的記憶元件的電路圖的一個例子。記憶元件1200包括當電源關閉時丟失儲存資料的電路1201、當電源關閉時不丟失儲存資料的電路1202、開關1203、開關1204、邏輯元件1206、電容元件1207以及具有選擇功能的電路1220。電路1202包括電容元 件1208、電晶體1209及電晶體1210。另外，記憶元件1200根據需要還可以包括其他元件諸如二極體、電阻元件或電感器等。
在此，電路1202可以使用上述記憶體裝置。在停止對記憶元件1200供應電源電壓時，GND(0V)或使電晶體1209關閉的電位繼續輸入到電路1202中的電晶體1209的閘極。例如，電晶體1209的閘極藉由電阻器等負載接地。
在此示出開關1203使用具有一導電型(例如，n通道型)的電晶體1213構成，而開關1204使用具有與一導電型相反的導電型(例如，p通道型)的電晶體1214構成的例子。這裡，開關1203的第一端子對應於電晶體1213的源極和汲極中的一個，開關1203的第二端子對應於電晶體1213的源極和汲極中的另一個，並且開關1203的第一端子與第二端子之間的導通或非導通(即，電晶體1213的導通狀態或關閉狀態)由輸入到電晶體1213的閘極中的控制信號RD選擇。開關1204的第一端子對應於電晶體1214的源極和汲極中的一個，開關1204的第二端子對應於電晶體1214的源極和汲極中的另一個，並且開關1204的第一端子與第二端子之間的導通或關閉(即，電晶體1214的導通狀態或關閉狀態)由輸入到電晶體1214的閘極中的控制信號RD選擇。
電晶體1209的源極和汲極中的一個電連接到電容元件1208的一對電極中的一個及電晶體1210的閘極。 在此，將連接部分作為節點M2。電晶體1210的源極和汲極中的一個電連接到能夠供應低電位電源的佈線(例如，GND線)，而另一個電連接到開關1203的第一端子(電晶體1213的源極和汲極中的一個)。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)電連接到開關1204的第一端子(電晶體1214的源極和汲極中的一個)。開關1204的第二端子(電晶體1214的源極和汲極中的另一個)電連接到能夠供應電源電位VDD的佈線。開關1203的第二端子(電晶體1213的源極和汲極中的另一個)、開關1204的第一端子(電晶體1214的源極和汲極中的一個)、邏輯元件1206的輸入端子和電容元件1207的一對電極中的一個是電連接的。在此，將連接部分作為節點M1。可以對電容元件1207的一對電極中的另一個輸入固定電位。例如，可以採用輸入低電源電位(GND等)或高電源電位(VDD等)的結構。電容元件1207的一對電極中的另一個電連接到能夠供應低電位電源的佈線(例如，GND線)。可以採用對電容元件1208的一對電極中的另一個輸入固定電位的結構。例如，可以採用對其輸入低電源電位(GND等)或高電源電位(VDD等)的結構。電容元件1208的一對電極中的另一個電連接到能夠供應低電位電源的佈線(例如，GND線)。
另外，當積極地利用電晶體或佈線的寄生電容等時，可以不設置電容元件1207及電容元件1208。
控制信號WE輸入到電晶體1209的第一閘極(第 一閘極電極)。開關1203及開關1204的第一端子與第二端子之間的導通狀態或關閉狀態由與控制信號WE不同的控制信號RD選擇，當一個開關的第一端子與第二端子之間處於導通狀態時，另一個開關的第一端子與第二端子之間處於關閉狀態。
對應於保持在電路1201中的資料的信號被輸入到電晶體1209的源極和汲極中的另一個。圖39示出從電路1201輸出的信號輸入到電晶體1209的源極和汲極中的另一個的例子。由邏輯元件1206使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而成為反轉信號，將其經由電路1220輸入到電路1201。
另外，雖然圖39示出從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號藉由邏輯元件1206及電路1220輸入到電路1201的例子，但是不侷限於此。也可以不使從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號的邏輯值反轉而輸入到電路1201。例如，當在電路1201記憶體在其中保持使從輸入端子輸入的信號的邏輯值反轉的信號的節點時，可以將從開關1203的第二端子(電晶體1213的源極和汲極中的另一個)輸出的信號輸入到該節點。
在圖39所示的用於記憶元件1200的電晶體中，電晶體1209以外的電晶體也可以使用其通道形成在由氧化物半導體以外的半導體構成的膜或基板1190中的電晶 體。例如，可以使用其通道形成在矽膜或矽基板中的電晶體。此外，也可以作為用於記憶元件1200的所有的電晶體使用由氧化物半導體膜形成通道的電晶體。或者，記憶元件1200除了電晶體1209以外還可以包括其通道由氧化物半導體膜形成的電晶體，並且作為剩下的電晶體可以使用其通道形成在由氧化物半導體以外的半導體構成的層或基板1190中的電晶體。
圖39所示的電路1201例如可以使用正反器電路。另外，作為邏輯元件1206例如可以使用反相器或時脈反相器等。
在根據本發明的一個方式的半導體裝置中，在不向記憶元件1200供應電源電壓的期間，可以由設置在電路1202中的電容元件1208保持儲存在電路1201中的資料。
另外，其通道形成在氧化物半導體中的電晶體的關態電流極小。例如，其通道形成在氧化物半導體中的電晶體的關態電流比其通道形成在具有結晶性的矽中的電晶體的關態電流低得多。因此，藉由將該電晶體用作電晶體1209，即使在不向記憶元件1200供應電源電壓的期間也可以長期間地儲存電容元件1208所保持的信號。因此，記憶元件1200在停止供應電源電壓的期間也可以保持儲存資料(資料)。
另外，由於該記憶元件是以藉由設置開關1203及開關1204進行上述預充電工作為特徵的記憶元件， 因此它可以縮短直到在再次開始供應電源電壓之後電路1201再次保持原來的資料為止的時間。
另外，在電路1202中，由電容元件1208保持的信號被輸入到電晶體1210的閘極。因此，在再次開始向記憶元件1200供應電源電壓之後，可以將由電容元件1208保持的信號轉換為電晶體1210的狀態(導通狀態或關閉狀態)，並從電路1202讀出。因此，即使對應於保持在電容元件1208中的信號的電位有些變動，也可以準確地讀出原來的信號。
藉由將這種記憶元件1200用於處理器所具有的暫存器或快取記憶體等記憶體裝置，可以防止記憶體裝置內的資料因停止電源電壓的供應而消失。另外，可以在再次開始供應電源電壓之後在短時間內恢復到停止供應電源之前的狀態。因此，在處理器整體或構成處理器的一個或多個邏輯電路中在短時間內也可以停止電源，從而可以抑制耗電量。
雖然對將記憶元件1200用於CPU的例子進行說明，但是也可以將記憶元件1200應用於LSI諸如DSP(Digital Signal Processor：數位訊號處理器)、定製LSI、PLD(Programmable Logic Device：可程式邏輯裝置)等、RF-ID(Radio Frequency Identification：射頻識別)。
〈顯示裝置〉
下面說明根據本發明的一個方式的顯示裝置的結構例 子。
[結構例子]
圖40A示出根據本發明的一個方式的顯示裝置的俯視圖。此外，圖40B示出將液晶元件用於根據本發明的一個方式的顯示裝置的像素時的像素電路。另外，圖40C示出將有機EL元件用於根據本發明的一個方式的顯示裝置的像素時的像素電路。
用於像素的電晶體可以使用上述電晶體。在此示出使用n通道型電晶體的例子。注意，也可以將藉由與用於像素的電晶體相同的製程製作的電晶體用作驅動電路。像這樣，藉由將上述電晶體用於像素或驅動電路，可以製作顯示品質或/及可靠性高的顯示裝置。
圖40A示出主動矩陣型顯示裝置的俯視圖的一個例子。在顯示裝置的基板5000上設置有像素部5001、第一掃描線驅動電路5002、第二掃描線驅動電路5003以及信號線驅動電路5004。像素部5001藉由多個信號線與信號線驅動電路5004電連接並藉由多個掃描線與第一掃描線驅動電路5002及第二掃描線驅動電路5003電連接。另外，在由掃描線和信號線劃分的區域中分別設置有包括顯示元件的像素。此外，顯示裝置的基板5000藉由FPC(Flexible Printed Circuit：撓性印刷電路)等連接部與時序控制電路(也稱為控制器、控制IC)電連接。
第一掃描線驅動電路5002、第二掃描線驅動 電路5003及信號線驅動電路5004與像素部5001相同地形成在基板5000上。因此，與另外製作驅動電路的情況相比，可以減少製作顯示裝置的成本。此外，在另外製作驅動電路時，佈線之間的連接數增加。因此，藉由在相同的基板5000上設置驅動電路，可以減少佈線之間的連接數，從而可以實現可靠性或/及良率的提高。
[液晶顯示裝置]
此外，圖40B示出像素的電路結構的一個例子。在此示出可以應用於VA型液晶顯示裝置的像素等的像素電路。
這種像素電路可以應用於一個像素包括多個像素電極的結構。各像素電極連接到不同的電晶體，且各電晶體被構成為能夠由不同的閘極信號驅動。由此，可以獨立地控制施加到多域設計的像素的每一個像素電極的信號。
分離電晶體5016的閘極佈線5012和電晶體5017的閘極佈線5013以對它們供應不同的閘極信號。另一方面，電晶體5016和電晶體5017共同使用用作資料線的源極電極或汲極電極5014。電晶體5016和電晶體5017適當地使用上述電晶體。由此，可以提供顯示品質或/及可靠性高的液晶顯示裝置。
說明與電晶體5016電連接的第一像素電極及與電晶體5017電連接的第二像素電極的形狀。第一像素電 極和第二像素電極的形狀被狹縫分離。第一像素電極具有擴展為V字型的形狀，而第二像素電極被形成為圍繞第一像素電極的外側。
電晶體5016的閘極電極與閘極佈線5012電連接，而電晶體5017的閘極電極與閘極佈線5013電連接。對閘極佈線5012和閘極佈線5013供應不同的閘極信號來使電晶體5016和電晶體5017的工作時序，從而可以控制液晶的配向。
此外，也可以由電容佈線5010、用作電介質的閘極絕緣膜、與第一像素電極或第二像素電極電連接的電容電極形成電容元件。
在多域結構中，一個像素包括第一液晶元件5018和第二液晶元件5019。第一液晶元件5018由第一像素電極、反電極和其間的液晶層構成，而第二液晶元件5019由第二像素電極、反電極和其間的液晶層構成。
另外，根據本發明的一個方式的顯示裝置不侷限於圖40B所示的像素電路。例如，也可以對圖40B所示的像素進一步提供開關、電阻元件、電容元件、電晶體、感測器或邏輯電路等。
[有機EL顯示裝置]
圖40C示出像素的電路結構的另一個例子。在此示出使用有機EL元件的顯示裝置的像素結構。
在有機EL元件中，藉由對發光元件施加電 壓，來自有機EL元件所包括的一對電極中的一個的電子和來自該一對電極中的另一個的電洞注入包含發光有機化合物的層中，從而電流流過。而且，藉由使電子和電洞再結合，發光有機化合物形成激發態，並且當該激發態恢復到基態時發光。根據這種機制，這種發光元件被稱為電流激勵型發光元件。
圖40C是示出像素電路的一個例子的圖。在此示出一個像素使用兩個n通道型電晶體的例子。另外，作為n通道型電晶體可以使用上述電晶體。此外，該像素電路可以應用數位時間灰階級驅動。
說明可以應用的像素電路的結構及應用數位時間灰階級驅動時的像素的工作。
像素5020包括開關電晶體5021、驅動電晶體5022、發光元件5024以及電容元件5023。在開關電晶體5021中，閘極電極與掃描線5026連接，第一電極(源極電極和汲極電極中的一個)與信號線5025連接，第二電極(源極電極和汲極電極中的另一個)與驅動電晶體5022的閘極電極連接。在驅動電晶體5022中，閘極電極藉由電容元件5023與電源線5027連接，第一電極與電源線5027連接，第二電極與發光元件5024的第一電極(像素電極)連接。發光元件5024的第二電極相當於共用電極5028。共用電極5028與形成在同一基板上的共用電位線電連接。
開關電晶體5021及驅動電晶體5022可以使用上述電晶體。由此，實現顯示品質或/及可靠性高的有機 EL顯示裝置。
將發光元件5024的第二電極(共用電極5028)的電位設定為低電源電位。注意，低電源電位是低於設定為電源線5027的高電源電位的電位，例如作為低電源電位可以設定GND、0V等。藉由將高電源電位和低電源電位設定為發光元件5024的正向臨界電壓以上，並對發光元件5024施加其電位差，在發光元件5024中使電流流過而使發光元件5024發光。注意，發光元件5024的正向電壓是指設定為所希望的亮度的電壓，至少包括正向臨界電壓。
另外，有時藉由代替使用驅動電晶體5022的閘極電容省略電容元件5023。至於驅動電晶體5022的閘極電容，在通道形成區域和閘極電極之間形成有電容。
接著，說明輸入到驅動電晶體5022的信號。在採用電壓輸入電壓驅動方式時，對驅動電晶體5022輸入使驅動電晶體5022成為導通或關閉的兩種狀態的視訊訊號。另外，為了使驅動電晶體5022在線性區域中工作，對驅動電晶體5022的閘極電極施加高於電源線5027的電壓的電壓。此外，對信號線5025施加對電源線電壓加上驅動電晶體5022的臨界電壓Vth的值以上的電壓。
當進行類比灰階級驅動時，對驅動電晶體5022的閘極電極施加對發光元件5024的正向電壓加上驅動電晶體5022的臨界電壓Vth的值以上的電壓。另外，輸入視訊訊號以使驅動電晶體5022在飽和區域中工作，在發光元件5024中使電流流過。此外，為了使驅動電晶體5022在 飽和區域中工作，使電源線5027的電位高於驅動電晶體5022的閘極電位。藉由採用類比方式的視訊訊號，可以在發光元件5024中使與視訊訊號對應的電流流過，而進行類比灰階級驅動。
此外，根據本發明的一個方式的顯示裝置不侷限於圖40C所示的像素結構。例如，還可以對圖40C所示的像素電路追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路等。
當對圖40A至40C所例示的電路應用上述電晶體時，源極電極(第一電極)及汲極電極(第二電極)分別電連接到低電位一側及高電位一側。再者，可以採用能夠由控制電路等控制第一閘極電極的電位，且對第二閘極電極輸入低於供應到源極電極的電位的電位等如上所例示的電位的結構。
例如，在本說明書等中，顯示元件、作為具有顯示元件的裝置的顯示裝置、發光元件以及作為具有發光元件的裝置的發光裝置可以採用各種方式或各種元件。作為顯示元件、顯示裝置、發光元件或發光裝置的一個例子，有對比度、亮度、反射率、透射率等因電磁作用而產生變化的顯示媒體諸如EL元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器 (PDP)、MEMS(微電子機械系統)、數位微鏡設備(DMD)、DMS(數碼微快門)、IMOD(干涉調變)元件、電濕潤(electrowetting)元件、壓電陶瓷顯示器、碳奈米管等。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透過型液晶顯示器、半透過型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用著色層(也稱為濾光片)。作為著色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用著色層，可以與不使用著色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括著色層的區域和不包括著色層的區域，將不包括著色層的區域中的白色光直接用於顯示。藉由部分地設置不包括著色層的區域，在進行明亮的顯示時，有時可以減少著色層所引起的亮度降低而減少耗電量兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光 顏色的元件發射R、G、B、Y、W。藉由使用自發光元件，有時與使用著色層的情況相比進一步減少耗電量。
〈模組〉
下面，參照圖41說明應用根據本發明的一個方式的半導體裝置的顯示模組。
在圖41所示的顯示模組8000中，在上蓋8001與下蓋8002之間包括與FPC8003連接的觸控面板單元8004、與FPC8005連接的單元8006、背光單元8007、框架8009、印刷電路板8010和電池8011。另外，有時不包括背光單元8007、電池8011、觸控面板單元8004等。
例如，可以將根據本發明的一個方式的半導體裝置用於單元8006。
上蓋8001及下蓋8002根據觸控面板單元8004及單元8006的尺寸可以適當地改變形狀或尺寸。
觸控面板單元8004是能夠將電阻膜式或靜電電容式觸控面板重疊在單元8006而使用的。此外，也可以使單元8006的對置基板(密封基板)具有觸控面板功能。或者，也可以在單元8006的每個像素中設置光感測器，以製成光觸控面板。或者，也可以在單元8006的每個像素中設置觸摸感測器用電極，以製成電容型觸控面板。
背光單元8007包括光源8008。也可以採用將光源8008設置於背光單元8007的端部，且使用光擴散板的結構。
除了單元8006的保護功能之外，框架8009還具有用來阻擋因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用來輸出視訊訊號和時脈信號的信號處理電路。作為用來給電源電路供應電力的電源，既可以使用外部的商用電源，又可以使用另外設置的電池8011的電源。在使用商用電源的情況下也可以不包括電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
〈電子裝置〉
根據本發明的一個方式的半導體裝置可以用於顯示裝置、個人電腦或具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位通用磁片(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用根據本發明的一個方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭部安裝顯示器)、導航系統、音頻再生装置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及音頻再生装置等。圖42A至 圖42F示出這些電子裝置的具體例子。
圖42A是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907以及觸控筆908等。注意，雖然圖42A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部的個數不限於此。
圖42B是可攜式資料終端，包括第一外殼911、第二外殼912、第一顯示部913、第二顯示部914、連接部915、操作鍵916等。第一顯示部913設置在第一外殼911中，而第二顯示部914設置在第二外殼912中。而且，第一外殼911和第二外殼912由連接部915連接，由連接部915可以改變第一外殼911和第二外殼912之間的角度。第一顯示部913的影像也可以根據連接部915所形成的第一外殼911和第二外殼912之間的角度切換。另外，也可以對第一顯示部913和第二顯示部914中的至少一個使用附加有位置輸入裝置的功能的顯示裝置。另外，可以藉由在顯示裝置設置觸控面板來附加作為位置輸入裝置的功能。或者，也可以藉由在顯示裝置的像素部設置還稱為光感測器的光電轉換元件來附加作為位置輸入裝置的功能。
圖42C是膝上型個人電腦，包括外殼921、顯示部922、鍵盤923以及指向裝置924等。
圖42D是電冷藏冷凍箱，包括外殼931、冷藏室門932、冷凍室門933等。
圖42E是視頻攝影機，包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，而顯示部943設置在第二外殼942中。而且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。
圖42F是一般的汽車，包括車體951、車輪952、儀表板953及燈954等。
100a‧‧‧顆粒
100b‧‧‧顆粒
101‧‧‧離子
120‧‧‧基板
130‧‧‧靶材

Claims (9)

  1. 一種使用濺射裝置的氧化物半導體膜的製作方法，該濺射裝置包括：包含結晶In-Ga-Zn氧化物的靶材；基板；以及磁鐵，其中，藉由在該靶材和該基板之間產生電位差，生成電漿，藉由使產生在該電漿中的離子碰撞到該靶材，使依次層疊有具有鎵原子、鋅原子和氧原子的第一層、具有銦原子和氧原子的第二層以及具有鎵原子、鋅原子和氧原子的第三層的平板狀In-Ga-Zn氧化物剝離，並且，該平板狀In-Ga-Zn氧化物穿過該電漿中而帶負電，然後在維持結晶性的狀態下靠近於該基板頂面，且由於從該磁鐵的磁場及該基板流到該靶材的電流的作用移動在該基板頂面上而沉積。
  2. 根據申請專利範圍第1項之氧化物半導體膜的製作方法，其中該平板狀In-Ga-Zn氧化物的側面上的銦原子或與銦原子、鎵原子及鋅原子鍵合的氧原子帶負電。
  3. 根據申請專利範圍第2項之氧化物半導體膜的製作方法，其中藉由使該帶負電的氧原子互相排斥，維持該平板狀In-Ga-Zn氧化物的形狀。
  4. 根據申請專利範圍第1至3項中任一項該的氧化物半導體膜的製作方法，其中該平板狀In-Ga-Zn氧化物的側面在移動在該基板頂面上時與已沉積的In-Ga-Zn氧化物的側面鍵合，然後固定到該基板頂面。
  5. 根據申請專利範圍第4項之氧化物半導體膜的製作方法，其中在該鍵合時，與該平板狀In-Ga-Zn氧化物的側面鍵合的該氧原子脫離。
  6. 根據申請專利範圍第5項之氧化物半導體膜的製作方法，其中脫離的該氧原子填埋氧缺損。
  7. 根據申請專利範圍第1至6項中任一項該的氧化物半導體膜的製作方法，其中該平板狀In-Ga-Zn氧化物的沉積在該基板頂面上時的該基板頂面的法線向量和c軸所形成的角度為-10°以上且10°以下。
  8. 根據申請專利範圍第1至7項中任一項該的氧化物半導體膜的製作方法，其中該靶材所包含的該結晶In-Ga-Zn氧化物的組成式為InGaZnO4。
  9. 根據申請專利範圍第1至8項中任一項該的氧化物半導體膜的製作方法，其中該離子是氧的陽離子。
TW102141277A 2013-10-22 2013-11-13 氧化物半導體膜之製作方法 TW201516167A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013218823 2013-10-22

Publications (1)

Publication Number Publication Date
TW201516167A true TW201516167A (zh) 2015-05-01

Family

ID=52825208

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141277A TW201516167A (zh) 2013-10-22 2013-11-13 氧化物半導體膜之製作方法

Country Status (4)

Country Link
US (1) US20150107988A1 (zh)
JP (1) JP2015109427A (zh)
TW (1) TW201516167A (zh)
WO (1) WO2015059842A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113025975A (zh) * 2019-06-28 2021-06-25 中北大学 一种面向复杂构件表面振动测量的无源mems传感器的制备工艺
TWI768014B (zh) * 2017-03-31 2022-06-21 南韓商Ulvac 韓國股份有限公司 磁控管濺射方法、磁控管濺射裝置及其磁鐵控制系統

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US10557192B2 (en) * 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
DE112014005486T5 (de) 2013-12-02 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
US9287153B2 (en) * 2014-08-15 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor baking apparatus and operation method thereof
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
WO2017109642A1 (ja) * 2015-12-24 2017-06-29 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置
WO2017115222A1 (en) 2015-12-29 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and semiconductor device
WO2017195067A1 (ja) * 2016-05-10 2017-11-16 株式会社半導体エネルギー研究所 表示装置
WO2017208161A1 (ja) * 2016-06-03 2017-12-07 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024177B1 (ko) * 2001-08-02 2011-03-22 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 전도막 및 이들의 제조방법
CN105161543A (zh) * 2009-09-24 2015-12-16 株式会社半导体能源研究所 半导体器件及其制造方法
JP2011142174A (ja) * 2010-01-06 2011-07-21 Fujifilm Corp 成膜方法および半導体装置
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102124557B1 (ko) * 2011-06-08 2020-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
SG11201505088UA (en) * 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768014B (zh) * 2017-03-31 2022-06-21 南韓商Ulvac 韓國股份有限公司 磁控管濺射方法、磁控管濺射裝置及其磁鐵控制系統
CN113025975A (zh) * 2019-06-28 2021-06-25 中北大学 一种面向复杂构件表面振动测量的无源mems传感器的制备工艺
CN113025975B (zh) * 2019-06-28 2022-08-30 中北大学 一种面向复杂构件表面振动测量的无源mems传感器的制备工艺

Also Published As

Publication number Publication date
JP2015109427A (ja) 2015-06-11
US20150107988A1 (en) 2015-04-23
WO2015059842A1 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
TW201516167A (zh) 氧化物半導體膜之製作方法
JP7059423B2 (ja) 半導体装置
JP6700368B2 (ja) 半導体装置
TWI643969B (zh) 氧化物半導體的製造方法
JP6347704B2 (ja) 半導体装置
JP6570829B2 (ja) 半導体装置
JP2020092280A (ja) 半導体装置
KR102317297B1 (ko) 산화물, 반도체 장치, 모듈, 및 전자 장치
TWI652362B (zh) 氧化物及其製造方法
TW201523885A (zh) 半導體裝置及半導體裝置的製造方法
TWI652822B (zh) 氧化物半導體膜及其形成方法
US20130341180A1 (en) Sputtering target and method for using the same
TWI670859B (zh) 半導體裝置
JP6681151B2 (ja) 酸化物半導体膜の作製方法
TW201521204A (zh) 半導體裝置
TW201414865A (zh) 使用濺射靶材的方法以及製造氧化物膜的方法
US20170250077A1 (en) Oxide and manufacturing method thereof
JP2022062195A (ja) 半導体装置
TW201703104A (zh) 氧化物膜的製造方法及濺射裝置