TWI726026B - 電晶體以及半導體裝置 - Google Patents

電晶體以及半導體裝置 Download PDF

Info

Publication number
TWI726026B
TWI726026B TW105142759A TW105142759A TWI726026B TW I726026 B TWI726026 B TW I726026B TW 105142759 A TW105142759 A TW 105142759A TW 105142759 A TW105142759 A TW 105142759A TW I726026 B TWI726026 B TW I726026B
Authority
TW
Taiwan
Prior art keywords
oxide
insulator
band gap
conductor
transistor
Prior art date
Application number
TW105142759A
Other languages
English (en)
Other versions
TW201813094A (zh
Inventor
山崎舜平
Original Assignee
日商半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源硏究所股份有限公司 filed Critical 日商半導體能源硏究所股份有限公司
Publication of TW201813094A publication Critical patent/TW201813094A/zh
Application granted granted Critical
Publication of TWI726026B publication Critical patent/TWI726026B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

電晶體包括:閘極電極;第一導電體;第二導電體;閘極絕緣體;以及金屬氧化物,其中,閘極絕緣體位於閘極電極與金屬氧化物之間,閘極電極包括隔著閘極絕緣體與金屬氧化物重疊的區域,第一導電體及第二導電體都包括與金屬氧化物的頂面及側面接觸的區域,金屬氧化物採用在厚度方向上具有第一能帶間隙的氧化物和具有第二能帶間隙並與具有第一能帶間隙的氧化物相鄰的氧化物交替地重疊的疊層結構,金屬氧化物包括具有第一能帶間隙的兩層以上的氧化物,並且,第一能帶間隙小於第二能帶間隙。

Description

電晶體以及半導體裝置
本發明的一個實施方式係關於一種電晶體、半導體裝置以及半導體裝置的驅動方法。另外,本發明的一個實施方式係關於一種電子裝置。
注意,本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式係關於一種物體、方法或製造方法。另外,本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。
注意,本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。顯示裝置(液晶顯示裝置、發光顯示裝置等)、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、成像裝置及電子裝置等有時包括半導體裝置。
使用半導體薄膜構成電晶體的技術受到注目。該電晶體被廣泛地應用於集成電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜,矽類半導體材料被廣泛地周知。但是,作為其他材料,氧化物半導體受到關注。
例如,公開了作為氧化物半導體使用以氧化鋅或In-Ga-Zn類氧化物為活性層的電晶體來製造顯示裝置的技術(參照專利文獻1及專利文獻2)。
近年來,公開了使用包含氧化物半導體的電晶體來製造記憶體裝置的集成電路的技術(參照專利文獻3)。此外,除了記憶體裝置之外,算術裝置等也可以使用包含氧化物半導體的電晶體製造。
然而,在通道區域中設置有氧化物半導體的電晶體有如下問題:由於氧化物半導體中的雜質及氧缺陷而其電特性容易變動,因此其可靠性低。例如,在偏壓-熱壓力測試(BT測試)的前後,電晶體的臨界電壓可能會變動。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2011-119674號公報
本發明的一個實施方式的目的之一是提供一種具有良好的電特性的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠微型化或高集成化的半導體裝置。本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置。
本發明的一個實施方式的目的之一是提供一種能夠長期間保持資料的半導體裝置。本發明的一個實施方式的目的之一是提供一種資料的寫入速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種設計彈性高的半導體裝置。本發明的一個實施方式的目的之一 是提供一種能夠抑制功耗的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
此外,這些目的的記載不妨礙其他目的的存在。此外,本發明的一個實施方式並不需要實現所有上述目的。另外,從說明書、圖式、申請專利範圍等的記載中可明顯看出這些目的以外的目的,而可以從說明書、圖式、申請專利範圍等的記載中衍生這些目的以外的目的。
在本發明的一個實施方式中,形成有通道的層具有交替地層疊能帶間隙不同的薄膜層的結構。換言之,在本發明的一個實施方式中,形成有通道的層具有交替地層疊能帶間隙不同的薄膜層的多層結構。該多層結構也可以為如超晶格結構(superlattice structure)那樣的結構。藉由具有該結構,可以實現高性能的電晶體。下面說明詳細內容。
本發明的一個實施方式是一種電晶體,包括:閘極電極;第一導電體;第二導電體;閘極絕緣體;以及金屬氧化物,其中,閘極絕緣體位於閘極電極與金屬氧化物之間,閘極電極包括隔著閘極絕緣體與金屬氧化物重疊的區域,第一導電體及第二導電體都包括與金屬氧化物的頂面及側面接觸的區域,金屬氧化物採用在厚度方向上具有第一能帶間隙的氧化物(氧化物層)和具有第二能帶間隙並與具有第一能帶間隙的氧化物(氧化物層)相鄰的氧化物交替地層疊的疊層結構,金屬氧化物包括具有第一能帶間隙的兩層以上的氧化物,第一能帶間隙小於第二能帶間隙,並且,第二能帶間隙與第一能帶間隙之差異為0.1eV以上且2.5eV以下或0.3eV以上且1.3eV以下。
另外,本發明的一個實施方式是一種電晶體,包括:閘極電極;第一導電體;第二導電體;閘極絕緣體;以及金屬氧化物,其中,閘極絕緣體位於閘極電極與金屬氧化物之間,閘極電極包括隔著閘極絕 緣體與金屬氧化物重疊的區域,第一導電體及第二導電體都包括與金屬氧化物的頂面及側面接觸的區域,金屬氧化物採用在厚度方向上具有第一能帶間隙的氧化物和具有第二能帶間隙並與具有第一能帶間隙的氧化物相鄰的氧化物交替地層疊的疊層結構,金屬氧化物包括具有第一能帶間隙的兩層以上的氧化物,第一能帶間隙小於第二能帶間隙,並且,具有第二能帶間隙的氧化物的導帶底與具有第一能帶間隙的氧化物的導帶底之差異為0.3eV以上且1.3eV以下。
另外,本發明的一個實施方式是一種電晶體,包括:閘極電極;第一導電體;第二導電體;閘極絕緣體;以及金屬氧化物,其中,閘極絕緣體位於閘極電極與金屬氧化物之間,閘極電極包括隔著閘極絕緣體與金屬氧化物重疊的區域,第一導電體及第二導電體都包括與金屬氧化物的頂面及側面接觸的區域,金屬氧化物採用在厚度方向上具有第一能帶間隙的氧化物和具有第二能帶間隙並與具有第一能帶間隙的氧化物相鄰的氧化物交替地層疊的疊層結構,金屬氧化物包括具有第一能帶間隙的兩層以上的氧化物,第一能帶間隙小於第二能帶間隙,具有第一能帶間隙的氧化物包含銦和鋅中的一者或兩者,並且,具有第二能帶間隙的氧化物包含銦和鋅中的一者或兩者及元素M,元素M為鋁、鎵、矽、硼、釔、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
另外,本發明的一個實施方式是一種電晶體,包括:閘極電極;第一導電體;第二導電體;閘極絕緣體;以及金屬氧化物,其中,閘極絕緣體位於閘極電極與金屬氧化物之間,閘極電極包括隔著閘極絕緣體與金屬氧化物重疊的區域,第一導電體及第二導電體都包括與金屬氧化物的頂面及側面接觸的區域,金屬氧化物採用在厚度方向上具有第一能帶間隙的氧化物和具有第二能帶間隙並與具有第一能帶間隙的氧化物相鄰的氧化物交替地層疊的疊層結構,金屬氧化物包括具有第一能帶間隙的兩層以上的氧化物,第一能帶間隙小於第二能帶間隙, 具有第一能帶間隙的氧化物包含銦和鋅中的一者或兩者及元素M,元素M為鋁、鎵、矽、硼、釔、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種,具有第二能帶間隙的氧化物包含銦和鋅中的一者或兩者及上述元素M,並且,具有第二能帶間隙的氧化物包含比具有第一能帶間隙的氧化物多的元素M。
另外,本發明的一個實施方式是一種電晶體,包括:閘極電極;第一導電體;第二導電體;閘極絕緣體;第一金屬氧化物;第二金屬氧化物;以及第三金屬氧化物,其中,閘極絕緣體位於閘極電極與第一金屬氧化物之間,閘極電極包括隔著閘極絕緣體及第一金屬氧化物與第二金屬氧化物重疊的區域,第一導電體及第二導電體都包括與第二金屬氧化物的頂面及側面接觸的區域,第二金屬氧化物包括與第三金屬氧化物的頂面接觸的區域,第二金屬氧化物採用在厚度方向上具有第一能帶間隙的氧化物和具有第二能帶間隙並與具有第一能帶間隙的氧化物相鄰的氧化物交替地層疊的疊層結構,第二金屬氧化物包括具有第一能帶間隙的兩層以上的氧化物,第一能帶間隙小於第二能帶間隙,並且,第二能帶間隙與第一能帶間隙之差異為0.1eV以上且2.5eV以下或0.3eV以上且1.3eV以下。
在上述方式中,第二金屬氧化物較佳為包括通道形成區域,並且第一金屬氧化物較佳為延伸在通道形成區域的通道寬度方向上,以覆蓋第二金屬氧化物。
另外,在上述方式中,在第二金屬氧化物中,具有第一能帶間隙的氧化物的數量較佳為3層以上且10層以下。
另外,在上述方式中,第一金屬氧化物及第三金屬氧化物的能帶間隙較佳為大於第二金屬氧化物的能帶間隙。
另外,在上述方式中,具有第一能帶間隙的氧化物的厚度較佳為0.5nm以上且10nm以下。
另外,在上述方式中,具有第一能帶間隙的氧化物的厚度較佳為0.5nm以上且2.0nm以下。
另外,在上述方式中,具有第二能帶間隙的氧化物的厚度較佳為0.1nm以上且10nm以下。
另外,在上述方式中,具有第二能帶間隙的氧化物的厚度較佳為0.1nm以上且3.0nm以下。
另外,在上述方式中,第一導電體的端部與第二導電體的端部之間的距離較佳為10nm以上且300nm以下。
另外,在上述方式中,閘極電極的寬度較佳為10nm以上且300nm以下。
另外,在上述方式中,具有第一能帶間隙的氧化物的載子密度較佳為6×1018cm-3以上且5×1020cm-3以下。
另外,在上述方式中,具有第一能帶間隙的氧化物較佳為簡併化(degenerate)。
另外,在上述方式中,具有第一能帶間隙的氧化物較佳為包含銦和鋅中的一者或兩者。
另外,在上述方式中,具有第一能帶間隙的氧化物較佳為包含銦和鋅中的一者或兩者及上述元素M。
另外,在上述方式中,具有第二能帶間隙的氧化物較佳為包含銦、鋅及上述元素M。
另外,在上述方式中,具有第一能帶間隙的氧化物較佳為包含比具有第二能帶間隙的氧化物多的氫。
另外,在上述方式中,具有第一能帶間隙的氧化物的氫濃度較佳為大於1×1019cm-3
另外,在上述方式中,在金屬氧化物中,具有第一能帶間隙的氧化物的數量較佳為3層以上且10層以下。
根據本發明的一個實施方式,可以提供一種具有良好的電特性的半導體裝置。另外,根據本發明的一個實施方式,可以提供一種能夠微型化或高集成化的半導體裝置。另外,根據本發明的一個實施方式,可以提供一種生產率高的半導體裝置。
另外,根據本發明的一個實施方式,可以提供一種能夠長期間保持資料的半導體裝置。另外,根據本發明的一個實施方式,可以提供一種資料的寫入速度快的半導體裝置。另外,根據本發明的一個實施方式,可以提供一種設計彈性高的半導體裝置。另外,根據本發明的一個實施方式,可以提供一種能夠抑制功耗的半導體裝置。另外,根據本發明的一個實施方式,可以提供一種新穎的半導體裝置。
此外,這些效果的記載不妨礙其他效果的存在。此外,本發明的一個實施方式並不需要具有所有上述效果。另外,從說明書、圖式、申請專利範圍等的記載中可明顯看出這些效果以外的效果,而可以從說明書、圖式、申請專利範圍等的記載中衍生這些效果以外的效果。
11a‧‧‧濺射靶材
12‧‧‧濺射靶材
50a‧‧‧底板
50c‧‧‧底板
66‧‧‧閘板
67‧‧‧缺口部
100‧‧‧電晶體
100a‧‧‧部分
100b‧‧‧部分
102‧‧‧基板
104‧‧‧絕緣體
106‧‧‧導電體
108‧‧‧氧化物
108a‧‧‧氧化物
108b‧‧‧氧化物
108c‧‧‧氧化物
108n‧‧‧區域
110‧‧‧絕緣體
112‧‧‧導電體
116‧‧‧絕緣體
118‧‧‧絕緣體
120a‧‧‧導電體
120b‧‧‧導電體
141a‧‧‧開口
141b‧‧‧開口
143‧‧‧開口
301‧‧‧絕緣體
302‧‧‧絕緣體
303‧‧‧絕緣體
310‧‧‧導電體
310a‧‧‧導電體
310b‧‧‧導電體
310c‧‧‧導電體
400‧‧‧基板
401a‧‧‧絕緣體
401b‧‧‧絕緣體
402‧‧‧絕緣體
403‧‧‧導電體
404‧‧‧導電體
404a‧‧‧導電體
405‧‧‧導電體
406a‧‧‧氧化物
406a1‧‧‧氧化物
406b‧‧‧氧化物
406b1‧‧‧氧化物
406b1n‧‧‧氧化物
406b1w‧‧‧氧化物
406bn‧‧‧氧化物
406bn_n‧‧‧氧化物
406bn_1‧‧‧氧化物
406bn_2‧‧‧氧化物
406bw‧‧‧氧化物
406bw_n‧‧‧氧化物
406bw_1‧‧‧氧化物
406bw_2‧‧‧氧化物
406c‧‧‧氧化物
406d‧‧‧氧化物
407‧‧‧導電體
408a‧‧‧絕緣體
408b‧‧‧絕緣體
410‧‧‧絕緣體
412‧‧‧絕緣體
412a‧‧‧絕緣體
416a‧‧‧導電體
416a1‧‧‧導電體
416a2‧‧‧導電體
417a1‧‧‧障壁膜
417a2‧‧‧障壁膜
500‧‧‧電晶體
502‧‧‧基板
504‧‧‧導電體
506‧‧‧絕緣體
507‧‧‧絕緣體
508‧‧‧氧化物
508a‧‧‧氧化物
508b‧‧‧氧化物
508c‧‧‧氧化物
508n‧‧‧區域
512a‧‧‧導電體
512b‧‧‧導電體
514‧‧‧絕緣體
516‧‧‧絕緣體
518‧‧‧絕緣體
520a‧‧‧導電體
520b‧‧‧導電體
542a‧‧‧開口
542b‧‧‧開口
542c‧‧‧開口
600‧‧‧電容器
610‧‧‧絕緣體
612‧‧‧導電體
616‧‧‧導電體
630‧‧‧絕緣體
632‧‧‧絕緣體
634‧‧‧絕緣體
650‧‧‧絕緣體
700‧‧‧電晶體
705‧‧‧導電體
710‧‧‧絕緣體
712‧‧‧絕緣體
714‧‧‧絕緣體
716‧‧‧絕緣體
718‧‧‧導電體
720‧‧‧絕緣體
722‧‧‧絕緣體
724‧‧‧絕緣體
772‧‧‧絕緣體
774‧‧‧絕緣體
780‧‧‧絕緣體
782‧‧‧絕緣體
784‧‧‧絕緣體
785‧‧‧導電體
787‧‧‧導電體
800‧‧‧電晶體
811‧‧‧基板
812‧‧‧半導體區域
814‧‧‧絕緣體
816‧‧‧導電體
818a‧‧‧低電阻區域
818b‧‧‧低電阻區域
820:絕緣體
822:絕緣體
824:絕緣體
826:絕緣體
828:導電體
830:導電體
850:絕緣體
852:絕緣體
854:絕緣體
856:導電體
858:絕緣體
900:電晶體
3001:佈線
3002:佈線
3003:佈線
3004:佈線
3005:佈線
3006:佈線
3007:佈線
3008:佈線
3009:佈線
3010:佈線
在圖式中:圖1A至圖1C是本發明的一個實施方式的電晶體的俯視圖及說明剖面結構的圖;圖2A至圖2C是本發明的一個實施方式的電晶體的俯視圖及說明剖面結構的圖;圖3A和圖3B是說明本發明的一個實施方式的電晶體的剖面結構的圖;圖4A和圖4B是說明本發明的一個實施方式的電晶體的剖面結構的圖;圖5A和圖5B是說明本發明的一個實施方式的電晶體的剖面結構的圖;圖6A至圖6C是本發明的一個實施方式的電晶體的俯視圖及說明剖面結構的圖;圖7A至圖7C是示出本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖;圖8A至圖8C是示出本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖;圖9A至圖9C是示出本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖;圖10A至圖10C是示出本發明的一個實施方式的電晶體的製造方法的俯視圖及剖面圖;圖11是說明濺射裝置的成膜室的示意圖;圖12是說明氧化物的帶結構的圖;圖13A和圖13B是本發明的一個實施方式的氧化物的疊層結構的能帶圖;圖14A和圖14B是本發明的一個實施方式的氧化物的疊層結構的 能帶圖;圖15A和圖15B是本發明的一個實施方式的氧化物的疊層結構的能帶圖;圖16A和圖16B是本發明的一個實施方式的氧化物的疊層結構的能帶圖;圖17A至圖17C是本發明的一個實施方式的電晶體的俯視圖及說明剖面結構的圖;圖18A至圖18C是本發明的一個實施方式的電晶體的俯視圖及說明剖面結構的圖;圖19是本發明的一個實施方式的半導體裝置的剖面圖;圖20是本發明的一個實施方式的半導體裝置的剖面圖。
下面,參照圖式對實施方式進行說明。但是,所屬技術領域的通常知識者可以很容易地理解一個事實,就是實施方式可以以多個不同形式來實施,其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中,為便於清楚地說明,有時誇大表示大小、層的厚度或區域。因此,本發明並不一定限定於上述尺寸。此外,在圖式中,示意性地示出理想的例子,因此本發明不侷限於圖式所示的形狀或數值等。另外,在圖式中,在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分,而省略其重複說明。此外,當表示具有相同功能的部分時有時使用相同的陰影線,而不特別附加元件符號。
此外,在本說明書等中,為了方便起見,附加了第一、第二等序 數詞,而其並不表示製程順序或疊層順序。因此,例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外,本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書中,為方便起見,使用了“上”、“下”等表示配置的詞句,以參照圖式說明組件的位置關係。另外,組件的位置關係根據描述各組件的方向適當地改變。因此,不侷限於本說明書中所說明的詞句,可以根據情況適當地更換。
此外,在本說明書等中,半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等半導體元件之外,半導體電路、算術裝置或記憶體裝置也是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
在本說明書等中,電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域,並且電流能夠流過汲極、通道區域以及源極。注意,在本說明書等中,通道區域是指電流主要流過的區域。
另外,在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下,源極及汲極的功能有時相互調換。因此,在本說明書等中,源極和汲極可以相互調換。
另外,在本說明書等中,“氧氮化矽膜”是指在其組成中氧含量多於氮含量的物質,較佳為具有如下濃度範圍的物質:氧濃度為55原 子%以上且65原子%以下,氮濃度為1原子%以上且20原子%以下,矽濃度為25原子%以上且35原子%以下,並且氫濃度為0.1原子%以上且10原子%以下。另外,“氮氧化矽膜”是指在其組成中氮含量多於氧含量的物質,較佳為具有如下濃度範圍的物質:氮濃度為55原子%以上且65原子%以下,氧濃度為1原子%以上且20原子%以下,矽濃度為25原子%以上且35原子%以下,並且氫濃度為0.1原子%以上且10原子%以下。
另外,在本說明書等中,可以將“膜”和“層”相互調換。例如,有時可以將“導電層”變換為“導電膜”。此外,例如,有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中,“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此,也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外,“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此,也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外,在本說明書中,六方晶系包括三方晶系和菱方晶系。
例如,在本說明書等中,當明確地記載為“X與Y連接”時,意味著如下情況:X與Y電連接;X與Y在功能上連接;X與Y直接連接。因此,不侷限於規定的連接關係(例如,圖式或文中所示的連接關係等),圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。
這裡,X和Y為物件(例如,裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
作為X與Y直接連接的情況的一個例子,可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等),並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)連接的情況。
作為X與Y電連接的情況的一個例子,例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)。另外,開關具有控制開啟和關閉的功能。換言之,藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者,開關具有選擇並切換電流路徑的功能。另外,X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子,例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如,邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號生成電路、記憶體電路、控制電路等)。注意,例如,即使在X與Y之間夾有其他電路,當從X輸出的信號傳送到Y時,也可以說X與Y在功能上是連接著的。另外,X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外,當明確地記載為“X與Y電連接”時,在本說明書等中意味著如下情況:X與Y電連接(亦即,以中間夾有其他元件或其他電路的 方式連接X與Y);X與Y在功能上連接(亦即,以中間夾有其他電路的方式在功能上連接X與Y);X與Y直接連接(亦即,以中間不夾有其他元件或其他電路的方式連接X與Y)。亦即,當明確地記載為“電連接”時與只明確地記載為“連接”時的情況相同。
注意,例如,在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接,電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接,Z1的另一部分與X直接連接,電晶體的汲極(或第二端子等)與Z2的一部分直接連接,Z2的另一部分與Y直接連接的情況下,可以表示為如下。
例如,可以表示為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接,X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者,可以表示為“電晶體的源極(或第一端子等)與X電連接,電晶體的汲極(或第二端子等)與Y電連接,X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者,可以表示為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接,X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表示方法規定電路結構中的連接順序,可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外,作為其他表示方法,例如可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑與X電連接,所述第一連接路徑不具有第二連接路徑,所述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑,所述第一連接路徑是經過Z1的路徑,電晶體的汲極(或第二端子等)至少經過第三 連接路徑與Y電連接,所述第三連接路徑不具有所述第二連接路徑,所述第三連接路徑是經過Z2的路徑”。或者,也可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑,藉由Z1與X電連接,所述第一連接路徑不具有第二連接路徑,所述第二連接路徑具有藉由電晶體的連接路徑,電晶體的汲極(或第二端子等)至少經過第三連接路徑,藉由Z2與Y電連接,所述第三連接路徑不具有所述第二連接路徑”。或者,也可以表示為“電晶體的源極(或第一端子等)至少經過第一電路徑,藉由Z1與X電連接,所述第一電路徑不具有第二電路徑,所述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑,電晶體的汲極(或第二端子等)至少經過第三電路徑,藉由Z2與Y電連接,所述第三電路徑不具有第四電路徑,所述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這種例子同樣的表示方法規定電路結構中的連接路徑,可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。
注意,這種表示方法只是一個例子而已,不侷限於上述表示方法。在此,X、Y、Z1及Z2為物件(例如,裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外,即使圖式示出在電路圖上獨立的組件彼此電連接,也有一個組件兼有多個組件的功能的情況。例如,在佈線的一部分被用作電極時,一個導電膜兼有佈線和電極的兩個組件的功能。因此,本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
注意,在本說明書中,障壁膜是指具有抑制氫等雜質及氧的透過的功能的膜,在該障壁膜具有導電性的情況下,有時被稱為導電障壁膜。
在本說明書等中,金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor,也可以簡稱為OS)等。例如,在將金屬氧化物用於電晶體的活性層的情況下,有時將該金屬氧化物稱為氧化物半導體。換言之,在金屬氧化物具有放大作用、整流作用和開關作用中的至少一個的情況下,可以將該金屬氧化物稱為金屬氧化物半導體(metal oxide semiconductor),或者可以將其縮稱為OS。另外,可以將OS FET稱為包含金屬氧化物或氧化物半導體的電晶體。
此外,在本說明書等中,有時記載CAAC(c-axis aligned crystal)或CAC(cloud-aligned composite)。注意,CAAC是指結晶結構的一個例子,CAC是指功能或材料構成的一個例子。
有時將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。因此,可以將CAC-OS稱為Cloud-Aligned Composite-OS。
此外,在本說明書等中,CAC-OS或CAC-metal oxide在材料的一部分中具有導電體的功能,在材料的另一部分中具有介電質(或絕緣體)的功能,作為材料的整體具有半導體的功能。此外,在將CAC-OS或CAC-metal oxide用於電晶體的半導體層的情況下,導電體的區域具有使被用作載子的電子(或電洞)流過的功能,介電質的區域具有不使被用作載子的電子流過的功能。藉由導電體的功能和介電質的功能的互補作用,可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離,可以最大限度地提高各功能。
此外,在本說明書等中,CAC-OS或CAC-metal oxide包括導電體區域及介電質區域。導電體區域具有上述導電體的功能,介電質區域具有上述介電質的功能。此外,在材料中,導電體區域和介電質區域有時以奈米粒子級分離。另外,導電體區域和介電質區域有時在材料中不均勻地分佈。此外,有時觀察到其邊緣模糊而以雲狀連接的導電體區域。
就是說,也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
此外,在CAC-OS或CAC-metal oxide中,導電體區域和介電質區域有時以0.5nm以上且10nm以下,較佳為0.5nm以上且3nm以下的尺寸分散在材料中。
實施方式1
〈電晶體的結構1〉
圖1A是作為本發明的一個實施方式的電晶體的俯視圖。另外,圖1B是沿著圖1A中的點劃線A3-A4的剖面圖。也就是說,示出電晶體的通道形成區域中的通道寬度方向的剖面圖。圖1C是沿著圖1A中的點劃線A1-A2的剖面圖。也就是說,示出電晶體的通道長度方向的剖面圖。在圖1A的俯視圖中,為了明確起見,省略圖式中的一部分的組件而進行表示。
在圖1B和圖1C中,電晶體配置在基板400上的絕緣體401a和絕緣體401b上。此外,電晶體包括:絕緣體401b上的導電體310及絕緣體301;導電體310及絕緣體301上的絕緣體302;絕緣體302上的絕緣體303;絕緣體303上的絕緣體402;絕緣體402上的氧化物406a; 氧化物406a上的氧化物406b;包括與氧化物406b的頂面及側面接觸的區域的導電體416a1及導電體416a2;包括與導電體416a1的側面、導電體416a2的側面及氧化物406b的頂面接觸的區域的氧化物406c;氧化物406c上的絕緣體412;以及包括隔著絕緣體412與氧化物406c彼此重疊的區域的導電體404。此外,絕緣體301具有開口,在該開口內配置有導電體310。
另外,障壁膜417a1、障壁膜417a2、絕緣體408a、絕緣體408b及絕緣體410設置在電晶體上。
此外,作為氧化物406a、氧化物406b及氧化物406c,可以使用金屬氧化物。
在電晶體中,導電體404被用作第一閘極電極。導電體404可以具有疊層結構,該疊層結構包括具有抑制氧透過的功能的導電體。例如,藉由作為下層形成具有抑制氧透過的功能的導電體,可以防止導電體404的氧化所導致的電阻值增加。絕緣體412被用作第一閘極絕緣體。
導電體416a1及導電體416a2被用作源極電極或汲極電極。導電體416a1及導電體416a2可以具有疊層結構,該疊層結構包括具有抑制氧透過的功能的導電體。例如,藉由作為上層形成具有抑制氧透過的功能的導電體,可以防止導電體416a1及導電體416a2的氧化所導致的電阻值增加。可以藉由2端子法等測量出導電體的電阻值。
另外,障壁膜417a1及障壁膜417a2具有抑制氫或水等雜質以及氧的透過的功能。導電體416a1上的障壁膜417a1防止氧擴散到導電體416a1中。導電體416a2上的障壁膜417a2防止氧擴散到導電體416a2中。
參照圖3A和圖3B說明氧化物406b的結構。圖3A示出放大圖1B中的由點劃線圍繞的部分100b的剖面圖。另外,圖3B示出放大圖1C中的由點劃線圍繞的部分100a的剖面圖。注意,圖3A是電晶體的通道寬度方向的剖面圖,圖3B是電晶體的通道長度方向的剖面圖。注意,在圖3A和圖3B中省略一部分的組件。
如圖3A和圖3B所示,氧化物406b採用交替地層疊具有第一能帶間隙的氧化物406bn和具有第二能帶間隙的氧化物406bw的結構。第一能帶間隙小於第二能帶間隙,第一能帶間隙與第二能帶間隙之差異為0.1eV以上且2.5eV以下或0.3eV以上且1.3eV以下。此外,具有第一能帶間隙的氧化物406bn所具有的載子密度大於具有第二能帶間隙的氧化物406bw所具有的載子密度。另外,具有第一能帶間隙的氧化物406bn的導帶底能階與具有第二能帶間隙的氧化物406bw的導帶底能階之差異為0.1eV以上且1.3eV以下或0.3eV以上且1.3eV以下。
具體地,以接觸於氧化物406a的頂面的方式配置有氧化物406bn_1,以接觸於氧化物406bn_1的頂面的方式配置有氧化物406bw_1。同樣地,依次層疊有具有第一能帶間隙的氧化物406bn_2和具有第二能帶間隙的氧化物406bw_2,在氧化物406b的最上部配置有具有第一能帶間隙的氧化物406bn_n。也就是說,氧化物406b具有(2×n-1)層(n為自然數)的疊層結構。另外,也可以採用在氧化物406b的最上部配置有具有第二能帶間隙的氧化物406bw_n的結構。此時的氧化物406b具有(2×n)層的疊層結構(參照圖4A和圖4B)。n為2以上,較佳為3以上且10以下。
具有第一能帶間隙的氧化物406bn的厚度為0.1nm以上且5.0nm以下,較佳為0.5nm以上且2.0nm以下。此外,具有第二能帶間隙的氧化物406bw的厚度為0.1nm以上且5.0nm以下,較佳為0.1nm以上 且3.0nm以下。
此外,如圖3A所示,氧化物406c以覆蓋氧化物406b整體的方式配置。再者,被用作第一閘極電極的導電體404以隔著被用作第一閘極絕緣體的絕緣體412覆蓋氧化物406b的整體的方式配置。
導電體416a1的端部與導電體416a2的端部之間的距離(亦即,電晶體的通道長度)為10nm以上且300nm以下,典型為20nm以上且180nm以下。此外,被用作第一閘極電極的導電體404的寬度為10nm以上且300nm以下,典型為20nm以上且180nm以下。
氧化物406a及氧化物406c是銦鎵鋅氧化物或包含元素M(元素M為Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一種或多種)的氧化物,例如可以使用氧化鎵、氧化硼等。
作為具有第一能帶間隙的氧化物406bn,較佳為包含銦或鋅等。另外,也可以採用包含氮的結構。例如,可以使用銦氧化物、銦鋅氧化物、包含氮的銦鋅氧化物、銦鋅氮化物、包含氮的銦鎵鋅氧化物等。
作為具有第二能帶間隙的氧化物406bw,較佳為包含鎵鋅氧化物、銦鎵鋅氧化物或元素M(元素M為Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一種或多種)。例如,可以使用氧化鎵、氧化硼等。
電晶體能夠根據施加到被用作第一閘極電極的導電體404的電位而控制氧化物406b的電阻。也就是說,能夠根據施加到導電體404的電位而控制被用作源極電極或汲極電極的導電體416a1與導電體416a2之間的導通(電晶體處於導通狀態)或非導通(電晶體處於關閉 狀態)。
另外,作為氧化物406b的最上層的氧化物406bn_n或氧化物406bw_n在氧化物406bn_n的頂面的一部分及側面的一部分或氧化物406bw_n的頂面的一部分及側面的一部分中與被用作源極電極或汲極電極的導電體416a1和導電體416a2接觸。氧化物406bn_n或氧化物406bw_n之外的各層在該各層的側面的一部分中與導電體416a1及導電體416a2接觸。因此,被用作源極電極或汲極電極的導電體416a1和導電體416a2電連接於氧化物406b的各層。
說明電晶體的導通狀態,該電晶體包括具有通道形成區域的氧化物406b,該氧化物406b採用交替地層疊具有第一能帶間隙的氧化物406bn和具有第二能帶間隙的氧化物406bw的結構。
圖13A和圖13B及圖14A和圖14B示出交替地層疊具有第一能帶間隙的氧化物406bn和具有第二能帶間隙的氧化物406bw的結構中的導帶底(以下,記載為Ec端)附近的能帶圖。圖13A和圖13B示出氧化物406c的能帶間隙大於第一能帶間隙且小於第二能帶間隙的一個例子。圖14A和圖14B示出氧化物406c的能帶間隙大於第一能帶間隙及第二能帶間隙的一個例子。
在此,說明用於本發明的一個實施方式的電晶體的氧化物的Ec端的能階的測量。圖12示出用於本發明的一個實施方式的電晶體的氧化物的能帶的一個例子。如圖12所示,可以從作為真空能階與價帶頂之間的能量差的游離電位Ip及能帶間隙Eg得到Ec端的能階。可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測量能帶間隙Eg。另外,游離電位Ip可以利用紫外線光電子能譜(UPS:Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)測量。
如圖13A所示,因為氧化物406bn所具有的第一能帶間隙比氧化物406bw所具有的第二能帶間隙窄,所以具有第一能帶間隙的氧化物406bn的Ec端的能階存在於比具有第二能帶間隙的氧化物406bw的Ec端的能階低的位置。此外,因為氧化物406c的能帶間隙大於第一能帶間隙且小於第二能帶間隙,所以氧化物406c的Ec端的能階存在於具有第一能帶間隙的氧化物406bn的Ec端的能階與具有第二能帶間隙的氧化物406bw的Ec端的能階之間。另外,在圖14A中,因為氧化物406c的能帶間隙大於第一能帶間隙及第二能帶間隙,所以氧化物406c的Ec端的能階存在於比具有第二能帶間隙的氧化物406bw的Ec端的能階高的位置。
在實際的疊層結構中,由於有時在具有第一能帶間隙的氧化物406bn與具有第二能帶間隙的氧化物406bw的接合部中氧化物的凝集形態及組成不穩定或者有時具有第二能帶間隙的氧化物406bw的一部分包括在具有第一能帶間隙的氧化物406bn中,所以Ec端的能階不是不連續地變化而是如圖13B和圖14B所示那樣連續地變化。
在其通道形成區域具有上述疊層結構的電晶體中,因為具有第一能帶間隙的氧化物406bn和具有第二能帶間隙的氧化物406bw電相互作用,所以在使電晶體成為導通狀態的電位被施加到被用作第一閘極電極的導電體404時Ec端的能階低的具有第一能帶間隙的氧化物406bn成為主要傳導路徑而電子流過,此時電子也流過具有第二能帶間隙的氧化物406bw。這是因為具有第二能帶間隙的氧化物406bw的Ec端的能階與具有第一能帶間隙的氧化物406bn的Ec端的能階相比大幅度地下降。因此,可以得到電晶體的導通狀態下的高電流驅動力,亦即大通態電流(on-state current)及高場效移動率。
作為具有第一能帶間隙的氧化物406bn,例如較佳為使用以銦鋅氧 化物為主要成分的移動率高的金屬氧化物。載子密度為6×1018cm-3以上且5×1020cm-3以下。另外,氧化物406bn也可以簡併。
作為具有第二能帶間隙的氧化物406bw,例如較佳為使用包含氧化鎵、鎵鋅氧化物等的氧化物。
當對被用作第一閘極電極的導電體404施加低於臨界電壓的電壓時,具有第二能帶間隙的氧化物406bw起電介質(具有絕緣性的氧化物)的作用,因此氧化物406bw中的傳導路徑被阻擋。另外,具有第一能帶間隙的氧化物406bn的頂面和底面接觸於具有第二能帶間隙的氧化物406bw。具有第二能帶間隙的氧化物406bw與具有第一能帶間隙的氧化物406bn在電性上發生相互作用,還阻擋具有第一能帶間隙的氧化物406bn中的傳導路徑。這是因為具有第二能帶間隙的氧化物406bw的Ec端的能階與具有第一能帶間隙的氧化物406bn的Ec端的能階相比大幅度地上升。於是,氧化物406b整體成為非導通狀態,而使電晶體成為關閉狀態。
如圖1C所示,氧化物406b的頂面及側面包括與導電體416a1及導電體416a2接觸的區域。另外,如圖3A所示,氧化物406c以覆蓋氧化物406b整體的方式配置。再者,被用作第一閘極電極的導電體404以隔著被用作第一閘極絕緣體的絕緣體412覆蓋氧化物406b整體的方式配置。因此,可以由被用作第一閘極電極的導電體404的電場電圍繞氧化物406b整體。將由第一閘極電極的電場電圍繞通道形成區域的電晶體結構稱為“surrounded channel(s-channel)結構”。因為可以在氧化物406b的具有第一能帶間隙的氧化物406bn整體中形成通道,所以上述結構可以使大電流流過源極與汲極之間,由此可以增大導通時的電流(通態電流)。此外,由於氧化物406b的具有第二能帶間隙的氧化物406bw整體被導電體404的電場圍繞,所以上述結構能夠減少非導通時的電流(關態電流)(off-state current)。
另外,當電晶體包括被用作第一閘極電極的導電體404重疊於被用作源極電極或汲極電極的導電體416a1及導電體416a2的區域時,電晶體具有由導電體404和導電體416a1形成的寄生電容及由導電體404和導電體416a2形成的寄生電容。
藉由使電晶體具有在導電體404與導電體416a1之間除了絕緣體412、氧化物406c之外還包括障壁膜417a1的結構,可以減小該寄生電容。與此同樣,藉由使電晶體具有在導電體404與導電體416a2之間除了絕緣體412、氧化物406c之外還包括障壁膜417a2的結構,可以減小該寄生電容。因此,電晶體成為頻率特性良好的電晶體。
另外,藉由使電晶體具有上述結構,當電晶體工作時,例如當在導電體404與導電體416a1或導電體416a2之間產生電位差時,可以減少或防止導電體404與導電體416a1或導電體416a2之間的洩漏電流。
此外,導電體310被用作第二閘極電極。導電體310也可以為包括具有抑制氧透過的功能的導電體的多層膜。藉由使用包括具有抑制氧透過的功能的導電體的多層膜,可以防止導電體310的氧化所導致的導電率下降。
絕緣體302、絕緣體303及絕緣體402被用作第二閘極絕緣膜。可以使用供應到導電體310的電位控制電晶體的臨界電壓。
〈基板〉
作為基板400例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板,例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。例如,作 為半導體基板,可以舉出由矽或鍺等構成的單一材料半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。並且,還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板,例如為SOI(Silicon On Insulator;絕緣層上覆矽)基板等。作為導電體基板,可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者,可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者,還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者,也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件,可以舉出電容器、電阻元件、切換元件、發光元件、記憶元件等。
此外,作為基板400也可以使用撓性基板。此外,作為在撓性基板上設置電晶體的方法,也可以舉出如下方法:在不具有撓性的基板上形成電晶體之後,剝離電晶體而將該電晶體轉置到撓性基板的基板400上。在此情況下,較佳為在不具有撓性的基板與電晶體之間設置剝離層。此外,作為基板400,也可以使用包含纖維的薄片、薄膜或箔等。此外,基板400也可以具有伸縮性。此外,基板400可以具有在停止彎曲或拉伸時恢復為原來的形狀的性質。或者,也可以具有不恢復為原來的形狀的性質。基板400例如包括具有如下厚度的區域:5μm以上且700μm以下,較佳為10μm以上且500μm以下,更佳為15μm以上且300μm以下。藉由將基板400形成為薄,可以實現包括電晶體的半導體裝置的輕量化。此外,藉由將基板400形成得薄,即便在使用玻璃等的情況下也有時會具有伸縮性或在停止彎曲或拉伸時恢復為原來的形狀的性質。因此,可以緩和因掉落等而基板400上的半導體裝置受到的衝擊等。亦即,能夠提供一種耐久性高的半導體裝置。
作為撓性基板的基板400,例如可以使用金屬、合金、樹脂、玻璃或其纖維等。撓性基板的基板400的線性膨脹係數越低,因環境而發 生的變形越得到抑制,所以是較佳的。作為撓性基板的基板400,例如使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作為樹脂,例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、丙烯酸等。尤其是芳族聚醯胺的線性膨脹係數較低,因此適用於撓性基板的基板400。
〈絕緣體〉
注意,藉由使用具有抑制氫等雜質及氧透過的功能的絕緣體圍繞電晶體,能夠使電晶體的電特性穩定。例如,作為絕緣體401a、絕緣體401b、絕緣體408a及絕緣體408b,可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。
作為具有抑制氫等雜質及氧透過的功能的絕緣體,例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。
此外,例如,作為絕緣體401a、絕緣體401b、絕緣體408a及絕緣體408b可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物或者氮氧化矽或氮化矽等。注意,絕緣體401a、絕緣體401b、絕緣體408a及絕緣體408b較佳為包含氧化鋁。
此外,例如,當使用含氧的電漿形成絕緣體408a時,可以對成為基底層的絕緣體412添加氧。被添加的氧在絕緣體412中成為過量氧,由於加熱處理等而該過量氧經過絕緣體412,藉由對氧化物406a、氧化物406b及氧化物406c添加氧,能夠填補氧化物406a、氧化物406b及氧化物406c中的氧缺陷。
藉由絕緣體401a、絕緣體401b、絕緣體408a及絕緣體408b具有 氧化鋁,可以抑制向氧化物406a、氧化物406b及氧化物406c混入氫等雜質。此外,例如,藉由絕緣體401a、絕緣體401b、絕緣體408a及絕緣體408b具有氧化鋁,可以減少添加到上述氧化物406a、氧化物406b及氧化物406c的過量氧的外方擴散。
作為絕緣體301、絕緣體302、絕緣體303、絕緣體402及絕緣體412,例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如,絕緣體301、絕緣體302、絕緣體303、絕緣體402及絕緣體412較佳為包含氧化矽或氧氮化矽。
尤其是,絕緣體302、絕緣體303、絕緣體402及絕緣體412較佳為包括相對介電常數高的絕緣體。例如,絕緣體302、絕緣體303、絕緣體402及絕緣體412較佳為包含氧化鎵、氧化鉿、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物或者含有矽及鉿的氧氮化物等。或者,絕緣體302、絕緣體303、絕緣體402及絕緣體412較佳為具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。因為氧化矽及氧氮化矽對熱穩定,所以藉由與相對介電常數高的絕緣體組合,可以實現熱穩定且相對介電常數高的疊層結構。例如,當在氧化物406c一側有氧化鋁、氧化鎵或氧化鉿時,能夠抑制氧化矽或氧氮化矽所含有的矽混入氧化物406b。此外,例如當在氧化物406c一側有氧化矽或氧氮化矽時,有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。
絕緣體410較佳為包括相對介電常數低的絕緣體。例如,絕緣體410較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。或者,絕緣體410較佳為具有氧化矽、氧氮化矽、氮氧 化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽對熱穩定,所以藉由與樹脂組合,可以實現熱穩定且相對介電常數低的疊層結構。作為樹脂,例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸等。
作為障壁膜417a1及障壁膜417a2,可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。障壁膜417a1及障壁膜417a2能夠防止絕緣體410中的過量氧擴散到導電體416a1及導電體416a2中。
例如,作為障壁膜417a1及障壁膜417a2可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物或者氮氧化矽或氮化矽等。注意,障壁膜417a1及障壁膜417a2較佳為包含氧化鋁。
〈導電體〉
作為導電體404、導電體310、導電體416a1及導電體416a2,可以使用如下材料,該材料包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦等金屬元素中的一種以上。另外,也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
此外,也可以使用包含上述金屬元素及氧的導電材料。此外,也可以使用包含上述金屬元素及氮的導電材料。例如,也可以使用氮化鈦、氮化鉭等包含氮的導電材料。另外,也可以使用銦錫氧化物(ITO:Indium Tin Oxide)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。另外,也可以使用包含氮的銦鎵鋅氧化物。
另外,也可以層疊多個由上述材料形成的導電層。例如,也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外,也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外,也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外,在將氧化物用於電晶體的通道形成區域的情況下,作為閘極電極較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下,較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側,從該導電材料脫離的氧容易被供應到通道形成區域。
〈電晶體的結構2〉
圖2A至圖2C示出具有與圖1A至圖1C所示的電晶體不同的結構的電晶體。圖2A是作為本發明的一個實施方式的電晶體的俯視圖。另外,圖2B是沿著圖2A中的點劃線A3-A4的剖面圖。也就是說,示出電晶體的通道形成區域中的通道寬度方向的剖面圖。圖2C是沿著圖2A中的點劃線A1-A2的剖面圖。也就是說,示出電晶體的通道長度方向的剖面圖。在圖2A的俯視圖中,為了明確起見,省略圖式中的一部分的組件而進行表示。
電晶體的結構2的與電晶體的結構1不同之處是:不包括氧化物406a及氧化物406c。在圖2B和圖2C中,電晶體配置在基板400上的絕緣體401a和絕緣體401b上。此外,電晶體包括:絕緣體401b上的導電體310及絕緣體301;導電體310及絕緣體301上的絕緣體302;絕緣體302上的絕緣體303;絕緣體303上的絕緣體402;絕緣體402上的氧化物406b;包括與氧化物406b的頂面及側面接觸的區域的導電體416a1及導電體416a2;包括與導電體416a1的側面、導電體416a2的側面及氧化物406b的頂面接觸的區域的絕緣體412:以及包括隔著 絕緣體412與氧化物406b彼此重疊的區域的導電體404。此外,絕緣體301具有開口,在該開口內配置有導電體310。
另外,障壁膜417a1、障壁膜417a2、絕緣體408a、絕緣體408b及絕緣體410設置在電晶體上。
此外,作為氧化物406b,可以使用金屬氧化物。
在電晶體中,導電體404被用作第一閘極電極。導電體404可以具有疊層結構,該疊層結構包括具有抑制氧透過的功能的導電體。例如,藉由作為下層形成具有抑制氧透過的功能的導電體,可以防止導電體404的氧化所導致的電阻值增加。絕緣體412被用作第一閘極絕緣體。
導電體416a1及導電體416a2被用作源極電極或汲極電極。導電體416a1及導電體416a2可以具有疊層結構,該疊層結構包括具有抑制氧透過的功能的導電體。例如,藉由作為上層形成具有抑制氧透過的功能的導電體,可以防止導電體416a1及導電體416a2的氧化所導致的電阻值增加。可以藉由2端子法等測量出導電體的電阻值。
另外,障壁膜417a1及障壁膜417a2具有抑制氫或水等雜質以及氧的透過的功能。導電體416a1上的障壁膜417a1防止氧擴散到導電體416a1中。導電體416a2上的障壁膜417a2防止氧擴散到導電體416a2中。
參照圖5A和圖5B說明氧化物406b的結構。圖5A示出放大圖2B中的由點劃線圍繞的部分100b的剖面圖。另外,圖5B示出放大圖2C中的由點劃線圍繞的部分100a的剖面圖。注意,圖5A是電晶體的通道寬度方向的剖面圖,圖5B是電晶體的通道長度方向的剖面圖。注意, 在圖5A和圖5B中省略一部分的組件。
如圖5A和圖5B所示,氧化物406b採用交替地層疊具有第一能帶間隙的氧化物406bn和具有第二能帶間隙的氧化物406bw的多層結構。第一能帶間隙小於第二能帶間隙,第一能帶間隙與第二能帶間隙之差異為0.1eV以上且2.5eV以下或0.3eV以上且1.3eV以下。此外,具有第一能帶間隙的氧化物406bn所具有的載子密度大於具有第二能帶間隙的氧化物406bw所具有的載子密度。
具體地,以接觸於絕緣體402的頂面的方式配置有氧化物406bw_1,以接觸於氧化物406bw_1的頂面的方式配置有氧化物406bn_1。同樣地,依次層疊有具有第二能帶間隙的氧化物406bw_2和具有第一能帶間隙的氧化物406bn_2,在氧化物406b的最上部配置有具有第二能帶間隙的氧化物406bw_n。也就是說,氧化物406b具有(2×n-1)層(n為自然數)的疊層結構。另外,也可以採用在氧化物406b的最上部配置有具有第一能帶間隙的氧化物406bn_n的結構。此時的氧化物406b具有(2×n)層的疊層結構。n為2以上,較佳為3以上且10以下。
具有第一能帶間隙的氧化物406bn的厚度為0.1nm以上且5.0nm以下,較佳為0.5nm以上且2.0nm以下。此外,具有第二能帶間隙的氧化物406bw的厚度為0.1nm以上且5.0nm以下,較佳為0.1nm以上且3.0nm以下。
此外,如圖5A所示,被用作第一閘極電極的導電體404以隔著被用作第一閘極絕緣體的絕緣體412覆蓋氧化物406b的整體的方式配置。
導電體416a1的端部與導電體416a2的端部之間的距離(亦即,電晶體的通道長度)為10nm以上且300nm以下,典型為20nm以上且 180nm以下。此外,被用作第一閘極電極的導電體404的寬度為10nm以上且300nm以下,典型為20nm以上且180nm以下。
作為具有第一能帶間隙的氧化物406bn,較佳為包含銦或鋅等。另外,也可以採用包含氮的結構。例如,可以使用銦氧化物、銦鋅氧化物、包含氮的銦鋅氧化物、銦鋅氮化物、包含氮的銦鎵鋅氧化物等。
作為具有第二能帶間隙的氧化物406bw,較佳為包含鎵鋅氧化物、銦鎵鋅氧化物或元素M(元素M為Al、Ga、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一種或多種)。例如,可以使用氧化鎵、氧化硼等。
電晶體能夠根據施加到被用作第一閘極電極的導電體404的電位而控制氧化物406b的電阻。也就是說,能夠根據施加到導電體404的電位而控制被用作源極電極或汲極電極的導電體416a1與導電體416a2之間的導通(電晶體處於導通狀態)或非導通(電晶體處於關閉狀態)。
另外,作為氧化物406b的最上層的氧化物406bw_n或氧化物406bn_n在氧化物406bw_n的頂面的一部分及側面的一部分或氧化物406bn_n的頂面的一部分及側面的一部分中與被用作源極電極或汲極電極的導電體416a1和導電體416a2接觸。氧化物406bw_n或氧化物406bn_n之外的各層在該各層的側面的一部分中與導電體416a1及導電體416a2接觸。因此,被用作源極電極或汲極電極的導電體416a1和導電體416a2電連接於氧化物406b的各層。
說明電晶體的導通狀態,該電晶體包括具有通道形成區域的氧化物406b,該氧化物406b採用交替地層疊具有第一能帶間隙的氧化物406bn和具有第二能帶間隙的氧化物406bw的結構。
圖15A和圖15B及圖16A和圖16B示出交替地層疊具有第一能帶間隙的氧化物406bn和具有第二能帶間隙的氧化物406bw的結構中的Ec端附近的能帶圖。圖15A和圖15B示出在氧化物406b的最上部配置有具有第二能帶間隙的氧化物406bw_n。圖16A和圖16B示出在氧化物406b的最上部配置有具有第一能帶間隙的氧化物406bn_n。
在實際的疊層結構中,由於有時在具有第一能帶間隙的氧化物406bn與具有第二能帶間隙的氧化物406bw的接合部中氧化物的凝集形態及組成不穩定或者有時具有第二能帶間隙的氧化物406bw的一部分包括在具有第一能帶間隙的氧化物406bn中,所以Ec端的能階不是不連續地變化而是如圖15B和圖16B所示那樣連續地變化。
在其通道形成區域具有上述疊層結構的電晶體中,因為具有第一能帶間隙的氧化物406bn和具有第二能帶間隙的氧化物406bw電相互作用,所以在使電晶體成為導通狀態的電位被施加到被用作第一閘極電極的導電體404時Ec端的能階低的具有第一能帶間隙的氧化物406bn成為主要傳導路徑而電子流過,此時電子也流過具有第二能帶間隙的氧化物406bw。這是因為具有第二能帶間隙的氧化物406bw的Ec端的能階與具有第一能帶間隙的氧化物406bn的Ec端的能階相比大幅度地下降。因此,可以得到電晶體的導通狀態下的高電流驅動力,亦即大通態電流及高場效移動率。
作為具有第一能帶間隙的氧化物406bn,例如較佳為使用以銦鋅氧化物為主要成分的移動率高的金屬氧化物。載子密度為6×1018cm-3以上且5×1020cm-3以下。另外,氧化物406bn也可以簡併。
作為具有第二能帶間隙的氧化物406bw,例如較佳為使用包含氧化鎵、鎵鋅氧化物等的氧化物。
當對被用作第一閘極電極的導電體404施加低於臨界電壓的電壓時,具有第二能帶間隙的氧化物406bw起電介質(具有絕緣性的氧化物)的作用,因此氧化物406bw中的傳導路徑被阻擋。另外,具有第一能帶間隙的氧化物406bn的頂面和底面接觸於具有第二能帶間隙的氧化物406bw。具有第二能帶間隙的氧化物406bw與具有第一能帶間隙的氧化物406bn在電性上發生相互作用,還阻擋具有第一能帶間隙的氧化物406bn中的傳導路徑。這是因為具有第二能帶間隙的氧化物406bw的Ec端的能階與具有第一能帶間隙的氧化物406bn的Ec端的能階相比大幅度地上升。於是,氧化物406b整體成為非導通狀態,而使電晶體成為關閉狀態。
如圖2C所示,氧化物406b的頂面及側面包括與導電體416a1及導電體416a2接觸的區域。另外,如圖5A所示,被用作第一閘極電極的導電體404以隔著被用作第一閘極絕緣體的絕緣體412覆蓋氧化物406b整體的方式配置。因此,可以由被用作第一閘極電極的導電體404的電場電圍繞氧化物406b整體。將由第一閘極電極的電場電圍繞通道形成區域的電晶體結構稱為“surrounded channel(s-channel)結構”。因為可以在氧化物406b的具有第一能帶間隙的氧化物406bn整體中形成通道,所以上述結構可以使大電流流過源極與汲極之間,由此可以增大導通時的電流(通態電流)。此外,由於氧化物406b的具有第二能帶間隙的氧化物406bw整體被導電體404的電場圍繞,所以上述結構能夠減少非導通時的電流(關態電流)。
關於其他的組件及功能,參照電晶體的結構1。
〈電晶體的結構3〉
圖6A至圖6C示出具有與圖1A至圖1C所示的電晶體不同的結構的電晶體。圖6A是電晶體的俯視圖。另外,圖6B是沿著圖6A中的點 劃線A3-A4的剖面圖。也就是說,示出電晶體的通道形成區域中的通道寬度方向的剖面圖。圖6C是沿著圖6A中的點劃線A1-A2的剖面圖。也就是說,示出電晶體的通道長度方向的剖面圖。在圖6A的俯視圖中,為了明確起見,省略圖式中的一部分的組件而進行表示。
電晶體的結構3的與電晶體的結構1及結構2不同之處至少是閘極電極的結構。在圖6B和圖6C中,電晶體配置在基板400上的絕緣體401a和絕緣體401b上。此外,電晶體包括:絕緣體401b上的導電體310及絕緣體301;導電體310及絕緣體301上的絕緣體302;絕緣體302上的絕緣體303;絕緣體303上的絕緣體402;絕緣體402上的氧化物406a;氧化物406a上的氧化物406b;包括與氧化物406b的頂面及側面接觸的區域的導電體416a1及導電體416a2;包括與導電體416a1的側面、導電體416a2的側面及氧化物406b的頂面接觸的區域的氧化物406c;氧化物406c上的絕緣體412;以及包括隔著絕緣體412與氧化物406c彼此重疊的區域的導電體404。絕緣體410具有開口,包括在該開口的側面隔著氧化物406c及絕緣體412與導電體404重疊的區域。此外,絕緣體301具有開口,在該開口內配置有導電體310。
另外,在導電體416a1上設置有障壁膜417a1,在導電體416a2上設置有障壁膜417a2。另外,在絕緣體410、導電體404、氧化物406c及絕緣體412上依次設置有絕緣體408a及絕緣體408b。
在電晶體中,導電體404被用作第一閘極電極。導電體404可以具有疊層結構,該疊層結構包括具有抑制氧透過的功能的導電體。例如,藉由作為下層形成具有抑制氧透過的功能的導電體,可以防止導電體404的氧化所導致的電阻值增加。絕緣體412被用作第一閘極絕緣體。
導電體416a1及導電體416a2被用作源極電極或汲極電極。導電 體416a1及導電體416a2可以具有疊層結構,該疊層結構包括具有抑制氧透過的功能的導電體。例如,藉由作為上層形成具有抑制氧透過的功能的導電體,可以防止導電體416a1及導電體416a2的氧化所導致的電阻值增加。可以藉由2端子法等測量出導電體的電阻值。
另外,障壁膜417a1及障壁膜417a2具有抑制氫或水等雜質以及氧的透過的功能。導電體416a1上的障壁膜417a1防止氧擴散到導電體416a1中。導電體416a2上的障壁膜417a2防止氧擴散到導電體416a2中。
在本電晶體中,以填充由絕緣體410等形成的開口的方式自對準(self-align)地形成被用作閘極電極的區域,因此可以將本電晶體稱為TGSA s-channel FET(Trench Gate Self Align(自對準溝槽式閘極)s-channel FET)。
在圖6C中,將其中被用作閘極電極的導電體404的底面隔著絕緣體412及氧化物406c與氧化物406b的頂面平行地相對的區域的長度定義為閘極線寬度。可以使該閘極線寬度比到達氧化物406b的絕緣體410的開口小。也就是說,可以使閘極線寬度小於最小特徵尺寸。明確而言,可以將閘極線寬度設定為10nm以上且300nm以下,典型地設定為20nm以上且180nm以下。
關於其他的組件及效果,參照電晶體的結構1。
〈電晶體的結構4〉
圖17A是作為本發明的一個實施方式的半導體裝置的電晶體100的俯視圖,圖17B相當於沿著圖17A所示的點劃線X1-X2的切斷面的剖面圖,圖17C相當於沿著圖17A所示的點劃線Y1-Y2的切斷面的剖面圖。注意,在圖17A中,為了方便起見,省略電晶體100的組件的 一部分(被用作閘極絕緣體的絕緣體等)而進行圖示。此外,有時將點劃線X1-X2方向稱為通道長度方向,將點劃線Y1-Y2方向稱為通道寬度方向。注意,有時在後面的電晶體的俯視圖中也與圖17A同樣地省略組件的一部分。
圖17A至圖17C所示的電晶體100是所謂頂閘極結構的電晶體。
電晶體100包括:基板102上的導電體106;導電體106上的絕緣體104;絕緣體104上的氧化物108;氧化物108上的絕緣體110;絕緣體110上的導電體112;以及絕緣體104、氧化物108及導電體112上的絕緣體116。
氧化物108在不與導電體112重疊且與絕緣體116接觸的區域中包括區域108n。區域108n是如上所說明的氧化物108被n型化的區域。此外,區域108n與絕緣體116接觸,絕緣體116包含氮或氫。因此,藉由向區域108n添加絕緣體116中的氮或氮,區域108n的載子密度變高而區域108n成為n型。
如圖17A至圖17C所示,電晶體100也可以包括藉由形成在絕緣體116、118中的開口141a電連接於區域108n的導電體120a以及藉由形成在絕緣體116、118中的開口141b電連接於區域108n的導電體120b。
導電體112被用作第一閘極電極(也稱為頂閘極電極),導電體106被用作第二閘極電極(也稱為底閘極電極)。另外,絕緣體110被用作第一閘極絕緣體,絕緣體104被用作第二閘極絕緣體。此外,導電體120a被用作源極電極,導電體120b被用作汲極電極。
導電體106藉由形成在絕緣體104及絕緣體110中的開口143電 連接於導電體112。因此,導電體106和導電體112被供應相同的電位。此外,也可以不形成開口143而對導電體106和導電體112供應不同的電位。
在通道寬度方向上,氧化物108整體夾著絕緣體110被導電體112覆蓋。在通道寬度方向上,氧化物108的一個側面夾著絕緣體110與導電體112相對。藉由採用上述結構,可以利用被用作第一閘極電極的導電體112及被用作第二閘極電極的導電體106的電場電圍繞電晶體100所包括的氧化物108。
因為電晶體100可以使用導電體106或導電體112對氧化物108有效地施加用來引起通道的電場,所以電晶體100的電流驅動能力得到提高,從而可以得到高的通態電流特性。此外,由於可以增大通態電流,所以可以使電晶體100微型化。
絕緣體110包括過量氧區域。藉由絕緣體110包括過量氧區域,在氧化物108中能夠供應過量氧。因此,由於能夠由過量氧填補會形成在氧化物108中的氧缺陷,所以可以提供可靠性高的半導體裝置。
另外,為了對氧化物108供應過量氧,也可以對形成在氧化物108下的絕緣體104供應過量氧。此時,包含在絕緣體104中的過量氧有可能也供應到區域108n。當過量氧供應到區域108n時,區域108n的電阻變高,所以不是較佳的。另一方面,藉由使形成在氧化物108上的絕緣體110包含過量氧,可以只對與導電體112重疊的區域選擇性地供應過量氧。
接著,說明電晶體100的組件。
關於基板102的詳細內容,可以參照實施方式1的基板400的記 載。
作為絕緣體104,可以使用實施方式1的絕緣體402所記載的材料。在本實施方式中,作為絕緣體104,使用氮化矽膜和氧氮化矽膜的疊層結構。如此,在絕緣體104具有疊層結構時,作為下側的層使用氮化矽膜,作為上側的層使用氧氮化矽膜,由此可以對氧化物108高效地供應氧。
絕緣體104的厚度可以為50nm以上,100nm以上且3000nm以下或200nm以上且1000nm以下。藉由增加絕緣體104的厚度,可以增加絕緣體104的氧釋放量,並可以減少絕緣體104與氧化物108之間的介面能階以及包含在氧化物108中的氧缺陷。
作為導電體112,可以使用與實施方式1的導電體404相同的材料。作為導電體106,可以使用與實施方式1的導電體310相同的材料。
導電體120a、導電體120b可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。
另外,作為導電體112、106、120a、120b,也可以使用包含銦和錫的氧化物(In-Sn氧化物)、包含銦和鎢的氧化物(In-W氧化物)、包含銦、鎢及鋅的氧化物(In-W-Zn氧化物)、包含銦和鈦的氧化物(In-Ti氧化物)、包含銦、鈦及錫的氧化物(In-Ti-Sn氧化物)、包含銦和鋅的氧化物(In-Zn氧化物)、包含銦、錫及矽的氧化物(In-Sn-Si氧化物)、包含銦、鎵及鋅的氧化物(In-Ga-Zn氧化物)等氧化物導電體或金屬氧化物。
在此,說明氧化物導電體。在本說明書等中,也可以將氧化物導電體稱為OC(Oxide Conductor)。例如,在金屬氧化物中形成氧缺陷,對該氧缺陷添加氫而在導帶附近形成施體能階。其結果,金屬氧化物的導電性增高,而成為導電體。可以將成為導電體的金屬氧化物稱為氧化物導電體。一般而言,由於金屬氧化物的能隙大,因此對可見光具有透光性。另一方面,氧化物導電體是在導帶附近具有施體能階的金屬氧化物。因此,在氧化物導電體中,起因於施體能階的吸收的影響小,而對可見光具有與金屬氧化物大致相同的透光性。
尤其是,藉由作為導電體112使用上述氧化物導電體,可以對絕緣體110添加過量氧,所以是較佳的。
作為絕緣體110,可以使用與實施方式1所示的絕緣體412相同的材料。此外,絕緣體110也可以具有兩層的疊層結構或三層以上的疊層結構。
絕緣體110的缺陷較佳為少,典型的是藉由電子自旋共振法(ESR:Electron Spin Resonance)觀察的信號較佳為少。例如,作為上述信號可舉出在g值為2.001時觀察的E’中心。此外,E’中心起因於矽的懸空鍵。作為絕緣體110使用起因於E’中心的自旋密度為3×1017spins/cm3以下、較佳為5×1016spins/cm3以下的氧化矽膜或氧氮化矽膜即可。
作為氧化物108,可以使用實施方式1所示的氧化物406b。圖17A至圖17C示出氧化物108從下方依次層疊有氧化物108a、108b及108c的3層的例子。此外,也可以作為氧化物108a及氧化物108c使用實施方式1所示的具有第一能帶間隙的氧化物並作為氧化物108b使用實施方式1所示的具有第二能帶間隙的氧化物。或者,也可以作為氧化物108a及氧化物108c使用實施方式1所示的具有第二能帶間隙的氧 化物並作為氧化物108b使用實施方式1所示的具有第一能帶間隙的氧化物。
絕緣體116包含氮或氫。作為絕緣體116,例如可以舉出氮化物絕緣體。該氮化物絕緣體可以使用氮化矽、氮氧化矽、氧氮化矽等形成。絕緣體116中的氫濃度較佳為1×1022atoms/cm3以上。絕緣體116與氧化物108中的區域108n接觸。因此,與絕緣體116接觸的區域108n中的雜質(氮或氫)濃度變高,而可以增高區域108n的載子密度。
作為絕緣體118,可以使用氧化物絕緣體。另外,也可以使用氧化物絕緣體及氮化物絕緣體的疊層膜。絕緣體118例如可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn氧化物等。
絕緣體118較佳為具有阻擋來自外部的氫、水等的障壁膜的功能。
絕緣體118的厚度可以為30nm以上且500nm以下或者100nm以上且400nm以下。
〈電晶體的結構5〉
圖18A是電晶體500的俯視圖,圖18B相當於沿著圖18A所示的點劃線X1-X2的切斷面的剖面圖,圖18C相當於沿著圖18A所示的點劃線Y1-Y2的切斷面的剖面圖。
圖18A至圖18C所示的電晶體500包括:基板502上的導電體504;基板502及導電體504上的絕緣體506:絕緣體506上的絕緣體507;絕緣體507上的氧化物508;氧化物508上的導電體512a;氧化物508上的導電體512b;氧化物508及導電體512a、512b上的絕緣體514;絕緣體514上的絕緣體516;絕緣體516上的絕緣體518;以及絕緣體518上的導電體520a、520b。
在電晶體500中,絕緣體506、507被用作電晶體500的第一閘極絕緣體,絕緣體514、516、518被用作電晶體500的第二閘極絕緩體。另外,在電晶體500中,導電體504被用作第一閘極電極,導電體520a被用作第二閘極電極,導電體520b被用作用於顯示裝置的像素電極。另外,導電體512a被用作源極電極,導電體512b被用作汲極電極。
如圖18C所示,導電體520a在形成於絕緣體506、507、514、516、518中的開口542b,542c中連接於導電體504。因此,對導電體520a和導電體504供應相同的電位。
此外,導電體520b藉由形成在絕緣體514、516、518中的開口542a與導電體512b連接。
作為氧化物508,可以使用實施方式1所示的氧化物406b。圖18A至圖18C示出氧化物508從下方依次層疊有氧化物508a、508b及508c的3層的例子。此外,也可以作為氧化物508a及氧化物508c使用實施方式1所示的具有第一能帶間隙的氧化物並作為氧化物508b使用實施方式1所示的具有第二能帶間隙的氧化物。或者,也可以作為氧化物508a及氧化物508c使用實施方式1所示的具有第二能帶間隙的氧化物並作為氧化物508b使用實施方式1所示的具有第一能帶間隙的氧化物。
氧化物508在導電體512a及導電體512b接觸的區域中包括區域508n。區域508n是氧化物508被n型化的區域。藉由使氧化物508包括區域508n,可以減少與導電體512a、512b之間的接觸電阻。區域508n在導電體512a、512b從氧化物508抽出氧時形成。氧更容易在高溫加熱時被抽出。電晶體的製程包括幾個加熱製程,因此在區域508n中形成氧缺陷。另外,藉由加熱氫進入該氧缺陷位點,導致區域508n 中包含的載子濃度增加。其結果是,區域508n的電阻降低。
在通道寬度方向上,氧化物508整體夾著絕緣體516、514被導電體520a覆蓋。在通道寬度方向上,氧化物508的一個側面夾著絕緣體516、514與導電體520a相對。藉由採用上述結構,可以利用導電體504及導電體520a的電場電圍繞電晶體500所包括的氧化物508。
因為電晶體500可以使用導電體504或導電體520a對氧化物508有效地施加用來引起通道的電場,所以電晶體500的電流驅動能力得到提高,從而可以得到高的通態電流特性。此外,由於可以增大通態電流,所以可以使電晶體500微型化。
本實施方式所示的結構和方法等可以與其他實施方式所示的結構和方法等適當地組合而實施。
實施方式2
〈電晶體的製造方法〉
下面,參照圖1A至圖1C及圖7A至圖10C說明根據本發明的圖1A至圖1C所示的電晶體的製造方法。圖1A、圖7A、圖8A、圖9A及圖10A是俯視圖,圖1B、圖7B、圖8B、圖9B及圖10B是沿著圖1A、圖7A、圖8A、圖9A及圖10A所示的點劃線A3-A4的剖面圖。圖1C、圖7C、圖8C、圖9C及圖10C是沿著圖1A、圖7A、圖8A、圖9A及圖10A所示的點劃線A1-A2的剖面圖。
首先,準備基板400。
接著,形成絕緣體401a。絕緣體401a可以藉由濺射法、化學氣相沉積(CVD:Chemical Vapor Deposition)法、分子束磊晶(MBE: Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD:Pulsed Laser Deposition)法或原子層沉積(ALD:Atomic Layer Deposition)法等形成。
注意,CVD法可以分為利用電漿的電漿增強CVD(PECVD:Plasma Enhanced CVD)法、利用熱的熱CVD(TCVD:Thermal CVD)法及利用光的光CVD(Photo CVD)法等。再者,CVD法可以根據使用的源氣體分為金屬CVD(MCVD:Metal CVD)法及有機金屬CVD(MOCVD:Metal Organic CVD)法。
藉由利用電漿CVD法,可以以較低的溫度得到高品質的膜。另外,因為在熱CVD法中不使用電漿,所以能夠減少對被處理物造成的電漿損傷。例如,包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge buildup)。此時,有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面,在採用不使用電漿的熱CVD法的情況下,因為不發生這種電漿損傷,所以能夠提高半導體裝置的良率。另外,在熱CVD法中,不發生沉積時的電漿損傷,因此能夠得到缺陷較少的膜。
另外,ALD法也是能夠減少對被處理物造成的電漿損傷的沉積方法。此外,ALD法也不發生沉積時的電漿損傷,所以能夠得到缺陷較少的膜。
不同於從靶材等被釋放的粒子沉積的沉積方法,CVD法及ALD法是因被處理物表面的反應而形成膜的形成方法。因此,藉由CVD法及ALD法形成的膜不易受被處理物的形狀的影響,而具有良好的步階覆蓋性。尤其是,藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性,所以ALD法適合用於覆蓋縱橫比高的開口的表面的情況。但是,ALD 法的沉積速度比較慢,所以有時較佳為與沉積速度快的CVD法等其他沉積方法組合而使用。
CVD法及ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如,當使用CVD法及ALD法時,可以藉由調整源氣體的流量比形成任意組成的膜。此外,例如,當使用CVD法及ALD法時,可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時,因為可以省略傳送及調整壓力所需的時間,所以與使用多個沉積室進行沉積的情況相比可以使其成膜時所需的時間縮短。因此,有時可以提高半導體裝置的生產率。
接著,在絕緣體401a上形成絕緣體401b。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體401b。接著,在絕緣體401b上形成絕緣體301。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體301。
接著,在絕緣體301中形成到達絕緣體401b的槽。槽例如在其範疇內包括孔或開口等。在形成槽時,可以使用濕蝕刻,但是對微型加工來說乾蝕刻是較佳的。作為絕緣體401b,較佳為選擇在對絕緣體301進行蝕刻形成槽時被用作蝕刻障壁膜的絕緣體。例如,當作為被形成槽的絕緣體301使用氧化矽膜時,作為絕緣體401b較佳為使用氮化矽膜、氧化鋁膜、氧化鉿膜。
在本實施方式中,作為絕緣體401a,利用ALD法形成氧化鋁膜,作為絕緣體401b,利用濺射法形成氧化鋁膜。
在形成槽之後,形成將成為導電體310的導電體。將成為導電體310的導電體較佳為包含具有抑制氧透過的功能的導電體。例如,可以使用氮化鉭、氮化鎢、氮化鈦等。或者,可以使用該導電體與鉭、鎢、 鈦、鉬、鋁、銅或鉬鎢合金的疊層膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成將成為導電體310的導電體。
在本實施方式中,作為將成為導電體310的導電體,利用濺射法形成氮化鉭膜,在該氮化鉭膜上利用CVD法形成氮化鈦膜,在該氮化鈦膜上利用CVD法形成鎢膜。
接著,藉由進行化學機械拋光(Chemical Mechanical Polishing:CMP)去除絕緣體301上的將成為導電體310的導電體。其結果是,只在槽殘留將成為導電體310的導電體,所以可以形成其頂面平坦的導電體310。
接著,在絕緣體301及導電體310上形成絕緣體302。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體302。
接著,在絕緣體302上形成絕緣體303。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體303。
接著,在絕緣體303上形成絕緣體402。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體402。
接著,較佳為進行第一加熱處理。第一加熱處理以250℃以上且650℃以下的溫度,較佳為以450℃以上且600℃以下的溫度,更佳為以520℃以上且570℃以下的溫度進行即可。第一加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者,也可以以如下方法進行第一加熱處理:在惰性氣體氛圍下進行加熱處理之後,為了填補脫離了的氧而在包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行另一個加熱處理。藉由進行第一加熱處理,可以去除 絕緣體402所包含的氫或水等雜質。或者,在第一加熱處理中,也可以在減壓狀態下進行包含氧的電漿處理。包含氧的電漿處理例如較佳為採用包括用來產生使用微波的高密度電漿的電源的裝置。或者,也可以包括對基板一側施加RF(Radio Frequency:射頻)的電源。藉由使用高密度電漿可以生成高密度氧自由基,且藉由對基板一側施加RF可以將由高密度電漿而生成的氧自由基高效地導入絕緣體402中。或者,也可以在使用這種裝置進行包含惰性氣體的電漿處理之後,為填補脫離的氧而進行包含氧的電漿處理。注意,有時也可以不進行第一加熱處理。
接著,在絕緣體402上形成氧化物406a1。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成氧化物406a1。
接著,也可以進行對氧化物406a1添加氧的處理。作為添加氧的處理,例如可以舉出離子植入法、電漿處理法等。此外,對氧化物406a1添加的氧成為過量氧。
接著,在氧化物406a1上形成氧化物406b1(參照圖7A至圖7C)。氧化物406b1的成膜較佳為使用濺射法。在本實施方式中,具有第一能帶間隙的氧化物406b1n的厚度及具有第二能帶間隙的氧化物406b1w的厚度各為1nm,形成10層的具有第一能帶間隙的氧化物406b1n。因此,氧化物406b1成為19層的疊層膜,其厚度總和成為19nm。
下面,參照圖11說明能夠用於氧化物406b1的成膜的濺射裝置的成膜室。
如圖11所示,本實施方式所示的濺射裝置包括濺射靶材11a、濺射靶材12以及設置有缺口部67(也可以稱為狹縫部)的閘板66。另 外,可以以與濺射靶材11a及濺射靶材12相對的方式配置基板400。濺射靶材11a配置在底板50a上。同樣地,濺射靶材12配置在底板50c上。
在此,濺射靶材11a包含導電材料,用來形成具有第一能帶間隙的氧化物406b1n。濺射靶材12包含絕緣材料(也可以稱為介電材料),用來形成具有第二能帶間隙的氧化物406b1w。作為導電材料,較佳為包含銦及/或鋅等。另外,作為導電材料,較佳為包含銦及/或鋅的氧化物、氮化物及/或氧氮化物。作為絕緣材料,較佳為包含上述元素M(元素M為Ga、Al、Si、B、Y、Ti、Fe、Ni、Ge、Zr、Mo、La、Ce、Nd、Hf、Ta、W、Mg、V、Be和Cu中的一種或多種)。此外,作為絕緣材料,較佳為包含元素M的氧化物、氮化物及/或氧氮化物。
例如,可以採用濺射靶材11a包含銦氧化物且濺射靶材12包含元素M的氧化物的結構。
閘板66位於濺射靶材11a及濺射靶材12與基板400(換言之,配置有基板400的基板支架)之間。
閘板66較佳為具有能夠以垂直於閘板66的頂面或底面的軸(以下,有時稱為垂直於閘板66的軸)為旋轉軸而進行旋轉的結構。藉由使閘板66旋轉,可以選擇隔著缺口部67與基板400(基板支架)相對的濺射靶材。
在因成膜時的閘板66的旋轉而缺口部67與濺射靶材11a重疊的期間,從濺射靶材11a彈出的濺射粒子主要沉積在基板400上。與此同樣,在缺口部67與濺射靶材12重疊的期間,從濺射靶材12彈出的濺射粒子主要沉積在基板400上。
藉由進行上述成膜,可以交替地層疊濺射靶材11a所包含的以導電材料為主要成分的氧化物406b1n和濺射靶材12所包含的以絕緣材料為主要成分的氧化物406b1w。由此,可以形成氧化物406b1,該氧化物406b1採用交替地層疊具有第一能帶間隙的氧化物406b1n和具有第二能帶間隙的氧化物406b1w的多層結構。
注意,因為在成膜時從所有靶材彈出濺射粒子,所以有時從不與缺口部67重疊的靶材彈出的濺射粒子沉積在基板400上。也就是說,有時氧化物406b1w包含導電材料,或者有時氧化物406b1n包含絕緣材料。
基板400的溫度可以為室溫(25℃)以上且150℃以下,較佳為室溫以上且130℃以下。藉由使基板400的溫度成為100℃以上且130℃以下,可以去除氧化物中的水。如此,藉由去除作為雜質的水,可以在提高場效移動率的同時提高可靠性。
此外,藉由使基板400的成膜溫度成為室溫以上且150℃以下,能夠減少氧化物中的淺缺陷能階(也稱為sDOS)。
作為沉積氣體,可以引入氬氣體、氧氣體和氮氣體中的一種或多種。另外,也可以使用氦、氙、氪等惰性氣體代替氬氣體。
在使用氧氣體形成氧化物的情況下,氧流量比越小,氧化物的載子移動率越高。氧流量比可以在0%以上且30%以下的範圍內適當地設定以獲得根據氧化物的用途的適合的特性。此時,例如作為沉積氣體可以使用氬氣體和氧氣體的混合氣體。再者,藉由使沉積氣體包含氧氣體,可以減少所形成的氧化物的氧缺陷量。如此,藉由減少氧缺陷量,可以提高氧化物的可靠性。
氮流量比可以在10%以上且100%以下的範圍內適當地設定以獲得根據氧化物的用途的較佳的特性。此時,例如作為沉積氣體可以使用氮氣體和氬氣體的混合氣體。另外,作為沉積氣體,既可以使用氮氣體和氧氣體的混合氣體,又可以使用氧氣體和氬氣體的混合氣體。
另外,需要進行濺射氣體的高度純化。例如,作為被用作濺射氣體的氧氣體、氮氣體及氬氣體,使用露點為-40℃以下,較佳為-80℃以下,更佳為-100℃以下,進一步較佳為-120℃以下的高純度氣體,由此可以儘可能地防止水分等混入氧化物。
另外,在藉由濺射法形成氧化物膜的情況下,較佳為使用低溫泵等吸附式真空抽氣泵對濺射裝置的腔室進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)。或者,較佳為組合渦輪分子泵與冷阱不使氣體從排氣系統倒流到腔室內。
另外,作為濺射裝置的電源,可以使用DC電源、AC電源或RF電源。
接著,也可以進行第二加熱處理。作為第二加熱處理,可以利用第一加熱處理條件。藉由進行第二加熱處理,可以提高氧化物406b1的結晶性,並可以去除氫或水等雜質。較佳的是,在氮氛圍下以400℃的溫度進行1小時的處理,接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。
接著,藉由光微影法在氧化物406b1上形成光阻遮罩而對氧化物406b1及氧化物406a1進行蝕刻。作為氧化物406b1及氧化物406a1的蝕刻,可以利用乾蝕刻法。氧化物406b1採用交替地層疊具有第一能帶間隙的氧化物和具有第二能帶間隙的氧化物的結構。較佳為使用根據其結構容易適當地切換具有第一能帶間隙的氧化物的蝕刻條件和 具有第二能帶間隙的氧化物的蝕刻條件的乾蝕刻裝置。此外,有時使具有第一能帶間隙的氧化物的蝕刻條件和具有第二能帶間隙的氧化物的蝕刻條件相同。在對氧化物406b1進行蝕刻之後接下來對氧化物406a1進行蝕刻,由此形成氧化物406b及氧化物406a(參照圖8A至圖8C)。
注意,在光微影法中,首先藉由光罩對光阻劑進行曝光。接著,使用顯影液去除或留下所曝光的區域而形成光阻遮罩。接著,藉由該光阻遮罩進行蝕刻處理來將導電體、半導體或絕緣體等加工為所希望的形狀。例如,使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet:極紫外)光等對光阻劑進行曝光來形成光阻遮罩,即可。此外,也可以利用在基板和投影透鏡之間填滿液體(例如,水)的狀態下進行曝光的液浸技術。另外,也可以使用電子束或離子束代替上述光。當使用電子束或離子束時,不需要光罩。另外,可以進行灰化處理等乾蝕刻處理或濕蝕刻處理,可以在進行乾蝕刻處理之後進行濕蝕刻處理,也可以在進行濕蝕刻處理之後進行乾蝕刻處理,來去除光阻遮罩。
作為乾蝕刻裝置,可以使用包括平行平板型電極的電容耦合型電漿(CCP:Capacitively Coupled Plasma)蝕刻裝置。包括平行平板型電極的電容耦合型電漿蝕刻裝置也可以對平行平板型電極中的一個施加高頻電源;也可以對平行平板型電極中的一個施加不同的多個高頻電源;也可以對平行平板型電極的各個施加相同的高頻電源;或者也可以對平行平板型電極的各個施加頻率不同的高頻電源。此外,可以使用包括高密度電漿源的乾蝕刻裝置。作為包括高密度電漿源的乾蝕刻裝置,例如可以使用感應耦合型電漿(ICP:Inductively Coupled Plasma)蝕刻裝置等。
接著,在氧化物406b1上形成成為導電體416a1及導電體416a2 的導電體。成為導電體416a1及導電體416a2的導電體可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成。作為成為導電體416a1及導電體416a2的導電體,也可以形成具有導電性的氧化物諸如銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物或者包含氮的銦鎵鋅氧化物,並且在該氧化物上形成包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦等金屬元素中的一種以上的材料或者以包含磷等雜質元素的多晶矽為代表的導電率高的半導體、鎳矽化物等矽化物。
該氧化物有時具有吸收氧化物406a及氧化物406b中的氫的功能以及俘獲從外方擴散的氫的功能,因此電晶體的電特性及可靠性得到提高。此外,有時在使用鈦代替該氧化物時也可以具有同樣的功能。
接著,在成為導電體416a1及導電體416a2的導電體上形成成為障壁膜417a1及障壁膜417a2的障壁膜。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為障壁膜417a1及障壁膜417a2的障壁膜。在本實施方式中,作為成為障壁膜417a1及障壁膜417a2的障壁膜,形成氧化鋁膜。
接著,藉由光微影法形成導電體416a1、導電體416a2、障壁膜417a1及障壁膜417a2(參照圖9A至圖9C)。
接著,也可以使用用純水稀釋氫氟酸的水溶液(稀氟酸液)進行洗滌處理。稀氟酸液是指以大約70ppm的濃度將氫氟酸混合於純水的溶液。接著,進行第三加熱處理。作為加熱處理的條件,可以利用上述第一加熱處理條件。較佳的是,在氮氛圍下以400℃的溫度進行1小時的處理,接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。
由於上述製程中進行的乾蝕刻而有時起因於蝕刻氣體的雜質附著於或擴散於氧化物406a及氧化物406b等的表面或內部。作為雜質,例如有氟或氯等。
藉由進行上述處理,可以減少雜質濃度。再者,可以減少氧化物406a膜中及氧化物406b膜中的水分濃度及氫濃度。
接著,形成成為氧化物406c的氧化物。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為氧化物406c的氧化物。尤其較佳為利用濺射法進行成膜。此外,作為濺射條件,較佳為在氧分壓高的條件下,更佳為在使用氧100%的條件下,使用氧和氬的混合氣體以室溫或100℃以上且200℃以下的溫度進行成膜。
藉由利用上述條件形成成為氧化物406c的氧化物,能夠向氧化物406a、氧化物406b及絕緣體402注入過量氧,所以是較佳的。
接著,在成為氧化物406c的氧化物上形成成為絕緣體412的絕緣體。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為絕緣體412的絕緣體。
在此,可以進行第四加熱處理。作為第四加熱處理,可以利用第一加熱處理條件。較佳的是,在氮氛圍下以400℃的溫度進行1小時的處理,接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。藉由該加熱處理,能夠減少成為絕緣體412的絕緣體中的水分濃度及氫濃度。
接著,形成成為導電體404的導電體。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成成為導電體404的導電體。
成為導電體404的導電體也可以為多層膜。例如,藉由利用與上述成為氧化物406c的氧化物同樣的條件形成氧化物,可以對成為絕緣體412的絕緣體添加氧。添加到成為絕緣體412的絕緣體的氧成為過量氧。
接著,藉由利用濺射法在該氧化物上形成導電體,可以減少該氧化物的電阻值。
藉由光微影法對成為導電體404的導電體進行加工,由此形成導電體404。接著,藉由光微影法對成為氧化物406c的氧化物及成為絕緣體412的絕緣體進行加工,由此形成氧化物406c及絕緣體412(參照圖10A至圖10C)。注意,雖然在本實施方式中示出在形成導電體404之後形成氧化物406c及絕緣體412的一個例子,但是也可以在形成氧化物406c及絕緣體412之後形成導電體404。
接著,形成絕緣體408a,在絕緣體408a上形成絕緣體408b。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體408a及絕緣體408b。藉由作為絕緣體408b利用ALD法形成氧化鋁膜,可以在絕緣體408a的頂面及側面形成針孔少且膜厚度均勻的絕緣體408b,由此可以防止導電體404的氧化。
接著,在絕緣體408b上形成絕緣體410。可以利用濺射法、CVD法、MBE法、PLD法或ALD法等形成絕緣體410。或者,可以使用旋塗法、浸漬法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)、刮刀(doctor knife)法、輥塗(roll coater)法或簾式塗布(curtain coater)法等形成。
作為絕緣體410的成膜,較佳為利用CVD法。更佳的是,利用電 漿CVD法進行成膜。在利用電漿CVD法的成膜中,也可以反復進行形成絕緣體的步驟1和在包含氧的氛圍下進行電漿處理的步驟2。藉由反復進行步驟1和步驟2,可以形成包含過量氧的絕緣體410。
可以以其頂面具有平坦性的方式形成絕緣體410。例如,在沉積剛結束後,絕緣體410的頂面可以具有平坦性。或者,例如,在沉積後,可以從頂面去除絕緣體等以使絕緣體410的頂面平行於基板背面等基準面,而絕緣體410具有平坦性。將這種處理稱為平坦化處理。作為平坦化處理,有CMP處理、乾蝕刻處理等。注意,絕緣體410的頂面也可以不具有平坦性。
接著,也可以進行第五加熱處理。作為第五加熱處理,可以利用第一加熱處理條件。較佳的是,在氮氛圍下以400℃的溫度進行1小時的處理,接下來連續地在氧氛圍下以400℃的溫度進行1小時的處理。藉由該加熱處理,能夠減少絕緣體410中的水分濃度及氫濃度。藉由上述製程,可以製造圖1A至圖1C所示的電晶體(參照圖1A至圖1C)。
本實施方式所示的結構和方法等可以與其他實施方式所示的結構和方法等適當地組合而實施。
實施方式3
在本實施方式中,參照圖19和圖20說明半導體裝置的一個實施方式。
[記憶體裝置]
圖19和圖20示出使用本發明的一個實施方式的半導體裝置的記憶體裝置的一個例子。
圖19和圖20所示的記憶體裝置包括電晶體900、電晶體800、電晶體700及電容器600。
在此,電晶體700與在上述實施方式中的圖1A至圖1C等所記載的電晶體同樣。在此,圖19和圖20所示的絕緣體712對應於絕緣體401a,絕緣體714對應於絕緣體401b,絕緣體716對應於絕緣體301,絕緣體720對應於絕緣體302,絕緣體722對應於絕緣體303,絕緣體724對應於絕緣體402,絕緣體772對應於絕緣體408a,絕緣體774對應於絕緣體408b,絕緣體780對應於絕緣體410。
電晶體700是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體700的關態電流小,所以藉由將該電晶體用於記憶體裝置,可以長期保持存儲內容。換言之,因為不需要更新工作或更新工作的頻率極低,所以可以充分降低記憶體裝置的功耗。
再者,藉由對電晶體700的背閘極施加負電位,可以進一步減少電晶體700的關態電流。在此情況下,藉由採用能夠維持電晶體700的背閘極電壓的結構,即使在沒有供應電源時也可以長期間保持存儲資料。
電晶體900形成在與電晶體700相同的層上,由此可以同時製造電晶體900和電晶體700。在電晶體900中,絕緣體716具有開口,在開口內配置有導電體310a、導電體310b、導電體310c,電晶體900還包括:導電體310a、導電體310b、導電體310c及絕緣體716上的絕緣體720、絕緣體722及絕緣體724;絕緣體724上的氧化物406d;氧化物406d上的絕緣體412a;以及絕緣體412a上的導電體404a。在此,導電體310a、導電體310b及導電體310c形成在與導電體310相同的層中,氧化物406d形成在與氧化物406c相同的層中,絕緣體412a形成在與絕緣體412相同的層中,導電體404a形成在與導電體404相 同的層中。
導電體310a及導電體310c藉由形成在絕緣體720、722、724中的開口與氧化物406d接觸。因此,導電體310a或導電體310c可以被用作源極電極和汲極電極中的一個。此外,導電體404a和導電體310b中的一個可以被用作閘極電極,另一個可以被用作背閘極電極。
與氧化物406c等同樣,在包括電晶體900的通道形成區域的氧化物406d中,減少了氧缺陷和氫或水等雜質。因此,可以使電晶體900的臨界電壓大於0V,減少關態電流,使Icut非常小。在此,Icut是指背閘極電壓及頂閘極電壓為0V時的汲極電流。
由電晶體900控制電晶體700的背閘極電壓。例如,採用使電晶體900的頂閘極及背閘極與源極進行二極體連接並使電晶體900的源極與電晶體700的背閘極連接的結構。當在該結構中保持電晶體700的背閘極的負電位時,電晶體900的頂閘極與源極之間的電壓以及背閘極與源極之間的電壓成為0V。因為電晶體900的Icut非常小,所以藉由採用該結構,即使在沒有向電晶體700及電晶體900供應電源時也可以長時間保持電晶體700的背閘極的負電位。由此,包括電晶體700及電晶體900的記憶體裝置可以長期間保持存儲內容。
在圖19和圖20中,佈線3001與電晶體800的源極電連接,佈線3002與電晶體800的汲極電連接。另外,佈線3003與電晶體700的源極和汲極中的一個電連接,佈線3004與電晶體700的頂閘極電連接,佈線3006與電晶體700的背閘極電連接。此外,電晶體800的閘極及電晶體700的源極和汲極中的另一個與電容器600的一個電極電連接,佈線3005與電容器600的另一個電極電連接。佈線3007與電晶體900的源極電連接,佈線3008與電晶體900的頂閘極電連接,佈線3009與電晶體900的背閘極電連接,佈線3010與電晶體900的汲極電連接。 在此,佈線3006、佈線3007、佈線3008及佈線3009電連接。
〈記憶體裝置的構成1〉
圖19和圖20所示的記憶體裝置藉由具有能夠保持電晶體800的閘極的電位的特徵,可以如下所示那樣進行資料的寫入、保持以及讀出。
對資料的寫入及保持進行說明。首先,將佈線3004的電位設定為使電晶體700處於導通狀態的電位,使電晶體700處於導通狀態。由此,佈線3003的電位被供應到與電晶體800的閘極及電容器600的一個電極電連接的節點FG。換言之,對電晶體800的閘極施加規定的電荷(寫入)。這裡,供應賦予兩種不同電位位準的電荷(以下,稱為低位準電荷、高位準電荷)中的任一個。然後,藉由將佈線3004的電位設定為使電晶體700處於非導通狀態的電位而使電晶體700處於非導通狀態,使節點FG保持電荷(保持)。
在電晶體700的關態電流小的情況下,節點FG的電荷被長時間地保持。
接著,對資料的讀出進行說明。當在對佈線3001供應規定的電位(恆電位)的狀態下對佈線3005供應適當的電位(讀出電位)時,佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為如下緣故:在電晶體800為n通道電晶體的情況下,對電晶體800的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體800的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此,外觀上的臨界電壓是指為了使電晶體800處於“導通狀態”所需要的佈線3005的電位。由此,藉由將佈線3005的電位設定為Vth_H與Vth_L之間的電位V0,可以辨別施加到節點FG的電荷。例如,在寫入時節點FG被供應高位準電荷的情況下,如果佈線3005的電位為V0(>Vth_H),電晶體800則處於 “導通狀態”。另一方面,當節點FG被供應低位準電荷時,即使佈線3005的電位為V0(<Vth_L),電晶體800還保持“非導通狀態”。因此,藉由辨別佈線3002的電位,可以讀出節點FG所保持的資料。
此外,藉由將圖19及圖20所示的記憶體裝置配置為矩陣狀,可以構成記憶單元陣列。
當將記憶單元設置為陣列狀時,在讀出時必須讀出所希望的記憶單元的資料。例如,記憶單元陣列具有NOR型結構的情況下,藉由使不讀出資料的記憶單元的電晶體800成為非導通狀態,能夠僅讀出所希望的記憶單元中的資料。在此情況下,可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體800處於“非導通狀態”的電位,亦即低於Vth_H的電位。或者,例如,記憶單元陣列具有NAND型結構的情況下,藉由使不讀出資料的記憶單元的電晶體800成為導通狀態,能夠僅讀出所希望的記憶單元中的資料。在此情況下,可以對與不讀出資料的記憶單元連接的佈線3005供應不管施加到節點FG的電荷如何都使電晶體800處於“導通狀態”的電位,亦即高於Vth_L的電位。
〈記憶體裝置的構成2〉
圖19和圖20所示的記憶體裝置也可以具有不包括電晶體800的結構。在不包括電晶體800的情況下也可以藉由與上述記憶體裝置相同的工作進行資料的寫入及保持工作。
例如,說明不包括電晶體800的情況下的資料讀出。在電晶體700成為導通狀態時,處於浮動狀態的佈線3003和電容器600導通,且在佈線3003和電容器600之間再次分配電荷。其結果是,佈線3003的電位產生變化。佈線3003的電位的變化量根據電容器600的一個電極的電位(或積累在電容器600中的電荷)而具有不同的值。
例如,在電容器600的一個電極的電位為V,電容器600的電容為C,佈線3003所具有的電容成分為CB,在再次分配電荷之前的佈線3003的電位為VBO時,在再次分配電荷之後的佈線3003的電位為(CB×VBO+C×V)/(CB+C)。因此,在假定作為記憶單元的狀態,電容器600的一個電極的電位成為兩種狀態,亦即V1和V0(V1>V0)時,可以知道保持電位V1時的佈線3003的電位(=(CB×VBO+C×V1)/(CB+C))高於保持電位V0時的佈線3003的電位(=(CB×VBO+C×V0)/(CB+C))。
而且,藉由對佈線3003的電位和規定的電位進行比較可以讀出資料。
在採用本結構的情況下,例如可以採用一種結構,其中對用來驅動記憶單元的驅動電路使用應用矽的電晶體,且將作為電晶體700應用氧化物半導體的電晶體層疊在驅動電路上。
上述記憶體裝置可以應用使用氧化物半導體的關態電流小的電晶體來長期間地保持存儲內容。也就是說,不需要更新工作或可以使更新工作的頻率極低,從而可以實現低耗電的記憶體裝置。此外,在沒有電力的供應時(注意,較佳為固定電位)也可以長期間地保持存儲內容。
此外,因為該記憶體裝置在寫入資料時不需要高電壓,所以其中不容易產生元件的劣化。由於例如不如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子,因此不會發生如絕緣體的劣化等的間題。換言之,根據本發明的一個實施方式的記憶體裝置與習知的非揮發性記憶體不同,對重寫的次數沒有限制而其可靠性得到極大提高的記憶體裝置。再者,根據電晶體的導通狀態或非導通狀態而進行資料寫入,而可以進行高速工作。
如上面的實施方式所述,在電晶體700中,將多層結構的氧化物用作活性層,由此可以得到大通態電流。因此,可以進一步提高資料的寫入速度而進行高速工作。
〈記憶體裝置的結構1〉
圖19示出本發明的一個實施方式的記憶體裝置的一個例子。記憶體裝置包括電晶體900、電晶體800、電晶體700、電容器600。電晶體700設置在電晶體800的上方,電容器600設置在電晶體800及電晶體700的上方。
電晶體800設置在基板811上,並包括:導電體816、絕緣體814、由基板811的一部分構成的半導體區域812;以及被用作源極區域或汲極區域的低電阻區域818a及低電阻區域818b。
電晶體800可以為p通道型電晶體或n通道型電晶體。
半導體區域812的形成有通道的區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域818a及低電阻區域818b等較佳為包含矽類半導體等半導體,更佳為包含單晶矽。另外,也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力,改變晶面間距而控制有效質量的矽。此外,電晶體800也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor:高電子移動率電晶體)。
在低電阻區域818a及低電阻區域818b中,除了應用於半導體區域812的半導體材料之外,還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體816,可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。
另外,藉由根據導電體的材料設定功函數,可以調整臨界電壓。明確而言,作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和埋入性,作為導電體較佳為使用鎢或鋁等金屬材料的疊層,尤其在耐熱性方面上較佳為使用鎢。
注意,圖19和圖20所示的電晶體800的結構只是一個例子,不侷限於上述結構,根據電路結構或驅動方法使用適當的電晶體即可。
以覆蓋電晶體800的方式依次層疊有絕緣體820、絕緣體822、絕緣體824及絕緣體826。
作為絕緣體820、絕緣體822、絕緣體824及絕緣體826,例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。
絕緣體822也可以被用作使因設置在其下方的電晶體800等而產生的步階平坦化的平坦化膜。例如,為了提高絕緣體822的頂面的平坦性,其頂面也可以藉由利用CMP法等的平坦化處理被平坦化。
另外,作為絕緣體824,較佳為使用能夠防止氫或雜質從基板811或電晶體800等擴散到設置有電晶體700及電晶體900的區域中的具有阻擋性的膜。在此,阻擋性是指抑制以氫及水為代表的雜質的擴散的功能。例如,在350℃或400℃的氛圍下,具有阻擋性的膜中的每一時間的氫擴散距離可以為50nm以下。較佳的是,在350℃或400℃的氛圍下,具有阻擋性的膜中的每一時間的氫擴散距離較佳為30nm以下, 更佳為20nm以下。
作為對氫具有阻擋性的膜的一個例子,例如可以使用藉由CVD法形成的氮化矽。在此,有時氫擴散到電晶體700等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此,較佳為在電晶體700及電晶體900與電晶體800之間設置抑制氫的擴散的膜。明確而言,抑制氫的擴散的膜是指氫的脫離量少的膜。
氫的脫離量例如可以利用TDS等測定。例如,在TDS分析中的50℃至500℃的範圍內,當將換算為氫原子的脫離量換算為絕緣體824的每個面積的量時,絕緣體824中的氫的脫離量為2×1015molecules/cm2以下,較佳為1×1015molecules/cm2以下,更佳為5×1014molecules/cm2以下,即可。
注意,絕緣體826的介電常數較佳為比絕緣體824低。例如,絕緣體826的相對介電常數較佳為低於4,更佳為低於3。例如,絕緣體824的相對介電常數較佳為絕緣體826的相對介電常數的0.7倍以下,更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜,可以減少產生在佈線之間的寄生電容。
另外,在絕緣體820、絕緣體822、絕緣體824及絕緣體826中嵌入與電容器600或電晶體700電連接的導電體828及導電體830等。另外,導電體828及導電體830被用作插頭或佈線。注意,如後面說明,有時使用同一元件符號表示被用作插頭或佈線的多個導電體。此外,在本說明書等中,佈線、與佈線電連接的插頭也可以是一個組件。就是說,導電體的一部分有時被用作佈線,並且導電體的一部分有時被用作插頭。
作為各插頭及佈線(導電體828及導電體830等)的材料,可以 使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。明確而言,較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料,尤其較佳為使用鎢。或者,較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。
此外,也可以在絕緣體826及導電體830上形成佈線層。例如,在圖19中,依次層疊有絕緣體850、絕緣體852及絕緣體854。另外,在絕緣體850、絕緣體852及絕緣體854中形成有導電體856。導電體856被用作插頭或佈線。此外,導電體856可以使用與導電體828及導電體830同樣的材料形成。
另外,與絕緣體824同樣,絕緣體850例如較佳為使用對氫具有阻擋性的絕緣體。此外,導電體856較佳為包含對氫具有阻擋性的導電體。尤其是,在對氫具有阻擋性的絕緣體850所具有的開口中形成對氫具有阻擋性的導電體。藉由採用該結構,可以使障壁層將電晶體800與電晶體700及電晶體900分離,從而可以抑制氫從電晶體800擴散到電晶體700及電晶體900中。
注意,作為對氫具有阻擋性的導電體,例如較佳為使用氮化鉭等。另外,藉由層疊氮化鉭和導電性高的鎢,可以在保持作為佈線的導電性的狀態下抑制氫從電晶體800擴散。此時,對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體850接觸。
在絕緣體854上,依次層疊有絕緣體858、絕緣體710、絕緣體712、絕緣體714及絕緣體716。作為絕緣體858、絕緣體710、絕緣體712、絕緣體714及絕緣體716中的任何一個,較佳為使用對氧或氫具有阻擋性的物質。
作為絕緣體858、絕緣體712及絕緣體714,例如較佳為使用能夠 防止氫或雜質從設置有基板811或電晶體800的區域等擴散到設置有電晶體700及電晶體900的區域中的具有阻擋性的膜。因此,上述膜可以使用與絕緣體824同樣的材料。
此外,作為對氫具有阻擋性的膜的一個例子,可以使用藉由CVD法形成的氮化矽。在此,有時氫擴散到電晶體700等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此,較佳為在電晶體700及電晶體900與電晶體800之間設置抑制氫的擴散的膜。明確而言,抑制氫的擴散的膜是指氫的脫離量少的膜。
例如,作為對氫具有阻擋性的膜,絕緣體712及絕緣體714較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是,氧化鋁的不使膜透過氧及導致電晶體的電特性變動的氫、水分等雜質的阻擋效果高。因此,在電晶體的製程中及製程之後,氧化鋁可以防止氫、水分等雜質混入電晶體700及電晶體900中。另外,氧化鋁可以抑制氧從構成電晶體700的氧化物釋放。因此,氧化鋁適合用作電晶體700及電晶體900的保護膜。
例如,作為絕緣體710及絕緣體716,可以使用與絕緣體820同樣的材料。另外,藉由作為該絕緣體使用介電常數較低的材料,可以降低產生在佈線之間的寄生電容。例如,作為絕緣體716,可以使用氧化矽膜和氧氮化矽膜等。
另外,在絕緣體858、絕緣體710、絕緣體712、絕緣體714及絕緣體716中嵌入導電體718及構成電晶體700及電晶體900的導電體。此外,導電體718被用作與電容器600或電晶體800電連接的插頭或佈線。導電體718可以使用與導電體828及導電體830同樣的材料形成。
尤其是,與絕緣體858、絕緣體712及絕緣體714接觸的區域的導電體718較佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構,可以利用對氧、氫及水具有阻擋性的層完全將電晶體800與電晶體700分離,從而可以抑制氫從電晶體800擴散到電晶體700及電晶體900中。
在絕緣體716的上方設置有電晶體700及電晶體900。在電晶體700及電晶體900的上方設置有絕緣體782及絕緣體784。作為絕緣體782及絕緣體784,可以使用與絕緣體824同樣的材料。由此,絕緣體782及絕緣體784被用作電晶體700及電晶體900的保護膜。再者,如圖19所示,較佳為採用在絕緣體716、720、722、724、772、774、780中形成開口而絕緣體714與絕緣體782接觸的結構。藉由採用上述結構,能夠由絕緣體714和絕緣體782密封電晶體700、電晶體900,由此可以防止氫或水等雜質的混入。
在絕緣體784上設置有絕緣體610。絕緣體610可以使用與絕緣體820相同的材料。此外,藉由將介電常數較低的材料用於該絕緣體,可以降低產生在佈線之間的寄生電容。例如,作為絕緣體610,可以使用氧化矽膜和氧氮化矽膜等。
另外,在絕緣體720、絕緣體722、絕緣體724、絕緣體772、絕緣體774及絕緣體610中嵌入有導電體785等。
導電體785被用作與電容器600、電晶體700或電晶體800電連接的插頭或佈線。導電體785可以使用與導電體828及導電體830同樣的材料形成。
例如,當導電體785具有疊層結構時,較佳為包含不容易氧化(耐 氧化性高)的導電體。尤其較佳的是,在與具有過量氧區域的絕緣體724接觸的區域中包含耐氧化性高的導電體。藉由採用該結構,可以抑制過量氧從絕緣體724被吸收到導電體785中。另外,導電體785較佳為包含對氫具有阻擋性的導電體。尤其是,藉由在與具有過量氧區域的絕緣體724接觸的區域中包含對氫等雜質具有阻擋性的導電體,可以抑制導電體785中的雜質及導電體785的一部分擴散或成為來自外部的雜質的擴散路徑。
此外,在絕緣體610及導電體785上設置導電體787及電容器600等。另外,電容器600包括導電體612、絕緣體630、絕緣體632、絕緣體634及導電體616。導電體612及導電體616被用作電容器600的電極,絕緣體630、絕緣體632及絕緣體634被用作電容器600的電介質。
導電體787被用作與電容器600、電晶體700或電晶體800電連接的插頭或佈線。另外,導電體612被用作電容器600的一個電極。此外,可以同時形成導電體787及導電體612。
導電體787及導電體612可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。或者,作為導電體787及導電體612,也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
絕緣體630、絕緣體632及絕緣體634例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等,並採用疊層或單層。
例如,當作為絕緣體632使用氧化鋁等介電常數高(high-k)的材料時,可以增大電容器600的每單位面積的電容。另外,作為絕緣體630及絕緣體634,較佳為使用氧氮化矽等介電強度大的材料。藉由將高介電質夾在介電強度大的絕緣體之間,可以抑制電容器600的靜電破壞並增大其電容。
另外,導電體616以藉由絕緣體630、絕緣體632及絕緣體634覆蓋導電體612的側面及頂面的方式設置。藉由採用該結構,導電體612的側面隔著絕緣體包裹在導電體616中。藉由採用該結構,在導電體612的側面還形成電容,因此可以增加電容器的每投影面積的電容。因此,可以實現記憶體裝置的小面積化、高集成化以及微型化。
作為導電體616可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料,尤其較佳為使用鎢。當與導電體等其他結構同時形成導電體616時,使用低電阻金屬材料的Cu(銅)或Al(鋁)等即可。
在導電體616及絕緣體634上設置有絕緣體650。絕緣體650可以使用與絕緣體820同樣的材料形成。另外,絕緣體650也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
以上是結構例子的說明。藉由採用本結構,在使用具有氧化物半導體的電晶體的記憶體裝置中,可以抑制電特性的變動並提高可靠性。另外,可以提供一種包含通態電流大的氧化物半導體的電晶體。此外,可以提供一種包含關態電流小的氧化物半導體的電晶體。另外,可以提供一種功耗得到減少的記憶體裝置。
〈變形例子1〉
圖20示出記憶體裝置的變形例子的一個例子。圖20與圖19的不 同之處是電晶體800的結構。
在圖20所示的電晶體800中,形成有通道的半導體區域812(基板811的一部分)具有凸形狀。另外,以隔著絕緣體814覆蓋半導體區域812的側面及頂面的方式設置導電體816。另外,導電體816可以使用調整功函數的材料。因為利用半導體基板的凸部,所以這種電晶體800也被稱為FIN型電晶體。另外,也可以以與凸部的上表面接觸的方式具有用作用來形成凸部的遮罩的絕緣體。此外,雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況,但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
藉由組合具有該結構的電晶體800和電晶體700,可以實現小面積化、高集成化以及微型化。
藉由採用本結構,在使用具有氧化物半導體的電晶體的記憶體裝置中,可以抑制電特性的變動並提高可靠性。另外,可以提供一種包含通態電流大的氧化物半導體的電晶體。此外,可以提供一種包含關態電流小的氧化物半導體的電晶體。另外,可以提供一種功耗得到減少的記憶體裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
100a‧‧‧部分
301‧‧‧絕緣體
302‧‧‧絕緣體
303‧‧‧絕緣體
310‧‧‧導電體
400‧‧‧基板
401a‧‧‧絕緣體
401b‧‧‧絕緣體
402‧‧‧絕緣體
404‧‧‧導電體
406a‧‧‧氧化物
406b‧‧‧氧化物
406c‧‧‧氧化物
408a‧‧‧絕緣體
408b‧‧‧絕緣體
410‧‧‧絕緣體
412‧‧‧絕緣體
416a1‧‧‧導電體
416a2‧‧‧導電體
417a1‧‧‧障壁膜
417a2‧‧‧障壁膜

Claims (23)

  1. 一種電晶體,包括:閘極電極;第一導電體;第二導電體;閘極絕緣體;以及金屬氧化物,其中,該閘極絕緣體位於該閘極電極與該金屬氧化物之間,該閘極電極包括隔著該閘極絕緣體與該金屬氧化物重疊的區域,該第一導電體及該第二導電體各包括與該金屬氧化物的頂面及側面接觸的區域,該金屬氧化物採用在厚度方向上各具有第一能帶間隙的氧化物層和具有第二能帶間隙並與具有該第一能帶間隙的該氧化物層相鄰的氧化物層交替地層疊的疊層結構,該第一能帶間隙小於該第二能帶間隙,該金屬氧化物包括尺寸為0.5nm以上且3nm以下的第一區域及尺寸為0.5nm以上且3nm以下的第二區域,並且,該第一區域配置為使被用作載子的電子或電洞流過,且該第二區域配置為不使被用作載子的電子或電洞流過。
  2. 根據申請專利範圍第1項之電晶體,其中具有該第二能帶間隙的該氧化物層與具有該第一能帶間隙的該氧化物層之間的導帶底之差異為0.3eV以上且1.3eV以下。
  3. 根據申請專利範圍第1項之電晶體,其中各具有該第一能帶間隙的該氧化物層包含銦和鋅中的一者或兩者,並且具有該第二能帶間隙的該氧化物層包含銦和鋅中的一者或兩者及元素M,該元素M為鋁、鎵、矽、硼、釔、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂中的一種或多種。
  4. 根據申請專利範圍第1項之電晶體, 其中各具有該第一能帶間隙的該氧化物層包含銦和鋅中的一者或兩者及元素M,該元素M為鋁、鎵、矽、硼、釔、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂中的一種或多種,具有該第二能帶間隙的該氧化物層包含銦和鋅中的一者或兩者及該元素M,並且具有該第二能帶間隙的該氧化物層包含比各具有該第一能帶間隙的該氧化物層多的該元素M。
  5. 根據申請專利範圍第1項之電晶體,其中具有該第一能帶間隙的該氧化物層的厚度為0.5nm以上且10nm以下。
  6. 根據申請專利範圍第1項之電晶體,其中具有該第一能帶間隙的該氧化物層的厚度為0.5nm以上且2.0nm以下。
  7. 根據申請專利範圍第1項之電晶體,其中具有該第二能帶間隙的該氧化物層的厚度為0.1nm以上且10nm以下。
  8. 根據申請專利範圍第1項之電晶體,其中具有該第二能帶間隙的該氧化物層的厚度為0.1nm以上且3.0nm以下。
  9. 根據申請專利範圍第1項之電晶體,其中該第一導電體的端部與該第二導電體的端部之間的距離為10nm以上且300nm以下。
  10. 根據申請專利範圍第1項之電晶體,其中該閘極電極的寬度為10nm以上且300nm以下。
  11. 根據申請專利範圍第1項之電晶體,其中具有該第一能帶間隙的該氧化物層的載子密度為6×1018cm-3以上且5×1020cm-3以下。
  12. 根據申請專利範圍第1項之電晶體,其中具有該第一能帶間隙的該氧化物層簡併化。
  13. 根據申請專利範圍第1項之電晶體,其中具有該第一能帶間隙的該氧化物層包含銦和鋅中的一者或兩者。
  14. 根據申請專利範圍第1項之電晶體,其中具有該第一能帶間隙的該氧化物層包含銦和鋅中的一者或兩者及元素M,該元素M為鋁、鎵、矽、硼、釔、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂中的一種或多種。
  15. 根據申請專利範圍第1項之電晶體,其中具有該第二能帶間隙的該氧化物層包含銦、鋅及元素M,該元素M為鋁、鎵、矽、硼、釔、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂中的一種或多種。
  16. 根據申請專利範圍第1項之電晶體,其中具有該第一能帶間隙的該氧化物層包含比具有該第二能帶間隙的該氧化物層多的氫。
  17. 根據申請專利範圍第16項之電晶體,其中具有該第一能帶間隙的該氧化物層中的氫濃度大於1×1019cm-3
  18. 根據申請專利範圍第1項之電晶體,其中在該金屬氧化物中,各具有該第一能帶間隙的該氧化物層的數量為3層以上且10層以下。
  19. 一種電晶體,包括:閘極電極;第一導電體;第二導電體;閘極絕緣體;第一金屬氧化物;第二金屬氧化物;以及第三金屬氧化物,其中,該閘極絕緣體位於該閘極電極與該第一金屬氧化物之間,該閘極電極包括隔著該閘極絕緣體及該第一金屬氧化物與該第二金屬氧化物重疊的區域,該第一導電體及該第二導電體各包括與該第二金屬氧化物的頂面及側面接觸的區域,該第二金屬氧化物包括與該第三金屬氧化物的頂面接觸的區域,該第二金屬氧化物採用在厚度方向上各具有第一能帶間隙的氧化物層和具有第二能帶間隙並與具有該第一能帶間隙的該氧化物層相鄰的氧化物層交替地層疊的疊層結構,該第一能帶間隙小於該第二能帶間隙,該第二金屬氧化物的該氧化物層的側面都包括與該第一導電體或 該第二導電體接觸的區域,並且,該第二金屬氧化物、該第一導電體及該第二導電體整體被該第一金屬氧化物覆蓋。
  20. 根據申請專利範圍第1項或第19項之電晶體,其中該第二能帶間隙與該第一能帶間隙之差異為0.3eV以上且1.3eV以下。
  21. 根據申請專利範圍第19項之電晶體,其中該第二金屬氧化物包括通道形成區域,並且該第一金屬氧化物延伸在該通道形成區域的通道寬度方向上,以覆蓋該第二金屬氧化物。
  22. 根據申請專利範圍第19項之電晶體,其中在該第二金屬氧化物中,各具有該第一能帶間隙的該氧化物層的數量為3層以上且10層以下。
  23. 根據申請專利範圍第19項之電晶體,其中該第一金屬氧化物和該第三金屬氧化物的能帶間隙各大於該第二金屬氧化物的能帶間隙。
TW105142759A 2016-06-27 2016-12-22 電晶體以及半導體裝置 TWI726026B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016127100 2016-06-27
JP2016-127100 2016-06-27
JP2016140980 2016-07-18
JP2016-140980 2016-07-18

Publications (2)

Publication Number Publication Date
TW201813094A TW201813094A (zh) 2018-04-01
TWI726026B true TWI726026B (zh) 2021-05-01

Family

ID=60677896

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142759A TWI726026B (zh) 2016-06-27 2016-12-22 電晶體以及半導體裝置

Country Status (4)

Country Link
US (1) US20170373192A1 (zh)
JP (2) JP6739403B2 (zh)
TW (1) TWI726026B (zh)
WO (1) WO2018002763A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737664B (zh) 2016-07-11 2021-09-01 日商半導體能源硏究所股份有限公司 金屬氧化物及半導體裝置
CN111615743A (zh) * 2018-01-25 2020-09-01 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
JP7228564B2 (ja) * 2018-03-12 2023-02-24 株式会社半導体エネルギー研究所 金属酸化物
TWI681537B (zh) * 2019-05-30 2020-01-01 旺宏電子股份有限公司 半導體結構與連線結構的製作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014025002A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
TW201417293A (zh) * 2012-09-24 2014-05-01 Semiconductor Energy Lab 半導體裝置
US20140231798A1 (en) * 2011-08-12 2014-08-21 Fujifilm Corporation Thin film transistor and method of producing the same, display device, image sensor, x-ray sensor, and x-ray digital imaging device
US20150107988A1 (en) * 2013-10-22 2015-04-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
JP2015216282A (ja) * 2013-05-20 2015-12-03 株式会社半導体エネルギー研究所 半導体装置
TW201613107A (en) * 2010-11-30 2016-04-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR102141064B1 (ko) 2010-04-02 2020-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
KR20230065379A (ko) 2013-12-27 2023-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6585354B2 (ja) 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
JP2016058708A (ja) * 2014-09-11 2016-04-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
US9768317B2 (en) * 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
US10096715B2 (en) * 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201613107A (en) * 2010-11-30 2016-04-01 Semiconductor Energy Lab Semiconductor device and method for manufacturing semiconductor device
US20140231798A1 (en) * 2011-08-12 2014-08-21 Fujifilm Corporation Thin film transistor and method of producing the same, display device, image sensor, x-ray sensor, and x-ray digital imaging device
WO2014025002A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
TW201417293A (zh) * 2012-09-24 2014-05-01 Semiconductor Energy Lab 半導體裝置
JP2015216282A (ja) * 2013-05-20 2015-12-03 株式会社半導体エネルギー研究所 半導体装置
US20150107988A1 (en) * 2013-10-22 2015-04-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film

Also Published As

Publication number Publication date
WO2018002763A1 (en) 2018-01-04
TW201813094A (zh) 2018-04-01
JP6739403B2 (ja) 2020-08-12
JP2018019073A (ja) 2018-02-01
US20170373192A1 (en) 2017-12-28
JP7025488B2 (ja) 2022-02-24
JP2020174213A (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
JP6798942B2 (ja) トランジスタおよび半導体装置
JP7052110B2 (ja) 表示装置
TWI739969B (zh) 半導體裝置以及半導體裝置的製造方法
TWI737665B (zh) 半導體裝置以及半導體裝置的製造方法
TWI804463B (zh) 半導體裝置及半導體裝置的製造方法
JP7025488B2 (ja) トランジスタ
TWI741096B (zh) 半導體裝置以及半導體裝置的製造方法
JP6999325B2 (ja) 半導体装置
TWI721176B (zh) 半導體裝置
KR20220080017A (ko) 반도체 장치
TW201828470A (zh) 半導體裝置
US20200066914A1 (en) Semiconductor device and manufacturing method thereof
US10615187B2 (en) Transistor, semiconductor device, and electronic device
KR20200023347A (ko) 반도체 장치
TW201834198A (zh) 半導體裝置及製造方法
JP6873840B2 (ja) トランジスタ
TW201826531A (zh) 半導體裝置
WO2018002757A1 (ja) トランジスタ
WO2018002764A1 (ja) スパッタリング装置を用いた金属酸化物の作製方法
JPWO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
WO2017216682A1 (ja) スパッタリング装置およびトランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees