JPH05326953A - アクティブマトリックス型画像表示パネルの製造方法 - Google Patents
アクティブマトリックス型画像表示パネルの製造方法Info
- Publication number
- JPH05326953A JPH05326953A JP9665191A JP9665191A JPH05326953A JP H05326953 A JPH05326953 A JP H05326953A JP 9665191 A JP9665191 A JP 9665191A JP 9665191 A JP9665191 A JP 9665191A JP H05326953 A JPH05326953 A JP H05326953A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- display panel
- amorphous silicon
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 画質と応答速度が共に優れたアクティブマト
リックス型画像表示パネルを安定してしかも容易に製造
できる方法を提供すること。 【構成】 画素密度に対応してマトリックス状に配置さ
れたスイッチング素子とこのスイッチング素子を駆動す
るドライブ回路とを同一のガラス基板３上に備えたアク
ティブマトリックス型画像表示パネルで、ポリシリコン
層を成膜後エッチング処理してドライブ回路における活
性層４２を形成する一方、アモルファスシリコン層を成
膜後エッチング処理してスイッチング素子における活性
層５２を形成したことを特徴とするもので、スイッチン
グ素子用トランジスタのオフ電流の低減とドライブ回路
におけるトランジスタの高移動度とを同時に達成するこ
とが可能となる。
リックス型画像表示パネルを安定してしかも容易に製造
できる方法を提供すること。 【構成】 画素密度に対応してマトリックス状に配置さ
れたスイッチング素子とこのスイッチング素子を駆動す
るドライブ回路とを同一のガラス基板３上に備えたアク
ティブマトリックス型画像表示パネルで、ポリシリコン
層を成膜後エッチング処理してドライブ回路における活
性層４２を形成する一方、アモルファスシリコン層を成
膜後エッチング処理してスイッチング素子における活性
層５２を形成したことを特徴とするもので、スイッチン
グ素子用トランジスタのオフ電流の低減とドライブ回路
におけるトランジスタの高移動度とを同時に達成するこ
とが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、ＴＶ、ＶＴＲ、コンピ
ュータ等の画像情報出力デバイスとして利用可能なアク
ティブマトリックス型の液晶ディスプレイやプラズマデ
ィスプレイ等画像表示パネルの製造方法に係り、特に、
画質並びに応答速度が共に良好なアクティブマトリック
ス型画像表示パネルを安定してしかも容易に製造できる
改良法に関する。
ュータ等の画像情報出力デバイスとして利用可能なアク
ティブマトリックス型の液晶ディスプレイやプラズマデ
ィスプレイ等画像表示パネルの製造方法に係り、特に、
画質並びに応答速度が共に良好なアクティブマトリック
ス型画像表示パネルを安定してしかも容易に製造できる
改良法に関する。
【０００２】
【従来の技術】この種のアクティブマトリックス型画像
表示パネルとして液晶ディスプレイを例に挙げて説明す
ると、この液晶ディスプレイは、図１２〜図１３に示す
ようにスイッチング素子用薄膜トランジスタアレイａと
このアレイａによって駆動される透明な表示電極ｂが画
素密度に対応してマトリックス状に配置されたガラス基
板ｃと、このガラス基板ｃ上に積層された液晶層ｄと、
この液晶層ｄ上に積層されたカラーフィルタｅと、この
カラーフィルタｅ上に積層された第二ガラス基板ｆと、
この第二ガラス基板ｆの表面並びに上記ガラス基板ｃの
背面にそれぞれ積層された偏光板ｇとでその主要部が構
成され、上記薄膜トランジスタアレイａのドレイン電極
ｈからは各ライン毎に引出し電極としてドレインバスＤ
が引出され、他方、ゲート電極ｊからは各ライン毎に引
出し電極としてゲートバスＧが引出されており、薄膜ト
ランジスタアレイａ群の周囲に配置されドライブ回路を
構成するデータドライバｋとスキャンドライバｍによっ
てそれぞれドレインバスＤ、ゲートバスＧを介し以下に
示す各画素のアクティブ駆動が行われるものである。
表示パネルとして液晶ディスプレイを例に挙げて説明す
ると、この液晶ディスプレイは、図１２〜図１３に示す
ようにスイッチング素子用薄膜トランジスタアレイａと
このアレイａによって駆動される透明な表示電極ｂが画
素密度に対応してマトリックス状に配置されたガラス基
板ｃと、このガラス基板ｃ上に積層された液晶層ｄと、
この液晶層ｄ上に積層されたカラーフィルタｅと、この
カラーフィルタｅ上に積層された第二ガラス基板ｆと、
この第二ガラス基板ｆの表面並びに上記ガラス基板ｃの
背面にそれぞれ積層された偏光板ｇとでその主要部が構
成され、上記薄膜トランジスタアレイａのドレイン電極
ｈからは各ライン毎に引出し電極としてドレインバスＤ
が引出され、他方、ゲート電極ｊからは各ライン毎に引
出し電極としてゲートバスＧが引出されており、薄膜ト
ランジスタアレイａ群の周囲に配置されドライブ回路を
構成するデータドライバｋとスキャンドライバｍによっ
てそれぞれドレインバスＤ、ゲートバスＧを介し以下に
示す各画素のアクティブ駆動が行われるものである。
【０００３】すなわち、図１４の回路図に示すように線
順次方式でゲートバスＧ1 、Ｇ2 、……、Ｇn を順々に
走査して一時ゲートバスＧ上の全てのＦＥＴを一斉に導
通（ＯＮ）状態にする一方、上記ドレインバスＤ1 、Ｄ
2 、……、Ｄn を介しこの導通状態にあるＦＥＴに接続
された全のキャパシタｐに信号電荷を供給して蓄電させ
る。この蓄電された信号電荷により液晶ｑが励起されて
各画素は透明状態となる。
順次方式でゲートバスＧ1 、Ｇ2 、……、Ｇn を順々に
走査して一時ゲートバスＧ上の全てのＦＥＴを一斉に導
通（ＯＮ）状態にする一方、上記ドレインバスＤ1 、Ｄ
2 、……、Ｄn を介しこの導通状態にあるＦＥＴに接続
された全のキャパシタｐに信号電荷を供給して蓄電させ
る。この蓄電された信号電荷により液晶ｑが励起されて
各画素は透明状態となる。
【０００４】次に、線順次方式で上記ゲートバスＧ1 、
Ｇ2 、……、Ｇn を順々に走査してその一部のゲートバ
スＧを選択的に導通（ＯＮ）状態にし、かつ、上記ドレ
インバスＤ1 、Ｄ2 、……、Ｄn を介し０Ｖの信号を一
様に入力することにより導通状態にあるＦＥＴに接続さ
れたキャパシタｐから信号電荷が放出されてその部位の
画素が不透明となる一方、オフ（ＯＦＦ）状態にあるＦ
ＥＴに接続されたキャパシタｐからは信号電荷が放出さ
れないためこの信号電荷で透明状態にある画素との対比
で所望の画像が表現されるものであった。
Ｇ2 、……、Ｇn を順々に走査してその一部のゲートバ
スＧを選択的に導通（ＯＮ）状態にし、かつ、上記ドレ
インバスＤ1 、Ｄ2 、……、Ｄn を介し０Ｖの信号を一
様に入力することにより導通状態にあるＦＥＴに接続さ
れたキャパシタｐから信号電荷が放出されてその部位の
画素が不透明となる一方、オフ（ＯＦＦ）状態にあるＦ
ＥＴに接続されたキャパシタｐからは信号電荷が放出さ
れないためこの信号電荷で透明状態にある画素との対比
で所望の画像が表現されるものであった。
【０００５】ところで、この種のアクティブマトリック
ス型画像表示パネルにおいては、従来、アモルファスシ
リコンを活性層とした薄膜半導体でスイッチング素子を
構成する一方、データドライバｋやスキャンドライバｍ
等のドライブ回路については別体のＩＣ（集積回路）を
外付で適用した構造のものが主流を占めている。
ス型画像表示パネルにおいては、従来、アモルファスシ
リコンを活性層とした薄膜半導体でスイッチング素子を
構成する一方、データドライバｋやスキャンドライバｍ
等のドライブ回路については別体のＩＣ（集積回路）を
外付で適用した構造のものが主流を占めている。
【０００６】しかし、この構造のものを製造する場合、
上記スイッチング素子とＩＣとを別々の工程で製造する
必要があり、しかもスイッチング素子群とＩＣで構成さ
れたドライブ回路とをボンディングする工程が必要にな
るためその製造が繁雑でかつ接続不良に伴う欠陥品も多
量に生ずる欠点があった。
上記スイッチング素子とＩＣとを別々の工程で製造する
必要があり、しかもスイッチング素子群とＩＣで構成さ
れたドライブ回路とをボンディングする工程が必要にな
るためその製造が繁雑でかつ接続不良に伴う欠陥品も多
量に生ずる欠点があった。
【０００７】このため、近年、図１５に示すようにポリ
シリコンを活性層とした薄膜半導体でスイッチング素子
とドライブ回路の半導体素子とを各々構成した構造のも
のが盛んに利用されるようになってきている。
シリコンを活性層とした薄膜半導体でスイッチング素子
とドライブ回路の半導体素子とを各々構成した構造のも
のが盛んに利用されるようになってきている。
【０００８】尚、図１５中、Ｇはゲート電極、Ｄはドレ
イン電極、Ｓはソース電極、ｔはポリシリコンより成る
活性層、ｒは絶縁層を示している。
イン電極、Ｓはソース電極、ｔはポリシリコンより成る
活性層、ｒは絶縁層を示している。
【０００９】このような構造を採ることで上記スイッチ
ング素子とドライブ回路の半導体素子とを同一の絶縁性
基板上へしかも同一工程で形成できるためその製造効率
を飛躍的に向上できる利点がある反面、ポリシリコンを
活性層とした薄膜半導体素子によりスイッチング素子と
ドライブ回路の半導体素子とが共に構成されることにな
るため、これ等スイッチング素子とドライブ回路におけ
る半導体素子とのトランジスタ特性に差異を持たせるこ
とが困難になり、得られたアクティブマトリックス型画
像表示パネルの特性が低下してしまう欠点があった。
ング素子とドライブ回路の半導体素子とを同一の絶縁性
基板上へしかも同一工程で形成できるためその製造効率
を飛躍的に向上できる利点がある反面、ポリシリコンを
活性層とした薄膜半導体素子によりスイッチング素子と
ドライブ回路の半導体素子とが共に構成されることにな
るため、これ等スイッチング素子とドライブ回路におけ
る半導体素子とのトランジスタ特性に差異を持たせるこ
とが困難になり、得られたアクティブマトリックス型画
像表示パネルの特性が低下してしまう欠点があった。
【００１０】すなわち、表示パネルの画質を上げるため
には上記スイッチング素子を構成する半導体素子の低オ
フ電流特性が優先して要求されるのに対し、表示パネル
の高速応答性や表示パネルの大型化を図るためにはドラ
イブ回路の主要部を構成する半導体素子の活性層の電子
移動度が高いことが優先して要求され、従って、同一の
ポリシリコンで各半導体素子の活性層を構成する限り両
者の目的を同時に達することは困難であった。
には上記スイッチング素子を構成する半導体素子の低オ
フ電流特性が優先して要求されるのに対し、表示パネル
の高速応答性や表示パネルの大型化を図るためにはドラ
イブ回路の主要部を構成する半導体素子の活性層の電子
移動度が高いことが優先して要求され、従って、同一の
ポリシリコンで各半導体素子の活性層を構成する限り両
者の目的を同時に達することは困難であった。
【００１１】このため、中間的な性質を示すポリシリコ
ンを適用してスイッチング素子におけるオフ電流特性の
低減とドライブ回路における半導体素子の高移動度を図
っているが十分ではなく、得られたアクティブマトリッ
クス型画像表示パネルの特性が低下してしまう欠点があ
った。
ンを適用してスイッチング素子におけるオフ電流特性の
低減とドライブ回路における半導体素子の高移動度を図
っているが十分ではなく、得られたアクティブマトリッ
クス型画像表示パネルの特性が低下してしまう欠点があ
った。
【００１２】このような技術的背景の下において、近
年、スイッチング素子用半導体の活性層としてポリシリ
コンより電気抵抗の高いアモルファスシリコンを適用す
る一方、ドライブ回路における半導体の活性層としてポ
リシリコンを適用することでスイッチング素子における
オフ電流特性の低減とドライブ回路における半導体素子
の高移動度の目的を同時に達成する構造のアクティブマ
トリックス型画像表示パネルが考案されている。
年、スイッチング素子用半導体の活性層としてポリシリ
コンより電気抵抗の高いアモルファスシリコンを適用す
る一方、ドライブ回路における半導体の活性層としてポ
リシリコンを適用することでスイッチング素子における
オフ電流特性の低減とドライブ回路における半導体素子
の高移動度の目的を同時に達成する構造のアクティブマ
トリックス型画像表示パネルが考案されている。
【００１３】
【発明が解決しようとする課題】ところで、このような
構造のアクティブマトリックス型画像表示パネルを従来
法により製造する場合、歪点６００℃程度のガラス基板
面上へアモルファスシリコン層を一様に成膜し、かつ、
このアモルファスシリコン層のドライブ回路における活
性層に対応した部位へレーザビームを選択的に照射しそ
の部位を結晶化させてポリシリコン層に改質した後、適
宜エッチング手段によりパターニングしてアモルファス
シリコンで構成された活性層とポリシリコンで構成され
た活性層とを各々形成し、次いで、通常の工程に従いア
モルファスシリコンを活性層とした薄膜半導体でスイッ
チング素子用の半導体を構成する一方、ポリシリコンを
活性層とする薄膜半導体でドライブ回路における半導体
を構成して上記構造のアクティブマトリックス型画像表
示パネルを製造する方法が採られていた。
構造のアクティブマトリックス型画像表示パネルを従来
法により製造する場合、歪点６００℃程度のガラス基板
面上へアモルファスシリコン層を一様に成膜し、かつ、
このアモルファスシリコン層のドライブ回路における活
性層に対応した部位へレーザビームを選択的に照射しそ
の部位を結晶化させてポリシリコン層に改質した後、適
宜エッチング手段によりパターニングしてアモルファス
シリコンで構成された活性層とポリシリコンで構成され
た活性層とを各々形成し、次いで、通常の工程に従いア
モルファスシリコンを活性層とした薄膜半導体でスイッ
チング素子用の半導体を構成する一方、ポリシリコンを
活性層とする薄膜半導体でドライブ回路における半導体
を構成して上記構造のアクティブマトリックス型画像表
示パネルを製造する方法が採られていた。
【００１４】しかし、この様な方法でアクティブマトリ
ックス型画像表示パネルを製造した場合、１枚の基板を
製造するのに大変な時間がかかりしかもレーザビームの
出力がばらつくとポリシリコン層の特性もばらついてし
まうため、特性の揃ったアクティブマトリックス型画像
表示パネルを大量にかつ安定して製造できない問題点が
あった。
ックス型画像表示パネルを製造した場合、１枚の基板を
製造するのに大変な時間がかかりしかもレーザビームの
出力がばらつくとポリシリコン層の特性もばらついてし
まうため、特性の揃ったアクティブマトリックス型画像
表示パネルを大量にかつ安定して製造できない問題点が
あった。
【００１５】本発明はこのような問題点に着目してなさ
れたもので、その課題とするところは、画質並びに応答
速度が共に良好なアクティブマトリックス型画像表示パ
ネルを安定してしかも容易に製造できる方法を提供する
ことにある。
れたもので、その課題とするところは、画質並びに応答
速度が共に良好なアクティブマトリックス型画像表示パ
ネルを安定してしかも容易に製造できる方法を提供する
ことにある。
【００１６】
【課題を解決するための手段】すなわち請求項１に係る
発明は、画素密度に対応してマトリックス状に配置され
たスイッチング素子用の薄膜半導体素子群と、これ等ス
イッチング素子の周囲に配置され各スイッチング素子を
駆動する薄膜半導体素子群を有するドライブ回路とを同
一の絶縁性基板上に備えたアクティブマトリックス型画
像表示パネルの製造方法を前提とし、ポリシリコン層を
一様に成膜した後このポリシリコン層を選択的にエッチ
ングして上記ドライブ回路における薄膜半導体素子群の
活性層を形成するポリシリコン加工工程と、上記ポリシ
リコンの活性層が形成された絶縁性基板面へアモルファ
スシリコン層を一様に成膜した後このアモルファスシリ
コン層を選択的にエッチングして上記スイッチング素子
用薄膜半導体素子群の活性層を形成するアモルファスシ
リコン加工工程、とを具備することを特徴とするもので
あり、他方、請求項１に係る発明は、画素密度に対応し
てマトリックス状に配置されたスイッチング素子用の薄
膜半導体素子群と、これ等スイッチング素子の周囲に配
置され各スイッチング素子を駆動する薄膜半導体素子群
を有するドライブ回路とを同一の絶縁性基板上に備えた
アクティブマトリックス型画像表示パネルの製造方法を
前提とし、アモルファスシリコン層を一様に成膜した後
このこのアモルファスシリコン層を選択的にエッチング
して上記スイッチング素子用薄膜半導体素子群の活性層
を形成するアモルファスシリコン加工工程と、上記アモ
ルファスシリコンの活性層が形成された絶縁性基板面へ
ポリシリコン層を一様に成膜した後このポリシリコン層
を選択的にエッチングして上記ドライブ回路における薄
膜半導体素子群の活性層を形成するポリシリコン加工工
程、とを具備することを特徴とするものである。
発明は、画素密度に対応してマトリックス状に配置され
たスイッチング素子用の薄膜半導体素子群と、これ等ス
イッチング素子の周囲に配置され各スイッチング素子を
駆動する薄膜半導体素子群を有するドライブ回路とを同
一の絶縁性基板上に備えたアクティブマトリックス型画
像表示パネルの製造方法を前提とし、ポリシリコン層を
一様に成膜した後このポリシリコン層を選択的にエッチ
ングして上記ドライブ回路における薄膜半導体素子群の
活性層を形成するポリシリコン加工工程と、上記ポリシ
リコンの活性層が形成された絶縁性基板面へアモルファ
スシリコン層を一様に成膜した後このアモルファスシリ
コン層を選択的にエッチングして上記スイッチング素子
用薄膜半導体素子群の活性層を形成するアモルファスシ
リコン加工工程、とを具備することを特徴とするもので
あり、他方、請求項１に係る発明は、画素密度に対応し
てマトリックス状に配置されたスイッチング素子用の薄
膜半導体素子群と、これ等スイッチング素子の周囲に配
置され各スイッチング素子を駆動する薄膜半導体素子群
を有するドライブ回路とを同一の絶縁性基板上に備えた
アクティブマトリックス型画像表示パネルの製造方法を
前提とし、アモルファスシリコン層を一様に成膜した後
このこのアモルファスシリコン層を選択的にエッチング
して上記スイッチング素子用薄膜半導体素子群の活性層
を形成するアモルファスシリコン加工工程と、上記アモ
ルファスシリコンの活性層が形成された絶縁性基板面へ
ポリシリコン層を一様に成膜した後このポリシリコン層
を選択的にエッチングして上記ドライブ回路における薄
膜半導体素子群の活性層を形成するポリシリコン加工工
程、とを具備することを特徴とするものである。
【００１７】このような技術的手段においてポリシリコ
ン層を成膜する手段としては、化学的気相成長法（ＣＶ
Ｄ法）が適用でき、例えば、ＳｉＨ4 、Ｓｉ2 Ｈ6 、Ｓ
ｉ3Ｈ8 等の水素化珪素を用いた熱ＣＶＤ法、Ｓｉ
Ｈ4 、Ｓｉ2 Ｈ6 、Ｓｉ3 Ｈ8 等の水素化珪素、ＳｉＨ
m Ｘ4-m （但し、ｍは１〜４好ましくは２〜４、ＸはＣ
ｌ又はＦ原子好ましくはＦ原子である）で示されるハロ
ゲン化シラン、ＳｉＦ4 、ＳｉＣｌ4 、Ｓｉ2 Ｆ6 より
任意に選択されたハロゲン化珪素を用いるプラズマＣＶ
Ｄ法等が適用できる。
ン層を成膜する手段としては、化学的気相成長法（ＣＶ
Ｄ法）が適用でき、例えば、ＳｉＨ4 、Ｓｉ2 Ｈ6 、Ｓ
ｉ3Ｈ8 等の水素化珪素を用いた熱ＣＶＤ法、Ｓｉ
Ｈ4 、Ｓｉ2 Ｈ6 、Ｓｉ3 Ｈ8 等の水素化珪素、ＳｉＨ
m Ｘ4-m （但し、ｍは１〜４好ましくは２〜４、ＸはＣ
ｌ又はＦ原子好ましくはＦ原子である）で示されるハロ
ゲン化シラン、ＳｉＦ4 、ＳｉＣｌ4 、Ｓｉ2 Ｆ6 より
任意に選択されたハロゲン化珪素を用いるプラズマＣＶ
Ｄ法等が適用できる。
【００１８】他方、アモルファスシリコン層を成膜する
手段としては、ポリシリコン層と同様にＳｉＨ4 、Ｓｉ
2 Ｈ6 、Ｓｉ3 Ｈ8 等の水素化珪素を用いた熱ＣＶＤ法
やプラズマＣＶＤ法等が適用できる。但し、ポリシリコ
ン層を形成する場合に較べその成膜時における基板温度
を低く設定したり、あるいはＨ2 で水素化珪素を希釈し
たりすることを必要とする。
手段としては、ポリシリコン層と同様にＳｉＨ4 、Ｓｉ
2 Ｈ6 、Ｓｉ3 Ｈ8 等の水素化珪素を用いた熱ＣＶＤ法
やプラズマＣＶＤ法等が適用できる。但し、ポリシリコ
ン層を形成する場合に較べその成膜時における基板温度
を低く設定したり、あるいはＨ2 で水素化珪素を希釈し
たりすることを必要とする。
【００１９】次に、成膜されたポリシリコン又はアモル
ファスシリコン層を選択的にエッチングする手段として
は特に制限はなくウエットエッチング法でもドライエッ
チング法でも適用可能である。この場合、例えば、ウエ
ットエッチング法を適用した際にはエッチャントの種類
や処理温度、処理時間等のファクターを適宜調整し、ま
た、プラズマエッチング等のドライエッチング法を適用
した際にはエッチャントガスの種類並びに供給速度、適
用圧力、ＲＦ出力、処理時間等のファクターを適宜調整
して処理することを要する。
ファスシリコン層を選択的にエッチングする手段として
は特に制限はなくウエットエッチング法でもドライエッ
チング法でも適用可能である。この場合、例えば、ウエ
ットエッチング法を適用した際にはエッチャントの種類
や処理温度、処理時間等のファクターを適宜調整し、ま
た、プラズマエッチング等のドライエッチング法を適用
した際にはエッチャントガスの種類並びに供給速度、適
用圧力、ＲＦ出力、処理時間等のファクターを適宜調整
して処理することを要する。
【００２０】尚、ポリシリコン又はアモルファスシリコ
ンを活性層とする薄膜半導体素子の構造としては従来例
に挙げられた『ボトムゲート型』の半導体素子や『トッ
プゲート型』の半導体素子等任意である。
ンを活性層とする薄膜半導体素子の構造としては従来例
に挙げられた『ボトムゲート型』の半導体素子や『トッ
プゲート型』の半導体素子等任意である。
【００２１】
【作用】請求項１に係る発明によれば、ポリシリコン層
を一様に成膜した後このポリシリコン層を選択的にエッ
チングして上記ドライブ回路における薄膜半導体素子群
の活性層を形成するポリシリコン加工工程と、上記ポリ
シリコンの活性層が形成された絶縁性基板面へアモルフ
ァスシリコン層を一様に成膜した後このアモルファスシ
リコン層を選択的にエッチングして上記スイッチング素
子用薄膜半導体素子群の活性層を形成するアモルファス
シリコン加工工程、とを具備し、また、請求項２に係る
発明によれば、アモルファスシリコン層を一様に成膜し
た後このこのアモルファスシリコン層を選択的にエッチ
ングして上記スイッチング素子用薄膜半導体素子群の活
性層を形成するアモルファスシリコン加工工程と、上記
アモルファスシリコンの活性層が形成された絶縁性基板
面へポリシリコン層を一様に成膜した後このポリシリコ
ン層を選択的にエッチングして上記ドライブ回路におけ
る薄膜半導体素子群の活性層を形成するポリシリコン加
工工程、とを具備し、各発明共スイッチング素子用薄膜
半導体素子群の活性層がポリシリコンより電気抵抗の高
いアモルファスシリコン層により構成されているためオ
フ電流の低減が図れる一方、上記ドライブ回路における
薄膜半導体素子群の活性層がアモルファスシリコンより
電気抵抗の低いポリシリコン層により構成されているた
め電子移動度を高めることが可能となり、しかも、それ
ぞれ要求特性が異なるこれ等スイッチング素子用薄膜半
導体素子群とドライブ回路における薄膜半導体素子群と
を同一の絶縁性基板上へ選択的に簡便かつ確実に形成す
ることが可能になる。
を一様に成膜した後このポリシリコン層を選択的にエッ
チングして上記ドライブ回路における薄膜半導体素子群
の活性層を形成するポリシリコン加工工程と、上記ポリ
シリコンの活性層が形成された絶縁性基板面へアモルフ
ァスシリコン層を一様に成膜した後このアモルファスシ
リコン層を選択的にエッチングして上記スイッチング素
子用薄膜半導体素子群の活性層を形成するアモルファス
シリコン加工工程、とを具備し、また、請求項２に係る
発明によれば、アモルファスシリコン層を一様に成膜し
た後このこのアモルファスシリコン層を選択的にエッチ
ングして上記スイッチング素子用薄膜半導体素子群の活
性層を形成するアモルファスシリコン加工工程と、上記
アモルファスシリコンの活性層が形成された絶縁性基板
面へポリシリコン層を一様に成膜した後このポリシリコ
ン層を選択的にエッチングして上記ドライブ回路におけ
る薄膜半導体素子群の活性層を形成するポリシリコン加
工工程、とを具備し、各発明共スイッチング素子用薄膜
半導体素子群の活性層がポリシリコンより電気抵抗の高
いアモルファスシリコン層により構成されているためオ
フ電流の低減が図れる一方、上記ドライブ回路における
薄膜半導体素子群の活性層がアモルファスシリコンより
電気抵抗の低いポリシリコン層により構成されているた
め電子移動度を高めることが可能となり、しかも、それ
ぞれ要求特性が異なるこれ等スイッチング素子用薄膜半
導体素子群とドライブ回路における薄膜半導体素子群と
を同一の絶縁性基板上へ選択的に簡便かつ確実に形成す
ることが可能になる。
【００２２】
【実施例】以下、アクティブマトリックス型液晶表示パ
ネルに適用された実施例について図面を参照して詳細に
説明すると、この実施例に係るアクティブマトリックス
型液晶表示パネルは、図２〜図３に示すようにスイッチ
ング素子用薄膜トランジスタアレイ１とこのアレイ１に
よって駆動される透明な表示電極２が画素密度に対応し
てマトリックス状に配置されたガラス基板３と、このガ
ラス基板３上に積層された液晶層４と、この液晶層４上
に積層されたカラーフィルタ５と、このカラーフィルタ
５上に積層された第二ガラス基板６と、この第二ガラス
基板６の表面並びに上記ガラス基板３の背面にそれぞれ
積層された偏光板７とでその主要部が構成され、上記薄
膜トランジスタアレイ１のドレイン電極１０からは各ラ
イン毎に引出し電極としてドレインバスＤが引出され、
他方、ゲート電極１１からは各ライン毎に引出し電極と
してゲートバスＧが引出されており、薄膜トランジスタ
アレイ１群の周囲に配置されドライブ回路を構成するデ
ータドライバ８１とスキャンドライバ８２によってそれ
ぞれドレインバスＤ、ゲートバスＧを介し従来と同様に
各画素のアクティブ駆動が行われるように構成されてい
るものである。
ネルに適用された実施例について図面を参照して詳細に
説明すると、この実施例に係るアクティブマトリックス
型液晶表示パネルは、図２〜図３に示すようにスイッチ
ング素子用薄膜トランジスタアレイ１とこのアレイ１に
よって駆動される透明な表示電極２が画素密度に対応し
てマトリックス状に配置されたガラス基板３と、このガ
ラス基板３上に積層された液晶層４と、この液晶層４上
に積層されたカラーフィルタ５と、このカラーフィルタ
５上に積層された第二ガラス基板６と、この第二ガラス
基板６の表面並びに上記ガラス基板３の背面にそれぞれ
積層された偏光板７とでその主要部が構成され、上記薄
膜トランジスタアレイ１のドレイン電極１０からは各ラ
イン毎に引出し電極としてドレインバスＤが引出され、
他方、ゲート電極１１からは各ライン毎に引出し電極と
してゲートバスＧが引出されており、薄膜トランジスタ
アレイ１群の周囲に配置されドライブ回路を構成するデ
ータドライバ８１とスキャンドライバ８２によってそれ
ぞれドレインバスＤ、ゲートバスＧを介し従来と同様に
各画素のアクティブ駆動が行われるように構成されてい
るものである。
【００２３】そして、このアクティブマトリックス型液
晶表示パネルにおいてはそのドライブ回路の薄膜トラン
ジスタアレイ４１とスイッチング素子用の薄膜トランジ
スタアレイ１とが、図１に示すようにポリシリコンを活
性層とした『トップゲート型』薄膜トランジスタとアモ
ルファスシリコンを活性層とした『トップゲート型』薄
膜トランジスタとでそれぞれ構成されている。
晶表示パネルにおいてはそのドライブ回路の薄膜トラン
ジスタアレイ４１とスイッチング素子用の薄膜トランジ
スタアレイ１とが、図１に示すようにポリシリコンを活
性層とした『トップゲート型』薄膜トランジスタとアモ
ルファスシリコンを活性層とした『トップゲート型』薄
膜トランジスタとでそれぞれ構成されている。
【００２４】すなわち、ドライブ回路の薄膜トランジス
タアレイ４１は、ガラス基板３上に形成された膜厚５０
００オングストロームのポリシリコン製活性層４２と、
この活性層４２にそれぞれ接続されて設けられたクロム
製のソース電極４３並びにドレイン電極４４と、これ等
面上に成膜されたＳｉＮx 製のゲート絶縁膜４５と、上
記活性層４２の対向部位に設けられたアルミニウム製の
ゲート電極４６と、上記ソース電極４３とドレイン電極
４４にそれぞれ接続されたアルミニウム製の配線部４７
とでその主要部が構成されており、他方、上記スイッチ
ング素子用の薄膜トランジスタアレイ１は、ガラス基板
３上に形成された膜厚１０００オングストロームのアモ
ルファスシリコン製活性層５２と、この活性層５２にそ
れぞれ接続されて設けられたクロム製のドレイン電極１
０並びにＩＴＯ（酸化インジウム錫）製の表示電極２
と、これ等面上に成膜されたＳｉＮx 製のゲート絶縁膜
５５と、上記活性層５２の対向部位に設けられたアルミ
ニウム製のゲート電極１１と、上記ドレイン電極１０に
接続されたアルミニウム製の配線部５７とでその主要部
が構成されている。
タアレイ４１は、ガラス基板３上に形成された膜厚５０
００オングストロームのポリシリコン製活性層４２と、
この活性層４２にそれぞれ接続されて設けられたクロム
製のソース電極４３並びにドレイン電極４４と、これ等
面上に成膜されたＳｉＮx 製のゲート絶縁膜４５と、上
記活性層４２の対向部位に設けられたアルミニウム製の
ゲート電極４６と、上記ソース電極４３とドレイン電極
４４にそれぞれ接続されたアルミニウム製の配線部４７
とでその主要部が構成されており、他方、上記スイッチ
ング素子用の薄膜トランジスタアレイ１は、ガラス基板
３上に形成された膜厚１０００オングストロームのアモ
ルファスシリコン製活性層５２と、この活性層５２にそ
れぞれ接続されて設けられたクロム製のドレイン電極１
０並びにＩＴＯ（酸化インジウム錫）製の表示電極２
と、これ等面上に成膜されたＳｉＮx 製のゲート絶縁膜
５５と、上記活性層５２の対向部位に設けられたアルミ
ニウム製のゲート電極１１と、上記ドレイン電極１０に
接続されたアルミニウム製の配線部５７とでその主要部
が構成されている。
【００２５】この様にこのアクティブマトリックス型液
晶表示パネルにおいては、上記スイッチング素子用薄膜
トランジスタアレイ１の活性層５２がアモルファスシリ
コン層により構成されているためその抵抗が上がりオフ
（ＯＦＦ）電流の低減が図れる一方、上記ドライブ回路
における薄膜トランジスタアレイ４１群の活性層４２が
ポリシリコン層により構成されているためその電子移動
度を高めることが可能になっている。
晶表示パネルにおいては、上記スイッチング素子用薄膜
トランジスタアレイ１の活性層５２がアモルファスシリ
コン層により構成されているためその抵抗が上がりオフ
（ＯＦＦ）電流の低減が図れる一方、上記ドライブ回路
における薄膜トランジスタアレイ４１群の活性層４２が
ポリシリコン層により構成されているためその電子移動
度を高めることが可能になっている。
【００２６】従って、スイッチング素子用薄膜トランジ
スタアレイ１群のオフ（ＯＦＦ）電流が低減するためこ
れ等スイッチング素子用薄膜トランジスタアレイ１を作
動させて表示した画素部と表示させない画素部との明確
な差別化が図れて表示画質が良好になる利点を有してお
り、かつ、ドライブ回路における薄膜トランジスタアレ
イ４１群の電子移動度が高まるため応答速度の向上と表
示パネルの大型化が図れる利点を有している。
スタアレイ１群のオフ（ＯＦＦ）電流が低減するためこ
れ等スイッチング素子用薄膜トランジスタアレイ１を作
動させて表示した画素部と表示させない画素部との明確
な差別化が図れて表示画質が良好になる利点を有してお
り、かつ、ドライブ回路における薄膜トランジスタアレ
イ４１群の電子移動度が高まるため応答速度の向上と表
示パネルの大型化が図れる利点を有している。
【００２７】『アクティブマトリックス型液晶表示パネ
ルの製造工程』 （製造例１）以下、実施例に係るアクティブマトリック
ス型液晶表示パネルの製造法について説明すると、図４
に示すようにガラス基板３面上に厚さ５０００オングス
トロームのポリシリコン層２０を熱ＣＶＤ法により一様
に成膜した。
ルの製造工程』 （製造例１）以下、実施例に係るアクティブマトリック
ス型液晶表示パネルの製造法について説明すると、図４
に示すようにガラス基板３面上に厚さ５０００オングス
トロームのポリシリコン層２０を熱ＣＶＤ法により一様
に成膜した。
【００２８】尚、成膜条件は以下の通りであった。
【００２９】適用ガス：ＳｉＨ4 適用圧力：常圧 基板温度：６００℃ 次に、ドライブ回路における半導体素子の活性層を形成
する部位にレジスト膜２１をパターン状に設けた後、上
記ポリシリコン層２０についてプラズマエッチング処理
を施し図５に示すようにレジスト膜２１から露出するポ
リシリコン層２０を除去してドライブ回路における活性
層４２を形成した。
する部位にレジスト膜２１をパターン状に設けた後、上
記ポリシリコン層２０についてプラズマエッチング処理
を施し図５に示すようにレジスト膜２１から露出するポ
リシリコン層２０を除去してドライブ回路における活性
層４２を形成した。
【００３０】尚、エッチング条件は以下の通りであっ
た。
た。
【００３１】適用ガス：ＣＦ4 （９５％）＋Ｏ2 （５
％） 供給速度：４０ｓｃｃｍ 適用圧力：１７Ｐａ ＲＦ出力：０．０８Ｗ／cm2 次に、これ等面上へ図６に示すように厚さ１０００オン
グストロームのアモルファスシリコン層２２を熱ＣＶＤ
法により一様に成膜した。
％） 供給速度：４０ｓｃｃｍ 適用圧力：１７Ｐａ ＲＦ出力：０．０８Ｗ／cm2 次に、これ等面上へ図６に示すように厚さ１０００オン
グストロームのアモルファスシリコン層２２を熱ＣＶＤ
法により一様に成膜した。
【００３２】尚、成膜条件は以下の通りであった。
【００３３】適用ガス：ＳｉＨ4 （１％）＋Ｈ2 （９９
％） 適用圧力：常圧 基板温度：４００℃ そして、図７に示すようにプラズマエッチングによりア
モルファスシリコン層２２をエッチングしてスイッチン
グ素子における活性層５２を形成した後、上記活性層４
２、５２に接続させてクロム製のドライブ回路用のソー
ス電極４３並びにドレイン電極４４とスイッチング素子
用のドレイン電極１０とを形成し（図８参照）、更に、
図９に示すように活性層５２の残りの一方側にＩＴＯ
（酸化インジウム錫）で構成された透明な表示電極２を
形成した。
％） 適用圧力：常圧 基板温度：４００℃ そして、図７に示すようにプラズマエッチングによりア
モルファスシリコン層２２をエッチングしてスイッチン
グ素子における活性層５２を形成した後、上記活性層４
２、５２に接続させてクロム製のドライブ回路用のソー
ス電極４３並びにドレイン電極４４とスイッチング素子
用のドレイン電極１０とを形成し（図８参照）、更に、
図９に示すように活性層５２の残りの一方側にＩＴＯ
（酸化インジウム錫）で構成された透明な表示電極２を
形成した。
【００３４】次いで、ＳｉＮx 製のゲート絶縁膜４５、
５５を一様に成膜し、かつ、図１０に示すようにこれに
コンタクトホール６０を開設した後、アルミニウム製の
ゲート電極４６、１１と配線部４７、５７を形成して図
１１に示すような薄膜トランジスタアレイ４１、１を完
成し、かつ、従来と同様な各工程を経て図２に示したア
クティブマトリックス型液晶表示パネルを製造した。
５５を一様に成膜し、かつ、図１０に示すようにこれに
コンタクトホール６０を開設した後、アルミニウム製の
ゲート電極４６、１１と配線部４７、５７を形成して図
１１に示すような薄膜トランジスタアレイ４１、１を完
成し、かつ、従来と同様な各工程を経て図２に示したア
クティブマトリックス型液晶表示パネルを製造した。
【００３５】（製法例２）ポリシリコン層２０の成膜並
びにエッチング処理とアモルファスシリコン層２２の成
膜並びにエッチング処理の順番を反転させたことを除き
製法例１と同一の工程で同様のアクティブマトリックス
型液晶表示パネルを製造した。
びにエッチング処理とアモルファスシリコン層２２の成
膜並びにエッチング処理の順番を反転させたことを除き
製法例１と同一の工程で同様のアクティブマトリックス
型液晶表示パネルを製造した。
【００３６】
【発明の効果】請求項１〜２に係る発明によれば、これ
等の製造法で形成されたスイッチング素子用薄膜半導体
素子群のオフ電流が低減するためこれ等スイッチング素
子用薄膜半導体素子を作動させて表示した画素部と表示
させない画素部との明確な差別化が図れ、かつ、ドライ
ブ回路における薄膜半導体素子群の電子移動度が高まる
ため応答速度の向上と表示パネルの大型化が図れる。
等の製造法で形成されたスイッチング素子用薄膜半導体
素子群のオフ電流が低減するためこれ等スイッチング素
子用薄膜半導体素子を作動させて表示した画素部と表示
させない画素部との明確な差別化が図れ、かつ、ドライ
ブ回路における薄膜半導体素子群の電子移動度が高まる
ため応答速度の向上と表示パネルの大型化が図れる。
【００３７】従って、画質及び応答速度が共に良好な大
画面のアクティブマトリックス型画像表示パネルを容易
に製造できる効果を有している。
画面のアクティブマトリックス型画像表示パネルを容易
に製造できる効果を有している。
【図１】実施例に係るアクティブマトリックス型液晶表
示パネルに組込まれた薄膜トランジスタアレイの断面
図。
示パネルに組込まれた薄膜トランジスタアレイの断面
図。
【図２】実施例に係るアクティブマトリックス型液晶表
示パネルの概略斜視図。
示パネルの概略斜視図。
【図３】スイッチング素子用の薄膜トランジスタアレイ
の概略斜視図。
の概略斜視図。
【図４】実施例に係るアクティブマトリックス型液晶表
示パネルの製造工程図。
示パネルの製造工程図。
【図５】実施例に係るアクティブマトリックス型液晶表
示パネルの製造工程図。
示パネルの製造工程図。
【図６】実施例に係るアクティブマトリックス型液晶表
示パネルの製造工程図。
示パネルの製造工程図。
【図７】実施例に係るアクティブマトリックス型液晶表
示パネルの製造工程図。
示パネルの製造工程図。
【図８】実施例に係るアクティブマトリックス型液晶表
示パネルの製造工程図。
示パネルの製造工程図。
【図９】実施例に係るアクティブマトリックス型液晶表
示パネルの製造工程図。
示パネルの製造工程図。
【図１０】実施例に係るアクティブマトリックス型液晶
表示パネルの製造工程図。
表示パネルの製造工程図。
【図１１】実施例に係るアクティブマトリックス型液晶
表示パネルの製造工程図。
表示パネルの製造工程図。
【図１２】従来のアクティブマトリックス型液晶表示パ
ネルの概略斜視図。
ネルの概略斜視図。
【図１３】従来のスイッチング素子用の薄膜トランジス
タアレイの概略斜視図。
タアレイの概略斜視図。
【図１４】アクティブマトリックス型液晶表示パネルの
回路図。
回路図。
【図１５】図１２のＸＶ−ＸＶ面の一部断面図。
１ 薄膜トランジスタアレイ ３ ガラス基板 ４１ 薄膜トランジスタアレイ ４２ 活性層 ５２ 活性層
Claims (2)
- 【請求項１】 画素密度に対応してマトリックス状に配
置されたスイッチング素子用の薄膜半導体素子群と、 これ等スイッチング素子の周囲に配置され各スイッチン
グ素子を駆動する薄膜半導体素子群を有するドライブ回
路とを同一の絶縁性基板上に備えたアクティブマトリッ
クス型画像表示パネルの製造方法において、 ポリシリコン層を一様に成膜した後このポリシリコン層
を選択的にエッチングして上記ドライブ回路における薄
膜半導体素子群の活性層を形成するポリシリコン加工工
程と、 上記ポリシリコンの活性層が形成された絶縁性基板面へ
アモルファスシリコン層を一様に成膜した後このアモル
ファスシリコン層を選択的にエッチングして上記スイッ
チング素子用薄膜半導体素子群の活性層を形成するアモ
ルファスシリコン加工工程、とを具備することを特徴と
するアクティブマトリックス型画像表示パネルの製造方
法。 - 【請求項２】 画素密度に対応してマトリックス状に配
置されたスイッチング素子用の薄膜半導体素子群と、 これ等スイッチング素子の周囲に配置され各スイッチン
グ素子を駆動する薄膜半導体素子群を有するドライブ回
路とを同一の絶縁性基板上に備えたアクティブマトリッ
クス型画像表示パネルの製造方法において、 アモルファスシリコン層を一様に成膜した後このこのア
モルファスシリコン層を選択的にエッチングして上記ス
イッチング素子用薄膜半導体素子群の活性層を形成する
アモルファスシリコン加工工程と、 上記アモルファスシリコンの活性層が形成された絶縁性
基板面へポリシリコン層を一様に成膜した後このポリシ
リコン層を選択的にエッチングして上記ドライブ回路に
おける薄膜半導体素子群の活性層を形成するポリシリコ
ン加工工程、とを具備することを特徴とするアクティブ
マトリックス型画像表示パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9665191A JPH05326953A (ja) | 1991-04-26 | 1991-04-26 | アクティブマトリックス型画像表示パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9665191A JPH05326953A (ja) | 1991-04-26 | 1991-04-26 | アクティブマトリックス型画像表示パネルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326953A true JPH05326953A (ja) | 1993-12-10 |
Family
ID=14170735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9665191A Pending JPH05326953A (ja) | 1991-04-26 | 1991-04-26 | アクティブマトリックス型画像表示パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326953A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015135973A (ja) * | 2009-10-14 | 2015-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2015159290A (ja) * | 2009-07-18 | 2015-09-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2015173265A (ja) * | 2009-08-07 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2016006530A1 (ja) * | 2014-07-11 | 2016-01-14 | シャープ株式会社 | 半導体装置およびその製造方法、ならびに液晶表示装置 |
-
1991
- 1991-04-26 JP JP9665191A patent/JPH05326953A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015159290A (ja) * | 2009-07-18 | 2015-09-03 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10461098B2 (en) | 2009-07-18 | 2019-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US11177289B2 (en) | 2009-07-18 | 2021-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US11715741B2 (en) | 2009-07-18 | 2023-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2015173265A (ja) * | 2009-08-07 | 2015-10-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015135973A (ja) * | 2009-10-14 | 2015-07-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2016006530A1 (ja) * | 2014-07-11 | 2016-01-14 | シャープ株式会社 | 半導体装置およびその製造方法、ならびに液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122453B2 (ja) | アモルファスシリコン薄膜トランジスタ用の絶縁構造 | |
| JP2637079B2 (ja) | 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法 | |
| EP0372821B1 (en) | Liquid crystal display panel with reduced pixel defects | |
| US7754541B2 (en) | Display device and method of producing the same | |
| US20030122127A1 (en) | Thin film transistor array and its manufacturing method | |
| JPH10229197A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法 | |
| JPH0644625B2 (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JPH0854649A (ja) | 液晶表示装置及びその製造方法 | |
| JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
| US6330042B1 (en) | Liquid crystal display and the method of manufacturing the same | |
| JP3043870B2 (ja) | 液晶表示装置 | |
| JPH05326953A (ja) | アクティブマトリックス型画像表示パネルの製造方法 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JPH098311A (ja) | 薄膜半導体装置の製造方法とその構造 | |
| JPH05323361A (ja) | アクティブマトリックス型画像表示パネルとその製造方法 | |
| JP2717234B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JPH07248508A (ja) | 液晶表示装置 | |
| JPH06214241A (ja) | 液晶表示装置 | |
| JP3537938B2 (ja) | アクティブマトリクス表示装置の作製方法 | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0568708B2 (ja) | ||
| JPH0527261A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07159806A (ja) | アクティブマトリックス型液晶表示装置 |