TWI629769B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI629769B
TWI629769B TW104131127A TW104131127A TWI629769B TW I629769 B TWI629769 B TW I629769B TW 104131127 A TW104131127 A TW 104131127A TW 104131127 A TW104131127 A TW 104131127A TW I629769 B TWI629769 B TW I629769B
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
oxide semiconductor
transistor
thin film
Prior art date
Application number
TW104131127A
Other languages
English (en)
Other versions
TW201601297A (zh
Inventor
山崎舜平
坂田淳一郎
三宅博之
桑原秀明
川俣郁子
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201601297A publication Critical patent/TW201601297A/zh
Application granted granted Critical
Publication of TWI629769B publication Critical patent/TWI629769B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本發明之一目的係增加半導體裝置之開口率。半導體裝置包括位於一基底上之一驅動器電路部分及一顯示部分(亦稱為像素部分)。該驅動器電路部分包括一用於驅動器電路之通道蝕刻電晶體，其中一源極電極和一汲極電極係使用金屬來形成而一通道層係由一氧化物半導體、及一使用金屬所形成之驅動器電路來形成。該顯示部分包括用於一像素之一通道保護薄膜電晶體，其中一源極電極層和一汲極電極層係使用氧化物導體來形成而一半導體層係由氧化物半導體、及一使用氧化物導體所形成之顯示部分佈線來形成。

Description

半導體裝置和其製造方法
本發明係有關一種包括氧化物半導體之半導體裝置以及一種其製造方法。
注意於本說明書中，半導體裝置指的是所有可利用半導體性質而作用之裝置，而諸如顯示裝置、半導體電路、及電子裝置等電光學裝置均為半導體裝置。
一種透光金屬氧化物係使用於半導體裝置中。例如，一種諸如銦氧化錫(ITO)之導電金屬氧化物(於下文中稱為氧化物導體)被使用為一種透明電極材料，該材料係諸如液晶顯示等顯示裝置中所需要的。
此外，把透光金屬氧化物當作一種具有半導體性質之材料已吸引注意。例如，預期將一種In-Ga-Zn-O基的氧化物等使用為諸如液晶顯示之顯示裝置中所需要的半導體材料。特別地，預期這些材料將被用於薄膜電晶體(於下文中稱為TFT)之通道層。
一種包括具有半導體性質之金屬氧化物(於下文中稱 為氧化物半導體)可透過一種低溫程序來形成。已增加了針對將氧化物半導體當作取代或勝過顯示裝置等中所使用之非晶矽的材料之期待。
再者，氧化物導體及氧化物半導體均具有透光性質。因此，當使用氧化物導體及氧化物半導體以製造TFT時，該TFT可具有透光性質(例如，參見非專利文件1)。
再者，其中使用了氧化物半導體之TFT具有高場效移動率。因此，顯示裝置等中之驅動器電路可使用TFT來形成(例如，參見非專利文件2)。
[參考]
非專利文件1：T. Nozawa. “Transparent Circuitry”, Nikkei Electronics No. 959, August 27, 2007, pp. 39-52。
非專利文件2：T. Osada et al., “Development of Driver-Integrated Panel using Amorphous In-Ga-Zn-Oxide TFT”, Proc. SID’ 09 Digest, 2009, pp. 184-187。
本發明之一實施例的目的在於減少半導體裝置之製造成本。
本發明之一實施例的目的在於增加半導體裝置之開口率。
本發明之一實施例的目的在於增加一半導體裝置之顯示部分上所顯示的影像之解析度。
本發明之一實施例的目的在於提供一種能夠執行高速操作的半導體裝置。
本發明之一實施例係一種半導體裝置，包括位於一基底上之一驅動器電路部分及一顯示部分(亦稱為像素部分)。該驅動器電路部分包括一驅動器電路薄膜電晶體及一驅動器電路佈線。該驅動器電路薄膜電晶體之源極電極(亦稱為源極電極層)和汲極電極(亦稱為汲極電極層)係使用金屬而形成，而該驅動器電路薄膜電晶體之通道層係使用氧化物半導體而形成。該驅動器電路佈線係使用金屬而形成。該顯示部分包括一像素薄膜電晶體及一顯示部分佈線。該像素薄膜電晶體之源極電極層和汲極電極層係使用氧化物導體而形成，而該像素薄膜電晶體之半導體層係使用氧化物半導體而形成。該顯示部分佈線係使用氧化物導體而形成。
具有底部閘極結構之一反向交錯式(inverted staggered)薄膜電晶體被使用為每一像素薄膜電晶體及驅動器電路薄膜電晶體。該像素薄膜電晶體係一通道保護(通道停止)薄膜電晶體，其中一通道保護層係形成於半導體層中之通道形成區上。反之，該驅動器電路薄膜電晶體係一通道蝕刻薄膜電晶體，其中一氧化物絕緣膜係接觸與一半導體層之部分，其係暴露於源極電極層與汲極電極層之間。
注意到非專利文件1中並未揭露TFT特定製造程序、半導體裝置中所包括之另一元件的特定結構，等等。 此外，對於其中形成驅動器電路及透光TFT於一基底上的製造程序並無任何描述。
於依據本發明之一實施例的半導體裝置中，在一基底上形成一包括驅動器電路TFT之驅動器電路部分及一包括像素TFT之顯示部分。因此，可減少半導體裝置之製造成本。
於依據本發明之一實施例的半導體裝置中，一顯示部分包括一像素TFT及一顯示部分佈線。使用氧化物導體以形成像素TFT之一源極電極及一汲極電極。使用氧化物半導體以形成像素TFT之半導體層。使用氧化物導體以形成顯示部分佈線。換言之，於半導體裝置中，一區域(其中係形成該像素TFT及該顯示部分佈線)可為一開口。因此，可增加半導體裝置之開口率。
於依據本發明之一實施例的半導體裝置中，一顯示部分包括一像素TFT及一顯示部分佈線。使用氧化物導體以形成像素TFT之一源極電極及一汲極電極，並使用氧化物半導體以形成像素TFT之半導體層。使用氧化物導體以形成顯示部分佈線。換言之，於半導體裝置中，可決定像素之尺寸而不受像素TFT之尺寸的限制。因此，可增加顯示於該半導體裝置之該顯示部分上的影像之解析度。
於依據本發明之一實施例的半導體裝置中，一驅動器電路部分包括一驅動器電路TFT及一驅動器電路佈線。使用金屬以形成該驅動器電路TFT之一源極電極及一汲 極電極，並使用氧化物半導體以形成該驅動器電路TFT之通道層。使用金屬以形成驅動器電路佈線。換言之，於半導體裝置中，一驅動器電路包括具有高場效移動率之TFT及具有低電阻之佈線。因此，半導體裝置能夠執行高速的操作。
作為本說明書中所使用之氧化物半導體，係形成由InMO3(ZnO)m(m>0)所表示之材料的薄膜，並製造包括該薄膜之薄膜電晶體。注意到M代表選自Ga,Fe,Ni,Mn及C0之一或更多金屬元素。例如，M可為Ga或可為Ga及除了Ga外之上述金屬元素，例如，M可為Ga及Ni或Ga及Fe。此外，於氧化物半導體中，於某些情況下，諸如Fe或Ni等過渡金屬元素或過渡金屬之氧化物被包含為雜質元素，除了包含為M之金屬元素以外。於本說明書中，在其成分式由InMO3(ZnO)m(m>0)所表示之氧化物半導體層中，含有Ga為M之氧化物半導體被稱為In-Ga-Zn-O基的氧化物半導體，而In-Ga-Zn-O基的氧化物半導體之薄膜被稱為In-Ga-Zn-O基的非單晶膜。
當作用於氧化物半導體層之金屬氧化物，除了上述以外之任何下列金屬氧化物均可被使用：In-Sn-Zn-O基的金屬氧化物；In-Al-Zn-O基的金屬氧化物；Sn-Ga-Zn-O基的金屬氧化物；Al-Ga-Zn-O基的金屬氧化物；Sn-Al-Zn-O基的金屬氧化物；In-Zn-O基的金屬氧化物；Sn-Zn-O基的金屬氧化物；Al-Zn-O基的金屬氧化物；In-O基的金屬氧化物；Sn-O基的金屬氧化物；及Zn-O基的金屬氧化 物。矽氧化物可被包含於使用上述金屬氧化物所形成之氧化物半導體層中。
在其中執行熱處理於諸如氮之惰性氣體或稀有氣體(例如，氬或氦)的周圍環境中或減小的壓力下之情況下，氧化物半導體層係藉由熱處理而被改變為氧不足的氧化物半導體層以成為低電阻的氧化物半導體層，亦即，n型(例如，n-型)氧化物半導體層。接著，氧化物半導體層係藉由一氧化物絕緣膜(其將接觸與氧化物半導體層)之形成而變為處於氧過度狀態。因此，氧化物半導體層之部分被變為高電阻的氧化物半導體層，亦即，i型氧化物半導體層。因此，得以製造並提供一種具有理想電特性之高度可靠的薄膜電晶體。
針對脫水或脫氫，熱處理被執行在高於或等於350度C的溫度，最好是高於或等於400度C並低於基底之應變(strain)點，於諸如氮之惰性氣體或稀有氣體(例如，氬或氦)的周圍環境中或減小的壓力下，藉此可減少雜質，諸如氧化物半導體層中所含有的水。
氧化物半導體層接受脫水或脫氫於此一熱處理條件下，其中即使在接受脫水或脫氫之氧化物半導體層上以高達450度C執行TDS(熱脫附能譜學thermal desorption spectroscopy)仍不會檢測到約300度C左右之水的二峰值或水的至少一峰值。因此，即使在接受脫水或脫氫之氧化物半導體層上以高達450度C執行TDS，仍不會檢測到約300度C左右之水的至少該峰值。
此外，重要的是：當溫度被降低自加熱溫度T(在該溫度下執行脫水或脫氫於氧化物半導體層上)，以防止水或氫被混入一熔爐中之氧化物半導體層，該氧化物半導體層不會暴露至空氣。當藉由將氧化物半導體層改變為低電阻氧化物半導體層(亦即，藉由脫水或脫氫之n型(例如，n-型)氧化物半導體層)並接著藉由將該低電阻氧化物半導體層改變為高電阻氧化物半導體層以成為i型半導體層而獲得之氧化物半導體層來形成薄膜電晶體時，該薄膜電晶體之臨限電壓可為正電壓，藉此可實現一種所謂的正常關(normally-off)切換元件。最好是一半導體裝置(一顯示裝置)中之通道形成有正臨限電壓，其係盡可能接近0V，於一薄膜電晶體中。注意：假如薄膜電晶體之臨限電壓為負，則薄膜電晶體傾向為正常開(normally on)；換言之，即使當閘極電壓為0V時仍有電流流動於源極電極與汲極電極之間。於主動矩陣顯示裝置中，一電路中所包括之薄膜電晶體的電特性是重要的，而且會影響該顯示裝置之性能。在薄膜電晶體的電特性中，臨限電壓(Vth)是特別重要的。當臨限電壓為高或負(即使當場效移動率為高)時，仍難以控制該電路。於其中薄膜電晶體具有高臨限電壓及其臨限電壓之大的絕對值的情況下，該薄膜電晶體無法執行切換功能(如TFT)且可能當以低電壓驅動時成為負載。於n通道薄膜電晶體之情況下，最好是形成一通道且汲極電流僅在供應正電壓為閘極電壓後流動。下列兩種電晶體不適合當作一電路中所使用之薄膜 電晶體：一種電晶體(其中除非升高驅動電壓否則不形成通道)及一種電晶體(其中係形成通道且即使當供應負電壓時仍有汲極電流流動)。
此外，其中已從加熱溫度T降低溫度之氣體周圍環境可被切換為其中溫度被升高至加熱溫度T之氣體周圍環境。例如，在一熔爐中執行脫水或脫氫之後，以高純度氧氣、高純度N2O氣或超乾空氣(具有-40度C或更低的露點，最好是-60度C或更低)填充該熔爐以執行冷卻，使該氧化物半導體層不暴露至空氣。
使用一種於一周圍環境中緩慢冷卻(或冷卻)之氧化物半導體膜以增進薄膜電晶體之電特性，其中該周圍環境在藉由熱處理以利脫水或脫氫而減少該膜中所含有的水之後不含濕氣(具有-40度C或更低的露點，最好是-60度C或更低)；並實現了可大量製造之高性能薄膜電晶體。
於本說明書中，於諸如氮之惰性氣體或稀有氣體(例如，氬或氦)的周圍環境中或減小的壓力下所執行的熱處理被稱為「用於脫水或脫氫之熱處理」。於本說明書中，「脫氫」並不表示藉由此熱處理僅去除H2。為了便於說明，H、OH等之去除稱為「脫水或脫氫」。
在其中於諸如氮之惰性氣體或稀有氣體(例如，氬或氦)的周圍環境中或減小的壓力下執行熱處理的情況下，氧化物半導體層係藉由熱處理而被改變為氧不足的氧化物半導體層以成為低電阻的氧化物半導體層，亦即，n型(例如，n-型)氧化物半導體層。之後，一與汲極電極層 重疊之區域被形成為高電阻的汲極區(亦稱為HRD區)，其為氧不足區。
明確地，高電阻汲極區之載子濃度係高於或等於1×1017/cm3且至少高於通道形成區(低於1×1017/cm3)之載子濃度。注意本說明書中的載子濃度是由室溫下之霍爾效應測量所獲得的載子濃度。
接著，接受脫水或脫氫之氧化物半導體層的至少部分變為處於過氧狀態，以成為高電阻的氧化物半導體層，亦即，i型氧化物半導體層，藉此形成一通道形成區。當作使氧化物半導體層之部分於過氧狀態下接受脫水或脫氫的處理，係執行：藉由濺射法之氧化物絕緣膜(其將與接受脫水或脫氫之氧化物半導體層接觸)的沉積；在該氧化物絕緣膜之沉積後的熱處理；於氧周圍環境中之熱處理；或在惰性氣體周圍環境中之熱處理後於氧周圍環境或者超乾空氣(具有-40度C或更低的露點，最好是-60度C或更低)中之冷卻處理；等等。
再者，為了使接受脫水或脫氫之氧化物半導體層的至少部分(與閘極電極層重疊之一部分)作用為通道形成區，該氧化物半導體層被選擇性地變為處於過氧狀態以成為高電阻的氧化物半導體層，亦即，i型氧化物半導體層。通道形成區可被形成以使得使用Ti等之金屬電極所形成的源極電極層及汲極電極層被形成於其接受脫水或脫氫之氧化物半導體層上並與該層接觸，而一未與該源極電極層及該汲極電極層重疊之暴露區被選擇性地變為處於過 氧狀態。於其中該暴露區被選擇性地變為處於過氧狀態的情況下，形成一重疊與該源極電極層之第一高電阻汲極區及一重疊與該汲極電極層之第二高電阻汲極區，且該通道形成區被形成於該第一高電阻汲極區與該第二高電阻汲極區之間。換言之，該通道形成區係以一種自對準方式形成於該源極電極層與該汲極電極層之間。
因此，得以製造並提供一種半導體裝置，其包括具有理想電特性之高度可靠的薄膜電晶體。
注意到藉由形成高電阻汲極區於氧化物半導體層之部分，其係重疊與汲極電極層(和源極電極層)，則可增進當形成驅動器電路之時刻的可靠度。明確地，藉由形成高電阻汲極區，則可獲得一種結構，其中導電性可經由高電阻汲極區而從汲極電極層變化至通道形成區。因此，於其中執行操作以使汲極電極層連接至一佈線以便供應高電力供應電位VDD之情況下，高電阻汲極區係作用為緩衝器，而因此即使施加高電場於閘極電極層與汲極電極層之間時仍不會局部地施加高電場，其導致電晶體之承受電壓的增加。
此外，藉由形成高電阻汲極區於氧化物半導體層之部分，其係重疊與汲極電極層(和源極電極層)，則可減少當形成驅動器電路之時刻於通道形成區中的漏電流量。明確地，藉由形成高電阻汲極區，則電晶體之漏電流(其係流動於汲極電極層與源極電極層之間)便從汲極電極層流經汲極電極層側上之高電阻汲極區、通道形成區、及源極 電極層側上之高電阻汲極區而至源極電極層。於此情況下，在通道形成區中，從汲極電極層側上之低電阻N型區流至通道形成區之漏電流可被集中在通道形成區與閘極絕緣層之間的介面附近，其具有高電阻在當電晶體關閉時。因此，可減少背通道部分(通道形成區之表面的部分，其係遠離閘極電極層)中之漏電流的量。
再者，重疊與源極電極層之第一高電阻汲極區及重疊與汲極電極層之第二高電阻汲極區係重疊與閘極電極層之部分，根據該閘極電極層之厚度而有閘極絕緣層介於其間，且可更有效地減少汲極電極層之邊緣部分附近的電場之強度。
本說明書中所揭露之本發明的一實施例為一種半導體裝置，其包括於一基底上之一包括第一薄膜電晶體的像素部分及一包括第二薄膜電晶體的驅動器電路。該第一薄膜電晶體包括一位於基底上之閘極電極層、一位於該閘極電極層上之閘極絕緣層、一位於該閘極絕緣層上之氧化物半導體層、一接觸與該氧化物半導體層之部分的第一氧化物絕緣層、位於該第一氧化物絕緣層上之一源極電極層和一汲極電極層、及一位於該第一氧化物絕緣層上之像素電極層。該第一薄膜電晶體之該閘極電極層、該閘極絕緣層、該氧化物半導體層、該源極電極層、該汲極電極層、該第一氧化物絕緣層、及該像素電極層均具有透光性質。該第二薄膜電晶體之源極電極和汲極電極被覆蓋以一第二氧化物絕緣層，其係使用與該第一薄膜電晶體之該源極電極層 和該汲極電極層不同的材料所形成，且為具有較該第一薄膜電晶體之該源極電極層和該汲極電極層更低的電阻之導電材料。
本說明書中所揭露之本發明的一實施例為一種半導體裝置之製造方法。該方法包括下列步驟：形成一第一閘極電極層及一第二閘極電極層；形成一閘極絕緣層於該第一閘極電極層及該第二閘極電極層上；於該閘極絕緣層上形成一第一氧化物半導體層以重疊與該第一閘極電極層及一第二氧化物半導體層以重疊與該第二閘極電極層；防止水和氫混入該第一氧化物半導體層及該第二氧化物半導體層，而在脫水或脫氫後使該第一氧化物半導體層及該第二氧化物半導體層不會暴露至空氣；形成一第二源極電極層及一第二汲極電極層於該第二氧化物半導體層上；形成一第二氧化物絕緣層以接觸與該第二氧化物半導體層之部分及一位於該第一氧化物半導體層之一區域上的第一氧化物絕緣層，其係重疊與該第一閘極電極層；形成一第一源極電極層及一第一汲極層於該第一氧化物半導體層及該第一氧化物絕緣層上；形成一保護絕緣層於該第一氧化物絕緣層、該第一源極電極層、該第一汲極電極層、和該第二氧化物絕緣層上；以及於該保護絕緣層上形成一像素電極層以便電連接至該第一汲極電極層或該第一源極電極層、和一導電層以便重疊與該第二氧化物半導體層。
於上述結構中，該第二薄膜電晶體之氧化物半導體層可包括一區域，其厚度係小於重疊與該源極電極層或汲極 電極層之區域的厚度。可力。可利用一種結構，其中該第二薄膜電晶體之氧化物半導體層包括一通道形成區，其厚度係小於重疊與該源極電極層或汲極電極層之區域的厚度，且一導電層被提供於該通道形成區上而使該第二氧化物絕緣層位於其間。
因為該第一氧化物絕緣層與該第二氧化物絕緣層可被形成於相同步驟，所以可使用相同的透光絕緣材料來形成之。
該第二薄膜電晶體之源極電極層和汲極電極層最好是使用一種金屬導電膜來形成，該金屬導電膜係諸如含有選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素當作其主成分的膜或者係由含上述元素之合金所形成的堆疊膜。
反之，該第一薄膜電晶體之該源極電極層、該汲極電極層、和該像素電極層最好是使用氧化銦之透光導電膜、氧化銦與氧化錫之合金、氧化銦與氧化鋅之合金、或氧化鋅來形成。
於上述結構中，一電容部分可被進一步設於相同基底上。該電容部分可包括一電容佈線及一重疊與該電容佈線之電容電極。該電容佈線及該電容電極可具有透光性質。
可包括該第二薄膜電晶體之該氧化物半導體層中的一高電阻汲極區，其係重疊與該源極電極層或該汲極電極層。
注意於本說明書中諸如「第一」及「第二」等序號係為了便於使用且不代表各步驟之順序及各層之堆疊順序。 此外，本說明書中之序號並不代表指明本發明之特定名稱。
作為包括驅動器電路之顯示裝置，除了液晶顯示裝置外，係提供一種其中使用發光元件之發光顯示裝置及一種其中使用電泳顯示元件之顯示裝置(其亦被稱為「電子紙」)。
於一種其中使用發光元件之發光顯示裝置中，一像素部分包括複數薄膜電晶體。該像素部分包括一區，其中一薄膜電晶體之閘極電極係連接至另一薄膜電晶體之一源極佈線(亦稱為源極佈線層)或一汲極佈線(亦稱為汲極佈線層)。此外，於其中使用發光元件之發光顯示裝置的驅動器電路中，有一區域，其中一薄膜電晶體之閘極電極係連接至該薄膜電晶體之一源極佈線或一汲極佈線。
可製造並提供一種具有穩定電特性之薄膜電晶體。因此，可提供一種半導體裝置，其包括具理想電特性之高度可靠的薄膜電晶體。
10‧‧‧脈衝輸出電路
11‧‧‧佈線
12‧‧‧佈線
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
21‧‧‧輸入終端
22‧‧‧輸入終端
23‧‧‧輸入終端
24‧‧‧輸入終端
25‧‧‧輸入終端
26‧‧‧輸出終端
27‧‧‧輸出終端
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
42‧‧‧電晶體
43‧‧‧電晶體
51‧‧‧電力供應線
52‧‧‧電力供應線
53‧‧‧電力供應線
61‧‧‧週期
62‧‧‧週期
200‧‧‧基底
202a‧‧‧第一閘極絕緣層
202b‧‧‧第二閘極絕緣層
203‧‧‧保護絕緣層
204‧‧‧平坦絕緣層
210‧‧‧薄膜電晶體
216‧‧‧氧化物絕緣層
217‧‧‧導電層
220‧‧‧薄膜電晶體
227‧‧‧像素電極層
230‧‧‧電容佈線層
231‧‧‧電容電極
232‧‧‧閘極佈線
234‧‧‧源極佈線
235‧‧‧第二終端電極
236‧‧‧第一金屬佈線層
237‧‧‧金屬佈線層
238‧‧‧閘極佈線層
240‧‧‧薄膜電晶體
241‧‧‧金屬佈線層
242‧‧‧金屬佈線層
250‧‧‧電容佈線層
251‧‧‧氧化物半導體層
400‧‧‧基底
402‧‧‧閘極絕緣層
402a‧‧‧第一閘極絕緣層
402b‧‧‧第二閘極絕緣層
403‧‧‧保護絕緣層
404‧‧‧平坦化絕緣層
407‧‧‧氧化物絕緣膜
410‧‧‧薄膜電晶體
411‧‧‧閘極電極層
412‧‧‧氧化物半導體層
413‧‧‧通道形成區
414a‧‧‧高電阻汲極區
414b‧‧‧高電阻汲極區
415a‧‧‧源極電極層
415b‧‧‧汲極電極層
416‧‧‧氧化物絕緣層
417‧‧‧導電層
420‧‧‧薄膜電晶體
421‧‧‧閘極電極層
422‧‧‧氧化物半導體層
423‧‧‧通道形成區
424a‧‧‧高電阻汲極區
424b‧‧‧高電阻汲極區
425a‧‧‧源極電極層
425b‧‧‧汲極電極層
426‧‧‧氧化物絕緣層
427‧‧‧像素電極層
430‧‧‧氧化物半導體膜
431‧‧‧氧化物半導體層
432‧‧‧氧化物半導體層
433a‧‧‧抗蝕劑遮罩
433b‧‧‧抗蝕劑遮罩
434‧‧‧金屬電極層
435‧‧‧金屬電極層
436a‧‧‧抗蝕劑遮罩
436b‧‧‧抗蝕劑遮罩
437‧‧‧氧化物半導體層
438‧‧‧抗蝕劑遮罩
439‧‧‧氧化物絕緣膜
440a‧‧‧抗蝕劑遮罩
440b‧‧‧抗蝕劑遮罩
441‧‧‧接觸孔
442‧‧‧氧化物半導體層
443‧‧‧氧化物半導體層
444‧‧‧氧化物半導體層
445a‧‧‧抗蝕劑遮罩
445b‧‧‧抗蝕劑遮罩
446a‧‧‧抗蝕劑遮罩
446b‧‧‧抗蝕劑遮罩
448‧‧‧薄膜電晶體
449‧‧‧薄膜電晶體
475a‧‧‧源極電極層
475b‧‧‧汲極電極層
476‧‧‧氧化物絕緣層
580‧‧‧基底
581‧‧‧薄膜電晶體
583‧‧‧絕緣膜
585‧‧‧絕緣層
587‧‧‧第一電極層
588‧‧‧第二電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧空腔
595‧‧‧填料
596‧‧‧基底
600‧‧‧基底
601‧‧‧反基底
602‧‧‧閘極佈線
603‧‧‧閘極佈線
604‧‧‧電容佈線
605‧‧‧電容佈線
606‧‧‧閘極絕緣膜
607‧‧‧電極層
608‧‧‧通道保護層
609‧‧‧共同電位線
611‧‧‧通道保護層
615‧‧‧電容電極
616‧‧‧佈線
617‧‧‧電容佈線
618‧‧‧佈線
619‧‧‧佈線
620‧‧‧絕緣膜
622‧‧‧絕緣膜
623‧‧‧接觸孔
624‧‧‧像素電極層
625‧‧‧狹縫
626‧‧‧像素電極層
627‧‧‧接觸孔
628‧‧‧TFT
629‧‧‧TFT
630‧‧‧儲存電容部分
631‧‧‧儲存電容部分
632‧‧‧阻光膜
633‧‧‧接觸孔
636‧‧‧上色膜
637‧‧‧平坦化膜
640‧‧‧反電極層
641‧‧‧狹縫
646‧‧‧對準膜
648‧‧‧對準膜
650‧‧‧液晶層
651‧‧‧液晶元件
652‧‧‧液晶元件
690‧‧‧電容佈線
2600‧‧‧TFT基底
2601‧‧‧反基底
2602‧‧‧密封劑
2603‧‧‧像素部分
2604‧‧‧顯示元件
2605‧‧‧上色層
2606‧‧‧平坦化板
2607‧‧‧平坦化板
2608‧‧‧佈線電路部分
2609‧‧‧撓性佈線板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基底
2613‧‧‧擴散板
2700‧‧‧電子書閱讀器
2701‧‧‧殼體
2703‧‧‧殼體
2705‧‧‧顯示部分
2707‧‧‧顯示部分
2711‧‧‧鉸鏈
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧基底
4002‧‧‧像素部分
4003‧‧‧信號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧密封劑
4006‧‧‧基底
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接終端電極
4016‧‧‧終端電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧反電極層
4032‧‧‧絕緣層
4035‧‧‧間隔物
4040‧‧‧導電層
4041‧‧‧絕緣層
4042‧‧‧絕緣層
4501‧‧‧基底
4502‧‧‧像素部分
4503a‧‧‧信號線驅動器電路
4503b‧‧‧信號線驅動器電路
4504a‧‧‧掃描線驅動器電路
4504b‧‧‧掃描線驅動器電路
4505‧‧‧密封劑
4506‧‧‧基底
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧第二電極層
4515‧‧‧連接終端電極
4516‧‧‧終端電極
4517‧‧‧第一電極層
4518a‧‧‧FPC
4518b‧‧‧FPC
4519‧‧‧各向異性導電膜
4520‧‧‧隔板
4540‧‧‧導電層
4541‧‧‧絕緣層
4542‧‧‧絕緣層
4543‧‧‧絕緣層
4544‧‧‧絕緣層
5300‧‧‧基底
5301‧‧‧像素部分
5302‧‧‧掃描線驅動器電路
5303‧‧‧信號線驅動器電路
5305‧‧‧時序控制電路
5601‧‧‧偏移暫存器
5602‧‧‧切換電路
5603‧‧‧薄膜電晶體
5604‧‧‧佈線
5605‧‧‧佈線
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電力供應線
6408‧‧‧共同電極
7001‧‧‧驅動TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7008‧‧‧陰極
7009‧‧‧隔板
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧阻光膜
7017‧‧‧導電膜
7018‧‧‧導電膜
7019‧‧‧隔板
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
7028‧‧‧導電膜
7029‧‧‧隔板
9201‧‧‧顯示部分
9202‧‧‧顯示按鈕
9203‧‧‧操作開關
9204‧‧‧腕帶部分
9205‧‧‧調整部分
9206‧‧‧相機部分
9207‧‧‧揚聲器
9208‧‧‧麥克風
9301‧‧‧頂部殼體
9302‧‧‧底部殼體
9303‧‧‧顯示部分
9304‧‧‧鍵盤
9305‧‧‧外部連接埠
9306‧‧‧指向裝置
9307‧‧‧顯示部分
9600‧‧‧電視機
9601‧‧‧殼體
9603‧‧‧顯示部分
9605‧‧‧支架
9607‧‧‧顯示部分
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧殼體
9703‧‧‧顯示部分
9881‧‧‧殼體
9882‧‧‧顯示部分
9883‧‧‧顯示部分
9884‧‧‧揚聲器部分
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部分
9887‧‧‧連接終端
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧殼體
9893‧‧‧接合部分
9900‧‧‧老虎機
9901‧‧‧殼體
9903‧‧‧顯示部分
於後附圖形中：圖1A1、1A2、1B及1C為顯示一種半導體裝置之視圖；圖2A至2E為顯示一種半導體裝置之製造方法的視圖；圖3A至3E為顯示一種半導體裝置之製造方法的視 圖；圖4A至4E為顯示一種半導體裝置之製造方法的視圖；圖5A至5C為顯示一種半導體裝置之製造方法的視圖；圖6A至6D為顯示一種半導體裝置之製造方法的視圖；圖7A及7B為各顯示一半導體裝置之視圖；圖8A及8B為各顯示一半導體裝置之視圖；圖9A及9B為各顯示一半導體裝置之視圖；圖10A1、10A2及10B為各顯示一半導體裝置之視圖；圖11A及11B為各顯示一半導體裝置之視圖；圖12為顯示一半導體裝置中之一像素的等效電路之視圖；圖13A至13C為各顯示一半導體裝置之視圖；圖14A及14B為各顯示一半導體裝置之方塊圖；圖15A及15B個別為一信號線驅動器電路之電路圖及時序圖；圖16A至16D為各顯示一移位暫存器之組態的視圖；圖17A及17B個別為一移位暫存器之電路圖及時序圖；圖18為顯示一半導體裝置之視圖； 圖19為顯示一半導體裝置之視圖；圖20為顯示一種電子書閱讀器之範例的外部視圖；圖21A及21B個別為顯示一電視裝置及一數位相框之範例的外部視圖；圖22A及22B為各顯示一遊戲機之範例的外部視圖；圖23A及23B個別為顯示一可攜式電腦及一行動電話之範例的外部視圖；圖24為顯示一半導體裝置之視圖；圖25為顯示一半導體裝置之視圖；圖26為顯示一半導體裝置之視圖；圖27為顯示一半導體裝置之電路圖；圖28為顯示一半導體裝置之視圖；圖29為顯示一半導體裝置之視圖；圖30為顯示一半導體裝置之視圖；圖31為顯示一半導體裝置之電路圖；圖32為顯示一半導體裝置之視圖；圖33為顯示一半導體裝置之視圖；圖34為顯示一半導體裝置之視圖；圖35為顯示一半導體裝置之視圖；圖36為顯示一半導體裝置之視圖；圖37為顯示一半導體裝置之視圖；圖38為顯示一半導體裝置之視圖；圖39A至39D為顯示一種半導體裝置之製造方法的 視圖；及圖40A至40C為顯示一種半導體裝置之製造方法的視圖。
將參考後附圖形以詳細地描述實施例。注意到本發明並不限定於後續的描述，且可由熟悉此項技術人士輕易地瞭解到可多樣地改變模式及細節而不背離本發明之精神及範圍。因此，本發明不應被視為限定於後續實施例之描述。於以下提供之結構中，相同部分或具有類似功能之部分係由相同參考數字表示於不同的圖形中，且將不重複其解釋。
(實施例1)
將參考圖1A1至1C、圖2A至2E及圖3A至3E以描述一種半導體裝置及一種半導體裝置之製造方法的一實施例。
圖1A1至1C顯示形成於一基底上具有不同結構之兩電晶體的橫斷面結構之範例。於圖1A至1C中，薄膜電晶體410具有一種稱為通道蝕刻型之底部閘極結構，及薄膜電晶體420具有一種稱為通道保護型(亦稱為通道停止型)之底部閘極結構。薄膜電晶體410及420亦稱為反向交錯式(inverted staggered)薄膜電晶體。
圖1A1為一配置於驅動器電路中之通道蝕刻薄膜電晶 體410的平面圖。圖1B為沿著圖1A1之線段C1-C2所取之橫斷面視圖。圖1C為沿著圖1A1之線段C3-C4所取之橫斷面視圖。
配置於驅動器電路中之薄膜電晶體410為一種通道蝕刻薄膜電晶體並包括一閘極電極層411；一第一閘極絕緣層402a；一第二閘極絕緣層402b；一包括至少一通道形成區413、一第一高電阻汲極區414a、及一第二高電阻汲極區414b之氧化物半導體層412；一源極電極層415a；及一汲極電極層415b，於一具有絕緣表面之基底400上。此外，提供一氧化物絕緣層416，其係覆蓋薄膜電晶體410並接觸與通道形成區413。
第一高電阻汲極區414a被形成以一自對準方式來接觸與源極電極層415a之底部表面。第二高電阻汲極區414b被形成以一自對準方式來接觸與汲極電極層415b之底部表面。通道形成區413係接觸與氧化物絕緣層416，具有小厚度，且為具有較第一高電阻汲極區414a及第二高電阻汲極區414b更高之電阻的區域(亦即，i型區)。
為了使一佈線之電阻降低於薄膜電晶體410中，最好是使用金屬材料於源極電極層415a及汲極電極層415b。
當一像素部分及一驅動器電路部分被形成於一液晶顯示裝置中之一基底上時，於驅動器電路中，僅有正電壓與負電壓之一被供應於包括在邏輯閘(諸如反相器電路、NAND電路、NOR電路、或閂鎖電路)中的薄膜電晶體及包括在類比電路(諸如感測放大器、恆定電壓產生電路、 或VCO)中的薄膜電晶體之源極電極與汲極電極之間。因此，需要高承受電壓之第二高電阻汲極區414b的寬度可被設計成大於第一高電阻汲極區414a之寬度。此外，可增加其重疊與閘極電極層之第一高電阻汲極區414a和第二高電阻汲極區414b的寬度。
配置於驅動器電路中之薄膜電晶體410係使用一種單閘極薄膜電晶體來描述，而當需要時則可形成一種包括複數通道形成區之多閘極薄膜電晶體。
再者，一導電層417被設於通道形成區413上方以重疊與通道形成區413。導電層417係電連接至閘極電極層411以致導電層417與閘極電極層411具有相同的電位，藉此可從置於閘極電極層411與導電層417之間的氧化物半導體層上方或下方供應閘極電壓。另一方面，當閘極電極層411及導電層417被形成為具有不同的電位時，例如，當導電層417具有固定電位(GND或0V)時，則可控制TFT之電特性，諸如臨限電壓。換言之，閘極電極層411係作用為第一閘極電極層而導電層417係作用為第二閘極電極層，藉此薄膜電晶體410可被使用為具有四個終端之薄膜電晶體。
此外，一保護絕緣層403及一平坦化絕緣層404被堆疊於導電層417與氧化物絕緣層416之間。
保護絕緣層403最好是接觸與設於保護絕緣層403下方之第一閘極絕緣層402a或者一作用為基板之絕緣膜，並阻擋諸如水、氫離子、及OH-等雜質從基底之側表面 進入。特別有效的是使用一種矽氮化物膜當作第一閘極絕緣層402a或者是絕緣膜以當作基板，其係接觸與保護絕緣層403。
圖1A2為為一配置於像素部分中之通道保護薄膜電晶體420的平面圖。圖1B為沿著圖1A2之線段D1-D2所取之橫斷面視圖。圖1C為沿著圖1A2之線段D3-D4所取之橫斷面視圖。
配置於像素中之薄膜電晶體420為一種通道保護薄膜電晶體並包括一閘極電極層421；第一閘極絕緣層402a；第二閘極絕緣層402b；一包括通道形成區之氧化物半導體層422；一作用為通道保護層之氧化物絕緣層426；一源極電極層425a；及一汲極電極層425b，於具有絕緣表面之基底400上。此外，提供提供保護絕緣層453以覆蓋薄膜電晶體420並接觸與氧化物絕緣層426、源極電極層425a、和汲極電極層；且平坦化絕緣層404被堆疊於保護絕緣層453上。一像素電極層427被設於平坦化絕緣層404上以接觸與汲極電極層425b，而因此電連接至薄膜電晶體420。
在沉積氧化物半導體膜之後執行熱處理以減少諸如水等雜質(用於脫水或脫氫之熱處理)。減少氧化物半導體層之載子濃度(例如，藉由在用於脫水或脫氫之熱處理及逐漸冷卻後形成一氧化物絕緣層以接觸與氧化物半導體層)會導致薄膜電晶體420之電特性及可靠度的改善。
配置於像素中之薄膜電晶體420的通道形成區係氧化 物半導體層422之一區，其係接觸與氧化物絕緣層426，氧化物絕緣層426為通道保護層並重疊與閘極電極層421。因為薄膜電晶體420係由氧化物絕緣層426所保護，所以可防止氧化物半導體層422被蝕刻於一用以形成源極電極層425a及汲極電極層425b之蝕刻步驟中。
為了實現具有高開口率之顯示裝置，源極電極層425a及汲極電極層425b係使用一種透光導電膜來形成以致該薄膜電晶體可作用為透光薄膜電晶體。
再者，透光導電膜亦被使用於薄膜電晶體420中之閘極電極層421。
於其中配置薄膜電晶體420之像素中，一傳輸可見光之導電膜被用於像素電極層427或另一電極層(例如，電容電極層)或另一佈線層(例如，電容佈線層)，其實現了具有高開口率之顯示裝置。無須贅述，最好是將一種傳輸可見光之導電膜使用於第一閘極絕緣層402a、第二閘極絕緣層402b、及氧化物絕緣層426。
於本說明書中，一傳輸可見光之膜稱為一具有75%至100%之可見光透射率的膜；當該膜具導電性時，其亦被稱為透明導電膜。此外，對於可見光半透明的導電膜可被用於一用以塗敷至閘極電極層、源極電極層、汲極電極層、像素電極層、或另一電極層或另一佈線層之金屬氧化物。對於可見光之半透明性表示其可見光透射率為50%至75%。
以下參考圖2A至2E及圖3A至3E來描述於一基底 上製造薄膜電晶體410及420之步驟。
首先，一透光導電膜被形成於具有絕緣表面之基底400上，且接著閘極電極層411及421被形成於一第一光微影步驟。此外，一電容佈線層被形成於一像素部分中，從與該第一光微影步驟中之閘極電極層411及421相同的材料。再者，當一驅動器電路中除了像素部分外還需要電容時，該電容佈線層亦被形成於該驅動器電路中。注意可藉由一種噴墨方法以形成一抗蝕劑遮罩。當藉由噴墨方法以形成抗蝕劑遮罩時並不使用光遮罩，其導致製造成本之減少。
雖然對於可被使用為具有絕緣表面之基底400的基底並無特別限制，但該基底需具有足夠高以承受稍後將執行之熱處理的熱抗性。具有絕緣表面之基底400可使用硼矽酸鋇玻璃、硼矽酸鋁玻璃之玻璃基底，等等。
當稍後將執行之熱處理的溫度很高時，則最好是使用具有730度C或更高之應變點的基底為基底400。當作玻璃基底之材料，係使用(例如)玻璃材料，諸如鋁矽酸鹽玻璃、硼矽酸鋁玻璃、或硼矽酸鋇玻璃。注意藉由含有較三氧化二硼更大量的氧化硼(BaO)，使玻璃基底可成為更實際的抗熱玻璃。因此，最好是使用含有較B2O3更大量的BaO之玻璃基底。
注意：可使用由絕緣體所形成的基底(諸如陶瓷基底、石英基底、或藍寶石基底)以取代玻璃基底。另一方面，可使用結晶化玻璃等。
可提供一作用為基礎膜之絕緣膜於基底400與閘極電極層411及421之間。該基礎膜具有防止來自基底450之雜質元素的擴散之功能，且可被形成為使用矽氮化物膜、矽氧化物膜、矽氮化物氧化物膜、及矽氮氧化物膜之一者或更多的單層結構或層疊結構。
當作用於閘極電極層411及421之材料，可使用傳輸可見光之導電材料，例如，下列金屬氧化物之任一：In-Sn-Zn-O基的金屬氧化物；In-Al-Zn-O基的金屬氧化物；Sn-Ga-Zn-O基的金屬氧化物；Al-Ga-Zn-O基的金屬氧化物；Sn-Al-Zn-O基的金屬氧化物；In-Zn-O基的金屬氧化物；Sn-Zn-O基的金屬氧化物；Al-Zn-O基的金屬氧化物；In-O基的金屬氧化物；Sn-O基的金屬氧化物；及Zn-O基的金屬氧化物。閘極電極層411及421之厚度被適當地設定於50nm至300nm之範圍內。用於閘極電極層411及421之金屬氧化物係藉由濺射法、真空蒸鍍法(例如，電子束蒸鍍法)、電弧放電離子電鍍法、或噴霧法而被沉積。當使用濺射法時，最好是使用含有重量百分比2至10之SiO2以及抑制透光導電膜中含有結晶化之SiOx(x>0)的靶材來執行沉積，以防止稍後步驟中用於脫水或脫氫之熱處理時的結晶化。
接下來，一閘極絕緣層被形成於閘極電極層411及421上。
閘極絕緣層可藉由電漿CVD法、濺射法等等而被形成於矽氧化物層、矽氮化物層、矽氮氧化物層、及矽氮/ 氧化物氧化物層。例如，可藉由一種電漿CVD法而將SiH4、氧、及氮使用為沉積氣體來形成矽氮氧化物層。
於本實施例中，閘極絕緣層為包含有50nm至200nm之厚度的第一閘極絕緣層402a及包含有50nm至300nm之厚度的第二閘極絕緣層402b之堆疊。使用100nm厚的矽氮化物膜或矽氮化物氧化物膜為第一閘極絕緣層402a。使用100nm厚的矽氧化物膜為第二閘極絕緣層402b。
包含有2nm至200nm之厚度的氧化物半導體膜430被形成於第二閘極絕緣層402b上。氧化物半導體膜430最好是具有50nm或更少的厚度以保持於非晶狀態，即使當形成氧化物半導體膜430後執行用於脫水或脫氫之熱處理時。氧化物半導體膜之小厚度使其得以防止氧化物半導體膜被結晶化，即使當形成氧化物半導體膜後執行熱處理時。
注意：在藉由濺射法以形成氧化物半導體膜430之前，最好是藉由反濺射(其中係藉由引入氬氣而產生電漿)以移除附著至第二閘極絕緣層402b之表面的灰塵。反濺射指的是一種方法，其中(無須將電壓供應至靶側)在氬周圍環境中使用RF電源以將電壓供應至基底側以致電漿被產生於基底附近來修飾表面。注意：可使用氮、氦、氧等等以取代氬周圍環境。
當作氧化物半導體膜430，係使用：In-Ga-Zn-O基的非單晶膜；In-Sn-Zn-O基的氧化物半導體膜；In-Al-Zn-O 基的氧化物半導體膜；Sn-Ga-Zn-O基的氧化物半導體膜；Al-Ga-Zn-O基的氧化物半導體膜；Sn-Al-Zn-O基的氧化物半導體膜；In-Zn-O基的氧化物半導體膜；Sn-Zn-O基的氧化物半導體膜；Al-Zn-O基的氧化物半導體膜；In-O基的氧化物半導體膜；Sn-O基的氧化物半導體膜；或Zn-O基的氧化物半導體膜。於本實施例中，氧化物半導體膜430係藉由一種利用In-Ga-Zn-O基的氧化物半導體靶之濺射法來形成。另一方面，氧化物半導體膜430之形成可藉由濺射法於：稀有氣體(典型為氬)周圍環境、氧周圍環境、或含有稀有氣體(典型為氬)及氧之周圍環境。當使用濺射法時，最好是使用含有重量百分比2至10之SiO2以及抑制氧化物半導體膜430中含有結晶化之SiOx(x>0)的靶材來執行沉積，以防止稍後步驟中用於脫水或脫氫之熱處理時的結晶化。
氧化物半導體膜最好是含有In，更理想的是含有In及Ga。在獲得i型(本質)氧化物半導體膜時，脫水或脫氫是很有效的。
接著，於第二光微影步驟中，氧化物半導體膜430被處理成島狀的氧化物半導體層。用以形成島狀半導體層之抗蝕劑遮罩可藉由噴墨法而被形成。藉由噴墨法之抗蝕劑遮罩的形成不需要光罩，其導致製造成本之減少。
接著，氧化物半導體層接受脫水或脫氫。用於脫水或脫氫之熱處理的溫度為350度C或更高且低於基底之應變點，最好是400度C或更高。於此，基底被置入一電熔爐 (其為一種熱處理設備)且熱處理係於氮周圍環境中被執行於氧化物半導體層上，並接著防止水及氫混入氧化物半導體層，使該氧化物半導體層不暴露至空氣；因此，獲得氧化物半導體層431及432(參見圖2B)。於本實施例中，在氮周圍環境下執行緩慢冷卻於一熔爐中，從執行脫水或脫氫於氧化物半導體層的加熱溫度T至足夠低以防止水進入的溫度；明確地，緩慢冷卻被執行直到溫度從加熱溫度T下降100度C或多的溫度。脫水或脫氫之周圍環境不限定於氮周圍環境，而可替代地執行脫水或脫氫於稀有氣體周圍環境(例如，氦、氖、或氬)中或者於減小的壓力下。
注意：於第一熱處理中，最好是在氮或稀有氣體(諸如氦、氖、或氬)中不含有水、氫，等等。另一方面，被引入熱處理設備中的氮或稀有氣體(諸如氦、氖、或氬)之純度最好是6N(99.9999%)或更高，更理想的是7N(99.99999%)或更高(亦即，雜質濃度最好是1ppm或更低，更理想的是0.1ppm或更低)。
於某些情況下，氧化物半導體層被結晶化以成為微晶膜或多晶膜，取決於第一熱處理之條件或氧化物半導體膜之材料。
氧化物半導體層之第一熱處理可被執行於氧化物半導體膜430上，在將氧化物半導體膜處理成島狀氧化物半導體層之前。於該情況下，在第一熱處理之後，基底被取出加熱設備，並接著執行光微影步驟。
在氧化物半導體膜430之沉積前，包含於閘極絕緣層中之諸如氫及水等雜質可藉由在惰性稀有氣體周圍環境(例如，氮、氦、氖、或氬)或氧周圍環境中或在減小的電壓下執行熱處理(高於或等於400度C並低於基底之應變點)而被移除。
接下來，一金屬導電膜被形成於第二閘極絕緣層402b及氧化物半導體層431和432上，且接著抗蝕劑遮罩433a及433b被形成於第三光微影步驟中，而金屬導電膜被選擇性地蝕刻以形成金屬電極層434及435(參見圖2C)。用於金屬導電膜之材料的範例包括選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素；含有這些元素當作成分的合金；及含有這些元素之組合的合金。
金屬導電膜最好是具有一種三層結構，其中鋁層被堆疊於鈦層上而鈦層被堆疊於該鋁層上；或是一種三層結構，其中鋁層被堆疊於鉬層上而鉬層被堆疊於該鋁層上。 無須贅述，金屬導電膜可具有單層結構、雙層結構、或四層以上之層疊結構。
用以形成金屬電極層434及435之抗蝕劑遮罩可藉由噴墨法來形成。藉由噴墨法來形成抗蝕劑遮罩不需要光罩，其導致製造成本之減少。
接著，抗蝕劑遮罩433a及433b被移除，抗蝕劑遮罩436a及436b被形成於第四光微影步驟中，且金屬電極層434被選擇性地蝕刻以形成源極電極層415a及汲極電極層415b(參見圖2D)。注意：於第四光微影步驟中，僅 有氧化物半導體層431之部分被蝕刻，藉此形成一具有溝槽(凹陷部分)之氧化物半導體層437。用以形成溝槽(凹陷部分)之抗蝕劑遮罩436a及436b可藉由噴墨法而被形成。藉由噴墨法來形成抗蝕劑遮罩不需要光罩，其導致製造成本之減少。
接著，抗蝕劑遮罩436a及436b被移除，一用以覆蓋氧化物半導體層437之抗蝕劑遮罩438被形成於第五步驟中，且氧化物半導體層432上之金屬電極層435被移除(參見圖2E)。
注意：為了移除重疊與氧化物半導體層432之金屬電極層435於第五步驟中，氧化物半導體層432和金屬電極層435之材料以及蝕刻條件被適當地調整以致在金屬電極層435之蝕刻時不會移除了氧化物半導體層432。
一作用為保護絕緣膜之氧化物絕緣膜439被形成以接觸與氧化物半導體層432之頂部表面和側表面及氧化物半導體層437中之溝槽(凹陷部分)。
氧化物絕緣膜439具有至少1nm之厚度且可適當地由一種方法來形成，藉由該方法則不會有諸如水及氫等雜質混入氧化物絕緣膜439，諸如一種濺射法。於本實施例中，300nm厚的矽氧化物膜係藉由濺射法而被形成為氧化物絕緣膜492。膜沉積時之基底溫度係落入室溫至300度C之範圍內，且於本實施例中為100度C。矽氧化物膜可藉由濺射法而被沉積於稀有氣體(典型為氬)周圍環境、氧周圍環境、或含有稀有氣體(典型為氬)及氧之周 圍環境。此外，矽氧化物靶或矽靶可被使用為靶材。例如，藉由濺射法，矽氧化物膜可使用矽靶而被形成於含有氧及氮之周圍環境中。氧化物絕緣膜439(其被形成以接觸與低電阻氧化物半導體層)係使用不含雜質(諸如水、氫離子、及OH-)並阻擋此類雜質從外部進入之無機絕緣膜，典型的為矽氧化物膜、矽氮化物氧化物膜、鋁氧化物膜、或鋁氮氧化物膜。
接下來，執行第二熱處理(最好是200度C至400度C之間，例如250度C至350度C之間)於惰性氣體周圍環境或氧氣周圍環境中(參見圖3A)。例如，第二熱處理在250度C被執行一小時於氮周圍環境中。利用第二熱處理，執行加熱而使氧化物半導體層437中之溝槽及氧化物半導體層432之頂部表面和側表面接觸與氧化物絕緣膜439。
透過上述步驟，用於脫水或脫氫之熱處理在沉積後被執行於氧化物半導體膜上以減少電阻，且接著氧化物半導體膜之部分被選擇性地變為處於氧過度狀態。因此，重疊與閘極電極層411之通道形成區413變為本質性，而重疊與源極電極層415a之第一高電阻汲極區414a及重疊與汲極電極層415b之第二高電阻汲極區414b被形成以一種自對準之方式。此外，重疊與閘極電極層421之整個氧化物半導體層422變為本質性。
然而，當熱處理被執行於氮周圍環境或惰性氣體周圍環境中或者於減小的電壓下而使高電阻(i型)氧化物半 導體層422暴露時，則高電阻(i型)氧化物半導體層422之電阻被減小。為此原因，使氧化物半導體層422暴露而執行之熱處理被執行於氧氣或N2O氣體周圍環境或者超乾空氣(具有-40度C或更低的露點，最好是-60度C或更低)。
第二高電阻汲極區414b(或第一高電阻汲極區414a)被形成於其重疊與汲極電極層415b(或源極電極層415a)之氧化物半導體層中，以致可增加將形成之驅動器電路的可靠度。明確地，利用第二高電阻汲極區414b之形成，可獲得一種結構，其中導電性可從汲極電極層經由第二高電阻汲極區414b而改變至通道形成區。因此，當電晶體以汲極電極層415b連接至一供應高電力供應電位VDD之佈線而操作時，則該電晶體可增加承受電壓，因為高電阻汲極區係作用為一緩衝器，以致即使當高電場被供應於閘極電極層411與汲極電極層415b之間時仍不會供應局部化高電場至電晶體。
當第二高電阻汲極區414b(或第一高電阻汲極區414a)被形成於重疊與汲極電極層415b(或源極電極層415a)之氧化物半導體層中時，可減少一將形成之驅動器電路中的通道形成區463中之漏電流。
接著，於第六光微影步驟中，抗蝕劑遮罩440a及440b被形成且氧化物絕緣膜439被選擇性地蝕刻以形成氧化物絕緣層416及426(參見圖3B)。氧化物絕緣層426被設於氧化物半導體層422中之通道形成區上並作用 為通道保護膜。注意：當一氧化物絕緣層被使用為閘極絕緣層402b時(如本實施例中)，則閘極絕緣層402b之部分亦被蝕刻於氧化物絕緣膜439之蝕刻步驟中，藉此於某些情況下減少了閘極絕緣層402b之厚度。當一具有較低蝕刻率(相較於氧化物絕緣膜439)之氮化物絕緣膜被使用為閘極絕緣層402b時，則可防止閘極絕緣層402b被部分地蝕刻。
接下來，在一透光導電膜被形成於氧化物半導體層422及氧化物絕緣層426上之後，源極電極層425a及汲極電極層425b被形成於第七光微影步驟中(參見圖3C)。透光導電膜係藉由濺射法、真空蒸鍍法(例如，電子束蒸鍍法)、電弧放電離子電鍍法、或噴霧法而被沉積。當作用於導電層之材料，可使用能傳輸可見光之導電材料，下列金屬氧化物之任一：In-Sn-Zn-O基的金屬氧化物；In-Al-Zn-O基的金屬氧化物；Sn-Ga-Zn-O基的金屬氧化物；Al-Ga-Zn-O基的金屬氧化物；Sn-Al-Zn-O基的金屬氧化物；In-Zn-O基的金屬氧化物；Sn-Zn-O基的金屬氧化物；Al-Zn-O基的金屬氧化物；In-O基的金屬氧化物；Sn-O基的金屬氧化物；及Zn-O基的金屬氧化物。源極電極層425a及汲極電極層425b之厚度被適當地設定於50nm至300nm之範圍內。當使用濺射法時，最好是使用含有重量百分比2至10之SiO2以及抑制透光導電膜中含有結晶化之SiOx(x>0)的靶材來執行沉積，以防止稍後步驟中之熱處理時的結晶化。
用以形成源極電極層425a及汲極電極層425b之抗蝕劑遮罩可藉由噴墨法來形成。藉由噴墨法來形成抗蝕劑遮罩不需要光罩，其導致製造成本之減少。
接著，保護絕緣層403被形成於氧化物絕緣層416及426、源極電極層425a、及汲極電極層425b之上。於本實施例中，藉由一種RF濺射法以形成矽氮化物膜。因為RF濺射法容許高生產率，故其最好被用於沉積保護絕緣層403。保護絕緣層403之形成係使用不含雜質(諸如水、氫離子、及OH-)並阻擋此類雜質從外部進入之無機絕緣膜，典型的為矽氮化物膜、鋁氮化物膜、矽氮化物氧化物膜、或鋁氮氧化物膜。無須贅述，保護絕緣層403為透光絕緣膜。
保護絕緣層403最好是接觸與設於保護絕緣層403下方之第一閘極絕緣層402a或者一作用為基板之絕緣膜，並阻擋諸如水、氫離子、及OH-等雜質從基底之側表面附近進入。特別有效的是使用一種矽氮化物膜當作第一閘極絕緣層402a或者是絕緣膜以當作基板，其係接觸與保護絕緣層403。換言之，提供一矽氮化物膜以圍繞氧化物半導體層之底部表面、頂部表面、及側表面，藉此增加顯示裝置之可靠度。
接下來，平坦化絕緣層404被形成於保護絕緣層403之上。平坦化絕緣層404可使用具有熱抗性之有機材料(諸如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂)來形成。除了此等有機材料之外，亦得以使用低電介 質常數材料(低k材料)、矽氧烷基的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等等。注意：使用這些材料所形成之複數絕緣膜可被堆疊以形成平坦化絕緣層404。
注意：矽氧烷基的樹脂係相應於一種包括使用矽氧烷基的材料為起始材料所形成之Si-O-Si鍵的樹脂。矽氧烷基的樹脂可包括有機族(例如，烷族或芳香基族)或氟基族為替代物。此外，有機族可包括氟基族。
對於用以形成平坦化絕緣層404之方法並無特別限制。取決於材料，平坦化絕緣層404之形成可藉由一種方法，諸如：濺射法、SOG法、旋塗法、浸漬法、噴塗法、或液滴排出法(例如，噴墨法、網印法、或平版印刷法)；或藉由一種工具，諸如刮刀、輥塗器、簾塗器、或刮刀塗器，等等。
接著，執行第八光微影步驟以致形成一抗蝕劑遮罩，並藉由蝕刻平坦化絕緣層404及保護絕緣層403以形成一通達汲極電極層425b之接觸孔441。此外，亦使用該蝕刻以形成通達閘極電極層411及421之接觸孔。另一方面，一用以形成通達汲極電極層425b之接觸孔的抗蝕劑遮罩可藉由一種噴墨法來形成。當藉由噴墨法以形成抗蝕劑遮罩時並未使用光罩，其導致製造成本之減少。
接下來，抗蝕劑遮罩被移除且接著透光導電膜被形成。藉由濺射法、真空蒸鍍法等等，可使用氧化銦(In2O3)、氧化銦與氧化錫之合金(In2O3-SnO2，縮寫為 ITO)等等來形成透光導電膜。另一方面，可使用含有氮之Al-Zn-O基的非單晶膜(亦即，Al-Zn-O-N基的非單晶膜)、含有氮之Zn-O基的非單晶膜、或含有氮之Sn-Zn-O基的非單晶膜。注意：Al-Zn-O-N基的非單晶膜中之鋅的百分比(原子%)為47原子%或更少且高於該非單晶膜中之鋁的百分比；該非單晶膜中之鋁的百分比(原子%)係高於該非單晶膜中之氮的百分比。此一材料係以鹽酸基的溶液來蝕刻。然而，因為特別在蝕刻ITO時容易產生殘留物，所以可使用氧化銦與氧化鋅之合金(In2O3-ZnO)來增進可處理性。
注意：透光導電膜中之成分的百分比之單位為原子百分比(原子%)，且成分之百分比係藉由使用電子探針X射線微量分析儀(EPMA)來評估。
接下來，執行第九光微影步驟以致形成一抗蝕劑遮罩並藉由蝕刻來移除不需要的部分而形成像素電極層427及導電層417(參見圖3E)。
透過上述步驟，利用九個遮罩，可於一基底上個別地製造薄膜電晶體410及薄膜電晶體420於驅動器電路及像素部分中。驅動器電路之薄膜電晶體410為包括氧化物半導體層412之通道蝕刻型薄膜電晶體，該氧化物半導體層412包括第一高電阻汲極區414a、第二高電阻汲極區414b及通道形成區413。像素之薄膜電晶體420為通道保護薄膜電晶體，其中整個氧化物半導體層472為本質的。
此外，可於相同基底上形成一由電容佈線層及電容電 極所構成的儲存電容，以第一閘極絕緣層402a及閘極絕緣層402b為電介質。薄膜電晶體420及儲存電容被配置成矩陣以相應於個別像素，以致一像素部分被形成且一包括薄膜電晶體410之驅動器電路被配置於該像素部分周圍，藉此可獲得一種用以製造主動矩陣顯示裝置的基底之一。於本說明書中，此一基底被稱為主動矩陣基底以便於說明。
像素電極層427係通過平坦化絕緣層404及保護絕緣層403中所形成之接觸孔而被電連接至電容電極。注意：電容電極可使用相同材料而被形成於與源極電極層425a及汲極電極層425b之相同步驟中。
導電層417被提供以重疊與氧化物半導體層中之通道形成區413，藉此在一種用以檢驗薄膜電晶體之可靠度的偏壓溫度應力測試(稱為BT測試)中，可減少在BT測試前與後之薄膜電晶體410的臨限電壓之改變量。導電層417之電位可相同於或不同於閘極電極層411之電位。導電層417之電位亦可作用為第二閘極電極層。另一方面，導電層467之電位可為GND或0V，或者導電層467可於浮動狀態。
用以形成像素電極層427之抗蝕劑遮罩可藉由一種噴墨法來形成。藉由噴墨法來形成抗蝕劑遮罩不需要光罩，其導致製造成本之減少。
(實施例2)
於本實施例中，圖4A至4E顯示一範例，其中用於一像素之薄膜電晶體的熱處理係不同於實施例1中之熱處理。除了部分步驟之外，圖4A至4E係相同於圖1A1至1C、圖2A至2E、及圖3A至3E。因此，如圖1A1至1C、圖2A至2E、及圖3A至3E中之相同部件係由相同的參考數字來表示且將省略該些部件之詳細描述。
首先，依據實施例1以執行直到並包括實施例1之圖3B中的步驟。圖4A顯示一種狀態，其中抗蝕劑遮罩440a及440b被移除於圖3B中的步驟後。
閘極電極層411和421、第一閘極絕緣層402a、及第二閘極絕緣層402b被形成於具有絕緣表面之基底400上。於驅動器電路部分中，形成：包括通道形成區413、第一高電阻汲極區414a、和第二高電阻汲極區414b之氧化物半導體層412；源極電極層415a；汲極電極層415b；及氧化物絕緣層416。於像素部分中，氧化物半導體層422及氧化物絕緣層426被形成(參見圖4A)。氧化物半導體層422為具有增加之電阻的i型半導體層。
於本實施例中，熱處理被執行於氮或惰性氣體周圍環境中或者於減小的壓力下，使氧化物半導體層422之至少部分被暴露。當在一種其中高電阻(i型)氧化物半導體層422被暴露之狀態下，熱處理被執行於氮或惰性氣體周圍環境中或者於減小的壓力下時，可減少氧化物半導體層472之高電阻(i型)暴露區的電阻。
用以減少氧化物半導體層472之高電阻(i型)暴露 區的電阻之熱處理最好是被執行於200度C至400度C之間，例如，250度C至350度C之間。例如，熱處理在250度C被執行一小時於氮周圍環境中。
於本實施例中，基底被置入一電熔爐(其為一種熱處理設備)且在氮周圍環境中對氧化物半導體層422執行熱處理，且接著在氮周圍環境中被逐漸地冷卻以致溫度係從加熱溫度T下降100度C或更多，使氧化物半導體層422不暴露至空氣。此外，對於氮周圍環境並無限制，脫水或脫氫可被執行於稀有氣體周圍環境(例如，氦、氖、或氬)中或者於減小的壓力下。注意於熱處理中，最好是水、氫等不被含於氮或者諸如氦、氖、或氬等稀有氣體中。另一方面，被引入熱處理設備之氮或者諸如氦、氖、或氬等稀有氣體的純度最好是6N(99.9999%)或更高，更理想的是7N(99.99999%)或更高(亦即，雜質濃度最好是1ppm或更低，更理想的是0.1ppm或更低)。
利用在氮或稀有氣體周圍環境中或者在減小的壓力下對氧化物半導體層422執行熱處理，減小了氧化物半導體層422之暴露區的電阻，並形成一包括具有不同電阻之區(如圖4B中之陰影區及白色區所表示者)的氧化物半導體層442。
接下來，在透光導電膜被形成於氧化物半導體層442及氧化物絕緣層426上之後，源極電極層425a及汲極電極層425b被形成於第七光微影步驟(參見圖4C)。
接著，保護絕緣層403及平坦化絕緣層404被堆疊於 氧化物絕緣層416和426、源極電極層425a、及汲極電極層425b上。
接著，執行第八光微影步驟以致形成一抗蝕劑遮罩，並藉由蝕刻平坦化絕緣層404及保護絕緣層403以形成其通達汲極電極層425b之接觸孔441(參見圖4D)。
接下來，抗蝕劑遮罩被移除，且接著透光導電膜被形成。
接下來，執行第九光微影步驟以致形成一抗蝕劑遮罩並藉由蝕刻來移除不需要的部分而形成像素電極層427及導電層417(參見圖4E)。
透過上述步驟，利用九個遮罩，可於一基底上個別地製造薄膜電晶體410及薄膜電晶體448於驅動器電路及像素部分中。驅動器電路之薄膜電晶體410為包括氧化物半導體層412之通道蝕刻薄膜電晶體，該氧化物半導體層412包括第一高電阻汲極區414a、第二高電阻汲極區414b及通道形成區413。像素之薄膜電晶體448為包括氧化物半導體層442之通道保護薄膜電晶體，該氧化物半導體層442包括第一高電阻汲極區424a、第二高電阻汲極區424b及通道形成區423。結果，薄膜電晶體410及448已增加了承受電壓，因為高電阻汲極區係作用為一緩衝器，以致即使當高電場被供應於閘極電極層410及448時仍不會供應局部化高電場至電晶體。
此外，可於相同基底上形成一由電容佈線層及電容電極所構成的儲存電容，以第一閘極絕緣層402a及閘極絕 緣層402b為電介質。薄膜電晶體448及儲存電容被配置成矩陣以相應於個別像素，以致一像素部分被形成且一包括薄膜電晶體410之驅動器電路被配置於該像素部分周圍，藉此可獲得一種用以製造主動矩陣顯示裝置的基底之一。
導電層417被提供以重疊與氧化物半導體層412中之通道形成區，藉此在一種用以檢驗薄膜電晶體之可靠度的偏壓溫度應力測試(稱為BT測試)中，可減少在BT測試前與後之薄膜電晶體410的臨限電壓之改變量。導電層417之電位可相同於或不同於閘極電極層411之電位。導電層417之電位亦可作用為第二閘極電極層。另一方面，導電層467之電位可為GND或0V，或者導電層467可於浮動狀態。
(實施例3)
於本實施例中，圖5A至5C顯示一範例，其中熱處理係不同於實施例1中之熱處理。除了部分步驟之外，圖5A至5C係相同於圖1A1至1C、圖2A至2E、及圖3A至3E。因此，如圖1A1至1C、圖2A至2E、及圖3A至3E中之相同部件係由相同的參考數字來表示且將省略該些部件之詳細描述。
首先，依據實施例1，一透光導電膜被形成於具有絕緣表面之基底400上，且接著閘極電極層411及421被形成於一第一光微影步驟。
接下來，第一閘極絕緣層402a及第二閘極絕緣層402b之堆疊被形成於閘極電極層411及421上(參見圖5A)。注意圖5A中之步驟係相同於圖2A中之步驟。注意直到並包括圖5A中之步驟的步驟係相同於實施例1中的那些步驟。
接著，包含有2nm至200nm之厚度的氧化物半導體膜430被形成於第二閘極絕緣層402b上(參見圖5A)。注意直到並包括圖5A中之步驟的步驟係相同於實施例1中的那些步驟且圖5A中之步驟係相同於圖2A中之步驟。
接下來，氧化物半導體膜430接受脫水或脫氫於惰性氣體周圍環境中或者於減小的壓力下。用於脫水或脫氫之第一熱處理的溫度為350度C或更高且低於基底之應變點，最好是400度C或更高。於此，基底被置入一電熔爐(其為一種熱處理設備)且熱處理係於氮周圍環境中被執行於氧化物半導體膜430上，並接著減小氧化物半導體膜430之電阻，亦即，氧化物半導體膜430變為n型(例如，n-型)氧化物半導體膜(如一種氧不足的半導體膜)，同時防止水及氫混入氧化物半導體膜430，使該氧化物半導體膜430不暴露至空氣。之後，高純度氧氣、高純度N2O氣或超乾空氣(具有-40度C或更低的露點，最好是-60度C或更低)被引入相同的熔爐並執行冷卻。最好是在氧氣或N2O氣中不含有水、氫，等等。另一方面，被引入熱處理設備中的氧氣或N2O氣之純度最好是 6N(99.9999%)或更高，更理想的是7N(99.99999%)或更高(亦即，氧氣或N2O氣之雜質濃度最好是1ppm或更低，更理想的是0.1ppm或更低)。
此外，在用於脫水或脫氫之第一熱處理後，可在氧氣或N2O氣中執行熱處理於200度C至400度C之間，最好是250度C至350度C之間。
透過上述步驟以使整個氧化物半導體膜含有過量的氧，藉此氧化物半導體膜具有較高的電阻，亦即，變為本質的。
結果，可增加稍後將製造之薄膜電晶體的可靠度。
接下來，於一光微影步驟中，氧化物半導體膜被處理成島狀的半導體層444及422(參見圖5B)。注意：因為圖5B中之氧化物半導體層422為高電阻(i型)氧化物半導體層(其係相同於圖3A中之氧化物半導體層422)；因此係使用相同的參考數字。類似地，於本說明書中，即使由不同方法所形成之薄膜有時亦由相同的參考數字所表示，只要當這些薄膜具有同等的功能或性質(例如，電阻)時。
注意：雖然本實施例中係描述在形成氧化物半導體膜後執行脫水或脫氫的範例，但本發明並不限定於此。氧化物半導體膜之第一熱處理亦可在氧化物半導體膜之處理後被執行於島狀氧化物半導體層上。
另一方面，可利用如下程序：在惰性氣體周圍環境中或者在減小的壓力下對氧化物半導體膜執行脫水或脫氫； 在惰性氣體周圍環境中執行冷卻；將氧化物半導體膜處理成氧化物半導體層444及422(其為島狀氧化物半導體層)；及接著在氧氣或N2O氣中執行熱處理於200度C至400度C之間，最好是200度C至300度C之間。
此外，在形成氧化物半導體膜之前，可在惰性氣體周圍環境(例如，氮、氦、氖、或氬)或氧周圍環境中或在減小的電壓下執行熱處理(於高於或等於400度C並低於基底之應變點)以移除閘極絕緣層中所含有之諸如氫及水等雜質。
然而，假如在氮或惰性氣體周圍環境中或在減小的電壓下執行熱處理而使高電阻(i型)氧化物半導體層444及422暴露，則高電阻(i型)氧化物半導體層444及422之電阻被減小。為此原因，使氧化物半導體層444及422暴露而執行之熱處理係被執行在氧氣或N2O氣體周圍環境或者超乾空氣(具有-40度C或更低的露點，最好是-60度C或更低)中。
接著，如同實施例中之圖2C至2E及圖3A至3E，於一周邊驅動器電路部分中，僅有氧化物半導體層444之部分被蝕刻以形成具有溝槽(凹陷部分)之氧化物半導體層443；氧化物絕緣層416被形成以接觸與氧化物半導體層443及源極電極層415a和汲極電極層415b(其各為金屬導電層)；因此，製造一驅動器電路之一薄膜電晶體449。相反地，於像素部分中，氧化物絕緣層426被形成於氧化物半導體層422中之一通道形成區上，且源極電極 層425a及汲極電極層425b(其各為透光導電層)被形成；因此，製造一像素之薄膜電晶體420。
接下來，在惰性氣體周圍環境或氧氣周圍環境中執行第二熱處理(最好是200度C至400度C之間，例如，250度C至350度C之間)。例如，在氮周圍環境中執行第二熱處理於250度C一小時。
接著，提供保護絕緣層403以覆蓋薄膜電晶體449及420並接觸與氧化物絕緣層416和426、源極電極層425a及汲極電極層425b，且平坦化絕緣層404被堆疊於保護絕緣層403上。一通達汲極電極層425b之接觸孔被形成於平坦化絕緣層404及保護絕緣層403中，且一透光導電膜被形成於接觸孔中且於平坦化絕緣層404上。透光導電膜被選擇性地蝕刻以形成導電層417及像素電極層427，其係電連接至薄膜電晶體420。
透過上述步驟，利用九個遮罩，可於一基底上個別地製造薄膜電晶體449及薄膜電晶體420於驅動器電路及像素部分中。驅動器電路之薄膜電晶體449為包括氧化物半導體層443(其為完全本質的)之通道蝕刻薄膜電晶體。像素之薄膜電晶體420為包括氧化物半導體層422(其為完全本質的)之通道保護薄膜電晶體。
此外，可於相同基底上形成一由電容佈線層及電容電極所構成的儲存電容，以第一閘極絕緣層402a及第二閘極絕緣層402b為電介質。薄膜電晶體420及儲存電容被配置成矩陣以相應於個別像素，以致一像素部分被形成且 一包括薄膜電晶體449之驅動器電路被配置於該像素部分周圍，藉此可獲得一種用以製造主動矩陣顯示裝置的基底之一。
導電層417被提供以重疊與氧化物半導體層443中之通道形成區，藉此在一種用以檢驗薄膜電晶體之可靠度的偏壓溫度應力測試(稱為BT測試)中，可減少在BT測試前與後之薄膜電晶體449的臨限電壓之改變量。導電層417之電位可相同於或不同於閘極電極層之電位。導電層417之電位亦可作用為第二閘極電極層。另一方面，導電層417之電位可為GND或0V，或者導電層417可於浮動狀態。
(實施例4)
於本實施例中，圖6A至6D顯示一範例，其中熱處理係不同於實施例1中之熱處理。除了部分步驟之外，圖6A至6D係相同於圖1A1至1C、圖2A至2E、圖3A至3E、圖4A至4E、及圖5A至5C。因此，如圖1A1至1C、圖2A至2E、圖3A至3E、圖4A至4E、及圖5A至5C中之相同部件係由相同的參考數字來表示且將省略該些部件之詳細描述。
首先，依據實施例3，執行實施例3中之步驟直到並包括圖5B中之步驟。圖6A顯示相同於圖5B之步驟。
閘極電極層411和421、第一閘極絕緣層402a、及第二閘極絕緣層402b被形成於具有絕緣表面之基底400 上；氧化物半導體層444被形成於一驅動器電路部分中而氧化物半導體層422被形成於一像素部分中(參見圖6A)。氧化物半導體層444及422為具有增加之電阻的i型半導體層。
於一周邊驅動器電路部分中，僅有氧化物半導體層444之部分被蝕刻以形成具有溝槽(凹陷部分)之氧化物半導體層443；氧化物絕緣層416被形成以接觸與氧化物半導體層443及源極電極層415a和汲極電極層415b(其各為金屬導電層)；因此，製造一驅動器電路之一薄膜電晶體449。相反地，於像素部分中，氧化物絕緣層426被形成於氧化物半導體層422中之一通道形成區上(參見圖6B)。
於本實施例中，如同實施例2，熱處理被執行於氮或惰性氣體周圍環境中或者於減小的電壓下而使氧化物半導體層422之至少部分暴露。當熱處理被執行於氮或惰性氣體周圍環境中或者於減小的電壓下而使高電阻(i型)氧化物半導體層422暴露時，則氧化物半導體層422之高電阻(i型)暴露區的電阻可被減小。
用以減少氧化物半導體層422之高電阻(i型)區的電阻之熱處理最好是被執行於200度C至400度C之間，例如，250度C至350度C之間。例如，熱處理在250度C被執行一小時於氮周圍環境中。
於本實施例中，基底被置入一電熔爐(其為一種熱處理設備)且在氮周圍環境中對氧化物半導體層422執行熱 處理，且接著在氮周圍環境中被逐漸地冷卻以致溫度係從加熱溫度T下降100度C或更多，使氧化物半導體層422不暴露至空氣。此外，對於氮周圍環境並無限制，脫水或脫氫可被執行於稀有氣體周圍環境(例如，氦、氖、或氬)中或者於減小的壓力下。注意於熱處理中，最好是水、氫等不被含於氮或者諸如氦、氖、或氬等稀有氣體中。另一方面，被引入熱處理設備之氮或者諸如氦、氖、或氬等稀有氣體的純度最好是6N(99.9999%)或更高，更理想的是7N(99.99999%)或更高(亦即，雜質濃度最好是1ppm或更低，更理想的是0.1ppm或更低)。
利用在氮或稀有氣體周圍環境中或者在減小的壓力下對氧化物半導體層422執行熱處理，減小了氧化物半導體層422之暴露區的電阻，並形成包括具有不同電阻之區(如圖6C中之陰影區及白色區所示者)的氧化物半導體層442。
接下來，在透光導電膜被形成於氧化物半導體層442及氧化物絕緣層426上之後，源極電極層425a及汲極電極層425b被形成於第七光微影步驟。
接著，保護絕緣層403及平坦化絕緣層404被堆疊於氧化物絕緣層416和426、源極電極層425a、及汲極電極層425b上。
一通達汲極電極層425b之接觸孔被形成於平坦化絕緣層404及保護絕緣層403中，且一透光導電膜被形成於接觸孔中且於平坦化絕緣層404上。透光導電膜被選擇性 地蝕刻以形成導電層417及像素電極層427，其係電連接至薄膜電晶體448(參見圖6D)。
透過上述步驟，利用九個遮罩，可於一基底上個別地製造薄膜電晶體449及薄膜電晶體448於驅動器電路及像素部分中。驅動器電路之薄膜電晶體449為包括氧化物半導體層443(其為完全本質的)之通道蝕刻薄膜電晶體。像素之薄膜電晶體448為包括氧化物半導體層442之通道保護薄膜電晶體，該氧化物半導體層442包括第一高電阻汲極區424a、第二高電阻汲極區424b及通道形成區423。結果，薄膜電晶體448已增加了承受電壓，因為高電阻汲極區係作用為一緩衝器，以致即使當高電場被供應至薄膜電晶體448時仍不會供應局部化高電場至薄膜電晶體448。
此外，可於相同基底上形成一由電容佈線層及電容電極所構成的儲存電容，以第一閘極絕緣層402a及第二閘極絕緣層402b為電介質。薄膜電晶體448及儲存電容被配置成矩陣以相應於個別像素，以致一像素部分被形成且一包括薄膜電晶體449之驅動器電路被配置於該像素部分周圍，藉此可獲得一種用以製造主動矩陣顯示裝置的基底之一。
導電層417被提供以重疊與氧化物半導體層443中之通道形成區，藉此在一種用以檢驗薄膜電晶體之可靠度的偏壓溫度應力測試(稱為BT測試)中，可減少在BT測試前與後之薄膜電晶體449的臨限電壓之改變量。導電層 417之電位可相同於或不同於閘極電極層411之電位。導電層417之電位亦可作用為第二閘極電極層。另一方面，導電層417之電位可為GND或0V，或者導電層417可於浮動狀態。
(實施例5)
於本實施例中，將描述一範例，其中係以實施例1中所述之主動矩陣基底來製造一主動矩陣液晶顯示裝置。注意：本實施例亦可應用於實施例2至4中所述之任何主動矩陣基底。
圖7A顯示一主動矩陣基底之橫斷面結構的範例。
於一基底上之驅動器電路中的薄膜電晶體及像素部分中的薄膜電晶體係顯示於實施例1；於此實施例中，為了便於描述，除了那些薄膜電晶體之外，顯示了一儲存電容、一閘極佈線、及一源極佈線之一終端部分。儲存電容、閘極佈線、及源極佈線之終端部分可被形成於相同的製造步驟(如於實施例1中)，且可被製造而無光罩之增加以及步驟數之增加。此外，於一作用為像素部分中之顯示區的部分中，所有閘極佈線、源極佈線、及電容佈線層係使用一透光導電膜來形成，其導致高的開口率。再者，金屬佈線可用於一不作用為顯示區之部分中的源極佈線層，以減小佈線電阻。
於圖7A中，一薄膜電晶體210係設於一驅動器電路中之通道蝕刻薄膜電晶體，且於本實施例中，具有如實施 例1中之薄膜電晶體410的相同結構。一電連接至像素電極層227之薄膜電晶體220為一設於像素部分中之通道保護薄膜電晶體，且於本實施例中，具有如實施例1中之薄膜電晶體410的相同結構。
使用如薄膜電晶體220之閘極電極層的相同步驟中之相同透光材料所形成的電容佈線層230係重疊與一電容電極231，以一第一閘極絕緣層202a及一第二閘極絕緣層202b作用為其間的電介質；因此，一儲存電容被形成。電容電極231係使用如薄膜電晶體220之源極電極層或汲極電極層的相同步驟中之相同透光材料來形成。因為儲存電容與薄膜電晶體220具有透光性質，所以可增加開口率。
儲存電容之透光性質在增加開口率上是很重要的。特別是針對10吋或更小的小型液晶顯示面板，即使當藉由(例如)增加閘極佈線之數目來減小像素尺寸以實現顯示影像之較高解析度時，仍可達成高開口率。此外，將透光膜用於薄膜電晶體220及儲存電容之組件使其得以達成高開口率，即使當一像素被劃分為複數子像素以實現寬視角時。亦即，即使當配置一群高密度薄膜電晶體時仍可維持高開口率，且顯示區域可具有足夠的面積。例如，當一像素包括二至四個子像素及儲存電容時，該些儲存電容以及薄膜電晶體具有透光性質，以致可增加開口率。
注意：儲存電容係設於像素電極層227底下，且電容電極231係電連接至像素電極層227。
雖然本實施例中係描述一範例，其中儲存電容係由電容電極231及電容佈線層230所構成，但對於儲存電容之結構並無特別限制。例如，一儲存電容可被形成以使得(無提供電容佈線層)一像素電極層係重疊與一相鄰像素中之閘極佈線，以一平坦化絕緣層、一保護絕緣層、一第一閘極絕緣層、及一第二閘極絕緣層介於其間。
複數閘極佈線、源極佈線、及電容佈線層係依據像素密度而被提供。於終端部分中，配置：具有相同電位之複數第一終端電極以當作閘極佈線、具有相同電位之複數第二終端電極以當作源極佈線、具有相同電位之複數第三終端電極以當作電容佈線層，等等。對於每一終端電極之數目並無特別限制，且終端之數目可適當地由業者所決定。
於終端部分中，具有相同電位以當作閘極佈線之複數第一終端電極可使用相同於像素電極層227之透光材料來形成。第一終端電極係通過一通達閘極佈線之接觸孔而被電晶體連接至閘極佈線。通達閘極佈線之接觸孔係藉由一平坦絕緣層204、一保護絕緣層203、一氧化物絕緣層216、第二閘極絕緣層202b、及第一閘極絕緣層202a之選擇性蝕刻來形成，其係利用一用於形成接觸孔之光罩，以便電連接薄膜電晶體220之汲極電極層與像素電極層227。
驅動器電路中之薄膜電晶體210的閘極電極層可被電連接至一設於氧化物半導體層上之導電層217。於該情況下，一接觸孔係藉由平坦絕緣層204、保護絕緣層203、 氧化物絕緣層216、第二閘極絕緣層202b、及第一閘極絕緣層202a之選擇性蝕刻來形成，其係利用用於形成接觸孔之光罩，以便電連接薄膜電晶體220之汲極電極層與像素電極層227。驅動器電路中之薄膜電晶體210的導電層217及閘極電極層係透過該接觸孔而被彼此電連接。
可使用如像素電極層227之相同透光材料以形成一第二終端電極235，其具有如驅動器電路中之源極佈線234的相同電位。第二終端電極235係透過一通達源極佈線234之接觸孔而被電連接至源極佈線234。源極佈線為金屬佈線；係使用如薄膜電晶體210之源極電極層的相同步驟中的相同材料；且具有如薄膜電晶體210之源極電極層的相同電位。
可使用如像素電極層227之相同透光材料以形成第三終端電極，其具有如電容佈線層230的相同電位。此外，一通達電容佈線層230之接觸孔可被形成於相同步驟中，其係使用如用以形成接觸孔來將電容電極231電連接至像素電極層227的相同光罩。
於製造主動矩陣液晶顯示裝置之情況下，將一液晶層設於一主動矩陣基底與一設有反電極(亦稱為反電極層)的反基底之間，且該主動矩陣基底與該反基底被彼此固定。一電連接至反基底上之反電極的共同電極被設於主動矩陣基底上，而一電連接至該共同電極之第四終端電極被設於終端部分中。第四終端電極被用於將共同電極設定至一固定電位，諸如GND或0V。第四終端電極可使用如像 素電極層227之相同透光材料來形成。
對於其中薄膜電晶體220之源極電極層與薄膜電晶體210之源極電極層被彼此電連接的結構並無特別的限制；例如，可於如像素電極層227之相同步驟中形成一用以連接薄膜電晶體220之源極電極層與薄膜電晶體210之源極電極層的連接電極。再者，於不作用為顯示區的部分中，薄膜電晶體220之源極電極層與薄膜電晶體210之源極電極層可為彼此接觸並重疊。
注意：圖7A係顯示驅動器電路中之閘極佈線232的橫斷面結構。因為於本實施例中係描述10吋或更小之小型液晶顯示面板的範例，故驅動器電路中之閘極佈線232係使用如薄膜電晶體220之閘極電極層的相同透光材料來形成。
當相同材料被用於閘極電極層、源極電極層、汲極電極層、像素電極層、另一電極層、及另一佈線層時，可使用一共同濺射靶及一共同製造設備，而因此可減少材料成本及用於蝕刻之蝕刻劑的成本。結果，可減少製造成本。
當光敏樹脂材料被用於圖7A之結構中的平坦絕緣層204時，可省略用以形成光罩之步驟。
圖7B顯示一橫斷面結構，其部分係不同於圖7A之結構。除了未提供平坦絕緣層204之外圖7B係相同於圖7A；因此，如圖7A所示之相同部件係由相同的參考數字來表示且將省略該些部件之詳細描述。於圖7B中，像素電極層227、導電層217、及第二終端電極235被形成於 並接觸與保護絕緣層203上。
利用圖7B中之結構，可省略用以形成平坦絕緣層204之步驟。
此實施例可被任意地結合與實施例1至4之任一。
(實施例6)
於本實施例中，將描述一範例，其中閘極佈線之部分係由金屬佈線所製以致減小了佈線電阻，因為有可能在其中液晶顯示面板超過10吋並達到60吋甚至120吋的情況下，透光佈線之電阻可能變為一個問題。
注意：於圖8A中，如圖7A中之相同部件係由相同的參考數字來表示並省略該些部件之詳細描述。注意：本實施例亦可應用於實施例1至4中所述之任何主動矩陣基底。
圖8A顯示一範例，其中一驅動器電路中之閘極佈線的部分係由金屬佈線所製且被形成以接觸與一透光佈線，其係相同於薄膜電晶體210之閘極電極層。注意：由於金屬佈線之形成，本實施例中之光罩數目係大於實施例1中之光罩數目。
首先，一種可承受用於脫水或脫氫之第一熱處理的抗熱導電材料膜(具有100nm至500nm之間的厚度)被形成於一基底200上。
於本實施例中，形成一370nm厚的鎢膜以當作第一金屬佈線層及一50nm厚的鈦氮化物膜以當作第二金屬佈 線層。雖然鈦氮化物膜與鎢膜之一堆疊於此被使用為導電膜，但並無特別的限制且可使用以下材料來形成導電膜：選自Ta、W、Ti、Mo、Al及Cu之元素；含有這些元素之任一為其成分的合金；含有上述元素之組合的合金、或含有這些元素之任一為其成分的氮化物。抗熱導電材料導電膜並不限定於含有上述元素之單一層而可為兩或更多層之堆疊。
於第一光微影步驟中，金屬佈線被形成以形成第一金屬佈線層236，且第二金屬佈線層237被形成。最好是使用一種ICP(電感耦合電漿)蝕刻法於鎢膜及鈦氮化物膜之蝕刻。可藉由適當調整蝕刻條件(例如，施加至線圈電極之電力量、施加至基底側電極之電力量、及基底側電極之溫度)之ICP蝕刻法以將該些膜蝕刻成所欲的錐形形狀。第一金屬佈線層236及第二金屬佈線層237為錐形的；因此，可減少形成透光導電膜時之缺陷。
接著，在形成透光導電膜之後，一閘極佈線層238、薄膜電晶體210之一閘極電極層、及薄膜電晶體220之一閘極電極層被形成於一第二光微影步驟中。透光導電膜係使傳輸可見光之任何導電材料來形成，其係描述於實施例1中。
注意：例如，假如有一介面介於閘極佈線層238與第一金屬佈線層236或第二金屬佈線層237之間，則一氧化物膜可用稍後的熱處理等來形成，且接觸電阻可根據透光導電膜之材料而被增加。為了該原因，第二金屬佈線層 237最好是使用一種防止第一金屬佈線層236之氧化的金屬氮化物膜來形成。
接下來，一閘極絕緣層、一氧化物半導體層等等被形成於如實施例1之相同步驟中。後續步驟係依據實施例1而實施以完成主動矩陣基底。
再者，於本實施例中，描述一範例，其中在平坦絕緣層204之形成後，一終端部分中之平坦化絕緣層係使用一光罩而被選擇性地移除。最好是其平坦化絕緣層不被置於終端部分中以致終端部分可用一有利方式被連接至FPC。
於圖8A，第二終端電極235被形成於保護絕緣層203上。圖8A顯示閘極佈線層238，其重疊與第二金屬佈線層237；另一方面，閘極佈線層238可覆蓋所有第一金屬佈線層236及第二金屬佈線層237。換言之，第一金屬佈線層236及第二金屬佈線層237可被稱為用以減小閘極佈線層238之電阻的輔助佈線。
於終端部分中，具有如閘極佈線之相同電位的第一終端電極被形成於保護絕緣層203且電連接至第二金屬佈線層237。來自終端部分之佈線引線亦使用金屬佈線來形成。
再者，為了減小佈線電阻，金屬佈線(亦即，第一金屬佈線層236及237)可被使用為一不作用為顯示區之部分中的閘極佈線層及電容佈線層之輔助佈線。
圖8B顯示一橫斷面結構，其部分係不同於圖8A中之結構。圖8B係相同於圖8A除了驅動器電路之薄膜電 晶體中的閘極電極層之材料以外；因此，相同的部分係由相同的參考數字所表示且該些相同部分之詳細描述不再重複。
圖8B顯示一範例，其中驅動器電路中之薄膜電晶體中的閘極電極層係由金屬佈線所製。於驅動器電路中，閘極電極層之材料不限定於發光材料。
於圖8B中，驅動器電路中之一薄膜電晶體240包括一閘極電極層，其中一第二金屬佈線層241係堆疊於一第一金屬佈線層242上。注意：第一金屬佈線層242可使用如第一金屬佈線層236之相同步驟中的相同材料來形成。此外，第二金屬佈線層241可使用如第二金屬佈線層237之相同步驟中的相同材料來形成。
於其中第一金屬佈線層242被電連接至導電層217之情況下，最好是將金屬氮化物膜使用於第二金屬佈線層241以防止第一金屬佈線層242之氧化。
於本實施例中，金屬佈線被使用於某些佈線以致減小了佈線電阻；可達成顯示影像之高解析度以及可實現高開口率，即使當液晶顯示面板之尺寸超過10吋並達到60吋甚至120吋。
(實施例7)
於本實施例中，一不同於實施例5之儲存電容的結構之範例係顯示於圖9A及9B中。圖9A係相同於圖7A除了儲存電容之結構以外；因此，如圖7A中之相同部件係 由相同的參考數字來表示並省略該些部件之詳細描述。圖9A顯示一像素部分及一儲存電容中之薄膜電晶體220的橫斷面結構。
圖9A顯示一範例，其中儲存電容係由像素電極層227及一重疊與像素電極層227之電容佈線層250所構成，以氧化物絕緣層216、保護絕緣層203、及平坦絕緣層204作用為電介質。因為電容佈線層250係使用如像素部分中之薄膜電晶體220的源極電極層之相同步驟中的相同透光材料來形成，所以電容佈線層250被配置成不重疊與薄膜電晶體220之源極佈線層。
於圖9A中所示之儲存電容中，一對電極和電介質具有透光性質，而因此儲存電容整體具有透光性質。
圖9B顯示不同於圖9A中之儲存電容的結構之範例。圖9B亦相同於圖7A除了儲存電容之結構以外；因此，如圖7A中之相同部件係由相同的參考數字來表示並省略該些部件之詳細描述。
圖9B顯示一範例，其中儲存電容係由電容佈線層230及一重疊與電容佈線層230之氧化物半導體層251與電容電極231的堆疊所構成，以第一閘極絕緣層202a及第二閘極絕緣層202b作用為電介質。電容電極231係堆疊於並接觸與氧化物半導體層251上，並作用為儲存電容之一電極。注意：氧化物半導體層251係使用如薄膜電晶體220之源極電極層或汲極電極層的相同步驟中之相同透光材料來形成。此外，因為電容佈線層230係使用如薄膜 電晶體220之閘極電極層的相同步驟中之相同透光材料來形成，所以電容佈線層230被配置成不重疊與薄膜電晶體220之閘極佈線層。
電容電極231係電連接至像素電極層227。
同樣於圖9B所示之儲存電容中，一對電極和電介質具有透光性質，而因此儲存電容整體具有透光性質。
圖9A及9B中所示之每一儲存電容具有透光性質；因此，藉由增加閘極佈線之數目，則即使當減小像素尺寸以實現顯示影像之較高解析度時仍可獲得足夠的電容值並可獲得高的開口率。
此實施例可任意地結合與任何其他實施例。
(實施例8)
於本實施例中，將於下描述一範例，其中至少一些驅動器電路及一置於像素部分中之薄膜電晶體被形成於一基底上。
置於像素部分中之薄膜電晶體係依據實施例1至4之任一來形成。因為實施例1至4之任一中所描述之薄膜電晶體為n通道TFT，所以於該些驅動器電路中可由n通道TFT所構成之一些驅動器電路被形成於一基底上，於該基底上係形成像素部分中之薄膜電晶體。
圖14A顯示一主動矩陣顯示裝置之方塊圖的範例。一像素部分5301、一第一掃描線驅動器電路5302、一第二掃描線驅動器電路5303、及一信號線驅動器電路5304被 設於該顯示裝置之一基底5300上。於像素部分5301中，延伸自信號線驅動器電路5304之複數信號線被設置且延伸自第一掃描線驅動器電路5302及第二掃描線驅動器電路5303之複數掃描線被設置。注意：各包括一顯示元件之像素被配置成矩陣於其中掃描線與信號線彼此交錯的個別區中。顯示裝置之基底5300係透過諸如撓性印刷電路(FPC)之連接部分而被連接至一時序控制電路5305(亦稱為控制器或控制IC)。
於圖14A中，第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、及信號線驅動器電路5304係形成於其中形成有像素部分5301之基底5300上。因此，減少了設於外部之驅動器電路等的元件之數目，其導致成本之減少。此外，可減少其中佈線係從設於基底5300外部之驅動器電路延伸的情況下之連接部分的連接數目，並可增進可靠度或產量。
注意：時序控制電路5305係供應(例如)一第一掃描線驅動器電路開始信號(GSP1)(亦稱為開始脈衝)及一掃描線驅動器電路時脈信號(GCK1)至第一掃描線驅動器電路5302。再者，時序控制電路5305係供應(例如)一第二掃描線驅動器電路開始信號(GSP2)及一掃描線驅動器電路時脈信號(GCK2)至第二掃描線驅動器電路5303。此外，時序控制電路5305係供應一信號線驅動器電路開始信號(SSP)、一信號線驅動器電路時脈信號(SCK)、視頻信號資料(DATA，亦簡稱為視頻信 號)、及一閂鎖信號(LAT)至信號線驅動器電路5304。各時脈信號可為具有偏移相位之複數時脈信號或者可被供應連同一藉由將該時脈信號反相所獲得之信號(CKB)。注意：得以省略第一掃描線驅動器電路5302與第二掃描線驅動器電路5303之一。
圖14B顯示一結構，其中具有較低驅動頻率之電路(例如，第一掃描線驅動器電路5302及第二掃描線驅動器電路5303)被形成於其中形成有像素部分5301之基底5300上，且信號線驅動器電路5304被形成於一不同於其中形成有像素部分5301之基底5300的基底上。
實施例1至4中所描述之薄膜電晶體為n通道TFT，圖15A及15B係顯示由n通道TFT所構成之一信號線驅動器電路的結構及操作之範例。
信號線驅動器電路包括一偏移暫存器5601及一切換電路5602。切換電路5602包括複數切換電路5602_1至5602_N(N為自然數)。切換電路5602_1至5602_N各包括複數薄膜電晶體5603_1至5603_k(k為自然數)。以下係描述其中薄膜電晶體5603_1至5603_k為n通道TFT之範例。
使用切換電路5602_1為範例以描述信號線驅動器電路中之連接關係。薄膜電晶體5603_1至5603_k之第一終端被個別地連接至佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k之第二終端被個別地連接至信號線S1至Sk。薄膜電晶體5603_1至5603_k之閘極被連接至一 佈線5605_1。
偏移暫存器5601具有依序地選擇切換電路5602_1至5602_N之功能，其係藉由依序地將H位準信號(亦稱為H信號或者於高電力供應電位位準之信號)輸出至佈線5605_1至5605_N。
切換電路5602_1具有控制介於佈線5604_1至5604_k與信號線S1至Sk間之導通狀態(介於第一終端與第二終端間之電連續性)的功能，亦即，控制佈線5604_1至5604_k之電位是否供應至信號線S1至Sk的功能。以此方式，切換電路5602_1作用為一選擇器。此外，薄膜電晶體5603_1至5603_k具有控制個別地介於佈線5604_1至5604_k與信號線S1至Sk間之導通狀態的功能，亦即，個別地供應佈線5604_1至5604_k之電位至信號線S1至Sk的功能。以此方式，每一薄膜電晶體5603_1至5603_k係作用為一開關。
視頻信號資料(DATA)被輸入至每一佈線5604_1至5604_k。視頻信號資料(DATA)常為一相應於影像信號或影像資料之類比信號。
接下來，將參考圖15B之時序圖以描述圖15A中之信號線驅動器電路的操作。圖15B顯示信號Sout_1至Sout_N及信號Vdata_1至Vdata_k之範例。信號Sout_1至Sout_N為來自偏移暫存器5601之輸出信號的範例。信號Vdata_1至Vdata_k為輸入至佈線5604_1至5604_k之信號的範例。注意：信號線驅動器電路之一操作週期係相 應於一顯示裝置中之閘極選擇週期。例如，一閘極選擇週期被劃分為週期T1至TN。每一週期T1至TN為用以將視頻信號資料(DATA)寫入一選定列中之一像素的週期。
注意：於本實施例中之各圖形等中所顯示的各結構中之信號波形失真等被誇大以利簡化，於某些情況下。因此，本實施例不一定限定於圖形等中所示之比例。
於週期T1至TN中，偏移暫存器5601依序地將H位準信號輸出至佈線5605_1至5605_N。例如，於週期T1中，偏移暫存器5601將一H位準信號輸出至佈線5605_1。接著，薄膜電晶體5603_1至5603_k被開啟，以致佈線5604_1至5604_k及信號線S1至Sk變為導通。於此時刻，資料(S1)至資料(Sk)被個別地輸入至佈線5604_1至5604_k。資料(S1)至資料(Sk)被寫入一選定列中之第一至第k行中的像素，其係個別地透過薄膜電晶體5603_1至5603_k。以此方式，於週期T1至TN中，視頻信號資料(DATA)係以k行被依序地寫入選定列中之像素。
視頻信號資料(DATA)係以複數行被寫入像素，如上所述，藉此可減少視頻信號資料(DATA)之數目或佈線之數目。結果，可減少利用外部電路之連接數目。此外，當視頻信號係以複數行被寫入像素時可延長寫入之時間；因此，可防止視頻信號之不足寫入。
注意：由實施例1至4中之薄膜電晶體所構成的任何 電路均可被用於偏移暫存器5601及切換電路5602。
將參考圖16A至16D及17A和17B以描述用於掃描線驅動器電路及/或信號線驅動器電路之部分的偏移暫存器之一實施例。
掃描線驅動器電路包括一偏移暫存器。掃描線驅動器電路可額外地包括一偏移暫存器、一緩衝器等等，於某些情況下。於掃描線驅動器電路中，一時脈信號(CLK)及一開始脈衝信號(SP)被輸入至偏移暫存器，以致產生一選擇信號。所產生之選擇信號被緩衝器緩衝並放大，且所得的信號被供應至一相應的掃描線。一線之像素中的電晶體之閘極電極被連接至一掃描線。因為一線之像素中的電晶體必須一次被開啟，所以使用一可供應大電流之緩衝器。
偏移暫存器包括第一至第N脈衝輸出電路10_1至10_N(N為大於或等於3之自然數)(參見圖16A)。於圖16A中所示之偏移暫存器中，第一時脈信號CK1、第二時脈信號CK2、第三時脈信號CK3、及第四時脈信號CK4係個別地從第一佈線11、第二佈線12、第三佈線13、及第四佈線14被供應至第一至第N脈衝輸出電路10_1至10_N。一開始脈衝SP1(第一開始脈衝)係從第五佈線15被輸入至第一脈衝輸出電路10_1。來自先前級中之脈衝輸出電路的信號(此一信號被稱為先前級信號OUT(n-1))被輸入至第二或後續級中之第n脈衝輸出電路10_n(n為大於或等於2且小於或等於N之自然數)。來 自第一脈衝輸出電路10_1後兩級之級中的第三脈衝輸出電路10_3之信號亦被輸入至第一脈衝輸出電路10_1。以一類似方式，來自第n脈衝輸出電路10_n後兩級之級中的第(n+2)脈衝輸出電路10_(n+2)之信號(此一信號被稱為後續級信號OUT(n+2))被輸入至第二或後續級中之第n脈衝輸出電路10_n。因此，個別級中之脈衝輸出電路係將第一輸出信號(OUT(1)(SR)至OUT(N)(SR))輸出以便被輸入至個別後續級中之脈衝輸出電路及/或個別脈衝輸出電路前兩級之級中的脈衝輸出電路，以及將第二輸出信號(OUT(2)至OUT(N))輸出以便被輸入至其他電路等等。注意：如圖16A中所示，因為後續級信號OUT(n+2)未被輸入至偏移暫存器之最後兩級中的脈衝輸出電路，所以(例如)第二開始脈衝SP2及第三開始脈衝SP3可被額外地輸入至個別的脈衝輸出電路。
注意：時脈信號(CK)為以規律間隔交替於H位準和L位準(亦稱為L信號或者於低電力供應電位位準之信號)間之信號。於此，第一時脈信號(CK1)至第四時脈信號(CK4)被依序地延遲1/4循環(亦即，其為彼此離開90度相位)。於此實施例中，脈衝輸出電路之驅動係以第一至第四時脈信號(CK1)至(CK4)來控制。注意：時脈信號於某些情況下亦被稱為GCK或SCK，根據時脈信號所被輸入至之驅動器電路；時脈信號於後續描述中被稱為CK。
第一輸入終端21、第二輸入終端22、及第三輸入終 端23被電連接至第一至第四佈線11至14之任一。例如，於圖16A中之第一脈衝輸出電路10_1中，第一輸入終端21被電連接至第一佈線11、第二輸入終端22被電連接至第二佈線12、及第三輸入終端23被電連接至第三佈線13。於第二脈衝輸出電路10_2中，第一輸入終端21被電連接至第二佈線12、第二輸入終端22被電連接至第三佈線13、及第三輸入終端23被電連接至第四佈線14。
每一第一至第N脈衝輸出電路10_1至10_N包括第一輸入終端21、第二輸入終端22、第三輸入終端23、第四輸入終端24、第五輸入終端25、第一輸出終端26、及第二輸出終端27(參見圖16B)。於第一脈衝輸出電路10_1中，第一時脈信號CK1被輸入至第一輸入終端21；第二時脈信號CK2被輸入至第二輸入終端22；第三時脈信號CK3被輸入至第三輸入終端23；一開始脈衝被輸入至第四輸入終端24；一後續級信號OUT(3)被輸入至第五輸入終端25；第一輸出信號OUT(1)(SR)被輸出自第一輸出終端26；及第二輸出信號OUT(1)被輸出自第二輸出終端27。
於第一至第N脈衝輸出電路10_1至10_N中，除了具有三個終端之薄膜電晶體外，可使用以上實施例中所描述之具有四個終端的薄膜電晶體(TFT)。注意：於本實施例中，當一薄膜電晶體具有兩個閘極電極以一半導體層介於其間時，在半導體層底下之閘極電極被稱為下閘極電極而在半導體層上方之閘極電極被稱為上閘極電極。
當一氧化物半導體被使用於一種包括通道形成區於薄膜電晶體中之半導體層時，臨限電壓有時係根據製造程序而偏移於正或負方向。為了該原因，薄膜電晶體(其中一氧化物半導體係用於一包括通道形成區之半導體層)最好是具有一種可便於控制臨限電壓之結構。具有四個終端之薄膜電晶體的臨限電壓可藉由上閘極電極及/或下閘極電極之控制而被控制至一理想值。
接下來，將參考圖16D以描述圖16B中所示之脈衝輸出電路的特定電路架構之範例。
圖16D中所示之脈衝輸出電路包括第一至第十三電晶體31至43。一信號或一電力供應電位係從一電力供應線51(其中有第一高電力供應電位VDD被供應至該處)、一電力供應線52(其中有第二高電力供應電位VCC被供應至該處)、及一電力供應線53(其中有低電力供應電位VSS被供應至該處)被供應至第一至第十三電晶體31至43，除了第一至第五輸入終端21至25、第一輸出終端26、及第二輸出終端27(其係描述如上)以外。圖16D中之電力供應線的電力供應電位之關係係如下：第一電力供應電位VDD係高於或等於第二電力供應電位VCC，而第二電力供應電位VCC係高於或等於第三電力供應電位VSS。注意：第一至第四時脈信號(CK1)至(CK4)係以規律間隔交替於H位準與L位準之間；H位準上之時脈信號為VDD而L位準上之時脈信號為VSS。藉由使電力供應線51之電位VDD高於電力供應線52之電位VCC， 則可降低一供應至電晶體之閘極電極的電位，可減少電晶體之臨限電壓中的偏移，且可抑制電晶體之惡化而對於電晶體之操作無不利影響。具有四個終端之薄最好是被使用為第一至第十三電晶體31至43中的第一電晶體31及第六至第九電晶體36至39。第一電晶體31及第六至第九電晶體36至39需操作以致一作用為源極或汲極之電極所連接至之節點的電位，且可進一步減少脈衝輸出電路之故障，因為對於輸入至閘極電極之控制信號的回應很快(開狀態電流之上升很陡峭)。因此，利用具有四個終端之薄膜電晶體，臨限電壓可被控制，且脈衝輸出電路之故障可被進一步防止。
於圖16D中，第一電晶體31之第一終端被電連接至電力供應線51，第一電晶體31之第二終端被電連接至第九電晶體39之第一終端，以及第一電晶體31之閘極電極(下閘極電極和上閘極電極)被電連接至第四輸入終端24。第二電晶體32第一終端被電連接至電力供應線53，第二電晶體32之第二終端被電連接至第九電晶體39之第一終端，以及第二電晶體32之閘極電極被電連接至第四電晶體34之閘極電極。第三電晶體33之第一終端被電連接至第一輸入終端21，第三電晶體33之第二終端被電連接至第一輸出終端26。第四電晶體34之第一終端被電連接至電力供應線53，而第四電晶體34之第二終端被電連接至第一輸出終端26。第五電晶體35之第一終端被電連接至電力供應線53，第五電晶體35之第二終端被電連接 至第二電晶體32之閘極電極和第四電晶體34之閘極電極，而第五電晶體35之閘極電極被電連接至第四輸入終端24。第六電晶體36之第一終端被電連接至電力供應線52，第六電晶體36之第二終端被電連接至第二電晶體32之閘極電極和第四電晶體34之閘極電極，而第六電晶體36之閘極電極(下閘極電極和上閘極電極)被電連接至第五輸入終端25。第七電晶體37之第一終端被電連接至電力供應線52，第七電晶體37之第二終端被電連接至第八電晶體38之第二終端，而第七電晶體37之閘極電極(下閘極電極和上閘極電極)被電連接至第三輸入終端23。第八電晶體38之第一終端被電連接至第二電晶體32之閘極電極和第四電晶體34之閘極電極，而第八電晶體38之閘極電極(下閘極電極和上閘極電極)被電連接至第二輸入終端22。第九電晶體39之第一終端被電連接至第一電晶體31之第二終端和第二電晶體32之第二終端，第九電晶體39之第二終端被電連接至第三電晶體33之閘極電極和第十電晶體40之閘極電極，而第九電晶體39之閘極電極(下閘極電極和上閘極電極)被電連接至電力供應線52。第十電晶體40之第一終端被電連接至第一輸入終端21，第十電晶體40之第二終端被電連接至第二輸出終端27，而第十電晶體40之閘極電極被電連接至第九電晶體39之第二終端。第十一電晶體41之第一終端被電連接至電力供應線53，第十一電晶體41之第二終端被電連接至第二輸出終端27，而第十一電晶體41之閘極電極被 電連接至第二電晶體32之閘極電極和第四電晶體34之閘極電極。第十二電晶體42之第一終端被電連接至電力供應線53，第十二電晶體42之第二終端被電連接至第二輸出終端27，而第十二電晶體42之閘極電極被電連接至第七電晶體37之閘極電極(下閘極電極和上閘極電極)。第十三電晶體43之第一終端被電連接至電力供應線53，第十三電晶體43之第二終端被電連接至第一輸出終端26，而第十三電晶體43之閘極電極被電連接至第七電晶體37之閘極電極(下閘極電極和上閘極電極)。
於圖16D中，一部分(其中第三電晶體33之閘極電極、第十電晶體40之閘極電極和第九電晶體39之第二終端相連)被稱為節點A。此外，一部分(其中第二電晶體32之閘極電極、第四電晶體34之閘極電極、第五電晶體35之第二終端、第六電晶體36之第二終端、第八電晶體38之第一終端、和第十一電晶體41之閘極電極相連)被稱為節點B(參見圖17A)。
圖17A顯示被輸入至及輸出自第一至第五輸入終端21至25及第一和第二輸出終端26和27的信號，在其中圖16D中所示之脈衝輸出電路被應用於第一脈衝輸出電路10_1之情況下。
明確地，第一時脈信號CK1被輸入至第一輸入終端21；第二時脈信號CK2被輸入至第二輸入終端22；第三時脈信號CK3被輸入至第三輸入終端23；開始脈衝被輸入至第四輸入終端24；後續級信號OUT(3)被輸入至第五 輸入終端25；第一輸出信號OUT(1)(SR)被輸出自第一輸出終端26；以及第二輸出信號OUT(2)被輸出自第二輸出終端27。
注意：薄膜電晶體係一具有閘極、汲極、及源極之至少三個終端的元件。薄膜電晶體具有一半導體，其包括一形成於重疊與閘極之區中的通道區。經通道區而流動於汲極與源極之間的電流可藉由控制閘極之電位來控制。於此，因為薄膜電晶體之源極及汲極可根據薄膜電晶體之結構、操作條件等等而改變，所以難以界定何者為源極或汲極。因此，一作用為源極或汲極之區於某些情況下不被稱為源極或汲極。於該情況下，例如，此等區可被個別地稱為第一終端及第二終端。
注意：於圖16D及圖17A中，可額外地提供一藉由將節點A帶入浮動狀態以執行自舉(bootstrap)操作之電容。再者，可額外地提供一具有一電連接至節點B之電極的電容，以保持節點B之電位。
圖17B係一包括圖17A中所示之複數脈衝輸出電路的偏移暫存器之時序圖。注意：當偏移暫存器被包括於一掃描線驅動器電路中時，則圖17B中之一週期61係相應於一垂直回掃(retrace)週期而週期62係相應於閘極選擇週期。
注意：在自舉操作前與後設置第九電晶體39(其中第二電力供應電位VCC被施加至閘極電極，如圖17A中所示)具有下列優點。
若無第九電晶體39(其中第二電力供應電位VCC被施加至閘極電極)，假如節點A之電位係藉由自舉操作而被升高，則源極(其為第一電晶體31之第二終端)之電位升高至一高於第一電力供應電位VDD之值。接著，第一電晶體31之源極被切換至第一終端，亦即，電力供應線51側上之終端。結果，於第一電晶體31中，施加一高偏壓而因此施加顯著的應力於閘極與源極之間及閘極與汲極之間，其可能造成電晶體之惡化。另一方面，利用第九電晶體39(其中第二電力供應電位VCC被施加至閘極電極)，可防止第一電晶體31之第二終端的電位之增加，當節點A之電位係藉由自舉操作而被升高時。換言之，第九電晶體39之設置使其得以降低施加於第一電晶體31的閘極與源極之間的負偏壓之位準。因此，本實施例中之電路架構容許減少一施加於第一電晶體31的閘極與源極之間的負偏壓，藉此可防止由於應力所致之第一電晶體31的惡化。
注意：第九電晶體39可被設於任何位置，只要第九電晶體39之第一終端及第二終端被連接於第一電晶體31的第二終端與第三電晶體33的閘極之間。注意：於其中包括本實施例中之複數脈衝輸出電路的偏移暫存器被包括於一具有較掃描線驅動器電路更多級之信號線驅動器電路中的情況下，可省略第九電晶體39，其導致電晶體之數目的減少。
注意：氧化物半導體被用於每一第一至第十三電晶體 31至43中之半導體層，而因此可減少薄膜電晶體之關狀態電流，可增加開狀態電流及場效移動率，並可減少電晶體之惡化的程度。結果，可防止電路之故障。此外，藉由施加高電位至閘極電極而使用氧化物半導體之電晶體的惡化程度係小於使用非晶矽之電晶體的惡化程度。結果，即使當第一電力供應電位VDD被供應至電力供應線(由第二電力供應電位VCC所供應)時仍可獲得類似的操作，且可減少設於電路間之電力供應線的數目；而因此可減少電路之尺寸。
注意：即使當連接關係改變時仍獲得類似的功能，以致一從第三輸入終端23供應至第七電晶體37之閘極電極(下閘極電極和上閘極電極)的時脈信號及一從第二輸入終端22供應至第八電晶體38之閘極電極(下閘極電極和上閘極電極)的時脈信號被個別地供應自第二輸入終端22及第三輸入終端23。於圖17A所示之偏移暫存器中，第七電晶體37及第八電晶體38之狀態被改變以致第七電晶體37及第八電晶體38兩者均為開，且接著第七電晶體37及第八電晶體38為關；因此，由於第二輸入終端22及第三輸入終端23之電位下降所致之節點B的電位下降係藉由第七電晶體37之閘極電極的電位下降以及第八電晶體38之閘極電極的電位下降而被造成兩次。另一方面，當圖17A所示之偏移暫存器中的第七電晶體37及第八電晶體38之狀態被改變(如於圖17B所示之週期中)以致第七電晶體37及第八電晶體38均為開、接著第七電 晶體37為開而第八電晶體38為關、及接著第七電晶體37及38均為關時，則由於第二輸入終端22及第三輸入終端23之電位下降所致之節點B的電位下降被減為一次，其係由第八電晶體38之閘極電極的電位下降所造成。因此，最好是使用一種連接關係，其中時脈信號係從第三輸入終端23被供應至第七電晶體37之閘極電極(下閘極電極和上閘極電極)，以及時脈信號係從第二輸入終端22被供應至第八電晶體38之閘極電極(下閘極電極和上閘極電極)，因為可藉由減少節點B之電位的波動以減少雜訊。
以此方式，H位準信號被規律地供應至節點B於第一輸出終端26及第二輸出終端27之電位被保持於L位準期間的週期中；因此，可防止脈衝輸出電路之故障。
(實施例9)
製造一薄膜電晶體，並可使用於一像素部分中且同時於一驅動器電路中之薄膜電晶體以製造一種具有顯示功能之半導體裝置(亦稱為顯示裝置)。此外，可將驅動器電路之部分或整個驅動器電路(其包括一薄膜電晶體)形成於一基底(其中形成一像素部分)上，藉此可獲得一系統上面板。
顯示裝置包括一顯示元件。可使用液晶元件(亦稱為液晶顯示元件)或發光元件(亦稱為發光顯示元件)為顯示元件。發光元件包括(於其類別中)一種其亮度係由電 流或電壓所控制之元件，且明確地包括一無機電致發光(EL)元件、有機EL元件，等等。再者，可使用一種藉由電效應以改變其對比之顯示媒體，諸如電子墨水。
此外，顯示裝置包括一面板，其中顯示元件被密封、及一模組，其中一包括控制器之IC等被安裝於該面板上。再者，一元件基底(其係相應於在顯示裝置之製造程序中完成該顯示元件前的一實施例)設有一用以供應電流至顯示元件之單元於每一複數像素中。明確地，元件基底可處於：一種其中僅形成顯示元件之一像素電極的狀態、一種在一將成為像素電極之導電膜的形成後以及在蝕刻該導電膜以形成像素電極前的狀態、或任何其他狀態。
注意：本說明書中之一顯示裝置指的是一種影像顯示裝置、一種顯示裝置、或一種光源(包括發光裝置)。此外，顯示裝置包括其類別中之下列模組：包括一連接器之模組，諸如撓性印刷電路(FPC)、捲帶式自動接合(TAB)、或捲帶式承載器封裝(TCP)；具有TAB帶或TCP帶之模組，該TAB帶或TCP帶設有一印刷佈線板於其末端上；及具有積體電路(IC)之模組，該IC係藉由晶片上玻璃(COG)法而直接安裝在顯示元件上。
將參考圖10A1、10A2及10B以描述一種液晶顯示面板之外觀及橫斷面，其為半導體裝置之一實施例。圖10A1及10A2為面板之平面圖，其中薄膜電晶體4010及4011與液晶元件4013係以密封劑4005來密封於第一基底4001與第二基底4006之間。圖10B係沿著圖10A1及 10A2中之線段M-N所取之橫斷面視圖。
密封劑4005被提供以圍繞像素部分4002及掃描線驅動器電路4004，其係設於第一基底4001上。第二基底4006係設於像素部分4002及掃描線驅動器電路4004上。因此，像素部分4002及掃描線驅動器電路4004係藉由第一基底4001、密封劑4005及第二基底4006而與一液晶層4008密封在一起。將一信號線驅動器電路4003(其係使用單晶半導體膜或多晶半導體膜而被形成於一分開備製的基底上)被安裝在第一基底4001上一不同於由密封劑4005所圍繞之區的區上。
注意：對於分開形成之驅動器電路的連接方法並無特別限制，而可使用COG法、佈線接合法、TAB法，等等。圖10A1顯示一範例，其中信號線驅動器電路4003係由COG法所安裝。圖10A2顯示一範例，其中信號線驅動器電路4003係由TAB法所安裝。
設於4001上之像素部分4002及掃描線驅動器電路4004各包括複數薄膜電晶體。圖10B顯示(當作一範例)包括於像素部分4002中之薄膜電晶體4010及包括於掃描線驅動器電路4004中之薄膜電晶體4011。絕緣層4041、4042、4020、及4021係設於薄膜電晶體4010及4011上。
包括實施例1至4中所描述之氧化物半導體層的任何高度可靠的薄膜電晶體均可被使用為薄膜電晶體4010及4011。實施例1至4中所描述的薄膜電晶體410或薄膜電 晶體499均可被使用為驅動器電路之薄膜電晶體4011。薄膜電晶體420或薄膜電晶體498均可被使用為像素之薄膜電晶體4010。於本實施例中，薄膜電晶體4010及4011為n通道薄膜電晶體。
導電層4040被設於絕緣層4021之部分上，其係重疊與驅動器電路之薄膜電晶體4011中的氧化物半導體層之通道形成區。導電層4040被設於重疊與氧化物半導體層之通道形成區的位置上，藉此可減少BT測試前與後之薄膜電晶體4011的臨限電壓之改變量。導電層4040之電位可相同或不同於薄膜電晶體4011之閘極電極層的電位。導電層4040亦可作用為第二閘極電極層。另一方面，導電層4040之電位可為GND或0V，或者導電層4040可於浮動狀態。
包括於液晶元件4013中之像素電極層4030被電連接至薄膜電晶體4010。液晶元件4013之一反電極層4031係形成於第二基底4006上。其中有像素電極層4030、反電極層4031、及液晶層4008彼此重疊的一部分係相應於液晶元件4013。注意：像素電極層4030及反電極層4031係個別設有作用為對準膜之絕緣層4032及絕緣層4033，且液晶層4008係夾製於像素電極層4030與反電極層4031之間，以絕緣層4032及4033介於其間。
注意：透光基底可被使用為第一基底4001及第二基底4006；可使用玻璃、陶瓷、或塑膠。可使用玻璃纖維強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或 丙烯酸樹脂為塑膠。
由參考數字4035所表示之柱狀間隔物係藉由一絕緣膜之選擇性蝕刻而獲得，且被提供以控制介於像素電極層4030與反電極層4031之間的距離(胞間隙)。另一方面，可使用一種球狀間隔物。反電極層4031被電連接至一形成於基底(其中形成有薄膜電晶體4010)上之共同電位線。反電極層4031及共同電位線可透過配置於該對基底間之導電粒子而被彼此電連接，其係使用共同連接部分。注意：導電粒子係包括於密封劑4005中。
另一方面，可使用展現藍相位之液晶，其無須對準膜。藍相位為液晶相位之一，其僅在膽固醇相位改變為各向同性相位之前出現，於增加膽固醇液晶之溫度時。因為藍相位僅出現在狹窄的溫度範圍內，所以液晶層4008係使用一種液晶成分(其中手性劑被混合以5重量%或更多)來形成，以增加溫度範圍。包括展現藍相位之液晶及手性劑之液晶成分具有1msec或更少的短反應時間且為光學各向同性的；因此，無須對準處理且觀看角度依存性很小。
注意：本實施例可應用於半透式液晶顯示裝置以及透射式液晶顯示裝置。
於液晶顯示裝置之範例中，一平坦化板被設於基底之外表面上(於觀看者側上)，而用於顯示元件之一上色層(濾色器)及一電極層被依序地設於基底之內表面上；另一方面，平坦化板可被設於基底之內表上。平坦化板與上 色層之層化結構不限定於本實施例之範例，而可根據平坦化板及上色層之材料或製造程序之條件來被適當地設定。此外，一作用為黑色矩陣之阻光膜可被設置，除了於顯示部分以外。
於薄膜電晶體4011中，絕緣層4041被形成以接觸與包括通道形成區之半導體層，來當作保護絕緣膜。於薄膜電晶體4010中，絕緣層4042被形成為通道保護層。絕緣層4041及4042可使用類似於實施例1中所描述之絕緣層466及476的材料及方法來形成。此外，作用為平坦化絕緣膜之絕緣層4021係覆蓋薄膜電晶體，以減少薄膜電晶體之表面不均勻。於此，藉由依據實施例1之濺射法以形成矽氧化物膜來當作絕緣層4041及4042。
絕緣層4020係形成於絕緣層4041及4042上。絕緣層4020可使用類似於實施例1中所描述之保護絕緣層403的材料及方法來形成。於此，藉由RF濺射法以形成矽氮化物膜來當作絕緣層4020。
絕緣層4021被形成為平坦化絕緣膜。絕緣層4021可使用類似於實施例1中所描述之平坦化絕緣層454的材料及方法來形成，且可使用一種抗熱有機材料，諸如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂。除了此等有機材料之外，亦得以使用低電介質常數材料(低k材料)、矽氧烷基的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等等。注意：使用這些材料所形成之複數絕緣膜可被堆疊以形成絕緣層4021。
於本實施例中，像素部分中之複數薄膜電晶體可由一氮化物絕緣膜來圍繞在一起。得以使用氮化物絕緣膜為絕緣層4020及閘極絕緣層，並提供其中絕緣層4020係接觸與閘極絕緣層之一區，以圍繞主動矩陣基底上之像素部分的至少周邊，如圖10A1、10A2、及10B所示。於此製造程序中，可防止水從外部進入。此外，可長期地防止水從外部進入，即使在裝置被完成為半導體裝置(例如，當作顯示裝置)之後；因此，可達成裝置之長期可靠度。
注意：矽氧烷基的樹脂係相應於一種包括使用矽氧烷基的材料為起始材料所形成之Si-O-Si鍵的樹脂。矽氧烷基的樹脂可包括有機族(例如，烷族或芳香基族)或氟基族為替代物。此外，有機族可包括氟基族。
對於用以形成絕緣層4021之方法並無特別限制；並且，取決於材料，下列方法或手段可被使用：濺射法、SOG法、旋塗法、浸漬法、噴塗法、或液滴排出法(例如，噴墨法、網印法、或平版印刷法)、輥塗法、簾塗法、刮刀塗法，等等。絕緣層4021之烘焙步驟亦作用為半導體層之退火，藉此可有效率地製造一半導體裝置。
像素電極層4030及反電極層4031可使用透光導電材料來形成，諸如：含鎢氧化物之氧化銦、含鎢氧化物之銦氧化鋅、含鈦氧化物之氧化銦、含鈦氧化物之銦氧化錫、銦氧化錫(ITO)、銦氧化鋅、或銦氧化錫(已加入矽氧化物)。
另一方面，包括導電高分子(亦稱為導電聚合物)之 導電成分可用於像素電極層4030及反電極層4031。使用該導電成分所形成之像素電極最好是具有每平方10000歐姆或更低之片電阻及70%或更高之光透射率(於550nm之波長)。片電阻最好是更低。此外，導電成分中所包括之導電高分子的電阻率最好是0.1Ω.cm或更低。
可使用一種所謂的π電子共軛導電聚合物來當作導電高分子。舉例而言，可使用：聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物、及兩種以上這些材料之共聚物。
再者，多種信號及電位係從FPC 4018被供應至信號線驅動器電路4003(其係分開形成的)、掃描線驅動器電路4004、或像素部分4002。
使用如液晶元件4013中所包括之像素電極層4030的相同導電膜來形成一連接終端電極4015。使用如薄膜電晶體4010及4011之源極和汲極電極層的相同導電膜來形成一終端電極4016。
連接終端電極4015係透過各向異性導電膜4019而電連接至FPC 4018中所包括的一終端。
注意：雖然圖10A1、10A2、及10B顯示其中信號線驅動器電路4003被分開地形成並安裝於第一基底4001上之範例；然而，本實施例並不限定於結構。掃描線驅動器電路亦可被分開地形成並接著安裝，或者僅有信號線驅動器電路之部分或掃描線驅動器電路之部分可被分開地形成並接著安裝。
圖19顯示一液晶顯示模組之範例，該液晶顯示模組係利用依據本說明書中所揭露之製造方法所製造的TFT基底2600而被形成為半導體裝置。
圖19顯示液晶顯示模組之範例，其中TFT基底2600與一反基底2601係以一密封劑2602來彼此固定，而一包括TFT等之像素部分2603、一包括液晶層之顯示元件2604、及一上色層2605被設於基底之間以形成一顯示區。2605為執行色彩顯示所必須的。於RGB系統中，相應於紅、綠、及藍之色彩的上色層被提供給像素。平坦化板2606及2607和一擴散板2613被設於TFT基底2600及反基底2601之外部。一光源包括冷陰極管2610及反射板2611。電路板2612係藉由一撓性佈線板2609而被連接至TFT基底2600之一佈線電路部分2608並包括一外部電路，諸如控制電路或電源電路。平坦化板與液晶可被堆疊以一阻滯板介於其間。
針對該液晶顯示模組，可使用扭轉向列(TN)模式、平面中切換(IPS)模式、邊緣場切換(FFS)模式、多域垂直對準(MVA)模式、圖案化垂直對準(PVA)模式、軸對稱對準微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式，等等。
透過上述步驟，可製造高度可靠的液晶顯示面板而成為半導體裝置。
本實施例可適當結合其他實施例中所述之任何結構而 實施。
(實施例10)
於本實施例中，將描述電子紙之範例為一種半導體裝置之實施例。
半導體裝置可被用於電子紙，其中電子墨水係由一電連接至切換元件之元件所驅動。電子紙亦稱為電泳顯示裝置(電泳顯示)且具有諸如與一般紙張相同的可讀程度、較其他顯示裝置更低的電力耗損、薄、及重量輕等優點。
電泳顯示可具有各種模式。電泳顯示含有散佈於溶劑或溶質中之複數微膠囊，其各含有正充電的第一粒子及負充電的第二粒子。藉由施加電場至微膠囊，微膠囊中之粒子便移動於彼此相反的方向並且僅顯示其聚集在一側上之粒子的顏色。注意：第一粒子及第二粒子各包括一顏料且無電場時不會移動(其可能為無色的)。
以此方式，電泳顯示係利用一所謂的介電泳效果，藉此一具有高電介質常數之基底係移動至高電場區。電泳顯示裝置無須使用液晶顯示裝置中所必須要的平坦化板。
一種其中有上述微膠囊散佈於溶劑中的解決方式稱為電子墨水。此電子墨水可被印刷於玻璃、塑膠、布、紙等表面上。再者，利用一濾色器或包括顏料之粒子的色彩顯示是可行的。
當複數上述微膠囊被適當配置於一主動矩陣基底上以被夾製於兩電極之間時，則可完成一主動矩陣顯示裝置， 且可藉由施加電場至微膠囊以執行顯示。例如，使用任一實施例1至4中之薄膜電晶體所形成的主動矩陣基底均可被使用。
注意：微膠囊中之第一粒子及第二粒子可使用下列材料之一來形成：導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電子呈色材料、及磁泳材料或任何這些材料之複合材料。
圖18顯示主動矩陣電子紙以當作半導體裝置之範例。用於半導體裝置之薄膜電晶體581可以一種類似於實施例1中所描述之薄膜電晶體的方式來形成，且為一種包括氧化物半導體層之高度可靠的薄膜電晶體。此外，實施例2至4中所描述之任何薄膜電晶體亦可被使用為本實施例中之薄膜電晶體581。
圖18中之電子紙為使用扭轉球顯示系統之顯示裝置的範例。扭轉球顯示系統指的是一種方法，其中各以黑或白上色之球形粒子被配置於第一電極層與第二電極層之間(該些電極層係用於一顯示元件)，並於該第一電極層與該第二電極層之間產生電位差以控制球形粒子之定向，藉此執行顯示。
形成於基底580上之薄膜電晶體581係一底部閘極薄膜電晶體且被覆蓋以一絕緣膜583，其係接觸與一半導體層。薄膜電晶體581之源極電極層或汲極電極層係透過一形成於絕緣層583及絕緣層585中之開口而接觸與第一電極層587，藉此使薄膜電晶體581電連接至第一電極層 587。球形粒子589被設於第一電極層587與一形成在基底596上的第二電極層588之間。每一球形粒子589包括一黑色區590a、白色區590b、及一空腔594，其係填充以液體於黑色區590a及白色區590b周圍。於球形粒子589周圍之空間係填充以填料595(諸如樹脂)。第一電極層587係相應於像素電極，而第二電極層588係相應於共同電極。第二電極層588被電連接至一設於基底(其中形成有薄膜電晶體581)上之共同電位線。利用一共同連接部分，第二電極層588與共同電位線可透過設於該對基底間之導電粒子而被彼此電連接。
替代地，得以使用電泳元件以取代扭轉球。使用具有直徑約10μm至200μm之微膠囊，其中透明液體、正充電的白色微粒、及負充電的黑色微粒被囊封。在設於第一電極層與第二電極層之間的微膠囊中，當電場係由第一電極層及第二電極層所供應時，白色微粒及黑色微粒係移動於相反方向，藉此可顯示白色或黑色。使用此原則之顯示元件為電泳顯示元件，而使用電泳顯示元件之裝置一般稱為電子紙。電泳顯示元件具有較液晶顯示元件更高的反射率；因此，無須輔助光，電力耗損低，且可於昏暗處所辨識顯示部分。此外，即使當未供應電力至顯示部分時，仍可維持已被顯示之影像。因此，即使具有顯示功能之半導體裝置(其被簡稱為顯示裝置或設有顯示裝置之半導體裝置)被保持遠離電波來源，仍可儲存一已顯示的影像。
透過上述步驟，可製造一種高度可靠的電子紙為半導 體裝置。
本實施例可適當結合其他實施例中所述之任何結構而實施。
(實施例11)
將描述發光顯示裝置之範例為一種半導體裝置。於此描述一利用電致發光之發光元件以當作一顯示裝置中所包括之顯示元件。利用電致發光之發光元件係依據發光材料為有機化合物或無機化合物而被分類。通常，前者被稱為有機EL元件而後者被稱為無機EL元件。
於有機EL元件中，藉由施加電壓至發光元件，電子和電洞係個別從一對電極被注入一含有發光有機化合物之層中，而因此電流流動。載子(電子與電洞)被重組，而因此發光有機化合物被激發。當發光有機化合物從激發狀態回復至接地狀態時，便發出光。由於此機制，此發光元件被稱為電流激發發光元件。
無機EL元件係依據其元件結構而被分類為散佈型無機EL元件及薄膜無機EL元件。散佈型無機EL元件包括一發光層，其中發光材料之粒子被散佈於黏結劑中，且其發光機制為利用一施體位準及一受體位準之施體-受體重組型發光。薄膜無機EL元件具有一種結構，其中一發光層係夾製於電介質層之間，該些電介質層被進一步夾製於電極之間，且其發光機制為利用金屬離子之內殼電子變遷的局部化型發光。注意：於此，有機EL元件被描述為發 光元件。
圖12顯示可應用數位時間灰階驅動之像素結構的範例，以當作半導體裝置之範例。
描述一種應用數位時間灰階驅動之像素的結構及操作。於此，一像素包括兩個n通道電晶體，其中各有一氧化物半導體層被用於通道形成區。
像素6400包括一切換電晶體6401、一用以驅動發光元件之電晶體6402(於下文中稱為驅動電晶體6402)、一發光元件6404、及一電容6403。切換電晶體6401之閘極係連接至一掃描線6406。切換電晶體6401之一第一電極(源極電極與汲極電極之一)被連接至一信號線6405。切換電晶體6401之一第二電極(源極電極與汲極電極之另一)被連接至驅動電晶體6402之閘極。驅動電晶體6402之閘極係透過電容6403而被連接至一電力供應線6407。驅動電晶體6402之第一電極被連接至電力供應線6407。驅動電晶體6402之第二電極被連接至發光元件6404之第一電極(像素電極)。發光元件6404之第二電極係相應於一共同電極6408。共同電極6408被連接至一設於相同基底上之共同電位線。
發光元件6404之第二電極(共同電極6408)被設為低電力供應電位。注意：低電力供應電位係低於高電力供應電位，其被設定至電力供應線6407。例如，GND或0V可被設為低電力供應電位。介於高電力供應電位與低電力供應電位之間的電位差被施加至發光元件6404，以致 電流流經發光元件6404，藉此發光元件6404發光。為了使發光元件6404發光，設定各電位以致介於高電力供應電位與低電力供應電位之間的電位差係高於或等於發光元件6404之前向臨限電壓。
注意：驅動電晶體6402之閘極電容可被使用為電容6403之替代，於此情況下可省略電容6403。驅動電晶體6402之閘極電容可被形成於通道區與閘極電極之間。
於利用電壓輸入電壓驅動方法之情況下，一視頻信號被輸入至驅動電晶體6402之閘極以致驅動電晶體6402係處於充分開啟或關閉的兩狀態之任一下。換言之，驅動電晶體6402係操於線性區。因為驅動電晶體6402係操於線性區，所以高於電力供應線6407之電壓的電壓被施加至驅動電晶體6402之閘極。注意：高於或等於電力供應線電壓與驅動電晶體6402之Vth的總和之電壓被施加至信號線6405。
於利用類比灰階方法以取代數位時間灰階方法之情況下，如圖12中所示之相同像素結構可藉由改變信號輸入而被使用。
於執行類比灰階驅動之情況下，高於或等於發光元件6404之前向電壓與驅動電晶體6402之Vth的總和之電壓被施加至驅動電晶體6402之閘極。發光元件6404之前向電壓係稱為能獲得理想亮度之電壓，並指示至少一前向臨限電壓。輸入驅動電晶體6402在飽和區中所操作之視頻信號，以致電流可被供應至發光元件6404。為了於飽和 區中操作驅動電晶體6402，電力供應線6407之電位被設為高於驅動電晶體6402之閘極電位。當使用一類比視頻信號時，一相應於視頻信號之電流被供應至發光元件6404，藉此可執行類比灰階驅動。
注意：像素結構並不限定於圖12所示者。例如，可將開關、電阻、電容、電晶體、邏輯電路等等加至圖12中所示之像素。
接下來，將參考圖13A至13C以描述一發光元件之結構。於此，將使用n通道驅動TFT為範例以描述一像素之橫斷面結構。圖13A、13B、及13C中所示之半導體裝置中所使用的驅動TFT 7001、7011、及7021可被形成以一種類似於實施例1中所述之薄膜電晶體的方式，且為各包括一氧化物半導體層之高度可靠的薄膜電晶體。替代地，實施例2至4中所述之任何薄膜電晶體均可被使用為驅動TFT 7001、7011、及7021。
為了提取從發光元件所發出的光，至少陽極與陰極之一需為透明的。一薄膜電晶體及一發光元件被形成於一基底上。發光元件可具有頂部發射結構，其中光係透過與基底相反之表面而被提取；底部發射結構，其中光係透過基底側上之表面而被提取；或雙發射結構，其中光係透過與基底相反之表面及基底側上之表面而被提取。像素結構可被應用於具有任何這些發射結構之發光元件。
將參考圖13A以描述具有頂部發射結構之發光元件。
圖13A為其中驅動TFT 7001是n通道TFT且射出自 發光元件7002之光通過陽極7005的情況之像素的橫斷面視圖。於圖13A中，發光元件7002之陰極7003被電連接至驅動TFT 7001，且發光層7004及陽極7005係以此順序被堆疊於陰極7003上。陰極7003可使用多種導電材料(只要其具有低工作函數並反射光線)來形成。例如，最好是使用Ca,Al,MgAg,AlLi等等。發光層7004可使用單一層或堆疊之複數層來形成。於使用複數層以形成發光層7004之情況下，電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層係依此順序被堆疊於陰極7003上。注意：不一定要形成所有這些層。陽極7005之形成係使用透光導電膜，例如，含鎢氧化物之氧化銦、含鎢氧化物之銦氧化鋅、含鈦氧化物之氧化銦、含鈦氧化物之銦氧化錫、銦氧化錫(ITO)、銦氧化鋅、或銦氧化錫(已加入矽氧化物)。
此外，隔板7009被設於陰極7003與相鄰像素中的陰極7008之間，以覆蓋陰極7003及7008之邊緣部分。隔板7009可使用聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂等有機樹脂；無機絕緣膜；或有機聚矽氧烷來形成。特別有利的是使用光敏樹脂材料來形成隔板7009，以致其側表面為具有連續彎曲之傾斜表面。當光敏樹脂材料被用於隔板7009時，可省略一形成抗蝕劑遮罩之步驟。
其中有發光層7004被夾製於陰極7003與陽極7005之間的區為發光元件7002。於圖13A所示之像素中，光 係從發光元件7002被射出至陽極7005側，如箭號所指示者。
接下來，將參考圖13B以描述一具有底部發射結構之發光元件。圖13B為其中驅動TFT 7011是n通道TFT且光係從發光元件7012射出至陰極7013側的情況下之像素的橫斷面視圖。於圖13B中，發光元件7012之陰極7013被形成於一電連接至驅動TFT 7011之透光導電膜7017上，且發光層7014及陽極7015係以此順序被堆疊於陰極7013上。注意：一用以反射或阻擋光線之阻光膜7016可被形成以覆蓋陽極7015，於其中陽極7015具有透光性質之情況下。陰極7013可使用多種如圖13A之情況下的導電材料(只要其具有低工作函數)來形成。注意：陰極7013被形成至一厚度，使光線可被傳輸通過該厚度(最好是約5nm至30nm)。例如，20nm厚之鋁膜可被使用為陰極7013。如同於圖13A之情況，發光層7014可使用單一層或堆疊之複數層來形成。陽極7015不需要透光但可使用如圖13A之情況下的透光導電材料。針對阻光膜7016，可使用(例如)反射光線之金屬等；然而，阻光膜7016並不限定為金屬膜。例如，可使用一種已加入黑色顏料之樹脂等。
此外，隔板7019被設於導電膜7017與相鄰像素中的導電膜7018之間，以覆蓋導電膜7017及7018之邊緣部分。隔板7019可使用聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚 矽氧烷來形成。特別有利的是使用光敏樹脂材料來形成隔板7019，以致其側表面為具有連續彎曲之傾斜表面。當光敏樹脂材料被用於隔板7019時，可省略一形成抗蝕劑遮罩之步驟。
其中有發光層7014被夾製於陰極7013與陽極7015之間的區為發光元件7012。於圖13B所示之像素中，光係從發光元件7012被射出至陰極7013側，如箭號所指示者。
接下來，將參考圖13C以描述一具有雙發射結構之發光元件。於圖13C中，一發光元件7022之陰極7023被形成於一電連接至驅動TFT 7021之透光導電膜7027上，且發光層7024及陽極7025係以此順序被堆疊於陰極7023上。如圖13A之情況，陰極7023可使用多種導電材料之任一種(只要其具有低工作函數)來形成。注意：陰極7023被形成至一厚度，使光線可被傳輸通過該厚度。例如，20nm厚之鋁膜可被使用為陰極7023。如同於圖13A之情況，發光層7024可使用單一層或堆疊之複數層來形成。陽極7025但可使用如圖13A之情況下的透光導電材料來形成。
此外，隔板7029被設於導電膜7027與相鄰像素中的導電膜7028之間，以覆蓋導電膜7027及7028之邊緣部分。隔板7029可使用聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷來形成。特別有利的是使用光敏樹脂材料來形成隔 板7029，以致其側表面為具有連續彎曲之傾斜表面。當光敏樹脂材料被用於隔板7029時，可省略一形成抗蝕劑遮罩之步驟。
其中有陰極7023、發光層7024、及陽極7025彼此重疊之一部分為發光元件7022。於圖13C所示之像素中，光係從發光元件7022被射出至陽極7025側及陰極7023側，如箭號所指示者。
注意：雖然於此係描述有機EL元件為發光元件，但無機EL元件亦可被設為發光元件。
注意：所描述之範例係其中控制發光元件之驅動的薄膜電晶體(驅動TFT)被電連接至發光元件；替代地，亦可利用一種結構，其中用於電流控制之TFT被連接於驅動TFT與發光元件之間。
注意：半導體裝置之元件不限定於圖13A至13C中所顯示者，而可根據本說明書中所揭露之技術被修改以各種方式。
接下來，將參考圖11A及11B以描述一種發光顯示面板(亦稱為發光面板)之外觀及橫斷面，其為半導體裝置之一實施例。圖11A為面板之平面圖，其中形成於第一基底上之薄膜電晶體與發光元件係以密封劑4005來密封於第一基底與第二基底之間。圖11B係沿著圖11A中之線段H-I所取之橫斷面視圖。
密封劑4505被提供以圍繞像素部分4502、信號線驅動器電路4503a和4503b、及掃描線驅動器電路4504a和 4504b，其係設於第一基底4501上。此外，第二基底4506係設於像素部分4502、信號線驅動器電路4503a和4503b、及掃描線驅動器電路4504a和4504b上。因此，像素部分4502、信號線驅動器電路4503a和4503b、及掃描線驅動器電路4504a和4504b係藉由第一基底4501、密封劑4505及第二基底4506而與一填料4507密封在一起。以此方式，最好是以一保護膜(諸如疊層膜或紫外線可硬化樹脂膜)或一覆蓋材料(其具有高氣密及少量除氣)來封裝(密封)以致面板不暴露至外部空氣。
像素部分4502、信號線驅動器電路4503a和4503b、及掃描線驅動器電路4504a和4504b(其被形成於第一基底4501上)各包括複數薄膜電晶體。圖11B顯示包括於像素部分4502中之薄膜電晶體4510及包括於信號線驅動器電路4503a中之薄膜電晶體4509，當作一範例。
包括實施例1至4中所描述之氧化物半導體層的任何高度可靠的薄膜電晶體均可被使用為薄膜電晶體4509及4510。實施例1至4中所描述的薄膜電晶體410或薄膜電晶體499均可被使用為驅動器電路之薄膜電晶體4509。薄膜電晶體420或薄膜電晶體498均可被使用為像素之薄膜電晶體4010。於本實施例中，薄膜電晶體4509及4510為n通道薄膜電晶體。
導電層4540被設於絕緣層4544之部分上，其係重疊與驅動器電路之薄膜電晶體4599中的氧化物半導體層之通道形成區。導電層4540被設於重疊與氧化物半導體層 之通道形成區的位置上，藉此可減少BT測試前與後之薄膜電晶體4509的臨限電壓之改變量。導電層4540之電位可相同或不同於薄膜電晶體4509之閘極電極層的電位。導電層4540亦可作用為第二閘極電極層。另一方面，導電層4540之電位可為GND或0V，或者導電層4540可於浮動狀態。
於薄膜電晶體4509中，絕緣層4541被形成以接觸與包括通道形成區之半導體層，來當作保護絕緣膜。於薄膜電晶體4510中，絕緣層4542被形成為通道保護層。絕緣層4541及4542可使用類似於實施例1中所描述之氧化物絕緣層416及426的材料及方法來形成。此外，作用為平坦化絕緣膜之絕緣層4544係覆蓋薄膜電晶體，以減少薄膜電晶體之表面不均勻。於此，藉由依據實施例1之濺射法以形成矽氧化物膜來當作絕緣層4541及4542。
再者，絕緣層4543係形成於絕緣層4541及4542上。絕緣層4543可使用類似於實施例1中所描述之保護絕緣層403的材料及方法來形成。於此，藉由RF濺射法以形成矽氮化物膜來當作絕緣層4543。
絕緣層4544被形成為平坦化絕緣膜。絕緣層4544可使用類似於實施例1中所描述之平坦化絕緣層404的材料及方法來形成。於此，丙烯酸被使用於丙烯酸。
於本實施例中，像素部分中之複數薄膜電晶體可由一氮化物絕緣膜來圍繞在一起。得以使用氮化物絕緣膜為絕緣層4543及閘極絕緣層，並提供其中絕緣層4543係接觸 與閘極絕緣層之一區，以圍繞主動矩陣基底上之像素部分的至少周邊，如圖11A及11B所示。於此製造程序中，可防止水從外部進入。此外，可長期地防止水從外部進入，即使在裝置被完成為半導體裝置(例如，當作顯示裝置)之後；因此，可達成裝置之長期可靠度。
參考數字4511代表一發光元件。第一電極層4517(其為包括於發光元件4511中之像素電極)被電連接至薄膜電晶體4510之源極電極層或汲極電極層。注意：發光元件4511之結構不限定於第一電極層4517、電致發光層4512、及第二電極層4513之層化結構。發光元件4511之結構可根據其中光線所被提取自發光元件4511之方向等等而被適當地改變。
隔板4520係有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成。特別有利的是使用光敏樹脂材料來形成隔板4520，且一開口被形成於第一電極層4517之上，以致該開口之一側壁被形成為具有連續彎曲之傾斜表面。
電致發光層4512可被形成為單一層或者堆疊之複數層。
一保護膜可被形成於第二電極層4513及隔板4520上，以防止氧、氫、水、二氧化碳等進入發光元件4511。可形成矽氮化物膜、矽氮化物氧化物膜、DLC膜等等以當作保護膜。
此外，各種信號及電位係從FPC 4518a及4518b被供應至信號線驅動器電路4503a和4503b、及掃描線驅動器 電路4504a和4504b、及像素部分4502。
使用如發光元件4511中所包括之第一電極層4517的相同導電膜來形成一連接終端電極4515，並使用如薄膜電晶體4509及4510中所包括之源極和汲極電極層的相同導電膜來形成一終端電極4516。
連接終端電極4515係透過各向異性導電膜4519而電連接至FPC 4518a中所包括的一終端。
置於其中光被提取自發光元件4511之方向的第二基底需具有透光性質。於該情況下，諸如玻璃板、塑膠板、聚合物膜、或丙烯酸膜等透光材料被用於第二基底。
除了惰性氣體(諸如氮及氬之外)可使用紫外線可硬化樹脂或熱固樹脂以當作填料4507。例如，可使用聚氯乙烯(PVC)、聚醯亞胺、環氧樹脂、矽樹脂、聚乙烯丁醛(PVB)、或乙烯-醋酸乙烯酯共聚物(EVA)。例如，氮被使用於填料。
假如需要的話，可適當地提供一光學膜，諸如偏振板、圓偏振板(包括橢圓偏振板)、阻滯板(四分之一波板或半波板)、或濾色器可被適當地設於發光元件之發光表面上。此外，偏振板或圓偏振板可設有抗反射膜。例如，可執行防眩光處理，藉此使反射光可藉由表面上之突起及凹陷而被擴散以減少眩光。
使用單晶半導體膜或多晶半導體膜而被形成於一分開備製之基底上的驅動器電路可被安裝為信號線驅動器電路4503a和4503b及掃描線驅動器電路4504a和4504b。替 代地，僅有信號線驅動器電路或其部分、或者僅有掃描線驅動器電路或其部分可被分開地形成並安裝。本實施例並不限定於圖11A及11B中所示之結構。
透過上述步驟，可製造高度可靠的發光顯示裝置(顯示面板)而成為半導體裝置。
本實施例可適當結合與其他實施例中所述之任何結構而實施。
(實施例12)
本說明書中所揭露之半導體裝置可被應用於電子紙。電子紙可被用於所有領域中之電子裝置(只要其顯示資料)。例如，電子紙可被應用於電子書閱讀器(電子書)、海報、車輛(諸如火車)中的廣告、或諸如信用卡等各種卡的顯示。圖20顯示電子裝置之一範例。
圖20顯示一電子書閱讀器2700。例如，電子書閱讀器2700包括兩個殼體：殼體2701及殼體2703。殼體2701及殼體2703係以一鉸鏈2711來結合以致電子書閱讀器2700可以鉸鏈2711為軸來開啟或關閉。此一結構致能電子書閱讀器2700操作如紙張書本。
一顯示部分2705及一顯示部分2707係個別地納入殼體2701及殼體2703。顯示部分2705及顯示部分2707可顯示一影像或不同影像。於其中顯示部分2705及顯示部分2707顯示不同影像之情況下，例如，右側上之顯示部分(圖20中之顯示部分2705)可顯示文字，而左側上之 顯示部分(圖20中之顯示部分2707)可顯示圖形。
圖20顯示一範例，其中殼體2701設有一操作部分等等。例如，殼體2701設有一電源開關2721、操作鍵2723、一揚聲器2725，等等。可以操作鍵2723來翻頁。注意：鍵盤、指向裝置等可被設於如殼體之顯示部分的相同表面上。此外，一外部連接終端(耳機終端、USB終端、可連接至諸如AC轉接器及USB纜線等多種纜線之終端，等等)、一記錄媒體插入部分，等等可被設於殼體之背表面或側表面上。此外，電子書閱讀器2700可具有電子字典之功能。
電子書閱讀器2700可被組態成無線地傳送及接收資料。透過無線通訊，可從電子書伺服器購買或下載所欲的書本資料等。
(實施例13)
本說明書中所揭露之半導體裝置可被應用於多種電子裝置(包括遊戲機)。此等電子裝置之範例為電視機(亦稱為電視或電視接收器)、監視器或電腦等、相機(諸如數位相機或數位攝影機)、數位相框、行動電話手機(亦稱為行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、大尺寸遊戲機(諸如彈珠台機器)，等等。
圖21A顯示一電視機9600。於電視機9600中，顯示部分9603被納入殼體9601中。顯示部分9603可顯示影 像。於此，殼體9601係由一支架9605所支撐。
電視機9600可以殼體9601之操作開關或分離的遙控器9610來操作。可利用遙控器9610之操作鍵9609來切換頻道及控制音量，藉此可控制一顯示於顯示部分9603上之影像。此外，遙控器9610可設有一顯示部分9607，用以顯示輸出自遙控器9610之顯示資料。
注意：電視機9600設有一接收器、一數據機，等等。利用該接收器，可接收一般的TV廣播。此外，當顯示裝置經由數據機而有線或無線地連接至通訊網路時，可執行單向(從傳送器至接收器)或雙向(介於傳送器與接收器之間或介於不同接收器之間)資訊通訊。
圖21B顯示一數位相框9700。例如，於數位相框9700中，顯示部分9703被納入殼體9701中。顯示部分9703可顯示多種影像。例如，顯示部分9703可顯示從數位相機等所取得之影像的資料並作用為一般相框。
注意：數位相框9700設有一操作部分、一外部連接終端(USB終端、可連接至諸如USB纜線等多種纜線之終端，等等)、一記錄媒體插入部分，等等。雖然這些組件可設於如顯示部分之相同表面上，但最好是將其設於側表面或背表面上以利設計美學。例如，一記憶體(其係儲存從數位相機所取得之影像資料)被插入數位相框9700之記錄媒體插入部分中且資料被載入，藉此可顯示影像於顯示部分9703上。
數位相框9700可被組態成無線地傳送及接收資料。 透過無線通訊，所欲的影像資料可被載入以供顯示。
圖22A係一可攜式遊戲機且係由殼體9881及殼體9891(其係以一接合部分9893連接)之兩殼體所構成，以致可攜式遊戲機可被開啟或折疊。一顯示部分9882及一顯示部分9883被個別地納入殼體9881及殼體9891。此外，圖22A中所示之可攜式遊戲機設有一揚聲器部分9884、一記錄媒體插入部分9886、一LED燈9890、輸入機構(操作鍵9885、連接終端9887、感測器9888(其具有測量力、位移、位置、速度、加速、角速度、旋轉數、距離、光、液體、磁性、溫度、化學物、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流動率、濕度、梯度、震動、味道、或紅外線)、及麥克風9889)，等等。無須贅述，可攜式遊戲機之結構並不限定於上述且可利用其他設有本說明書中所揭露之至少一半導體裝置的結構。可攜式遊戲機可適當地包括一額外附件。圖22A中所示之可攜式遊戲機具有讀取記錄媒體中所儲存之程式或資料以將其顯示於顯示部分上的功能；以及藉由無線通訊來與另一可攜式遊戲機共享資料的功能。注意：圖22A中所示之可攜式遊戲機的功能並不限定於那些上述者，且可攜式遊戲機可具有多種功能。
圖22B顯示一老虎機9900，其為大尺寸的遊戲機。於老虎機9900中，一顯示部分9903係納入一殼體9901中。此外，老虎機9900包括一操作機構，諸如開始拉桿或停止開關、錢幣槽、揚聲器，等等。無須贅述，老虎機 9900之結構不限定於上述而可利用其他設有本說明書中所揭露之至少一半導體裝置的結構。老虎機9900可適當地包括一額外附件。
圖23A係顯示一可攜式電腦之範例。
於圖23A所示之可攜式電腦中，具有顯示部分9303之頂部殼體9301及具有鍵盤9304之底部殼體9302可藉由關閉一連接頂部殼體9301與底部殼體9302之鉸鏈單元而彼此重疊。因此，於圖23A所示之可攜式電腦被便利地攜帶。此外，於使用鍵盤以輸入資料之情況下，鉸鏈單元被開啟以致使用可觀看顯示部分9303來輸入資料。
底部殼體9302包括一指向裝置9306以利可執行輸入，除了鍵盤9304之外。當顯示部分9303為觸控面板時，使用可藉由接觸顯示部分之部分而輸入資料。底部殼體9302包括一算術功能部分，諸如CPU或硬碟。此外，底部殼體9302包括一外部連接埠9305以供另一裝置(例如，符合USB之通訊標準的通訊纜線)被插入。
頂部殼體9301進一步包括一顯示部分9307，其可藉由被滑入而被裝入頂部殼體9301。利用顯示部分9307，可實現大型顯示螢幕。此外，使用者可調整可裝卸顯示部分9307之螢幕的角度。假如可裝卸顯示部分9307為觸控面板，則使用者可藉由接觸顯示部分9307之部分而輸入資料。
顯示部分9303或可裝卸顯示部分9307係使用諸如液晶顯示面板或發光顯示面板(使用有機發光元件、無激發 光元件等等)等影像顯示裝置來形成。
此外，圖23A中所示之可攜式電腦可設有一接收器等並可接收TV廣播以顯示影像於顯示部分9303或顯示部分9307上。使用者可藉由滑動並暴露顯示部分9307及調整其角度而以顯示部分9307之整個螢幕來觀看TV廣播，並關閉其連接頂部殼體9301與顯示部分9303之鉸鏈單元。於此情況下，鉸鏈單元不被開啟且不於顯示部分9303上執行顯示。此外，執行僅有用於顯示TV廣播之電路的啟動。因此，減小電力耗損，其對於電池容量有限之可攜式電腦是很有用的。
圖23B為一種使用者可配戴於手腕上(如手錶)之行動電話範例的透視圖。
行動電話形成有一主體(其包括一包括至少電話功能之通訊裝置、及一電池)；一腕帶部分9204(其致能主體被配戴於手腕上)；一調整部分9205(用以調整腕帶部分9204以適合手腕)；一顯示部分9201；一揚聲器9207；及一麥克風9208。
此外，主體包括操作開關9203。操作開關9203可作用為(例如)用以開始網際網路之程式(當按壓時)的開關(除了作用為電源開關外)、用以切換顯示之開關、用於指示開始擷取影像之開關，等等；並可被組態成具有個別的功能。
使用者可藉由：以手指或輸入筆接觸顯示部分9201、操作操作開關9203、或將聲音輸入麥克風9208來 將資料輸入此行動電話。於圖23B中，顯示按鈕9202係顯示於顯示部分9201上。使用者可藉由以手指等接觸顯示按鈕9202來輸入資料。
此外，主體包括一相機部分9206，其包括一具有將物體之影像(其係透過相機鏡頭而形成)轉換為電子影像信號的功能之影像拾取機構。注意：不一定需要提供相機部分。
圖23B中所示之行動電話設有TV廣播等之接收器，並可藉由接收TV廣播而顯示一影像於顯示部分9201上。此外，行動電話設有一諸如記憶體等記憶體裝置，並可將TV廣播記錄於記憶體中。圖23B中所示之行動電話可具有收集位置資訊(諸如GPS)之功能。
一影像顯示裝置(諸如液晶顯示面板或使用有機發光元件、無機發光元件等之發光顯示面板)被使用為顯示部分9201。圖23B中所示之行動電話為小型而輕量的，且電池容量有限。為了上述原因，最好是將一種可以低電力耗損來驅動之面板使用為顯示部分9201之顯示裝置。
注意：雖然圖23B係顯示配戴於手腕上之電子裝置，但本實施例並不限定於此，只要電子裝置為可攜式即可。
(實施例14)
於本實施例中，當作半導體裝置之一模式，將參考圖24至37以描述各包括實施例1至4之任一中所描述的薄膜電晶體之顯示裝置的範例。於本實施例中，將參考圖 24至圖37以描述液晶顯示裝置之範例，於每一顯示裝置中一液晶元件被使用為顯示元件。於實施例1至4之任一中所描述的薄膜電晶體可被使用為每一TFT 628及629。TFT 628及629可透過一種類似於實施例1至4之任一中所描述的程序來製造，並可具有絕佳的電特性及高可靠度。TFT 628及TFT 629個別地包括一通道保護層608及一通道保護層611，且為反向交錯式薄膜電晶體，於其每一薄膜電晶體中有一通道形成區形成於一氧化物半導體層中。
首先，描述一種垂直對準(VA)液晶顯示裝置。VA液晶顯示裝置具有一種形式，其中係控制一液晶顯示面板之液晶分子的對準。於VA液晶顯示裝置中，液晶分子被對準以相對於面板表面之垂直方向(當未施加電壓時)。於本實施例中，特別地，一像素被劃分為一些區(子像素)，且分子在其個別區中被對準於不同方向。此被稱為多領域或多領域設計。多領域設計之液晶顯示裝置被描述如下。
圖25及圖26個別地顯示一像素電極和一反電極。圖25係一平面圖，其顯示其中形成像素電極之基底側。圖24顯示沿著圖25中之剖面線E-F所取得之橫斷面結構。圖26係一平面圖，其顯示其中形成反電極之基底側。參考那些圖形以提供描述如下。
於圖24中，一基底600(於其上形成一TFT 628、一連接至TFT 628之像素電極層624、及一儲存電容部分 630)與一反基底601(設有一反電極層640等)彼此重疊，且液晶被注入基底600與反基底601之間。
反基底601設有一上色膜636及反電極層640，且突起644被形成於反電極層640上。一對準膜648被形成於像素電極層624上，而一對準膜646被類似地形成於反電極層640及突起644上。一液晶層650被形成於基底600與反基底601之間。
TFT 628、連接至TFT 628之像素電極層624、及儲存電容部分630被形成於基底600上。像素電極層624被連接至一佈線618(透過一穿越用以覆蓋TFT 628之絕緣膜620的接觸孔623)、一佈線616、及儲存電容部分630並同時穿越一用以覆蓋絕緣膜620之絕緣膜622。實施例1至4之任一中所描述之薄膜電晶體均可被適當地使用為TFT 628。此外，儲存電容部分630包括第一電容佈線604(其係形成於如TFT 628之閘極佈線602的相同時刻)、及第二電容佈線617(其係形成於如佈線616及618的相同時刻)。
像素電極層624、液晶層650、及反電極層640彼此重疊，藉此形成一液晶元件。
圖25顯示基底600上之一平面結構。像素電極層624係使用實施例1中所描述之材料來形成。像素電極層624設有狹縫625。狹縫625被提供以控制液晶之對準。
一TFT 629、一連接至TFT 629之像素電極層626、及一儲存電容部分631(其係顯示於圖25中)可個別以 類似於TFT 628、像素電極層624、及儲存電容部分630之方式來形成。TFT 628及629兩者均連接至佈線616。此液晶顯示面板之一像素包括像素電極層624及626。像素電極層624及626構成子像素。
圖26顯示反基底側之平面結構。反電極層640被形成於一阻光膜632上。反電極層640最好是使用一種類似於像素電極層624之材料來形成。控制液晶之對準的突起644被形成於反電極層640上。注意：於圖26中，形成於基底600上之像素電極層624及626係由虛線所表示，且反電極層640與像素電極層624及626彼此重疊。
圖27顯示此像素結構之一等效電路。TFT 628及629兩者均連接至閘極佈線602及佈線616。於該情況下，當第一電容佈線604與電容佈線605之電位彼此不同時，則液晶元件651及652之操作可改變。換言之，液晶之對準被精確地控制且觀看角度係藉由電容佈線604及605之電位的分別控制而增加。
當施加電壓至設有狹縫625之像素電極層624時，一扭曲電場(傾斜電場)被產生於狹縫625附近。反基底601側上之突起644及狹縫625被交替地配置，以致有效地產生傾斜電場以控制液晶之對準，藉此液晶之對準方向係根據其位置而變。換言之，液晶顯示面板之觀看角度係藉由多領域而增加。
接下來，將參考圖28至31以描述一不同於上述裝置之VA液晶顯示裝置。
圖28及圖29顯示一VA液晶顯示面板之像素結構。圖29為600之平面圖。圖28顯示沿著圖29中之剖面線Y-Z所取得之橫斷面結構。
於此像素結構中，複數像素電極被設於一像素中，且一TFT係連接至每一像素電極。複數TFT係由不同的閘極信號所驅動。換言之，於一多領域像素中供應至個別像素電極之信號被彼此獨立地控制。
一像素電極層624係透過佈線618而連接至TFT 628，其係透過一穿越絕緣膜620及622之接觸孔623。像素電極層626係透過佈線619而連接至TFT 629，其係透過一穿越絕緣膜620及622之接觸孔627。TFT 628之閘極佈線602係分離自TFT 629之閘極佈線603，以致可供應不同的閘極信號。另一方面，一作用為資料線之佈線616係由TFT 628及629所共用。實施例1至4之任一中所描述的薄膜電晶體均可適當地被使用為每一TFT 628及629。注意：一閘極絕緣膜606係形成於閘極佈線602、閘極佈線603、及電容佈線690之上。
像素電極層624之形狀係不同於像素電極層626之形狀，且像素電極層626被形成以圍繞其展開成V形狀之像素電極層624的外部側。由TFT 628施加至像素電極層624之電壓係不同於一由TFT 629施加至像素電極層626之電壓，藉此控制液晶之對準。圖31顯示此像素結構之等效電路。TFT 628係連接至閘極佈線602，而TFT 629係連接至閘極佈線603。TFT 628及629兩者均被連接至 佈線616。當不同的閘極信號被供應至閘極佈線602及603時，液晶元件651及652之操作可改變。換言之，TFT 628及629之操作被分別地控制以精確地控制液晶元件651及652中之液晶的對準，其導致較寬的觀看角度。
反基底601設有一上色膜636及反電極層640。一平坦化膜637被形成於上色膜636與反電極層640之間以防止液晶之對準失序。圖30顯示反基底側之平面結構。反電極層640係由不同像素所共用的電極，且形成狹縫641。像素電極層624及626側上之狹縫641及狹縫625被交替地配置，以致有效地產生傾斜電場，藉此可控制液晶之對準。因此，液晶之對準可變化於不同位置，其導致較寬的觀看角度。注意：於圖30中，形成於基底600上之像素電極層624及626係由虛線所表示，且反電極層640與像素電極層624及626係彼此重疊。
一對準膜648係形成於像素電極層624及像素電極層626之上，且反電極層640係類似地設有一對準膜646。一液晶層650被形成於基底600與反基底601之間。像素電極層624、液晶層650、及反電極層640係彼此重疊以形成第一液晶元件。像素電極層626、液晶層650、及反電極層640係彼此重疊以形成第二液晶元件。圖28、圖29、圖30、及圖31中所示之顯示面板的結構係一種多領域結構，其中第一液晶元件及第二液晶元件係設於一像素中。
接下來，描述水平電場模式下之液晶顯示裝置。於水 平電場模式下，電場被施加係相對於一胞中之液晶分子的水平方向，藉此驅動液晶以展現灰階。此方法容許觀看角度增加約180度。水平電場模式下之液晶顯示裝置被描述如下。
於圖32中，一基底600(其上形成電極層607、TFT 628、及連接至TFT 628之像素電極層624)係重疊與一反基底601，且液晶被注入基底600與反基底601之間。反基底601設有一上色膜636、一平坦化膜637，等等。注意：反電極並非設於反基底601側上。此外，一液晶層650係形成於基底600與反基底601之間，以對準膜646及648位於其間。
電極層607及一連接至電極層607之電容佈線604、以及TFT 628被形成於基底600之上。電極層607可使用一種類似於實施例1至4中所描述之像素電極層427的材料來形成。電容佈線604可被形成於如TFT 628之閘極佈線602的相同時刻。實施例1至5之任一中所描述的薄膜電晶體可被使用為TFT 628。607被幾乎劃分以像素形式。注意：一閘極絕緣膜606係形成電極層607及電容佈線604之上。
TFT 628之佈線616及618被形成於閘極絕緣膜606之上。佈線616係一資料線，透過該資料線一視頻信號係行進、延伸於液晶顯示面板中之一方向、被連接至TFT 628之源極或汲極區、且作用為源極與汲極電極之一。佈線618係作用為源極與汲極電極之另一且被連接至像素電 極層624。
一絕緣膜620被形成於佈線616及618之上。於該絕緣膜620上，像素電極層624被形成以透過絕緣膜620中所形成之接觸孔而連接至佈線618。像素電極層624係使用類似於實施例1中所描述之像素電極層的材料來形成。
以此方式，TFT 628及連接至TFT 628之像素電極層624被形成於基底600之上。注意：一儲存電容係形成有電極層607、閘極絕緣膜606、絕緣膜620、及像素電極層624。
圖33係一平面視圖，其顯示像素電極之結構。圖32顯示沿著圖33中之剖面線0-P所取得之橫斷面結構。像素電極層624設有狹縫625。狹縫625被提供以控制液晶之對準。於該情況下，電場被產生於電極層607與像素電極層624之間。形成於電極層607與像素電極層624之間的閘極絕緣膜606之厚度為50nm至200nm，其甚小於2μm至10μm之液晶層的厚度。因此，電場被實質上產生平行於(於水平方向)基底600。液晶之對準係以此電場來控制。液晶分子係利用實質上平行於基底之方向上的電場而被水平地旋轉。於該情況下，液晶分子被水平地對準於任何狀態，而因此對比等較不受觀看角度之影響，其導致較寬的觀看角度。此外，因為電極層607及像素電極層624均為透光電極，所以可增加開口率。
接下來，描述水平電場模式下之液晶顯示裝置的一不同範例。
圖34及圖35顯示一種IPS模式下之液晶顯示裝置的像素結構。圖35為平面圖。圖34顯示沿著圖35中之剖面線V-W所取得之橫斷面結構。以下參考兩圖形以提供描述。
於圖34中，一基底600(其上形成TFT 628、及連接至TFT 628之像素電極層624)係重疊與一反基底601，且液晶被注入基底600與反基底601之間。反基底601設有一上色膜636、一平坦化膜637，等等。注意：反電極並非設於反基底601側上。一液晶層650係形成於基底600與反基底601之間，以對準膜646及648位於其間。
一共同電位線609及TFT 628被形成於基底600之上。共同電位線609可被形成於如TFT 628之閘極佈線602的相同時刻。實施例1至4之任一中所描述的薄膜電晶體可被使用為TFT 628。
TFT 628之佈線616及618被形成於閘極絕緣膜606之上。佈線616係一資料線，透過該資料線一視頻信號係行進、延伸於液晶顯示面板中之一方向、被連接至TFT 628之源極或汲極區、且作用為源極與汲極電極之一。佈線618係作用為源極與汲極電極之另一且被連接至像素電極層624。
一絕緣膜620被形成於佈線616及618之上。於該絕緣膜620上，像素電極層624被形成以透過絕緣膜620中所形成之接觸孔623而連接至佈線618。像素電極層624係使用類似於實施例1中所描述之像素電極層的材料來形 成。注意：如圖35中所示，像素電極層624被形成以使得像素電極層624及一梳狀電極(其被形成於如共同電位線609之相同時刻)可產生一水平電場。此外，像素電極層624被形成以致像素電極層624之梳齒部分及梳狀電極(其被形成於如共同電位線609之相同時刻)之梳齒部分被交替地配置。
液晶之對準係由一電場所控制，該電場係產生於一施加至像素電極層624之電位與共同電位線609之電位之間。液晶分子係利用實質上平行於基底之方向上的電場而被水平地旋轉。於該情況下，液晶分子被水平地對準於任何狀態，而因此對比等較不受觀看角度之影響，其導致較寬的觀看角度。
以此方式，TFT 628及連接至TFT 628之像素電極層624被形成於基底600之上。一儲存電容係形成有閘極絕緣膜606、共同電位線609、及電容電極615。電容電極615及像素電極層624係透過一接觸孔633而彼此連接。
接下來，描述TN模式下之液晶顯示裝置的一模式。
圖36及圖37顯示一TN模式下之液晶顯示裝置的像素結構。圖37為平面圖。圖36顯示沿著圖37中之剖面線K-L所取得之橫斷面結構。以下參考兩圖形以提供描述。
一像素電極層624係透過佈線618而連接至TFT 628，其係透過一接觸孔623。一作用為資料線之佈線616被連接至TFT 628。實施例1至4之任一中所描述的TFT 均可被使用為TFT 628。
像素電極層624係使用實施例1中所描述之像素電極層而被形成。電容佈線604可被形成於如TFT 628之閘極佈線602的相同時刻。一閘極絕緣膜606係形成於閘極佈線602及電容佈線604之上。一儲存電容係形成有閘極絕緣膜606、電容佈線604、及電容電極615。電容電極615及像素電極層624係透過一接觸孔623而彼此連接。
反基底601設有一上色膜636及反電極層640。一平坦化膜637被形成於上色膜636與反電極層640之間以防止液晶之對準失序。一液晶層650係形成於像素電極層624與反電極層640之間，以對準膜646及648位於其間。
像素電極層624、液晶層650、及反電極層640係彼此重疊，藉此形成一液晶元件。
上色膜636可被形成於基底600側上。一偏振板被裝附至基底600之表面，其係相反於設有薄膜電晶體之表面；而一偏振板被裝附至反基底601之表面，其係相反於設有反電極層640之表面。
透過上述程序，液晶顯示裝置可被製造為顯示裝置。本實施例之液晶顯示裝置具有高開口率。
(實施例15)
於本實施例中，在圖39A至39D顯示一程序之範例，其中步驟及光罩之數目係少於實施例1中所述之程序 的那些數目。除了部分步驟之外，圖39A至39D係相同於圖1A1至1C、圖2A至2E、及圖3A至3E。因此，如圖1A1至1C、圖2A至2E、及圖3A至3E中之相同部件係由相同的參考數字來表示且將省略該些部件之詳細描述。
首先，依據實施例1，一透光導電膜被形成於具有絕緣表面之基底400上，且接著閘極電極層411及421被形成於一第一光微影步驟。
接著，第一閘極絕緣層402a及第二閘極絕緣層402b被堆疊於閘極電極層411及421之上。
接下來，氧化物半導體膜430被形成至2nm至200nm之間的厚度於第二閘極絕緣層402b上(參見圖39A)。注意：圖39A係相同於圖2A。
接著，氧化物半導體膜430被處理成島狀氧化物半導體層，於第二光微影步驟中。
脫水或脫氫被執行於島狀氧化物半導體層上。用於脫水或脫氫之第一熱處理被執行在高於或等於350度C以及低於基底之應變點的溫度，最好是高於或等於400度C。於此，基底被置入一電熔爐(其為一種熱處理設備)且熱處理係於氮周圍環境中被執行於氧化物半導體層上，並接著防止水及氫混入氧化物半導體層，使該氧化物半導體層不暴露至空氣。因此，獲得氧化物半導體層431及432(參見圖39B)。注意：到此為止之步驟係相同於實施例1，且圖39B中之步驟係相同於圖2B中之步驟。
接下來，一金屬導電膜被形成於第二閘極絕緣層402b和氧化物半導體層431及432之上。之後，抗蝕劑遮罩445a及445b被形成第三光微影步驟，且金屬導電膜被選擇性地蝕刻以形成一源極電極層415a及一汲極電極層415b。當使用抗蝕劑遮罩445a及445b時，可省略實施例中之抗蝕劑遮罩433a及433b。
接著，氧化物半導體層之部分係使用抗蝕劑遮罩445a及445b而被薄化，藉此形成一具有溝槽(凹陷部分)之氧化物半導體層437(參見圖39C)。注意：在其中一薄膜電晶體作用為切換元件而並未形成溝槽(凹陷部分)於氧化物半導體層中的情況下，此蝕刻無須被執行。
接下來，抗蝕劑遮罩445a及445b被移除，用以覆蓋氧化物半導體層437之抗蝕劑遮罩438被形成於第四光微影步驟中，且氧化物半導體層432上之金屬電極層435被移除(參見圖39D)。使用鹼性蝕刻劑於選擇性蝕刻使其得以獲得圖39D中所示之狀態。當作金屬導電膜之材料，可有：選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素；含有任何這些元素當作成分的合金；及含有這些元素之組合的合金，等等。於本實施例中，Ti膜係使用為金屬導電膜，In-Ga-Zn-O基的氧化物半導體膜被使用為氧化物半導體層431及432，且氨水氫過氧化物溶液(氨水、水、及氫過氧化物溶液之混合物)被使用為蝕刻劑。
氧化物半導體層之厚度最好是小於或等於50nm以維持非晶狀態。特別地，於通道蝕刻薄膜電晶體中，在進一 步蝕刻後具有小厚度之區的厚度(亦即，通道形成區之厚度為30nm或更小)及在已完成的薄膜電晶體中具有小厚度之區的厚度為5nm至20nm之間。
此外，已完成的薄膜電晶體之通道寬度最好是0.5μm與10μm之間。
之後，圖3A至3E中所示之步驟被執行如同實施例1；一薄膜電晶體410及一薄膜電晶體420被形成，且一保護絕緣層403及一平坦化絕緣層404被形成，且接著一通達汲極電極層425b之接觸孔被形成，以及一像素電極層427及一導電層417被形成。
透過上述步驟，利用八個遮罩，可於驅動器電路及像素部分之一基底上個別地製造薄膜電晶體410及薄膜電晶體420。因此，並未增加步驟之數目，可藉由具有不同結構之電晶體的適當配置而形成多種電路於一基底上。
本實施例可任意地結合與任何其他實施例。
(實施例16)
於本實施例中，在圖40A至40C中顯示一程序之範例，其中步驟及光罩之數目係少於實施例1及15中所述之程序的那些數目。除了部分步驟之外，圖40A至40C係相同於圖1A1至1C、圖2A至2E、及圖3A至3E。因此，如圖1A1至1C、圖2A至2E、及圖3A至3E中之相同部件係由相同的參考數字來表示且將省略該些部件之詳細描述。
首先，依據實施例1，一透光導電膜被形成於具有絕緣表面之基底400上，且接著閘極電極層411及421被形成於一第一光微影步驟。
接著，第一閘極絕緣層402a及第二閘極絕緣層402b被堆疊於閘極電極層411及421之上。
接下來，氧化物半導體膜430被形成至2nm至200nm之間的厚度於第二閘極絕緣層402b上(參見圖40A)。注意：圖40A係相同於圖2A。
接著，氧化物半導體膜430被處理成島狀氧化物半導體層，於第二光微影步驟中。
脫水或脫氫被執行於島狀氧化物半導體層上。用於脫水或脫氫之第一熱處理被執行在高於或等於350度C以及低於基底之應變點的溫度，最好是高於或等於400度C。於此，基底被置入一電熔爐(其為一種熱處理設備)且熱處理係於氮周圍環境中被執行於氧化物半導體層上，並接著防止水及氫混入氧化物半導體層，使該氧化物半導體層不暴露至空氣，而獲得氧化物半導體層431及432(參見圖40B)。注意：到此為止之步驟係相同於實施例1，且圖40B中之步驟係相同於圖2B中之步驟。
接下來，一金屬導電膜被形成於第二閘極絕緣層402b和氧化物半導體層431及432之上。之後，抗蝕劑遮罩446a及446b被形成第三光微影步驟，且金屬導電膜被選擇性地蝕刻以形成一源極電極層415a及一汲極電極層415b，且氧化物半導體層432上之金屬氧化物膜被移 除(參見圖40C)。當使用抗蝕劑遮罩445a及445b時，可省略實施例中之抗蝕劑遮罩433a及433b。
在其中金屬導電膜相對於氧化物半導體層431及432的蝕刻選擇性比為高的情況下，可防止氧化物半導體層431及432於金屬導電膜之蝕刻步驟中被減少其厚度。
使用鹼性蝕刻劑於選擇性蝕刻使其得以獲得圖40C中所示之狀態。當作金屬導電膜之材料，可有：選自Al、Cr、Cu、Ta、Ti、Mo、及W之元素；含有任何這些元素當作成分的合金；及含有這些元素之組合的合金，等等。於本實施例中，Ti膜係使用為金屬導電膜，In-Ga-Zn-O基的氧化物半導體膜被使用為氧化物半導體層431及432，且氨水氫過氧化物溶液(氨水、水、及氫過氧化物溶液之混合物)被使用為蝕刻劑。
之後，圖3A至3E中所示之步驟被執行如同實施例1；一薄膜電晶體410及一薄膜電晶體420被製造，且一保護絕緣層403及一平坦化絕緣層404被形成，且接著一通達汲極電極層425b之接觸孔被形成，以及一像素電極層427及一導電層417被形成。
透過上述步驟，利用七個遮罩，可於驅動器電路及像素部分之一基底上個別地製造薄膜電晶體410及薄膜電晶體420。因此，並未增加步驟之數目，可藉由具有不同結構之電晶體的適當配置而形成多種電路於一基底上。
本實施例可任意地結合與任何其他實施例。
(實施例17)
於本實施例中，圖38顯示一範例，其中一氧化物半導體層係由氮化物絕緣膜所圍繞(當以橫斷面觀看時)。除了從上方觀看的氧化物絕緣層416之形狀、氧化物絕緣層416之邊緣部分的位置、及閘極絕緣層之結構以外，圖38係相同於圖1A1至1C。因此，如圖1A1至1C中之相同部件係由相同的參考數字來表示且將省略該些相同部件之詳細描述。
驅動器電路中之薄膜電晶體410為一種通道蝕刻薄膜電晶體並(於一具有絕緣表面之基底400上)包括閘極電極層411；由氮化物絕緣膜所形成之閘極絕緣層402；一包括至少通道形成區413、第一高電阻汲極區414a、及第二高電阻汲極區414b之氧化物半導體層；源極電極層415a；及汲極電極層415b，。此外，形成氧化物絕緣層416以覆蓋薄膜電晶體410以利接觸與通道形成區413。
氧化物絕緣層416被處理以致閘極絕緣層402之部分(其係位於薄膜電晶體410外部)被暴露，當作用為像素部分中的薄膜電晶體420之通道保護層的氧化物絕緣層426被形成於光微影步驟中時。最好是：至少氧化物絕緣層416之頂部表面的面積大於氧化物半導體層之頂部表面的面積，且氧化物絕緣層416係覆蓋薄膜電晶體410。
此外，由氮化物絕緣膜所形成之保護絕緣層403被形成以覆蓋氧化物絕緣層416之頂部表面及側表面。
第一高電阻汲極區414a被形成以一自對準方式來接 觸與源極電極層415a之底部表面。第二高電阻汲極區414b被形成以一自對準方式來接觸與汲極電極層415b之底部表面。通道形成區413係接觸與氧化物絕緣層416，具有小厚度，且為具有較第一高電阻汲極區414a及第二高電阻汲極區414b更高之電阻的區域(I型區)。
由氮化物絕緣膜所形成之閘極絕緣層402被形成以接觸與通道形成區413、第一高電阻汲極區414a、及第二高電阻汲極區414b之底部表面。
針對由氮化物絕緣膜所形成之保護絕緣層403，係使用一種無機絕緣膜，其不含有諸如水、氫離子、氧離子、及OH-等雜質並阻擋此類雜質從外部進入，例如，使用藉由濺射法所獲得之矽氮化物膜、矽氮氧化物膜、鋁氮化物膜、或鋁氮氧化物膜。
於本實施例中，當作由氮化物絕緣膜所形成之保護絕緣層403，係藉由RF濺射法以提供具有100nm之厚度的矽氮化物膜來覆蓋氧化物半導體層412之頂部表面及側表面。此外，保護絕緣層403係接觸與由氮化物絕緣膜所形成之閘極絕緣層402。
圖38中所示之結構使其得以防止水從外部進入，在形成其由氮化物絕緣膜所形成之保護絕緣層403後的製造程序中。此外，得以長期地防止水從外部進入，即使在裝置被完成為半導體裝置(例如，當作液晶顯示裝置)之後；因此，可達成裝置之長期可靠度。
此外，類似於薄膜電晶體410，於薄膜電晶體420 中，當作由氮化物絕緣膜所形成之保護絕緣層403，係使用藉由RF濺射法所形成具有100nm之厚度的矽氮化物膜來覆蓋氧化物半導體層422之頂部表面及側表面。此外，保護絕緣層403係接觸與由氮化物絕緣膜所形成之閘極絕緣層402。
本實施例中係描述一種結構，其中一薄膜電晶體係由氮化物絕緣膜所圍繞；然而，本發明之實施例並不特別限定於此結構。複數薄膜電晶體可被覆蓋以一氮化物絕緣膜，或者一像素部分中之複數薄膜電晶體可被共同地覆蓋以一氮化物絕緣膜。可提供一區域，其中保護絕緣層403與閘極絕緣層402係彼此接觸，以致一主動矩陣基底之至少像素部分被圍繞。
本實施例可任意地結合與任何其他實施例。
本申請案係基於日本專利申請案序號2009-169594(於2009年七月17日對日本專利局申請)，其整體內容被納入於此以供參考。

Claims (9)

  1. 一種半導體裝置，包含：一位於一基底上之像素部分，該像素部分包含第一電晶體；及一位於該基底上之驅動器電路部分，該驅動器電路部分包含第二電晶體，其中該第一電晶體包含：一位於該基底上之第一閘極電極層；一位於該第一閘極電極層上之第一閘極絕緣層；一位於該第一閘極絕緣層上之包括第一通道形成區的第一氧化物半導體層；一第一源極電極層和一第一汲極電極層，其係位於該第一氧化物半導體層之上，其中該第二電晶體包括：一位於該基底上之第二閘極電極層；一位於該第二閘極電極層上之第二閘極絕緣層；一位於該第二閘極絕緣層上之包括第二通道形成區的第二氧化物半導體層；一第二源極電極層和一第二汲極電極層，其係位於該第二氧化物半導體層之上，其中每一該第一氧化物半導體層和該第二氧化物半導體層包含在相同膜中之一第一區和一第二區，該第一區為該第一通道形成區或該第二通道形成區，其中該第一區之電阻係高於該第二區之電阻， 其中該第一區包含氧過度狀態之區，及其中該第二區為氧不足區。
  2. 如申請專利範圍第1項之半導體裝置，其中每一該第一閘極電極層、該第一閘極絕緣層、該第一氧化物半導體層、該第一源極電極層、該第一汲極電極層、及該第一氧化物絕緣層均具有透光性質。
  3. 一種半導體裝置，包含：一位於一基底上之像素部分，該像素部分包含第一電晶體；及一位於該基底上之驅動器電路部分，該驅動器電路部分包含第二電晶體，其中該第一電晶體包含：一位於該基底上之第一閘極電極層；一位於該第一閘極電極層上之第一閘極絕緣層；一位於該第一閘極絕緣層上之包括第一通道形成區的第一氧化物半導體層；一第一源極電極層和一第一汲極電極層，其係位於該第一氧化物半導體層之上，其中該第二電晶體包括：一位於該基底上之第二閘極電極層；一位於該第二閘極電極層上之第二閘極絕緣層；一位於該第二閘極絕緣層上之包括第二通道形成區的第二氧化物半導體層；一第二源極電極層和一第二汲極電極層，其係位 於該第二氧化物半導體層之上，其中每一該第一氧化物半導體層和該第二氧化物半導體層包含在相同膜中之一第一區和一第二區，該第一區為該第一通道形成區或該第二通道形成區，其中該第一區之電阻係高於該第二區之電阻，其中該第一區包含氧過度狀態之區，其中該第二區為氧不足區，其中該第一通道形成區係接觸與一第一氧化物絕緣層，及其中該第二通道形成區係接觸與一第二氧化物絕緣層。
  4. 如申請專利範圍第3項之半導體裝置，其中每一該第一閘極電極層、該第一閘極絕緣層、該第一氧化物半導體層、該第一源極電極層、該第一汲極電極層、及該第一氧化物絕緣層均具有透光性質。
  5. 如申請專利範圍第1或3項之半導體裝置，進一步包含一重疊與該第二通道形成區及該第二閘極電極層之導電層。
  6. 如申請專利範圍第5項之半導體裝置，其中該第二閘極電極層之第一寬度係小於該導電層之第二寬度。
  7. 如申請專利範圍第1或3項之半導體裝置，其中該第一電晶體與該第二電晶體之至少一者具有透光性質。
  8. 如申請專利範圍第1或3項之半導體裝置，其中該第二通道形成區的厚度係小於一重疊與該第二源極電極 層或該第二汲極電極層之區的厚度。
  9. 如申請專利範圍第1或3項之半導體裝置，其中該第二源極電極層和該第二汲極電極層之材料係不同於該第一源極電極層和該第一汲極電極層之材料，及其中該第二源極電極層和該第二汲極電極層之該材料為具有較該第一源極電極層和該第一汲極電極層之該材料更低的電阻之導電材料。
TW104131127A 2009-07-17 2010-07-14 半導體裝置和其製造方法 TWI629769B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-169594 2009-07-17
JP2009169594 2009-07-17

Publications (2)

Publication Number Publication Date
TW201601297A TW201601297A (zh) 2016-01-01
TWI629769B true TWI629769B (zh) 2018-07-11

Family

ID=43449287

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099123121A TWI559500B (zh) 2009-07-17 2010-07-14 半導體裝置和其製造方法
TW104131127A TWI629769B (zh) 2009-07-17 2010-07-14 半導體裝置和其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099123121A TWI559500B (zh) 2009-07-17 2010-07-14 半導體裝置和其製造方法

Country Status (4)

Country Link
US (2) US8242496B2 (zh)
JP (10) JP5417271B2 (zh)
TW (2) TWI559500B (zh)
WO (1) WO2011007677A1 (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180112107A (ko) 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101768786B1 (ko) 2009-07-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102526493B1 (ko) 2009-07-31 2023-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101707433B1 (ko) 2009-09-04 2017-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011043215A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
KR101680047B1 (ko) * 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101745747B1 (ko) * 2009-10-16 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101402294B1 (ko) * 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011077916A1 (en) 2009-12-24 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104867984B (zh) 2009-12-28 2018-11-06 株式会社半导体能源研究所 制造半导体装置的方法
WO2011086905A1 (ja) * 2010-01-13 2011-07-21 シャープ株式会社 アクティブマトリクス基板及びその製造方法
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US9023685B2 (en) 2011-02-28 2015-05-05 Sharp Kabushiki Kaisha Semiconductor device, fabrication method for the same, and display apparatus
US8772849B2 (en) * 2011-03-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US9435826B2 (en) * 2012-05-08 2016-09-06 Kla-Tencor Corporation Variable spacing four-point probe pin device and method
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI474516B (zh) * 2012-08-30 2015-02-21 Lextar Electronics Corp 覆晶式發光二極體結構及其製造方法
WO2014054329A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 素子基板及び表示装置
WO2014092116A1 (ja) * 2012-12-12 2014-06-19 シャープ株式会社 液晶表示パネル、液晶表示装置、液晶表示パネルの製造方法
KR101978789B1 (ko) * 2012-12-24 2019-05-15 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조 방법
US9366913B2 (en) 2013-02-21 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
TWI809225B (zh) * 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102099288B1 (ko) * 2013-05-29 2020-04-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20150061256A (ko) * 2013-11-27 2015-06-04 삼성디스플레이 주식회사 화소 박막트랜지스터와 구동 박막트랜지스터를 포함하는 표시기판 및 그 제조방법
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015114376A (ja) * 2013-12-09 2015-06-22 株式会社ジャパンディスプレイ 表示装置
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) * 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) * 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10483293B2 (en) 2014-02-27 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, and module and electronic appliance including the same
KR102156588B1 (ko) * 2014-06-10 2020-09-16 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조방법
KR102308621B1 (ko) * 2014-07-15 2021-10-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2016092427A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9640228B2 (en) * 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
KR102244015B1 (ko) * 2015-01-29 2021-04-27 삼성디스플레이 주식회사 게이트 구동회로를 포함하는 표시 장치
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US9781800B2 (en) 2015-05-21 2017-10-03 Infineon Technologies Ag Driving several light sources
US9974130B2 (en) * 2015-05-21 2018-05-15 Infineon Technologies Ag Driving several light sources
KR102629293B1 (ko) * 2015-11-20 2024-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
KR102430051B1 (ko) * 2015-11-27 2022-08-04 엘지디스플레이 주식회사 유기 발광 표시 장치
US10192898B2 (en) * 2016-04-08 2019-01-29 Innolux Corporation Display device including hybrid types of transistors
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN107302030B (zh) * 2016-04-08 2020-11-03 群创光电股份有限公司 显示设备
KR102627284B1 (ko) * 2016-05-12 2024-01-22 엘지디스플레이 주식회사 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치
CN110326113B (zh) * 2017-02-21 2023-01-03 夏普株式会社 驱动电路、tft基板、显示装置
WO2018221294A1 (ja) * 2017-05-31 2018-12-06 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN107168589B (zh) * 2017-07-20 2020-09-18 上海天马微电子有限公司 一种显示基板及其制作方法、显示面板和显示装置
JP6799123B2 (ja) 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN113451532B (zh) * 2021-06-29 2022-11-29 云谷（固安）科技有限公司 发光器件、阵列基板、显示面板及像素电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20080237598A1 (en) * 2007-03-27 2008-10-02 Masaya Nakayama Thin film field effect transistor and display
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06258661A (ja) * 1993-03-02 1994-09-16 Seiko Epson Corp 液晶表示装置
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3868649B2 (ja) * 1999-01-22 2007-01-17 株式会社アドバンスト・ディスプレイ 液晶表示装置およびその製造方法
US6861670B1 (en) * 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001332734A (ja) * 2000-05-22 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR20060114757A (ko) * 2005-05-02 2006-11-08 삼성전자주식회사 박막 트랜지스터 기판
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
CN101346751A (zh) * 2005-12-26 2009-01-14 夏普株式会社 有源矩阵基板、显示装置、电视接收机和有源矩阵基板的缺陷修正方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008076823A (ja) * 2006-09-22 2008-04-03 Toppan Printing Co Ltd 表示装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4934599B2 (ja) * 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
CN101583901B (zh) * 2007-03-07 2011-03-02 夏普株式会社 液晶显示面板、液晶显示装置和电视接收机
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
US7910932B2 (en) * 2007-06-01 2011-03-22 Northwestern University Transparent nanowire transistors and methods for fabricating same
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
JP5272342B2 (ja) * 2007-07-13 2013-08-28 凸版印刷株式会社 薄膜トランジスタ基板の製造方法及び画像表示装置
JP5307994B2 (ja) * 2007-08-17 2013-10-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JPWO2009075281A1 (ja) * 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5540517B2 (ja) * 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102251817B1 (ko) * 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20170119742A (ko) * 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101422362B1 (ko) * 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20080237598A1 (en) * 2007-03-27 2008-10-02 Masaya Nakayama Thin film field effect transistor and display
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR

Also Published As

Publication number Publication date
JP2024123065A (ja) 2024-09-10
JP6105133B2 (ja) 2017-03-29
US20120298990A1 (en) 2012-11-29
WO2011007677A1 (en) 2011-01-20
US8445905B2 (en) 2013-05-21
US20110012105A1 (en) 2011-01-20
JP6386623B2 (ja) 2018-09-05
TW201601297A (zh) 2016-01-01
JP5719424B2 (ja) 2015-05-20
JP2016197741A (ja) 2016-11-24
TW201133787A (en) 2011-10-01
JP2018189988A (ja) 2018-11-29
JP5417271B2 (ja) 2014-02-12
TWI559500B (zh) 2016-11-21
JP2011040726A (ja) 2011-02-24
US8242496B2 (en) 2012-08-14
JP5969079B2 (ja) 2016-08-10
JP2017130672A (ja) 2017-07-27
JP2020198442A (ja) 2020-12-10
JP2015156496A (ja) 2015-08-27
JP2022107603A (ja) 2022-07-22
JP6150959B1 (ja) 2017-06-21
JP2017188693A (ja) 2017-10-12
JP6749974B2 (ja) 2020-09-02
JP2014075587A (ja) 2014-04-24

Similar Documents

Publication Publication Date Title
JP7408748B2 (ja) 半導体装置の作製方法
TWI629769B (zh) 半導體裝置和其製造方法
JP6271050B2 (ja) 半導体装置
TWI559499B (zh) 半導體裝置及半導體裝置製造方法
TWI557879B (zh) 電子裝置
TWI505445B (zh) 半導體裝置及其製造方法
TWI515872B (zh) 半導體裝置及其製造方法
TWI528527B (zh) 半導體裝置及半導體裝置之製造方法
TWI619228B (zh) 半導體裝置及其製造方法
TWI596741B (zh) 半導體裝置和其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees