JP2020198442A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2020198442A JP2020198442A JP2020136459A JP2020136459A JP2020198442A JP 2020198442 A JP2020198442 A JP 2020198442A JP 2020136459 A JP2020136459 A JP 2020136459A JP 2020136459 A JP2020136459 A JP 2020136459A JP 2020198442 A JP2020198442 A JP 2020198442A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- thin film
- oxide semiconductor
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 365
- 238000000034 method Methods 0.000 title claims description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims abstract description 186
- 238000010438 heat treatment Methods 0.000 claims description 86
- 230000008569 process Effects 0.000 claims description 23
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 301
- 229910052751 metal Inorganic materials 0.000 abstract description 74
- 239000002184 metal Substances 0.000 abstract description 72
- 239000004020 conductor Substances 0.000 abstract description 23
- 239000010410 layer Substances 0.000 description 1019
- 239000010408 film Substances 0.000 description 338
- 239000004973 liquid crystal related substance Substances 0.000 description 114
- 239000000463 material Substances 0.000 description 82
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 56
- 239000012298 atmosphere Substances 0.000 description 51
- 230000001681 protective effect Effects 0.000 description 50
- 229910007541 Zn O Inorganic materials 0.000 description 44
- 230000006870 function Effects 0.000 description 44
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 42
- 230000005684 electric field Effects 0.000 description 31
- 239000007789 gas Substances 0.000 description 31
- 239000011159 matrix material Substances 0.000 description 30
- 238000000206 photolithography Methods 0.000 description 30
- 229910052757 nitrogen Inorganic materials 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 27
- 238000006356 dehydrogenation reaction Methods 0.000 description 27
- 230000018044 dehydration Effects 0.000 description 24
- 238000006297 dehydration reaction Methods 0.000 description 24
- 238000005530 etching Methods 0.000 description 24
- 229920005989 resin Polymers 0.000 description 24
- 239000011347 resin Substances 0.000 description 24
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 24
- 229910001868 water Inorganic materials 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 22
- 239000001301 oxygen Substances 0.000 description 22
- 229910052760 oxygen Inorganic materials 0.000 description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 22
- 229910052786 argon Inorganic materials 0.000 description 21
- 239000011261 inert gas Substances 0.000 description 21
- 150000004767 nitrides Chemical class 0.000 description 21
- 238000004544 sputter deposition Methods 0.000 description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 20
- 239000001257 hydrogen Substances 0.000 description 20
- 229910052739 hydrogen Inorganic materials 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 239000011521 glass Substances 0.000 description 16
- 239000001307 helium Substances 0.000 description 16
- 229910052734 helium Inorganic materials 0.000 description 16
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 16
- 239000012535 impurity Substances 0.000 description 16
- 239000012299 nitrogen atmosphere Substances 0.000 description 16
- 239000002245 particle Substances 0.000 description 15
- 238000005192 partition Methods 0.000 description 15
- 239000000203 mixture Substances 0.000 description 14
- 239000000123 paper Substances 0.000 description 14
- 238000012360 testing method Methods 0.000 description 14
- 239000000956 alloy Substances 0.000 description 13
- 239000013078 crystal Substances 0.000 description 13
- -1 hydrogen ions Chemical class 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 11
- 229910001882 dioxygen Inorganic materials 0.000 description 11
- 229910044991 metal oxide Inorganic materials 0.000 description 11
- 150000004706 metal oxides Chemical class 0.000 description 11
- 229910052754 neon Inorganic materials 0.000 description 11
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 11
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 9
- 239000003094 microcapsule Substances 0.000 description 9
- 239000003566 sealing material Substances 0.000 description 9
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 8
- 230000008859 change Effects 0.000 description 8
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 8
- 238000001962 electrophoresis Methods 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000007667 floating Methods 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 229920001940 conductive polymer Polymers 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 6
- 229910003437 indium oxide Inorganic materials 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000001552 radio frequency sputter deposition Methods 0.000 description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 239000004952 Polyamide Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229920002647 polyamide Polymers 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910020923 Sn-O Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 239000010419 fine particle Substances 0.000 description 4
- 125000001153 fluoro group Chemical group F* 0.000 description 4
- 239000000976 ink Substances 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 125000000962 organic group Chemical group 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 239000012798 spherical particle Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000009545 invasion Effects 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 2
- 239000005407 aluminoborosilicate glass Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 125000003118 aryl group Chemical group 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010891 electric arc Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010583 slow cooling Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 125000001424 substituent group Chemical group 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018137 Al-Zn Inorganic materials 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- 229910018229 Al—Ga Inorganic materials 0.000 description 1
- 229910018573 Al—Zn Inorganic materials 0.000 description 1
- 101100392125 Caenorhabditis elegans gck-1 gene Proteins 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 102100022887 GTP-binding nuclear protein Ran Human genes 0.000 description 1
- 206010052128 Glare Diseases 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 101000774835 Heteractis crispa PI-stichotoxin-Hcr2o Proteins 0.000 description 1
- 101000620756 Homo sapiens GTP-binding nuclear protein Ran Proteins 0.000 description 1
- 101100393821 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GSP2 gene Proteins 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 101100268327 Solanum lycopersicum TFT6 gene Proteins 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910002064 alloy oxide Inorganic materials 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004453 electron probe microanalysis Methods 0.000 description 1
- 230000005274 electronic transitions Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Shift Register Type Memory (AREA)
Abstract
Description
全般を指し、表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置で
ある。
ム錫(ITO)などの導電性を備える金属酸化物(以下、酸化物導電体という)は、液晶
ディスプレイなどの表示装置で必要とされる透明電極材料として適用されている。
えば、In−Ga−Zn−O系酸化物などは、液晶ディスプレイなどの表示装置で必要と
される半導体材料に適用することが期待されている。特に、薄膜トランジスタ(以下、T
FTともいう)のチャネル層に適用することが期待されている。
プロセスによって作製することが可能である。そのため、表示装置などで用いられるアモ
ルファスシリコンを代替又は凌駕する材料としての期待が高まっている。
てTFTを構成することによって、透光性を有するTFTを作製することができる(例え
ば、非特許文献1参照。)。
を用いて、表示装置などの駆動回路を構成することもできる(例えば、非特許文献2参照
。)。
する。
該駆動回路部は、ソース電極(ソース電極層ともいう)及びドレイン電極(ドレイン電極
層ともいう)が金属によって構成され且つチャネル層が酸化物半導体によって構成された
駆動回路用薄膜トランジスタと、金属によって構成された駆動回路用配線とを有し、当該
表示部は、ソース電極層及びドレイン電極層が酸化物導電体によって構成され且つ半導体
層が酸化物半導体によって構成された画素用薄膜トランジスタと、酸化物導電体によって
構成された表示部用配線とを有する半導体装置である。
スタガ型薄膜トランジスタを用いる。画素用薄膜トランジスタは半導体層のチャネル形成
領域上にチャネル保護層が設けられたチャネル保護型(チャネルストップ型)薄膜トラン
ジスタであり、一方駆動回路用薄膜トランジスタはソース電極層及びドレイン電極層との
間に露呈した半導体層に接する酸化物絶縁膜が設けられたチャネルエッチ型薄膜トランジ
スタである。
(例えば、容量素子など)の構造などは開示されていない。また、同一基板上に駆動回路
と、透光性を有するTFTとを作製する記載などもない。
路部、及び画素用TFTを有する表示部が作製される。そのため、当該半導体装置の製造
コストを低減することができる。
導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用TFTと
、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は
、画素用TFT及び表示部用配線が形成された領域を開口部とすることができる。そのた
め、当該半導体装置の開口率を向上させることができる。
導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用TFTと
、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は
、画素用TFTのサイズに制限されることなく画素サイズを設計することができる。その
ため、当該半導体装置の表示部で表示する画像を高精細化することができる。
属によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用TFT
と、金属によって構成された駆動回路用配線とを有する。つまり、当該半導体装置は、高
い電界効果移動度を示すTFTと、抵抗の低い配線とによって駆動回路が構成される。そ
のため、当該半導体装置を高速駆動が可能な半導体装置とすることができる。
れる薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する
。なお、Mは、Ga、Fe、Ni、Mn及びCoから選ばれた一の金属元素または複数の
金属元素を示す。例えばMとして、Gaの場合があることの他、GaとNiまたはGaと
Feなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体にお
いて、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属
元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、In
MO3(ZnO)m(m>0)で表記される構造の酸化物半導体層のうち、MとしてGa
を含む構造の酸化物半導体をIn−Ga−Zn−O系酸化物半導体とよび、その薄膜をI
n−Ga−Zn−O系非単結晶膜とも呼ぶ。
系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn
−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−
O系、Sn−O系、Zn−O系の金属酸化物を適用することができる。また上記金属酸化
物からなる酸化物半導体層に酸化珪素を含ませてもよい。
の加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化
、即ちN型化(N−化など)させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成
を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちI型化さ
せているとも言える。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有
する半導体装置を作製し、提供することが可能となる。
雰囲気下、或いは減圧下での350℃以上、好ましくは400℃以上基板の歪み点未満の
加熱処理を行い、酸化物半導体層の含有水分などの不純物を低減することができる。
脱離ガス分光法(Thermal Desorption Spectroscopy:
TDS)で450℃まで測定を行っても水の2つのピーク、少なくとも300℃付近に現
れる1つのピークが検出されない程度の熱処理条件とする。従って、脱水化または脱水素
化が行われた酸化物半導体層を用いた薄膜トランジスタに対してTDSで450℃まで測
定を行っても少なくとも300℃付近に現れる水のピークは検出されない。
る際、脱水化または脱水素化を行った同じ炉を用いて大気に触れさせずに、水または水素
を再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層を
低抵抗化、即ちN型化(N−など)させた後、高抵抗化させてI型とした酸化物半導体層
を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値をプラスと
することができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジス
タのゲート電圧が0Vにできるだけ近い正のしきい値電圧でチャネルが形成されることが
半導体装置(表示装置)には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイ
ナスであると、ゲート電圧が0Vでもソース電極とドレイン電極の間に電流が流れる、所
謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を
構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左
右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧(Vth)が重要であ
る。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナス
であると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧
の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではTFTとしての
スイッチング機能を果たすことができず、負荷となる恐れがある。nチャネル型の薄膜ト
ランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ド
レイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成
されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れる
トランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
気と異なるガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ
炉で大気に触れさせることなく、炉の中を高純度の酸素ガスまたはN2Oガス、超乾燥エ
ア(露点が−40℃以下、好ましくは−60℃以下)で満たして冷却を行う。
まない雰囲気(露点が−40℃以下、好ましくは−60℃以下)下で徐冷(または冷却)
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。
或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書で
は、この加熱処理によってH2として脱離させていることのみを脱水素化と呼んでいるわ
けではなく、H、OHなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこ
ととする。
の加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化
、即ちN型化(N−化など)させる。その結果、ドレイン電極層と重なる領域が酸素欠乏
型である高抵抗ドレイン領域(HRD領域とも呼ぶ)として形成される。
であり、少なくともチャネル形成領域のキャリア濃度(1×1017/cm3未満)より
も高い領域である。なお、本明細書のキャリア濃度は、室温にてHall効果測定から求
めたキャリア濃度の値を指す。
することで、高抵抗化、即ちI型化させてチャネル形成領域を形成する。なお、脱水化ま
たは脱水素化した酸化物半導体層の一部を酸素過剰な状態とする処理としては、脱水化ま
たは脱水素化した酸化物半導体層に接する酸化物絶縁膜のスパッタ法の成膜、または酸化
物絶縁膜成膜後の加熱処理、または酸素を含む雰囲気での加熱処理、または不活性ガス雰
囲気下で加熱した後に酸素雰囲気で冷却する処理、超乾燥エア(露点が−40℃以下、好
ましくは−60℃以下)で冷却する処理などによって行う。
る部分)をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗
化、即ちI型化させることもできる。脱水化または脱水素化した酸化物半導体層上に接し
てTiなどの金属電極からなるソース電極層やドレイン電極層を形成し、ソース電極層や
ドレイン電極層に重ならない露出領域を選択的に酸素過剰な状態としてチャネル形成領域
を形成することができる。選択的に酸素過剰な状態とする場合、ソース電極層に重なる第
1の高抵抗ドレイン領域と、ドレイン電極層に重なる第2の高抵抗ドレイン領域とが形成
され、第1の高抵抗ドレイン領域と第2の高抵抗ドレイン領域との間の領域がチャネル形
成領域となる。即ち、チャネル形成領域がソース電極層及びドレイン電極層の間に自己整
合的に形成される。
し、提供することが可能となる。
レイン領域を形成することにより、駆動回路を形成した際の信頼性の向上を図ることがで
きる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ド
レイン領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とす
ることができる。そのため、ドレイン電極層を高電源電位VDDを供給する配線に接続し
て動作させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗
ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上
させた構成とすることができる。
レイン領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク
電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ド
レイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ド
レイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極
層側の高抵抗ドレイン領域、ソース電極層の順となる。このときチャネル形成領域では、
ドレイン電極層側の低抵抗N型領域よりチャネル形成領域に流れるリーク電流を、トラン
ジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させる
ことができ、バックチャネル部(ゲート電極層から離れているチャネル形成領域の表面の
一部)でのリーク電流を低減することができる。
の高抵抗ドレイン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶
縁層を介して重なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させるこ
とができる。
る画素部と第2の薄膜トランジスタを有する駆動回路を有し、第1の薄膜トランジスタは
、基板上にゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物
半導体層と、酸化物半導体層の一部と接する第1の酸化物絶縁層と、第1の酸化物絶縁層
及び酸化物半導体層上にソース電極層及びドレイン電極層と、第1の酸化物絶縁層上に画
素電極層とを有し、第1の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導
体層、ソース電極層、ドレイン電極層、第1の酸化物絶縁層、及び画素電極層は透光性を
有し、第2の薄膜トランジスタのソース電極層及びドレイン電極層は、第2の酸化物絶縁
層で覆われ、第1の薄膜トランジスタのソース電極層及びドレイン電極層と材料が異なり
、第1の薄膜トランジスタのソース電極層及びドレイン電極層よりも低抵抗の導電材料で
ある半導体装置である。
を形成し、第1のゲート電極層及び第2のゲート電極層上にゲート絶縁層を形成し、ゲー
ト絶縁層上に第1のゲート電極層と重なる第1の酸化物半導体層と、第2のゲート電極層
と重なる第2の酸化物半導体層を形成し、第1の酸化物半導体層及び第2の酸化物半導体
層を脱水化または脱水素化した後、大気に触れることなく、第1の酸化物半導体層及び第
2の酸化物半導体層への水や水素の再混入を防ぎ、第2の酸化物半導体層上に第2のソー
ス電極層及び第2のドレイン電極層を形成し、第2の酸化物半導体層の一部と接する第2
の酸化物絶縁層と、第1の酸化物半導体層の第1のゲート電極層と重なる領域に第1の酸
化物絶縁層を形成し、第1の酸化物半導体層及び第1の酸化物絶縁層上に第1のソース電
極層及び第1のドレイン電極層を形成し、第1の酸化物絶縁層、第1のソース電極層、第
1のドレイン電極層、及び第2の酸化物絶縁層上に保護絶縁層を形成し、保護絶縁層上に
第1のドレイン電極層または第1のソース電極層と電気的に接続する画素電極層と、第2
の酸化物半導体層と重なる導電層とを形成する半導体装置の作製方法である。
レイン電極層と重なる領域よりも膜厚の薄い領域を有してもよい。また、第2の薄膜トラ
ンジスタの酸化物半導体層は、ソース電極層またはドレイン電極層と重なる領域よりも膜
厚の薄いチャネル形成領域を有し、チャネル形成領域上に第2の酸化物絶縁層を介して導
電層を有する構造でもよい。
有する絶縁材料を用いることができる。
、Ta、Ti、Mo、Wから選ばれた元素を主成分とする膜、若しくはそれらの合金膜と
を組み合わせた積層膜からなる金属導電膜を用いることが好ましい。
酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸
化亜鉛のような透光性導電膜を用いることが好ましい。
線と重なる容量電極を有し、容量配線及び容量電極は透光性を有してもよい。
重なる高抵抗ドレイン領域を有する構造でもよい。
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線(ソ
ース配線層ともいう)、或いはドレイン配線(ドレイン配線層ともいう)を接続させる箇
所を有している。また、発光素子を用いた発光表示装置の駆動回路においては、薄膜トラ
ンジスタのゲート電極とその薄膜トランジスタのソース配線、或いはドレイン配線を接続
させる箇所を有している。
電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を提供することがで
きる。
旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者
であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有す
る部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
半導体装置及び半導体装置の作製方法の一形態を図1乃至3を用いて説明する。
タの断面構造の一例を示す。図1(A1)乃至(C)に示す薄膜トランジスタ410は、
チャネルエッチ型と呼ばれるボトムゲート構造の一つであり、薄膜トランジスタ420は
チャネル保護型(チャネルストップ型ともいう)と呼ばれるボトムゲート構造の一つであ
る。薄膜トランジスタ410及び薄膜トランジスタ420は逆スタガ型薄膜トランジスタ
ともいう。
図であり、図1(B)は図1(A1)の線C1−C2における断面図である。また、図1
(C)は、図1(A1)の線C3−C4における断面図である。
あり、絶縁表面を有する基板400上に、ゲート電極層411、第1のゲート絶縁層40
2a、第2のゲート絶縁層402b、少なくともチャネル形成領域413、第1の高抵抗
ドレイン領域414a、及び第2の高抵抗ドレイン領域414bを有する酸化物半導体層
、ソース電極層415a、及びドレイン電極層415bを含む。また、薄膜トランジスタ
410を覆い、チャネル形成領域413に接する酸化物絶縁層416が設けられている。
形成されている。また、ドレイン電極層415bの下面に接して第2の高抵抗ドレイン領
域414bが自己整合的に形成されている。また、チャネル形成領域413は、酸化物絶
縁層416と接し、且つ膜厚が薄くなっており、第1の高抵抗ドレイン領域414a、及
び第2の高抵抗ドレイン領域414bよりも高抵抗の領域(I型領域)とする。
ドレイン電極層415bとして金属材料を用いることが好ましい。
において、インバータ回路、NAND回路、NOR回路、ラッチ回路といった論理ゲート
を構成する薄膜トランジスタや、センスアンプ、定電圧発生回路、VCOといったアナロ
グ回路を構成する薄膜トランジスタは、ソース電極とドレイン電極間に正極性のみ、もし
くは負極性のみが印加される。従って、耐圧が要求される第2の高抵抗ドレイン領域41
4bの幅を第1の高抵抗ドレイン領域414aの幅よりも広く設計してもよい。また、第
1の高抵抗ドレイン領域414a、及び第2の高抵抗ドレイン領域414bがゲート電極
層と重なる幅を広くしてもよい。
ジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート
構造の薄膜トランジスタも形成することができる。
ト電極層411と電気的に接続し、同電位とすることで、ゲート電極層411と導電層4
17の間に配置された酸化物半導体層に上下からゲート電圧を印加することができる。ま
た、ゲート電極層411と導電層417を異なる電位、例えば固定電位、GND、0Vと
する場合には、TFTの電気特性、例えばしきい値電圧などを制御することができる。す
なわち、ゲート電極層411を第1のゲート電極層として機能させ、導電層417を第2
のゲート電極層として機能させることで、薄膜トランジスタ410を4端子の薄膜トラン
ジスタとして用いることができる。
04とを積層する。
aまたは下地となる絶縁膜と接する構成とすることが好ましく、基板の側面からの水分や
、水素イオンや、酸素イオンや、OH−などの不純物が侵入することをブロックする。特
に、保護絶縁層403と接する第1のゲート絶縁層402aまたは下地となる絶縁膜を窒
化珪素膜とすると有効である。
図であり、図1(B)は図1(A2)の線D1−D2における断面図である。また、図1
(C)は、図1(A2)の線D3−D4における断面図である。
絶縁表面を有する基板400上に、ゲート電極層421、第1のゲート絶縁層402a、
第2のゲート絶縁層402b、チャネル形成領域を含む酸化物半導体層422、チャネル
保護層として機能する酸化物絶縁層426、ソース電極層425a、及びドレイン電極層
425bを含む。また、薄膜トランジスタ420を覆い、酸化物絶縁層426、ソース電
極層425a、及びドレイン電極層425bに接して保護絶縁層403、及び平坦化絶縁
層404が積層して設けられている。平坦化絶縁層404上にはドレイン電極層425b
と接する画素電極層427が設けられており、薄膜トランジスタ420と電気的に接続し
ている。
または脱水素化のための加熱処理)が行われる。脱水化または脱水素化のための加熱処理
及び徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導
体層のキャリア濃度を低減することが、薄膜トランジスタ420の電気特性の向上及び信
頼性の向上に繋がる。
のうち、チャネル保護層である酸化物絶縁層426に接し、且つゲート電極層421と重
なる領域である。薄膜トランジスタ420は、酸化物絶縁層426によって保護されるた
め、ソース電極層425a、ドレイン電極層425bを形成するエッチング工程で、酸化
物半導体層422がエッチングされるのを防ぐことができる。
る表示装置を実現するためにソース電極層425a、ドレイン電極層425bは、透光性
を有する導電膜を用いる。
の電極層(容量電極層など)や、その他の配線層(容量配線層など)に可視光に対して透
光性を有する導電膜を用い、高開口率を有する表示装置を実現する。勿論、第1のゲート
絶縁層402a、第2のゲート絶縁層402b、酸化物絶縁層426も可視光に対して透
光性を有する膜を用いることが好ましい。
%である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用
いてもよい。可視光に対して半透明とは可視光の透過率が50〜75%であることを指す
。
薄膜トランジスタ420を作製する工程を説明する。
トリソグラフィ工程によりゲート電極層411、421を形成する。また、画素部にはゲ
ート電極層411、421と同じ透光性を有する材料を用いて、第1のフォトリソグラフ
ィ工程により容量配線層を形成する。また、画素部だけでなく駆動回路に容量が必要な場
合には、駆動回路にも容量配線層を形成する。なお、レジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を
有する基板400にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラ
ス基板を用いることができる。
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、ホウ酸と比較して酸化バリウム(BaO)を多く含ませることで、より実用的な
耐熱ガラスが得られる。このため、B2O3よりBaOを多く含むガラス基板を用いるこ
とが好ましい。
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
い。下地膜は、基板400からの不純物元素の拡散を防止する機能があり、窒化珪素膜、
酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積
層構造により形成することができる。
In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−G
a−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al
−Zn−O系、In−O系、Sn−O系、Zn−O系の金属酸化物を適用することができ
、膜厚は50nm以上300nm以下の範囲内で適宜選択する。ゲート電極層411、4
21に用いる金属酸化物の成膜方法は、スパッタ法や真空蒸着法(電子ビーム蒸着法など
)や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパッタ法を
用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用いて成膜を行い
、透光性を有する導電膜に結晶化を阻害するSiOx(X>0)を含ませ、後の工程で行
う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好
ましい。
珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる
。例えば、成膜ガスとして、SiH4、酸素及び窒素を用いてプラズマCVD法により酸
化窒化珪素層を形成すればよい。
膜厚50nm以上300nm以下の第2のゲート絶縁層402bの積層のゲート絶縁層と
する。第1のゲート絶縁層402aとしては膜厚100nmの窒化珪素膜または窒化酸化
珪素膜を用いる。また、第2のゲート絶縁層402bとしては、膜厚100nmの酸化珪
素膜を用いる。
0を形成する。酸化物半導体膜430の形成後に脱水化または脱水素化のための加熱処理
を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を50nm以下と薄くするこ
とが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物半導体層の形成後に加熱処
理した場合に、結晶化してしまうのを抑制することができる。
プラズマを発生させる逆スパッタを行い、第2のゲート絶縁層402bの表面に付着して
いるゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに
、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形
成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素
などを用いてもよい。
、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−
Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O
系、Sn−O系、Zn−O系の酸化物半導体膜を用いる。本実施の形態では、In−Ga
−Zn−O系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物
半導体膜430は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス
(代表的にはアルゴン)及び酸素雰囲気下においてスパッタ法により形成することができ
る。また、スパッタ法を用いる場合、SiO2を2重量%以上10重量%以下含むターゲ
ットを用いて成膜を行い、酸化物半導体膜430に結晶化を阻害するSiOx(X>0)
を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしま
うのを抑制することが好ましい。
In、及びGaを含有する酸化物半導体膜である。酸化物半導体膜をI型(真性)とする
ため、脱水化または脱水素化は有効である。
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
1の加熱処理の温度は、350℃以上基板の歪み点未満、好ましくは400℃以上とする
。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して
窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への
水や水素の再混入を防ぎ、酸化物半導体層431、432を得る(図2(B)参照。)。
本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う加熱温度Tから、再び
水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Tよりも100℃
以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネ
オン、アルゴンの希ガス雰囲気下或いは減圧下において脱水化または脱水素化を行う。
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上
、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ま
しくは0.1ppm以下)とすることが好ましい。
晶膜または多結晶膜となる場合もある。
半導体膜430に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から
基板を取り出し、フォトリソグラフィ工程を行う。
オン、アルゴン等)下、酸素雰囲気、或いは減圧下において加熱処理(400℃以上基板
の歪み点未満)を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去しても
よい。
電膜を形成した後、第3のフォトリソグラフィ工程によりレジストマスク433a、43
3bを形成し、選択的にエッチングを行って金属電極層434、435を形成する(図2
(C)参照)。金属導電膜の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wか
ら選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた
合金等がある。
積層された三層の積層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム
層上にモリブデン層を積層した三層の積層構造とすることが好ましい。勿論、金属導電膜
として単層、または2層構造、または4層以上の積層構造としてもよい。
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
よりレジストマスク436a、436bを形成し、選択的にエッチングを行ってソース電
極層415a、及びドレイン電極層415bを形成する(図2(D)参照)。なお、第4
のフォトリソグラフィ工程では、酸化物半導体層431は一部のみがエッチングされ、溝
部(凹部)を有する酸化物半導体層437となる。また、酸化物半導体層431に溝部(
凹部)を形成するためのレジストマスク436a、436bをインクジェット法で形成し
てもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないた
め、製造コストを低減できる。
より酸化物半導体層437を覆うレジストマスク438を形成し、酸化物半導体層432
上の金属電極層435を除去する(図2(E)参照。)。
を除去するため、金属電極層435のエッチングの際に、酸化物半導体層432も除去さ
れないようにそれぞれの材料及びエッチング条件を適宜調節する。
する保護絶縁膜となる酸化物絶縁膜439を形成する。
物絶縁膜439に水、水素等の不純物を混入させない方法を適宜用いて形成することがで
きる。本実施の形態では、酸化物絶縁膜439として膜厚300nmの酸化珪素膜をスパ
ッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよ
く、本実施の形態では100℃とする。酸化珪素膜のスパッタリング法による成膜は、希
ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアルゴ
ン)及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化珪素ター
ゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、
酸素、及び窒素雰囲気下でスパッタリング法により酸化珪素を形成することができる。低
抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜439は、水分や、水素イオン
や、酸素イオンや、OH−などの不純物を含まず、これらが外部から侵入することをブロ
ックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム
膜、または酸化窒化アルミニウムなどを用いる。
00℃以上400℃以下、例えば250℃以上350℃以下)を行う(図3(A)参照。
)。例えば、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理
を行うと、酸化物半導体層437の溝部、酸化物半導体層432の上面及び側面が酸化物
絶縁膜439と接した状態で加熱される。
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部を選択的に酸素過剰な
状態とする。その結果、ゲート電極層411と重なるチャネル形成領域413は、I型と
なり、ソース電極層415aに重なる第1の高抵抗ドレイン領域414aと、ドレイン電
極層415bに重なる第2の高抵抗ドレイン領域414bとが自己整合的に形成される。
また、ゲート電極層421と重なる酸化物半導体層422は、全体がI型となる。
窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、高抵抗化された(I型化さ
れた)酸化物半導体層422が低抵抗化してしまうため、酸化物半導体層422が露出し
ている状態で行う加熱処理は酸素ガス、N2Oガス雰囲気下、又は、超乾燥エア(露点が
−40℃以下、好ましくは−60℃以下)で行う。
て第2の高抵抗ドレイン領域414b(又は第1の高抵抗ドレイン領域414a)を形成
することにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には
、第2の高抵抗ドレイン領域414bを形成することで、ドレイン電極層から第2の高抵
抗ドレイン領域414b、チャネル形成領域にかけて、導電性を段階的に変化させうるよ
うな構造とすることができる。そのため、ドレイン電極層415bを高電源電位VDDを
供給する配線に接続して動作させる場合、ゲート電極層411とドレイン電極層415b
との間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印
加されず、トランジスタの耐圧を向上させた構成とすることができる。
において第2の高抵抗ドレイン領域414b(又は第1の高抵抗ドレイン領域414a)
を形成することにより、駆動回路を形成した際のチャネル形成領域413でのリーク電流
の低減を図ることができる。
成し、酸化物絶縁膜439を選択的にエッチングして、酸化物絶縁層416、426を形
成する(図3(B)参照。)。酸化物絶縁層426は酸化物半導体層422のチャネル形
成領域上に設けられ、チャネル保護層として機能する。なお、本実施の形態のように、ゲ
ート絶縁層402bとして酸化物絶縁層を用いる場合、酸化物絶縁膜439のエッチング
工程により、ゲート絶縁層402bの一部もエッチングされて膜厚が薄くなる(膜減りす
る)場合がある。ゲート絶縁層402bとして酸化物絶縁膜439と選択比の高い窒化絶
縁膜を用いる場合は、ゲート絶縁層402bが一部エッチングされるのを防ぐことができ
る。
成した後、第7のフォトリソグラフィ工程によりソース電極層425a、及びドレイン電
極層425bを形成する(図3(C)参照。)。透光性を有する導電膜の成膜方法は、ス
パッタ法や真空蒸着法(電子ビーム蒸着法など)や、アーク放電イオンプレーティング法
や、スプレー法を用いる。導電膜の材料としては、可視光に対して透光性を有する導電材
料、例えばIn−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系
、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−
O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の金属酸化物を適用する
ことができ、膜厚は50nm以上300nm以下の範囲内で適宜選択する。また、スパッ
タ法を用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用いて成膜
を行い、透光性を有する導電膜に結晶化を阻害するSiOx(X>0)を含ませ、後の工
程で加熱処理を行う際に結晶化してしまうのを抑制することが好ましい。
をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると
フォトマスクを使用しないため、製造コストを低減できる。
上に保護絶縁層403を形成する。本実施の形態では、RFスパッタ法を用いて窒化珪素
膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層403の成膜方法とし
て好ましい。保護絶縁層403は、水分や、水素イオンや、OH−などの不純物を含まず
、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化ア
ルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。勿論、保護絶縁層
403は透光性を有する絶縁膜である。
aまたは下地となる絶縁膜と接する構成とすることが好ましく、基板の側面近傍からの水
分や、水素イオンや、OH−などの不純物が侵入することをブロックする。特に、保護絶
縁層403と接する第1のゲート絶縁層402aまたは下地となる絶縁膜を窒化珪素膜と
すると有効である。即ち、酸化物半導体層の下面、上面、及び側面を囲むように窒化珪素
膜を設けると、表示装置の信頼性が向上する。
ては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性
を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(lo
w−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス
)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させるこ
とで、平坦化絶縁層404を形成してもよい。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
G法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリ
ーン印刷、オフセット印刷等)等の方法や、ドクターナイフ、ロールコーター、カーテン
コーター、ナイフコーター等を用いることができる。
04、及び保護絶縁層403のエッチングによりドレイン電極層425bに達するコンタ
クトホール441を形成する(図3(D)参照。)。また、ここでのエッチングによりゲ
ート電極層411、421に達するコンタクトホールも形成する。また、ドレイン電極層
425bに達するコンタクトホールを形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
る導電膜の材料としては、酸化インジウム(In2O3)や酸化インジウム酸化スズ合金
(In2O3―SnO2、ITOと略記する)などをスパッタ法や真空蒸着法などを用い
て形成する。透光性を有する導電膜の他の材料として、窒素を含ませたAl−Zn−O系
非単結晶膜、即ちAl−Zn−O−N系非単結晶膜や、窒素を含ませたZn−O系非単結
晶膜や、窒素を含ませたSn−Zn−O系非単結晶膜を用いてもよい。なお、Al−Zn
−O−N系非単結晶膜の亜鉛の組成比(原子%)は、47原子%以下とし、非単結晶膜中
のアルミニウムの組成比(原子%)より大きく、非単結晶膜中のアルミニウムの組成比(
原子%)は、非単結晶膜中の窒素の組成比(原子%)より大きい。このような材料のエッ
チング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣が発生し
やすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金(In2O
3―ZnO)を用いても良い。
(EPMA:Electron Probe X−ray MicroAnalyzer
)を用いた分析により評価するものとする。
り不要な部分を除去して画素電極層427及び導電層417を形成する(図3(E)参照
。)。
膜トランジスタ420をそれぞれ駆動回路または画素部に作り分けて作製することができ
る。駆動回路用の薄膜トランジスタ410は、第1の高抵抗ドレイン領域414a、第2
の高抵抗ドレイン領域414b、及びチャネル形成領域413を含む酸化物半導体層41
2を含むチャネルエッチ型薄膜トランジスタであり、画素用の薄膜トランジスタ420は
、全体がI型化した酸化物半導体層422を含むチャネル保護型薄膜トランジスタである
。
層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜トラン
ジスタ420と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し
、画素部の周辺に薄膜トランジスタ410を有する駆動回路を配置することによりアクテ
ィブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書
では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
ンタクトホールを介して容量電極と電気的に接続する。なお、容量電極は、ソース電極層
425a、ドレイン電極層425bと同じ透光性を有する材料、同じ工程で形成すること
ができる。
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(以下、BT
試験という)において、BT試験前後における薄膜トランジスタ410のしきい値電圧の
変化量を低減することができる。また、導電層417は、電位がゲート電極層411と同
じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる
。また、導電層417の電位がGND、0V、或いはフローティング状態であってもよい
。
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減できる。
本実施の形態では、画素用薄膜トランジスタにおいて加熱処理が実施の形態1と異なる例
を図4に示す。図4は、図1乃至図3と工程が一部異なる点以外は同じであるため、同じ
箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
A)は、図3(B)の工程後、レジストマスク440a、440bを除去した状態である
。
02a、第2のゲート絶縁層402bが形成され、駆動回路部においてはチャネル形成領
域413、第1の高抵抗ドレイン領域414a、第2の高抵抗ドレイン領域414bを含
む酸化物半導体層412、ソース電極層415a、ドレイン電極層415b、酸化物絶縁
層416が形成され、画素部においては酸化物半導体層422、酸化物絶縁層426が形
成されている(図4(A)参照。)。酸化物半導体層422は高抵抗化されたI型である
。
、不活性ガス雰囲気下、又は減圧下で加熱処理を行う。高抵抗化された(I型化された)
酸化物半導体層422が露出している状態で、窒素、不活性ガス雰囲気下、又は減圧下で
加熱処理を行うと、酸化物半導体層422において露出している高抵抗化された(I型化
された)領域が低抵抗化することができる。
熱処理は、好ましくは200℃以上400℃以下、例えば250℃以上350℃以下で行
えばよい。例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。
22に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、加熱温
度Tから、加熱温度Tよりも100℃以上下がるまで窒素雰囲気下で徐冷する。また、窒
素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の希ガス雰囲気下或いは減圧下に
おいて脱水化または脱水素化を行う。なお、加熱処理においては、窒素、またはヘリウム
、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、
加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、
6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(即ち不
純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
って、酸化物半導体層422の露出領域は低抵抗化し、抵抗の異なる領域(図4(B)に
おいては斜線領域及び白地領域で示す)を有する酸化物半導体層442となる。
成した後、第7のフォトリソグラフィ工程によりソース電極層425a、及びドレイン電
極層425bを形成する(図4(C)参照。)。
上に保護絶縁層403、平坦化絶縁層404を積層して形成する。
04、及び保護絶縁層403のエッチングによりドレイン電極層425bに達するコンタ
クトホール441を形成する(図4(D)参照。)。
り不要な部分を除去して画素電極層427及び導電層417を形成する(図4(E)参照
。)。
膜トランジスタ448をそれぞれ駆動回路または画素部に作り分けて作製することができ
る。駆動回路用の薄膜トランジスタ410は、第1の高抵抗ドレイン領域414a、第2
の高抵抗ドレイン領域414b、及びチャネル形成領域413を含む酸化物半導体層41
2を含むチャネルエッチ型薄膜トランジスタであり、画素用の薄膜トランジスタ448も
、第1の高抵抗ドレイン領域424a、第2の高抵抗ドレイン領域424b、及びチャネ
ル形成領域423を含む酸化物半導体層442を含むチャネル保護型薄膜トランジスタで
ある。よって、薄膜トランジスタ410、448は、高電界が印加されても高抵抗ドレイ
ン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた
構成となっている。
層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜トラン
ジスタ448と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し
、画素部の周辺に薄膜トランジスタ410を有する駆動回路を配置することによりアクテ
ィブマトリクス型の表示装置を作製するための一方の基板とすることができる。
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(以下、BT
試験という)において、BT試験前後における薄膜トランジスタ410のしきい値電圧の
変化量を低減することができる。また、導電層417は、電位がゲート電極層411と同
じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる
。また、導電層417の電位がGND、0V、或いはフローティング状態であってもよい
。
本実施の形態では、第1の加熱処理が実施の形態1と異なる例を図5に示す。図5は、図
1乃至図3と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、
同じ箇所の詳細な説明は省略する。
形成した後、第1のフォトリソグラフィ工程によりゲート電極層411、421を形成す
る。
縁層402bの積層を形成する(図5(A)参照。)。なお、図5(A)は図2(A)と
同一である。なお、ここまでの工程は、実施の形態1と同一である。
体膜430を形成する(図5(A)参照。)。なお、ここまでの工程は、実施の形態1と
同一であり、図5(A)は図2(A)と対応している。
は脱水素化を行う。脱水化または脱水素化を行う第1の加熱処理の温度は、350℃以上
基板の歪み点未満、好ましくは400℃以上とする。ここでは、加熱処理装置の一つであ
る電気炉に基板を導入し、酸化物半導体膜430に対して窒素雰囲気下において加熱処理
を行った後、大気に触れることなく、酸化物半導体膜430への水や水素の再混入を防ぎ
、酸化物半導体膜430を酸素欠乏型として低抵抗化、即ちN型化(N−など)させる。
その後、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア(露点が−4
0℃以下、好ましくは−60℃以下)を導入して冷却を行う。酸素ガスまたはN2Oガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガ
スまたはN2Oガスの純度を、6N(99.9999%)以上、好ましくは7N(99.
99999%)以上、(即ち酸素ガスまたはN2Oガス中の不純物濃度を1ppm以下、
好ましくは0.1ppm以下)とすることが好ましい。
しくは200℃以上300℃以下の温度で酸素ガスまたはN2Oガス雰囲気下での加熱処
理を行ってもよい。
抗化、即ちI型化させる。
化物半導体層444、422に加工する(図5(B)参照。)。なお、図5(B)におけ
る酸化物半導体層422は、図3(A)における酸化物半導体層422と同じ高抵抗化さ
れた(I型化された)酸化物半導体層なので同じ符号を付している。同様に本明細書では
異なる方法を用いて形成された薄膜であっても、同等な機能や特性(例えば抵抗など)を
有する薄膜に同じ符号を付す場合がある。
示したが、特に限定されず、酸化物半導体膜の第1の加熱処理は、島状の酸化物半導体層
として加工した後の酸化物半導体層に行うこともできる。
化を行い、不活性ガス雰囲気下で冷却した後、フォトリソグラフィ工程により島状の酸化
物半導体層である酸化物半導体層444、422に加工し、その後で200℃以上400
℃以下、好ましくは200℃以上300℃以下の温度で酸素ガス、又はN2Oガス下での
加熱処理を行ってもよい。
アルゴン等)下、酸素雰囲気、或いは減圧下において加熱処理(400℃以上基板の歪み
点未満)を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去してもよい。
状態で、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行うと、高抵抗化された(
I型化された)酸化物半導体層444、422が低抵抗化してしまうため、酸化物半導体
層444、422が露出している状態で行う加熱処理は酸素ガス、N2Oガス雰囲気下、
又は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)で行う。
周辺駆動回路部においては、酸化物半導体層444の一部のみをエッチングして、溝部(
凹部)を有する酸化物半導体層443を形成し、金属導電層であるソース電極層415a
、ドレイン電極層415b、酸化物半導体層443に接する酸化物絶縁層416を形成し
て、駆動回路用の薄膜トランジスタ449を作製する。一方、画素部においては、酸化物
半導体層422のチャネル形成領域上に酸化物絶縁層426を形成し、透光性を有する導
電層であるソース電極層425a、ドレイン電極層425bを形成し、画素用の薄膜トラ
ンジスタ420を作製する。
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲
気下で250℃、1時間の第2の加熱処理を行う。
ス電極層425a、ドレイン電極層425bに接して保護絶縁層403、及び平坦化絶縁
層404を積層して形成する。保護絶縁層403、及び平坦化絶縁層404にドレイン電
極層425bに達するコンタクトホールを形成し、コンタクトホール及び平坦化絶縁層4
04上に透光性を有する導電膜を成膜する。透光性を有する導電膜を選択的にエッチング
して薄膜トランジスタ420と電気的に接続する画素電極層427、及び導電層417を
形成する。
膜トランジスタ420をそれぞれ駆動回路または画素部に作り分けて作製することができ
る。駆動回路用の薄膜トランジスタ449は、全体がI型化した酸化物半導体層443を
含むチャネルエッチ型薄膜トランジスタであり、画素用の薄膜トランジスタ420も、全
体がI型化した酸化物半導体層422を含むチャネル保護型薄膜トランジスタである。
層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜トラン
ジスタ420と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し
、画素部の周辺に薄膜トランジスタ449を有する駆動回路を配置することによりアクテ
ィブマトリクス型の表示装置を作製するための一方の基板とすることができる。
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(以下、BT
試験という)において、BT試験前後における薄膜トランジスタ449のしきい値電圧の
変化量を低減することができる。また、導電層417は、電位がゲート電極層411と同
じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる
。また、導電層417の電位がGND、0V、或いはフローティング状態であってもよい
。
本実施の形態では、画素用薄膜トランジスタにおいて第1の加熱処理が実施の形態3と異
なる例を図6に示す。図6は、図1乃至図5と工程が一部異なる点以外は同じであるため
、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
A)は、図5(B)の工程と同一である。
02a、第2のゲート絶縁層402bが形成され、駆動回路部においては酸化物半導体層
444が形成され、画素部においては酸化物半導体層422が形成されている(図6(A
)参照。)。酸化物半導体層444、422は高抵抗化されたI型である。
凹部)を有する酸化物半導体層443を形成し、金属導電層であるソース電極層415a
、ドレイン電極層415b、酸化物半導体層443に接する酸化物絶縁層416を形成し
て、駆動回路用の薄膜トランジスタ449を作製する。一方、画素部においては、酸化物
半導体層422のチャネル形成領域上に酸化物絶縁層426を形成する(図6(B)参照
。)。
している状態で、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行う。高抵抗化さ
れた(I型化された)酸化物半導体層422が露出している状態で、窒素、不活性ガス雰
囲気下、又は減圧下で加熱処理を行うと、酸化物半導体層422において露出している高
抵抗化された(I型化された)領域が低抵抗化することができる。
熱処理は、好ましくは200℃以上400℃以下、例えば250℃以上350℃以下で行
えばよい。例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。
22に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、加熱温
度Tから、加熱温度Tよりも100℃以上下がるまで窒素雰囲気下で徐冷する。また、窒
素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等雰囲気下或いは減圧下において脱
水化または脱水素化を行う。なお、加熱処理においては、窒素、またはヘリウム、ネオン
、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理
装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(9
9.9999%)以上、好ましくは7N(99.99999%)以上、(即ち不純物濃度
を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
って、酸化物半導体層422の露出領域は低抵抗化し、抵抗の異なる領域(図6(C)に
おいては斜線領域及び白地領域で示す)を有する酸化物半導体層442となる。
成した後、第7のフォトリソグラフィ工程によりソース電極層425a、及びドレイン電
極層425bを形成する。
上に保護絶縁層403、平坦化絶縁層404を積層して形成する。
トホールを形成し、コンタクトホール及び平坦化絶縁層404上に透光性を有する導電膜
を成膜する。透光性を有する導電膜を選択的にエッチングして薄膜トランジスタ448と
電気的に接続する画素電極層427、及び導電層417を形成する(図6(D)参照。)
。
膜トランジスタ448をそれぞれ駆動回路または画素部に作り分けて作製することができ
る。駆動回路用の薄膜トランジスタ449は、全体がI型化した酸化物半導体層443を
含むチャネルエッチ型薄膜トランジスタであり、画素用の薄膜トランジスタ448は、第
1の高抵抗ドレイン領域424a、第2の高抵抗ドレイン領域424b、及びチャネル形
成領域423を含む酸化物半導体層442を含むチャネル保護型薄膜トランジスタである
。薄膜トランジスタ448は、高電界が印加されても高抵抗ドレイン領域がバッファとな
り局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成となっている。
層と容量電極とで形成される保持容量も同一基板上に形成することができる。薄膜トラン
ジスタ448と保持容量を個々の画素に対応してマトリクス状に配置して画素部を構成し
、画素部の周辺に薄膜トランジスタ449を有する駆動回路を配置することによりアクテ
ィブマトリクス型の表示装置を作製するための一方の基板とすることができる。
って、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験(以下、BT
試験という)において、BT試験前後における薄膜トランジスタ449のしきい値電圧の
変化量を低減することができる。また、導電層417は、電位がゲート電極層411と同
じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる
。また、導電層417の電位がGND、0V、或いはフローティング状態であってもよい
。
本実施の形態では、実施の形態1に示したアクティブマトリクス基板を用いて、アクティ
ブマトリクス型の液晶表示装置を作製する一例を示す。なお、本実施の形態は実施の形態
2乃至4で示したアクティブマトリクス基板にも適用することができる。
タを図示したが、本実施の形態では、それら薄膜トランジスタに加え、保持容量、ゲート
配線、ソース配線の端子部も図示して説明する。容量、ゲート配線、ソース配線の端子部
は、実施の形態1に示す作製工程と同じ工程で形成することができ、フォトマスク枚数の
増加や、工程数の増加することなく作製することができる。また、画素部の表示領域とな
る部分においては、ゲート配線、ソース配線、及び容量配線層は全て透光性を有する導電
膜で形成されており、高い開口率を実現している。また、表示領域でない部分のソース配
線層は、配線抵抗を低抵抗とするため金属配線を用いることができる。
型の薄膜トランジスタであり、本実施の形態では、実施の形態1の薄膜トランジスタ41
0と同じ構造を用いる。画素電極層227と電気的に接続する薄膜トランジスタ220は
、画素部に設けられるチャネル保護型の薄膜トランジスタであり、本実施の形態では、実
施の形態1の薄膜トランジスタ420と同じ構造を用いる。
される容量配線層230は、誘電体となる第1のゲート絶縁層202a、第2のゲート絶
縁層202bを介して容量電極231と重なり、保持容量を形成する。なお、容量電極2
31は、薄膜トランジスタ220のソース電極層またはドレイン電極層と同じ透光性を有
する材料、及び同じ工程で形成される。従って、薄膜トランジスタ220が透光性を有し
ていることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させること
ができる。
以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高
精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また
、薄膜トランジスタ220及び保持容量の構成部材に透光性を有する膜を用いることで、
広視野角を実現するため、1画素を複数のサブピクセルに分割しても高い開口率を実現す
ることができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとるこ
とができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に2〜
4個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有している
ことに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができ
る。
27と電気的に接続される。
例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配線
層を設けず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及び
第1のゲート絶縁層及び第2のゲート絶縁層を介して重ねて保持容量を形成してもよい。
のである。また、端子部においては、ゲート配線と同電位の第1の端子電極、ソース配線
と同電位の第2の端子電極、容量配線層と同電位の第3の端子電極などが複数並べられて
配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。
性を有する材料で形成することができる。第1の端子電極は、ゲート配線に達するコンタ
クトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホ
ールは、薄膜トランジスタ220のドレイン電極層と、画素電極層227とを電気的に接
続するためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層204、保護絶
縁層203、酸化物絶縁層216、第2のゲート絶縁層202b、及び第1のゲート絶縁
層202aを選択的にエッチングして形成する。
けられた導電層217と電気的に接続させる構造としてもよい。その場合には、薄膜トラ
ンジスタ220のドレイン電極層と、画素電極層227とを電気的に接続するためのコン
タクトホールと同じフォトマスクを用い、平坦化絶縁層204、保護絶縁層203、酸化
物絶縁層216、第2のゲート絶縁層202b、及び第1のゲート絶縁層202aを選択
的にエッチングしてコンタクトホールを形成する。このコンタクトホールを介して導電層
217と駆動回路の薄膜トランジスタ210のゲート電極層とを電気的に接続する。
7と同じ透光性を有する材料で形成することができる。第2の端子電極235は、ソース
配線234に達するコンタクトホールを介してソース配線と電気的に接続される。ソース
配線は金属配線であり、薄膜トランジスタ210のソース電極層と同じ材料、同じ工程で
形成され、同電位である。
有する材料で形成することができる。また、容量配線層230に達するコンタクトホール
は、容量電極231が画素電極層227と電気的に接続するためのコンタクトホールと同
じフォトマスク、同じ工程で形成することができる。
ス基板と、対向電極(対向電極層ともいう)が設けられた対向基板との間に液晶層を設け
、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向
電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気
的に接続する第4の端子電極を端子部に設ける。この第4の端子電極は、共通電極を固定
電位、例えばGND、0Vなどに設定するための端子である。第4の端子電極は、画素電
極層227と同じ透光性を有する材料で形成することができる。
とを電気的に接続する構成は特に限定されず、例えば、薄膜トランジスタ220のソース
電極層と薄膜トランジスタ210のソース電極層を接続する接続電極を画素電極層227
と同じ工程で形成してもよい。また、表示領域でない部分において、薄膜トランジスタ2
20のソース電極層と薄膜トランジスタ210のソース電極層を接触して重ねる構成とし
てもよい。
は、10インチ以下の小型の液晶表示パネルの例であるため、駆動回路のゲート配線23
2は、薄膜トランジスタ220のゲート電極層と同じ透光性を有する材料を用いている。
層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置
を用いることができ、その材料コスト及びエッチング時に使用するエッチャント(または
エッチングガス)に要するコストを低減することができ、結果として製造コストを削減す
ることができる。
場合、レジストマスクを形成する工程を省略することができる。
A)と平坦化絶縁層204が存在しない点以外は同じであるため、同じ箇所には同じ符号
を用い、同じ箇所の詳細な説明は省略する。図7(B)では、保護絶縁層203上に接し
て画素電極層227、導電層217、及び第2の端子電極235を形成する。
本実施の形態では、液晶表示パネルのサイズが10インチを超え、60インチ、さらには
120インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため
、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。
省略する。なお、本実施の形態は実施の形態1乃至4で示したアクティブマトリクス基板
に適用することができる。
ゲート電極層と同じ透光性を有する配線と接して形成する例である。なお、金属配線を形
成するため、実施の形態1に比べ、フォトマスクの数は増える。
る耐熱性導電性材料膜(膜厚100nm以上500nm以下)を形成する。
属配線層として膜厚50nmの窒化タンタル膜を形成する。ここでは導電膜を窒化タンタ
ル膜とタングステン膜との積層としたが、特に限定されず、Ta、W、Ti、Mo、Al
、Cuから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み
合わせた合金膜、または上述した元素を成分とする窒化物で形成する。耐熱性導電性材料
膜は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。
の金属配線層237を形成する。タングステン膜及び窒化タンタル膜のエッチングにはI
CP(Inductively Coupled Plasma:誘導結合型プラズマ)
エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の
電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適
宜調節することによって所望のテーパー形状に膜をエッチングすることができる。第1の
金属配線層236と第2の金属配線層237をテーパー形状とすることで上に接して形成
する透光性を有する導電膜の成膜不良を低減することができる。
ト配線層238、薄膜トランジスタ210のゲート電極層、薄膜トランジスタ220のゲ
ート電極層を形成する。透光性を有する導電膜は、実施の形態1に記載の可視光に対して
透光性を有する導電材料を用いる。
属配線層236または第2の金属配線層237に接する界面があると、後の熱処理などに
よって酸化膜が形成され、接触抵抗が高くなる恐れがあるため、第2の金属配線層237
は第1の金属配線層236の酸化を防ぐ窒化金属膜を用いることが好ましい。
の工程は、実施の形態1に従ってアクティブマトリクス基板を作製する。
部の平坦化絶縁層を選択的に除去する例を示す。端子部においては、平坦化絶縁層が存在
しないほうが、FPCとの良好な接続を行う上で好ましい。
8(A)では、第2の金属配線層237の一部と重なるゲート配線層238を示したが、
第1の金属配線層236及び第2の金属配線層237の全部を覆うゲート配線層としても
よい。即ち、第1の金属配線層236及び第2の金属配線層237は、ゲート配線層23
8を低抵抗化するための補助配線と呼ぶことができる。
形成され、第2の金属配線層237と電気的に接続する。端子部から引き回す配線も金属
配線で形成する。
金属配線、即ち、第1の金属配線層236及び第2の金属配線層237を補助配線として
用いることもできる。
A)と駆動回路の薄膜トランジスタのゲート電極層の材料が異なる点以外は同じであるた
め、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。
第2の金属配線層241が積層されたゲート電極層とする。なお、第1の金属配線層24
2は、第1の金属配線層236と同じ材料、同じ工程で形成することができる。また、第
2の金属配線層241は、第2の金属配線層237と同じ材料、同じ工程で形成すること
ができる。
層242の酸化を防ぐための第2の金属配線層241が窒化金属膜であることが好ましい
。
10インチを超え、60インチ、さらには120インチとする場合であっても表示画像の
高精細化を図り、高い開口率を実現することができる。
本実施の形態では、保持容量の構成について、実施の形態5と異なる例を図9(A)及び
図9(B)に示す。図9(A)は、図7(A)と保持容量の構成が異なる点以外は同じで
あるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。なお、図9
(A)では画素部の薄膜トランジスタ220と保持容量の断面構造を示す。
4とし、画素電極層227と、該画素電極層227と重なる容量配線層250とで保持容
量を形成する例である。容量配線層250は、画素部の薄膜トランジスタ220のソース
電極層と同じ透光性を有する材料、及び同じ工程で形成されるため、薄膜トランジスタ2
20のソース配線層と重ならないようにレイアウトされる。
体として透光性を有する。
7(A)と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用
い、同じ箇所の詳細な説明は省略する。
し、容量配線層230と、該容量配線層230と重なる酸化物半導体層251と容量電極
231との積層で保持容量を形成する例である。また、酸化物半導体層251上に容量電
極231は接して積層されており、保持容量の一方の電極として機能する。なお、酸化物
半導体層251は、薄膜トランジスタ220のソース電極層またはドレイン電極層と同じ
透光性を有する材料、同じ工程で形成する。また、容量配線層230は、薄膜トランジス
タ220のゲート電極層と同じ透光性を有する材料、同じ工程で形成されるため、薄膜ト
ランジスタ220のゲート配線層と重ならないようにレイアウトされる。
体として透光性を有する。
増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を
得ることができ、且つ、高い開口率を実現することができる。
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
施の形態1乃至4に示す薄膜トランジスタはnチャネル型TFTであるため、駆動回路の
うち、nチャネル型TFTで構成することができる駆動回路の一部を画素部の薄膜トラン
ジスタと同一基板上に形成する。
基板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆
動回路5303、信号線駆動回路5304を有する。画素部5301には、複数の信号線
が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走査線駆動回路
5302、及び第2の走査線駆動回路5303から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板5300はFPC(Flexible Printed Ci
rcuit)等の接続部を介して、タイミング制御回路5305(コントローラ、制御I
Cともいう)に接続されている。
号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板5300外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
て、第1の走査線駆動回路用スタート信号(GSP1)(スタートパルスともいう)、走
査線駆動回路用クロック信号(GCK1)を供給する。また、タイミング制御回路530
5は、第2の走査線駆動回路5303に対し、一例として、第2の走査線駆動回路用スタ
ート信号(GSP2)、走査線駆動回路用クロック信号(GCK2)を供給する。信号線
駆動回路5304に、信号線駆動回路用スタート信号(SSP)、信号線駆動回路用クロ
ック信号(SCK)、ビデオ信号用データ(DATA)(単にビデオ信号ともいう)、ラ
ッチ信号(LAT)を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号(CKB)とともに供給される
ものであってもよい。なお、第1の走査線駆動回路5302と第2の走査線駆動回路53
03との一方を省略することが可能である。
2の走査線駆動回路5303)を画素部5301と同じ基板5300に形成し、信号線駆
動回路5304を画素部5301とは別の基板に形成する構成について示している。
5(A)、図15(B)ではnチャネル型TFTで構成する信号線駆動回路の構成、動作
について一例を示し説明する。
スイッチング回路5602は、スイッチング回路5602_1〜5602_N(Nは自然
数)という複数の回路を有する。スイッチング回路5602_1〜5602_Nは、各々
、薄膜トランジスタ5603_1〜5603_k(kは自然数)という複数のトランジス
タを有する。薄膜トランジスタ5603_1〜5603_kが、Nチャネル型TFTであ
る例を説明する。
。薄膜トランジスタ5603_1〜5603_kの第1端子は、各々、配線5604_1
〜5604_kと接続される。薄膜トランジスタ5603_1〜5603_kの第2端子
は、各々、信号線S1〜Skと接続される。薄膜トランジスタ5603_1〜5603_
kのゲートは、配線5605_1と接続される。
、高電源電位レベル、ともいう)の信号を出力し、スイッチング回路5602_1〜56
02_Nを順番に選択する機能を有する。
との導通状態(第1端子と第2端子との間の導通)を制御する機能、即ち配線5604_
1〜5604_kの電位を信号線S1〜Skに供給するか否かを制御する機能を有する。
このように、スイッチング回路5602_1は、セレクタとしての機能を有する。また薄
膜トランジスタ5603_1〜5603_kは、各々、配線5604_1〜5604_k
と信号線S1〜Skとの導通状態を制御する機能、即ち配線5604_1〜5604_k
の電位を信号線S1〜Skに供給する機能を有する。このように、薄膜トランジスタ56
03_1〜5603_kは、各々、スイッチとしての機能を有する。
入力される。ビデオ信号用データ(DATA)は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
トを参照して説明する。図15(B)には、信号Sout_1〜Sout_N、及び信号
Vdata_1〜Vdata_kの一例を示す。信号Sout_1〜Sout_Nは、各
々、シフトレジスタ5601の出力信号の一例であり、信号Vdata_1〜Vdata
_kは、各々、配線5604_1〜5604_kに入力される信号の一例である。なお、
信号線駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲー
ト選択期間は、一例として、期間T1〜期間TNに分割される。期間T1〜TNは、各々
、選択された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間で
ある。
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
5_1〜5605_Nに順番に出力する。例えば、期間T1において、シフトレジスタ5
601は、ハイレベルの信号を配線5605_1に出力する。すると、薄膜トランジスタ
5603_1〜5603_kはオンになるので、配線5604_1〜5604_kと、信
号線S1〜Skとが導通状態になる。このとき、配線5604_1〜5604_kには、
Data(S1)〜Data(Sk)が入力される。Data(S1)〜Data(Sk
)は、各々、薄膜トランジスタ5603_1〜5603_kを介して、選択される行に属
する画素のうち、1列目〜k列目の画素に書き込まれる。こうして、期間T1〜TNにお
いて、選択された行に属する画素に、k列ずつ順番にビデオ信号用データ(DATA)が
書き込まれる。
によって、ビデオ信号用データ(DATA)の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
至4に示す薄膜トランジスタで構成される回路を用いることが可能である。
いて図16及び図17を用いて説明する。
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
(CLK)及びスタートパルス信号(SP)が入力されることによって、選択信号が生成
される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給さ
れる。走査線には、1ライン分の画素のトランジスタのゲート電極が接続されている。そ
して、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッフ
ァは大きな電流を流すことが可能なものが用いられる。
Nは3以上の自然数)を有している(図16(A)参照)。図16(A)に示すシフトレ
ジスタの第1のパルス出力回路10_1乃至第Nのパルス出力回路10_Nには、第1の
配線11より第1のクロック信号CK1、第2の配線12より第2のクロック信号CK2
、第3の配線13より第3のクロック信号CK3、第4の配線14より第4のクロック信
号CK4が供給される。また第1のパルス出力回路10_1では、第5の配線15からの
スタートパルスSP1(第1のスタートパルス)が入力される。また2段目以降の第nの
パルス出力回路10_n(nは、2以上N以下の自然数)では、一段前段のパルス出力回
路からの信号(前段信号OUT(n−1)という)が入力される。また第1のパルス出力
回路10_1では、2段後段の第3のパルス出力回路10_3からの信号が入力される。
同様に、2段目以降の第nのパルス出力回路10_nでは、2段後段の第(n+2)のパ
ルス出力回路10_(n+2)からの信号(後段信号OUT(n+2)という)が入力さ
れる。従って、各段のパルス出力回路からは、後段及び/または2段前段のパルス出力回
路に入力するための第1の出力信号(OUT(1)(SR)〜OUT(N)(SR))、
別の回路等に入力される第2の出力信号(OUT(1)〜OUT(N))が出力される。
ただし、図16(A)に示すように、シフトレジスタの最終段の2つの段には、後段信号
OUT(n+2)が入力されないため、一例としては、別途第2のスタートパルスSP2
、第3のスタートパルスSP3をそれぞれ入力する構成とすればよい。
レベル、ともいう)を繰り返す信号である。ここで、第1のクロック信号(CK1)〜第
4のクロック信号(CK4)は、順に1/4周期分遅延している。本実施の形態では、第
1のクロック信号(CK1)〜第4のクロック信号(CK4)を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、GCK
、SCKということもあるが、ここではCKとして説明を行う
第4の配線14のいずれかと電気的に接続されている。例えば、図16(A)において、
第1のパルス出力回路10_1は、第1の入力端子21が第1の配線11と電気的に接続
され、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力端子23が
第3の配線13と電気的に接続されている。また、第2のパルス出力回路10_2は、第
1の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22が第3の配
線13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に接続されて
いる。
子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端
子25、第1の出力端子26、第2の出力端子27を有しているとする(図16(B)参
照)。第1のパルス出力回路10_1において、第1の入力端子21に第1のクロック信
号CK1が入力され、第2の入力端子22に第2のクロック信号CK2が入力され、第3
の入力端子23に第3のクロック信号CK3が入力され、第4の入力端子24にスタート
パルスが入力され、第5の入力端子25に後段信号OUT(3)が入力され、第1の出力
端子26より第1の出力信号OUT(1)(SR)が出力され、第2の出力端子27より
第2の出力信号OUT(1)が出力されていることとなる。
ランジスタ(TFT:Thin Film Transistorともいう)の他に、上
記実施の形態で説明した4端子の薄膜トランジスタを用いることができる。なお、本明細
書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する場合、半導
体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲート電極を上
方のゲート電極とも呼ぶ。
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。4端子の薄膜トランジスタの
しきい値電圧は、上方及び/または下方のゲート電極の電位を制御することにより所望の
値に制御することができる。
(D)で説明する。
タ43を有している。また、上述した第1の入力端子21〜第5の入力端子25、及び第
1の出力端子26、第2の出力端子27に加え、第1の高電源電位VDDが供給される電
源線51、第2の高電源電位VCCが供給される電源線52、低電源電位VSSが供給さ
れる電源線53から、第1のトランジスタ31〜第13のトランジスタ43に信号、また
は電源電位が供給される。ここで図16(D)における各電源線の電源電位の大小関係は
、第1の電源電位VDDは第2の電源電位VCC以上の電位とし、第2の電源電位VCC
は第3の電源電位VSSより大きい電位とする。なお、第1のクロック信号(CK1)〜
第4のクロック信号(CK4)は、一定の間隔でHレベルとLレベルを繰り返す信号であ
るが、HレベルのときVDD、LレベルのときVSSであるとする。なお電源線51の電
位VDDを、電源線52の電位VCCより高くすることにより、動作に影響を与えること
なく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジス
タのしきい値のシフトを低減し、劣化を抑制することができる。なお、第1のトランジス
タ31〜第13のトランジスタ43のうち、第1のトランジスタ31、第6のトランジス
タ36乃至第9のトランジスタ39には、4端子の薄膜トランジスタを用いることが好ま
しい。第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ39の
動作は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電
極の制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入
力される制御信号に対する応答が速い(オン電流の立ち上がりが急峻)ことでよりパルス
出力回路の誤動作を低減することができるトランジスタである。そのため、図4端子の薄
膜トランジスタを用いることによりしきい値電圧を制御することができ、誤動作がより低
減できるパルス出力回路とすることができる。
続され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極
(下方のゲート電極及び上方のゲート電極)が第4の入力端子24に電気的に接続されて
いる。第2のトランジスタ32は、第1端子が電源線53に電気的に接続され、第2端子
が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極が第4のトランジ
スタ34のゲート電極に電気的に接続されている。第3のトランジスタ33は、第1端子
が第1の入力端子21に電気的に接続され、第2端子が第1の出力端子26に電気的に接
続されている。第4のトランジスタ34は、第1端子が電源線53に電気的に接続され、
第2端子が第1の出力端子26に電気的に接続されている。第5のトランジスタ35は、
第1端子が電源線53に電気的に接続され、第2端子が第2のトランジスタ32のゲート
電極及び第4のトランジスタ34のゲート電極に電気的に接続され、ゲート電極が第4の
入力端子24に電気的に接続されている。第6のトランジスタ36は、第1端子が電源線
52に電気的に接続され、第2端子が第2のトランジスタ32のゲート電極及び第4のト
ランジスタ34のゲート電極に電気的に接続され、ゲート電極(下方のゲート電極及び上
方のゲート電極)が第5の入力端子25に電気的に接続されている。第7のトランジスタ
37は、第1端子が電源線52に電気的に接続され、第2端子が第8のトランジスタ38
の第2端子に電気的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)
が第3の入力端子23に電気的に接続されている。第8のトランジスタ38は、第1端子
が第2のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気
的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が第2の入力端子
22に電気的に接続されている。第9のトランジスタ39は、第1端子が第1のトランジ
スタ31の第2端子及び第2のトランジスタ32の第2端子に電気的に接続され、第2端
子が第3のトランジスタ33のゲート電極及び第10のトランジスタ40のゲート電極に
電気的に接続され、ゲート電極(下方のゲート電極及び上方のゲート電極)が電源線52
に電気的に接続されている。第10のトランジスタ40は、第1端子が第1の入力端子2
1に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され、ゲート電極
が第9のトランジスタ39の第2端子に電気的に接続されている。第11のトランジスタ
41は、第1端子が電源線53に電気的に接続され、第2端子が第2の出力端子27に電
気的に接続され、ゲート電極が第2のトランジスタ32のゲート電極及び第4のトランジ
スタ34のゲート電極に電気的に接続されている。第12のトランジスタ42は、第1端
子が電源線53に電気的に接続され、第2端子が第2の出力端子27に電気的に接続され
、ゲート電極が第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲー
ト電極)に電気的に接続されている。第13のトランジスタ43は、第1端子が電源線5
3に電気的に接続され、第2端子が第1の出力端子26に電気的に接続され、ゲート電極
が第7のトランジスタ37のゲート電極(下方のゲート電極及び上方のゲート電極)に電
気的に接続されている。
0のゲート電極、及び第9のトランジスタ39の第2端子の接続箇所をノードAとする。
また、第2のトランジスタ32のゲート電極、第4のトランジスタ34のゲート電極、第
5のトランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジ
スタ38の第1端子、及び第11のトランジスタ41のゲート電極の接続箇所をノードB
とする。
1に適用した場合に、第1の入力端子21乃至第5の入力端子25と第1の出力端子26
及び第2の出力端子27に入力または出力される信号を示している。
子22に第2のクロック信号CK2が入力され、第3の入力端子23に第3のクロック信
号CK3が入力され、第4の入力端子24にスタートパルスが入力され、第5の入力端子
25に後段信号OUT(3)が入力され、第1の出力端子26より第1の出力信号OUT
(1)(SR)が出力され、第2の出力端子27より第2の出力信号OUT(1)が出力
される。
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1
端子、第2端子と表記する場合がある。
ストラップ動作を行うための、容量素子を別途設けても良い。またノードBの電位を保持
するため、一方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。
グチャートについて図17(B)に示す。なおシフトレジスタが走査線駆動回路である場
合、図17(B)中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当
する。
ランジスタ39を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ートストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ31の第2
端子であるソースの電位が上昇していき、第1の電源電位VDDより大きくなる。そして
、第1のトランジスタ31のソースが第1端子側、即ち電源線51側に切り替わる。その
ため、第1のトランジスタ31においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第2の電源電位VCCが印加される第9
のトランジスタ39を設けておくことにより、ブートストラップ動作によりノードAの電
位は上昇するものの、第1のトランジスタ31の第2端子の電位の上昇を生じないように
することができる。つまり、第9のトランジスタ39を設けることにより、第1のトラン
ジスタ31のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第1のトランジスタ31の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第1のトランジスタ31の劣化を抑制することができる。
端子と第3のトランジスタ33のゲートとの間に第1端子と第2端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第9のトラン
ジスタ39を省略してもよく、トランジスタ数を削減することが利点がある。
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタ、ア
モルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されること
によるトランジスタの劣化の程度が小さい。そのため、第2の電源電位VCCを供給する
電源線に、第1の電源電位VDDを供給しても同様の動作が得られ、且つ回路間を引き回
す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
に第3の入力端子23によって供給されるクロック信号、第8のトランジスタ38のゲー
ト電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子22によって供給さ
れるクロック信号は、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方
のゲート電極)に第2の入力端子22によって供給されるクロック信号、第8のトランジ
スタ38ゲート電極(下方のゲート電極及び上方のゲート電極)に第3の入力端子23に
よって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏す
る。なお、図17(A)に示すシフトレジスタにおいて、第7のトランジスタ37及び第
8のトランジスタ38が共にオンの状態から、第7のトランジスタ37がオフ、第8のト
ランジスタ38がオンの状態、次いで第7のトランジスタ37がオフ、第8のトランジス
タ38がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23の
電位が低下することで生じる、ノードBの電位の低下が第7のトランジスタ37のゲート
電極の電位の低下、及び第8のトランジスタ38のゲート電極の電位の低下に起因して2
回生じることとなる。一方、図17(A)に示すシフトレジスタを図17(B)の期間の
ように、第7のトランジスタ37及び第8のトランジスタ38が共にオンの状態から、第
7のトランジスタ37がオン、第8のトランジスタ38がオフの状態、次いで、第7のト
ランジスタ37がオフ、第8のトランジスタ38がオフの状態とすることによって、第2
の入力端子22及び第3の入力端子23の電位が低下することで生じるノードBの電位の
低下を、第8のトランジスタ38のゲート電極の電位の低下による一回に低減することが
できる。そのため、第7のトランジスタ37のゲート電極(下方のゲート電極及び上方の
ゲート電極)に第3の入力端子にから供給されるクロック信号が供給され、第8のトラン
ジスタ38のゲート電極(下方のゲート電極及び上方のゲート電極)に第2の入力端子か
らクロック信号が供給される結線関係とすることが好ましい。なぜなら、ノードBの電位
の変動回数が低減され、またノイズを低減することが出来るためである。
間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、薄膜ト
ランジスタを有する駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)素子、有機EL素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
を含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板は、電流を表示素子に
供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素
電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であっ
て、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があて
はまる。
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
説明する。図10(A1)(A2)は、薄膜トランジスタ4010、4011、及び液晶
素子4013を、第1の基板4001及び第2の基板4006との間にシール材4005
によって封止した、パネルの平面図であり、図10(B)は、図10(A1)(A2)の
M−Nにおける断面図に相当する。
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査
線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006
とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール
材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図10(A1)
は、COG方法により信号線駆動回路4003を実装する例であり、図10(A2)は、
TAB方法により信号線駆動回路4003を実装する例である。
薄膜トランジスタを複数有しており、図10(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
とを例示している。薄膜トランジスタ4010、4011上には絶縁層4041、404
2、4020、4021が設けられている。
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ4011としては、実施の形態1乃至4で示した薄膜トランジスタ410、499、
画素用の薄膜トランジスタ4010としては、薄膜トランジスタ420、498を用いる
ことができる。本実施の形態において、薄膜トランジスタ4010、4011はnチャネ
ル型薄膜トランジスタである。
チャネル形成領域と重なる位置に導電層4040が設けられている。導電層4040を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後にお
ける薄膜トランジスタ4011のしきい値電圧の変化量を低減することができる。また、
導電層4040は、電位が薄膜トランジスタ4011のゲート電極層と同じでもよいし、
異なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層
4040の電位がGND、0V、或いはフローティング状態であってもよい。
気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板40
06上に形成されている。画素電極層4030と対向電極層4031と液晶層4008と
が重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向
電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、
絶縁層4032、4033を介して液晶層4008を挟持している。
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass−Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層4031
は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層40
31と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材40
05に含有させる。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
フィルタ)、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラ
ックマトリクスとして機能する遮光膜を設けてもよい。
て絶縁層4041が形成され、薄膜トランジスタ4011はチャネル保護層として絶縁層
4042が形成されている。絶縁層4041、4042は実施の形態1で示した酸化物絶
縁層416、426と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの
表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層4021で覆う構成となって
いる。ここでは、絶縁層4041、4042として、実施の形態1を用いてスパッタ法に
より酸化珪素膜を形成する。
、4042は実施の形態1で示した保護絶縁層403と同様な材料及び方法で形成すれば
よい。ここでは、絶縁層4020として、RFスパッタ法により窒化珪素膜を形成する。
形態1で示した平坦化絶縁層404と同様な材料及び方法で形成すればよく、ポリイミド
、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料
を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シ
ロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いること
ができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層40
21を形成してもよい。
としてもよい。絶縁層4020とゲート絶縁層とに窒化物絶縁膜を用いて、図10に示す
ように少なくともアクティブマトリクス基板の画素部の周縁を囲むように絶縁層4020
とゲート絶縁層とが接する領域を設ける構成とすればよい。この製造プロセスでは、外部
からの水分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイ
スが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信
頼性を向上することができる。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)等の方法、ドクターナイフ、ロールコーター、カーテンコータ
ー、ナイフコーター等を用いることができる。絶縁層4021の焼成工程と半導体層のア
ニールを兼ねることで効率よく半導体装置を作製することが可能となる。
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
透光性の導電性材料を用いることができる。
ともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率
が70%以上であることが好ましい。シート抵抗は、より低いことが好ましい。また、導
電性組成物に含まれる導電性高分子の抵抗率が0.1Ω・cm以下であることが好ましい
。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
002に与えられる各種信号及び電位は、FPC4018から供給されている。
ら形成され、端子電極4016は、薄膜トランジスタ4010、4011のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
て電気的に接続されている。
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
導体装置として液晶表示モジュールを構成する一例を示している。
ール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む
表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605
はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の
外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷
陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配
線基板2609によりTFT基板2600の配線回路部2608と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optically Compensated
Birefringence)モード、FLC(Ferroelectric Liq
uid Crystal)モード、AFLC(AntiFerroelectric L
iquid Crystal)モードなどを用いることができる。
る。
である。
半導体装置の一形態として電子ペーパーの例を示す。
ーに用いてもよい。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼
ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とす
ることが可能という利点を有している。
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板が必要ない。
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態1乃至4の薄膜ト
ランジスタによって得られるアクティブマトリクス基板を用いることができる。
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
装置に用いられる薄膜トランジスタ581としては、実施の形態1で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また
、実施の形態2乃至4で示す薄膜トランジスタも本実施の薄膜トランジスタ581として
適用することもできる。
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
タであり、半導体層と接する絶縁膜583に覆われている。薄膜トランジスタ581のソ
ース電極層又はドレイン電極層は第1の電極層587と、絶縁層585に形成する開口で
接しており電気的に接続している。第1の電極層583、587と基板596上に形成さ
れた第2の電極層588との間には黒色領域590a及び白色領域590bを有し、周り
に液体で満たされているキャビティ594を含む球形粒子589が設けられており、球形
粒子589の周囲は樹脂等の充填材595で充填されている。第1の電極層587が画素
電極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、薄膜
トランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通接
続部を用いて、一対の基板間に配置される導電性粒子を介して第2の電極層588と共通
電位線とを電気的に接続することができる。
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜20
0μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられ
るマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用いたデバイス
は一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反
射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示
部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一
度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置
(単に表示装置、又は表示装置を具備する半導体装置ともいう)を遠ざけた場合であって
も、表示された像を保存しておくことが可能となる。
。
である。
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
す図である。
は酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素
に2つ用いる例を示す。
6402、発光素子6404及び容量素子6403を有している。スイッチング用トラン
ジスタ6401はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイ
ン電極の一方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の
他方)が発光素子の駆動用トランジスタ6402のゲートに接続されている。発光素子の
駆動用トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接
続され、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極
(画素電極)に接続されている。発光素子6404の第2電極は共通電極6408に相当
する。共通電極6408は、同一基板上に形成される共通電位線と電気的に接続される。
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源
電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加
して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位
と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
て省略することも可能である。発光素子の駆動用トランジスタ6402のゲート容量につ
いては、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ートには、発光素子の駆動用トランジスタ6402が十分にオンするか、オフするかの二
つの状態となるようなビデオ信号を入力する。つまり、発光素子の駆動用トランジスタ6
402は線形領域で動作させる。発光素子の駆動用トランジスタ6402は線形領域で動
作させるため、電源線6407の電圧よりも高い電圧を発光素子の駆動用トランジスタ6
402のゲートにかける。なお、信号線6405には、(電源線電圧+発光素子の駆動用
トランジスタ6402のVth)以上の電圧をかける。
らせることで、図12と同じ画素構成を用いることができる。
子6404の順方向電圧+発光素子の駆動用トランジスタ6402のVth以上の電圧を
かける。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており
、少なくとも順方向しきい値電圧を含む。なお、発光素子の駆動用トランジスタ6402
が飽和領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流
すことができる。発光素子の駆動用トランジスタ6402を飽和領域で動作させるため、
電源線6407の電位は、発光素子の駆動用トランジスタ6402のゲート電位よりも高
くする。ビデオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電
流を流し、アナログ階調駆動を行うことができる。
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
型の場合を例に挙げて、画素の断面構造について説明する。図13(A)(B)(C)の
半導体装置に用いられる駆動用TFT7001、7011、7021は、実施の形態1で
示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トラン
ジスタである。また、実施の形態2乃至4で示す薄膜トランジスタを駆動用TFT700
1、7011、7021として適用することもできる。
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
陽極7005側に抜ける場合の、画素の断面図を示す。図13(A)では、発光素子70
02の陰極7003と駆動用TFT7001が電気的に接続されており、陰極7003上
に発光層7004、陽極7005が順に積層されている。陰極7003は仕事関数が小さ
く、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、C
a、Al、MgAg、AlLi等が望ましい。そして発光層7004は、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層
で構成されている場合、陰極7003上に電子注入層、電子輸送層、発光層、ホール輸送
層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極700
5は透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウ
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示
す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性
を有する導電膜を用いても良い。
7009を設ける。隔壁7009は、ポリイミド、アクリル、ポリアミド、エポキシ等の
有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7009は、
特に感光性の樹脂材料を用い、隔壁7009の側面が連続した曲率を持って形成される傾
斜面となるように形成することが好ましい。隔壁7009として感光性の樹脂材料を用い
る場合、レジストマスクを形成する工程を省略することができる。
相当する。図13(A)に示した画素の場合、発光素子7002から発せられる光は、矢
印で示すように陽極7005側に射出する。
011がn型で、発光素子7012から発せられる光が陰極7013側に射出する場合の
、画素の断面図を示す。図13(B)では、駆動用TFT7011と電気的に接続された
透光性を有する導電膜7017上に、発光素子7012の陰極7013が成膜されており
、陰極7013上に発光層7014、陽極7015が順に積層されている。なお、陽極7
015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜7016が成膜されていてもよい。陰極7013は、図13(A)の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度(好ましくは、5nm〜30nm程度)とする。例えば20nmの膜
厚を有するアルミニウム膜を、陰極7013として用いることができる。そして発光層7
014は、図13(A)と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極7015は光を透過する必要はないが、図
13(A)と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜7016は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
隔壁7019を設ける。隔壁7019は、ポリイミド、アクリル、ポリアミド、エポキシ
等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7019
は、特に感光性の樹脂材料を用い、隔壁7019の側面が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁7019として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。
に相当する。図13(B)に示した画素の場合、発光素子7012から発せられる光は、
矢印で示すように陰極7013側に射出する。
では、駆動用TFT7021と電気的に接続された透光性を有する導電膜7027上に、
発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7024、
陽極7025が順に積層されている。陰極7023は、図13(A)の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極7023として
用いることができる。そして発光層7024は、図13(A)と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極70
25は、図13(A)と同様に、透光性を有する導電性材料を用いて形成することができ
る。
隔壁7029を設ける。隔壁7029は、ポリイミド、アクリル、ポリアミド、エポキシ
等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7029
は、特に感光性の樹脂材料を用い、隔壁7029の側面が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁7029として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。
22に相当する。図13(C)に示した画素の場合、発光素子7022から発せられる光
は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
L素子を設けることも可能である。
に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用TFTが接
続されている構成であってもよい。
技術的思想に基づく各種の変形が可能である。
断面について、図11を用いて説明する。図11(A)は、第1の基板上に形成された薄
膜トランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネル
の平面図であり、図11(B)は、図11(A)のH−Iにおける断面図に相当する。
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有し
ており、図11(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信
号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ4509としては、実施の形態1乃至4で示した薄膜トランジスタ410、499、
画素用の薄膜トランジスタ4510としては、薄膜トランジスタ420、498を用いる
ことができる。本実施の形態において、薄膜トランジスタ4509、4510はnチャネ
ル型薄膜トランジスタである。
ャネル形成領域と重なる位置に導電層4540が設けられている。導電層4540を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけ
る薄膜トランジスタ4509のしきい値電圧の変化量を低減することができる。また、導
電層4540は、電位が薄膜トランジスタ4509のゲート電極層と同じでもよいし、異
なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層4
540の電位がGND、0V、或いはフローティング状態であってもよい。
て絶縁層4541が形成され、薄膜トランジスタ4510はチャネル保護層として絶縁層
4542が形成されている。絶縁層4541、4542は実施の形態1で示した酸化物絶
縁層416、426と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの
表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層4544で覆う構成となって
いる。ここでは、絶縁層4541、4542として、実施の形態1を用いてスパッタ法に
より酸化珪素膜を形成する。
は実施の形態1で示した保護絶縁層403と同様な材料及び方法で形成すればよい。ここ
では、絶縁層4543として、RFスパッタ法により窒化珪素膜を形成する。
形態1で示した平坦化絶縁層404と同様な材料及び方法で形成すればよい。ここでは、
絶縁層4544としてアクリルを用いる。
としてもよい。絶縁層4543とゲート絶縁層とに窒化物絶縁膜を用いて、図11に示す
ように少なくともアクティブマトリクス基板の画素部の周縁を囲むように絶縁層4543
とゲート絶縁層とが接する領域を設ける構成とすればよい。この製造プロセスでは、外部
からの水分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイ
スが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信
頼性を向上することができる。
層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、示した構成に限定されない。発光
素子4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変え
ることができる。
特に感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
されていてもどちらでも良い。
4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、DLC膜等を形成することができる。
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
から形成され、端子電極4516は、薄膜トランジスタ4509、4510が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
して電気的に接続されている。
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用い
ればよい。
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図11の構成に限定されない。
ることができる。
である。
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図20に示す。
および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は
、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うこと
ができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図20では表示部2705)に文章を表示し、左側の表示部
(図20では表示部2707)に画像を表示することができる。
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表
示することが可能である。また、ここでは、スタンド9605により筐体9601を支持
した構成を示している。
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
トフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部97
03は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画
像データを表示させることで、通常の写真立てと同様に機能させることができる。
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム9700
の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して
画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができ
る。
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
22(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図22(A)に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図22(A)に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
9900は、筐体9901に表示部9903が組み込まれている。また、スロットマシン
9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口
、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述のものに
限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その
他付属設備が適宜設けられた構成とすることができる。
するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボ
ード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部9303を見て入力操作を行うことができる。
イス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハー
ドディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばU
SBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有して
いる。
07を有しており、広い表示画面を実現することができる。また、収納可能な表示部93
07の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
放送を受信して映像を表示部9303または表示部9307に表示することができる。ま
た、上部筐体9301と下部筐体9302とを接続するヒンジユニットを閉状態としたま
ま、表示部9307をスライドさせて画面全面を露出させ、画面角度を調節して使用者が
テレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部9
303を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最
小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータ
において有用である。
話の一例を示す斜視図である。
体を腕に装着するためのバンド部9204、腕に対するバンド部9204の固定状態を調
節する調節部9205、表示部9201、スピーカ9207、及びマイク9208から構
成されている。
チや、撮像開始指示スイッチの他、例えばスイッチを押すとインタネット用のプログラム
が起動されるなど、各ファンクションを対応づけることができる。
スイッチ9203の操作、またはマイク9208への音声入力により行われる。なお、図
23(B)では、表示部9201に表示された表示ボタン9202を図示しており、指な
どで触れることにより入力を行うことができる。
段を有するカメラ部9206を有する。なお、特にカメラ部は設けなくともよい。
レビ放送を受信して映像を表示部9201に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図23(
B)に示す携帯電話は、GPSなどの位置情報を収集できる機能を有していてもよい。
ネルなどの映像表示装置を用いる。図23(B)に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量が限られており、表示部9201に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
ず、携行できる形状を有しているものであればよい。
本実施の形態では、半導体装置の一形態として、実施の形態1乃至4で示す薄膜トランジ
スタを有する表示装置の例を図24乃至図37を用いて説明する。本実施の形態は、表示
素子として液晶素子を用いた液晶表示装置の例を図24乃至図37を用いて説明する。図
24乃至図37の液晶表示装置に用いられるTFT628、629は、実施の形態1乃至
4で示す薄膜トランジスタを適用することができ、実施の形態1乃至4で示す工程で同様
に作製できる電気特性及び信頼性の高い薄膜トランジスタである。TFT628はチャネ
ル保護層608を、TFT629はチャネル保護層611をそれぞれ有し、酸化物半導体
層をチャネル形成領域とする逆スタガ薄膜トランジスタである。
。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種で
ある。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分
子が垂直方向を向く方式である。本実施の形態では、特に画素(ピクセル)をいくつかの
領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されている。これ
をマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイ
ン設計が考慮された液晶表示装置について説明する。
電極が形成される基板側の平面図であり、図中に示す切断線E−Fに対応する断面構造を
図24に表している。また、図26は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
成された基板600と、対向電極層640等が形成される対向基板601とが重ね合わせ
られ、液晶が注入された状態を示している。
に突起644が形成されている。画素電極層624上には配向膜648が形成され、同様
に対向電極層640及び突起644上にも配向膜646が形成されている。基板600と
対向基板601の間に液晶層650が形成されている。
30が形成される。画素電極層624は、TFT628、配線616、及び保持容量部6
30を覆う絶縁膜620、絶縁膜620を覆う絶縁膜622をそれぞれ貫通するコンタク
トホール623で、配線618と接続する。TFT628は実施の形態1乃至4で示す薄
膜トランジスタを適宜用いることができる。また、保持容量部630は、TFT628の
ゲート配線602と同時に形成した第1の容量配線604と、ゲート絶縁膜606と、配
線616、618と同時に形成した第2の容量配線617で構成される。
成されている。
を用いて形成する。画素電極層624にはスリット625を設ける。スリット625は液
晶の配向を制御するためのものである。
それぞれTFT628、画素電極層624及び保持容量部630と同様に形成することが
できる。TFT628とTFT629は共に配線616と接続している。この液晶表示パ
ネルの画素(ピクセル)は、画素電極層624と画素電極層626により構成されている
。画素電極層624と画素電極層626はサブピクセルである。
いる。対向電極層640は、画素電極層624と同様の材料を用いて形成することが好ま
しい。対向電極層640上には液晶の配向を制御する突起644が形成されている。なお
、図26に基板600上に形成される画素電極層624及び画素電極層626を破線で示
し、対向電極層640と、画素電極層624及び画素電極層626が重なり合って配置さ
れている様子を示している。
線602、配線616と接続している。この場合、容量配線604と容量配線605の電
位を異ならせることで、液晶素子651と液晶素子652の動作を異ならせることができ
る。すなわち、容量配線604と容量配線605の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
は電界の歪み(斜め電界)が発生する。このスリット625と、対向基板601側の突起
644とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
る。
の平面図であり、図中に示す切断線Y−Zに対応する断面構造を図28に表している。
続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
ール623において、配線618でTFT628と接続している。また、画素電極層62
6は、絶縁膜620、及び絶縁膜622をそれぞれ貫通するコンタクトホール627にお
いて、配線619でTFT629と接続している。TFT628のゲート配線602と、
TFT629のゲート配線603には、異なるゲート信号を与えることができるように分
離されている。一方、データ線として機能する配線616は、TFT628とTFT62
9で共通に用いられている。TFT628とTFT629は実施の形態1乃至4で示す薄
膜トランジスタを適宜用いることができる。なお、ゲート配線602、ゲート配線603
及び容量配線690上にはゲート絶縁膜606が形成されている。
624の外側を囲むように画素電極層626が形成されている。画素電極層624と画素
電極層626に印加する電圧を、TFT628及びTFT629により異ならせることで
、液晶の配向を制御している。この画素構造の等価回路を図31に示す。TFT628は
ゲート配線602と接続し、TFT629はゲート配線603と接続している。また、T
FT628とTFT629は、共に配線616と接続している。ゲート配線602とゲー
ト配線603に異なるゲート信号を与えることで、液晶素子651と液晶素子652の動
作を異ならせることができる。すなわち、TFT628とTFT629の動作を個別に制
御することにより、液晶素子651と液晶素子652の液晶の配向を精密に制御して視野
角を広げることができる。
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。図30に対向基板側の平面構造を示す。対向電極層640は異なる画素間で共通化
されている電極であるが、スリット641が形成されている。このスリット641と、画
素電極層624及び画素電極層626側のスリット625とを交互に咬み合うように配置
することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これに
より、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
なお、図30に基板600上に形成される画素電極層624及び画素電極層626を破線
で示し、対向電極層640と、画素電極層624及び画素電極層626が重なり合って配
置されている様子を示している。
層640上にも配向膜646が形成されている。基板600と対向基板601の間に液晶
層650が形成されている。また、画素電極層624と液晶層650と対向電極層640
が重なり合うことで、第1の液晶素子が形成されている。また、画素電極層626と液晶
層650と対向電極層640が重なり合うことで、第2の液晶素子が形成されている。図
28乃至図31で説明する表示パネルの画素構造は、一画素に第1の液晶素子と第2の液
晶素子が設けられたマルチドメイン構造となっている。
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約180度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
成された基板600と、対向基板601を重ね合わせ、液晶を注入した状態を示している
。対向基板601には、着色膜636、平坦化膜637などが形成されている。なお、対
向基板601側に対向電極は設けられていない。また、基板600と対向基板601の間
に、配向膜646及び配向膜648を介して液晶層650が形成されている。
FT628が形成される。電極層607は、実施の形態1乃至4で示す画素電極層427
と同様の材料を用いることができる。容量配線604はTFT628のゲート配線602
と同時に形成することができる。TFT628としては、実施の形態1乃至5で示した薄
膜トランジスタを適用することができる。電極層607は略画素の形状に区画化した形状
で形成する。なお、電極層607及び容量配線604上にはゲート絶縁膜606が形成さ
れる。
6は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、TFT628のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線618はソース及びドレインの他方の電極となり、画素電極層
624と接続する配線である。
縁膜620に形成されるコンタクトホールにおいて、配線618に接続する画素電極層6
24が形成される。画素電極層624は実施の形態1で示した画素電極層と同様の材料を
用いて形成する。
される。なお、保持容量は電極層607と画素電極層624の間で形成している。
面構造を図32に表している。画素電極層624にはスリット625が設けられる。スリ
ット625は液晶の配向を制御するためのものである。この場合、電界は電極層607と
画素電極層624の間で発生する。電極層607と画素電極層624の間にはゲート絶縁
膜606が形成されているが、ゲート絶縁膜606の厚さは50〜200nmであり、2
〜10μmである液晶層の厚さと比較して十分薄いので、実質的に基板600と平行な方
向(水平方向)に電界が発生する。この電界により液晶の配向が制御される。この基板と
略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの
状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広
がることとなる。また、電極層607と画素電極層624は共に透光性の電極であるので
、開口率を向上させることができる。
あり、図中に示す切断線V−Wに対応する断面構造を図34に表している。以下の説明で
はこの両図を参照して説明する。
対向基板601を重ね合わせ、液晶を注入した状態を示している。対向基板601には、
着色膜636、平坦化膜637などが形成されている。なお、対向基板601側に対向電
極は設けられていない。基板600と対向基板601の間に、配向膜646及び配向膜6
48を介して液晶層650が形成されている。
9はTFT628のゲート配線602と同時に形成することができる。TFT628とし
ては、実施の形態1乃至4で示した薄膜トランジスタを適用することができる。
6は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、TFT628のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線618はソース及びドレインの他方の電極となり、画素電極層
624と接続する配線である。
縁膜620に形成されるコンタクトホール623を介して、配線618に接続する画素電
極層624が形成される。画素電極層624は実施の形態1で示した画素電極層と同様の
材料を用いて形成する。なお、図35に示すように、画素電極層624は、共通電位線6
09と同時に形成した櫛形の電極と横電界が発生するように形成される。また、画素電極
層624の櫛歯の部分が共通電位線609と同時に形成した櫛形の電極と交互に咬み合う
ように形成される。
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。
される。保持容量は共通電位線609と容量電極615の間にゲート絶縁膜606を設け
、それにより形成している。容量電極615と画素電極層624はコンタクトホール63
3を介して接続されている。
り、図中に示す切断線K−Lに対応する断面構造を図36に表している。以下の説明では
この両図を参照して説明する。
ている。データ線として機能する配線616は、TFT628と接続している。TFT6
28は実施の形態1乃至4に示すTFTのいずれかを適用することができる。
604はTFT628のゲート配線602と同時に形成することができる。ゲート配線6
02及び容量配線604上にはゲート絶縁膜606が形成される。保持容量は、容量配線
604と容量電極615の間にゲート絶縁膜606を介して形成している。容量電極61
5と画素電極層624はコンタクトホール623を介して接続されている。
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。液晶層650は画素電極層624と対向電極層640の間に配向膜648及び配向
膜646を介して形成されている。
成されている。
トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板601
の対向電極層640が形成されている面とは逆の面に、偏光板を貼り合わせておく。
の液晶表示装置は、開口率が高い液晶表示装置である。
本実施の形態では、実施の形態1よりも工程数及びフォトマスク数が少ない工程の例を図
39(A)乃至図39(D)に示す。図39(A)乃至図39(D)は、図1乃至図3と
工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳
細な説明は省略する。
形成した後、第1のフォトリソグラフィ工程によりゲート電極層411、421を形成す
る。
ゲート絶縁層402bの積層を形成する。
体膜430を形成する(図39(A)参照。)。なお、図39(A)は図2(A)と同一
である。
体層に加工する。
の加熱処理の温度は、350℃以上基板の歪み点未満、好ましくは400℃以上とする。
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒
素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水
や水素の再混入を防ぎ、酸化物半導体層431、432を得る(図39(B)参照。)な
お、ここまでの工程は、実施の形態1と同一であり、図39(B)は図2(B)と同一で
ある。
電膜を形成した後、第3のフォトリソグラフィ工程によりレジストマスク445a、44
5bを形成し、選択的にエッチングを行ってソース電極層415a、及びドレイン電極層
415bを形成する。レジストマスク445a、445bを用いることによって、実施の
形態におけるレジストマスク433a、433bを省略することができる。
薄くして溝部(凹部)を有する酸化物半導体層437を形成する(図39(C)参照。)
。ただし、酸化物半導体層に溝部(凹部)を形成しなくとも薄膜トランジスタがスイッチ
ング素子として機能する場合には、特にこのエッチングを行わなくてもよい。
より酸化物半導体層437を覆うレジストマスク438を形成し、酸化物半導体層432
上の金属電極層435を除去する(図39(D)参照。)。選択的にエッチングを行うた
め、アルカリ性のエッチャントを用いることで図39(D)の状態を得ることができる。
金属導電膜の材料としては、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等がある。
本実施の形態では、金属導電膜としてTi膜を用いて、酸化物半導体層431、432に
はIn−Ga−Zn−O系酸化物半導体膜を用いて、エッチャントとして過水アンモニア
水(アンモニア、水、過酸化水素水の混合液)を用いる。
特にチャネルエッチ型の薄膜トランジスタにおいては、さらにエッチングされ、膜厚の薄
い領域、即ちチャネル形成領域の膜厚は30nm以下となり、最終的に作製された薄膜ト
ランジスタの膜厚の薄い領域の膜厚は5nm以上20nm以下とする。
とすることが好ましい。
スタ410及び薄膜トランジスタ420を形成し、保護絶縁層403、及び平坦化絶縁層
404を形成した後、ドレイン電極層425bに達するコンタクトホールの形成と、画素
電極層427及び導電層417の形成を行う。
及び薄膜トランジスタ420をそれぞれ駆動回路または画素部に作り分けて作製すること
ができる。工程数を増やすことなく、同一基板上に最適な構造のトランジスタを割り当て
て様々な回路を構成することができる。
本実施の形態では、実施の形態1及び実施の形態15よりも工程数及びフォトマスク数が
少ない工程の例を図40(A)乃至(C)に示す。図40(A)乃至(C)は、図1乃至
図3と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇
所の詳細な説明は省略する。
形成した後、第1のフォトリソグラフィ工程によりゲート電極層411、421を形成す
る。
ゲート絶縁層402bの積層を形成する。
体膜430を形成する(図40(A)参照。)。なお、図40(A)は図2(A)と同一
である。
体層に加工する。
の加熱処理の温度は、350℃以上基板の歪み点未満、好ましくは400℃以上とする。
ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒
素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水
や水素の再混入を防ぎ、酸化物半導体層431、432を得る(図40(B)参照。)な
お、ここまでの工程は、実施の形態1と同一であり、図40(B)は図2(B)と同一で
ある。
電膜を形成した後、第3のフォトリソグラフィ工程によりレジストマスク446a、44
6bを形成し、選択的にエッチングを行ってソース電極層415a、及びドレイン電極層
415bを形成し、かつ酸化物半導体層432上の金属導電膜を除去する(図40(D)
参照。)。レジストマスク446a、446bを用いることによって、実施の形態におけ
るレジストマスク433a、433b、438を省略することができる。
図40(C)のように、酸化物半導体層431、432は金属導電膜のエッチング工程に
おける膜減りを軽減することができる。
の状態を得ることができる。金属導電膜の材料としては、Al、Cr、Cu、Ta、Ti
、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を
組み合わせた合金等がある。本実施の形態では、金属導電膜としてTi膜を用いて、酸化
物半導体層431、432にはIn−Ga−Zn−O系酸化物半導体膜を用いて、エッチ
ャントとして過水アンモニア水(アンモニア、水、過酸化水素水の混合液)を用いる。
スタ410及び薄膜トランジスタ420を形成し、保護絶縁層403、及び平坦化絶縁層
404を形成した後、ドレイン電極層425bに達するコンタクトホールの形成と、画素
電極層427及び導電層417の形成を行う。
及び薄膜トランジスタ420をそれぞれ駆動回路または画素部に作り分けて作製すること
ができる。工程数を増やすことなく、同一基板上に最適な構造のトランジスタを割り当て
て様々な回路を構成することができる。
本実施の形態では、断面から見て酸化物半導体層を窒化物絶縁膜で囲む例を図38に示す
。図38は、酸化物絶縁層416の上面形状及び端部の位置が図1と異なる点、ゲート絶
縁層の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の
詳細な説明は省略する。
あり、絶縁表面を有する基板400上に、ゲート電極層411、窒化物絶縁膜からなるゲ
ート絶縁層402、少なくともチャネル形成領域413、第1の高抵抗ドレイン領域41
4a、及び第2の高抵抗ドレイン領域414bを有する酸化物半導体層、ソース電極層4
15a、及びドレイン電極層415bを含む。また、薄膜トランジスタ410を覆い、チ
ャネル形成領域413に接する酸化物絶縁層416が設けられている。
て機能する酸化物絶縁層426をフォトリソグラフィ工程で形成する際に薄膜トランジス
タ410の外側のゲート絶縁層402が露出するように加工する。少なくとも酸化物絶縁
層416の上面形状は、酸化物半導体層の上面形状よりも広く、薄膜トランジスタ410
を覆う上面形状とすることが好ましい。
403を形成する。
合的に形成されている。また、ドレイン電極層415bの下面に接して第2の高抵抗ドレ
イン領域414bが自己整合的に形成されている。また、チャネル形成領域413は、酸
化物絶縁層416と接し、且つ膜厚が薄くなっており、第1の高抵抗ドレイン領域414
a、及び第2の高抵抗ドレイン領域414bよりも高抵抗の領域(I型領域)とする。
ドレイン領域414bの下面に接して窒化物絶縁膜からなるゲート絶縁層402が形成さ
れている。
珪素膜、窒化アルミニウム膜、酸化窒化アルミニウム膜などの水分や、水素イオンや、O
H−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を
用いる。
2の下面、上面、及び側面を囲むようにRFスパッタ法を用い、膜厚100nmの窒化珪
素膜を設ける。また、保護絶縁層403を窒化物絶縁膜からなるゲート絶縁層402と接
する構成とする。
プロセスにおいて、外部からの水分の侵入を防ぐことができる。また、半導体装置、例え
ば液晶表示装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐ
ことができデバイスの長期信頼性を向上することができる。
、酸化物半導体層422の上面、及び側面を囲むようにRFスパッタ法で形成された膜厚
100nmの窒化珪素膜を用いる。また、保護絶縁層403を窒化物絶縁膜からなるゲー
ト絶縁層402と接する構成とする。
に限定されず、複数の薄膜トランジスタを窒化物絶縁膜で囲む構成としてもよいし、画素
部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成としてもよい。少なくと
もアクティブマトリクス基板の画素部の周縁を囲むように保護絶縁層403とゲート絶縁
層402とが接する領域を設ける構成とすればよい。
Claims (2)
- 基板上にゲート電極層を形成する工程と、
前記ゲート電極層上に第1の絶縁層を形成する工程と、
前記第1の絶縁層上に、前記ゲート電極層と重なる領域を有し、Inと、Gaと、Znとを有する酸化物半導体層を形成する工程と、
前記酸化物半導体層に対し、350℃以上前記基板の歪み点未満の第1の加熱処理を行う工程と、
前記第1の加熱処理の後、前記酸化物半導体層と電気的に接続される、ソース電極層及びドレイン電極層を形成する工程と、
前記ソース電極層上及び前記ドレイン電極層上に、前記酸化物半導体層と接する領域を有する第2の絶縁層を形成する工程と、
前記第2の絶縁層を形成後、第2の加熱処理を行う工程と、を有する、半導体装置の作製方法。 - 基板上にゲート電極層を形成する工程と、
前記ゲート電極層上に第1の絶縁層を形成する工程と、
前記第1の絶縁層上に、前記ゲート電極層と重なる領域を有し、Inと、Gaと、Znとを有する酸化物半導体層を形成する工程と、
前記酸化物半導体層に対し、350℃以上前記基板の歪み点未満の第1の加熱処理を行う工程と、
前記第1の加熱処理の後、前記酸化物半導体層と電気的に接続される、ソース電極層及びドレイン電極層を形成する工程と、
前記酸化物半導体層と接する領域を有する第2の絶縁層を形成する工程と、
前記第2の絶縁層を形成後、第2の加熱処理を行う工程と、を有する、半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022074835A JP2022107603A (ja) | 2009-07-17 | 2022-04-28 | 表示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009169594 | 2009-07-17 | ||
JP2009169594 | 2009-07-17 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018150645A Division JP6749974B2 (ja) | 2009-07-17 | 2018-08-09 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022074835A Division JP2022107603A (ja) | 2009-07-17 | 2022-04-28 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020198442A true JP2020198442A (ja) | 2020-12-10 |
Family
ID=43449287
Family Applications (9)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010158785A Active JP5417271B2 (ja) | 2009-07-17 | 2010-07-13 | 半導体装置の作製方法 |
JP2013237770A Expired - Fee Related JP5719424B2 (ja) | 2009-07-17 | 2013-11-18 | 半導体装置の作製方法 |
JP2015057142A Active JP5969079B2 (ja) | 2009-07-17 | 2015-03-20 | 半導体装置の作製方法 |
JP2016133935A Active JP6105133B2 (ja) | 2009-07-17 | 2016-07-06 | 半導体装置の作製方法 |
JP2017037916A Active JP6150959B1 (ja) | 2009-07-17 | 2017-03-01 | 半導体装置の作製方法及び液晶表示装置の作製方法 |
JP2017101407A Active JP6386623B2 (ja) | 2009-07-17 | 2017-05-23 | 半導体装置の作製方法及び液晶表示装置の作製方法 |
JP2018150645A Active JP6749974B2 (ja) | 2009-07-17 | 2018-08-09 | 表示装置 |
JP2020136459A Withdrawn JP2020198442A (ja) | 2009-07-17 | 2020-08-12 | 半導体装置の作製方法 |
JP2022074835A Pending JP2022107603A (ja) | 2009-07-17 | 2022-04-28 | 表示装置 |
Family Applications Before (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010158785A Active JP5417271B2 (ja) | 2009-07-17 | 2010-07-13 | 半導体装置の作製方法 |
JP2013237770A Expired - Fee Related JP5719424B2 (ja) | 2009-07-17 | 2013-11-18 | 半導体装置の作製方法 |
JP2015057142A Active JP5969079B2 (ja) | 2009-07-17 | 2015-03-20 | 半導体装置の作製方法 |
JP2016133935A Active JP6105133B2 (ja) | 2009-07-17 | 2016-07-06 | 半導体装置の作製方法 |
JP2017037916A Active JP6150959B1 (ja) | 2009-07-17 | 2017-03-01 | 半導体装置の作製方法及び液晶表示装置の作製方法 |
JP2017101407A Active JP6386623B2 (ja) | 2009-07-17 | 2017-05-23 | 半導体装置の作製方法及び液晶表示装置の作製方法 |
JP2018150645A Active JP6749974B2 (ja) | 2009-07-17 | 2018-08-09 | 表示装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022074835A Pending JP2022107603A (ja) | 2009-07-17 | 2022-04-28 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8242496B2 (ja) |
JP (9) | JP5417271B2 (ja) |
TW (2) | TWI559500B (ja) |
WO (1) | WO2011007677A1 (ja) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9041202B2 (en) * | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
CN101719493B (zh) * | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置 |
KR101291395B1 (ko) * | 2009-06-30 | 2013-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
JP5663214B2 (ja) * | 2009-07-03 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
WO2011010544A1 (en) | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2011010545A1 (en) | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
EP2457256B1 (en) | 2009-07-18 | 2020-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2011010542A1 (en) * | 2009-07-23 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101291434B1 (ko) | 2009-07-31 | 2013-08-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
TWI559501B (zh) * | 2009-08-07 | 2016-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
KR101745341B1 (ko) | 2009-09-04 | 2017-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치를 제작하기 위한 방법 |
CN107195328B (zh) | 2009-10-09 | 2020-11-10 | 株式会社半导体能源研究所 | 移位寄存器和显示装置以及其驱动方法 |
KR101779349B1 (ko) * | 2009-10-14 | 2017-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
MY158956A (en) * | 2009-10-16 | 2016-11-30 | Semiconductor Energy Lab | Logic circuit and semiconductor device |
KR101812683B1 (ko) * | 2009-10-21 | 2017-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
WO2011077916A1 (en) | 2009-12-24 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR101921619B1 (ko) | 2009-12-28 | 2018-11-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
US20130092923A1 (en) * | 2010-01-13 | 2013-04-18 | Sharp Kabushiki Kaisha | Active matrix substrate and method for manufacturing the same |
US8912080B2 (en) | 2011-01-12 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of the semiconductor device |
US9023685B2 (en) | 2011-02-28 | 2015-05-05 | Sharp Kabushiki Kaisha | Semiconductor device, fabrication method for the same, and display apparatus |
US8772849B2 (en) * | 2011-03-10 | 2014-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
TWI624878B (zh) | 2011-03-11 | 2018-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
US9012905B2 (en) | 2011-04-08 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same |
US9214474B2 (en) | 2011-07-08 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8716708B2 (en) | 2011-09-29 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP6076038B2 (ja) * | 2011-11-11 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
US8907392B2 (en) * | 2011-12-22 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device including stacked sub memory cells |
US9435826B2 (en) * | 2012-05-08 | 2016-09-06 | Kla-Tencor Corporation | Variable spacing four-point probe pin device and method |
US8785928B2 (en) | 2012-05-31 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9048265B2 (en) | 2012-05-31 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising oxide semiconductor layer |
US8937307B2 (en) * | 2012-08-10 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI474516B (zh) * | 2012-08-30 | 2015-02-21 | Lextar Electronics Corp | 覆晶式發光二極體結構及其製造方法 |
WO2014054329A1 (ja) * | 2012-10-05 | 2014-04-10 | シャープ株式会社 | 素子基板及び表示装置 |
US20150316814A1 (en) * | 2012-12-12 | 2015-11-05 | Sharp Kabushiki Kaisha | Liquid-crystal display panel, liquid-crystal display, and method for manufacturing liquid-crystal display panels |
KR101978789B1 (ko) * | 2012-12-24 | 2019-05-15 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그의 제조 방법 |
US9366913B2 (en) | 2013-02-21 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
TWI809474B (zh) * | 2013-05-16 | 2023-07-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
KR102099288B1 (ko) * | 2013-05-29 | 2020-04-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
KR20150061256A (ko) * | 2013-11-27 | 2015-06-04 | 삼성디스플레이 주식회사 | 화소 박막트랜지스터와 구동 박막트랜지스터를 포함하는 표시기판 및 그 제조방법 |
US20150155313A1 (en) * | 2013-11-29 | 2015-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2015114376A (ja) * | 2013-12-09 | 2015-06-22 | 株式会社ジャパンディスプレイ | 表示装置 |
US10186528B2 (en) | 2014-02-24 | 2019-01-22 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
US10985196B2 (en) | 2014-02-24 | 2021-04-20 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
US9214508B2 (en) | 2014-02-24 | 2015-12-15 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
US9721973B2 (en) | 2014-02-24 | 2017-08-01 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
US10325937B2 (en) | 2014-02-24 | 2019-06-18 | Lg Display Co., Ltd. | Thin film transistor substrate with intermediate insulating layer and display using the same |
US10903246B2 (en) | 2014-02-24 | 2021-01-26 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
US9691799B2 (en) | 2014-02-24 | 2017-06-27 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
US9881986B2 (en) | 2014-02-24 | 2018-01-30 | Lg Display Co., Ltd. | Thin film transistor substrate and display using the same |
US10483293B2 (en) | 2014-02-27 | 2019-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device, and module and electronic appliance including the same |
KR102156588B1 (ko) * | 2014-06-10 | 2020-09-16 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 및 그 제조방법 |
KR102308621B1 (ko) * | 2014-07-15 | 2021-10-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
WO2016092427A1 (en) * | 2014-12-10 | 2016-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9640228B2 (en) * | 2014-12-12 | 2017-05-02 | Globalfoundries Inc. | CMOS device with reading circuit |
KR102244015B1 (ko) | 2015-01-29 | 2021-04-27 | 삼성디스플레이 주식회사 | 게이트 구동회로를 포함하는 표시 장치 |
CN104779203B (zh) * | 2015-04-23 | 2017-11-28 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
US9781800B2 (en) | 2015-05-21 | 2017-10-03 | Infineon Technologies Ag | Driving several light sources |
US9974130B2 (en) * | 2015-05-21 | 2018-05-15 | Infineon Technologies Ag | Driving several light sources |
WO2017085595A1 (ja) * | 2015-11-20 | 2017-05-26 | 株式会社半導体エネルギー研究所 | 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置 |
KR102430051B1 (ko) * | 2015-11-27 | 2022-08-04 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
CN107302030B (zh) * | 2016-04-08 | 2020-11-03 | 群创光电股份有限公司 | 显示设备 |
US11302717B2 (en) | 2016-04-08 | 2022-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the same |
US10192898B2 (en) * | 2016-04-08 | 2019-01-29 | Innolux Corporation | Display device including hybrid types of transistors |
KR102627284B1 (ko) * | 2016-05-12 | 2024-01-22 | 엘지디스플레이 주식회사 | 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치 |
US11374037B2 (en) | 2017-02-21 | 2022-06-28 | Sharp Kabushiki Kaisha | Driving circuit, TFT substrate, and display device |
CN110692125B (zh) * | 2017-05-31 | 2023-10-27 | 夏普株式会社 | 有源矩阵基板及其制造方法 |
CN107168589B (zh) | 2017-07-20 | 2020-09-18 | 上海天马微电子有限公司 | 一种显示基板及其制作方法、显示面板和显示装置 |
JP6799123B2 (ja) * | 2018-09-19 | 2020-12-09 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
CN113451532B (zh) * | 2021-06-29 | 2022-11-29 | 云谷(固安)科技有限公司 | 发光器件、阵列基板、显示面板及像素电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053356A (ja) * | 2006-08-23 | 2008-03-06 | Canon Inc | アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法 |
JP2008281988A (ja) * | 2007-04-09 | 2008-11-20 | Canon Inc | 発光装置とその作製方法 |
US20080318368A1 (en) * | 2007-06-20 | 2008-12-25 | Samsung Electronics Co., Ltd. | Method of manufacturing ZnO-based this film transistor |
JP2009021612A (ja) * | 2005-09-29 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
WO2009075281A1 (ja) * | 2007-12-13 | 2009-06-18 | Idemitsu Kosan Co., Ltd. | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
Family Cites Families (134)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05251705A (ja) * | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JPH06258661A (ja) * | 1993-03-02 | 1994-09-16 | Seiko Epson Corp | 液晶表示装置 |
EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP3868649B2 (ja) * | 1999-01-22 | 2007-01-17 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置およびその製造方法 |
US6861670B1 (en) * | 1999-04-01 | 2005-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multi-layer wiring |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP2001332734A (ja) * | 2000-05-22 | 2001-11-30 | Sony Corp | 薄膜トランジスタの製造方法 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2003029293A (ja) | 2001-07-13 | 2003-01-29 | Minolta Co Ltd | 積層型表示装置及びその製造方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP2003172946A (ja) * | 2001-09-28 | 2003-06-20 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
US7452257B2 (en) * | 2002-12-27 | 2008-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a display device |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
CN102856390B (zh) | 2004-03-12 | 2015-11-25 | 独立行政法人科学技术振兴机构 | 包含薄膜晶体管的lcd或有机el显示器的转换组件 |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
EP2453480A2 (en) | 2004-11-10 | 2012-05-16 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
KR20060114757A (ko) * | 2005-05-02 | 2006-11-08 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
KR100729043B1 (ko) | 2005-09-14 | 2007-06-14 | 삼성에스디아이 주식회사 | 투명 박막 트랜지스터 및 그의 제조방법 |
JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
JP5129473B2 (ja) | 2005-11-15 | 2013-01-30 | 富士フイルム株式会社 | 放射線検出器 |
CN101667544B (zh) | 2005-11-15 | 2012-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
US7745798B2 (en) | 2005-11-15 | 2010-06-29 | Fujifilm Corporation | Dual-phosphor flat panel radiation detector |
KR100732849B1 (ko) | 2005-12-21 | 2007-06-27 | 삼성에스디아이 주식회사 | 유기 발광 표시장치 |
KR100962794B1 (ko) * | 2005-12-26 | 2010-06-10 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판, 액정 패널, 액정 표시 장치 및 tv 수상기 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
JP2007286150A (ja) * | 2006-04-13 | 2007-11-01 | Idemitsu Kosan Co Ltd | 電気光学装置、並びに、電流制御用tft基板及びその製造方法 |
JP2007294709A (ja) * | 2006-04-26 | 2007-11-08 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP2008076823A (ja) * | 2006-09-22 | 2008-04-03 | Toppan Printing Co Ltd | 表示装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP2008129314A (ja) * | 2006-11-21 | 2008-06-05 | Hitachi Displays Ltd | 画像表示装置およびその製造方法 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
KR20080068240A (ko) * | 2007-01-18 | 2008-07-23 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
JP4934599B2 (ja) * | 2007-01-29 | 2012-05-16 | キヤノン株式会社 | アクティブマトリクス表示装置 |
JP5196870B2 (ja) | 2007-05-23 | 2013-05-15 | キヤノン株式会社 | 酸化物半導体を用いた電子素子及びその製造方法 |
WO2008105347A1 (en) | 2007-02-20 | 2008-09-04 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
JP2008235871A (ja) * | 2007-02-20 | 2008-10-02 | Canon Inc | 薄膜トランジスタの形成方法及び表示装置 |
US8436349B2 (en) | 2007-02-20 | 2013-05-07 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
JP5072952B2 (ja) * | 2007-03-07 | 2012-11-14 | シャープ株式会社 | 液晶表示パネル、液晶表示装置及びテレビジョン受信機 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP4727684B2 (ja) * | 2007-03-27 | 2011-07-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
KR101334182B1 (ko) * | 2007-05-28 | 2013-11-28 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터의 제조방법 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5241143B2 (ja) * | 2007-05-30 | 2013-07-17 | キヤノン株式会社 | 電界効果型トランジスタ |
ATE490560T1 (de) * | 2007-05-31 | 2010-12-15 | Canon Kk | Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter |
WO2009038606A2 (en) * | 2007-06-01 | 2009-03-26 | Northwestern University | Transparent nanowire transistors and methods for fabricating same |
JP5272342B2 (ja) * | 2007-07-13 | 2013-08-28 | 凸版印刷株式会社 | 薄膜トランジスタ基板の製造方法及び画像表示装置 |
JP5307994B2 (ja) * | 2007-08-17 | 2013-10-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2009099847A (ja) * | 2007-10-18 | 2009-05-07 | Canon Inc | 薄膜トランジスタとその製造方法及び表示装置 |
KR101270174B1 (ko) * | 2007-12-03 | 2013-05-31 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터의 제조방법 |
KR101375831B1 (ko) * | 2007-12-03 | 2014-04-02 | 삼성전자주식회사 | 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
JP5540517B2 (ja) * | 2008-02-22 | 2014-07-02 | 凸版印刷株式会社 | 画像表示装置 |
JP2009265271A (ja) | 2008-04-23 | 2009-11-12 | Nippon Shokubai Co Ltd | 電気光学表示装置 |
US9041202B2 (en) | 2008-05-16 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
CN102386236B (zh) * | 2008-10-24 | 2016-02-10 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
KR102365458B1 (ko) * | 2009-07-03 | 2022-02-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
KR101643835B1 (ko) * | 2009-07-10 | 2016-07-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
-
2010
- 2010-06-24 WO PCT/JP2010/061222 patent/WO2011007677A1/en active Application Filing
- 2010-07-13 US US12/835,117 patent/US8242496B2/en active Active
- 2010-07-13 JP JP2010158785A patent/JP5417271B2/ja active Active
- 2010-07-14 TW TW099123121A patent/TWI559500B/zh active
- 2010-07-14 TW TW104131127A patent/TWI629769B/zh not_active IP Right Cessation
-
2012
- 2012-08-06 US US13/567,451 patent/US8445905B2/en active Active
-
2013
- 2013-11-18 JP JP2013237770A patent/JP5719424B2/ja not_active Expired - Fee Related
-
2015
- 2015-03-20 JP JP2015057142A patent/JP5969079B2/ja active Active
-
2016
- 2016-07-06 JP JP2016133935A patent/JP6105133B2/ja active Active
-
2017
- 2017-03-01 JP JP2017037916A patent/JP6150959B1/ja active Active
- 2017-05-23 JP JP2017101407A patent/JP6386623B2/ja active Active
-
2018
- 2018-08-09 JP JP2018150645A patent/JP6749974B2/ja active Active
-
2020
- 2020-08-12 JP JP2020136459A patent/JP2020198442A/ja not_active Withdrawn
-
2022
- 2022-04-28 JP JP2022074835A patent/JP2022107603A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009021612A (ja) * | 2005-09-29 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2008053356A (ja) * | 2006-08-23 | 2008-03-06 | Canon Inc | アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法 |
JP2008281988A (ja) * | 2007-04-09 | 2008-11-20 | Canon Inc | 発光装置とその作製方法 |
US20080318368A1 (en) * | 2007-06-20 | 2008-12-25 | Samsung Electronics Co., Ltd. | Method of manufacturing ZnO-based this film transistor |
WO2009075281A1 (ja) * | 2007-12-13 | 2009-06-18 | Idemitsu Kosan Co., Ltd. | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201601297A (zh) | 2016-01-01 |
JP6749974B2 (ja) | 2020-09-02 |
JP2017130672A (ja) | 2017-07-27 |
JP5417271B2 (ja) | 2014-02-12 |
TWI629769B (zh) | 2018-07-11 |
JP6150959B1 (ja) | 2017-06-21 |
US20120298990A1 (en) | 2012-11-29 |
US8242496B2 (en) | 2012-08-14 |
JP6386623B2 (ja) | 2018-09-05 |
JP2016197741A (ja) | 2016-11-24 |
JP5969079B2 (ja) | 2016-08-10 |
JP2022107603A (ja) | 2022-07-22 |
JP2014075587A (ja) | 2014-04-24 |
JP6105133B2 (ja) | 2017-03-29 |
TW201133787A (en) | 2011-10-01 |
JP5719424B2 (ja) | 2015-05-20 |
US8445905B2 (en) | 2013-05-21 |
JP2011040726A (ja) | 2011-02-24 |
TWI559500B (zh) | 2016-11-21 |
US20110012105A1 (en) | 2011-01-20 |
JP2018189988A (ja) | 2018-11-29 |
JP2017188693A (ja) | 2017-10-12 |
JP2015156496A (ja) | 2015-08-27 |
WO2011007677A1 (en) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6943997B2 (ja) | 表示装置 | |
JP2020198442A (ja) | 半導体装置の作製方法 | |
JP7023264B2 (ja) | 半導体装置 | |
JP7325490B2 (ja) | 表示装置 | |
JP6975737B2 (ja) | 表示装置 | |
JP2022003693A (ja) | 半導体装置 | |
JP2021100124A (ja) | 電子機器 | |
JP5210458B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220208 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20220429 |