TWI515872B

TWI515872B - 半導體裝置及其製造方法

Info

Publication number: TWI515872B
Application number: TW099122830A
Authority: TW
Inventors: 山崎舜平; 坂田淳一郎; 三宅博之; 桑原秀明; 川俣郁子
Original assignee: 半導體能源研究所股份有限公司
Priority date: 2009-07-23
Filing date: 2010-07-12
Publication date: 2016-01-01
Also published as: JP2011044702A; WO2011010542A1; JP2016184762A; JP5148773B2; JP2013008981A; JP5657295B2; JP6257704B2; US8648343B2; US20110017995A1; JP2015084430A; TW201130115A

Description

半導體裝置及其製造方法

本發明係有關於包含氧化物半導體的半導體裝置及其製造方法。

注意，在本說明書中，半導體裝置意指可以藉由使用半導體特性而作用的所有裝置，並且，例如顯示裝置之電光裝置、半導體電路、及電子裝置都是半導體裝置。

在半導體裝置中使用透光金屬氧化物。舉例而言，使用例如銦錫氧化物(ITO)之導電金屬氧化物(此後稱為氧化物導體)作為例如液晶顯示裝置之顯示裝置中所需的透明電極材料。

此外，透光金屬氧化物作為具有半導體特性的材料也引起注意。舉例而言，期望使用以In-Ga-Zn-O為基礎的氧化物等等作為例如液晶顯示裝置之顯示裝置中所需的半導體材料。特別是，它們被期望使用於薄膜電晶體(此後也稱為TFT)中的通道層。

包含具有半導體特徵的金屬氧化物(於下此類氧化物被稱為氧化物半導體)之TFT可以藉由低溫製程來予以形成。因此，愈來愈期望氧化物半導體優於或代替顯示裝置中使用的非晶矽。

使用具有透光特性的氧化物導體及氧化物半導體能夠製造透光TFT(舉例而言，請參見參考文獻1)。

再者，包含氧化物半導體作為通道層的TFT具有高的場效遷移率。因此，使用這些TFT，可以形成顯示裝置中的驅動電路、等等(舉例而言，請參見參考文獻2)。

[參考文獻]

參考文獻1：T. Nozawa,”Transparent Circuitry”,Nikkei Electronics,No. 959,August 27,2007,pp. 39-52

參考文獻2：T. Osada et al.,”Development of Driver-Integrated Panel using Amorphous In-Ga-Zn-Oxide TFT”,Proc. SID’O9,Digest,2009,pp. 184-187

本發明的一個實施例之目的在於降低半導體裝置的製造成本。

本發明的一個實施例之目的在於增進半導體裝置的孔徑比。

本發明的一個實施例之目的在於實現半導體裝置中顯示於顯示部份上之影像的更高清晰度。

本發明的一個實施例之目的在於提供可以高速操作的半導體裝置。

本發明的一個實施例是半導體裝置，其在相同的基板之上包含驅動電路部份及顯示部份(也稱為像素部份)。驅動電路部份包含驅動電路薄膜電晶體及驅動電路佈線。使用金屬，以形成驅動電路薄膜電晶體的源極電極(也稱為源極電極層)以及汲極電極(也稱為汲極電極層)。使用氧化物半導體，以形成驅動電路薄膜電晶體的半導體層。使用金屬以形成驅動電路佈線。顯示部份包含像素薄膜電晶體及顯示部份佈線。使用氧化物導體，以形成像素薄膜電晶體的源極電極層和汲極電極層。使用氧化物半導體，以形成像素薄膜電晶體的半導體層。使用氧化物導體，以形成顯示部份佈線。

使用具有底部閘極結構的逆交錯型薄膜電晶體作為像素薄膜電晶體與驅動電路薄膜電晶體。像素薄膜電晶體為通道保護型(通道截止型)薄膜電晶體，其中，通道保護層係設於半導體層中的通道形成區上，而驅動電路薄膜電晶體為通道蝕刻型薄膜電晶體，其具有與氧化物半導體層相重疊的源極電極層和汲極電極層，以及設有接觸源極電極層和汲極電極層之間的氧化物半導體層的區域之氧化物絕緣層。

在包含薄膜電晶體的半導體裝置之製造方法中，使用以多色調遮罩所形成的遮罩層來執行蝕刻步驟，多色調遮罩是曝光遮罩，光可以透射過它以便具有多個強度。

由於以多色調遮罩形成的遮罩層具有多個厚度且藉由執行蝕刻而可以進一步改變形狀，所以，遮罩層可以用於多個蝕刻步驟中以提供不同的圖案。結果，以一個多色調遮罩，可以形成對應於至少二種不同圖案的遮罩層。因此，可以降低曝光遮罩的數目及也降低對應的微影步驟之數目，因而可以簡化製程。

參考文獻1中並未揭示TFT的具體製程、包含於半導體裝置中的其它元件(例如，電容器)的具體結構。此外，也未揭示驅動電路及透光TFT形成於相同的基板之上。

在本發明的一個實施例之半導體裝置中，包含驅動電路TFT的驅動電路以及包含像素TFT之像素係形成於相同的基板之上。結果，可以降低半導體裝置的製造成本。

在本發明的一個實施例之半導體裝置中，顯示部包含像素TFT及顯示部份佈線。使用氧化物導體，以形成像素TFT的源極電極和汲極電極。使用氧化物半導體，以形成像素TFT的半導體層。使用氧化物導體，以形成顯示部份佈線。換言之，形成像素TFT及顯示部份佈線的區域可以被使用作為像素部份中的顯示區。因此，可以增進半導體裝置的孔徑比。

在本發明的一個實施例之半導體裝置中，顯示部份包含像素TFT及顯示部份佈線。使用氧化物導體，以形成像素TFT的源極電極和汲極電極。使用氧化物半導體，以形成像素TFT的半導體層。使用氧化物導體，以形成顯示部份佈線。換言之，能夠設定半導體裝置中像素的大小，而不受像素TFT的尺寸限制。因此，能夠取得半導體裝置中在顯示部份上顯示之影像更高的清晰度。

在本發明的一個實施例之半導體裝置中，驅動電路部份包含驅動電路TFT及驅動電路佈線。使用金屬，以形成驅動電路TFT的源極電極和汲極電極。使用氧化物半導體，以形成驅動電路TFT的通道層。使用金屬，以形成驅動電路佈線。換言之，在半導體裝置中，驅動電路包含具有高場效遷移率的TFT以及低電阻佈線。因此，半導體裝置可以高速地操作。

本說明書中所使用的氧化物半導體形成以InMO₃(ZnO)_m(m>0)來予以表示的薄膜，並且，使用此薄膜作為氧化物半導體層來製造薄膜電晶體。注意，M代表選自Ga、Fe、Ni、Mn、或Co其中之一或更多個金屬元素。舉例而言，M可為Ga、或是包含Ga以外的上述金屬元素，舉例而言，M可為Ga及Ni或Ga及Fe。此外，在上述氧化物半導體中，除了含有作為M的金屬元素之外，有時尚含有例如Fe或Ni等過渡金屬元素、或是過渡金屬元素的氧化物作為雜質元素。在本說明書中，在組成公式以InMO₃(ZnO)_m(m>0)來表示的氧化物半導體之中，含有Ga作為M的氧化物半導體被稱為以In-Ga-Zn-O為基礎的氧化物半導體，並且，以In-Ga-Zn-O為基礎的氧化物半導體薄膜被稱為以In-Ga-Zn-O為基礎的非單晶膜。

關於用於氧化物半導體層的金屬氧化物，除了上述之外，還可以使用下述金屬氧化物中的任一者：以In-Sn-Zn-O為基礎的金屬氧化物、以In-Al-Zn-O為基礎的金屬氧化物、以Sn-Ga-Zn-O為基礎的金屬氧化物、以Al-Ga-Zn-O為基礎的金屬氧化物、以Sn-Al-Zn-O為基礎的金屬氧化物、以In-Zn-O為基礎的金屬氧化物、以Sn-Zn-O為基礎的金屬氧化物、以Al-Zn-O為基礎的金屬氧化物、以In-O為基礎的金屬氧化物、以Sn-O為基礎的金屬氧化物、及以Zn-O為基礎的金屬氧化物。氧化矽可以被包含於使用任何上述金屬氧化物所形成的氧化物半導體層中。

在上述半導體裝置的製程中，在氮或稀有氣體(例如，氬或氦)之惰性氣體氛圍下，或在減壓下執行熱處理時，氧化物半導體層藉由熱處理而被改變成氧缺乏的氧化物半導體層，以便成為低電阻氧化物半導體層，亦即，n型(例如，n^-型)氧化物半導體層。然後，藉由形成與氧化物半導體層相接觸的氧化物絕緣膜，將氧化物半導體層製成處於氧過量狀態。因此，部份氧化物半導體層變成高電阻氧化物半導體層，亦即，i型(本質)氧化物半導體層。因此，能夠製造包含高度可靠的具有有利電特徵之薄膜電晶體的半導體裝置。

在大於或等於350℃下，較佳為大於或等於400℃且小於基板的應變點，在氮或稀有氣體(例如，氬或氦)之惰性氣體氛圍下，或在減壓下，執行上述熱處理。在此熱處理中，氧化物半導體層進行脫水或脫氫，其導致包含於氧化物半導體層中的例如濕氣之雜質的降低。

在即使對受到過脫水或脫氫的氧化物半導體層執行高達450℃之熱脫附顯微法(TDS)時，仍然未偵測到在約300℃之水的二峰值或是水的至少一峰值之條件下，使氧化物半導體層受到熱處理。因此，即使對包含受到過脫水或脫氫的氧化物半導體層之薄膜電晶體執行高達450℃之TDS時，仍然未偵測到在約300℃之至少水的峰值。

在熱處理之後執行冷卻，以使氧化物半導體層不會接觸水及空氣，這是藉由在用於脫水或脫氫的電熱爐中執行冷卻而使氧化物半導體層不曝露於空氣來達成的。經由脫水或脫氫而將氧化物半導體層變成低電阻氧化物半導體層，亦即，n型(例如，n^-型)氧化物半導體層，然後藉由將氧化物半導體層改變成高電阻氧化物半導體層而成為i型氧化物半導體層，以取得氧化物半導體層，當使用此氧化物半導體層形成薄膜電晶體時，薄膜電晶體的臨界電壓可為正的，使得可以實現所謂的常關切換元件。半導體裝置(顯示裝置)較佳為薄膜電晶體的通道係形成為具有儘可能接近0V的正臨界電壓。假使薄膜電晶體的臨界電壓是負的時，則其傾向於常開；換言之，即使當閘極電壓為0V時，電流在源極電極與汲極電極之間流動。在主動矩陣型顯示裝置中，包含於電路中的薄膜電晶體的電特徵是重要的且顯示裝置的性能視薄膜電晶體的電特徵而定。在薄膜電晶體的電特徵之中，臨界電壓(V_th)是特別重要的。假使臨界電壓高或是負的時，即使場效遷移率高時，則仍然難以控制電路。當薄膜電晶體具有絕對值大的高臨界電壓時，以低電壓驅動的TFT無法執行作為TFT的切換功能且可能是負載。在n通道薄膜電晶體的情況中，較佳在施加正電壓作為閘極電極之後形成通道以及汲極電流流通。除非驅動電壓升高，否則不會形成通道的電晶體，並且，即使施加負電壓時，仍然形成通道及汲極電流流通之電晶體不適用於電路中所使用的薄膜電晶體。

在將用於加熱的氣體切換成不同的氣體之後，執行熱處理後的冷卻。舉例而言，當用以執行脫氫或脫水的加熱爐係由高純度氧氣或高純度N₂O氣體、或超乾空氣(具有-40℃或以下，較佳為-60℃或以下的露點)所填充而使氧化物半導體層不曝露於空氣中時，執行冷卻。

在藉由用於脫水或脫氫之熱處理以降低包含於膜中的濕氣之後，在未含濕氣(具有-40℃或以下，較佳為-60℃或以下的露點)之氛圍中，緩慢冷卻(或冷卻)氧化物半導體膜，使用此經過緩慢冷卻(或冷卻)的氧化物半導體膜，可以增進薄膜電晶體的電特徵，並且，實現可以量產的高性能薄膜電晶體。

在本說明書中，在氮或稀有氣體(例如，氬或氦)的惰性氣體氛圍下，或是在減壓下的熱處理被稱為脫水或脫氫之熱處理。在本說明書中，為了方便起見，脫氫或脫水不僅意指消除H₂，也意指消除H、OH、等等。

如上所述，藉由脫水或脫氫熱處理，氧化物半導體層藉由熱處理而被改變成氧缺乏的氧化物半導體層而成為低電阻氧化物半導體層，亦即，n型(例如，n^-型)氧化物半導體層。因此，汲極電極層形成於低電阻氧化物半導體層之上允許與汲極電極層相重疊的區域成為高電阻汲極區(也稱為HRD區)，此高電阻汲極區是氧缺乏的區域。

具體而言，高電阻汲極區的載子濃度大於或等於1x10¹⁷/cm³且至少高於通道形成區的載子濃度(小於1x10¹⁷/cm³)。注意，本說明書中的載子濃度意指室溫下以霍爾效應測量所取得的載子濃度值。

然後，以至少部份受到脫水或脫氫的氧化物半導體層處在氧過量狀態而取得高電阻氧化物半導體層(亦即i-型氧化物半導體層)之方式，以形成通道形成區。注意，關於使被脫水或脫氫之部份氧化物半導體層在氧過量狀態下的處理，可使用下述方法中之任何方法：以濺射法，在被脫氫或脫水之氧化物半導體層上沈積與其相接觸的氧化物絕緣膜；被脫氫或脫水之氧化物半導體層上形成之與其接觸的氧化物絕緣膜之熱處理；被脫氫或脫水之氧化物半導體層上形成之與其接觸的氧化物絕緣膜在含氧的氛圍中之熱處理；被脫氫或脫水之氧化物半導體層上形成之與其接觸的氧化物絕緣膜在惰性氣體氛圍中之熱處理，熱處理之後在氧氛圍中冷卻；以及，被脫氫或脫水之氧化物半導體層上形成之與其接觸的氧化物絕緣膜在惰性氣體氛圍中之熱處理，接著是在超乾空氣(具有-40℃或較小，較佳為-60℃或更低之露點)中的冷卻處理。

此外，選擇性地使至少部份被脫水或脫氫的氧化物半導體層(與閘極電極層相重疊的區域)處於氧過量狀態，允許該部份成為高電阻氧化物半導體層，亦即，i型氧化物半導體層。因此，可以形成通道形成區。舉例而言，以下述方式形成通道形成區：使用Ti等等的金屬電極形成的源極電極層和汲極電極層係形成於被脫氫或脫水之氧化物半導體層上並與其接觸，然後，使未與源極電極層和汲極電極層的至少其中之一相重疊的曝露區選擇性地處於氧過量狀態當使曝露區選擇性地處於氧過量狀態時，形成與源極電極層相重疊的第一高電阻汲極區以及與汲極電極層相重疊的第二高電阻汲極區，並且，在第一高電阻汲極區與第二高電阻汲極區之間的區域用作為通道形成區。亦即，通道形成區以自行對準的方式而被形成於源極電極層與汲極電極層之間。

結果，能夠製造包含具有有利的電特徵之高度可靠的薄膜電晶體之半導體裝置。

注意，藉由在與汲極電極層(及源極電極層)相重疊的氧化物半導體層中形成高電阻汲極區，可以增進驅動電路的可靠度。具體而言，藉由形成高電阻汲極區，導電率從汲極電極層至高電阻汲極區以及通道形成區逐漸地變化。因此，在以連接至用以供應高電源電位VDD的佈線之汲極電極層來執行操作之情況中，即使在閘極電極層與汲極電極層之間施加高電場時，高電阻汲極區用作為緩衝器並且未被局部地施加高電場，使得可以增進電晶體的耐受電壓。

此外，當在與汲極電極層(及源極電極層)相重疊的氧化物半導體層中形成高電阻汲極區時，可以降低要形成的驅動電路中之通道形成區中的漏電流量。具體而言，藉由形成高電阻汲極區，在汲極電極層與源極電極層之間流動的電晶體之漏電流依序地流經汲極電極層、汲極電極層側上的高電阻汲極區、通道形成區、源極電極層側上的高電阻汲極區、以及源極電極層。在該情況中，在通道形成區中，從汲極電極層側上的低電阻汲極區流至通道形成區的漏電流係集中於電晶體關閉時具有高電阻之通道形成區與閘極絕緣層之間的介面附近。因此，可以降低背通道部份(與閘極電極層分開之通道形成區的部份表面)中的漏電流量。

此外，可以形成與源極電極層相重疊的第一高電阻汲極區及與汲極電極層相重疊的第二高電阻汲極區，以使它們與部份閘極電極層相重疊，可以更有效地降低汲極電極層的邊緣附近之電場的強度。

本說明書中所揭示之本發明的結構之一個實施例是半導體裝置，其在一個基板之上包含包括第一薄膜電晶體的像素部份；以及包括第二薄膜電晶體的驅動電路。第一薄膜電晶體包含在基板之上的閘極電極層；在閘極電極層之上的閘極絕緣層；在閘極絕緣層之上的包含薄的末端區之氧化物半導體層；與部份氧化物半導體層相接觸的第一氧化物絕緣層；在第一氧化物絕緣層和氧化物半導體層之上的源極電極層和汲極電極層；以及，在第一氧化物絕緣層之上的像素電極層。第一薄膜電晶體之閘極電極層、閘極絕緣層、氧化物半導體層、源極電極層、汲極電極層、第一氧化物絕緣層、以及像素電極層均具有透光特性。第二薄膜電晶體的源極電極層和汲極電極層被第二氧化物絕緣層所覆蓋。用於第二薄膜電晶體的源極電極層和汲極電極層之材料不同於用於第一薄膜電晶體的源極電極層和汲極電極層之材料，且為電阻比用於第一薄膜電晶體的源極電極層和汲極電極層的材料還低之導電材料。

本說明書中揭示的本發明之結構的一個實施例如下所述。形成第一閘極電極和第二閘極電極。在第一閘極電極層和第二閘極電極層之上形成閘極絕緣層。在閘極絕緣層之上形成氧化物半導體膜。對氧化物半導體膜執行脫水或脫氫，然後，防止水及氫進入氧化物半導體膜，而氧化物半導體膜未曝露於空氣。在氧化物半導體膜之上形成導電膜。在氧化物半導體膜及導電膜之上形成光阻遮罩。藉由光阻遮罩，以蝕刻氧化物半導體膜和導電膜。對光阻遮罩執行灰化，並且，藉由受到灰化的光阻遮罩，對經過蝕刻的氧化物半導體膜及經過蝕刻的導電膜執行蝕刻，以形成與第一閘極電極層相重疊的第一氧化物半導體層、與第二閘極電極層相重疊的第二氧化物半導體層、以及第二源極電極和第二汲極電極層。在第一氧化物半導體層與第一閘極電極層相重疊的區域中形成第一氧化物絕緣層，以及，第二氧化物絕緣層係形成為與部份之第二氧化物半導體層相接觸。第一源極電極層和第一汲極電極層係形成於第一氧化物半導體層和第一氧化物絕緣層之上。保護絕緣層係形成於第一氧化物絕緣層、第一源極電極層、第一汲極電極層、及第二氧化物絕緣層之上。電連接至第一源極電極層或第一汲極電極層的像素電極層、以及與第二氧化物半導體層相重疊的導電層係形成於保護絕緣層上。

使用曝光遮罩，以形成光阻遮罩。使用多色調遮罩作為曝光遮罩。關於多色調遮罩，可以使用半色調遮罩或灰色調遮罩。

在上述結構中，第二薄膜電晶體的氧化物半導體可以具有厚度比與源極電極層或汲極電極層相重疊的區域還薄的區域。或者，第二薄膜電晶體的氧化物半導體層可以具有厚度比與源極電極層或汲極電極層相重疊的區域還薄的通道形成區，並且，在通道形成區之上設置導電層，而以第二氧化物絕緣層夾置於其間。

由於在相同的步驟中形成第一氧化物絕緣層及第二氧化物絕緣層，所以，可以使用相同的透光絕緣材料來形成它們。

此外，較佳使用含有選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素之膜、或是包含任何這些元素中的堆疊膜，以形成第二薄膜電晶體的源極電極層和汲極電極層。

另一方面，較佳使用氧化銦、氧化銦及氧化錫的合金、氧化銦及氧化鋅的合金、氧化鋅、等等，以形成第一薄膜電晶體的源極電極層、汲極電極層、以及像素電極層。

在上述結構中，電容器部份可以被設於基板之上；電容器部份可以包含電容器佈線及與電容器佈線相重疊的電容器電極；並且，電容器佈線及電容器電極均可以具有透光特性。

第二薄膜電晶體的氧化物半導體層包含與源極電極層或汲極電極層相重疊的高電阻汲極區。

注意，為了方便起見而使用例如「第一」及「第二」等序號，但其並非代表步驟的次序以及層的堆疊次序。此外，在本說明書中的序號並非代表具體說明本發明之特定名稱。

包含驅動電路的顯示裝置之實施例，除了液晶顯示裝置之外，尚有包含發光元件的發光顯示裝置以及也被稱為電子紙之包含電泳顯示元件的顯示裝置。

包含發光元件的發光顯示裝置包含像素部份中的多個薄膜電晶體，並且，像素部份具有一區域，其中，薄膜電晶體的閘極電極連接至其它薄膜電晶體的源極佈線(也稱為源極佈線層)或汲極佈線(也稱為汲極佈線層)。此外，包含發光元件的發光顯示裝置中的驅動電路具有薄膜電晶體的閘極電極連接至薄膜電晶體的源極佈線或汲極佈線之區域。

能夠製造具有穩定的電特徵之薄膜電晶體。結果，可以提供包含具有有利的電特徵及高可靠度的薄膜電晶體之半導體裝置。

藉由減少曝光遮罩的數目而簡化微影製程。因此，可以高產能地、低成本地製造半導體裝置。

將參考附圖來詳述實施例。注意，本發明不限於下述說明，並且，習於此技藝者將容易瞭解，在不違離本發明的精神及範圍之下，可以不同地改變模式及細節。因此，本發明不應被解釋成侷限於下述實施例的說明。在下述結構中，在不同的圖式中，相同的部份或具有類似功能的部份將以相同代號來予以表示，且將不重複其說明。

(實施例1)

將參考圖1A-1、1A-2、1B、及1C、圖2A至2E、以及圖3A至3E，說明半導體裝置及半導體裝置的製造方法之一個實施例。

圖1A-1、1A-2、1B及1C顯示形成於一個基板之上的二不同薄膜電晶體之剖面結構的實例。在圖1A-1、1A-2、1B及1C中，薄膜電晶體460具有一種被稱為通道蝕刻型的底部閘極結構，並且，薄膜電晶體470具有一種被稱為通道保護型(也稱為通道截止型)的底部閘極結構。薄膜電晶體460及薄膜電晶體470也被稱為逆交錯型薄膜電晶體。

圖1A-1是配置於驅動電路中的通道蝕刻型薄膜電晶體460的平面視圖。圖1B顯示沿著圖1A-1中的G1-G2線之剖面結構。圖1C顯示沿著圖1A-1中的G3-G4線之剖面視圖。

配置於驅動電路中的薄膜電晶體460是通道蝕刻薄膜電晶體，並且包含位於具有絕緣表面的基板450之上的閘極電極層461；第一閘極絕緣層452a；第二閘極絕緣層452b；氧化物半導體層462，包含至少通道形成區463、第一高電阻汲極區464a、及第二高電阻汲極區464b；源極電極層465a；以及，汲極電極層465b。此外，設置覆蓋薄膜電晶體460及與通道形成區463相接觸之氧化物絕緣層466。

第一高電阻汲極區464a以自行對準方式而被形成為與源極電極層465a相接觸的底部表面。第二高電阻汲極區464b以自行對準方式而被形成為與汲極極層465b相接觸的底部表面。通道形成區463與氧化物絕緣層466相接觸，具有比第一高電阻汲極區464a及第二高電阻汲極區464b還小的厚度，並且，是電阻比第一高電阻汲極區464a及第二高電阻汲極區464b之電阻還高的區域(i型區)。

為了使薄膜電晶體460中的佈線的電阻較低，金屬材料較佳被使用於源極電極層465a和汲極電極層465b。

當像素部份及驅動電路形成於液晶顯示裝置中的一個基板之上時，在驅動電路中，正電壓或負電壓中僅有一者被施加至包含於例如反相器電路、反及(NAND)電路、反或(NOR)電路、或鎖存電路之邏輯閘中的薄膜電晶體的源極電極與汲極電極之間、以及包含於例如感測放大器、恆定電壓產生電路、或電壓受控振盪器(VCO)之類比電路中的薄膜電晶體的源極電極與汲極電極之間。結果，第二高電阻汲極區464b的寬度可以被設計成大於第一高電阻汲極區464a的寬度，第二高電阻汲極區464b是需要高耐受電壓的區域，而第一高電阻汲極區464a是其它的區域。此外，可以增加與閘極電極層重疊之第一高電阻汲極區464及第二高電阻汲極區464b的寬度。

使用單閘極薄膜電晶體，說明配置於驅動電路中的薄膜電晶體460；當需要時，可以形成包含多個通道形成區的多閘極薄膜電晶體。

此外，導電層467係配置於通道形成區463的上方以便與通道形成區463相重疊。導電層467係電連接至閘極電極層461，以使導電層467及閘極電極層461具有相同的電位，因此可以從設於閘極電極層461與導電層467之間的氧化物半導體層的上方及下方施加閘極電壓。或者，當閘極電極層461及導電層467被製成具有不同電位時，舉例而言，當導電層467具有固定電位、GND電位、或0V時，可以控制例如臨界電壓之TFT的電特徵。換言之，閘極電極層461用作為第一閘極電極層，導電層467用作為第二閘極電極層，因而薄膜電晶體460用作為具有四端子的薄膜電晶體。

此外，保護絕緣層453及平坦化絕緣層454係堆疊於導電層467與氧化物絕緣層466之間。

保護絕緣層453較佳與設於作為基底的絕緣膜或保護絕緣層453之下的第一閘極絕緣層452相接觸，並且，阻擋例如濕氣、氫離子、及OH^-之雜質進入。特別有效的是使用氮化矽膜作為與保護絕緣層453相接觸之用作為基底的絕緣膜或第一閘極絕緣層452a。

圖1A-2是配置於像素中的通道保護薄膜電晶體470的平面視圖。圖1B顯示沿著圖1A-2中線H1-H2之剖面視圖。圖1C顯示沿著圖1A-2中線H3-H4之剖面視圖。

配置於像素中的薄膜電晶體470是通道保護型薄膜電晶體，並且包含位於具有絕緣表面的基板450之上的閘極電極層471、第一閘極絕緣層452a、第二閘極絕緣層452b、包含通道形成區之氧化物半導體層472、作為通道保護層的氧化物絕緣層、源極電極層475a、以及汲極電極層475b。此外，保護絕緣層453係設置成覆蓋薄膜電晶體470及與氧化物絕緣層476、源極電極層475a、和汲極電極層475b接觸；平坦化絕緣層454係堆疊於保護絕緣層453之上。像素電極層477係設於平坦化絕緣層454之上且與汲極電極層475b相接觸並且被電連接至薄膜電晶體470。

在沈積氧化物半導體膜之後，執行用以降低例如濕氣之雜質的熱處理(脫水或脫氫熱處理)。在脫水或脫氫熱處理及緩慢冷卻之後，舉例而言，藉由形成與氧化物半導體層相接觸之氧化物絕緣層，以降低氧化物半導體層的載子濃度，其導致薄膜電晶體470的電特徵及可靠度增進。

配置於像素中的薄膜電晶體470的通道形成區是氧化物半導體層472的區域，所述氧化物半導體層472的區域是與用作為通道保護層的氧化物絕緣層476相接觸且與閘極電極層471相重疊。由於薄膜電晶體470係受到氧化物絕緣層476所保護，所以，在用以形成源極電極層475a和汲極電極層475b的蝕刻步驟中，可以防止氧化物半導體層472被蝕刻。

透光導電膜被使用於源極電極層475a和汲極電極層475b，使得薄膜電晶體470可以實現具有高孔徑比的顯示裝置，作為透光薄膜電晶體。

此外，透光導電膜也被使用於薄膜電晶體470中的閘極電極層471。

在配置有薄膜電晶體470的像素中，使可見光透射的導電膜使用於像素電極層477或另一電極層(例如，電容器電極層)或另一佈線層(例如，電容器佈線層)，以實現具有高孔徑比的顯示裝置。無需多言，較佳的是以使可見光透射的膜使用於第一閘極絕緣層452a、第二閘極絕緣層452b、以及氧化物絕緣層476。

在本說明書中，使可見光透射的導電膜意指具有75%至100%的可見光透射率之膜；當膜具有導電率時，其也被稱為透明導電膜。此外，對於可見光半透明的導電膜可以被使用於施加至閘極電極層、源極電極層、汲極電極層、像素電極層、或其它電極層或其它佈線層。對可見光半透明意指可見光透射率是50%至75%。

在薄膜電晶體460和470的製造方法中，藉由使用由多色調遮罩所形成的遮罩層，以執行蝕刻，多色調遮罩是光透射經過而具有多個強度的曝光遮罩。結果，氧化物半導體層462和472均具有形狀以使其端部區域為薄的。注意，在氧化物半導體層462的周圍之薄的區域與氧化物絕緣層466相接觸。當氧化物半導體層462和472具有薄的端部區域，它們可以由氧化物絕緣層466或堆疊於其上之源極電極層475a和汲極電極層475b所適當地覆蓋。

於下，將參考圖2A至2E及圖3A至3E，說明在一個基板之上製造薄膜電晶體460和470的步驟。

首先，在具有絕緣表面的基板450之上形成透光導電膜，然後，在第一微影步驟中，形成閘極電極層461和471。此外，在第一微影步驟中，以同於閘極電極層461和471的材料，在像素部份中形成電容器佈線。此外，當在驅動電路與在像素部份中電容器是必須時，也在驅動電路中形成電容器佈線。注意，可以以噴墨法來形成光阻遮罩。當以噴墨法形成光阻遮罩時，不使用光罩，其導致製造成本降低。

雖然對於可以作為具有絕緣表面的基板450之透光基板並無特別限定，但是，基板需要具有足夠高的抗熱性以至少耐受稍後執行的熱處理。關於具有絕緣表面的基板450，可以使用硼矽酸鋇玻璃、硼矽酸鋁玻璃之玻璃基板。

當稍後執行的熱處理的溫度高時，具有大於或等於730℃的應變點之基板較佳用作為玻璃基板。關於玻璃基板的材料，舉例而言，使用例如矽酸鋁玻璃、硼矽酸鋁玻璃、或硼矽酸鋇玻璃之玻璃材料。注意，藉由含有的氧化鋇(BaO)的量大於三氧化硼時，玻璃基板是抗熱性的且更實用。因此，較佳使用含有的BaO的量大於B₂O₃的量之玻璃基板。

注意，可以使用由例如陶瓷基板、石英基板、或藍寶石基板之絕緣體所形成的透光基板以取代玻璃基板。或者，可以使用結晶玻璃等。

用作為基底膜的絕緣膜可以被設於基板450與閘極電極層461和471之間。基底膜具有防止雜質元素從基板450擴散出之功能，並且可藉由使用氮化矽膜、氧化矽膜、氮氧化矽膜、及/或氧氮化矽膜之單層結構或疊層結構而形成基底膜。

關於用於閘極電極層461和471之材料，舉例而言，可以使用下述金屬氧化物中的任意金屬氧化物之使可見光透射的導電材料：以In-Sn-Zn-O為基礎的金屬氧化物、以In-Al-Zn-O為基礎的金屬氧化物、以Sn-Ga-Zn-O為基礎的金屬氧化物、以Al-Ga-Zn-O為基礎的金屬氧化物、以Sn-Al-Zn-O為基礎的金屬氧化物、以In-Zn-O為基礎的金屬氧化物、以Sn-Zn-O為基礎的金屬氧化物、以Al-Zn-O為基礎的金屬氧化物、以In-O為基礎的金屬氧化物、以Sn-O為基礎的金屬氧化物、及以Zn-O為基礎的金屬氧化物。閘極電極層461及471的厚度係適當地設定在50 nm至300 nm的範圍內。以濺射法、真空蒸鍍法(例如，電子束蒸鍍法)、電弧放電離子電鍍法、或噴鍍法，沈積用於閘極電極層461和471的金屬氧化物。當使用濺射法時，較佳的是使用含有2 wt%至10 wt%的SiO₂之靶材來執行沈積，並且，在透光導電膜中含有抑制結晶化的SiO_x(x>0)，以在稍後步驟中的脫水或脫氫之熱處理時防止結晶化。

然後，在閘極電極層461和471之上形成閘極絕緣層。

以電漿CVD法、濺射法或類似方法，使用氧化矽層、氮化矽層、氮氧化矽層、及/或氧氮化矽層之單層或疊層來形成閘極絕緣層。舉例而言，使用SiH₄、氧、及氮作為沈積氣體，以電漿CVD法來形成氧氮化矽層。

在本實施例中，閘極絕緣層是厚度為50 nm至200 nm的第一閘極絕緣層452a及厚度為50 nm至300 nm的第二閘極絕緣層452b之堆疊。關於第一閘極絕緣層452a，使用100 nm厚的氮化矽膜或氮氧化矽膜。關於第二閘極絕緣層452b，使用100 nm厚的氧化矽膜。

在第二閘極絕緣層452b之上形成厚度2 nm至200 nm的氧化物半導體膜480。氧化物半導體膜480較佳具有小於或等於50 nm的厚度，使得即使在形成氧化物半導體膜480之後執行脫水或脫氫的熱處理時，仍然維持於非晶狀態。當形成氧化物半導體膜之後執行熱處理時，厚度的減少可以防止氧化物半導體膜被結晶化。

注意，在藉由濺射法形成氧化物半導體膜480之前，藉由逆向濺射，較佳去除附著於第二閘極絕緣層452b的表面上的灰塵，在逆向濺射中，導入氬氣以產生電漿。逆向濺射為一方法，其中，在氬氛圍中，使用RF電源以施加電壓至基板側，以使圍繞基板而產生電漿以修整表面。注意，可以使用氮、氦、等等取代氬氛圍。

在沈積氧化物半導體膜480之前，閘極絕緣層在惰性氣體氛圍(例如，氮、氦、氖、或氬)或氧氛圍中或降壓下受到熱處理(400℃或更高且低於基板的應變點)，以去除包含於層中之例如氫及水的雜質。

關於氧化物半導體膜480，使用以In-Ga-Zn-O為基礎的非單晶膜、以In-Sn-Zn-O為基礎的氧化物半導體膜、以In-Al-Zn-O為基礎的氧化物半導體膜、以Sn-Ga-Zn-O為基礎的氧化物半導體膜、以Al-Ga-Zn-O為基礎的氧化物半導體膜、以Sn-Al-Zn-O為基礎的氧化物半導體膜、以In-Zn-O為基礎的氧化物半導體膜、以Sn-Zn-O為基礎的氧化物半導體膜、以Al-Zn-O為基礎的氧化物半導體膜、以In-O為基礎的氧化物半導體膜、以Sn-O為基礎的氧化物半導體膜、或以Zn-O為基礎的氧化物半導體膜。在本實施例中，藉由使用以In-Ga-Zn-O為基礎的氧化物半導體靶材，以濺射法形成氧化物半導體膜480。或者，在稀有氣體(典型上為氬)氛圍中、氧氛圍中、或包含稀有氣體(典型上為氬)及氧的氛圍中，以濺射法來形成氧化物半導體膜480。當使用濺射法時，較佳的是使用含有2 wt%至10 wt%的SiO₂之靶材來執行沈積，並且，在氧化物光導電膜480中含有抑制結晶化的SiO_X(x>0)，以在稍後步驟中的脫水或脫氫之熱處理時防止結晶化。

氧化物半導體膜較佳含有In，更佳含有In和Ga。在取得i型(本質)氧化物半導體膜時，脫水或脫氫是有效的。

然後，使氧化物半導體膜480受到脫水或脫氫。用於脫水或脫氫的第一熱處理之溫度係大於或等於350℃且小於基板的應變點，較佳為大於或等於400℃且低於應變點。在此，基板被置於電熱爐中，電熱爐是一種熱處理設備，在氮氛圍中，對氧化物半導體膜執行熱處理，然後，氧化物半導體膜並未曝露於空氣，以便防止水或氫混入於氧化物半導體膜中。因此，取得氧化物半導體膜481(請參見圖2B)。在本實施例中，從氧化物半導體膜受到脫水或脫氫之熱處理溫度T至低至足以防止水再度進入的溫度之溫度範圍內，使用相同的加熱爐；具體而言，在氮氛圍中執行緩慢冷卻直到溫度從熱處理溫度T下降100℃或更多。注意，不侷限於氮氛圍，在稀有氣體氛圍(例如，氦、氖、或氬)中或在降壓下，可以執行脫水或脫氫。

注意，在第一熱處理中，較佳的是，水、氫、等等並未包含於氮或例如氦、氖、或氬等稀有氣體中。舉例而言，導入於熱處理的設備中之氮或例如氦、氖、或氬的稀有氣體之純度較佳為6N(99.9999%)或更大，更佳為7N(99.99999%)或更大(亦即，雜質濃度較佳為1 ppm或更小，更佳為0.1ppm或更低)。

在某些情況中，氧化物半導體膜視第一熱處理的條件或氧化物半導體膜的材料而被結晶化成微晶膜或多晶膜。

接著，在第一熱處理之後，將基板取出熱處理設備，並且，在氧化物半導體膜481之上形成金屬導電膜。對氧化物半導體膜481及金屬導電膜執行第二微影步驟。用於金屬導電膜的材料之實施例為選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素；含有這些元素中的任何元素作為成份的合金；以及含有這些元素組合的合金。

金屬導電膜較佳具有鋁層堆疊於鈦層之上及鈦層堆疊於鋁層之上的三層結構，或是鋁層堆疊於鉬層之上及鉬層堆疊於鋁層之上的三層結構。無需多言，也可以使用單層結構、二層結構、或四層或更多層的疊層結構。

在閘極絕緣層452a和452b、氧化物半導體膜481、及金屬導電膜之上形成光阻遮罩482a和482b。

在本實施例中，說明執行使用高色調遮罩的曝光以形成光阻遮罩482a和482b的實施例。形成光阻以形成光阻遮罩482a和482b。關於光阻，可以使用正型光阻或負型光阻。在此，使用正型光阻。以旋轉塗敷法形成光阻，或是以噴墨法選擇性地形成光阻。當以噴墨法選擇性地形成光阻時，可以防止光阻形成於不需要的部份中，因而降低材料浪費。

接著，使用多色調遮罩作為曝光遮罩，以光照射光阻，以使光阻受光曝照。

在此，參考圖39A至39D，說明使用多色調遮罩的曝光。

多色調遮罩可以執行三個等級曝光，以取得曝光區、半曝光區、及未曝光區。多色調遮罩是光可以透射經過而具有多個強度。一次曝光及顯影步驟可以形成具複數個厚度(典型上為二種厚度)的光阻遮罩。結果，藉由使用多色調遮罩，可以降低曝光遮罩的數目。

多色調遮罩的典型實例為圖39A中所示的灰階遮罩81a及圖39C中所示的半色調遮罩81b。

如圖39A所示，灰色調遮罩81a包含透光基板83、及形成於透光基板83上的遮光部份84和繞射光柵85。遮光部份84的透光率是0%。繞射光柵85具有間距小於或等於用於曝光之光的解析度極限的狹縫狀、點狀、網目狀、或類似形狀的透光部份，因而可以控制透光率。注意，繞射光柵85可以是具有規律間距的狹縫狀、點狀、或網目狀；或是具有不規律間距的狹縫狀、點狀、或網目狀。

關於透光基板83，可以使用例如石英基板之透光基板。使用例如鉻或氧化鉻之吸收光的遮光材料，以形成遮光部份84及繞射光柵85。

當灰色調遮罩81a被用於曝光的光所照射時，如圖39B所示，遮光部份84的透光率86是0%，並且，未設置遮光部份84及繞射光柵85之區域的透光率86是100%。繞射光柵85的透光率86可以被控制在10%至70%的範圍內。藉由調整繞射光柵的狹縫、點、或網目的間距或間隔，可以控制繞射光柵85的透光率。

如圖39C所示，半色調遮罩81b包含透光基板83、以及形成於透光基板83上的半透光部份87和遮光部份88。使用MoSiN、MoSi、MoSiON、CrSi、等等，以形成半透光部份87。使用例如鉻或氧化鉻之吸收光的遮光材料來形成遮光部份88。

當半色調遮罩81b被用於曝光的光所照射時，如圖39D所示，遮光部份88的透光率89是0%，並且，既未設置遮光部份88，也未設置半透光部份87之區域的透光率89是100%。此外，半透光部份87的透光率89可以被控制在10%至70%的範圍內。藉由半透光部份87的材料，以控制半透光部份87的透光率。

在使用多色調遮罩之曝光之後，執行顯影，因而如圖2C所示般形成具有不同厚度的區域之光阻遮罩482a。

接著，使用光阻遮罩482a和482b來執行第一蝕刻步驟，以便將氧化物半導體膜481及金屬導電膜蝕刻成島狀。結果，形成氧化物半導體層483和485、以及導電層484和486(請參見圖2C)。

然後，光阻遮罩482a受到灰化。結果，光阻遮罩的面積(考慮三維的體積)縮減且厚度縮減。此時，去除具有小厚度的區域(與部份閘極電極層461相重疊的區域)中的光阻遮罩之光阻，使得可以形成分開的光阻遮罩487a。類似地，使光阻遮罩482b受到灰化，以使光阻遮罩的面積(考慮三維的體積)縮減及形成光阻遮罩487b。

接著，使用光阻遮罩487a和487b，在第二蝕刻步驟中，蝕刻氧化物半導體層483和485及金屬導電層484和486；因此，形成氧化物半導體層488和489、源極電極層465a、汲極電極層465b、及金屬電極層490(請參見圖2D)。注意，由於僅有部份氧化物半導體層488被蝕刻，所以，氧化物半導體層488具有溝槽(凹部)。此外，氧化物半導體層488和489的邊緣被部份地蝕刻以曝露氧化物半導體層488和489的邊緣，因而氧化物半導體層488和489具有薄的端部區。

接著，在第三微影步驟中，去除光阻遮罩487a和487b，並且，形成覆蓋氧化物半導體層488的光阻遮罩491，以及去除氧化物半導體層489之上的金屬電極層490(請參見圖2E)。

注意，由於在第三微影步驟中去除與氧化物半導體層489相重疊的金屬電極層490，所以，適當地調整每一個材料及蝕刻條件，使得在金屬電極層490的蝕刻時，不會去除氧化物半導體層489。

用作為保護絕緣膜的氧化物絕緣膜492被形成為接觸氧化物半導體層489的頂表面及側表面以及氧化物半導體層488中的溝槽(凹部)。

氧化物絕緣膜492具有至少1 nm的厚度且可以由例如濺射法等方法來予以適當地形成，藉由此方法，例如水或氫之雜質不會混入於氧化物絕緣膜492中。在本實施例中，以濺射法形成300 nm厚的氧化矽膜作為氧化物絕緣層492。在膜形成時的基板溫度在室溫至300℃的範圍中，在本實施例中為100℃。在稀有氣體(典型上是氬)氛圍、氧氛圍、或含有稀有氣體(典型上是氬)及氧的氛圍下，藉由濺射法，以沈積氧化矽膜。此外，使用氧化矽靶材或矽靶材作為靶材。舉例而言，以濺射法，在包含氧及氮的氛圍中，使用矽靶材來形成氧化矽膜。使用無機絕緣膜，以形成與低電阻氧化物半導體層相接觸的氧化物絕緣層492，所述無機絕緣膜未含有例如濕氣、氫離子、及OH^-之雜質以及阻擋這些雜質從外部進入，典型上為氧化矽膜、氮氧化矽膜、氧化鋁膜、或氧氮化鋁膜。

接著，在惰性氣體氛圍或氧氛圍中執行第二熱處理(較佳為200℃至400℃，舉例而言，250℃至350℃)(請參見圖3A)。舉例而言，在氮氛圍中，在250℃下，執行第二熱處理一小時。藉由第二熱處理，施加熱於當氧化物半導體層488中的溝槽以及氧化物半導體層489的頂表面和側表面與氧化物絕緣膜492相接觸時。

經由上述步驟，在沈積之後對氧化物半導體膜執行脫水或脫氫熱處理，以降低電阻，然後，使部份氧化物半導體膜選擇性地處於氧過量狀態。結果，與閘極電極層461相重疊的通道形成區463變成本質的，並且，與源極電極層465a相重疊的第一高電阻汲極區464a以及與汲極電極層465b相重疊的第二高電阻汲極區464b以自行對準方式而被形成。此外，與閘極電極層471相重疊的整體氧化物半導體層472變成本質的。

但是，當在氮氛圍或惰性氣體氛圍或在降壓下執行熱處理而高電阻(i型)氧化物半導體層472被曝露時，高電阻(i型)氧化物半導體層472的電阻降低。基於此理由，在氧氛圍、N₂O氣體氛圍、或超乾空氣(-40℃或更低、較佳為-60℃或更低的露點)中，執行當氧化物半導體層472係曝露時所執行的熱處理。

注意，第二高電阻汲極區464b(或第一高電阻汲極區464a)係形成於與汲極電極層465b(或源極電極層465a)相重疊的氧化物半導體層中，使得可以增加要被形成之驅動電路的可靠度。具體而言，藉由形成第二高電阻汲極區464b，從汲極電極層至第二高電阻汲極區464b和通道形成區，導電率逐漸改變。因此，當以汲極電極層465b連接至供應高電源電位VDD的佈線來執行操作時，即使當高電場被施加於閘極電極層461與汲極電極層465b之間時，由於高電阻汲極區用作為緩衝器，使得高電場不會被局部地施加，所以，電晶體仍然具有增加的耐受電壓。

當第二高電阻汲極區464b(或第一高電阻汲極區464a)係形成於與汲極電極層465b(或源極電極層465a)相重疊的氧化物半導體層中時，可以降低要被形成之驅動電路中之通道形成區463中的漏電流量。

然後，在第四微影步驟中，形成光阻遮罩493a和493b，並且，選擇性地蝕刻氧化物絕緣膜492以形成氧化物絕緣層466和476(請參見圖3B)。氧化物絕緣層476係設於氧化物半導體層472中的通道形成區之上並且用作為通道保護膜。注意，在某些情況中，如同在本實施例中般，當使用氧化物絕緣層作為閘極絕緣層452b時，部份閘極絕緣層452b也於氧化物絕緣膜492的蝕刻步驟中被蝕刻，以便降低閘極絕緣層452b的厚度。當使用比氧化物絕緣膜492具有更低的蝕刻率之氮化物絕緣膜作為閘極絕緣層452b，可以防止閘極絕緣層452b被部份地蝕刻。

接著，在氧化物半導體層472和氧化物絕緣層476之上形成透光導電膜之後，在第五微影步驟中，形成源極電極層475a和汲極電極層475b。以濺射法、真空蒸鍍法(例如，電子束蒸鍍法)、電弧放電離子電鍍法、或噴鍍法來沈積透光導電膜。關於用於導電層之材料，舉例而言，可以使用下述金屬氧化物中的任意金屬氧化物之使可見光透射的導電材料：以In-Sn-Zn-O為基礎的金屬氧化物、以In-Al-Zn-O為基礎的金屬氧化物、以Sn-Ga-Zn-O為基礎的金屬氧化物、以Al-Ga-Zn-O為基礎的金屬氧化物、以Sn-Al-Zn-O為基礎的金屬氧化物、以In-Zn-O為基礎的金屬氧化物、以Sn-Zn-O為基礎的金屬氧化物、以Al-Zn-O為基礎的金屬氧化物、以In-O為基礎的金屬氧化物、以Sn-O為基礎的金屬氧化物、及以Zn-O為基礎的金屬氧化物。閘極電極層475a及閘極電極層475b的厚度係適當地設定在50 nm至300 nm的範圍內。當使用濺射法時，較佳的是使用含有2 wt%至10 wt%的SiO₂之靶材來執行沈積，並且，在氧化物半導體膜480中含有抑制結晶化的SiO_X(x>0)，以便在稍後步驟中的熱處理情況時防止結晶化。

注意，以噴墨法形成用以形成源極電極層475a和汲極電極層475b之光阻遮罩。當以噴墨法形成光阻遮罩時，並未使用光罩，其導致製造成本降低。

然後，在氧化物絕緣層466和476、源極電極層475a、以及汲極電極層475b之上形成保護絕緣層453。在本實施例中，藉由RF濺射法以形成氮化矽膜。由於RF濺射法具有高生產力，所以，較佳被使用來沈積保護絕緣層453。使用未含有例如濕氣、氫離子、及OH^-之雜質以及阻擋這些雜質自外部進入的無機絕緣膜，以形成保護絕緣層453，典型上，無機絕緣膜可為氮化矽膜、氮化鋁膜、氮氧化矽膜、氧氮化鋁膜。無須多言，保護絕緣層453是透光絕緣膜。

保護絕緣層453較佳與設於保護絕緣層453之下方的第一閘極絕緣層452a或是用作為基底的絕緣膜相接觸，並且，阻擋例如濕氣、氫離子、及OH^-之雜質自基板的側表面的附近進入。特別有效的是使用氮化矽膜作為與保護絕緣層453相接觸之第一閘極絕緣層452a或是作為基底的絕緣膜。換言之，氮化矽膜係設置成圍繞氧化物半導體層的底部表面、頂部表面、及側表面，因而可以增加顯示裝置的可靠度。

接著，在保護絕緣層453之上形成平坦化絕緣層454。由例如以聚醯亞胺、丙烯酸樹膠、苯環丁烯為基礎的樹脂、聚醯胺、或環氧樹脂等具有抗熱性的有機材料形成平坦化絕緣層454。除了這些有機材料之外，也能夠使用以低介電常數材料(低k材料)、矽烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等。注意，藉由堆疊由這些材料所形成的多個絕緣膜，以形成平坦化絕緣層454。

注意，以矽烷為基礎的樹脂相當於使用以矽烷為基礎的材料作為啟始材料而形成的包含Si-O-Si鍵之樹脂。以矽烷為基礎的樹脂可以包含有機基(舉例而言，烷基或芳基)或氟基作為取代物。此外，有機基可以包含氟基。

對於平坦化絕緣層454之形成方法並無特別限定，可以視材料而使用下述方法或手段來形成平坦化絕緣層454：濺射法、SOG法、旋轉塗敷法、浸漬法、噴灑塗著法、滴放法(例如，噴墨法、網版印刷法、或偏離印刷法)、輥塗著法、簾幕塗著法、刀式塗著法器、等等。

然後，執行第六微影處理，以便形成光阻遮罩，並且藉由蝕刻平坦化絕緣層454及保護絕緣層453，以形成到達汲極電極層475b之接觸孔494(請參見圖3D)。此外，藉由該蝕刻，也形成抵達閘極電極層461和471的接觸孔。或者，以噴墨法，形成光阻遮罩以用以形成抵達汲極電極層475b的接觸孔441。當以噴墨法形成光阻遮罩時並未使用光罩，其導致製造成本降低。

接著，去除光阻遮罩，然後形成透光導電膜。藉由濺射法、真空蒸鍍法、等等，以氧化銦(In₂O₃)、氧化銦及氧化錫(In₂O₃-SnO₂，簡寫成ITO)的合金、等等，以形成透光導電膜。或者，可以使用以含氮之Al-Zn-O為基礎的非單晶膜(亦即，以Al-Zn-O-N為基礎的非單晶膜)、以含氮之Zn-O為基礎的非單晶膜、或以含氮的Sn-Zn-O為基礎的非單晶膜。注意，以Al-Zn-O-N為基礎的非單晶膜中鋅的百分比(原子%)為47原子%或更低且高於非單晶膜中的鋁的百分比；非單晶膜中鋁的百分比(原子%)高於非單晶膜中氮的百分比。以氫氯酸為基礎的溶液來蝕刻此材料。但是，由於特別是在蝕刻ITO時容易產生餘留物，所以，可以使用氧化銦及氧化鋅的合金(In₂O₃-ZnO)以增進蝕刻處理能力。

注意，透光導電膜中的成份百分比單位是原子百分比(原子%)，並且，藉由使用電子探針X光微分析儀(EPMA)之分析，以評估組成的百分比。

接著，執行第七微影步驟，以便形成光阻遮罩，並且藉由蝕刻來去除不必要的部份，以形成像素電極層477和導電層467(請參見圖3E)。

經由上述步驟，藉由使用七個遮罩，在一個基板之上，分別於驅動電路及像素部份中，分開地形成薄膜電晶體460和薄膜電晶體470。用於驅動電路的薄膜電晶體460是通道蝕刻型薄膜電晶體，其包含包括第一高電阻汲極區464a、第二高電阻汲極區464b、以及通道形成區463之氧化物半導體層462。用於像素的薄膜電晶體470是通道保護型薄膜電晶體，其包含完全本質的氧化物半導體層472。

如同本實施例中般，使用由多色調遮罩形成的具有多種厚度(典型上，二種厚度)的區域之光阻遮罩，能夠降低光阻遮罩的數目；因此，可以簡化製程以及降低成本。結果，可以高產能地、低成本地製造半導體裝置。

此外，在相同基板之上形成儲存電容器，而儲存電容器係由電容器佈線層及電容器電極以及用作為介電質的第一閘極絕緣層452a和第二閘極絕緣層452b所構成。薄膜電晶體470及儲存電容器係以矩陣的方式來配置，而對應於個別像素，以便形成像素部份，並且，包含薄膜電晶體460之驅動電路係配置成圍繞像素部份，因而取得用以製造主動矩陣顯示裝置之複數個基板的其中之一。在本說明書中，為方便起見，將此基板稱為主動矩陣基板。

像素電極層477經由形成於平坦化絕緣層454及保護絕緣層453中的接觸孔而被電連接至電容器電極層。注意，電容器電極層可以由與源極電極層475a和汲極電極層475b相同的透光材料及相同的步驟所形成。

導電層467係設置成與氧化物半導體層中的通道形成區463相重疊，因而在用以檢查薄膜電晶體的可靠度之偏壓溫度應力測試(稱為BT測試)中，可以降低BT測試前後薄膜電晶體460的臨界電壓之變化量。導電層467的電位可以與閘極電極層461的電位相同或不同。導電層467也可以用作為第二閘極電極層。或者，導電層467的電位可以處於GND狀態或OV狀態，或者，導電層467可以處於浮置狀態。

注意，以噴墨法形成用於形成像素電極層477的光阻遮罩。當以噴墨法形成光阻遮罩時，並未使用光罩，其導致製造成本降低。

(實施例2)

在本實施例中，圖4A至4C顯示用於像素的薄膜電晶體之熱處理與實施例1中的熱處理不同之實例。由於部份步驟除外，圖4A至4C與圖1A-1、1A-2、1B、及1C、圖2A至2E以及圖3A至3E相同，所以，相同的代號用於相同的部份且相同部份的詳細說明不再重複。

首先，根據實施例1，一直執行到達且包含實施例1中的圖3B中的步驟之多個步驟。圖4A顯示在圖3B中的步驟之後去除光阻遮罩493a和493b之狀態。

在具有絕緣表面的基板450之上形成閘極電極層461和471、第一閘極絕緣層452a、及第二閘極絕緣層452b。在驅動電路部份中，形成包含通道形成區463、第一高電阻汲極區464a、及第二高電阻汲極區464b的氧化物半導體層462；源極電極層465a；汲極電極層465b；以及氧化物絕緣層466。在像素部份中，形成氧化物半導體層472及氧化物絕緣層476(請參見圖4A)。氧化物半導體層472是具有增加的電阻之i型氧化物半導體層。

在本實施例中，在氮氣或惰性氣體氛圍或在降壓下且至少部份之氧化物半導體層472被曝露，以執行熱處理。在高電阻(i型)氧化物半導體層472曝露的狀態下，在氮氣或惰性氣體氛圍或在降壓下，執行熱處理時，可以降低氧化物半導體層472的高電阻(i型)曝露區之電阻。

較佳在200℃至400℃，例如250℃至350℃下，較佳執行用以降低氧化物半導體層472之高電阻(i型)區的電阻之熱處理。舉例而言，在250℃下，在氮氛圍中，執行熱處理一小時。

在本實施例中，將基板400置於一種熱處理設備之電熱爐中，在氮氛圍中，對氧化物半導體層472執行熱處理，之後，在氮氛圍中執行緩慢冷卻以使溫度從熱處理溫度T下降100℃或更多，而氧化物半導體層472不被曝露於空氣中。此外，並非侷限於氮氣氛圍，可在稀有氣體氛圍(例如，氦、氖、或氬)中或在降壓下，執行脫水或脫氫。注意，在熱處理中，較佳的是水、氫、等等並未包含於氮或例如氦、氖、或氬等稀有氣體中。或者，導入於熱處理設備中之氮氣體或例如氦、氖、或氬之稀有氣體的純度較佳為大於或等於6N(99.9999%)，更佳為大於或等於7N(99.99999%)(亦即，雜質濃度較佳為小於或等於1ppm，更佳為小於或等於0.1ppm)。

藉由氮或稀有氣體氛圍或在降壓下之氧化物半導體層472的熱處理，以降低氧化物半導體層472的曝露區的電阻，並且，形成包含具有不同電阻(在圖4B中顯示為陰影區及白色區)的複數個區域之氧化物半導體層495。

然後，在透光導電膜形成於氧化物半導體層495和氧化物絕緣層476之上後，在第五微影步驟中形成源極電極層475a和汲極電極層475b(請參見圖4C)。

然後，保護絕緣層453及平坦化絕緣層454係堆疊於氧化物絕緣層466和476、源極電極層475a、及汲極電極層475b之上。

接著，執行第六微影步驟，以便形成光阻遮罩，並且藉由蝕刻平坦化絕緣層454及保護絕緣層453，以形成抵達汲極電極層475b的接觸孔494(請參見圖4D)。

然後，去除光阻遮罩，接著形成透光導電膜。

接著，執行第七微影步驟，以便形成光阻遮罩且藉由蝕刻來去除不必要的部份而形成像素電極層477和導電層467(請參見圖4E)。

經由上述步驟，藉由使用七個遮罩，在一個基板之上，分別在驅動電路及像素部份中分開地形成薄膜電晶體460及薄膜電晶體498。用於驅動電路的薄膜電晶體460是通道蝕刻型薄膜電晶體，其包含氧化物半導體層462，氧化物半導體層462包含第一高電阻汲極區464a、第二高電阻汲極區464b、以及通道形成區463。用於像素的薄膜電晶體498是通道保護型薄膜電晶體，其包含氧化物半導體層495，氧化物半導體層495包含第一高電阻汲極區474a、第二高電阻汲極區474b、以及通道形成區473。結果，即使當高電場施加於薄膜電晶體460和498時，由於高電阻汲極區用作為緩衝器，使得高電場不會被局部地施加，所以，薄膜電晶體460和498仍然具有增加的耐受電壓。

如同本實施例中般藉由使用具有由多色調遮罩形成的具複數個厚度(典型上為二種厚度)之區域的光阻遮罩，能夠降低光阻遮罩數目；因此，可以簡化製程及降低成本。結果，可以高產能地、低成本地製造半導體裝置。

此外，在相同基板之上形成儲存電容器，儲存電容器係由電容器佈線層及電容器電極以及用作為介電質的第一閘極絕緣層452a和第二閘極絕緣層452b所構成。薄膜電晶體498及儲存電容器係以矩陣的方式來配置，而對應於個別像素，以便形成像素部份，並且，包含薄膜電晶體460之驅動電路係配置成圍繞像素部份，因而取得用以製造主動矩陣顯示裝置之複數個基板的其中之一。

導電層467係設置成重疊氧化物半導體層462中的通道形成區，因而在用以檢查薄膜電晶體的可靠度之偏壓溫度應力測試(稱為BT測試)中，可以降低BT測試前後薄膜電晶體460的臨界電壓之變化量。導電層467的電位可以與閘極電極層461的電位相同或不同。導電層467也可以用作為第二閘極電極層。或者，導電層467的電位可以處於GND狀態或OV狀態，或者，導電層467可以處於浮動狀態。

(實施例3)

在本實施例中，將參考圖5A至5C，說明第一熱處理與實施例1不同之實例。由於部份步驟除外，圖5A至5C與圖1A-1、1A-2、1B、及1C、圖2A至2E以及圖3A至3E相同，所以，相同的代號用於相同的部份且相同部份的詳細說明不再重複。

首先，根據實施例1，在第一微影步驟中，在具有絕緣表面的基板400之上形成透光導電膜，然後，形成閘極電極層461和471。

然後，在閘極電極層461和471之上，形成第一閘極絕緣層452a和第二閘極絕緣層452b的堆疊。

然後，在第二閘極絕緣層452b之上形成厚度為2nm至200nm的氧化物半導體膜480(請參見圖5A)。注意，迄今為止的步驟與實施例1中的步驟相同；圖5A對應於圖2A。

接著，在惰性氣體氛圍或在降壓下，使氧化物半導體膜480受到脫水或脫氫。脫水或脫氫的第一熱處理的溫度為大於或等於350℃且小於基板的應變點，較佳為400℃或更高。在此，將基板置於一種熱處理設備之電熱爐中，且在氮氛圍中對氧化物半導體膜480執行熱處理，然後，氧化物半導體膜480不被曝露於空氣，以便防止水或氫混入於氧化物半導體膜中。因此，使氧化物半導體膜480變成低電阻氧化物半導體膜，亦即，n型(例如n^-型)氧化物半導體膜，以作為氧缺乏的氧化物半導體膜。之後，將高純度氧氣體、高純度N₂O氣體或是超乾空氣(具有-40℃或更低，較佳為-60℃或更低的露點)導入至相同的加熱爐並執行冷卻。較佳的是，氧氣體或N₂O氣體中未包含水、氫、等等。或者，導入於熱處理設備中之氧氣體或N₂O氣體的純度較佳為6N(99.9999%)或更高，更佳為7N(99.99999%)或更高(亦即，氧氣體或N₂O氣體的雜質濃度較佳為1ppm或更低，更佳為0.1ppm或更低)。

此外，在脫水或脫氫之第一熱處理之後，在氧氣體氛圍或N₂O氣體氛圍中，在200℃至400℃，較佳為在200℃至300℃下，以執行熱處理。

經由上述步驟，使整個膜含有過量的氧；因此，取得高電阻(i型)氧化物半導體膜496(請參見圖5B)。

結果，使稍後完成的薄膜電晶體的可靠度增加。

但是，當在氮氣或惰性氣體氛圍或在降壓下而高電阻(i型)氧化物半導體膜496曝露時執行熱處理時，高電阻(i型)氧化物半導體膜496的電阻降低。基於此理由，當在氧氣體、N₂O氣體或是超乾空氣(具有-40℃或更低，較佳為-60℃或更低的露點)中，當氧化物半導體膜496被曝露時，執行熱處理。

然後，如同實施例1的圖2C至2E、以及圖3A至3E中所示般，在氧化物半導體膜496之上形成金屬導電膜；藉由使用多色調遮罩而對氧化物半導體膜496和金屬導電膜執行微影步驟，以便形成島狀氧化物半導體層及金屬導電層。此外，在週邊驅動電路部份中，僅部份氧化物半導體層被蝕刻以形成具有溝槽(凹部)的氧化物半導體層；形成與氧化物半導體層497及源極和汲極電極層465a和465b相接觸的氧化物絕緣層466，源極電極層465a和汲極電極層465b均為金屬導電層；因此，製造用於驅動電路的薄膜電晶體499。另一方面，在像素部份中，在使用多色調遮罩而由微影步驟所形成的氧化物半導體層472中，於通道形成區之上形成氧化物絕緣層476，並且，形成源極電極層475a和汲極電極層475b，源極電極層475a和汲極電極層475b均為透光導電層；因此，製造用於像素的薄膜電晶體470。

注意，圖5C中的氧化物半導體層472是高電阻(i型)氧化物半導體層，與圖3A中的氧化物半導體層472相同；因此，使用相同的代號。類似地，在本說明書中，即使由不同的方法形成的薄膜，當它們具有等效功能或特性時(例如電阻)，有時仍以相同代號表示。

接著，在惰性氣體氛圍或氧氣氛圍中，執行第二熱處理(較佳為200℃至400℃，舉例而言，250℃至350℃)。舉例而言，在氮氣氛圍中，在250℃下，執行第二熱處理一小時。

然後，形成保護絕緣層453以覆蓋薄膜電晶體499和470以及接觸氧化物絕緣層466和476、源極電極層475a和汲極電極層475b，並且，在保護絕緣層453之上堆疊平坦化絕緣層454。在平坦化絕緣層454和保護絕緣層453中，形成抵達汲極電極層475b的接觸孔，而且，在接觸孔中及平坦化絕緣層454之上形成透光導電膜。選擇性地蝕刻透光導電膜以形成電連接至薄膜電晶體470的像素電極層477和導電層467。

經由上述步驟，藉由使用七個遮罩而在一個基板之上，在驅動電路和像素部份中分別地形成薄膜電晶體499和薄膜電晶體470。用於驅動電路的薄膜電晶體499是通道蝕刻型薄膜電晶體，其包含完全本質的氧化物半導體層497。用於像素的薄膜電晶體470是通道保護型薄膜電晶體，其包含完全本質的氧化物半導體層472。

如同本實施例中般，使用由多色調遮罩所形成的具有多個厚度(典型上，二種厚度)的區域之光阻遮罩，能夠降低光阻遮罩的數目；因此，可以簡化製程以及降低成本。結果，可以高產能地、低成本地製造半導體裝置。

此外，在相同的基板之上形成儲存電容器，儲存電容器係由電容器佈線層及電容器電極以及用作為介電質的第一閘極絕緣層452a和第二閘極絕緣層452b所構成。薄膜電晶體470及儲存電容器係以矩陣的方式來予以配置，而對應於個別像素，以便形成像素部份，並且，包含薄膜電晶體499之驅動電路係配置成圍繞像素部份，因而取得用以製造主動矩陣顯示裝置之複數個基板的其中之一。

導電層467係設置成重疊氧化物半導體層497中的通道形成區，因而在用以檢查薄膜電晶體的可靠度之偏壓溫度應力測試(稱為BT測試)中，可以降低BT測試前後薄膜電晶體499的臨界電壓之變化量。導電層467的電位可以與閘極電極層461的電位相同或不同。導電層467也可以用作為第二閘極電極層。或者，導電層467的電位可以為GND或OV，或者，導電層467可以處於浮置狀態。

(實施例4)

在本實施例中，圖6A至6D顯示用於像素的薄膜電晶體之第一熱處理與實施例3中的熱處理不同之實例。由於部份步驟除外，圖6A至6D與圖1A-1、1A-2、1B、1C、圖2A至2E、圖3A至3E、圖4A至4E、及圖5A至5C相同，所以，相同的代號用於相同的部份且相同部份的詳細說明不再重複。

首先，根據實施例3，一直執行到達且包含實施例3中的圖5B中的步驟之多個步驟。圖6A顯示與圖5B中相同的步驟。

在具有絕緣表面的基板450之上形成閘極電極層461和471、第一閘極絕緣層452a、及第二閘極絕緣層452b；在第二閘極絕緣層452b之上形成氧化物半導體膜496(請參見圖6A)。氧化物半導體膜496是具有增加的電阻之i型氧化物半導體膜。

金屬導電膜形成於氧化物半導體膜496之上，且氧化物半導體膜496和金屬導電膜受到使用由多色調遮罩所形成的光阻罩之微影步驟，如同實施例1中所述之使用光阻遮罩482a和482b的微影步驟般。

在週邊電路部份中，形成島狀氧化物半導體層，並且，僅有部份氧化物半導體層被蝕刻而形成具有溝槽(凹部)的氧化物半導體層497；氧化物半導體層466形成為接觸氧化物半導體層.497及源極和汲極電極層465a和465b，源極和汲極電極層465a和465b均為金屬導電層；因此，製造用於驅動電路的薄膜電晶體499。另一方面，在像素部份中，在氧化物半導體層472中的通道形成區之上形成氧化物絕緣層476(請參見圖6B)。

在本實施例中，在氮氣或惰性氣體氛圍或在降壓下且至少部份之氧化物半導體層472被曝露，以執行熱處理。在高電阻(i型)氧化物半導體層472被曝露的狀態下，在氮氣或惰性氣體氛圍或在降壓下來執行熱處理時，可以降低氧化物半導體層472中高電阻(i型)曝露區之電阻。

較佳在200℃至400℃，例如250℃至350℃下，較佳執行用以降低氧化物半導體層472中高電阻(i型)區的電阻之熱處理。舉例而言，在250℃下，在氮氛圍中，執行熱處理一小時。

在本實施例中，將基板置於一種熱處理設備之電熱爐中，在氮氛圍中，對氧化物半導體層472執行熱處理，之後，在氮氛圍中執行緩慢冷卻以使溫度從熱處理溫度T下降100℃或更多，而氧化物半導體層472不被曝露於空氣中。此外，並非侷限於氮氣氛圍，可在稀有氣體氛圍(例如，氦、氖、或氬)中或在降壓下，執行脫水或脫氫。注意，在熱處理中，較佳的是水、氫、等等並未被包含於氮或例如氦、氖、或氬等稀有氣體中。或者，導入於熱處理設備中之氮氣體或例如氦、氖、或氬之稀有氣體的純度較佳為6N(99.9999%)或更多，更佳為7N(99.99999%)或更多(亦即，雜質濃度較佳為1 ppm或更低，更佳為0.1ppm或更低)。

藉由氮氣或惰性氣體氛圍或降壓下之氧化物半導體層472的熱處理，以降低氧化物半導體層472的曝露區之電阻，並且，形成包含具有不同電阻的區域(圖6C中的虛線區及白色區)之氧化物半導體層495。

接著，在氧化物半導體層495及氧化物絕緣層476之上形成透光導電膜之後，在第五微影步驟中形成源極電極層475a和汲極電極層475b。

然後，保護絕緣層453及平坦化絕緣層454係堆疊於氧化物絕緣層466和476、源極電極層475a、以及汲極電極層475b之上。

在保護絕緣層453及平坦化絕緣層454中形成抵達汲極電極層475b的接觸孔，並且，在接觸孔中及在平坦化絕緣層454之上形成透光導電膜。選擇性地蝕刻透光導電膜，以形成電連接至薄膜電晶體498的導電層467和像素電極層477(請參見圖6D)。

經由上述步驟，藉由使用七個遮罩而在一個基板之上，在驅動電路和像素部份中分別地形成薄膜電晶體499和薄膜電晶體498。用於驅動電路的薄膜電晶體499是通道蝕刻型薄膜電晶體，其包含完全本質的氧化物半導體層497。用於像素的薄膜電晶體498是通道保護型薄膜電晶體，其包含高電阻汲極區474a、第二高電阻汲極區474b、以及通道形成區473。結果，由於高電阻汲極區用作為緩衝器，使得即使當高電場被施加於薄膜電晶體498時，薄膜電晶體498仍然具有增加的耐受電壓。

此外，在相同基板之上形成儲存電容器，儲存電容器由電容器佈線層及電容器電極以及用作為介電質的第一閘極絕緣層452a和第二閘極絕緣層452b所構成。薄膜電晶體498及儲存電容器係以矩陣的方式來予以配置，而對應於個別像素，以便形成像素部份，並且，包含薄膜電晶體499之驅動電路係配置成圍繞像素部份，因而取得用以製造主動矩陣顯示裝置之複數個基板的其中之一。

(實施例5)

本實施例將顯示以實施例1中所述的主動矩陣基板來製造主動矩陣型液晶顯示裝置之實例。注意，本實施例也可以應用至實施例2至5中所述的主動矩陣基板中的任一主動矩陣基板。

圖7A顯示主動矩陣基板的剖面結構的實例。

在實施例1中顯示在一個基板之上的驅動電路中的薄膜電晶體及像素部份中的薄膜電晶體：除了用於說明的這些薄膜電晶體之外，在本實施例中，也顯示儲存電容器、閘極佈線、及源極佈線的端子部份。以同於實施例1中的製造步驟，形成電容器、閘極佈線、及源極佈線的端子部份且製造它們時不會增加光罩的數目及步驟的數目。此外，在顯示區之作為像素部份中的部份中，所有的閘極佈線、源極佈線、及電容器佈線係由透光導電膜所形成，其導致高的孔徑比。此外，金屬佈線可以被使用於非顯示區的部份中的源極佈線層，以降低佈線電阻。

在圖7A中，薄膜電晶體210是配置在驅動電路中的通道蝕刻型薄膜電晶體，並且，在本實施例中，具有與實施例1中的薄膜電晶體460相同的結構。電連接至像素電極層227的薄膜電晶體220是配置在像素部份中的通道保護型薄膜電晶體，並且，在本實施例中，具有與實施例1中的薄膜電晶體470相同的結構。

由與薄膜電晶體220的閘極電極層相同的透光材料及相同的步驟所形成的電容器佈線層230與電容器電極231相重疊，而以第一閘極絕緣層202a和第二閘極絕緣層202b夾置於其間作為介電質；因此，形成儲存電容器。電容器電極層231由與薄膜電晶體220的源極電極層和閘極電極層相同的透光材料及相同的步驟所形成。由於儲存電容器與薄膜電晶體220具有透光特性，所以，使孔徑比增進。

儲存電容器的透光特性對於增加孔徑比是重要的。特別對於10吋或更小之小的液晶顯示面板，舉例而言，即使當像素尺寸降低而藉由增加閘極佈線的數目來實現更高解析度的顯示影像時，仍然可以取得高孔徑比。此外，藉由以透光膜使用於薄膜電晶體220及儲存電容器中的元件，即使當一個像素分成多個子像素時仍然可以取得高孔徑比，以實現廣視角。亦即，即使當配置高密度薄膜電晶體組時，仍然能夠維持高孔徑比，並且，顯示區可以具有足夠的面積。舉例而言，當一個像素包含二至四個子像素及儲存電容器時，由於儲存的電容器與薄膜電晶體具有透光特性，所以，可以增加孔徑比。

注意，儲存電容器係設於像素電極層227之下，並且，電容器電極層231係電連接至像素電極層227。

本實施例顯示儲存電容器係由電容器電極231及電容器佈線230所構成的實例；但是，對於儲存電容器的結構並無特別限制。舉例而言，以像素電極層與相鄰像素中的閘極佈線相重疊而以平坦化絕緣層、保護絕緣層、第一閘極絕緣層、及第二閘極絕緣層置於其間但未設置電容器佈線層之方式來形成儲電容器。

根據像素密度，設置多個閘極佈線、源極佈線、及電容器佈線層。在端子部中，配置與閘極佈線相同電位的多個第一端子電極、與源極佈線相同電位的多個第二端子電極、與電容器佈線層相同電位的多個第三端子電極、等等。對於每一個端子電極的數目並無特別限定，端子的數目可以由實施者適當地決定。

在端子部份中，與閘極佈線具有相同電位的第一端子電極可以由與像素電極層227相同的透光材料所形成。第一端子電極經由抵達閘極佈線的接觸孔而被電連接至閘極佈線。藉由使用用以形成電連接薄膜電晶體220的汲極電極層及像素電極層227的接觸孔之光罩，選擇性地蝕刻平坦化絕緣層204、保護絕緣層203、氧化物絕緣層216、第二閘極絕緣層202b、及第一閘極絕緣層202a，以形成抵達閘極佈線的接觸孔。

驅動電路中的薄膜電晶體210之閘極電極層可以被電連接至設於氧化物半導體層之上的導電層217。在該情況中，藉由使用用以形成電連接薄膜電晶體220的汲極電極層及像素電極層227的接觸孔之光罩，選擇性地蝕刻平坦化絕緣層204、保護絕緣層203、氧化物絕緣層216、第二閘極絕緣層202b、及第一閘極絕緣層202a，以形成接觸孔。驅動電路中的薄膜電晶體210的閘極電極層及導電層217經由接觸孔而電連接。

與驅動電路中的源極佈線234具有相同電位的第二端子電極235可以由與像素電極層227相同的透光材料所形成。第二端子電極235經由抵達源極佈線234的接觸孔而電連接至源極佈線。源極佈線是金屬佈線且係由與薄膜電晶體210的源極電極層相同的材料及步驟所形成，並且具有與薄膜電晶體210的源極電極層相同的電位。

源極佈線234係堆疊於氧化物半導體層239之上。使用以多色調遮罩所形成的光阻遮罩，在微影步驟中，形成源極佈線234以及氧化物半導體層239。

與電容器佈線層230具有相同電位的第三端子電極可以由與像素電極層227相同的透光材料所形成。此外，在與用以形成電連接電容器電極231至像素電極層227的接觸孔之步驟相同的步驟中，使用相同的光罩，以形成抵達電容器佈線層230的接觸孔。

在製造主動矩陣型液晶顯示裝置的情況中，液晶層係設於主動基板與設有對置電極(也稱為對置電極層)的對置基板之間，並且，主動矩陣基板與對置基板係彼此固定。電連接至對置基板上的對置電極之共同電極係設於主動矩陣基板之上，並且，電連接至共同電極的第四端子電極係設於端子部份中。第四端子電極用以將共同電極設定於例如GND或0V之固定電位。第四端電極可以由與像素電極層227相同的透光材料所形成。

對於薄膜電晶體220的源極電極層與薄膜電晶體210的源極電極層彼此電連接之結構並無特別限制；舉例而言，以與像素電極層227相同的步驟，形成用以連接薄膜電晶體220的源極電極層及薄膜電晶體210的源極電極層之連接電極。此外，在非顯示區的部份中，薄膜電晶體220的源極電極層與薄膜電晶體210的源極電極層可以彼此相接觸而彼此相重疊。

注意，圖7A顯示驅動電路中的閘極佈線層232的剖面結構。由於本實施例顯示10吋或更小的小液晶顯示面板之實例，所以，驅動電路中的閘極佈線232係由與薄膜電晶體220的閘極電極層相同的透光材料所形成。

當相同的材料被使用於閘極電極層、源極電極層、汲極電極層、像素電極層、另一電極層、及另一佈線層時，可以使用共同的濺射靶材及共同的製造設備，並且可以降低材料成本及用以蝕刻的蝕刻劑(或蝕刻氣體)的成本。結果，可以降低製造成本。

當感光樹脂材料被使用於圖7A的結構中的平坦化絕緣層204時，可以省略用以形成光阻遮罩的步驟。

圖7B顯示剖面結構，其部份不同於圖7A中的結構。除了並未設置平坦化絕緣層204之外，圖7B與圖7A相同；因此，以相同代號表示相同部份，並且，不重複相同部份的詳細說明。在圖7B中，像素電極層227、導電層217、及第二端子電極235係形成於保護絕緣層203之上並且與保護絕緣層203相接觸。

根據圖7B中的結構，可以省略用以形成平坦化絕緣層204的步驟。

本實施例可以與實施例1至4自由地組合。

(實施例6)

本實施例將顯示一實例，其中，由於在液晶顯示面板的尺寸超過10吋及達到60吋且甚至120吋之情況中透光佈線的電阻可能會成為問題，所以，部份閘極佈線係由金屬部份所製成以便降低佈線電阻。

注意，在圖8A中，與圖7A中相同的部份以相同代號表示且不重複相同部份的詳細說明。注意，本實施例也可以被應用至實施例1至4中所述的任何主動矩陣基板。

圖8A顯示一實例，其中，驅動電路中的部份閘極佈線係由金屬佈線所製成且被形成為與透光佈線相接觸，而與薄膜電晶體210的閘極電極層相同。注意，由於形成金屬佈線，所以，光罩的數目大於實施例1中之光罩的數目。

首先，在基板200之上形成可以耐受脫水或脫氫的第一熱處理之耐熱導電材料膜(厚度為100 nm至500 nm)。

在本實施例中，形成370 nm厚的鎢膜及50 nm厚的氮化鉭膜。雖然在此使用氮化鉭膜及鎢膜的堆疊作為導電膜，但是，並無特別限制，導電膜可以由下述材料所形成：選自Ta、W、Ti、Mo、Al、或Cu之中的元素；含有這些元素中的任何元素作為成份的合金、含有這些元素中的任何元素的組合的合金、或含有這些元素中的任何元素作為成份的氮化物。耐熱導電材料膜不限於含有上述元素的單層，而是可為二或更多層的堆疊。

在第一微影步驟中，形成金屬佈線，以便形成第一金屬佈線層236及第二金屬佈線層237。較佳以ICP(感應耦合電漿)蝕刻法使用於鎢膜和氮化鉭膜的蝕刻。藉由ICP蝕刻法，適當地調整蝕刻條件(例如，施加至線圈式電極的電力量、施加至基板側電極的電力量、以及基板側電極的溫度)，可以將這些膜蝕刻成所想要的錐形。第一金屬佈線層236及第二金屬佈線層237是錐形；因此，在其上形成透光導電膜時，可以降低缺陷。

然後，在形成透光導電膜之後，在第二微影步驟中，形成閘極佈線層238、薄膜電晶體210的閘極電極層、以及薄膜電晶體220的閘極電極層。使用實施例1中所述的使可見光透射之任何導電材料，以形成透光導電膜。

注意，某些用於透光導電膜的材料可能因稍後的熱處理等而在第一金屬佈線層236或第二金屬佈線層237的表面上造成氧化物膜的形成，而使接觸電阻增加。因此，第二金屬佈線層237較佳係由防止第一金屬佈線層236氧化之氮化金屬膜所形成。

接著，以同於實施例1中的步驟，形成閘極絕緣層、氧化物半導體層、等等。如同實施例1中所述般，執行後續步驟以完成主動矩陣基板。

本實施例顯示一實例，其中，形成平坦化絕緣層204之後，使用光罩以選擇性地去除端子部份中的平坦化絕緣層。較佳的是，平坦化絕緣層並未被設置於端子部份中，使得端子部份可以以有利方式連接至FPC。

在圖8A中，第二端子電極235係形成於保護絕緣層203之上。圖8A顯示與部份第二金屬佈線層237相重疊的閘極佈線層238；或者，閘極佈線層可以覆蓋所有第一金屬佈線層236和第二金屬佈線層237。換言之，第一金屬佈線層236和第二金屬佈線層237可以稱為用以降低閘極佈線層238的電阻之輔助佈線。

在端子部份中，與閘極佈線具有相同電位之第一端子電極係形成於保護絕緣層203之上且電連接至第二金屬佈線層237。使用金屬佈線，也形成自端子部份引出的佈線。

此外，為了降低佈線電阻，可以使用金屬佈線(亦即，第一金屬佈線層236和第二金屬佈線層237)作為輔助佈線，使用於並未用作為顯示區的部份中的電容器佈線層和閘極佈線層。

圖8B顯示剖面結構，其部份不同於圖8A中所示的結構。除了驅動電路中之薄膜電晶體中的閘極電極層的材料之外，圖8B與圖8A相同；因此，以相同的代號表示相同的部份，且不重複相同部份的詳細說明。

圖8B顯示一實例，其中，驅動電路中薄膜電晶體中的閘極電極層係由金屬佈線所製成。在驅動電路中，閘極電極層的材料並未侷限於透光材料。

在圖8B中，驅動電路中的薄膜電晶體240包含閘極電極層，在閘極電極層中，第二金屬佈線層241係堆疊於第一金屬佈線層242之上。注意，第一金屬佈線層242係由與第一金屬佈線層236相同的步驟中相同的材料所形成。此外，第二金屬佈線層241係由與第二金屬佈線層237相同的步驟中相同的材料所形成。

在第一金屬佈線層242係電連接至導電層217的情況中，較佳的是使用氮化金屬膜作為第二金屬佈線層241，用以防止第一金屬佈線層242氧化。

在本實施例中，金屬佈線係使用於某些佈線以使佈線電阻降低，並且，即使液晶顯示面板的尺寸超過10吋及達到60吋，甚至120吋時，仍然能取得高清晰度的顯示影像以及實現高孔徑比。

(實施例7)

在本實例中，將於圖9A及9B中顯示與實施例5不同的儲存電容器的結構之實例。除了儲存電容器的結構不同之外，圖9A與圖7A相同；因此，相同的部份以相同代號來表示且不重複相同部份的詳細說明。圖9A顯示像素中薄膜電晶體220及儲存電容器的剖面結構。

圖9A顯示一實例，其中，儲存電容器係由像素電極層227和與像素電極層227相重疊之電容器佈線層250，以及用作為介電質之氧化物絕緣層216、保護絕緣膜203、及平坦化絕緣層204所構成。由於電容器佈線層250係由與像素部份中的薄膜電晶體220的源極電極層相同的步驟中相同的透光材料所形成，所以，電容器佈線層250係配置成不會與薄膜電晶體220的源極佈線層相重疊。

在圖9A所示的儲存電容器中，成對的電極以及介電質具有透光特性，因此，儲存電容器整體具有透光特性。

圖9B顯示不同於圖9A之儲存電容器的結構實施例。除了儲存電容器的結構之外，圖9B與圖7A相同；因此，相同的部份以相同代號表示且不重複相同部份的詳細說明。

圖9B顯示一實例，其中，儲存電容器係由電容器佈線層230及與電容器佈線層230相重疊的氧化物半導體層251和電容器電極231的堆疊、以及用作為介電質之第一閘極絕緣層202a和第二閘極絕緣層202b所構成。電容器電極231係堆疊於氧化物半導體層251之上且與氧化物半導體層251相接觸，並且，用作為儲存電容器的電極。注意，氧化物半導體層251係由與薄膜電晶體220的源極電極層或汲極電極層相同的步驟中相同的透光材料所形成。此外，由於電容器佈線層230係由與薄膜電晶體220的閘極電極層相同的步驟中相同的透光材料所形成，所以，電容器佈線層230係配置成不會與薄膜電晶體220的閘極佈線層相重疊。

電容器電極層231係電連接至像素電極層227。

也是在圖9B中所示的儲存電容器中，成對的電極以及介電質具有透光特性，因此，儲存電容器整體具有透光特性。

圖9A及9B中所示的儲存電容器均具有透光特性；因此，舉例而言，即使像素的尺寸下降以藉由增加閘極佈線的數目來實現更高清晰度的顯示影像時，仍然能夠取得足夠的電容以及高孔徑比。

本實施例可以與任何其它實施例自由地組合。

(實施例8)

在本實施例中，於下將說明一實例，其中，至少某些驅動電路及配置於像素部份中的薄膜電晶體係形成於一個基板之上。

如同實施例1至4中的任一實施例所述般，形成配置於像素部份中的薄膜電晶體。由於實施例1至4中的任一實施例中所述的薄膜電晶體是n通道TFT，因此，這些驅動電路中由n通道TFT形成的某些驅動電路係形成於像素部份中的薄膜電晶體形成於其上的基板之上。

圖14A顯示主動矩陣型顯示裝置的方塊圖實例。像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303及訊號線驅動電路5304係設置於顯示裝置中的基板5300之上。在像素部5301中，設置從訊號線驅動電路5304延伸出的多個訊號線、以及設置從第一掃描線驅動電路5302和第二掃描線驅動電路5303延伸出的多個掃描線。注意，均包含顯示元件的像素係以矩陣的方式而被配置於掃描線與訊號線彼此交會的個別區域中。顯示裝置的基板5300經由例如FPC(可撓印刷電路)等連接部而被連接至時序控制電路5305(也稱為控制器或控制IC)。

在圖14A中，第一掃描線驅動電路5302、第二掃描線驅動電路5303、及訊號線驅動電路5304係形成於基板5300之上，在基板5300中形成有像素部份5301。結果，減少外部設置之驅動電路等的元件數目，使得可以降低成本。此外，在佈線從設於基板5300之外部的驅動電路延伸的情況中，連接部份中的連接數目可以降低，因而可以增加可靠度或產量。

注意，舉例而言，時序控制電路5305供應第一掃描線驅動電路啟動訊號(GSP1)(啟動訊號也稱為啟動脈衝)及第一掃描線驅動電路時脈訊號(GCK1)給第一掃描線驅動電路5302。此外，舉例而言，時序控制電路5305供應第二掃描線驅動電路啟動訊號(GSP2)及第二掃描線驅動電路時脈訊號(GCK2)給第二掃描線驅動電路5303。此外，時序控制電路5305供應訊號線驅動電路啟動訊號(SSP)、訊號線驅動電路時脈訊號(SCK)、視頻訊號資料(DATA，也簡稱為視頻訊號)、及鎖存訊號(LAT)給訊號線驅動電路5304。每一個時脈訊號可為多個具有偏移相位的時脈訊號、或是與藉由將時脈訊號反相而取得的訊號(CKB)一起供應。注意，能夠省略第一掃描線驅動電路5302及第二掃描線驅動電路5303的其中之一。

圖14B顯示一結構，其中，第一掃描線驅動電路5302及第二掃描線驅動電路5303係形成於有像素部份5301形成的基板5300之上，並且，訊號線驅動電路5304係形成於與有像素部份5301形成的基板5300不同的基板之上。

實施例1至4中的薄膜電晶體是n通道TFT。圖15A及15B顯示由n通道TFT所構成的訊號線驅動電路的結構及操作的實例。

訊號線驅動電路包含移位暫存器5601及切換電路5602。切換電路5602包含多個切換電路5602_1至5602_N(N是自然數)。切換電路5601_1至5602_N中的每一者均包含多個薄膜電晶體5603_1至5603_k(k是自然數)。於下說明薄膜電晶體5603_1至5603_k是n通道TFT的實例。

使用切換電路5602_1為例來說明訊號線驅動電路中的連接關係。薄膜電晶體5603_1至5603_k的第一端子係分別連接至佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k的第二端子係分別連接至訊號線S1至Sk。薄膜電晶體5603_1至5603_k的閘極係連接至佈線5605_1。

移位暫存器5601具有藉由依序輸出H位準訊號(也稱為H訊號或高電源電位位準訊號)至佈線5605_1至5605_N而依序選取切換電路5602_1至5602_N的功能。

切換電路5602_1具有控制佈線5604_1至5604_k與訊號線S1至Sk之間的導通狀態(第一端子與第二端子之間的導通)之功能，亦即，具有控制佈線5604_1至5604_k的電位是否被供應至訊號線S1至Sk的功能。以此方式，切換電路5602_1用作為選擇器。此外，薄膜電晶體5603_1至5603_k分別具有控制佈線5604_1至5604_k與訊號線S1至Sk之間的導通狀態之功能，亦即，分別具有供應佈線5604_1至5604_k的電位至訊號線S1至Sk的功能。以此方式，每一個薄膜電晶體5603_1至5603_k用作為開關。

視頻訊號(DATA)輸入至佈線5604_1至5604_k中的每一條佈線。視頻訊號資料(DATA)通常是對應於影像訊號或影像資料的類比訊號。

接著，將參考圖15B中的時序圖，說明圖15A中的訊號線驅動電路的操作。圖15B顯示訊號Sout_1至Sout_N及訊號Vdata_1至Vdata_k的實例。訊號Sout_1至Sout_N是來自移位暫存器5601的輸出訊號的實例。訊號Vdata_1至Vdata_k是輸入至佈線5604_1至5604_k的訊號之實例。注意，訊號線驅動電路的一個操作週期相當於顯示裝置中的一個閘極選取週期。舉例而言，一個閘極選取週期係分成週期T1至TN。週期T1至TN中的每一個週期是使用於將視頻訊號資料(DATA)寫至被選取到的列中之像素。

注意，在某些情況中，為了簡明起見，在本實施例中的圖式等中所示的每一個結構中的訊號波形失真等被放大。因此，本實施例不需要侷限於圖式等中所示的比例。

在T1至TN的週期中，移位暫存器5601依序輸出H位準訊號給佈線5605_1至5605_N。舉例而言，在週期T1中，移位暫存器5601輸出H位準訊號至佈線5605_1。然後，開啟薄膜電晶體5603_1至5603_k，以便使佈線5604_1至5604_k及訊號線S1至SK導通。此時，Data(S1)至Data(Sk)分別輸入至佈線5604_1至5604_k。Data(S1)至Data(Sk)分別經由薄膜電晶體5603_1至5603_k而被寫入至被選取到之列中的第一至第k行中的像素。依此方式，在週期T1至TN中，視頻訊號資料(DATA)依序以k個行而被寫入至被選取到之列中的像素中。

如上所述，視頻資料(DATA)以複數行而被寫入像素中，因而可以降低視頻訊號資料(DATA)的數目或佈線的數目。結果，可以降低與外部電路連接的數目。此外，當視頻訊號以複數行而被寫入像素中時可以延長用以寫入的時間；因此，可以防止不充份的視頻訊號被寫入。

注意，由實施例1至4中的任何薄膜電晶體構成的任何電路可以用於移位暫存器5601及切換電路5602。在該情況中，移位暫存器5601可以僅由n通道電晶體所構成。

將參考圖16A至16D及圖17A和17B，說明用以部份掃描線驅動電路及部份訊號線驅動電路之移位暫存器之實例。

掃描線驅動電路包含移位暫存器。此外，在某些情況中，掃描線驅動電路可以包含位準偏移器、緩衝器、等等。在掃描線驅動電路中，時脈訊號(CLK)及啟動脈衝訊號(SP)輸入至移位暫存器，以便產生選取訊號。所產生的選取訊號會被緩衝器所緩衝及放大，所造成的訊號係供應給對應的掃描線。在一線的像素中的電晶體的閘極電極係連接至掃描線。由於一線的像素中的電晶體必須一次全部開啟，所以使用可以供應大電流的緩衝器。

移位暫存器包含第一至第N脈衝輸出電路10_1至10_N(N是大於或等於3的自然數)(請參見圖16A)。在圖16A中所示的移位暫存器中，第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3、及第四時脈訊號CK4分別從第一佈線11、第二佈線12、第三佈線13、及第四佈線係供應至第一至第N脈衝輸出電路10_1至10_N。啟動脈衝SP1(第一啟動脈衝)從第五佈線15輸入至第一脈衝輸出電路10_1。來自先前的級之脈衝輸出電路的訊號(此訊號稱為先前級訊號OUT(n-1))輸入至第二或後續的級之第n脈衝輸出電路10_n(n是大於或等於2且小於或等於N的自然數)。來自接在下一級之後的級之第三脈衝輸出電路10_3的訊號輸入至第一脈衝輸出電路10_1。類似地，來自接在下一級之後的級之第(n+2)脈衝輸出電路10_(n+2)的訊號(此訊號稱為後續級訊號OUT(n+2))輸入至第二或後續的級之第n脈衝輸出電路10_n。因此，個別級的脈衝輸出電路輸出要被輸入至後續級的脈衝輸出電路及/或先前的級之前的級之脈衝輸出電路之第一輸出訊號(OUT(1)(SR)至OUT(N)(SR))、以及輸出要被輸入至其它佈線等之第二輸出訊號(OUT(1)至OUT(N))。注意，由於如圖16A所示般，後續級訊號OUT(n+2)並未被輸入至移位暫存器的最後二級，所以，舉例而言，第二啟動脈衝SP2及第三啟動脈衝SP3可以額外地輸入至最後二個級的脈衝輸出電路。

注意，時脈訊號(CK)是以規律間隔在H位準與L位準(也稱為L訊號或低電源電位位準訊號)之間交替的訊號。在此，第一時脈訊號(CK1)至第四時脈訊號(CK4)均依序地延遲1/4週期(亦即，彼此相位偏移90°)。在本實施例中，脈衝輸出電路的驅動由第一至第四時脈訊號(CK1)至(CK4)控制。注意，在某些情況中，時脈訊號視其所輸入的驅動電路而稱為GCK或SCK；在下述說明中，時脈訊號稱為CK。

圖16B是圖16A中所示的脈衝輸出電路10_n的其中之一。第一輸入端子21、第二輸入端子22、及第三輸入端子23均電連接至第一至第四佈線11至14中的任一佈線。舉例而言，在圖16A中的第一脈衝輸出電路10_1中，第一輸入端子21電連接至第一佈線11、第二輸入端子22電連接至第二佈線12、以及第三輸入端子23電連接至第三佈線13。在第二脈衝輸出電路10_2中，第一輸入端子21電連接至第二佈線12、第二輸入端子22電連接至第三佈線13、及第三輸入端子23電連接至第四佈線14。

第一至第N脈衝輸出電路10_1至10_N均包含第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、及第二輸出端子27(請參見圖16B)。在第一脈衝輸出電路10_1中，第一時脈訊號CK1輸入至第一輸入端子21；第二時脈訊號CK2輸入至第二輸入端子22；第三時脈訊號CK3輸入至第三輸入端子23；啟動脈衝輸入至第四輸入端子24；後續級訊號OUT(3)輸入至第五輸入端子25；第一輸出訊號OUT(1)SR從第一輸出端子26輸出；並且，第二輸出訊號OUT(1)從第二輸出端子27輸出。

在第一至第N脈衝輸出電路10_1至10_N中，除了具有三端子的薄膜電晶體之外，還可以使用上述實施例中所述的具有四個端子的薄膜電晶體(TFT)。圖16C中所示的薄膜電晶體28的符號表示實施例1至5中任意實施例中所述之具有四個端子的薄膜電晶體，且用於圖式等中。注意，在本說明書中，當薄膜電晶體具有二個閘極電極而以半導體層介於它們之間時，在半導體層之下的閘極電極被稱為下閘極電極，半導體層之上的閘極電極稱為上閘極電極。薄膜電晶體28可以藉由輸入至下閘極電極的第一控制訊號G1以及輸入至上閘極電極的第二控制訊號G2來控制IN端子與OUT端子之間的電流。

當氧化物半導體被使用於薄膜電晶體中的通道形成區時，臨界電壓視製程而有時在正方向上或負方向上移動。基於此理由，以氧化物半導體使用於包含通道形成區的半導體層之薄膜電晶體較佳具有可以控制臨界電壓的結構。藉由控制上閘極電極及/或下閘極電極的電位，可以將具有四個端子的薄膜電晶體之臨界電壓控制於所需值。

接著，將參考圖16D，說明圖16B中所示的脈衝輸出電路的具體電路配置之實例。

圖16D中所示的脈衝輸出電路包含第一至第十三電晶體31至43。除了第一至第五輸入端子21至25之外，訊號或電源電位從被供予第一高電源電位VDD的電源線51、被供予第二高電源電位VCC的電源線52、及被供予低電源電位VSS的電源線53供應至第一至第十三電晶體31至43。圖16D中的電源線的電源電位的關係係如下所述：第一電源電位VDD大於或等於第二電源電位VCC，以及第二電源電位VCC高於第三電源電位VSS。注意，第一至第四時脈訊號(CK1)至(CK4)均以規律間隔在H位準與L位準之間交替；在H位準的時脈訊號是VDD，在L位準的是VSS。藉由使電源線51的電位VDD高於電源線52的電位VCC，可以降低施加至電晶體的閘極電極之電位，可以減少電晶體的臨界電壓偏移，並且可以抑制電晶體的劣化，而不會對電晶體的操作有不利影響。在第一至第十三電晶體31至43之中，較佳使用具有四端子的薄膜電晶體作為第一電晶體31及第六至第九電晶體36至39。第一電晶體31及第六至第九電晶體36至39需要操作以便用作為源極或汲極的其中一電極連接的節點之電位藉由閘極電極的控制訊號而被切換，並且，由於對輸入至閘極電極的控制訊號之響應快速(開啟狀態電流的上升陡峭)，所以可以進一步降低脈衝輸出電路的故障。因此，藉由使用具有四個端子的薄膜電晶體，可以控制臨界電壓，並且，可以進一步降低脈衝輸出電路的故障。

在圖16D中，第一電晶體31的第一端子電連接至電源線51，第一電晶體31的第二端子電連接至第九電晶體39的第一端子，第一電晶體31的閘極電極(下閘極電極及上閘極電極)電連接至第四輸入端子24。第二電晶體32的第一端子電連接至電源線53，第二電晶體32的第二端子電連接至第九電晶體39的第一端子，第二電晶體32的閘極電極電連接至第四電晶體34的閘極電極。第三電晶體33的第一端子電連接至第一輸入端子21，第三電晶體33的第二端子電連接至第一輸出端子26。第四電晶體34的第一端子電連接至電源線53，第四電晶體34的第二端子電連接至第一輸出端子26。第五電晶體35的第一端子電連接至電源線53，第五電晶體35的第二端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，第五電晶體35的閘極電極電連接至第四輸入端子24。第六電晶體36的第一端子電連接至電源線52，第六電晶體36的第二端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，第六電晶體36的閘極電極(下閘極電極及上閘極電極)電連接至第五輸入端子25。第七電晶體37的第一端子電連接至電源線52，第七電晶體37的第二端子電連接至第八電晶體38的第二端子，第七電晶體37的閘極電極(下閘極電極和上閘極電極)電連接至第三輸入端子23。第八電晶體38的第一端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，以及，第八電晶體38的閘極電極(下閘極電極和上閘極電極)電連接至第二輸入端子22。第九電晶體39的第一端子電連接至第一電晶體31的第二端子及第二電晶體32的第二端子，第九電晶體39的第二端子電連接至第三電晶體33的閘極電極及第十電晶體40的閘極電極，以及第九電晶體39的閘極電極(下閘極電極和上閘極電極)電連接至電源線52。第十電晶體40的第一端子電連接至第一輸入端子21，第十電晶體40的第二端子電連接至第二輸出端子27，第十電晶體40的閘極電極電連接至第九電晶體39的第二端子。第十一電晶體41的第一端子電連接至電源線53，第十一電晶體41的第二端子電連接至第二輸出端子27，第十一電晶體41的閘極電極電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極。第十二電晶體42的第一端子電連接至電源線53，第十二電晶體42的第二端子電連接至第二輸出端子27，第十二電晶體42的閘極電極電連接至第七電晶體37的閘極電極(下閘極電極和上閘極電極)。第十三電晶體43的第一端子電連接至電源線53，第十三電晶體43的第二端子電連接至第一輸出端子26，第十三電晶體43的閘極電極電連接至第七電晶體37的閘極電極(下閘極電極和上閘極電極)。

在圖16D中，第三電晶體33的閘極電極、第十電晶體40的閘極電極、及第九電晶體39的第二端子連接的部份被稱為節點A。此外，第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的第二端子、第八電晶體38的第一端子、及第十一電晶體41的閘極電極連接的部份被稱為節點B(參見圖17A)。

圖17A顯示在圖16D中所示的脈衝輸出電路應用至第一脈衝輸出電路10_1的情況中輸入至或輸出自第一至第五輸入端子21至25及第一和第二輸出端子26和27的訊號。

具體而言，第一時脈訊號CK1輸入至第一輸入端子21；第二時脈訊號CK2輸入至第二輸入端子22；第三時脈訊號CK3輸入至第三輸入端子23；啟始脈衝輸入至第四輸入端子24；後續的級訊號OUT(3)輸入至第五輸入端子25；第一輸出訊號OUT(1)(SR)從第一輸出端子26輸出；以及，第二輸出訊號OUT(1)從第二輸出端子27輸出。

注意，薄膜電晶體是至少具有閘極、汲極、和源極等三個端子的元件。薄膜電晶體具有半導體，半導體包含形成於與閘極相重疊的區域中的通道區。藉由控制閘極的電位，可以控制經由通道區而在汲極與源極之間流動的電流。在此，由於薄膜電晶體的源極和汲極可以視薄膜電晶體的結構、操作條件、等等而變，所以，難以界定何者為源極或汲極。因此，作為源極或汲極的區域在某些情況中不會被稱為源極或汲極。在該情況中，舉例而言，這些區域可以被稱為第一端子以及第二端子。

注意，在圖16D和圖17A中，可以額外地設置藉由將節點A置於浮動狀態以執行自舉操作的電容器。此外，可以額外地設置具有電連接至節點B的其中之一電極之電容器，以固持節點B的電位。

圖17B顯示包含圖17A中所示的多個脈衝輸出電路之移位暫存器的時序圖。注意，當移位暫存器被包含於掃描線驅動電路中時，圖17B中的週期61相當於垂直返馳(retrace)週期，週期62相當於閘極選取週期。

注意，如圖17A所示之第二電源電位VCC被施加至閘極的第九電晶體39的配置在自舉操作前後具有下述優點。

若並未設置第二電源電位VCC施加至閘極的第九電晶體39，假使節點A的電位由自舉操作推升時，作為第一電晶體31的第二端子之源極的電位上升至高於第一電源電位VDD的值。然後，第一電晶體31的源極切換至第一端子，亦即，在電源線51側上的端子。結果，在第一電晶體31中，施加高偏壓電壓且顯著的應力因而施加於閘極與源極之間以及閘極與汲極之間，這可能造成電晶體劣化。另一方面，若設置第二電源電位VCC施加至閘極的第九電晶體39，可以防止第一電晶體31的第二端子的電位增加，而節點A的電位由自舉操作推升。換言之，第九電晶體39的配置可以降低施加於第一電晶體31的閘極和源極之間的負偏壓電壓的值。因此，在本實施例中的電路配置可以降低施加於第一電晶體31的閘極與源極之間的負偏壓電壓，使得可以抑制導因於應力之第一電晶體31的劣化。

注意，第九電晶體39可以被設於任意處，只要第九電晶體的第一端子及第二端子係連接至第一電晶體31的第二端子及第三電晶體的閘極即可。注意，在本實施例中包含多個脈衝輸出電路的移位暫存器被包含於比掃描線驅動電路具有更多級數目的訊號線驅動電路中時，可以省略第九電晶體，因此，可以降低電晶體的數目。

注意，以氧化物半導體使用於第一至第十三電晶體31至43的半導體層，因此，可以降低薄膜電晶體的關閉狀態電流，可以增加場效遷移率及開啟電流，並且，可以降低電晶體的劣化程度。結果，可以降低電路中的故障。此外，因高電位施加至閘極電極之使用氧化物半導體的電晶體的劣化程度比使用非晶矽的電晶體的劣化程度低。結果，即使當第一電源供應電位VDD供應至供應第二電源電位VCC的電源線時，仍可取得類似的操作，並且，可以降低設置於電路之間的電源線的數目；因此，可以降低電路的大小。

注意，即使當連接關係被改變以便從第三輸入端子23供應至第七電晶體37的閘極電極(下閘極電極及上閘極電極)之時脈訊號以及從第二輸入端子22供應至第八電晶體38的閘極電極(下閘極電極及上閘極電極)之時脈訊號分別從第二輸入端子22及第三輸入端子23供應，仍然能夠取得類似的功能。在圖17A中所示的移位暫存器中，第七電晶體37及第八電晶體38的狀態改變，使得第七電晶體37及第八電晶體38均開啟，然後，第七電晶體37關閉及第八電晶體38開啟，然後，第七電晶體37及第八電晶體38關閉；因此，由第七電晶體37的閘極電極的電位下降及第八電晶體38的閘極電極的電位下降造成二次導因於第二輸入端子22及第三輸入端子23的電位下降之節點B的電位下降。另一方面，當在圖17A中所示的移位暫存器中第七電晶體37及第八電晶體38的狀態如圖17B中的週期般改變，使得第七電晶體37及第八電晶體38都開啟、然後第七電晶體37開啟及第八電晶體38關閉、然後第七電晶體37及第八電晶體38關閉時，則導因於第二輸入端子22及第三輸入端子23的電位下降之節點B的電位下降僅發生一次，這是由第八電晶體38的閘極電極的電位下降所造成。因此，較佳的是採用時脈訊號CK3從第三輸入端子23供應至第七電晶體37的閘極電極(下閘極電極以及上閘極電極)以及時脈訊號CK2從第二輸入端子22供應至第八電晶體38的閘極電極之連接關係。亦即，由於可以降低節點B的電位改變的次數，因此，可以降低雜訊。

以此方式，在第一輸出端子26的電位及第二輸出端子27的電位保持在L位準期間，H位準訊號規律地供應至節點B；因此，可以抑制脈衝輸出電路的故障。

(實施例9)

製造薄膜電晶體，並且，以薄膜電晶體使用於像素部及驅動電路中，以製造具有顯示功能之半導體裝置(也稱為顯示裝置)。此外，在有像素部形成的基板之上形成包含薄膜電晶體的部份或全部驅動電路，因而可以取得面板上的系統(system-on-panel)。

顯示裝置包含顯示元件。關於顯示元件，可以使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件在其類別內包含亮度受電流或電壓控制的元件，並且，具體地包含其類別中之無機電致發光(EL)元件、有機EL元件、等等。此外，可以使用例如電子墨水之對比會受電效應改變的顯示媒體。

此外，顯示裝置包含面板及模組，顯示元件係密封於面板中，包含控制器之IC等係安裝於面板上。此外，對應於顯示裝置製程中完成顯示元件之前的一個實施例之元件基板係設有供應電流給多個像素中的每一個像素中的顯示元件之機構。具體而言，元件基板可以處於僅形成顯示元件的像素電極之狀態、在形成要成為像素電極的導電膜之後及導電膜蝕刻以形成像素電極之前的狀態、或任何其它狀態。

注意，在本說明書中的顯示裝置意指影像顯示裝置、或光源(包含發光裝置)。此外，顯示裝置在其類別中包含下述模組：包含例如可撓印刷電路(FPC)、捲帶式自動接合(TAB)帶、或捲帶載體封裝(TCP)等連接器之模組；具有端部設有印刷線路板之TCP或TAB帶的模組；並且，具有以玻璃上晶片(COG)法而被直接安裝於顯示元件上的積體電路(IC)之模組。

將參考圖10A-1、10A-2、及10B，說明半導體裝置的一個實施例之液晶顯示面板的外觀及剖面。圖10A-1及10A-2為面板的平面視圖，其中，薄膜電晶體4010和4011及液晶元件4013被密封劑4005所密封於第一基板4001與第二基板4006之間。圖10B是圖10A-1及10A-2之M-N剖面視圖。

密封劑4005係設置成圍繞設於第一基板4001之上的像素部4002及掃描線驅動電路4004。第二基板4006係設於像素部4002及掃描線驅動電路4004之上。結果，像素部4002及掃描線驅動電路4004與液晶層4008一起被第一基板4001、密封劑4005、及第二基板4006所密封。使用單晶半導體膜或多晶半導體膜而形成於分開製備的基板之上的訊號線驅動電路4003係安裝於一區域中，所述區域與第一基板4001之上被密封劑4005所圍繞的區域不同。

注意，對於分開形成的驅動電路之連接方法並無特別限定，可以使用COG方法、打線接合法、TAB法、等等。圖10A-1顯示以COG法來安裝訊號線驅動電路4003的實例。圖10A-2顯示以TAB法來安裝訊號線驅動電路4003的實例。

設於第一基板4001之上的像素部4002及掃描線驅動電路4004均包含多個薄膜電晶體。舉例而言，圖10B顯示包含於像素部4002中的薄膜電晶體4010以及包含於掃描線驅動電路4004中的薄膜電晶體4011。絕緣層4041、4042、4020、和4021設於薄膜電晶體4010和4011之上。

可以使用實施例1至4所述的包含氧化物半導體層之任何高度可靠的薄膜電晶體用作為薄膜電晶體4010及4011。實施例1至4所述的薄膜電晶體460、或薄膜電晶體499可以用作為用於驅動電路的薄膜電晶體4011。薄膜電晶體470、或薄膜電晶體498可以用作為用於像素的薄膜電晶體4010。在本實施例中，薄膜電晶體4010和4011為n通道薄膜電晶體。

導電層4040係設於與用於驅動電路的薄膜電晶體4011中的氧化物半導體層的通道形成區相重疊之部份的絕緣層4021之上。導電層4040係設在與氧化物半導體層的通道形成區相重疊的位置，因而可以降低BT測試前後之薄膜電晶體4011的臨界電壓的變化量。導電層4040的電位可以與薄膜電晶體4011的閘極電極層的電位相同或不同。導電層4040也可以用作為第二閘極電極層。或者，導電層4040的電位可為GND或OV，或者，導電層4040可處於浮動狀態。

包含於液晶元件4013中的像素電極層4030電連接至薄膜電晶體4010。液晶元件4013的對置電極層4031係形成於第二基板4006之上。像素電極層4030、對置電極層4031、及液晶層4008彼此重疊的部份對應於液晶元件4013。注意，像素電極層4030及對置電極層4031係分別設有用作為配向膜的絕緣層4032及絕緣層4033，並且，液晶層4008係夾置於像素電極層4030與對置電極層4031之間，而以絕緣層4032及4033介於其間。

注意，可以使用透光基板作為第一基板4001與第二基板4006；可以使用玻璃、或塑膠。關於塑膠，可以使用玻璃強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。

柱狀間隔器4305是藉由選擇性地蝕刻絕緣膜而被取得的，且係設置成控制像素電極層4030與對置電極層4031之間的距離(胞間隙)。或者，可以使用球形間隔器。對置電極層4031電連接至形成於薄膜電晶體4010形成於其上的基板上之共同電位線。藉由使用共同連接部，對置電極層4031及共同電位線可以經由配置於成對基板之間的導電粒子而彼此電連接。注意，導電粒子包含於密封劑4005中。

或者，可以使用不需要配向膜之呈現藍相位的液晶。藍相位是當膽茲液晶的溫度增加時正好在膽茲液晶變成各向等性之前產生的液晶相位的其中之一。由於藍相位僅在相當狹窄的溫度範圍內產生，所以，以含有5重量%或更高的掌性劑之液晶成份使用於液晶層4008，以擴展溫度範圍。包含呈現藍相位的液晶及掌性劑的液晶成份具有1msec或更小之短的響應時間且為光學上各向等性；因此，不須要配向處理、以及視角相依性小。

注意，本實施例也可應用至透射式液晶顯示裝置或透反射式液晶顯示裝置。

在液晶顯示裝置的實施例中，極化板係設置於基板的較外表面上(觀視側上)，並且，用於顯示元件的著色層(濾光器)及電極層係依序地設置於基板的較內表面上；或者，極化板可以設置於基板的內表面上。極化板及著色層的層疊結構不限於本實施例中的結構，且可以根據極化板和著色層的材料或製程條件而被適當地設置。此外，在顯示部份中除外，可以設置用作為黑色矩陣的遮光膜。

在薄膜電晶體4011中，絕緣層4041係形成為接觸包含通道形成區的半導體層，以作為保護絕緣膜。在薄膜電晶體4010中，形成絕緣層4042用作為通道保護層。使用類似於實施例1中使用的氧化物絕緣層466和476之材料及方法，形成絕緣層4041和4042。此外，作為平坦化絕緣膜的絕緣層4021覆蓋薄膜電晶體以降低薄膜電晶體的表面不平整。在此，關於絕緣層4041和4042，以根據實施例1的濺射法來形成氧化矽膜。

在絕緣層4041和4042之上形成絕緣層4020。使用類似於實施例1中所述的保護絕緣層453之材料及方法來形成絕緣層4020。在此，以RF濺射法形成氮化矽膜作為絕緣層4020。

形成絕緣層4021作為平坦化絕緣膜。使用類似於實施例1中所述的平坦化絕緣層454之材料及方法以及例如聚醯亞胺、丙烯酸樹脂、苯環丁烯樹脂、聚醯胺樹脂、或環氧樹脂之耐熱性有機材料，以形成絕緣層4021。除了這些有機材料之外，也能夠使用以低介電常數材料(低k材料)、矽烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等以用於絕緣層4021。注意，可以藉由堆疊這些材料所形成的多個絕緣膜來形成絕緣層4021。

在本實施例中，像素部份中的多個薄膜電晶體可以一起被氮化物絕緣膜所圍繞。能夠使用氮化物絕緣膜作為絕緣層4020及閘極絕緣層，並且，如圖10A-1、10A-2、及10B所示般，提供一區域，其中，絕緣層4020接觸閘極絕緣層以便圍繞主動矩陣基板之上的至少像素部份的周圍。在本製程中，可以防止濕氣從外部進入。此外，即使在完成裝置作為例如顯示裝置等半導體裝置之後，仍然能夠長期防止濕氣從外部進入；因此，可以增進裝置的長期可靠度。

對於絕緣層4021之形成方法並無特別限定，可以視材料而使用下述方法：濺射法、SOG法、旋轉塗敷法，浸漬法、噴灑塗著法、滴放法(例如，噴墨法、網版印刷法、偏離印刷法、等等)、輥塗法、簾幕塗著法、刀式塗著法、等等。絕緣層4021的烘烤步驟也用作為半導體層的退火，因此可以有效率地製造半導體裝置。

由例如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導電材料，以形成像素電極層4030及對置電極層4031。

或者，含有導電高分子(也稱為導電聚合物)的導電成份可以用於像素電極層4030及對置電極層4031。使用導電成份所形成的像素電極較佳具有小於或等於10000歐姆/平方的薄片電阻以及在波長550nm時大於或等於70%的透光率。此外，包含於導電成份中的導電高分子的電阻率較佳為小於或等於0.1 Ω‧cm。

關於導電高分子，可以使用所謂的π電子共軛導電聚合物。其實例可為聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、這些材料之中的二或更多種的共聚物。

此外，不同的訊號及電位從可撓印刷電路(FPC)4018供應給分開形成的訊號線驅動電路4003、掃描線驅動電路4004、或像素部4002。

使用與包含於液晶元件4013中的像素電極層4030相同的導電膜，以形成連接端子電極4015。使用與薄膜電晶體4010和4011的源極和汲極電極層相同的導電膜，以形成端子電極4016。

連接端子電極4015經由各向異性導電膜4019而被電連接至包含於FPC 4018中的端子。

注意，圖10A-1、10A-2、及10B顯示訊號線驅動電路4003係分別地形成及安裝於第一基板4001之上的實例；但是，本實施例不限於此結構。掃描線驅動電路可以被分開地形成，然後被安裝，或是，僅有部分訊號線驅動電路或部份掃描線驅動電路被分開地形成，然後被安裝。

圖19顯示使用根據本說明書中所揭示的製造方法製造之TFT基板2600，以形成作為半導體裝置的液晶顯示模組之實例。

圖19顯示液晶顯示模組的實例，其中，TFT基板2600與對置基板2601藉由密封劑2602而彼此固定，包含TFT等的像素部2603、包含液晶層的顯示元件2604、及著色層2605係設於基板之間，以形成顯示區。著色層2605是執行彩色顯示時所需的。在RGB系統中，設置用於像素之對應於紅、綠、藍的著色層。極化板2606和2607及散光板2613係設於TFT基板2600及對置基板2601之外面。光源包含冷陰極管2610及反射板2611。電路板2612經由可撓線路板2609而被連接至TFT基板2600的佈線電路部2608，並且，包含例如控制電路或電源電路之外部電路。極化板及液晶層相堆疊，而以延遲板介於其間。

對於液晶顯示模組，可以使用TN(扭轉向列)模式、IPS(平面中切換)模式、FFS(邊緣場切換)模式、MVA(多域垂直配向)模式、PVA(圖案化垂直配向)模式、ASM(軸向對稱配向微胞)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(抗鐵電液晶)模式、等等。

經由上述步驟，可以製造作為半導體裝置之高度可靠的液晶顯示裝置。

本實施例可以與其它實施例中所述的任何結構適當地結合實施。

(實施例10)

在本實施例中，將說明作為半導體裝置的一個實施例之電子紙實例。

半導體裝置可以被使用於電子紙，在電子紙中，使用電連接至切換元件之元件以驅動電子墨水。電子紙也稱為電泳顯示裝置(電泳顯示器)，其優點在於具有與一般紙相同等級的可讀性，比其它顯示裝置具有更少的耗電，並且，可以被製成薄且輕。

電泳顯示器具有不同模式。電泳顯示器含有多個散佈於溶劑或溶質中的微囊，每一個微囊均含有正電荷的第一粒子及負電荷的第二粒子。藉由施加電場至微囊，微囊中的粒子以彼此相反的方向移動，並且，僅有聚集於一側上的粒子的顏色被顯示。注意，第一粒子及第二粒子均含有顏料，且當無電場時不會移動。此外，第一粒子與第二粒子具有不同的顏色(可以是無色)。

依此方式，電泳顯示器利用所謂的電泳效應，藉由電泳效應，具有高介電常數的物質移動至高電場區。電泳顯示裝置不需使用液晶顯示裝置中所需的極化板。

有上述微囊散佈於溶劑中的溶液稱為電子墨水。此電子墨水可以被印刷於玻璃、塑膠、布、紙、等等的表面上。此外，藉由使用濾光器或包含色料的粒子，能夠取得彩色顯示。

當多個上述微囊係適當地配置於主動矩陣基板之上以便被夾置於二電極之間時，可以完成主動矩陣型顯示裝置，並且，藉由施加電場至微囊，可以執行顯示。舉例而言，可以使用包含實施例1至4中任一實施例之薄膜電晶體的主動矩陣基板。

注意，微囊中的第一粒子及第二粒子可由選自導電材料、絕緣材料、半導體材料、磁性材枓、液晶材料、鐵電材料、電致發光材料、電色顯示材料、及磁泳材料的其中之一、或這些材料中的任何材料的複合材料所形成。

圖18顯示作為半導體裝置的實施例之主動矩陣電子紙。以類似於實施例1中所述的薄膜電晶體之方式，形成用於半導體裝置的薄膜電晶體581，薄膜電晶體581是包含氧化物半導體層之高度可靠的薄膜電晶體。此外，實施例2至4中所述的任何薄膜電晶體也可以作為本實例中的薄膜電晶體581。

圖18中的電子紙是使用扭轉球顯示系統的實例。扭轉球顯示系統意指一方法，其中，顏色為黑色及白色的球形粒子係配置於第一電極層與第二電極層之間，第一電極層與第二電極層是用於顯示元件的電極層，並且，在第一電極層與第二電極層之間產生電位差，以控制球形粒子的配向，以便執行顯示。

形成於基板580之上的薄膜電晶體581是底部閘極型薄膜電晶體且被與半導體層接觸之絕緣膜583所覆蓋。薄膜電晶體581的源極電極層或汲極電極層與形成於絕緣膜583及絕緣層585中的開口處之第一電極層587相接觸，因而薄膜電晶體581電連接至第一電極層587。在形成於第二基板596之上的第二電極層588與第二電極層587之間，設置球形粒子589。每一個球形粒子589包含黑色區590a及白色區590b、以及圍繞黑色區590a和白色區590b由液體所填充的穴594。圍繞球形粒子589的空間由例如樹脂等填充物595所填充。第一電極層587對應於像素電極，第二電極層588對應於共同電極。第二電極層588電連接至設於薄膜電晶體581形成於其上的基板上之共同電位線。藉由使用共同連接部，第二電極層588與共同電位線經由設於成對基板之間的導電粒子而彼此電連接。

或者，能夠使用電泳元件以取代使用扭轉球的元件。使用具有約10μm至200μm的直徑之微囊，其中，透明液體、正電荷的白色微粒子、及負電荷的黑色微粒子被封裝於微囊中。在設於第一電極層與第二電極層之間的微囊中，當由第一電極層及第二電極層施加電場時，白色微粒與黑色微粒移至相反方向，使得可以顯示白色及黑色。使用此原理的顯示元件是電泳顯示元件，一般稱為電子紙。電泳顯示元件具有比液晶顯示元件還高的反射率；因此，不需要輔助光、功率消耗低且在昏暗的地方仍可辨識顯示部。此外，即使當功率並未被供應給顯示部時，仍然可以保持曾經顯示的影像。結果，即使具有顯示功能的半導體裝置(也簡稱為顯示裝置或設有顯示裝置之半導體裝置)離開電源，仍然可以儲存顯示的影像。

經由上述步驟，可以製造高度可靠的電子紙作為半導體裝置。

本實施例可以與其它實施例中所述的任何結構適當地結合。

(實施例11)

將說明作為半導體裝置的發光顯示裝置的實施例。在此，說明利用電致發光的發光元件作為包含於顯示裝置中的顯示元件。利用電致發光的發光元件根據發光材料是否為有機化合物或無機化合物而分類。一般而言，前者稱為有機EL元件，後者稱為無機EL元件。

在有機EL元件中，藉由施加電壓至發光元件，電子及電洞分別從電極對注入含有發光有機化合物的層，並且，電流流通。載子(電子及電洞)復合，因此，發光有機化合物受激發。發光有機化合物從激態返回至基態，因而發出光。歸因於此機制，此發光元件稱為電流激發發光元件。

無機EL元件根據它們的元件結構而分成散佈型無機EL元件及薄膜型無機EL元件。散佈型無機EL元件包含發光層，其中，發光材料的粒子係散佈於結合劑中，並且，其發光機制是利用施體能階與受體能階之施體-受體復合型發光。薄膜型無機EL元件具有一結構，在結構中，發光層係夾置於介電層之間，介電層又被夾置於電極之間，並且，其發光機制是使用金屬離子之內殼電子躍遷之局部型發光。注意，說明有機EL元件用作為發光元件。

圖12顯示應用數位時間灰階驅動的像素結構實施例作為半導體裝置的實例。

說明應用數位時間灰階驅動的像素的結構及操作。在此，一個像素包含二n通道電晶體，每一個n通道電晶體均包含氧化物半導體層作為通道形成區。

像素6400包含切換電晶體6401、用以驅動發光元件的電晶體6402(於下，稱為驅動電晶體6402)、發光元件6404、及電容器6403。切換電晶體6401的閘極連接至掃描線6406。切換電晶體6401的第一電極(源極電極與汲極電極的其中之一)連接至訊號線6405。切換電晶體6401的第二電極(源極電極與汲極電極中的另一電極)連接至驅動電晶體6402的閘極。驅動電晶體6402的閘極經由電容器6403而被連接至電源線6407。驅動電晶體6402的第一電極係連接至電源線6407。驅動電晶體6402的第二電極係連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408係電連接至設於相同基板之上的共同電位線。

發光元件6404的第二電極(共同電極6408)設於低電源電位。注意，低電源電位低於設定於電源線6407的高電源電位。舉例而言，可以將接地(GND)、或0V設為低電源電位。在高電源電位與低電源電位之間的電位差施加至發光元件6404，以使電流流經發光元件6404，因此發光元件6404發光。為了使發光元件6404發光，每一個電位被設定成使得高電源電位與低電源電位之間的電位差大於或等於發光元件6404的順向臨界電壓。

注意，驅動電晶體6402的閘極電容器可以作為電容器6403的替代，使得可以省略電容器6403。驅動電晶體6402的閘極電容可以由通道區與閘極電極所形成。

在使用電壓輸入電壓驅動法的情況中，視頻訊號被輸入至驅動電晶體6402的閘極，以使驅動電晶體6402處於充份開啟或關閉的二狀態中的任一狀態。亦即，驅動電晶體6402操作於線性區。由於驅動電晶體6402操作於線性區，所以，比電源線6407的電壓還高的電壓被施加至驅動電晶體6402的閘極。注意，高於或等於電源線電壓與驅動電晶體6402的Vth之總合的電壓被施加至訊號線6405。

在採用類比灰階法以取代數位時間灰階法的情況中，藉由改變訊號輸入，可以使用與圖12中相同的像素結構。

在執行類比灰階驅動的情況中，高於或等於發光元件6404的順向電壓與驅動電晶體6402的Vth之總合電壓之電壓被施加至驅動電晶體6402的閘極。發光元件6404的順向電壓表示取得所需亮度之電壓且大於至少順向臨界電壓。輸入使驅動電晶體6402操作於飽合區的視頻訊號，使得電流可以供應給發光元件6404。為了使驅動電晶體6402操作於飽合區，電源線6407的電位被設定為高於驅動電晶體6402的閘極電位。當使用類比視頻訊號時，對應於視頻訊號的電流可以被供應給發光元件6404，使得可以執行類比灰階驅動。

注意，像素結構不限於圖12中所示的結構。舉例而言，開關、電阻器、電容器、電晶體、邏輯電路、等等可以被添加至圖12中所示的像素。

接著，參考圖13A至13C，說明發光元件的結構。在此，以n通道驅動TFT為例來說明像素的剖面結構。以類似於實施例1中所述的薄膜電晶體之方式，形成圖13A、13B、及13C中顯示之作為半導體裝置中使用的驅動TFT之TFT 7001、7011、及7021，TFT 7001、7011、及7021是高度可靠的薄膜電晶體，均包含氧化物半導體層。或者，可以使用實施例2至4中所述之任何薄膜電晶體用作為驅動TFT 7001、7011、及7021。

為了取出發光元件發射的光，陽極與陰極至少其中之一需要是使光透射的。薄膜電晶體及發光元件係形成於基板之上。發光元件可以具有頂部發光結構，其中，經由與基板相反的表面，取出光；底部發光結構，其中，經由基板側上的表面，取出光；或者，雙發光結構，其中，經由與基板相反的表面及基板側上的表面，取出光。像素結構可以應用至具有這些發光結構中的任何結構之發光元件。

參考圖13A，說明具有頂部發光結構的發光元件。

圖13A是作為驅動TFT的TFT 7001是n通道TFT及從發光元件7002發射的光通過陽極7005之情況中像素的剖面視圖。在圖13A中，發光元件7002的陰極7003係電連接至用作為驅動TFT之TFT 7001，並且，發光層7004及陽極7005係依此次序堆疊於陰極7003之上。可以使用不同的導電材料來形成陰極7003，材料只要具有低功函數及能反射光即可。舉例而言，較佳使用Ca、Al、MgAg、AlLi、等等。使用單層或堆疊的多個層以形成發光層7004。當使用複數個層以形成發光層7004時，依序於陰極7003之上堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層，以形成發光層7004。注意，並非需要形成所有這些層。使用例如含有氧化鎢的氧化銦膜、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導電材料，以形成陽極7005。

此外，在相鄰像素中的陰極7008與陰極7003之間設置堤部7009，以覆蓋陰極7003和7008的邊緣。使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂、等等的有機樹脂膜；無機絕緣膜；或有機聚矽烷，形成堤部7009。特別較佳的是，使用感光樹脂材料來形成堤部7009，以使其側表面為具有連續曲率的傾斜表面。當以感光樹脂材料使用於堤部7009時，可以省略形成光阻遮罩的步驟。

發光元件7002對應於發光層7004夾置於陰極7003與陽極7005之間的區域。在圖13A中所示的像素的中，如箭頭所述，光從發光元件7002發射至陽極7005側。

接著，參考圖13B，說明具有底部發光結構的發光元件。圖13B是在驅動TFT 7011是n通道TFT、及光從發光元件7012發射至陰極7013側之情況中像素的剖面視圖。在圖13B中，發光元件7012的陰極7013係形成於透光導電膜7017之上，透光導電膜7017電連接至驅動TFT 7011，並且，發光層7014及陽極7015依此次序被堆疊於陰極7013之上。注意，當陽極7015具有透光特性時，形成用以反射或阻擋光的遮光膜7016來覆蓋陽極7015。如同圖13A的情況般，多種材料可以被使用於陰極7013，材料只要是具有低功函數即可。注意，陰極7013係形成至可使光透射的厚度(較佳地，約5 nm至30 nm)。舉例而言，可以使用20 nm厚的鋁膜作為陰極7013。如同圖13A的情況般，使用單層結構或堆疊的多個層來形成發光層7014。如同圖13A的情況般，陽極7015不需要使光透射，但是，可由透光導電材料所形成。關於遮光膜7016，舉例而言，可以使用使光反射的金屬等等；但是，遮光膜7016不限於金屬膜。舉例而言，可以使用添加黑色顏料的樹脂等。

此外，堤部7019係設於相鄰像素中的導電膜7018與導電膜7017之間，以覆蓋導電膜7017與7018的邊緣。使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或聚矽烷，以形成堤部7019。特別較佳的是，使用感光樹脂材料來形成堤部7019，以使其側表面為具有連續曲率的傾斜表面。當以感光樹脂材料用於堤部7019時，可以省略形成光阻遮罩的步驟。

發光元件7012對應於發光層7014夾置於陰極7013與陽極7015之間的區域。在圖13B中所示的像素中，如箭頭所示，光從發光元件7012發射至陰極7013側。

接著，參考圖13C，說明具有雙發光結構的發光元件。在圖13C中，發光元件7022的陰極7023係形成於透光導電膜7027之上，透光導電膜7027電連接至驅動TFT 7021，透光層7024及陽極7025係依序堆疊於陰極7023之上。如同圖13A的情況般，可以使用任何各種材料來形成陰極7023，材料只要是具有低功函數的導電材料即可。注意，陰極7023係形成至具有可以使光透射的厚度。舉例而言，可以使用20 nm厚的A1膜作為陰極7023。如同圖13A的情況一般，使用單層或堆疊的多個層，以形成發光層7024。如同圖13A的情況般，使用透光導電材料來形成陽極7025。

此外，堤部7029係設於相鄰像素中的導電膜7028與導電膜7027之間，以覆蓋導電膜7027與7028的邊緣。使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或聚矽烷，以形成堤部7029。特別較佳的是，使用感光樹脂材料來形成堤部7029，以使其側表面為具有連續曲率的傾斜表面。當以感光樹脂材料使用於堤部7029時，可以省略形成光阻遮罩的步驟。

發光元件7022對應於其中之陰極7023、發光層7024、及陽極7025係彼此重疊的部份。在圖13C中所示的像素中，如箭頭所述，光從發光元件7022發射至陽極7025側及陰極7023側。

注意，雖然此處將有機EL元件說明為發光元件，但是，也可以設置無機EL元件用作為發光元件。

注意，說明一實例，其中，控制發光元件的驅動之薄膜電晶體(驅動TFT)電連接至發光元件；或者，可以使用用於電流控制的TFT連接於驅動TFT與發光元件之間的結構。

注意，半導體裝置的結構不限於圖13A至13C中所述的結構，可以根據本說明書中所揭示的技術，以不同方式來修改。

接著，參考圖11A及11B，說明半導體裝置的一實例之發光顯示面板(也稱為發光面板)的外觀及剖面。圖11A是面板的平面視圖，其中，形成於第一基板之上的薄膜電晶體及發光元件被密封劑所密封於第一基板與第二基板之間。圖11B是圖11A的H-I剖面視圖。

密封劑4505係設置成圍繞設於第一基板4501之上的像素部份4502、訊號線驅動電路4503a和4503b、及掃描線驅動電路4504a和4504b。此外，第二基板4506係設於像素部份4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b之上。結果，像素部份4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b與填充物4507一起被第一基板4501、密封劑4505、及第二基板4506所密封。以此方式，較佳地，面板被具有高氣密性及低除氣之保護膜(例如層疊膜或紫外線可固化樹脂膜)或覆蓋材料所封裝(密封)，以使面板不會曝露至外部空氣。

形成於第一基板4501之上的像素部份4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b均包含多個薄膜電晶體。包含於像素部份4502中的薄膜電晶體4510及包含於訊號線驅動電路4503a中的薄膜電晶體4509作為實例係顯示於圖11B中。

可以使用包含實施例1至4中任一實施例所述的氧化物半導體層之任何高度可靠的薄膜電晶體作為薄膜電晶體4509和4510。可以使用實施例1至4中所述的薄膜電晶體460或薄膜電晶體499作為用於驅動電路的薄膜電晶體4509。可以使用薄膜電晶體470或薄膜電晶體498作為用於像素的薄膜電晶體4510。在本實施例中，薄膜電晶體4509和4510為n通道薄膜電晶體。

導電層4540係設於與用於驅動電路的薄膜電晶體4509中之氧化物半導體層的通道形成區重疊之部份絕緣層4544之上。導電層4540係設在與氧化物半導體層的通道形成區重疊的位置處，因而可以降低BT測試前後薄膜電晶體4509的臨界電壓變化量。導電層4540的電位可以與薄膜電晶體4509中的閘極電極層的電位相同或不同。導電層4540也可以用作為第二閘極電極層。或者，導電層4540的電位可為GND或0V，或者，導電層4540可處於浮動狀態。

在薄膜電晶體4509中，絕緣層4541係形成為接觸包含通道形成區的半導體層，作為保護絕緣層。在薄膜電晶體4510中，形成絕緣層4542作為通道保護層。使用類似於實施例1中所述的氧化物絕緣層466及467之材料及方法，以形成絕緣層4541和4542。此外，作為平坦化絕緣膜的絕緣層4544覆蓋薄膜電晶體，以降低薄膜電晶體的表面不平整。在此，藉由根據實施例1的濺射法，以形成氧化矽膜作為絕緣層4541和4542。

此外，絕緣層4543係形成於絕緣層4541和4542之上。使用類似於實施例1中所述的保護絕緣層453之材料及方法來形成絕緣層4543。在此，以RF濺射法形成氮化矽膜作為絕緣層4543。

形成絕緣層4544作為平坦化絕緣膜。使用類似於實施例1中所述的平坦化絕緣層454之材料及方法，以形成絕緣層4544。在此，以丙烯酸樹脂使用於絕緣層4544。

在本實施例中，像素部份中的多個薄膜電晶體可以一起被氮化物絕緣膜所圍繞。能夠使用氮化物絕緣膜作為絕緣層4543及閘極絕緣層，並且，如圖11A和11B所示般，提供絕緣層4543接觸閘極絕緣層以圍繞至少主動矩陣基板之上的像素部份之周圍的區域。在本製程中，可以防止濕氣從外部進入。此外，即使在完成裝置用作為例如顯示裝置等半導體裝置之後，仍然可以長期防止濕氣從外部進入；因此，可以增進裝置的長期可靠度。

代號4511代表發光元件。第一電極層4517為包含於發光元件4511中的像素電極，其電連接至薄膜電晶體4510的源極電極層或汲極電極層。注意，發光元件4511的結構不限於第一電極層4517、電致發光層4512、及第二電極層4513的疊層結構。發光元件4511的結構可以視從發光元件4511取出光的方向等而被適當地改變。

使用有機樹脂膜、無機絕緣膜、或聚矽烷，以形成堤部4520。特別較佳地，使用感光材料來形成堤部4520，並且，在第一電極層4517之上形成開口部份，以使開口部份的側壁為具有連續曲率的傾斜表面。

以單層或堆疊的多個層來形成電致發光層4512。

在第二電極層4513和堤部4520之上形成保護膜以防止氧、氫、濕氣、二氧化碳等進入發光元件4511中。關於保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜、等等。

此外，多種訊號及電位從FPC 4518a和4518b供應至訊號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b、或像素部份4502。

由與包含於發光元件4511中的第一電極層4517相同的導電膜，以形成連接端子電極4515。使用與包含於薄膜電晶體4509和4510中的源極和汲極電極層相同的導電膜，以形成端子電極4516a。

連接端子電極4515經由各向異性導電膜4519而被電連接至包含於FPC 4518a中的端子。

位於從發光元件4511取出光的方向上之第二基板需要具有透光特性。在該情況中，以例如玻璃板、塑膠板、聚酯膜、或丙烯酸膜之透光材料使用於第二基板。

關於填充物4507，除了例如氮或氬等惰性氣體外，還可以使用紫外光可固化樹脂或熱固性樹脂。舉例而言，可以使用聚氯乙烯(PVC)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽樹脂、聚乙烯丁醛(PVB)、或乙烯乙酸乙烯酯(EVA)。舉例而言，以氮使用於填充物。

假使需要時，可以在發光元件的發光表面上適當地設置例如極化板、圓形極化板(包含橢圓形極化板)、延遲板(四分之一波板、或半波板)、或濾光器等光學膜。此外，極化板或圓形極化板可以設有抗反射膜。舉例而言，可以執行防眩光處理，藉以使反射光由表面上的凹部及凸部散射以降低眩光。

或者，僅有訊號線驅動電路或其一部份、或是僅有掃描線驅動電路或其一部份，可以被分別地形成及安裝。本實施例不限於圖11A及11B中所示的結構。

經由上述製程，製造高度可靠的發光顯示裝置(顯示面板)作為半導體裝置。

(實施例12)

在本說明書中揭示的半導體裝置可以應用於電子紙。電子紙可以被使用於不同領域的電子設備，只要它們顯示資料即可。舉例而言，電子紙可以應用於電子書(e-書)讀取器、海報、例如火車之車輛中的廣告、或例如信用卡之不同卡片的顯示。圖20顯示電子設備的實例。

圖20顯示電子書讀取器2700的實例。舉例而言，電子書讀取器2700包含機殼2701和2703等二機殼。機殼2701和2703藉由鉸鏈2711而彼此結合，以使電子書讀取器2700以鉸鏈2711為軸而打開及閉合。此結構使電子書讀取器2700能夠如同紙書般地操作。

顯示部2705及顯示部2707分別被併入於機殼2701及機殼2703中。顯示部2705和顯示部2707可以顯示一個影像、或不同的影像。當顯示部2705及顯示部2707顯示不同的影像時，舉例而言，在右側上的顯示部(圖20中的顯示部2705)可以顯示文字，在左側上的顯示部(圖20中的顯示部2707)可以顯示圖像。

圖20顯示一實例，其中，機殼2701係設有操作部等等。舉例而言，機殼2701係設有電源開關2721、操作鍵2723、揚音器2725、等等。藉由操作鍵2723而可以翻頁。注意，鍵盤、指向裝置、等等也可以被設於與機殼的顯示部相同的表面上。此外，在機殼的背面或側面上，設置外部連接端子(例如，耳機端子、USB端子、或可以連接至例如AC轉接器或USB電線等不同纜線的端子)、記錄媒體插入部、等等。此外，電子書讀取器2700可以具有電子字典的功能。

電子書讀取器2700可以被配置成無線地發送及接收資料。經由無線通訊，可以從電子書伺服器購買及下載所需的書資料等等。

(實施例13)

本說明書中所揭示的半導體裝置可以應用至不同的電子設備(包含遊戲機)。這些電子設備的實例包含電視機(也稱為電視或電視接收器)、電腦等的監視器、例如數位相機或數位攝影機等像機、數位相框、行動電話手機(也稱為行動電話或行電話裝置)、可攜式遊戲機、可攜式資訊端、音頻再生裝置、以及例如彈珠台等大型遊戲機。

圖21A顯示電視機9600的實例。在電視機9600中，顯示部9603係併入於機殼9601中。顯示部9603可以顯示影像。再者，在此，機殼9601係由架子9605所支撐。

電視機9600可以藉由機殼9601的操作開關或分開的遙控器9610來予以操作。以遙控器9610的操作開關9609，可以控制頻道及聲音，並且可以控制顯示於顯示部9603上的影像。此外，遙控器9610可以設有顯示部9607，用以顯示自遙控器9610輸出的資料。

注意，電視機9600係設有接收器、數據機、等等。藉由使用接收器，可以接收一般電視廣播。此外，當顯示裝置經由數據機而被有線地或無線地連接至通訊網路時，可以執行單向(從發送器至接收器)或雙向(在發送器與接收器之間或在接收器之間)資訊通訊。

圖21B顯示數位相框9700的實例。舉例而言，在數位相框9700中，顯示部9703係併入於機殼9701中。顯示部9703可以顯示各種影像，舉例而言，顯示部9703可以顯示由數位相機等所拍攝的影像資料以及用作為一般相框。

注意，數位相框9700係設有操作部、外部連接端子(例如，USB端子、或可以連接至例如USB纜線等不同纜線的端子)、記錄媒體插入部、等等。雖然這些元件可以被設於與顯示部相同的表面上，但是，較佳地，為了設計美學，將它們設於側表面或背面上。舉例而言，儲存由數位相機所拍攝的影像資料之記憶體係插入於數位相框的記錄媒體插入部中以及載入資料，因此，影像可以被顯示於顯示部9703上。

數位相框9700可以被配置成無線地發送及接收資料。經由無線通訊，可以載入所需的影像資料而加以顯示。

圖22A顯示可攜式遊戲機，且係由機殼9881和機殼9891等二機殼所構成，機殼9881和機殼9891藉由接合部9893而連接，以便能夠開啟或折疊可攜式遊戲機。顯示部9882及顯示部9883分別被併入於機殼9881和機殼9891中。此外，圖22A中所示的可攜式遊戲機係設有揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有測量力量、位移、位置、速度、加速度、角速度、旋轉次數、距離、光、液體、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流速、濕度、梯度、振動、氣味、或紅外線的功能)、及麥克風9889)、等等。無需多言，可攜式遊戲機的結構不限於上述，可以使用至少設有本說明書中所揭示的半導體裝置之其它結構。可攜式遊戲機可以適當地包含其它輔助設備。圖22A中所示的可攜式遊戲機具有讀出儲存於記錄媒體中的程式或資料以將其顯示於顯示部上之功能，並且具有經由無線通訊而與其它可攜式遊戲機共用資料之功能。注意，圖22A中可攜式遊戲機的功能不限於上述功能，可攜式遊戲機可以具有許多功能。

圖22B顯示大型遊戲機之投幣機9900。在投幣機9900中，顯示部9903係併入於機殼9901中。此外，投幣機9900包含例如啟動桿及停止開關、硬幣槽、揚音器等操作機構。無需多言，投幣機9900的結構不限於上述，可以使用至少設有本說明書中所揭示的半導體裝置之其它結構。投幣機9900可以適當地包含其它輔助設備。

圖23A是立體視圖，顯示可攜式電腦的實例。

在圖23A所示的可攜式電腦中，藉由關閉連接頂殼9301及底殼9302之鉸鏈單元，具有顯示部9303的頂殼9301及具有鍵盤9304的底殼9302可以彼此重疊。圖23A中所示的可攜式電腦便於攜帶。此外，在使用用於資料輸入的鍵盤之情況中，打開鉸鏈單元以使使用者可以看著顯示部9303輸入資料。

除了鍵盤9304之外，底殼9302還包含指向裝置9306，藉由指向裝置9306可以執行輸入。當顯示部9303是觸控面板時，使用者藉由觸控部份顯示部，可以輸入資料。底殼9302包含例如CPU之算術功能部份或硬碟。此外，底殼9302包含外部連接埠9305，例如，符合USB的通訊標準之通訊纜線等其它裝置可以被插入外部連接埠9305。

頂殼9301又包含顯示部9307，並且，藉由將顯示部9307滑入頂殼9301中而可以將顯示部9307容納於其中。藉由顯示部9307，可以實現大的顯示幕。此外，使用者可以調整可容納的顯示部9307的顯示幕的角度。假使可容納的顯示部9307是觸控式面板時，則藉由觸控部份顯示部9307，使用者可以輸入資料。

使用例如液晶顯示面板、或包含有機發光元件、無機發光元件、等等的發光顯示面板之影像顯示裝置，形成顯示部9303或可容納的顯示部9307。

此外，圖23A中所示的可攜式電腦可以設有接收器等，並且可以接收電視廣播以便在顯示部上顯示影像。當將連接頂殼9301及底殼9302的鉸鏈單元關閉時，藉由滑動及曝露顯示部9307及調整螢幕角度，使用者可以藉由顯示部9307的整個螢幕來觀看TV廣播。在該情況中，鉸鏈單元未打開且未於顯示部9303上執行顯示。此外，僅有用以顯示電視廣播的電路之啟動被執行。因此，電力消耗最小，對於電池容量有限的可攜式電腦是有用的。

圖23B是立體視圖，顯示如同手錶般可由使用者戴於手腕上之行動電話的實例。

行動電話係由下述所構成：主體，包含具有至少電話功能之通訊裝置、及電池；帶部9204，使主體能夠被穿戴於手腕上；調整部9205，用以調整帶部9204以適合手腕；顯示部9201；揚聲器9207；及麥克風9208。

此外，主體包含操作開關9203。舉例而言，操作開關9203除了可以作為開啟電源的開關、用以切換顯示的開關、用於指示開始拍攝影像之開關、等等，也可以作為被按下時能啟動網際網路的程式之開關，並且可以被配置成具有各種功能。

以手指或輸入筆觸控顯示部9201、操作操作鍵9203、或輸入聲音至麥克風9208，使用者可以輸入資料至此行動電話。在圖23B中，顯示按鍵9202係顯示於顯示部9201上。以手指等觸控顯示按鍵9202，使用者可以輸入資料。

此外，主體包含相機部9206，相機部9206包含攝影機構，攝影機構具有將經由相機鏡頭形成之物體的影像轉換成電子影像訊號的功能。注意，並非一定要設置相機部。

圖23B中所示的行動電話係設有電視廣播的接收器等等，且能夠藉由接收電視廣播而在顯示部9201上顯示影像。此外，行動電話係設有例如記憶體之記憶裝置，並且，能夠將電視廣播記錄於記憶體中。圖23B中所示的行動電話可以具有例如GPS之收集位置資訊之功能。

使用例如液晶顯示面板、或是包含有機發光元件、無機發光元件、等等之發光顯示面板等影像顯示裝置以用作為顯示部9201。圖23B中所示的行動電話是小巧且輕的並因而具有有限的電池容量。基於上述理由，較佳使用可以由低耗電驅動的面板作為用於顯示部9201的顯示裝置。

注意，圖23B顯示穿戴於腕上的電子設備，但是，本實施例不限於此，只要電子設備是可攜式的即可。

(實施例14)

在本實施例中，將參考圖24至圖37，說明實施例1至4中任何實施例中所述的薄膜電晶體之顯示裝置的實例作為半導體裝置的一個實施例。在本實施例中，將參考圖24至圖37，說明包含液晶元件作為顯示元件之液晶顯示裝置的實施例。實施例1至4中任何實施例中所述的薄膜電晶體可以用作為TFT 628和629中的每一個薄膜電晶體。經由類似於實施例1至4中任何實施例中所述的製程，以製造TFT 628和629，TFT 628和629具有優良的電特徵及高可靠度。TFT 628和629分別包含通道保護層608及通道保護層611，且都為逆交錯型薄膜電晶體，在TFT 628和629中，通道形成區係形成於氧化物半導體層中。

首先，說明垂直對齊(VA)液晶顯示裝置。VA液晶顯示裝置具有一種控制液晶顯示面板的液晶分子之對齊的模式。在VA液晶顯示裝置中，當無電壓被施加時，液晶分子在相對於面板表面的垂直方向上對齊。在本實施例中，特別是，像素分成一些區域(子像素)，並且，液晶分子在它們個別的區域中以不同方向對齊。這被稱為多域或多域設計。於下說明多域設計的液晶顯示裝置。

圖25及圖26分別顯示像素電極及對置電極。圖25是平面視圖，顯示有像素電極形成的基板。圖24顯示圖25中的E-F剖面結構。圖26是平面視圖，顯示有對置電極形成之基板。於下，將參考這些附圖作說明。

在圖24中，設有TFT 628、設有連接至TFT 628的像素電極層624、及設有儲存電容器部630的基板600與設有對置電極層640等的對置基板601彼此相重疊，並且，液晶被注入於基板600與對置基板601之間。

對置基板601係設有著色膜636及對置電極層640，並且，凸部644係形成於對置電極層640之上。配向膜648係形成於像素電極層624之上。類似地，配向膜646係形成於對置電極層640及凸部644之上。液晶層650係形成於基板600與對置基板601之間。

TFT 628、連接至TFT 628的像素電極層624、及儲存電容器部630係形成於基板600之上。像素電極層624經由接觸孔623而被連接至佈線618，接觸孔623係穿透用以覆蓋TFT 628、佈線616、及儲存電容器部630之絕緣膜620以及也穿透用以覆蓋絕緣膜620的絕緣膜622、以及覆蓋絕緣膜696的絕緣膜622。實施例1至4中任何實施例中所述的薄膜電晶體可以被適當地用作為TFT 628。此外，儲存電容器部630包含與TFT 628的閘極佈線602同時形成之電容器佈線604、閘極絕緣膜606、及與佈線616和618同時形成的電容器佈線617。

像素電極層624、液晶層650、及對置電極層640彼此重疊，因而形成液晶元件。

圖25顯示基板600之上的平面結構。使用實施例1中所述的材料，以形成像素電極層624。像素電極層624係設有狹縫625。狹縫625係設置成用以控制液晶的對齊。

以分別類似於TFT 628、像素電極層624、及儲存電容器部630的方式，形成圖25中所示之TFT 629、連接至TFT 629的像素電極層626、及儲存電容器部631。TFT 628及629都連接至佈線616。本液晶顯示面板中的一個像素包含像素電極層624和626。像素電極層624和626構成子像素。

圖26顯示對置基板側的平面結構。在遮光膜632之上形成對置電極層649。使用類似於像素電極層624的材料，較佳形成對置電極層640。控制液晶的對齊之凸部644係形成於對置電極層640之上。注意，在圖26中，形成於基板600之上的像素電極層624及626由虛線來表示，並且，對置電極層640與像素電極層624和626彼此重疊。

圖27顯示本像素結構的等效電路。TFT 628和629都被連接至閘極佈線602和佈線616。在該情況中，當電容器佈線604和電容器佈線605的電位彼此不同時，液晶元件651和652的操作可以不同。換言之，藉由分別控制電容器佈線604和605的電位，可以精準地控制液晶的對齊以及增加視角。

當電壓被施加至設有狹縫625的像素電極層624時，在狹縫625的附近產生扭曲的電場(歪斜電場)。對置基板601側上的凸部644及狹縫625彼此交錯地配置，以便有效地產生歪斜電場，以控制液晶的對齊，因此，液晶的對齊方向視位置而變。換言之，藉由多域來增加液晶顯示面板的視角。

接著，將參考圖28至圖31，說明與上述裝置不同的VA液晶顯示裝置。

圖28及圖29顯示VA液晶顯示面板的像素結構。圖29是基板600的平面視圖。圖28顯示圖29中的Y-Z剖面結構。

在本像素結構中，一個像素包含多個像素電極，並且，TFT係連接至多個像素電極中的每一個像素電極。多個TFT係由不同的閘極訊號來予以驅動。換言之，施加至多域像素中的個別像素電極之訊號彼此獨立地受控。

像素電極層624經由通過穿透絕緣膜620及622之接觸孔623中之佈線618而被連接至TFT 628。像素電極層626經由通過穿透絕緣膜620及622之接觸孔627中之佈線619而被連接至TFT 629。TFT 628的閘極佈線602與TFT 629的閘極佈線603分開，使得可以供應不同的閘極訊號。另一方面，作為資料線的佈線616係由TFT 628和629所共用。實施例1至4中的任何實施例中所述的薄膜電晶體可以被適當地用作為TFT 628及629中的每一個TFT。注意，閘極絕緣膜606係形成於閘極佈線602、閘極佈線603、及電容器佈線690之上。

像素電極層624的形狀與像素電極層626的形狀不同。像素電極層626被形成為圍繞具有V形的像素電極層624。使自TFT 628供應至像素電極層624的電壓不同於由TFT 629施加至像素電極層626的電壓，因而控制液晶的對齊。圖31顯示此像素結構的等效電路。TFT 628係連接至閘極佈線602，TFT 629係連接至閘極佈線603。TFT 628及629都被連接至閘極佈線616。當不同的閘極訊號被供應至閘極佈線602和603時，液晶元件651和652的操作可以不同。換言之，藉由分別控制TFT 628和629的操作，以精準地控制液晶元件651和652中液晶的對齊，其導致更寬的視角。

對置基板601係設有著色膜636及對置電極層640。平坦化膜637係形成於著色膜636與對置電極層640之間，以防止液晶的對齊失序。圖30顯示對置基板側的結構。對置電極層640是由多個像素所共用，並且，係設有狹縫641。像素電極層624和626上的狹縫641和狹縫625彼此交錯地配置，以便有效地產生歪斜電場，因此，可以控制液晶的對齊。因此，液晶的對齊方向視位置而變，其導致更寬的視角。注意，在圖30中，形成於基板600之上的像素電極層624及626由虛線來表示，並且，對置電極層640和像素電極層624和626彼此重疊。

配向膜648係形成於像素電極層624及像素電極層626之上。類似地，對置電極層640係設有配向膜646。液晶層650形成於基板600與對置基板601之間。像素電極層624、液晶層650、及對置電極層640彼此重疊以形成第一液晶元件。此外，像素電極層626、液晶層650、及對置電極層640彼此重疊以形成第二液晶元件。圖28至圖31中所示的顯示面板的像素結構是多域結構，其中，第一液晶元件及第二液晶元件係設於一個像素中。

接著，說明水平電場模式中的液晶顯示裝置。在水平電場模式中，以相對於胞中的液晶分子之水平方向，施加電場，以便驅動液晶而呈現灰階。根據此方法，視角可以增加至約180°。於下，說明水平電場模式中的液晶顯示裝置。

在圖32中，形成電極層607及連接至TFT 628的像素電極層624之基板600與對置基板601重疊，並且，液晶被注入於基板600與對置基板601之間。對置基板601係設有著色膜636、平坦化膜637、等等。注意，對置電極並未被設於對置基板601側上。此外，在基板600與對置基板601之間形成液晶層650，並且，配向膜646和648係設於液晶層650與基板600和對置基板601之間。

電極層607和連接至電極層607的電容器佈線604、及TFT 628係形成於基板600之上。電容器佈線604與TFT 628的閘極佈線602同時被形成。實施例1至4中任何實施例中所述的薄膜電晶體可以用作為TFT 628。使用類似於實施例1至4中任何實施例中所述的像素電極層之材料，以形成電極層607。此外，電極層607幾乎以像素形式而被分割。注意，閘極絕緣膜606係形成於電極層607和電容器佈線604之上。

TFT 628的佈線616和618係形成於閘極絕緣膜606之上。佈線616是視頻訊號傳輸的資料線、在液晶面板中於其中一方向上延伸、連接至TFT 628的源極區或汲極區、以及用作為源極和汲極電極的其中之一。佈線618用作為源極和汲極電極中的另一者並被連接至像素電極層624。

絕緣膜620係形成於佈線616和618之上。在絕緣膜620之上，像素電極層624形成為經由形成於絕緣膜620中的接觸孔而連接至佈線618。使用類似於實施例1中所述的像素電極層的材料來形成像素電極層624。

以此方式，在基板600之上形成TFT 628及連接至TFT 628的像素電極層624。注意，儲存電容器係由電極層607和像素電極層624所形成。

圖33是平面視圖，顯示像素電極的結構。圖32顯示圖33中的O-P剖面結構。像素電極層624係設有狹縫625。狹縫625係設置成用以控制液晶的對齊。在該情況中，電場被產生於電極層607與像素電極層624之間。形成於電極層607與像素電極層624之間的閘極絕緣膜606的厚度為50 nm至200 nm，遠小於2μm至10μm之液晶層厚度。因此，產生實質上與基板600平行(在水平方向)的電場。液晶的對齊藉由此電場來予以控制。藉由在實質上平行於基板的方向上使用電場，將液晶分子水平地旋轉。在該情況中，液晶分子在任何狀態下水平地對齊，因此，對比等等較不受視角影響，其導致更寬的視角。此外，由於電極層607及像素電極層624都是透光電極，所以，可以增進孔徑比。

接著，說明水平電場模式中的液晶顯示裝置的不同實例。

圖34及圖35顯示IPS模式中之液晶顯示裝置的像素結構。圖35是平面視圖。圖34顯示圖35中的V-W剖面結構。於下，將參考此二圖式而作出說明。

在圖34中，形成有TFT 628、及連接至TFT 628的像素電極層624之基板600與對置基板601重疊，並且，液晶被注入於基板600與對置基板601之間。對置基板601係設有著色膜636、平坦化膜637、等等。注意，對置電極並未被設於對置基板601側上。在基板600與對置基板601之間形成液晶層650，並且，配向膜646和648係設於液晶層650與基板600和對置基板601之間。

共同電位線609與TFT 628係形成於基板600之上。共同電位線609與TFT 628的閘極佈線602被同時形成。實施例1至4中任何實施例中所述的薄膜電晶體可以用作為TFT 628。

絕緣膜620係形成於佈線616和618之上。在絕緣膜620之上，像素電極層624係形成為經由形成於絕緣膜620中的接觸孔623而被連接至佈線618。使用類似於實施例1中所述的像素電極的材料，以形成像素電極層624。注意，如圖35所示，像素電極層624係形成為像素電極層624及與共同電位線609同時形成的梳狀電極可以產生水平電場。此外，形成像素電極層624，以使像素電極層624梳齒部份及與共同電位線609同時形成的梳狀電極彼此交錯地配置。

藉由產生於施加至像素電極層624的電位與共同電位線609的電位之間產生的電場，以控制液晶的對齊。藉由在實質上平行於基板的方向上使用電場，將液晶分子水平地旋轉。在該情況中，液晶分子在任何狀態下水平地對齊，因此，對比等等較不受視角影響，其導致更寬的視角。

依此方式，TFT 628及連接至TFT 628的像素電極層624形成於基板600之上。儲存電容器由閘極絕緣膜606、共同電位線609、及電容器電極615形成。電容器電極615及像素電極層624經由接觸孔633而彼此連接。

接著，說明TN模式中的液晶顯示裝置的實例。

圖36和37顯示TN模式中的液晶顯示裝置的像素結構。圖37是平面視圖。圖36顯示圖37中的K-L剖面結構。於下，將參考此二圖式，作出說明。

像素電極層624經由形成於絕緣膜620中的接觸孔623及佈線618而被連接至TFT 628。用作為資料線的佈線616係連接至TFT 628。使用實施例1至4中任何實施例中所述的TFT作為TFT 628。

對置基板601係設有著色膜636和對置電極層640。平坦化膜637係形成於著色膜636與對置電極層640之間，以防止液晶對齊失序。液晶層650係形成於像素電極層624與對置電極層640之間，而以配向膜646和648介於其間。

或者，著色層636可以被形成於基板600側上。此外，極化板係附接至基板600的表面，此表面與設有薄膜電晶體的表面之相反，並且，一極化板係附接至對置基板601的表面，此表面與設有對置電極層640的表面相反。

經由上述製程，可以製造液晶顯示裝置作為顯示裝置。本實施例的液晶顯示裝置均具有高孔徑比。

(實施例15)

在本實施例中，圖38顯示一實例，其中，當從剖面觀視時，氧化物半導體層被氮化物絕緣膜所圍繞。氧化物絕緣層466的頂表面形狀、氧化物絕緣層466的邊緣的位置、以及閘極絕緣層的結構除外，圖38均與圖1B相同。因此，相同的部份以共同的代號來予以標示，並且省略相同部份的說明。

配置於驅動電路中的薄膜電晶體460是通道蝕刻型薄膜電晶體，並且包含位於具有絕緣表面的基板450之上的閘極電極層461；使用氮化物絕緣膜形成的閘極絕緣層452；氧化物半導體層462，包含至少通道形成區463、第一高電阻汲極區464a、及第二高電阻汲極區464b；源極電極層465a；以及，汲極電極層465b。此外，設置氧化物絕緣層466以便覆蓋薄膜電晶體460及與通道形成區463相接觸。

當經由微影製程來形成用作為設於像素中的薄膜電晶體470的通道保護層之氧化物絕緣層476時，氧化物絕緣層466被處理成設於薄膜電晶體460外面的部份之閘極絕緣層452被曝露出。至少氧化物絕緣層466的頂表面的面積大於氧化物半導體層的頂表面的面積，並且，氧化物絕緣層466的頂表面較佳覆蓋薄膜電晶體460。

此外，使用氮化物絕緣膜所形成的保護絕緣層453被形成為覆蓋氧化物絕緣層466的頂表面及側表面。

第一高電阻汲極區464a以自行對準方式而被形成為接觸源極電極層465a的底部表面。第二高電阻汲極區464b以自行對準方式而被形成為接觸汲極極層465b的底部表面。通道形成區463與氧化物絕緣層466接觸，具有小的厚度，並且，是電阻比第一高電阻汲極區464a及第二高電阻汲極區464b之電阻還高的區域(i型區)。

使用氮化物絕緣膜，以形成與通道形成區463、第一高電阻汲極區464a及第二高電阻汲極區464B的底部表面相接觸的閘極絕緣層452。

對於使用氮化物絕緣膜形成的保護絕緣層453，使用如下所述之未含有例如濕氣、氫離子、及OH^-之雜質且阻擋這些雜質從外部進入的無機絕緣膜：舉例而言，使用濺射法取得的氮化矽膜、氧氮化矽膜、氮化鋁膜、或氧氮化鋁膜。

在本實施例中，關於使用氮化物絕緣膜所形成的保護絕緣層453，以RF濺射法形成100 nm厚的氮化矽膜，以覆蓋氧化物半導體層462的頂表面及側表面。此外，保護絕緣層453與使用氮化物絕緣膜所形成的閘極絕緣層452相接觸。

根據圖38中所示的結構，在使用氮化物絕緣膜形成保護絕緣層453之後，在製程中可以防止濕氣從外部進入。此外，即使在完成例如液晶顯示裝置之半導體裝置之後，可以長期防止濕氣從外部進入；因此，可以增進裝置的長期可靠度。

以類似方式，在薄膜電晶體470中，以RF濺射法，使用100nm厚的氮化矽膜，形成使用氮化物絕緣膜形成的保護絕緣層453。此外，保護絕緣層453與使用氮化物絕緣膜所形成的閘極絕緣層452相接觸。

在本實施例中，一個薄膜電晶體被氮化物絕緣膜所覆蓋；但是，本發明的一個實施例不限於此結構。或者，以氮化物絕緣膜覆蓋多個薄膜電晶體，或者，以氮化物絕緣膜總體地覆蓋像素部份中的多個薄膜電晶體。形成保護絕緣層453與閘極絕緣層452彼此接觸的區域，以便圍繞至少主動矩陣基板的像素部份。

本實施例可以與其它實施例中的任何實施例自由地組合。

本申請案根據2009年7月23日向日本專利局申請之日本專利申請序號2009-172413，其整體內容於此一併列入參考。

10‧‧‧脈衝輸出電路

11‧‧‧佈線

12‧‧‧佈線

13‧‧‧佈線

14‧‧‧佈線

15‧‧‧佈線

21‧‧‧輸入端子

22‧‧‧輸入端子

23‧‧‧輸入端子

24‧‧‧輸入端子

25‧‧‧輸入端子

26‧‧‧輸入端子

27‧‧‧輸出端子

31‧‧‧電晶體

32‧‧‧電晶體

33‧‧‧電晶體

34‧‧‧電晶體

35‧‧‧電晶體

36‧‧‧電晶體

37‧‧‧電晶體

38‧‧‧電晶體

39‧‧‧電晶體

40‧‧‧電晶體

41‧‧‧電晶體

42‧‧‧電晶體

43‧‧‧電晶體

51‧‧‧電源線

52‧‧‧電源線

53‧‧‧電源線

61‧‧‧週期

62‧‧‧週期

81‧‧‧多色調遮罩

81a‧‧‧灰色調遮罩

81b‧‧‧半色調遮罩

83．．．透光基板

84．．．遮光部份

85．．．繞射光柵

86．．．透光率

87．．．半透光部份

88．．．遮光部份

89．．．透光率

200．．．基板

202a．．．閘極絕緣層

202b．．．閘極絕緣層

203．．．保護絕緣層

204．．．平坦化絕緣層

210．．．薄膜電晶體

216．．．氧化物絕緣層

217．．．導電層

220．．．薄膜電晶體

227．．．像素電極層

230．．．電容器佈線

231．．．電容器電極

232．．．閘極佈線

234．．．源極佈線

235．．．端子電極

236．．．金屬佈線層

237．．．金屬佈線層

238．．．閘極佈線層

239．．．氧化物半導體層

240．．．薄膜電晶體

241．．．金屬佈線層

242．．．金屬佈線層

250．．．電容器佈線層

251．．．氧化物半導體層

410．．．薄膜電晶體

450．．．基板

452．．．閘極絕緣層

452a．．．閘極絕緣層

452b．．．閘極絕緣層

453．．．保護絕緣層

454．．．平坦化絕緣層

460．．．薄膜電晶體

461．．．閘極電極層

462．．．氧化物半導體層

463．．．通道形成區

464a．．．高電阻汲極區

464b．．．高電阻汲極區

465a．．．源極電極層

465b．．．汲極電極層

466．．．氧化物絕緣層

467．．．導電層

470．．．薄膜電晶體

471．．．閘極電極層

472．．．氧化物半導體層

473．．．通道形成區

474a．．．高電阻汲極區

474b．．．高電阻汲極區

475a．．．源極電極層

475b．．．汲極電極層

476．．．氧化物絕緣層

477．．．像素電極層

480．．．氧化物半導體膜

481．．．氧化物半導體膜

482a．．．光阻遮罩

482b．．．光阻遮罩

483．．．氧化物半導體層

484．．．金屬導電層

486．．．金屬導電層

487a．．．光阻遮罩

487b．．．光阻遮罩

488．．．氧化物半導體層

489．．．氧化物半導體層

490．．．金屬導電層

491．．．光阻遮罩

492．．．氧化物絕緣膜

493a．．．光阻遮罩

493b．．．光阻遮罩

494．．．接觸孔

495．．．氧化物半導體層

496．．．氧化物半導體層

497．．．氧化物半導體層

498．．．薄膜電晶體

499．．．薄膜電晶體

580．．．基板

581．．．薄膜電晶體

583．．．絕緣膜

585．．．絕緣層

587．．．電極層

588．．．電極層

589．．．球形粒子

590a．．．黑色區

590b．．．白色區

594．．．穴

595．．．填充物

596．．．基板

600．．．基板

601．．．對置基板

602．．．閘極佈線

603．．．閘極佈線

604．．．電容器佈線

605．．．電容器佈線

606．．．閘極絕緣膜

607．．．電極層

608．．．通道保護層

609．．．共同電位線

611．．．通道保護層

615．．．電容器電極層

616．．．佈線

617．．．電容器佈線

618．．．佈線

619．．．佈線

620．．．絕緣膜

622．．．絕緣膜

623．．．接觸孔

624．．．像素電極層

625．．．狹縫

626．．．像素電極層

627．．．接觸孔

628．．．薄膜電晶體

629．．．薄膜電晶體

630．．．儲存電容器部

631．．．儲存電容器部

632．．．遮光膜

633．．．接觸孔

636．．．著色膜

637．．．平坦化膜

640．．．對置電極層

641．．．狹縫

644．．．凸部

646．．．配向膜

648．．．配向膜

650．．．液晶層

651．．．液晶元件

652．．．液晶元件

690．．．電容器佈線

2600．．．TFT基板

2601．．．對置基板

2602．．．密封劑

2603．．．像素部

2604．．．顯示元件

2605．．．著色層

2606．．．極化板

2607．．．極化板

2608．．．佈線電路部

2609．．．可撓佈線板

2610．．．冷陰極管

2611．．．反射板

2612．．．電路板

2613．．．散射板

2700．．．電子書讀取器

2701．．．機殼

2703．．．機殼

2705．．．顯示部

2707．．．顯示部

2711．．．鉸鏈

2721．．．電源開關

2723．．．操作鍵

2725．．．揚聲器

4001．．．基板

4002．．．像素部

4003．．．訊號線驅動電路

4004．．．掃描線驅動電路

4005．．．密封劑

4006．．．基板

4008．．．液晶層

4010．．．薄膜電晶體

4011．．．薄膜電晶體

4013．．．液晶元件

4015．．．連接端子電極

4016．．．端子電極

4018．．．可撓印刷電路

4019．．．各向異性導電膜

4020．．．絕緣層

4021．．．絕緣層

4030．．．像素電極層

4031．．．對置電極層

4032．．．絕緣層

4035．．．間隔器

4040．．．導電層

4041．．．絕緣層

4042．．．絕緣層

4501．．．基板

4502．．．像素部

4503a．．．訊號線驅動電路

4503b．．．訊號線驅動電路

4504a．．．掃描線驅動電路

4504b．．．掃描線驅動電路

4505．．．密封劑

4506．．．基板

4507．．．填充物

4509．．．薄膜電晶體

4510．．．薄膜電晶體

4511．．．發光元件

4512．．．電致發光層

4513．．．電極層

4515．．．連接端子電極

4516．．．端子電極

4517．．．電極層

4518a．．．可撓印刷電路

4519．．．各向異性導電膜

4520．．．堤部

4540．．．導電層

4541．．．絕緣層

4542．．．絕緣層

4543．．．絕緣層

4544．．．絕緣層

5300．．．基板

5301．．．像素部

5302．．．掃描線驅動電路

5303．．．掃描線驅動電路

5304．．．訊號線驅動電路

5305．．．時序控制電路

5601．．．移位暫存器

5602．．．切換電路

5603．．．薄膜電晶體

5604．．．佈線

5605．．．佈線

6400．．．像素

6401．．．切換電晶體

6402．．．驅動電晶體

6403．．．電容器

6404．．．發光元件

6405．．．訊號線

6406．．．掃描線

6407．．．電源線

6408．．．共同電極

7001．．．薄膜電晶體

7002．．．發光元件

7003．．．陰極

7004．．．發光層

7005．．．陽極

7008．．．陰極

7009．．．堤部

7011．．．驅動薄膜電晶體

7012．．．發光元件

7013．．．陰極

7014．．．發光層

7015．．．陽極

7016．．．遮光膜

7017．．．導電膜

7018．．．導電膜

7021．．．驅動薄膜電晶體

7022．．．發光元件

7023．．．陰極

7024．．．發光層

7025．．．陽極

7027．．．導電膜

7028．．．導電膜

7029．．．堤部

9201．．．顯示部

9202．．．顯示按鍵

9203．．．操作鍵

9204．．．帶部

9205．．．調整部

9206．．．相機部

9207．．．揚聲器

9208．．．麥克風

9301．．．頂殼

9302．．．底殼

9303．．．顯示部

9304．．．鍵盤

9305．．．外部連接埠

9306．．．指向裝置

9307．．．顯示部

9600．．．電視機

9601．．．機殼

9603．．．顯示部

9605．．．架子

9607．．．顯示部

9609．．．操作鍵

9610．．．遙控器

9700．．．數位相框

9701．．．機殼

9703．．．顯示部

9881．．．機殼

9882．．．顯示部

9883．．．顯示部

9884．．．揚聲器部

9885．．．操作鍵

9886．．．記憶媒體插入部

9887．．．連接端子

9888．．．感測器

9889．．．麥克風

9890．．．LED燈

9891．．．機殼

9893．．．接合部

9900．．．投幣機

9901．．．機殼

9903．．．顯示部

在附圖中，圖1A-1、1A-2、1B及1C顯示根據本發明之實施例1的半導體裝置；圖2A至2E顯示根據本發明之實施例1的半導體裝置的製造方法；圖3A至3E顯示根據本發明之實施例1的半導體裝置的製造方法；圖4A至4E顯示根據本發明之實施例2的半導體裝置的製造方法；圖5A至5C顯示根據本發明之實施例3的半導體裝置的製造方法；圖6A至6D顯示根據本發明之實施例4的半導體裝置的製造方法；圖7A及7B均顯示根據本發明之實施例5的半導體裝置；圖8A及8B均顯示根據本發明之實施例6的半導體裝置；圖9A及9B均顯示根據本發明之實施例7的半導體裝置；圖10A-1、10A-2、及10B均顯示根據本發明之實施例9的半導體裝置；圖11A及11B顯示根據本發明之實施例11的半導體裝置；圖12顯示根據本發明之實施例11的半導體裝置中之像素的等效電路；圖13A至13C均顯示根據本發明之實施例11的半導體裝置；圖14A及14B是方塊圖，均顯示根據本發明之實施例8的半導體裝置；圖15A及15B為根據本發明之實施例8的訊號線驅動電路的電路圖及時序圖；圖16A至16D均顯示根據本發明之實施例8的移位暫存器的配置；圖17A及17B顯示根據本發明之實施例8的移位暫存器的操作；圖18顯示根據本發明之實施例10的半導體裝置；圖19顯示根據本發明之實施例9的半導體裝置；圖20是外觀視圖，顯示根據本發明之實施例12的電子書讀取器的實例；圖21A及21B是外觀視圖，顯示根據本發明之實施例13的電視裝置及數位相框的實例；圖22A及22B是外觀視圖，均顯示根據本發明之實施例13的遊戲機的實例；圖23A及23B是外觀視圖，顯示根據本發明之實施例13的可攜式電腦及行動電話的實例；圖24顯示根據本發明之實施例14的半導體裝置；圖25顯示根據本發明之實施例14的半導體裝置；圖26顯示根據本發明之實施例14的半導體裝置；圖27顯示根據本發明之實施例14的半導體裝置；圖28顯示根據本發明之實施例14的半導體裝置；圖29顯示根據本發明之實施例14的半導體裝置；圖30顯示根據本發明之實施例14的半導體裝置；圖31顯示根據本發明之實施例14的半導體裝置；圖32顯示根據本發明之實施例14的半導體裝置；圖33顯示根據本發明之實施例14的半導體裝置；圖34顯示根據本發明之實施例14的半導體裝置；圖35顯示根據本發明之實施例14的半導體裝置；圖36顯示根據本發明之實施例14的半導體裝置；圖37顯示根據本發明之實施例14的半導體裝置；圖38顯示根據本發明之實施例15的半導體裝置；及圖39A至39D顯示根據本發明之實施例1的多色調遮罩。