JP2003243659A

JP2003243659A - 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法

Info

Publication number: JP2003243659A
Application number: JP2002034711A
Authority: JP
Inventors: Satoshi Takenaka; 敏竹中
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-02-12
Filing date: 2002-02-12
Publication date: 2003-08-29

Abstract

(57)【要約】【課題】相補回路に用いるＮチャネル型のＴＦＴとＰ
チャネル型のＴＦＴのオン電流バランスを改善すること
により誤動作が発生しにくい薄膜半導体装置、電気光学
装置、電子機器、薄膜半導体装置の製造方法、電気光学
装置の製造方法を提供すること。【解決手段】ＴＦＴアレイ基板１０において、画素ス
イッチング用のＴＦＴ３０が、ボトムゲート構造、およ
びトップゲート構造の双方を兼ね備えており、かつ、走
査線３ａの端部に対して第２のゲート絶縁膜２ｂを介し
て対峙する位置に低濃度ソース領域１ｂ、および低濃度
ドレイン領域１ｃを備え、第１のゲート電極８ａの端部
も、第１のゲート絶縁膜２ａを介して、低濃度ソース領
域１ｂ、および低濃度ドレイン領域１ｃに対峙してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の薄膜トラン
ジスタ（以下、ＴＦＴという）が基板上に形成された薄
膜半導体装置、この薄膜半導体装置をＴＦＴアレイ基板
として用いた電気光学装置、およびこの電気光学装置を
用いた電子機器、薄膜半導体装置の製造方法、薄膜半導
体装置をＴＦＴアレイ基板として用いた電気光学装置の
製造方法に関するものである。

【０００２】

【従来の技術】アクティブマトリクス型液晶装置や、有
機エレクトロルミネッセンス装置などの電気光学装置で
は、画素スイッチング用のアクティブ素子として複数の
ＴＦＴが形成された基板や、複数のＴＦＴによって駆動
回路が形成された基板が用いられている。

【０００３】例えば、アクティブマトリクス型の液晶装
置に用いられるＴＦＴアレイ基板では、従来一般的に
は、図１５に示すように、透明基板１０ｂの表面に下地
保護膜１２が形成されているとともに、この下地保護膜
１２の表面に形成された半導体膜１ａを用いて画素スイ
ッチング用のＴＦＴ３０がトップゲート構造で形成され
ている。ここで、画素スイッチング用のＴＦＴ３０は、
セルフアライン構造では、オフリーク電流が大きいの
で、フリッカなどが発生する。このため、ＴＦＴ３０
は、走査線３ａ（ゲート電極）の端部にゲート絶縁膜２
を介して対峙する低濃度ソース領域１ｂおよび低濃度ド
レイン領域１ｃと、高濃度ソース領域１ｄおよび高濃度
ドレイン領域１ｅとを備えるＬＤＤ構造に形成されてい
る。なお、ＴＦＴ３０の高濃度ソース領域１ｄｃにはデ
ータ線６ａが電気的に接続し、高濃度ドレイン領域１ｅ
には画素電極９ａが電気的に接続している。

【０００４】また、ＴＦＴアレイ基板１０には、図１６
に示すように、Ｎチャネル型のＴＦＴ９０と、Ｐチャネ
ル型のＴＦＴ８０とからなる相補回路６２を備えた駆動
回路も形成されている。ここに示す相補回路６２におい
て、Ｎチャネル型のＴＦＴ９０、およびＰチャネル型の
ＴＦＴ８０は、従来一般的には、同一構造を有している
ものが形成されており、図１６に示す例において、Ｎチ
ャネル型のＴＦＴ９０、およびＰチャネル型のＴＦＴ８
０はいずれも、ゲート電極６５ｂ、６５ｃの端部に対峙
する低濃度ソース領域８３、９３、および低濃度ドレイ
ン領域８４、９４と、高濃度ソース領域８２、９２、お
よび高濃度ドレイン領域８５、９５とを備えたＬＤＤ構
造を有している。

【０００５】

【発明が解決しようとする課題】しかしながら、液晶装
置において、通常のＬＤＤ構造の画素スイッチング用の
ＴＦＴ３０ではオン電流が小さすぎて、画像信号を高速
に書き込めないという問題点がある。かといって、セル
フアライン構造の画素スイッチング用のＴＦＴでは、前
記したように、オフリーク電流が大きいという問題点が
ある。

【０００６】また、電子と正孔とを比較すると、正孔の
方が易動度が低いため、駆動回路のＮチャネル型のＴＦ
Ｔ９０、およびＰチャネル型のＴＦＴ８０では、それら
のソース・ドレイン電流−ゲート電圧特性をそれぞれ、
図１７に実線Ｌ９０、一点鎖線Ｌ８０で示すように、Ｎ
チャネル型のＴＦＴ９０に比較してＰチャネル型のＴＦ
Ｔ９０のオン電流レベルが低い。このため、従来の相補
回路６２では、Ｎチャネル型のＴＦＴ９０と、Ｐチャネ
ル型のＴＦＴ８０でオン電流レベルのバランスが悪いこ
とに起因して動作マージンが狭く、誤動作が発生しやす
いなどの問題点がある。

【０００７】そこで、従来も、Ｎチャネル型のＴＦＴ９
０をＬＤＤ構造とする一方、Ｐチャネル型のＴＦＴ８０
についてはセルフアライン構造にした構成、Ｎチャネル
型のＴＦＴ９０とＰチャネル型のＴＦＴ８０でチャネル
長を異ならせた構成を採用するなどの対策が行われてい
るが、このような対策では、Ｐチャネル型のＴＦＴのオ
ン電流レベルを増大するという効果が得られず、上記の
問題点を完全に解消することができない。

【０００８】以上の問題点に鑑みて、本発明の課題は、
新たな構造のＴＦＴを用いることにより、高いオン電流
レベルを確保しながらオフ電流レベルの増大の防止や、
Ｎチャネル型のＴＦＴとＰチャネル型のＴＦＴのオン電
流バランスの改善などを図ることのできる薄膜半導体装
置、電気光学装置、電子機器、薄膜半導体装置の製造方
法、電気光学装置の製造方法を提供することにある。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、複数の薄膜トランジスタが基板上に形
成された薄膜半導体装置において、前記複数の薄膜トラ
ンジスタには、チャネル形成領域の下層側に当該チャネ
ル形成領域に対して第１のゲート絶縁膜を介して対向す
る第１のゲート電極と、当該チャネル形成領域の上層側
に当該チャネル形成領域に対して第２のゲート絶縁膜を
介して対向する第２のゲート電極とを備える複数のボト
ム・トップゲート型薄膜トランジシスタが含まれ、当該
複数のボトム・トップゲート型薄膜トランジスタには、
前記チャネル形成領域に隣接する低濃度ソース・ドレイ
ン領域、および該低濃度ソース・ドレイン領域に接続す
る高濃度ソース・ドレイン領域を備えるＬＤＤ構造のボ
トム・トップゲート型薄膜トランジスタが含まれている
ことを特徴とする。

【００１０】本発明において、基板上に形成したＬＤＤ
構造のボトム・トップゲート型ＴＦＴは、ボトムゲート
構造、およびトップゲート構造の双方を兼ね備えてお
り、チャネル形成領域の上層側および下層側の双方にチ
ャネルが形成される。このため、一方のゲート構造のみ
を備えたＬＤＤ構造のＴＦＴと比較してオン電流レベル
が高い。また、トップゲート型のＴＦＴとしてみた場合
にＬＤＤ構造のＴＦＴとして機能するので、オフリーク
電流レベルが低い。従って、ＬＤＤ構造のボトム・トッ
プゲート型ＴＦＴを画素スイッチング用のＴＦＴとして
用いれば、オン電流が大きいので、画像信号を高速に書
き込むことができ、かつ、オフリーク電流が小さいた
め、フリッカなどが発生しない。また、ＬＤＤ構造のボ
トム・トップゲート型ＴＦＴは、一方のゲート構造のみ
を備えたＬＤＤ構造のＴＦＴと比較してオン電流レベル
が高いので、他の構造のＴＦＴと組み合わせて相補回路
を構成したとき、導電型の異なるＴＦＴの間のオン電流
レベルのバランスを最適化できるので、動作マージンを
広くすることができ、相補回路の誤動作を防止すること
ができる。

【００１１】本発明に係る薄膜半導体装置、あるいはＴ
ＦＴアレイ基板の製造方法では、複数の薄膜トランジス
タに含まれる薄膜トランジシタとして、チャネル形成領
域の下層側に当該チャネル形成領域に対して第１のゲー
ト絶縁膜を介して対向する第１のゲート電極と、当該チ
ャネル形成領域の上層側に当該チャネル形成領域に対し
て第２のゲート絶縁膜を介して対向する第２のゲート電
極とを備える複数のボトム・トップゲート型薄膜トラン
ジシスタを形成するとともに、当該複数のボトム・トッ
プゲート型薄膜トランジスタに含まれる薄膜トランジシ
タとして、前記チャネル形成領域に隣接する低濃度ソー
ス・ドレイン領域、および該低濃度ソース・ドレイン領
域に接続する高濃度ソース・ドレイン領域を備えるＬＤ
Ｄ構造のボトム・トップゲート型薄膜トランジスタを形
成することを特徴とする。

【００１２】本発明において、前記ＬＤＤ構造のボトム
・トップゲート型薄膜トランジスタの低濃度ソース・ド
レイン領域は、例えば、前記第２のゲート電極に対して
セルフアライン的に形成されていることにより当該第２
のゲート電極の端部に対して前記第２のゲート絶縁膜を
介して対峙している。

【００１３】このような構成は、前記ＬＤＤ構造のボト
ム・トップゲート型薄膜トランジスタの低濃度ソース・
ドレイン領域を形成する際、例えば、前記第２のゲート
電極をマスクにして半導体膜に不純物を導入することに
より、実現できる。

【００１４】本発明において、前記ＬＤＤ構造のボトム
・トップゲート型薄膜トランジスタの低濃度ソース・ド
レイン領域が、前記第２のゲート電極の端部に対してチ
ャネル長方向の外側にずれた位置に形成されていること
により、前記第２のゲート絶縁膜を介して前記第２のゲ
ート電極の端部と重なっていない構成であってもよい。
このように構成すると、オフセット構造のボトム・トッ
プゲート型ＴＦＴは、トップゲート型としてみた場合
に、ＬＤＤ構造およびオフセットゲート構造の双方を有
するので、オフリーク電流レベルをさらに低く抑えるこ
とができる。また、耐圧の向上にも大きな効果がある。

【００１５】このような構成は、前記ＬＤＤ構造のボト
ム・トップゲート型薄膜トランジスタの低濃度ソース・
ドレイン領域を形成する際、例えば、前記第２のゲート
電極を広めに覆うマスクの開口部から半導体膜に不純物
を導入することにより実現できる。

【００１６】本発明において、前記ＬＤＤ構造のボトム
・トップゲート型ＴＦＴは、前記第１のゲート電極が前
記第２のゲート電極と比較してチャネル長方向において
長いことが好ましい。

【００１７】本発明において、前記複数のＬＤＤ構造の
ボトム・トップゲート型薄膜トランジスタには、例え
ば、前記第１のゲート電極の端部が前記第１のゲート絶
縁膜を介して前記低濃度ソース・ドレイン領域に対峙す
る一方、前記高濃度ソース・ドレイン領域には対峙しな
い第１タイプのＬＤＤ構造のボトム・トップゲート型薄
膜トランジスタが含まれている。このように構成する
と、第１のＬＤＤ構造のボトム・トップゲート型ＴＦＴ
は、トップゲート型としてみた場合にＬＤＤ構造、さら
にはオフセットゲート構造を有する一方、ボトムゲート
型としてみた場合にＬＤＤ構造を有する。それ故、高い
オン電流レベルを達成することができるとともに、オフ
リーク電流レベルを著しく低く抑えることができる。

【００１８】本発明において、前記複数のＬＤＤ構造の
ボトム・トップゲート型薄膜トランジスタには、前記第
１のゲート電極の端部が前記第１のゲート絶縁膜を介し
て前記高濃度ソース・ドレイン領域に対峙する第２タイ
プのＬＤＤ構造のボトム・トップゲート型薄膜トランジ
スタが含まれている構成であってもよい。このように構
成すると、第２のＬＤＤ構造のボトム・トップゲート型
ＴＦＴは、トップゲート型としてみた場合にＬＤＤ構
造、さらにはオフセットゲート構造を有するとともに、
ボトムゲート型としてみた場合はセルフアライン構造に
近い構造を有する。それ故、高いオン電流レベルを達成
することができるとともに、オフリーク電流レベルを著
しく低く抑えることができる。

【００１９】本発明において、前記ＬＤＤ構造のボトム
・トップゲート型薄膜トランジスタでは、例えば、前記
高濃度ソース・ドレイン領域に対して当該高濃度ソース
・ドレン領域を覆う層間絶縁膜のコンタクトホールを介
して電極が接続し、かつ、当該コンタクトホールの開口
領域と前記高濃度ソース・ドレイン領域とが平面的に概
ね重なっている。このような構成は、前記ＬＤＤ構造の
ボトム・トップゲート型薄膜トランジスタを形成する
際、前記第２のゲート電極を覆う層間絶縁膜を形成した
後、該層間絶縁膜にコンタクトホールを形成し、しかる
後、当該コンタクトホールから高濃度の不純物を導入し
て当該ＬＤＤ構造のボトム・トップゲート型薄膜トラン
ジスタの高濃度ソース・ドレイン領域を形成する。

【００２０】本発明に係る薄膜半導体装置は、例えば、
液晶装置あるいは有機エレクトロルミネッセンス表示装
置などの電気光学装置において、電気光学物質を保持す
るＴＦＴアレイ基板として用いられる。このＴＦＴアレ
イ基板に対しては、画素スイッチング用ＴＦＴおよび画
素電極を備えた画素がマトリクス状に形成された画像表
示領域と、画像表示領域の外周側に駆動回路用ＴＦＴを
備えた周辺回路とが形成される場合があり、このような
場合、本発明では、前記画素スイッチング用ＴＦＴある
いは前記駆動回路用ＴＦＴの一部に前記ＬＤＤ構造のボ
トム・トップゲート型ＴＦＴが用いられることが好まし
い。

【００２１】本発明において、前記電気光学物質は、例
えば、液晶である。

【００２２】本発明を適用した電気光学装置は、モバイ
ルコンピュータや携帯電話機などといった電子機器に用
いることができる。

【００２３】

【発明の実施の形態】図面を参照して、本発明の実施の
形態を説明する。なお、各図においては、各層や各部材
を図面上で認識可能な程度の大きさとするため、各層や
各部材毎に縮尺を異ならしめてある。

【００２４】［本発明を適用した薄膜半導体装置のＴＦ
Ｔ］まず初めに、図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）
を参照して本発明を適用した薄膜半導体装置のＴＦＴの
構造について説明する。

【００２５】図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）はそ
れぞれ、本発明を適用した薄膜半導体装置のＴＦＴの構
造を示す断面図である。

【００２６】（第１タイプのＬＤＤ構造のボトム・トッ
プゲート型ＴＦＴ）図１（Ａ）に示す薄膜半導体装置に
おいては、基板１０ｄ上に形成された多数のＴＦＴのう
ち、図示したＴＦＴ３０ａは、チャネル形成領域１ｃ′
を構成する半導体膜１ｃの下層側でチャネル形成領域１
ｃ′に対して第１のゲート絶縁膜２ａを介して対向する
第１のゲート電極８ｄと、半導体膜１ｃの上層側でチャ
ネル形成領域１ｃ′に対して第２のゲート絶縁膜２ｂを
介して対向する第２のゲート電極３ｄとを備えるボトム
・トップゲート型薄膜トランジシスタである。また、Ｔ
ＦＴ３０ａは、チャネル形成領域１ｃ′に隣接する低濃
度ソース・ドレイン領域１ｈ、１ｉ、およびこれらの低
濃度ソース・ドレイン領域１ｈ、１ｉに接続する高濃度
ソース・ドレイン領域１ｊ、１ｋを備えるＬＤＤ構造の
ボトム・トップゲート型薄膜トランジスタとして構成さ
れている。

【００２７】ここで、低濃度ソース・ドレイン領域１
ｈ、１ｉは、第２のゲート電極３ｄに対してセルフアラ
イン的に形成されていることにより第２のゲート電極３
ｄの端部に対して第２のゲート絶縁膜２ｂを介して対峙
している。これに対して、高濃度ソース・ドレイン領域
１ｊ、１ｋには、第２のゲート電極３ｄを覆う層間絶縁
膜４のコンタクトホール４ｄ、４ｅを介してソース・ド
レイン電極６ｄ、６ｅが電気的に接続し、かつ、コンタ
クトホール４ｄ、４ｅの開口領域と高濃度ソース・ドレ
イン領域１ｊ、１ｋとは、平面的に概ね重なっている。

【００２８】また、ＴＦＴ３０ａは、第１のゲート電極
８ｄが第２のゲート電極３ｄと比較してチャネル長方向
において長いが、第１のゲート電極８ｄの端部が、第１
のゲート絶縁膜８ａを介して低濃度ソース・ドレイン領
域１ｈ、１ｉに対峙する一方、高濃度ソース・ドレイン
領域１ｊ、１ｋには対峙しない第１タイプのＬＤＤ構造
のボトム・トップゲート型薄膜トランジスタとして構成
されている。

【００２９】このように構成したＬＤＤ構造のボトム・
トップゲート型のＴＦＴ３０ａは、ボトムゲート構造、
およびトップゲート構造の双方を兼ね備えており、チャ
ネル形成領域１ｃ′の上層側および下層側の双方にチャ
ネルが形成される。このため、一方のゲート構造のみを
備えたＬＤＤ構造のＴＦＴと比較してオン電流レベルが
高い。また、トップゲート型のＴＦＴとしてみた場合、
およびボトムゲート型のＴＦＴとしてみた場合のいずれ
においても、ＬＤＤ構造のＴＦＴとして機能するので、
オフリーク電流レベルが低い。

【００３０】（第２タイプのＬＤＤ構造のボトム・トッ
プゲート型ＴＦＴ）図１（Ｂ）に示す薄膜半導体装置に
おいても、ＴＦＴ３０ｂは、チャネル形成領域１ｃ′を
構成する半導体膜１ｃの下層側でチャネル形成領域１
ｃ′に対して第１のゲート絶縁膜２ａを介して対向する
第１のゲート電極８ｄと、半導体膜１ｃの上層側でチャ
ネル形成領域１ｃ′に対して第２のゲート絶縁膜２ｂを
介して対向する第２のゲート電極３ｄとを備えるボトム
・トップゲート型薄膜トランジシスタである。また、Ｔ
ＦＴ３０ａは、チャネル形成領域１ｃ′に隣接する低濃
度ソース・ドレイン領域１ｈ、１ｉ、およびこれらの低
濃度ソース・ドレイン領域１ｈ、１ｉに接続する高濃度
ソース・ドレイン領域１ｊ、１ｋを備えるＬＤＤ構造の
ボトム・トップゲート型薄膜トランジスタとして構成さ
れている。

【００３１】ここで、低濃度ソース・ドレイン領域１
ｈ、１ｉは、第２のゲート電極３ｄに対してセルフアラ
イン的に形成されていることにより第２のゲート電極３
ｄの端部に対して第２のゲート絶縁膜２ｂを介して対峙
している。これに対して、高濃度ソース・ドレイン領域
１ｊ、１ｋには、第２のゲート電極３ｄを覆う層間絶縁
膜４のコンタクトホール４ｄ、４ｅを介してソース・ド
レイン電極６ｄ、６ｅが電気的に接続し、かつ、コンタ
クトホール４ｄ、４ｅの開口領域と高濃度ソース・ドレ
イン領域１ｊ、１ｋとは、平面的に概ね重なっている。

【００３２】また、ＴＦＴ３０は、第１のゲート電極８
ｄが第２のゲート電極３ｄと比較してチャネル長方向に
おいて長く、第１のゲート電極８ｄの端部が第１のゲー
ト絶縁膜８ａを介して高濃度ソース・ドレイン領域１
ｊ、１ｋに対峙する第２タイプのＬＤＤ構造のボトム・
トップゲート型薄膜トランジスタとして構成されてい
る。

【００３３】このように構成したＬＤＤ構造のボトム・
トップゲート型のＴＦＴ３０ｂは、ボトムゲート構造、
およびトップゲート構造の双方を兼ね備えており、チャ
ネル形成領域１ｃ′の上層側および下層側の双方にチャ
ネルが形成される。このため、一方のゲート構造のみを
備えたＬＤＤ構造のＴＦＴと比較してオン電流レベルが
高い。また、トップゲート型のＴＦＴとしてみた場合に
はＬＤＤ構造のＴＦＴとして機能するので、オフリーク
電流レベルが低く、かつ、ボトムゲート型のＴＦＴとし
てみた場合にはセルフアライン構造構造のＴＦＴとして
機能するので、オフリーク電流レベルが低いわりにはオ
ン電流レベルが高い。

【００３４】（別の第１タイプのＬＤＤ構造のボトム・
トップゲート型ＴＦＴ）図１（Ｃ）に示す薄膜半導体装
置に形成されているＴＦＴ３０ｃも、図１（Ａ）を参照
して説明したＴＦＴ３０ａと同様、半導体膜１ｃの下層
側、および上層側に第１のゲート電極８ｄ、および第２
のゲート電極３ｄを備え、かつ、第１のゲート電極８ｄ
の端部が、第１のゲート絶縁膜８ａを介して低濃度ソー
ス・ドレイン領域１ｈ、１ｉに対峙する第１タイプのＬ
ＤＤ構造のボトム・トップゲート型薄膜トランジスタと
して構成されている。

【００３５】但し、ＴＦＴ３０ｃにおいて、低濃度ソー
ス・ドレイン領域１ｈ、１ｉは、第２のゲート電極３ｄ
の端部に対してチャネル長方向の外側にずれた位置に形
成されているため、第２のゲート絶縁膜２ｂを介して第
２のゲート電極３ｄの端部と重なっておらず、第２のゲ
ート絶縁膜２ｂを介して第２のゲート電極３ｄの端部に
対峙しているのはオフセット領域１ｓ、１ｔである。

【００３６】その他の構成は、図１（Ａ）を参照して説
明したＴＦＴ３０ａと同様であるため、共通する機能を
有する部分には同一の符号を付して図示し、それらの説
明を省略する。

【００３７】このように構成したＬＤＤ構造のボトム・
トップゲート型のＴＦＴ３０ａは、ボトムゲート構造、
およびトップゲート構造の双方を兼ね備えており、チャ
ネル形成領域１ｃ′の上層側および下層側の双方にチャ
ネルが形成される。このため、一方のゲート構造のみを
備えたＬＤＤ構造のＴＦＴと比較してオン電流レベルが
高い。また、トップゲート型のＴＦＴとしてみた場合に
はオフセットゲート構造およびＬＤＤ構造の双方を備え
たＴＦＴとして機能し、かつ、ボトムゲート型のＴＦＴ
としてみた場合にはＬＤＤ構造のＴＦＴとして機能す
る。このため、図１（Ａ）を参照して説明したＴＦＴ３
０ａと比較してオフリーク電流レベルが低く、かつ、耐
電圧が高い。

【００３８】（別の第２タイプのＬＤＤ構造のボトム・
トップゲート型ＴＦＴ）図１（Ｄ）に示すＴＦＴ３０ｄ
も、図１（Ｂ）を参照して説明したＴＦＴ３０ｂと同
様、半導体膜１ｃの下層側、および上層側に第１のゲー
ト電極８ｄ、および第２のゲート電極３ｄを備え、か
つ、第１のゲート電極８ｄの端部が、第１のゲート絶縁
膜８ａを介して高濃度ソース・ドレイン領域１ｊ、１ｋ
に対峙する第２タイプのＬＤＤ構造のボトム・トップゲ
ート型薄膜トランジスタとして構成されている。

【００３９】但し、ＴＦＴ３０ｄにおいて、低濃度ソー
ス・ドレイン領域１ｈ、１ｉは、第２のゲート電極３ｄ
の端部に対してチャネル長方向の外側にずれた位置に形
成されているため、第２のゲート絶縁膜２ｂを介して第
２のゲート電極３ｄの端部と重なっておらず、第２のゲ
ート絶縁膜２ｂを介して第２のゲート電極３ｄの端部に
対峙しているのはオフセット領域１ｓ、１ｔである。

【００４０】その他の構成は、図１（Ｂ）を参照して説
明したＴＦＴ３０ｂと同様であるため、共通する機能を
有する部分には同一の符号を付して図示し、それらの説
明を省略する。

【００４１】このように構成したＬＤＤ構造のボトム・
トップゲート型のＴＦＴ３０ｄは、ボトムゲート構造、
およびトップゲート構造の双方を兼ね備えており、チャ
ネル形成領域１ｃ′の上層側および下層側の双方にチャ
ネルが形成される。このため、一方のゲート構造のみを
備えたＬＤＤ構造のＴＦＴと比較してオン電流レベルが
高い。また、トップゲート型のＴＦＴとしてみた場合に
はオフセットゲート構造およびＬＤＤ構造の双方を備え
たＴＦＴとして機能し、かつ、ボトムゲート型のＴＦＴ
としてみた場合にはセルフアライン構造のＴＦＴとして
機能する。このため、図１（Ｂ）を参照して説明したＴ
ＦＴ３０ｂと比較してオフリーク電流レベルが低く、か
つ、耐電圧が高い。

【００４２】［本発明を適用した電気光学装置］次に、
本発明を適用した薄膜半導体装置として、各種構造のＴ
ＦＴを電気光学装置のＴＦＴアレイ基板上に形成した例
を説明する。ここに形成する複数のＴＦＴとしては、図
１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示す各種の構造の
ものを用いることができるが、以下の説明では、画素ス
イッチング用のＴＦＴとして図１（Ａ）を参照して説明
したＴＦＴを用い、Ｎチャネル型の駆動回路用のＴＦＴ
として図１（Ｂ）を参照して説明したＴＦＴを用いた例
を説明する。なお、本発明を適用したＴＦＴなどは、基
本的な構成が図１５、図１６、および図１７を参照した
ものと共通するので、共通する機能を有する部分には同
一の符号を付して説明する。

【００４３】（液晶装置の全体構成）図２（Ａ）、
（Ｂ）はそれぞれ、本発明を適用した液晶装置（電気光
学装置）をその上に形成された各構成要素と共に対向基
板の側から見た平面図、および図２（Ａ）のＨ−Ｈ′断
面図である。

【００４４】図２（Ａ）において、液晶装置１００のＴ
ＦＴアレイ基板１０（薄膜半導体装置）の上には、シー
ル材１０７が対向基板２０の縁に沿うように設けられて
いる。シール材１０７の外側の領域には、データ線駆動
回路１０１および実装端子１０２がＴＦＴアレイ基板１
０の一辺に沿って設けられており、走査線駆動回路１０
４が、この一辺に隣接する２辺に沿って形成されてい
る。

【００４５】走査線に供給される走査信号の遅延が問題
にならないのならば、走査線駆動回路１０４は片側だけ
でも良いことは言うまでもない。また、データ線駆動回
路１０１を画像表示領域１０ａの辺に沿って両側に配列
しても良い。例えば、奇数列のデータ線は画像表示領域
１０ａの一方の辺に沿って配設されたデータ線駆動回路
から画像信号を供給し、偶数列のデータ線は画像表示領
域１０ａの反対側の辺に沿って配設されたデータ線駆動
回路から画像信号を供給するようにしても良い。この様
にデータ線を櫛歯状に駆動するようにすれば、データ線
駆動回路１０１の形成面積を拡張することが出来るた
め、複雑な回路を構成することが可能となる。

【００４６】更にＴＦＴアレイ基板１０の残る一辺に
は、画像表示領域１０ａの両側に設けられた走査線駆動
回路１０４間をつなぐための複数の配線１０５が設けら
れており、更に、額縁１０８の下などを利用して、プリ
チャージ回路や検査回路が設けられることもある。ま
た、対向基板２０のコーナー部の少なくとも１箇所にお
いては、ＴＦＴアレイ基板１０と対向基板２０との間で
電気的導通をとるための上下導通材１０６が形成されて
いる。

【００４７】そして、図２（Ｂ）に示すように、図２
（Ａ）に示したシール材１０７とほぼ同じ輪郭をもつ対
向基板２０がこのシール材１０７によりＴＦＴアレイ基
板１０に固着され、シール材１０７で区画された領域内
に電気光学物質としての液晶５０が封入、保持されてい
る。シール材１０７は、ＴＦＴアレイ基板１０と対向基
板２０とをそれらの周辺で貼り合わせるための光硬化樹
脂や熱硬化性樹脂などからなる接着剤であり、両基板間
の距離を所定値とするためのグラスファイバー、あるい
はガラスビーズ等のギャップ材が配合されている。

【００４８】詳しくは後述するが、ＴＦＴアレイ基板１
０には、画素電極９aがマトリクス状に形成されてい
る。これに対して、対向基板２０には、シール材１０７
の内側領域に遮光性材料からなる額縁１０８が形成され
ている。さらに、対向基板２０には、ＴＦＴアレイ基板
１０に形成されている画素電極９ａの縦横の境界領域と
対向する領域にブラックマトリクス、あるいはブラック
ストライプなどと称せられる遮光膜２３が形成され、そ
の上層側には、ＩＴＯ膜からなる対向電極２１が形成さ
れている。

【００４９】このように形成した液晶装置１００は、投
射型表示装置（液晶プロジェクタ）に使用される場合に
は、３枚の液晶装置１００がＲＧＢ用のライトバルブと
して各々使用され、各液晶装置１００の各々には、ＲＧ
Ｂ色分解用のダイクロイックミラーを介して分解された
各色の光が投射光として各々入射されることになる。従
って、前記した各形態の液晶装置１００にはカラーフィ
ルタが形成されていない。但し、対向基板２０において
各画素電極９ａに対向する領域にＲＧＢのカラーフィル
タをその保護膜とともに形成することにより、後述する
モバイルコンピュータ、携帯電話機、液晶テレビなどと
いった電子機器のカラー表示装置として用いることがで
きる。

【００５０】なお、対向基板２０およびＴＦＴアレイ基
板１０の光入射側の面あるいは光出射側には、使用する
液晶５０の種類、すなわち、ＴＮ（ツイステッドネマテ
ィック）モード、ＳＴＮ（スーパーＴＮ）モード等々の
動作モードや、ノーマリホワイトモード／ノーマリブラ
ックモードの別に応じて、偏光フィルム、位相差フィル
ム、偏光板などが所定の向きに配置される。

【００５１】（液晶装置１００の一般的な構成および動
作）図３は、液晶装置１００の画像表示領域１０aを構
成するためにマトリクス状に形成された複数の画素にお
ける各種素子、配線などの等価回路図である。

【００５２】図３において、液晶装置１００の画像表示
領域１０a（図２を参照）において、マトリクス状に形
成された複数の画素の各々には、画素電極９ａ、および
画素電極９ａを制御するための画素スイッチング用のＴ
ＦＴ３０が形成されており、画素信号を供給するデータ
線６ａが当該ＴＦＴ３０のソースに電気的に接続されて
いる。データ線６ａに書き込む画素信号Ｓ１、Ｓ２・・
・Ｓｎは、この順に線順次に供給する。また、ＴＦＴ３
０のゲートには走査線３ａが電気的に接続されており、
所定のタイミングで、走査線３ａにパルス的に走査信号
Ｇ１、Ｇ２・・・Ｇｍを、この順に線順次で印加するよ
うに構成されている。画素電極９ａは、ＴＦＴ３０のド
レインに電気的に接続されており、スイッチング素子で
あるＴＦＴ３０を一定期間だけそのオン状態とすること
により、データ線６ａから供給される画素信号Ｓ１、Ｓ
２・・・Ｓｎを各画素に所定のタイミングで書き込む。
このようにして画素電極９ａを介して液晶に書き込まれ
た所定レベルの画素信号Ｓ１、Ｓ２、・・・Ｓｎは、後
述する対向基板に形成された対向電極との間で一定期間
保持される。

【００５３】ここで、保持された画素信号がリークする
のを防ぐことを目的に、画素電極９ａと対向電極との間
に形成される液晶容量と並列に蓄積容量７０（キャパシ
タ）を付加することがある。この蓄積容量７０によっ
て、画素電極９ａの電圧は、例えば、ソース電圧が印加
された時間よりも３桁も長い時間だけ保持される。これ
により、電荷の保持特性は改善され、コントラスト比の
高い表示を行うことのできる液晶装置が実現できる。な
お、蓄積容量７０を形成する方法としては、容量を形成
するための配線である容量線３ｂとの間に形成する場
合、あるいは前段の走査線３ａとの間に形成する場合も
いずれであってもよい。

【００５４】（画素等の構成）図４は、データ線、走査
線、画素電極などが形成されたＴＦＴアレイ基板におい
て相隣接する画素の平面図である。図５は、図４のＡ−
Ａ′線に相当する位置で液晶装置を切断したときの断面
図である。

【００５５】図４において、液晶装置１００のＴＦＴア
レイ基板１０上には、マトリクス状に複数の透明な画素
電極９ａ（点線で囲まれた領域）が各画素毎に形成さ
れ、画素電極９ａの縦横の境界領域に沿ってデータ線６
ａ（一点鎖線で示す）、走査線３ａ（実線で示す）、お
よび容量線３ｂ（実線で示す）が形成されている。

【００５６】図５において、ＴＦＴアレイ基板１０の基
体は、石英基板や耐熱性ガラス板などの透明基板１０ｂ
からなり、対向基板２０の基体は、石英基板や耐熱性ガ
ラス板などの透明基板２０ｂからなる。ＴＦＴアレイ基
板１０には画素電極９ａが形成されており、その上側に
は、ラビング処理等の所定の配向処理が施されたポリイ
ミド膜などからなる配向膜１６が形成されている。画素
電極９ａは、たとえばＩＴＯ（ＩｎｄｉｕｍＴｉｎ
Ｏｘｉｄｅ）膜等の透明な導電性膜からなる。また、配
向膜１６は、たとえばポリイミド膜などの有機膜に対し
てラビング処理を行うことにより形成される。なお、対
向基板２０において、対向電極２１の上層側にも、ポリ
イミド膜からなる配向膜２２が形成され、この配向膜２
２も、ポリイミド膜に対してラビング処理が施された膜
である。

【００５７】ＴＦＴアレイ基板１０には、透明基板１０
ｂの表面に下地保護膜１２が形成されているとともに、
その表面側において、画像表示領域１０ａには、各画素
電極９ａに隣接する位置に、各画素電極９ａをスイッチ
ング制御する画素スイッチング用のＴＦＴ３０が形成さ
れている。

【００５８】画素スイッチング用のＴＦＴ３０について
はＮチャネル型およびＰチャネル型のいずれを用いても
よいが、本形態では、Ｎチャネル型のＴＦＴが用いられ
ている。

【００５９】ここに示す画素スイッチング用のＴＦＴ３
０は、以下に説明するように、ボトムゲート構造および
トップゲート構造の双方を備えたボトム・トップゲート
構造のＴＦＴであり、かつ、ボトムゲート構造、および
トップゲート構造のいずれの構造としてみた場合もＬＤ
Ｄ構造を備える第１タイプのボトム・トップゲート構造
のＴＦＴである。

【００６０】本形態において、画素スイッチング用のＴ
ＦＴ３０は、下地保護膜１２の表面に第１のゲート電極
８ａを備えているとともに、その表面には第１のゲート
絶縁膜２ａが形成されている。第１のゲート絶縁膜２ａ
の表面には、半導体膜１ａが形成され、この半導体膜１
ａには、第１のゲート電極８ａ、および走査線３ａ（第
２のゲート電極）からの電界によりチャネルが形成され
るチャネル形成領域１ａ′、低濃度ソース領域１ｂ、低
濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、並びに
高濃度ドレイン領域１ｅが形成されている。また、半導
体膜１ａの上層側には、この半導体膜１ａと走査線３ａ
とを絶縁する第２のゲート絶縁膜２ｂが形成され、走査
線３ａと第１のゲート電極３ａとは、ゲート絶縁膜２
ａ、２ｂに形成されたコンタクトホール（図示せず）を
介して電気的に接続している。このため、第１のゲート
電極３ａには、走査線３ａと同様、走査線駆動回路１０
４（図２を参照）から走査信号が供給される。

【００６１】ここで、低濃度ソース領域１ｂ、および低
濃度ドレイン領域１ｃはいずれも、走査線３ａに対して
セルフアライン的に形成されており、走査線３ａの端部
に対して第２のゲート絶縁膜２ｂを介して対峙してい
る。

【００６２】これに対して、第１のゲート電極８ａは、
走査線３ａと比較してチャネル長方向における寸法が長
いが、それでも、第１のゲート電極８ａの端部は、第１
のゲート絶縁膜２ａを介して、低濃度ソース領域１ｂ、
および低濃度ドレイン領域１ｃに対峙している。

【００６３】また、ＴＦＴ３０の表面側には、シリコン
酸化膜からなる層間絶縁膜４、７が形成されている。層
間絶縁膜４の表面にはデータ線６ａが形成され、このデ
ータ線６ａは、層間絶縁膜４に形成されたコンタクトホ
ール４ｃを介して高濃度ソース領域１ｄに電気的に接続
している。層間絶縁膜７の表面にはＩＴＯ膜からなる画
素電極９ａが形成されている。画素電極９ａは、層間絶
縁膜４、７およびゲート絶縁膜２に形成されたコンタク
トホール７ｃを介して高濃度ドレイン領域１eに電気的
に接続している。この画素電極９ａの表面側にはポリイ
ミド膜からなる配向膜１６が形成されている。

【００６４】本形態では、コンタクトホール４ｃの開口
領域と完全に重なる領域に高濃度ソース領域１ｄが形成
され、コンタクトホール７ｃの開口領域と完全に重なる
領域に高濃度ドレイン領域１ｅが形成されている。

【００６５】また、高濃度ドレイン領域１ｅからの延設
部分１ｆ（下電極）に対しては、ゲート絶縁膜２ａと同
時形成された絶縁膜（誘電体膜）を介して、走査線３ａ
と同層の容量線３ｂが上電極として対向することによ
り、蓄積容量７０が構成されている。

【００６６】このような構成のＴＦＴアレイ基板１０と
対向基板２０とは、画素電極９ａと対向電極２１とが対
面するように配置され、かつ、これらの基板間には、前
記のシール材１０７（図２および図３を参照）により囲
まれた空間内に電気光学物質としての液晶５０が封入さ
れ、挟持されている。液晶５０は、画素電極９ａからの
電界が印加されていない状態で配向膜により所定の配向
状態をとる。液晶５０は、例えば一種または数種のネマ
ティック液晶を混合したものなどからなる。

【００６７】このように構成したＴＦＴアレイ基板１０
において、本形態では、画素スイッチング用のＴＦＴ３
０が、ボトムゲート構造、およびトップゲート構造の双
方を兼ね備えており、チャネル形成領域１ａ′の上層側
および下層側の双方にチャネルが形成される。このた
め、一方のゲート構造のみを備えたＬＤＤ構造のＴＦＴ
と比較してオン電流レベルが高い。

【００６８】また、画素スイッチング用のＴＦＴ３０
は、走査線３ａ（第１のゲート電極）の端部に対して第
２のゲート絶縁膜２ｂを介して対峙する位置に低濃度ソ
ース領域１ｂ、および低濃度ドレイン領域１ｃを備えて
いるため、トップゲート型のＴＦＴとしてみた場合にＬ
ＤＤ構造を備えている。また、画素スイッチング用のＴ
ＦＴ３０は、第１のゲート電極８ａの端部も、第１のゲ
ート絶縁膜２ａを介して、低濃度ソース領域１ｂ、およ
び低濃度ドレイン領域１ｃに対峙しており、ボトムゲー
ト型のＴＦＴとしてみた場合もＬＤＤ構造を備えてい
る。従って、画素スイッチング用のＴＦＴ３０は、オン
電流が大きいので、画像信号を高速に書き込むことがで
き、かつ、オフリーク電流が小さいため、フリッカなど
が発生しない。

【００６９】（相補回路の構成）再び図２において、本
形態の液晶装置１００では、ＴＦＴアレイ基板１０の表
面側のうち、画像表示領域１０ａの周辺領域を利用して
データ線駆動回路１０１および走査線駆動回路１０４が
形成されている。このようなデータ線駆動回路１０１お
よび走査線駆動回路１０４は、基本的には、図６および
図７に示すＮチャネル型のＴＦＴとＰチャネル型のＴＦ
Ｔとによって構成されている。

【００７０】図６は、走査線駆動回路１０４およびデー
タ線駆動回路１０１等の周辺回路を構成する相補回路の
平面図である。図７は、この相補回路を構成するＴＦＴ
を図６のＢ−Ｂ′線で切断したときの断面図である。図
８は、本形態のＴＦＴアレイ基板に形成した相補回路を
構成するＮチャネル型およびＰチャネル型のＴＦＴのソ
ース・ドレイン電流−ゲート電圧特性を示すグラフであ
る。

【００７１】図６および図７において、相補回路６２
は、Ｎチャネル型（第１導電型）のＴＦＴ９０と、Ｐチ
ャネル型（第２導電型）のＴＦＴ８０とから構成されて
いる。これらの駆動回路用のＴＦＴ８０、９０を構成す
る半導体膜６０、６１（輪郭を点線で示す）は、透明基
板１０ｂ上に島状に形成されている。

【００７２】ＴＦＴ８０、９０には、高電位線７１と低
電位線７２がコンタクトホール６３、６４を介して、Ｔ
ＦＴ８０、９０を構成する半導体膜６１、６０のソース
領域に電気的にそれぞれ接続されている。また、入力配
線６６は、後述するゲート電極にそれぞれ接続されてお
り、出力配線６７は、コンタクトホール６８、６９を介
して、ＴＦＴ８０、９０を構成する半導体膜６１、６０
のドレイン領域に電気的にそれぞれ接続されている。

【００７３】このような相補回路６２を構成するＮチャ
ネル型のＴＦＴ９０、およびＰチャネル型のＴＦＴ８０
も、画像表示領域１０ａと同様なプロセスを経て形成さ
れるため、周辺回路領域にも、層間絶縁膜４、７および
第２のゲート絶縁膜２ｂが形成されているなど、基本的
な構成が略共通している。

【００７４】まず、Ｎチャネル型の駆動回路用のＴＦＴ
９０は、下地保護膜１２の表面のうち、チャネル形成領
域９１を構成する半導体膜６０の下層側に第１のゲート
電極８ｂが形成され、第１のゲート電極８ｂａの表面に
は第１のゲート絶縁膜２ａが形成されている。また、半
導体膜６０の表面には第２のゲート絶縁膜２ｂが形成さ
れ、第２のゲート絶縁膜２ｂの表面には第２のゲート電
極６５ｂが形成されている。第１のゲート電極８ｂと第
２のゲート電極６５ｂとは、例えば、図６に示すコンタ
クトホール７４を介して電気的に接続しているので、同
一の信号が供給される。

【００７５】Ｎチャネル型の駆動回路用のＴＦＴ９０に
おいて、半導体膜６０には、第２のゲート電極６５ｂに
対してセルフアライン的に低濃度ソース領域９３、およ
び低濃度ドレイン領域９５が形成され、第２のゲート電
極６５ｂの端部は、第２のゲート絶縁膜２ｂを介して低
濃度ソース領域９３、および低濃度ドレイン領域９５ａ
に対峙している。

【００７６】これに対して、第１のゲート電極８ｂは、
第２のゲート電極６５ｂよりもチャネル長方向における
寸法が長く、第１のゲート電極８ｂの端部は、第１のゲ
ート絶縁膜２ａを介して、高濃度ソース領域９２、およ
び高濃度ドレイン領域９４に対峙している。

【００７７】従って、Ｎチャネル型の駆動回路用のＴＦ
Ｔ９０は、ボトムゲート構造およびトップゲート構造の
双方を備えたボトム・トップゲート構造のＴＦＴであ
り、かつ、トップゲート構造としてみた場合にＬＤＤ構
造を備える一方、ボトムゲート構造としてみた場合にセ
ルフアライン構造を備える第２タイプのＬＤＤ構造のボ
トム・トップゲート構造のＴＦＴである。

【００７８】このように構成したＮ型の駆動回路用のＴ
ＦＴ９０に対して、低電位線７２、および出力配線６７
は、層間絶縁膜４のコンタクトホール６４、６９を介し
てＴＦＴ９０の高濃度ソース領域９２、および高濃度ド
レイン領域９４に電気的に接続しており、本形態では、
コンタクトホール６４の開口領域と概ね重なる領域に高
濃度ソース領域９２が形成され、コンタクトホール６９
の開口領域と概ね重なる領域に高濃度ドレイン領域９４
が形成されている。

【００７９】一方、Ｐチャネル型の駆動回路用のＴＦＴ
８０は、下地保護膜１２の表面のうち、チャネル形成領
域８１を構成する半導体膜６１の下層側に第１のゲート
電極８ｃが形成され、第１のゲート電極８ｃの表面には
第１のゲート絶縁膜２ａが形成されている。また、半導
体膜６１の表面には第２のゲート絶縁膜２ｂが形成さ
れ、第２のゲート絶縁膜２ｂの表面には第２のゲート電
極６５ｃが形成されている。第１のゲート電極８ｃと第
２のゲート電極６５ｃとは、例えば、図６に示すコンタ
クトホール７３を介して電気的に接続しているので、同
一の信号が供給される。

【００８０】Ｐチャネル型の駆動回路用のＴＦＴ８０に
おいて、半導体膜６１には、第２のゲート電極６５ｃに
対してセルフアライン的に高濃度ソース領域８２、およ
び高濃度ドレイン領域８４が形成されている。また、第
１のゲート電極８ｃは、第２のゲート電極６５ｃよりも
チャネル長方向における寸法が長く、第１のゲート電極
８ｃの端部は、第１のゲート絶縁膜２ａを介して、高濃
度ソース領域８２、および高濃度ドレイン領域８４に対
峙している。

【００８１】従って、Ｐチャネル型の駆動回路用のＴＦ
Ｔ８０は、ボトムゲート構造およびトップゲート構造の
双方を備えたボトム・トップゲート構造のＴＦＴであ
り、かつ、トップゲート構造およびボトムゲート構造の
いずれの構造としてみた場合もセルフアライン構造を備
えている。

【００８２】このように構成した相補回路６２におい
て、本形態では、Ｎチャネル型の駆動回路用のＴＦＴ９
０、およびＰチャネル型の駆動回路用のＴＦＴ８０は、
いずれもボトムゲート構造、およびトップゲート構造の
双方を兼ね備えているため、チャネル形成領域８１、９
１の上層側および下層側にチャネルが形成されるので、
オン電流レベルが全体的に高い。

【００８３】また、Ｎチャネル型の駆動回路用のＴＦＴ
９０では、ボトムゲート構造としてみた場合にセルフア
ライン構造の電気的特性を示すが、トップゲート構造と
してみた場合にＬＤＤ構造構造の電気的特性を示す。こ
れに対して、Ｐチャネル型の駆動回路用のＴＦＴ８０で
は、トップゲート構造およびボトムゲート構造のいずれ
の構造としてみた場合でもセルフアライン構造の電気的
特性を示す。このため、Ｐチャネル型の駆動回路用のＴ
ＦＴ８０のオン電流レベルをＮチャネル型の駆動回路用
のＴＦＴ９０のオン電流レベルにまで高めることができ
る。それ故、正孔が電子よりも易動度が低くても、図８
に実線Ｌ９で示すＮチャネル型の駆動回路用のＴＦＴ９
０のオン電流レベルと、図８に一点鎖線Ｌ８で示すＰチ
ャネル型の駆動回路用のＴＦＴ８０のオン電流レベルと
を比較すればわかるよように、ＴＦＴ８０、９０のオン
電流レベルが等しい。よって、Ｎチャネル型の駆動回路
用のＴＦＴ９０のオン電流レベルと、Ｐチャネル型の駆
動回路用のＴＦＴ８０のオン電流レベルのバランスがと
れているので、相補回路６２では誤動作が発生しにく
い。

【００８４】（ＴＦＴアレイ基板の製造方法）図９〜図
１２はいずれも、本形態のＴＦＴアレイ基板１０の製造
方法を示す工程断面図である。

【００８５】本形態では、まず、図９（Ａ）に示すよう
に、超音波洗浄等により清浄化したガラス製等の透明基
板１０ｂを準備した後、基板温度が１５０℃〜４５０℃
の温度条件下で、透明基板１０ｂの全面に、下地保護膜
１２を形成するためのシリコン酸化膜からなる絶縁膜を
プラズマＣＶＤ法により３００ｎｍ〜５００ｎｍの厚さ
に形成する。このときの原料ガスとしては、たとえばモ
ノシランと笑気ガスとの混合ガスやＴＥＯＳと酸素、あ
るいはジシランとアンモニアを用いることができる。

【００８６】次に、図９（Ｂ）に示すように、基板１０
ｂの表面全体に、第１のゲート電極８ａ、８ｂ、８ｃを
形成するためのアルミニウム、タングステン、モリブデ
ン、タンタルなどの導電膜８を形成した後、フォトリソ
グラフィ技術を用いて導電膜８の表面にレジストマスク
４０１を形成する。次に、レンジストマスク４０１の開
口部から導電膜８をエッチングして、図９（Ｃ）に示す
ように、第１のゲート電極８ａ、８ｂ、８ｃを形成した
後、レジストマスク４０１を除去する。

【００８７】次に、図９（Ｄ）に示すように、ＣＶＤ法
などを用いて、第１のゲート電極８ａ、８ｂ、８ｃの表
面側にシリコン酸化膜からなる第１のゲート絶縁膜２ａ
を形成する。

【００８８】次に、図１０（Ｅ）に示すように、基板温
度が１５０℃〜４５０℃の温度条件下で、透明基板１０
ｂの全面に、非晶質シリコン膜からなる半導体膜１をプ
ラズマＣＶＤ法により３０ｎｍ〜１００ｎｍの厚さに形
成する。このときの原料ガスとしては、たとえばジシラ
ンやモノシランを用いることができる。次に、半導体膜
１に対してレーザ光を照射してレーザアニールを施す。
その結果、アモルファスの半導体膜１は、一度溶融し、
冷却固化過程を経て結晶化する。この際には、各領域へ
のレーザ光の照射時間が非常に短時間であり、かつ、照
射領域も基板全体に対して局所的であるため、基板全体
が同時に高温に熱せられることがない。それ故、透明基
板１０としてガラス基板などを用いても熱による変形や
割れ等が生じない。

【００８９】次に、図１０（Ｆ）に示すように、フォト
リソグラフィ技術を用いて半導体膜１の表面にレジスト
マスク４０２を形成する。次に、レジストマスク４０２
の開口部から半導体膜１をエッチングして、図１０
（Ｇ）に示すように、画素スイッチング用のＴＦＴ３０
を構成する半導体膜１ａと、駆動回路用のＴＦＴ８０、
９０を構成する半導体膜６１、６０とを島状に形成した
後、レジストマスク４０２を除去する。

【００９０】次に、図１０（Ｈ）に示すように、ＣＶＤ
法などを用いて、半導体膜１ａ、６０、６１の表面にシ
リコン酸化膜からなる第２のゲート絶縁膜２ｂを形成す
る。なお、図示を省略するが、この工程の後、半導体膜
１ａの延設部分１ｆに不純物イオンを打ち込んで、容量
線３ｂとの間に蓄積容量７０を構成するための下電極を
形成する。

【００９１】次に、図示を省略するが、ゲート絶縁膜２
ａ、２ｂに対してゲート電極８ａ、８ｂ、８ｃに届くコ
ンタクトホール７３、７４（図６を参照）する。

【００９２】次に、図１１（Ｉ）に示すように、透明基
板１０ｂの表面全体に、走査線３ａ、容量線３ｂ、およ
び第２のゲート電極６５ｂ、６５ｃを形成するためのア
ルミニウム、タングステン、モリブデン、タンタルなど
の導電膜３を形成した後、フォトリソグラフィ技術を用
いて導電膜３の表面にレジストマスク４０３を形成す
る。

【００９３】次に、レジストマスク４０３の開口部から
導電膜３をエッチングして、図１１（Ｊ）に示すよう
に、走査線３ａ、容量線３ｂ、および第２のゲート電極
６５ｂ、６５ｃを形成した後、レジストマスク４０３を
除去する。その結果、蓄積容量７０が形成される。ま
た、走査線３ａ、および第２のゲート電極６５ｂ、６５
ｃは、図６に示すコンタクトホール７３、７４などを介
して第１のゲート電極８ａ、８ｂ、８ｃに電気的に接続
することになる。

【００９４】次に、図１１（Ｋ）に示すように、Ｎチャ
ネル型のＴＦＴ３０、９０を形成するための半導体膜１
ａ、６０を覆うレジストマスク４１３を形成し、この状
態で、Ｐチャネル型の駆動回路用のＴＦＴ８０を構成す
る半導体膜６１に対して、高濃度Ｐ型の不純物イオン
（ボロンイオン）を約０．１×１０¹⁵／ｃｍ²〜約１０
×１０¹⁵／ｃｍ²のドーズ量で打ち込み、高濃度ソース
領域８２、および高濃度ドレイン領域８４を形成した
後、レジストマスク４１３を除去する。

【００９５】ここで、Ｐチャネル型の駆動回路用のＴＦ
Ｔ８０では、ゲート電極６５ｃをマスクとして不純物が
導入されるので、高濃度ソース領域８２、および高濃度
ドレイン領域８４は、第２のゲート電極６５ｃに対して
セルフアライン的に形成される。また、ゲート電極６５
ｃの真下に位置しているため、不純物イオンが導入され
なかった部分は半導体膜６１のままのチャネル形成領域
８１となる。

【００９６】次に、図１１（Ｌ）に示すように、Ｐチャ
ネル型の駆動回路用のＴＦＴ８０を形成するための半導
体膜６１を覆うレジストマスク４１４を形成し、この状
態で、Ｎチャネル型のＴＦＴ３０、９０を形成するため
の半導体膜１ａ、６０に対して、走査線３ａおよび第２
のゲート電極６５ｂをマスクとして、約０．１×１０ ¹³
／ｃｍ²〜約１０×１０¹³／ｃｍ²のドーズ量で低濃度Ｎ
型の不純物イオン（リンイオン）を打ち込んで、走査線
３ａおよび第２のゲート電極６５ｂに対してセルフアラ
イン的に不純物濃度が約１×１０¹⁹／ｃｍ³以下の低濃
度ソース領域１ｂ、９３、および低濃度ドレイン領域１
ｃ、９５を形成した後、レジストマスク４１４を除去す
る。

【００９７】ここで、走査線３ａおよび第２のゲート電
極６５ｂの真下に位置しているため、不純物イオンが導
入されなかった部分は半導体膜１ａ、６０のままのチャ
ネル形成領域１ａ′、９１となる。

【００９８】ここに示す例では、走査線３ａおよび第２
のゲート電極６５ｂをマスクにして不純物を導入した
が、走査線３ａ、および第２のゲート電極６５ｂを広め
に覆うマスクを形成し、このマスクの開口部から不純物
を導入すれば、図１（Ｃ）、（Ｄ）を参照して説明した
オフセットゲート構造のＴＦＴ３０ｃ、３０ｄのよう
に、走査線３ａ、および第２のゲート電極６５ｂの端部
に対してチャネル長方向の外側にずれた位置に低濃度ソ
ース領域１ｂ、９３、および低濃度ドレイン領域１ｃ、
９５を形成することができる。

【００９９】次に、図１１（Ｍ）に示すように、透明基
板１０ｂの表面全体に、シリコン酸化膜などからなる層
間絶縁膜４を形成した後、フォトリソグラフィ技術を用
いて層間絶縁膜４の表面にレジストマスクを形成し、こ
のレジストマスクの開口部から層間絶縁膜４をエッチン
グして、コンタクトホール４ｃ、７ｃ、６３、６４、６
８、６９をそれぞれ形成した後、レジストマスクを除去
する。

【０１００】次に、図１２（Ｎ）に示すように、Ｐチャ
ネル型の駆動回路用のＴＦＴ８０を形成するための半導
体膜６１を覆うレジストマスク４１５を形成し、この状
態で、Ｎチャネル型のＴＦＴ３０、９０を形成するため
の半導体膜１ａ、６０に対して、コンタクトホール４
ｃ、７ｃ、６４、６９から約０．１×１０¹⁵／ｃｍ²〜
約１０×１０¹⁵／ｃｍ²のドーズ量で高濃度Ｎ型の不純
物イオン（リンイオン）を打ち込んで、高濃度ソース領
域１ｄ、９２、および高濃度ドレイン領域１ｅ、９４を
形成した後、レジストマスク４１５を除去する。

【０１０１】次に、図１２（Ｏ）に示すように、透明基
板１０ｂの表面全体に、データ線６ａ（ソース電極）な
どを構成するためのアルミニウム膜などを５００ｎｍ〜
１０００ｎｍの厚さに形成した後、フォトリソグラフィ
技術を用いてアルミニウム膜の表面にレジストマスクを
形成し、このレジストマスクの開口部からアルミニウム
膜をエッチングして、データ線６ａ、高電位線７１、低
電位線７２、入力配線６６（図５を参照）、出力配線６
７を形成した後、レジストマスクを除去する。その結
果、周辺回路領域では、Ｐチャネル型およびＮチャネル
型のＴＦＴ８０、９０が完成する。

【０１０２】次に、図１２（Ｐ）に示すように、シリコ
ン酸化膜などからなる層間絶縁膜７を形成した後、フォ
トリソグラフィ技術を用いて層間絶縁膜７の表面にレジ
ストマスクを形成し、このレジストマスクの開口部から
層間絶縁膜７をエッチングして、コンタクトホール７ｃ
を貫通させた後、レジストマスクを除去する。

【０１０３】次に、図１２（Ｑ）に示すように、透明基
板１０ｂの表面全体に、ＩＴＯ膜９などの透明導電膜を
形成した後、フォトリソグラフィ技術を用いてＩＴＯ膜
９の表面にレジストマスク４１７を形成する。次に、レ
ジストマスク４１７の開口部からＩＴＯ膜９をエッチン
グして、図５に示すように、画素電極９ａを形成した
後、レジストマスク４１７を除去する。その結果、画素
スイッチング用のＴＦＴ３０が完成する。

【０１０４】しかる後に、図５に示すように、配向膜１
６を形成する。その結果、ＴＦＴアレイ基板１０が完成
する。

【０１０５】［その他の実施の形態］なお、上記形態で
は、ＴＦＴアレイ基板１０に対して、図１（Ａ）に示す
第１タイプのＬＤＤ構造のボトム・トップゲート型ＴＦ
Ｔを画素スイッチング用のＴＦＴ３０として形成し、第
２タイプのＬＤＤ構造のボトム・トップゲート型ＴＦＴ
をＮチャネル型の駆動回路用のＴＦＴ９０として形成
し、セルフアライン構造のＴＦＴをＰチャネル型の駆動
回路用のＴＦＴ８０として形成したが、このような組み
合わせに限らず、図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）
に示すＬＤＤ構造、さらにはオフセットゲート構造のボ
トム・トップゲート型ＴＦＴを種々の組み合わせて用い
てもよい。

【０１０６】また、ＬＤＤ構造、さらにはオフセット構
造のボトム・トップゲート型ＴＦＴを形成する際、上記
形態では、層間絶縁膜のコンタクトホールから高濃度の
不純物を導入して高濃度ソース・ドレイン領域を形成し
たが、レジストマスクの開口部から高濃度不純物を導入
して高濃度ソース・ドレイン領域を形成してもよい。

【０１０７】また、上記形態では、薄膜半導体装置とし
て、アクティブマトリクス型の液晶装置に用いるＴＦＴ
アレイ基板を例に説明したが、液晶以外の電気光学物質
を用いた電気光学装置、例えば、有機エレクトロルミネ
ッセンス表示装置に用いるＴＦＴアレイ基板、あるいは
電気光学装置以外の薄膜半導体装置の製造などに本発明
を適用してもよい。

【０１０８】［電子機器への適用］次に、本発明を適用
した液晶装置１００（電気光学装置）を備えた電子機器
の一例を、図１３、図１４（Ａ）、（Ｂ）を参照して説
明する。

【０１０９】図１３は、上記の各形態に係る電気光学装
置と同様に構成された液晶装置１００を備えた電子機器
の構成をブロック図である。図１４（Ａ）、（Ｂ）はそ
れぞれ、本発明に係る液晶装置を用いた電子機器の一例
としてのモバイル型のパーソナルコンピュータの説明
図、および携帯電話機の説明図である。

【０１１０】図１３において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、駆動回路１
００４、液晶装置１００、クロック発生回路１００８、
および電源回路１０１０を含んで構成される。表示情報
出力源１０００は、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅ
ｍｏｒｙ）、ＲＡＭ（ＲａｎｄａｍＡｃｃｅｓｓＭｅ
ｍｏｒｙ）、光ディスクなどのメモリ、テレビ信号の画
信号を同調して出力する同調回路などを含んで構成さ
れ、クロック発生回路１００８からのクロックに基づい
て、所定フォーマットの画像信号を処理して表示情報処
理回路１００２に出力する。この表示情報出力回路１０
０２は、たとえば増幅・極性反転回路、相展開回路、ロ
ーテーション回路、ガンマ補正回路、あるいはクランプ
回路等の周知の各種処理回路を含んで構成され、クロッ
ク信号に基づいて入力された表示情報からデジタル信号
を順次生成し、クロック信号ＣＬＫとともに駆動回路１
００４に出力する。駆動回路１００４は、液晶装置１０
０を駆動する。電源回路１０１０は、上述の各回路に所
定の電源を供給する。なお、液晶装置１００を構成する
ＴＦＴアレイ基板の上に駆動回路１００４を形成しても
よく、それに加えて、表示情報処理回路１００２もＴＦ
Ｔアレイ基板の上に形成してもよい。

【０１１１】このような構成の電子機器としては、投射
型液晶表示装置（液晶プロジェクタ）、マルチメディア
対応のパーソナルコンピュータ（ＰＣ）、およびエンジ
ニアリング・ワークステーション（ＥＷＳ）、ページ
ャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビ
ューファインダ型またはモニタ直視型のビデオテープレ
コーダ、電子手帳、電子卓上計算機、カーナビゲーショ
ン装置、ＰＯＳ端末、タッチパネルなどを挙げることが
できる。

【０１１２】すなわち、図１４（Ａ）に示すように、パ
ーソナルコンピュータ１８０は、キーボード１８１を備
えた本体部１８２と、液晶表示ユニット１８３とを有す
る。液晶表示ユニット１８３は、前述した液晶装置１０
０を含んで構成される。

【０１１３】また、図１４（Ｂ）に示すように、携帯電
話機１９０は、複数の操作ボタン１９１と、前述した液
晶装置１００からなる表示部とを有している。

【０１１４】

【発明の効果】以上説明したように、本発明において、
ＬＤＤ構造及びオフセット構造のボトム・トップゲート
型ＴＦＴは、ボトムゲート構造、およびトップゲート構
造の双方を兼ね備えており、チャネル形成領域の上層側
および下層側の双方にチャネルが形成される。このた
め、一方のゲート構造のみを備えたＬＤＤ構造或いはオ
フセット構造のＴＦＴと比較してオン電流レベルが高
い。また、トップゲート型のＴＦＴとしてみた場合にＬ
ＤＤ構造或いはオフセット構造のＴＦＴとして機能する
ので、オフリーク電流レベルも低い。従って、ＬＤＤ構
造或いはオフセット構造のボトム・トップゲート型ＴＦ
Ｔを画素スイッチング用のＴＦＴとして用いれば、オン
電流が大きいので、画像信号を高速に書き込むことがで
き、かつ、オフリーク電流が小さいため、フリッカなど
が発生しない。また、ＬＤＤ構造或いはオフセット構造
のボトム・トップゲート型ＴＦＴは、一方のゲート構造
のみを備えたＬＤＤ構造或いはオフセット構造のＴＦＴ
と比較してオン電流レベルが高いので、他の構造のＴＦ
Ｔと組み合わせて相補回路を構成したとき、導電型の異
なるＴＦＴの間のオン電流レベルのバランスを最適化で
きるので、動作マージンを広くすることができ、相補回
路の誤動作を防止することができる。

【図面の簡単な説明】

【図１】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）はそれぞれ、
本発明を適用した薄膜半導体装置のＴＦＴの構造を示す
断面図である。

【図２】（Ａ）、（Ｂ）はそれぞれ、本発明を適用した
液晶装置をその上に形成された各構成要素と共に対向基
板の側から見た平面図、および図２（Ａ）のＨ−Ｈ′断
面図である。

【図３】図２に示すＴＦＴアレイ基板に形成された複数
の画素の等価回路図である

【図４】図２に示すＴＦＴアレイ基板に形成された各画
素の構成を示す平面図である。

【図５】図２に示す液晶装置を図４のＡ−Ａ′線に相当
する位置で切断したときの断面図である。

【図６】図２に示す駆動回路に形成した相補回路の平面
図である。

【図７】図６に示すＢ−Ｂ′線に相当する位置で相補回
路を切断したときの断面図である。

【図８】本発明を適用したＴＦＴアレイ基板に形成した
相補回路を構成するＮチャネル型およびＰチャネル型の
ＴＦＴのソース・ドレイン電流−ゲート電圧特性を示す
グラフである。

【図９】（Ａ）ないし（Ｄ）は、本発明に係るＴＦＴア
レイ基板の製造方法を示す工程断面図である。

【図１０】（Ｅ）ないし（Ｈ）は、本発明に係るＴＦＴ
アレイ基板の製造方法を示す工程断面図である。

【図１１】（Ｉ）ないし（Ｍ）は、本発明に係るＴＦＴ
アレイ基板の製造方法を示す工程断面図である。

【図１２】（Ｎ）ないし（Ｑ）は、本発明に係るＴＦＴ
アレイ基板の製造方法を示す工程断面図である。

【図１３】本発明に係る液晶装置を用いた電子機器の回
路構成を示すブロック図である。

【図１４】（Ａ）、（Ｂ）はそれぞれ、本発明に係る液
晶装置を用いた電子機器の一例としてのモバイル型のパ
ーソナルコンピュータの説明図、および携帯電話機の説
明図である。

【図１５】従来のＴＦＴアレイ基板に形成した画素スイ
ッチング用ＴＦＴの構成を示す断面図である。

【図１６】従来のＴＦＴアレイ基板に形成した相補回路
の断面図である。

【図１７】従来のＴＦＴアレイ基板に形成した相補回路
を構成するＮチャネル型およびＰチャネル型のＴＦＴの
ソース・ドレイン電流−ゲート電圧特性を示すグラフで
ある。

【符号の説明】

１ａ、６０、６１半導体膜１ａ′、１ｃ、８１、９１チャネル形成領域１ｂ、９５低濃度ソース領域１ｃ、９３低濃度ドレイン領域１ｄ、８２、９２高濃度ソース領域１ｅ、８４、９４高濃度ドレイン領域１ｈ、１ｉ低濃度ソース・ドレイン領域１ｊ、１ｋ高濃度ソース・ドレイン領域２ａ第１のゲート絶縁膜２ｂ第２のゲート絶縁膜３ａ走査線（第２のゲート電極）６ａデータ線８ａ、８ｂ、８ｃ、８ｄ第１のゲート電極１０ＴＦＴアレイ基板（薄膜半導体装置）１０ｂＴＦＴアレイ基板の基体としての透明基板１０ｃ基板３０画素スイッチング用のＴＦＴ３０ａ、３０ｂ、３０ｃ、３０ｄＴＦＴ６２相補回路６５ｂ、６５ｃ、６５ｄ第２のゲート電極８０Ｐチャネル型の駆動回路用のＴＦＴ９０Ｎチャネル型の駆動回路用のＴＦＴ１００液晶装置（電気光学装置）

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６１２Ｂ６１７ＡＦターム(参考） 2H092 GA59 JA25 JA26 KA18 MA07 MA14 MA41 NA01 NA21 NA22 5C094 AA21 BA03 BA43 CA19 DA15 EA04 EA05 EA07 5F110 AA06 AA07 BB02 BB04 DD02 DD03 DD13 EE03 EE04 EE25 EE30 FF02 FF29 GG02 GG13 GG25 GG45 HJ01 HJ04 HJ13 HL03 HL07 HM14 HM15 NN02 NN03 NN23 NN73 PP03 QQ11

Claims

【特許請求の範囲】

【請求項１】複数の薄膜トランジスタが基板上に形成
された薄膜半導体装置において、前記複数の薄膜トランジスタには、チャネル形成領域の
下層側に当該チャネル形成領域に対して第１のゲート絶
縁膜を介して対向する第１のゲート電極と、当該チャネ
ル形成領域の上層側に当該チャネル形成領域に対して第
２のゲート絶縁膜を介して対向する第２のゲート電極と
を備える複数のボトム・トップゲート型薄膜トランジシ
スタが含まれ、当該複数のボトム・トップゲート型薄膜トランジスタに
は、前記チャネル形成領域に隣接する低濃度ソース・ド
レイン領域、および該低濃度ソース・ドレイン領域に接
続する高濃度ソース・ドレイン領域を備えるＬＤＤ構造
のボトム・トップゲート型薄膜トランジスタが含まれて
いることを特徴とする薄膜半導体装置。
【請求項２】請求項１において、前記ＬＤＤ構造のボ
トム・トップゲート型薄膜トランジスタの低濃度ソース
・ドレイン領域は、前記第２のゲート電極に対してセル
フアライン的に形成されていることにより当該第２のゲ
ート電極の端部に対して前記第２のゲート絶縁膜を介し
て対峙していることを特徴とする薄膜半導体装置。
【請求項３】請求項１において、前記ＬＤＤ構造のボ
トム・トップゲート型薄膜トランジスタの低濃度ソース
・ドレイン領域は、前記第２のゲート電極の端部に対し
てチャネル長方向の外側にずれた位置に形成されている
ことにより、前記第２のゲート絶縁膜を介して前記第２
のゲート電極の端部と重なっていないことを特徴とする
薄膜半導体装置。
【請求項４】請求項１ないし３のいずれかにおいて、
前記ＬＤＤ構造のボトム・トップゲート型薄膜トランジ
スタは、前記第１のゲート電極が前記第２のゲート電極
と比較してチャネル長方向において長いことを特徴とす
る薄膜半導体装置。
【請求項５】請求項４において、前記複数のＬＤＤ構
造のボトム・トップゲート型薄膜トランジスタには、前
記第１のゲート電極の端部が前記第１のゲート絶縁膜を
介して前記低濃度ソース・ドレイン領域に対峙する一
方、前記高濃度ソース・ドレイン領域には対峙しない第
１タイプのＬＤＤ構造のボトム・トップゲート型薄膜ト
ランジスタが含まれていることを特徴とする薄膜半導体
装置。
【請求項６】請求項４または５において、前記複数の
ＬＤＤ構造のボトム・トップゲート型薄膜トランジスタ
には、前記第１のゲート電極の端部が前記第１のゲート
絶縁膜を介して前記高濃度ソース・ドレイン領域に対峙
する第２タイプのＬＤＤ構造のボトム・トップゲート型
薄膜トランジスタが含まれていることを特徴とする薄膜
半導体装置。
【請求項７】請求項１ないし６のいずれかにおいて、
前記ＬＤＤ構造のボトム・トップゲート型薄膜トランジ
スタでは、高濃度ソース・ドレイン領域に対して当該高
濃度ソース・ドレン領域を覆う層間絶縁膜のコンタクト
ホールを介して電極が接続し、かつ、当該コンタクトホ
ールの開口領域と前記高濃度ソース・ドレイン領域とが
平面的に概ね重なっていることを特徴とする薄膜半導体
装置。
【請求項８】請求項１ないし７のいずれかに規定する
薄膜半導体装置が、電気光学物質を保持するＴＦＴアレ
イ基板として用いられ、当該ＴＦＴアレイ基板では、画素スイッチング用薄膜ト
ランジスタおよび画素電極を備えた画素がマトリクス状
に形成された画像表示領域と、画像表示領域の外周側に
駆動回路用薄膜トランジスタを備えた周辺回路とが形成
されているとともに、前記画素スイッチング用薄膜トラ
ンジスタあるいは前記駆動回路用薄膜トランジスタの一
部に前記ＬＤＤ構造のボトム・トップゲート型薄膜トラ
ンジスタが用いられていることを特徴とする電気光学装
置。
【請求項９】請求項８において、前記電気光学物質は
液晶であることを特徴とする電気光学装置。
【請求項１０】請求項９に規定する電気光学装置を用
いたことを特徴とする電子機器。
【請求項１１】複数の薄膜トランジスタが基板上に形
成された薄膜半導体装置の製造方法において、前記複数の薄膜トランジスタに含まれる薄膜トランジシ
タとして、チャネル形成領域の下層側に当該チャネル形
成領域に対して第１のゲート絶縁膜を介して対向する第
１のゲート電極と、当該チャネル形成領域の上層側に当
該チャネル形成領域に対して第２のゲート絶縁膜を介し
て対向する第２のゲート電極とを備える複数のボトム・
トップゲート型薄膜トランジシスタを形成するととも
に、当該複数のボトム・トップゲート型薄膜トランジスタに
含まれる薄膜トランジシタとして、前記チャネル形成領
域に隣接する低濃度ソース・ドレイン領域、および該低
濃度ソース・ドレイン領域に接続する高濃度ソース・ド
レイン領域を備えるＬＤＤ構造のボトム・トップゲート
型薄膜トランジスタを形成することを特徴とする薄膜半
導体装置の製造方法。
【請求項１２】請求項１１において、前記ＬＤＤ構造
のボトム・トップゲート型薄膜トランジスタの低濃度ソ
ース・ドレイン領域を形成する際には、前記第２のゲー
ト電極をマスクにして半導体膜に不純物を導入すること
により、当該低濃度ソース・ドレイン領域を前記第２の
ゲート電極の端部に対して前記第２のゲート絶縁膜を介
して対峙する位置に形成することを特徴とする薄膜半導
体装置の製造方法。
【請求項１３】請求項１１において、前記ＬＤＤ構造
のボトム・トップゲート型薄膜トランジスタの低濃度ソ
ース・ドレイン領域を形成する際には、前記第２のゲー
ト電極を広めに覆うマスクの開口部から半導体膜に不純
物を導入することにより、当該低濃度ソース・ドレイン
領域を前記第２のゲート電極の端部に対して前記第２の
ゲート絶縁膜を介して重ならない位置に形成することを
特徴とする薄膜半導体装置の製造方法。
【請求項１４】請求項１１ないし１３のいずれかにお
いて、前記ＬＤＤ構造のボトム・トップゲート型薄膜ト
ランジスタを形成する際、前記第１のゲート電極を前記
第２のゲート電極と比較してチャネル長方向の寸法を長
くしておくことを特徴とする薄膜半導体装置の製造方
法。
【請求項１５】請求項１４において、前記複数のＬＤ
Ｄ構造のボトム・トップゲート型薄膜トランジスタに含
まれる薄膜トランジスタとして、前記第１のゲート電極
の端部が前記第１のゲート絶縁膜を介して前記低濃度ソ
ース・ドレイン領域に対峙する一方、前記高濃度ソース
・ドレイン領域には対峙しない第１タイプのＬＤＤ構造
のボトム・トップゲート型薄膜トランジスタを形成する
ことを特徴とする薄膜半導体装置の製造方法。
【請求項１６】請求項１４または１５において、前記
複数のＬＤＤ構造のボトム・トップゲート型薄膜トラン
ジスタに含まれる薄膜トランジスタとして、前記第１の
ゲート電極の端部が前記第１のゲート絶縁膜を介して前
記高濃度ソース・ドレイン領域に対峙する第２タイプの
ＬＤＤ構造のボトム・トップゲート型薄膜トランジスタ
を形成することを特徴とする薄膜半導体装置の製造方
法。
【請求項１７】請求項１１ないし１６のいずれかにお
いて、前記ＬＤＤ構造のボトム・トップゲート型薄膜ト
ランジスタを形成する際、前記第２のゲート電極を覆う
層間絶縁膜を形成した後、該層間絶縁膜にコンタクトホ
ールを形成し、しかる後、当該コンタクトホールから高
濃度の不純物を導入して当該ＬＤＤ構造のボトム・トッ
プゲート型薄膜トランジスタの高濃度ソース・ドレイン
領域を形成することを特徴とする薄膜半導体装置の製造
方法。
【請求項１８】請求項１１ないし１７のいずれかに規
定する薄膜半導体装置を、電気光学物質を保持するＴＦ
Ｔアレイ基板として形成するとともに、当該ＴＦＴアレイ基板に対して、画素スイッチング用薄
膜トランジスタおよび画素電極を備えた画素がマトリク
ス状に形成された画像表示領域と、画像表示領域の外周
側に駆動回路用薄膜トランジスタを備えた周辺回路とを
形成する際、前記画素スイッチング用薄膜トランジス
タ、あるいは前記駆動回路用薄膜トランジスタの一部と
して前記ＬＤＤ構造のボトム・トップゲート型薄膜トラ
ンジスタを形成することを特徴とする電気光学装置の製
造方法。