JP5261979B2 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP5261979B2
JP5261979B2 JP2007130279A JP2007130279A JP5261979B2 JP 5261979 B2 JP5261979 B2 JP 5261979B2 JP 2007130279 A JP2007130279 A JP 2007130279A JP 2007130279 A JP2007130279 A JP 2007130279A JP 5261979 B2 JP5261979 B2 JP 5261979B2
Authority
JP
Japan
Prior art keywords
image display
substantially transparent
thin film
color filter
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007130279A
Other languages
English (en)
Other versions
JP2008286911A (ja
Inventor
学 伊藤
ちひろ 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2007130279A priority Critical patent/JP5261979B2/ja
Priority to US12/120,120 priority patent/US7907224B2/en
Publication of JP2008286911A publication Critical patent/JP2008286911A/ja
Application granted granted Critical
Publication of JP5261979B2 publication Critical patent/JP5261979B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

本発明は、画像表示装置に関し、特に半導体回路とカラーフィルタとの位置合わせが容易かつ信頼性に優れる画像表示装置に関する。
一般に電子デバイスの駆動用トランジスタとして、アモルファスシリコンや多結晶シリコン等を用いた薄膜トランジスタが用いられてきた。しかしながら、アモルファスシリコンや多結晶シリコンは不透明であり、また可視光領域において光感度を持つため、遮光膜が必要となる。そのため薄膜トランジスタやその配線等の半導体回路（以下、半導体回路と呼ぶ。）は視認性を害するためディスプレイ観察側から見て画像表示要素の裏側に設置されてきた。
反射型液晶表示装置や電気泳動表示装置等の反射型の表示装置のカラー化においては一般的にはカラーフィルタが用いられるが、上記の理由により、カラーフィルタと薄膜トランジスタ基板の間に液晶封入層や電気泳動粒子層が形成される。しかしながら、この位置にカラーフィルタおよび半導体回路基板が形成されると、例えば液晶の場合は、液晶を封入した後、半導体回路とカラーフィルタとを位置合わせする必要があり、高い精度を得るためには困難が伴い、コスト上昇や歩留まり低下の原因となっている。そのため、透明な半導体回路を直接カラーフィルタ上に形成することで、位置合わせが容易な表示装置を実現するため研究開発がなされている。
上記のディスプレイ構造を取ることでカラーフィルタと半導体回路との位置合わせは容易になる。しかしながらこの構造では視認側から見て半導体回路が画像表示要素の表側に存在するため、太陽光など外光が半導体回路に直接当たると薄膜トランジスタが誤動作する恐れがある。実際、酸化物半導体は透明であってもバンドギャップが３．０ｅＶ〜３．５ｅＶ程度であることが多く、バンドギャップがこの範囲であると太陽光などの照射により半導体活性層に光電流が流れ薄膜トランジスタが誤作動することが分かった。そのため上記ディスプレイ構造では屋外など非常に明るい所では画像表示に問題が生じることが分かった。なお、この種の画像表示装置については、例えば下記非特許文献１に開示されている。
Ｍ． Ｉｔｏ ｅｔ ａｌ．， Ｐｒｏｃ． １３ｔｈ ＩＤＷ， ５８５（２００６）
本発明の目的は、半導体回路とカラーフィルタとの位置合わせが容易かつ信頼性に優れた画像表示装置を提供することである。
本発明の請求項１に係る発明は、実質的に透明な基材上に形成されたカラーフィルタ層上にソース電極、ドレイン電極、ゲート絶縁膜、ゲート電極、及びアモルファス酸化亜鉛ガリウムインジウムからなる半導体活性層を備えた実質的に透明な薄膜トランジスタと、実質的に透明な薄膜トランジスタと電気的接点を有する実質的に透明な導電材料によって形成された配線と、からなる実質的に透明な半導体回路を設けた画像表示装置において、半導体活性層の膜厚が１５ｎｍであることを特徴とする画像表示装置としたものである。
本発明の請求項２に係る発明は、実質的に透明な半導体回路上に積層された画像表示要素を有することを特徴とする請求項１記載の画像表示装置としたものである。
本発明の請求項３に係る発明は、画像表示要素は液晶又は電気泳動粒子を含むことを特徴とする請求項２に記載の画像表示装置としたものである。
本発明の請求項４に係る発明は、実質的に透明な基材と、実質的に透明な基材上に形成されたカラーフィルタ層と、カラーフィルタ層上の第１の領域に配設されたゲート電極、ゲート電極上のゲート絶縁膜、ゲート絶縁膜上の膜厚が１５ｎｍであるアモルファス酸化亜鉛ガリウムインジウムからなる半導体活性層、半導体活性層上の一対の主電極領域、及び一対の主電極領域上の層間絶縁膜を有する実質的に透明な薄膜トランジスタと、カラーフィルタ層上の第１の領域とは異なる第２の領域に配設され、一対の主電極領域の一方に電気的に接続された画素電極と、画素電極上に配設された画像表示要素と、画像表示要素上に配設された共通電極と、を備えたことを特徴とする画像表示装置としたものである。
本発明の請求項５に係る発明は、実質的に透明な薄膜トランジスタが行列状に複数配列されていることを特徴とする請求項４に記載の画像表示装置としたものである。
本発明によれば、実質的に透明な基板上に設けられたカラーフィルタの上に実質的に透明な半導体回路を形成し、反射型画像表示要素の前面に配置することで、カラーフィルタと半導体回路との位置合わせが容易で製造コストの安い反射型表示装置を提供することができる。
本発明の実施形態を、図面を参照しつつ説明する。しかしながら、本発明はこれらに限定されるものではない。
図１に示すように、本発明の実施の形態に係る画像表示装置の一画素１００は、実質的に透明な基材３、カラーフィルタ層４、ゲート電極６、半導体活性層１１、一対の主電極領域（ソース電極９及びドレイン電極１０）及び層間絶縁膜１２を備え、画素電極１３、画像表示要素１及び共通電極１４を備えている。
図２に示すように、本発明の実施の形態に係る画像表示装置２００は、画像表示装置の１画素１００を行列状に配置している。実質的に透明な基材３の下面に位相差板２０、偏光膜２１を備えている。画像表示要素１には液晶２３を用いている。
カラーフィルタ層４及び実質的に透明な半導体回路２を形成する基材は実質的に透明でなければならない。ここで実質的に透明とは可視光である波長領域４００ｎｍ〜７００ｎｍの範囲内で透過率が７０％以上であること。具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス及び石英等を使用することができるがこれらに限定されるものでない。これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。
また基材が有機物フィルムである場合は、素子の耐久性を上げるために透明のガスバリア層（図示せず）を形成することも好ましい。ガスバリア層としてはＡｌ２Ｏ３、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＣ及びダイヤモンドライクカーボン（ＤＬＣ）などを使用することができるがこれらに限定されるものではない。またこれらのガスバリア層は二層以上積層して使用することもできる。またガスバリア層は有機物フィルム基板の片面だけに付与してもよいし、両面に付与しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法及びゾルゲル法などで形成されるがこれらに限定されるものではない。
本発明の実質的に透明な半導体回路２に用いる、ゲート電極６、ソース電極９、ドレイン電極１０、補助コンデンサ電極７、画素電極１３、走査線電極（図示せず）及び信号線電極（図示せず）には、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）及び酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料でもよい。またこの酸化物材料に不純物をドープしたものも好適に用いられる。例えば、酸化インジウムにスズ（Ｓｎ）やモリブデン（Ｍｏ）、チタン（Ｔｉ）をドープしたもの、酸化スズにアンチモン（Ｓｂ）やフッ素（Ｆ）をドープしたもの、酸化亜鉛にインジウム、アルミニウム及びガリウム（Ｇａ）をドープしたものなどである。この中では特に酸化インジウムにスズ（Ｓｎ）をドープした酸化インジウムスズ（通称ＩＴＯ）が高い透明性と低い抵抗率のために特に好適に用いられる。また上記導電性酸化物材料とＡｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ及びＬｉなどの金属の薄膜を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜、金属薄膜、導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。また金属薄膜層での光反射や光吸収が表示装置の視認性を妨げないために金属薄膜層はできる限り薄くすることが好ましい。具体的には１ｎｍ以上２０ｎｍ以下であることが望ましい。
またＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料も好適に用いることができる。ゲート電極６、ソース電極９、ドレイン電極１０、補助コンデンサ電極７、画素電極１３、走査線電極（図示せず）及び信号線電極（図示せず）は同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにゲート電極６及び補助コンデンサ電極７とソース電極９及びドレイン電極１０とは同一の材料であることがより望ましい。これらの透明電極は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるがこれらに限定されるものではない。またこれらの透明電極の透明度を増加させるために成膜中基板を加熱したり、成膜後に基板を熱処理したりすることも好適に行われる。但し下地層のカラーフィルタ層４にダメージを与えないために基板温度は２３０℃以下であることが望ましい。
本発明の画像表示装置に用いる実質的に透明な半導体活性層１１としては酸化物半導体材料が好適に使用できる。酸化物半導体材料は亜鉛、インジウム、スズ、タングステン、マグネシウム及びガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン（ＷＯ）、酸化亜鉛ガリウムインジウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の材料が挙げられるがこれらに限定されるものではない。これらの材料は実質的に透明であり、バンドギャップが２．８ｅＶ以上、好ましくはバンドギャップが３．２ｅＶ以上であることが望ましい。これらの材料の構造は単結晶、多結晶、微結晶、結晶、アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。また前記酸化物半導体材料の電子キャリア濃度が1018/cm3以下であることが望ましい。酸化物半導体層はスパッタリング法、パルスレーザ堆積法、真空蒸着法、ＣＶＤ法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタリング法、パルスレーザ堆積法、真空蒸着法、ＣＶＤ法である。スパッタリング法ではＲＦマグネトロンスパッタ法、ＤＣスパッタ法、真空蒸着法では加熱蒸着法、電子ビーム蒸着法、イオンプレーティング法、ＣＶＤ法ではホットワイヤーＣＶＤ法、プラズマＣＶＤ法などが挙げられるがこれらに限定されるものではない。
半導体活性層１１の膜厚は１０ｎｍ以上３５ｎｍ以下の範囲であれば、歩留まりが高くかつ光照射の影響をほぼ回避することができる。膜厚が１０ｎｍよりも薄いと生産工程でわずかな膜厚不均一などがあると半導体活性層１１が十分な機能を果たす程度に成膜されず歩留まりが下がるという問題がある。また膜厚が３５ｎｍよりも厚いと半導体活性層１１で十分に光吸収が起こり、光照射のために薄膜トランジスタが誤作動を起こす。
本発明で用いられる薄膜トランジスタのゲート絶縁膜８に用いる材料は、特に限定しないが、酸化シリコン、窒化シリコン、シリコンオキシナイトライド（ＳｉＮｘＯｙ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール及びポリビニルアルコール等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は1011Ωcm以上、望ましくは1014Ωcm以上であることが好ましい。ゲート絶縁膜８は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。ゲート絶縁膜８の厚さは５０ｎｍ〜２μｍであることが望ましい。これらのゲート絶縁膜８は単層として用いても構わないし、複数の層を積層したものを用いても構わないし、また成長方向に向けて組成を傾斜したものでも構わない。
本発明で用いられる薄膜トランジスタの構成は特に限定されない。ボトムコンタクト型、トップコンタクト型のどちらであっても構わない。また本発明で用いられる薄膜トランジスタ上に層間絶縁膜１２を設けさらにその上にドレイン電極１０と電気的に接続されている画素電極１３とを設けることで、開口率を高くすることは好適に行われる。
層間絶縁膜１２としては絶縁性で実質的に透明であれば特に限定されない。例えば、酸化シリコン、窒化シリコン、シリコンオキシナイトライド（ＳｉＮｘＯｙ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等の有機材料が挙げられるがこれらに限定されるものではない。層間絶縁膜１２はゲート絶縁膜８と同じ材料であっても構わないし、異なる材料であっても構わない。これらの層間絶縁膜１２は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
またボトムゲート構造の素子の場合は半導体活性層１１の上を覆うような保護膜を設けることも好ましい。保護膜を用いることで、半導体活性層１１が湿度などで経時変化を受けたり、層間絶縁膜１２から影響を受けたりすることを防ぐことができる。保護膜として酸化シリコン、窒化シリコン、シリコンオキシナイトライド（ＳｉＮｘＯｙ）、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール、フッ素系樹脂等が挙げられるがこれらに限定されるものではない。これらの保護膜は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
また画素電極１３は薄膜トランジスタのドレイン電極１０と電気的に接続していなければならい。具体的には、層間絶縁膜１２をスクリーン印刷などの方法でパターン印刷してドレイン電極１０の部分に層間絶縁膜１２を設けない方法などや、層間絶縁膜１２を全面に塗布し、そのあとレーザビーム等層間絶縁膜１２に穴を空ける方法などが挙げられる。
本発明で用いられるカラーフィルタ層４は赤色フィルタ（Ｒ）、緑色フィルタ（Ｇ）、青色カラーフィルタ（Ｂ）の３種類、もしくは赤色フィルタ（Ｒ）、緑色フィルタ（Ｇ）、青色カラーフィルタ（Ｂ）、白色カラーフィルタ（Ｗ）から形成されていることが好ましいがこれらに限定されるものではない。前記カラーフィルタ層４の着色層はその各色フィルタ（Ｒ、Ｇ、ＢまたはＲ、Ｇ、Ｂ、Ｗ)をそれぞれ所定幅の線条（ストライプ）マトリクス状、または所定サイズの矩形マトリクス状等、適宜パターン状にパターニングされている。また着色パターン形成後に、着色パターンを保護し、カラーフィルタ層４の凸凹を小さくするために、カラーフィルタ層４上に透明なオーバーコートが好適に設けられる。
本発明の画像表示要素１としては、液晶を封入した液晶表示装置、分散媒溶液と電荷を帯びた電気泳動粒子とを充填した電気泳動表示装置、分散媒溶液に分散された電荷を帯びた表面領域を有する回転粒子を充填した回転粒子表示装置、気体中に固体状物質が分散質として安定に浮遊するエアロゾル状態で高流動性を示す粉流体を封入した粉流体を移動させる電子粉流体方式表示装置等が挙げられるが特に液晶表示装置および電気泳動表示装置が望ましい。また本発明の反射型画像表示要素は視認する側からみて薄膜トランジスタの裏に設けられているため、本発明の画像表示要素１に付与される共通電極１４は透明導電膜であっても構わないし、また不透明な電極であっても構わない。具体的には酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ(Ｃｄ２ＳｎＯ４)、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料やＡｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇ、Ｌｉ、Ｎｉ、ＮｉＣｒなどの金属などがあげられる。またこれらを複数組み合わせたものも好適に用いられる。
また同様の理由から画像表示要素１を構成する基材は透明であっても透明でなくても構わない。また可撓性基材であっても可撓性基材でなくても構わない。具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス及び石英等を使用することができるがこれらに限定されるものではない。これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。
また本発明の画像表示要素１の基材に導電性の材料を用いて共通電極１４として代用することもできる。具体的には薄ＳＵＳ板、アルミフォイル、薄銅板などがあげられる。このように反射型表示装置前面板の基材として導電性材料を用いる場合は基材の表示装置を設けない側に絶縁層もしくは絶縁材料を付与することが望ましい。
（実施例１）
実質的に透明な基材３としてコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）を用い、その一方の面にＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層４を形成し、そのうえに透明樹脂からなるオーバーコート層を形成した。続いて、カラーフィルタ層４上に、ＩＴＯ薄膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成した。そして、前記ＩＴＯ薄膜をカラーフィルタ層４の各画素と位置合わせをしながら、所望の形状にパターニングし、ゲート電極６及び補助コンデンサ電極７とした。さらにその上に窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてＲＦスパッタリング法でＳｉＯＮ薄膜を３３０ｎｍ形成し、ゲート絶縁膜８とした。さらに、半導体活性層１１として、ＩｎＧａＺｎＯ４ターゲットを用いアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜をＲＦスパッタリング法で１５ｎｍ形成し、所望の形状にパターニングした。その上に、レジストを塗布し、乾燥、現像を行った後、ＩＴＯ膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成し、リフトオフを行いソース電極９およびドレイン電極１０とした。さらに、エポキシ系樹脂を厚さ３μｍスピンコート法で塗布し、フォトリソグラフィ法でドレイン電極１０上に貫通孔を開け、層間絶縁膜１２とした。そして最後にＩＴＯ膜をマグネトロンスパッタ法で１００ｎｍ成膜しパターニングを行い、画素電極１３とした。各膜の作成条件を表１に示す。なお成膜は全て室温で行った。作製後、半導体回路の透明度を増すために大気中で２００℃にて１時間熱処理を行った。ここで作製した透明な半導体回路２は１６０×１２０の画素を持つ薄膜トランジスタアレイである。また薄膜トランジスタのゲート長は１０μｍゲート幅は５０μｍである。こうして作成された実質的に透明な半導体回路２の上に配向膜２２を塗布した。それに、共通電極２５としてＩＴＯ薄膜を７０ｎｍ成膜したコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）上に配向膜２４を塗布して薄膜トランジスタを形成した基材をスペーサを介して配置し、その後そのスペーサ間に液晶を封入した。最後に、実質的に透明な基材３のカラーフィルタ層４が形成されていない面に位相差板２０と偏光板２１とを配置して実施例１の表示装置を作製した。
（実施例２）
実質的に透明な基材３としてコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）を用い、その一方の面にＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層４を形成し、そのうえに透明樹脂からなるオーバーコート層を形成した。続いて、カラーフィルタ層４上に、ＩＴＯ薄膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成した。そして、前記ＩＴＯ薄膜をカラーフィルタ層４の各画素と位置合わせをしながら、所望の形状にパターニングし、ゲート電極６及び補助コンデンサ電極７とした。さらにその上に窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてＲＦスパッタリング法でＳｉＯＮ薄膜を３３０ｎｍ形成し、ゲート絶縁膜８とした。さらに、半導体活性層１１として、ＩｎＧａＺｎＯ４ターゲットを用いアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜をＲＦスパッタリング法で２５ｎｍ形成し、所望の形状にパターニングした。その上に、レジストを塗布し、乾燥、現像を行った後、ＩＴＯ膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成し、リフトオフを行いソース電極９およびドレイン電極１０とした。さらに、エポキシ系樹脂を厚さ３μｍスピンコート法で塗布し、フォトリソグラフィ法でドレイン電極１０上に貫通孔を開け、層間絶縁膜１２とした。そして最後にＩＴＯ膜をマグネトロンスパッタ法で１００nm成膜しパターニングを行い、画素電極１３とした。各膜の作成条件を表１に示す。なお成膜は全て室温で行った。作製後、半導体回路の透明度を増すために大気中で２００℃にて１時間熱処理を行った。ここで作製した透明な半導体回路２は１６０×１２０の画素を持つ薄膜トランジスタアレイである。また薄膜トランジスタのゲート長は１０μｍゲート幅は５０μｍである。こうして作成された実質的に透明な半導体回路２の上に配向膜２２を塗布した。それに、共通電極２５としてＩＴＯ薄膜を７０ｎｍ成膜したコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）上に配向膜２４を塗布して薄膜トランジスタを形成した基材をスペーサを介して配置し、その後そのスペーサ間に液晶を封入した。最後に、実質的に透明な基材３のカラーフィルタ層４が形成されていない面に位相差板２０と偏光板２１とを配置して実施例２の表示装置を作製した。
（実施例３）
実質的に透明な基材３としてコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）を用い、その一方の面にＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層４を形成し、そのうえに透明樹脂からなるオーバーコート層を形成した。続いて、カラーフィルタ層４上に、ＩＴＯ薄膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成した。そして、前記ＩＴＯ薄膜をカラーフィルタ層４の各画素と位置合わせをしながら、所望の形状にパターニングし、ゲート電極６および補助コンデンサ電極７とした。さらにその上に窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてＲＦスパッタリング法でＳｉＯＮ薄膜を３３０ｎｍ形成し、ゲート絶縁膜８とした。さらに、半導体活性層１１として、ＩｎＧａＺｎＯ４ターゲットを用いアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜をＲＦスパッタ法で３５ｎｍ形成し、所望の形状にパターニングした。その上に、レジストを塗布し、乾燥、現像を行った後、ＩＴＯ膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成し、リフトオフを行いソース電極９およびドレイン電極１０とした。さらに、エポキシ系樹脂を厚さ３μｍスピンコート法で塗布し、フォトリソグラフィ法でドレイン電極１０上に貫通孔を開け、層間絶縁膜１２とした。そして最後にＩＴＯ膜をマグネトロンスパッタ法で１００ｎｍ成膜しパターニングを行い、画素電極１３とした。各膜の作成条件を表１に示す。なお成膜は全て室温で行った。作製後、半導体回路の透明度を増すために大気中で２００℃にて１時間熱処理を行った。ここで作製した透明な半導体回路２は１６０×１２０の画素を持つ薄膜トランジスタアレイである。また薄膜トランジスタのゲート長は１０μｍゲート幅は５０μｍである。こうして作成された実質的に透明な半導体回路２の上に配向膜２２を塗布した。それに、共通電極２５としてＩＴＯ薄膜を７０ｎｍ成膜したコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）上に配向膜２４を塗布して薄膜トランジスタを形成した基材をスペーサを介して配置し、その後そのスペーサ間に液晶を封入した。最後に、実質的に透明な基材３のカラーフィルタ層４が形成されていない面に位相差板２０と偏光板２１とを配置して実施例３の表示装置を作製した。
（比較例１）
実質的に透明な基材３としてコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）を用い、その一方の面にＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層4を形成し、そのうえに透明樹脂からなるオーバーコート層を形成した。続いて、カラーフィルタ層４上に、ＩＴＯ薄膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成した。そして、前記ＩＴＯ薄膜をカラーフィルタ層４の各画素と位置合わせをしながら、所望の形状にパターニングし、ゲート電極６および補助コンデンサ電極７とした。さらにその上に窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてＲＦスパッタリング法でＳｉＯＮ薄膜を３３０ｎｍ形成し、ゲート絶縁膜８とした。さらに、半導体活性層１１として、ＩｎＧａＺｎＯ４ターゲットを用いアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜をＲＦスパッタリング法で７ｎｍ形成し、所望の形状にパターニングした。その上に、レジストを塗布し、乾燥、現像を行った後、ＩＴＯ膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成し、リフトオフを行いソース電極９およびドレイン電極１０とした。さらに、エポキシ系樹脂を厚さ３μｍスピンコート法で塗布し、フォトリソグラフィ法でドレイン電極１０上に貫通孔を開け、層間絶縁膜１２とした。そして最後にＩＴＯ膜をマグネトロンスパッタ法で１００ｎｍ成膜しパターニングを行い、画素電極１３とした。各膜の作成条件を表１に示す。なお成膜は全て室温で行った。作製後、半導体回路の透明度を増すために大気中で２００℃にて１時間熱処理を行った。ここで作製した透明な半導体回路２は１６０×１２０の画素を持つ薄膜トランジスタアレイである。また薄膜トランジスタのゲート長は１０μｍゲート幅は５０μｍである。こうして作成された実質的に透明な半導体回路２の上に配向膜２２を塗布した。それに、共通電極２５としてＩＴＯ薄膜を７０ｎｍ成膜したコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）上に配向膜２４を塗布して薄膜トランジスタを形成した基材をスペーサを介して配置し、その後そのスペーサ間に液晶を封入した。最後に、実質的に透明な基材３のカラーフィルタ層４が形成されていない面に位相差板２０と偏光板２１を配置して実施例３の表示装置を作製した。
（比較例２）
実質的に透明な基材３としてコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）を用い、その一方の面にＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層４を形成し、そのうえに透明樹脂からなるオーバーコート層を形成した。続いて、カラーフィルタ層４上に、ＩＴＯ薄膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成した。そして、前記ＩＴＯ薄膜をカラーフィルタ層４の各画素と位置合わせをしながら、所望の形状にパターニングし、ゲート電極６および補助コンデンサ電極７とした。さらにその上に窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてRFスパッタリング法でＳｉＯＮ薄膜を３３０ｎｍ形成し、ゲート絶縁膜８とした。さらに、半導体活性層１１として、ＩｎＧａＺｎＯ４ターゲットを用いアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜をＲＦスパッタリング法で１０ｎｍ形成し、所望の形状にパターニングした。その上に、レジストを塗布し、乾燥、現像を行った後、ＩＴＯ膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成し、リフトオフを行いソース電極９およびドレイン電極１０とした。さらに、エポキシ系樹脂を厚さ３μｍスピンコート法で塗布し、フォトリソグラフィ法でドレイン電極１０上に貫通孔を開け、層間絶縁膜１２とした。そして最後にＩＴＯ膜をマグネトロンスパッタ法で１００ｎｍ成膜しパターニングを行い、画素電極１３とした。各膜の作成条件を表１に示す。なお成膜は全て室温で行った。作製後、半導体回路の透明度を増すために大気中で２００℃にて１時間熱処理を行った。ここで作製した透明な半導体回路２は１６０×１２０の画素を持つ薄膜トランジスタアレイである。また薄膜トランジスタのゲート長は１０μｍゲート幅は５０μｍである。こうして作成された実質的に透明な半導体回路２の上に配向膜２２を塗布した。それに、共通電極２５としてＩＴＯ薄膜を７０ｎｍ成膜したコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）上に配向膜２４を塗布して薄膜トランジスタを形成した基材をスペーサを介して配置し、その後そのスペーサ間に液晶を封入した。最後に、実質的に透明な基材３のカラーフィルタ層４が形成されていない面に位相差板２０と偏光板２１とを配置して実施例３の表示装置を作製した。
（比較例３）
実質的に透明な基材３としてコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）を用い、その一方の面にＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層４を形成し、そのうえに透明樹脂からなるオーバーコート層を形成した。続いて、カラーフィルタ層４上に、ＩＴＯ薄膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成した。そして、前記ＩＴＯ薄膜をカラーフィルタ層４の各画素と位置合わせをしながら、所望の形状にパターニングし、ゲート電極６及び補助コンデンサ電極７とした。さらにその上に窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてＲＦスパッタリング法でＳｉＯＮ薄膜を３３０ｎｍ形成し、ゲート絶縁膜８とした。さらに、半導体活性層１１として、ＩｎＧａＺｎＯ４ターゲットを用いアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜をＲＦスパッタリング法で４０ｎｍ形成し、所望の形状にパターニングした。その上に、レジストを塗布し、乾燥、現像を行った後、ＩＴＯ膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成し、リフトオフを行いソース電極９およびドレイン電極１０とした。さらに、エポキシ系樹脂を厚さ３μｍスピンコート法で塗布し、フォトリソグラフィ法でドレイン電極１０上に貫通孔を開け、層間絶縁膜１２とした。そして最後にＩＴＯ膜をマグネトロンスパッタ法で１００ｎｍ成膜しパターニングを行い、画素電極１３とした。各膜の作成条件を表１に示す。なお成膜は全て室温で行った。作製後、半導体回路の透明度を増すために大気中で２００℃にて１時間熱処理を行った。ここで作製した透明な半導体回路２は１６０×１２０の画素を持つ薄膜トランジスタアレイである。また薄膜トランジスタのゲート長は１０μｍゲート幅は５０μｍである。こうして作製された実質的に透明な半導体回路の上に配向膜２２を塗布した。それに、共通電極としてＩＴＯ薄膜を７０ｎｍ成膜したコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）上に配向膜２４を塗布して薄膜トランジスタを形成した基材をスペーサを介して配置し、その後そのスペーサ間に液晶を封入した。最後に、実質的に透明な基材３のカラーフィルタ層４が形成されていない面に位相差板２０と偏光板２１とを配置して比較例１の表示装置を作製した。
（比較例４）
実質的に透明な基材３としてコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）を用い、その一方の面にＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層４を形成し、そのうえに透明樹脂からなるオーバーコート層を形成した。続いて、カラーフィルタ層４上に、ＩＴＯ薄膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成した。そして、前記ＩＴＯ薄膜をカラーフィルタ層４の各画素と位置合わせをしながら、所望の形状にパターニングし、ゲート電極６及び補助コンデンサ電極７とした。さらにその上に窒化シリコン（Ｓｉ３Ｎ４）のターゲットを用いてＲＦスパッタリング法でＳｉＯＮ薄膜を３３０ｎｍ形成し、ゲート絶縁膜８とした。さらに、半導体活性層１１として、ＩｎＧａＺｎＯ４ターゲットを用いアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜をＲＦスパッタリング法で５０ｎｍ形成し、所望の形状にパターニングした。その上に、レジストを塗布し、乾燥、現像を行った後、ＩＴＯ膜をＤＣマグネトロンスパッタ法で５０ｎｍ形成し、リフトオフを行いソース電極９およびドレイン電極１０とした。さらに、エポキシ系樹脂を厚さ３μｍスピンコート法で塗布し、フォトリソグラフィ法でドレイン電極１０上に貫通孔を開け、層間絶縁膜１２とした。そして最後にＩＴＯ膜をマグネトロンスパッタ法で１００ｎｍ成膜しパターニングを行い、画素電極１３とした。各膜の作成条件を表１に示す。なお成膜は全て室温で行った。作製後、半導体回路の透明度を増すために大気中で２００℃にて１時間熱処理を行った。ここで作製した透明な半導体回路２は１６０×１２０の画素を持つ薄膜トランジスタアレイである。また薄膜トランジスタのゲート長は１０μｍゲート幅は５０μｍである。こうして作成された実質的に透明な半導体回路の上に配向膜２２を塗布した。それに、共通電極としてＩＴＯ薄膜を７０ｎｍ成膜したコーニング社製無アルカリガラス１７３７（厚さ０．７ｍｍ）上に配向膜２４を塗布して薄膜トランジスタを形成した基材をスペーサを介して配置し、その後そのスペーサ間に液晶を封入した。最後に、実質的に透明な基材３のカラーフィルタ層４が形成されていない面に位相差板２０と偏光板２１とを配置して比較例２の表示装置を作製した。
上記実施例１〜３及び比較例１〜４で作製した画像表示装置の各画素の歩留まり（全画素数中正常な動作を示した画素の割合）及び実施例１〜３及び比較例１〜３で作製した透明な半導体回路２中の薄膜トランジスタの動作特性[光照射時及び暗状態時のオン・オフ比]を表２、図３及び図４に示す。ここで光照射とは基準太陽ＡＭ１．５（オリール社製擬似太陽光）を照射して測定している。
表２、図３及び図４から明らかな通り半導体活性層の膜厚を１５ｎｍよりも薄くすると薄膜トランジスタの歩留まりが大きく減少し、また半導体活性層の膜厚を３５ｎｍよりも厚くすると光照射時にオン・オフ比が大きく減少することが分かる。
以上のとおり、カラーフィルタの上に実質的に透明な半導体回路を設けることで、視認性に影響を与えず、かつカラーフィルタと半導体回路の位置合わせが容易にできるようになる上、半導体層の活性層の膜厚を１０ｎｍ以上３５ｎｍ以下に制御することで歩留まりが高くかつ光照射の影響がほぼ回避できる画像表示装置を実現できる。
本発明の画像表示装置の一画素の部分断面図である。 本発明の実施例による反射型画像表示装置の概略断面図である。 半導体層の膜厚を変えた時の画素の歩留まり率である。 半導体層の膜厚を変えた時の暗時および光照射時のオン・オフ比である。
符号の説明
１ 画像表示要素
２ 実質的に透明な半導体回路
３ 実質的に透明な基材
４ カラーフィルタ層
５ 基材
６ ゲート電極
７ 補助コンデンサ電極
８ ゲート絶縁膜
９ ソース電極
１０ ドレイン電極
１１ 半導体活性層
１２ 層間絶縁膜
１３ 画素電極
１４ 共通電極
２０ 位相差板
２１ 偏光膜
２２ 配向膜１
２３ 液晶
２４ 配向膜２
２５ 共通電極
２６ 画像表示要素用基材
２７ 導電性基材
１００ 画像表示装置の一画素
２００ 画像表示装置

Claims (5)

  1. 実質的に透明な基材上に形成されたカラーフィルタ層上にソース電極、ドレイン電極、ゲート絶縁膜、ゲート電極、及びアモルファス酸化亜鉛ガリウムインジウムからなる半導体活性層を備えた実質的に透明な薄膜トランジスタと、
    前記実質的に透明な薄膜トランジスタと電気的接点を有する実質的に透明な導電材料によって形成された配線と、
    からなる実質的に透明な半導体回路を設けた画像表示装置において、
    前記半導体活性層の膜厚が１５ｎｍであることを特徴とする画像表示装置。
  2. 前記実質的に透明な半導体回路上に積層された画像表示要素を有することを特徴とする請求項１記載の画像表示装置。
  3. 前記画像表示要素は液晶又は電気泳動粒子を含むことを特徴とする請求項２に記載の画像表示装置。
  4. 実質的に透明な基材と、
    前記実質的に透明な基材上に形成されたカラーフィルタ層と、
    前記カラーフィルタ層上の第１の領域に配設されたゲート電極、前記ゲート電極上のゲート絶縁膜、前記ゲート絶縁膜上の膜厚が１５ｎｍであるアモルファス酸化亜鉛ガリウムインジウムからなる半導体活性層、前記半導体活性層上の一対の主電極領域、及び前記一対の主電極領域上の層間絶縁膜を有する実質的に透明な薄膜トランジスタと、
    前記カラーフィルタ層上の前記第１の領域とは異なる第２の領域に配設され、前記一対の主電極領域の一方に電気的に接続された画素電極と、
    前記画素電極上に配設された画像表示要素と、
    前記画像表示要素上に配設された共通電極と、
    を備えたことを特徴とする画像表示装置。
  5. 前記実質的に透明な薄膜トランジスタが行列状に複数配列されていることを特徴とする請求項４に記載の画像表示装置。
JP2007130279A 2007-05-16 2007-05-16 画像表示装置 Expired - Fee Related JP5261979B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007130279A JP5261979B2 (ja) 2007-05-16 2007-05-16 画像表示装置
US12/120,120 US7907224B2 (en) 2007-05-16 2008-05-13 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007130279A JP5261979B2 (ja) 2007-05-16 2007-05-16 画像表示装置

Publications (2)

Publication Number Publication Date
JP2008286911A JP2008286911A (ja) 2008-11-27
JP5261979B2 true JP5261979B2 (ja) 2013-08-14

Family

ID=40027113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007130279A Expired - Fee Related JP5261979B2 (ja) 2007-05-16 2007-05-16 画像表示装置

Country Status (2)

Country Link
US (1) US7907224B2 (ja)
JP (1) JP5261979B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881696A (zh) 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2010156960A (ja) * 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP5169896B2 (ja) * 2009-02-16 2013-03-27 凸版印刷株式会社 薄膜トランジスタ及び画像表示装置
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101743164B1 (ko) * 2009-03-12 2017-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI476917B (zh) * 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
WO2011004755A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101957530B (zh) * 2009-07-17 2013-07-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101414926B1 (ko) 2009-07-18 2014-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI626731B (zh) * 2009-08-07 2018-06-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101785745B1 (ko) * 2009-09-16 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102321565B1 (ko) * 2009-09-24 2021-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101962603B1 (ko) * 2009-10-16 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
CN102576738B (zh) 2009-10-16 2015-06-03 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR101835155B1 (ko) * 2009-10-30 2018-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법 및 액정 표시 장치를 포함하는 전자 기기
KR20120099657A (ko) * 2009-10-30 2012-09-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101763126B1 (ko) * 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102656801B (zh) * 2009-12-25 2016-04-27 株式会社半导体能源研究所 存储器装置、半导体器件和电子装置
KR101872678B1 (ko) 2009-12-28 2018-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR102172360B1 (ko) * 2010-02-05 2020-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US8633889B2 (en) 2010-04-15 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and electronic appliance
TWI534773B (zh) 2010-04-23 2016-05-21 半導體能源研究所股份有限公司 顯示裝置的驅動方法
WO2012002040A1 (en) 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
CN103975441B (zh) * 2011-09-27 2017-06-09 凸版印刷株式会社 薄膜晶体管和图像显示装置
TWI463235B (zh) * 2012-03-15 2014-12-01 E Ink Holdings Inc 驅動基板及應用其之顯示器
CN103487972A (zh) * 2012-06-08 2014-01-01 瀚宇彩晶股份有限公司 显示装置
KR101991338B1 (ko) * 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10553614B2 (en) * 2018-02-05 2020-02-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin-film transistor array substrate and manufacturing method for the same
CN108878295B (zh) * 2018-07-03 2021-09-21 广州新视界光电科技有限公司 薄膜晶体管的制备方法及显示面板的制备方法
KR102068964B1 (ko) * 2019-10-08 2020-01-22 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987491A (ja) * 1982-11-11 1984-05-21 セイコーインスツルメンツ株式会社 マトリクス・カラ−液晶表示装置
JP2508503B2 (ja) * 1985-09-28 1996-06-19 ソニー株式会社 光電変換装置
JPH10239680A (ja) * 1997-02-26 1998-09-11 Toppan Printing Co Ltd 液晶表示装置用電極板及びその製造方法
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
KR20050041010A (ko) * 2003-10-29 2005-05-04 삼성전자주식회사 박막 다이오드 표시판 및 그 제조 방법
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof

Also Published As

Publication number Publication date
JP2008286911A (ja) 2008-11-27
US20080284933A1 (en) 2008-11-20
US7907224B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
JP5261979B2 (ja) 画像表示装置
JP5312728B2 (ja) 表示装置およびその製造方法
JP5250944B2 (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP5298407B2 (ja) 反射型表示装置および反射型表示装置の製造方法
US8487308B2 (en) Thin film transistor and image display unit
JP5540517B2 (ja) 画像表示装置
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
US8848124B2 (en) Active matrix substrate, manufacturing method thereof, and image display device
US20070252928A1 (en) Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4904789B2 (ja) 薄膜トランジスタ
US20140034947A1 (en) Thin film transistor, display panel, and method for fabricating thin film transistor
TW200937534A (en) Method for manufacturing field-effect transistor
JP5278637B2 (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US9589997B2 (en) Thin film transistor and image displaying apparatus
JP2008076823A (ja) 表示装置
JP5655277B2 (ja) 薄膜トランジスタおよびアクティブマトリクスディスプレイ
TW201518827A (zh) 顯示面板及包含該顯示面板的顯示裝置
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5124976B2 (ja) 表示装置およびその製造方法
JP5169896B2 (ja) 薄膜トランジスタ及び画像表示装置
JP2007298602A (ja) 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2014154701A (ja) 薄膜トランジスタ及び画像表示装置
JP2014154702A (ja) 薄膜トランジスタ及び画像表示装置
JP2009080261A (ja) 反射型表示装置
JP5609052B2 (ja) 画像表示装置及びその製造方法並びにアクティブマトリクス基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5261979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees