JP2003149677A - 薄膜トランジスタアレイ基板 - Google Patents
薄膜トランジスタアレイ基板Info
- Publication number
- JP2003149677A JP2003149677A JP2001351697A JP2001351697A JP2003149677A JP 2003149677 A JP2003149677 A JP 2003149677A JP 2001351697 A JP2001351697 A JP 2001351697A JP 2001351697 A JP2001351697 A JP 2001351697A JP 2003149677 A JP2003149677 A JP 2003149677A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- array substrate
- film transistor
- film
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタアレイ基板において、この
アレイ基板の反りが大きく、装置トラブルが発生するこ
とを抑制する。 【解決手段】 電気的に絶縁不要な領域の絶縁性薄膜の
層間絶縁層７と保護膜９の一部または全部（７ａ，９
ａ）を除去することにより、応力を緩和し、アレイ基板
の反りを低減する。これにより、装置トラブルの発生を
抑制した薄膜トランジスタアレイ基板を提供する。
アレイ基板の反りが大きく、装置トラブルが発生するこ
とを抑制する。 【解決手段】 電気的に絶縁不要な領域の絶縁性薄膜の
層間絶縁層７と保護膜９の一部または全部（７ａ，９
ａ）を除去することにより、応力を緩和し、アレイ基板
の反りを低減する。これにより、装置トラブルの発生を
抑制した薄膜トランジスタアレイ基板を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置等に
応用される薄膜トランジスタアレイ基板に関するもので
ある。
応用される薄膜トランジスタアレイ基板に関するもので
ある。
【０００２】
【従来の技術】近年、家庭用ビデオカメラのビューファ
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置のなかでも高画質
表示が可能なアクティブマトリックス型液晶表示装置が
特に注目されている。このアクティブマトリックス型液
晶表示装置には、画素電極のスイッチング素子として、
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒ：以下、ＴＦＴと略記する）がよく用いられて
いる。
インダーやノート型パソコンなどに液晶表示装置が搭載
されているが、これらの液晶表示装置のなかでも高画質
表示が可能なアクティブマトリックス型液晶表示装置が
特に注目されている。このアクティブマトリックス型液
晶表示装置には、画素電極のスイッチング素子として、
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
ｓｔｏｒ：以下、ＴＦＴと略記する）がよく用いられて
いる。
【０００３】このような従来のＴＦＴの例が、「Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅｓ Ｍｅｅｔｉｎｇ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅ
ｓｔ９１」の５５５頁から５５８頁（ＩＥＤＭ９１，
ｐ．５５５〜５５８）に記載されている。
ｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅｓ Ｍｅｅｔｉｎｇ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅ
ｓｔ９１」の５５５頁から５５８頁（ＩＥＤＭ９１，
ｐ．５５５〜５５８）に記載されている。
【０００４】図３は従来例のＴＦＴアレイの断面図であ
り、その作製はガラス基板１上にアンダーコート層１０
を成膜し、その上に非晶質シリコンを形成し、シリコン
を結晶化させて、半導体層２を形成する。その上にゲー
ト絶縁膜５が、さらにその上にゲート電極６が形成され
ている。そして、不純物導入をする工程として、最終的
にｐチャネル型ＴＦＴを形成するソース・ドレイン領域
３にアクセプタを導入する。その後、ｎチャネル型ＴＦ
Ｔのソース・ドレイン領域４にドナーを導入する。そし
て、層間絶縁膜７、コンタクトホール、ソース・ドレイ
ン電極８、保護膜９が形成されてＴＦＴアレイが構成さ
れている。
り、その作製はガラス基板１上にアンダーコート層１０
を成膜し、その上に非晶質シリコンを形成し、シリコン
を結晶化させて、半導体層２を形成する。その上にゲー
ト絶縁膜５が、さらにその上にゲート電極６が形成され
ている。そして、不純物導入をする工程として、最終的
にｐチャネル型ＴＦＴを形成するソース・ドレイン領域
３にアクセプタを導入する。その後、ｎチャネル型ＴＦ
Ｔのソース・ドレイン領域４にドナーを導入する。そし
て、層間絶縁膜７、コンタクトホール、ソース・ドレイ
ン電極８、保護膜９が形成されてＴＦＴアレイが構成さ
れている。
【０００５】以上のように構成された従来のＴＦＴアレ
イ基板においては、電気的に接続するためのコンタクト
ホール以外は、絶縁性薄膜を除去せずに残している。
イ基板においては、電気的に接続するためのコンタクト
ホール以外は、絶縁性薄膜を除去せずに残している。
【０００６】
【発明が解決しようとする課題】しかしながら、前記の
ような構成のＴＦＴアレイ基板では、電気的に接続する
ためのコンタクトホールを形成するなど、膜を除去する
必要があるところのみ絶縁性薄膜を除去し、それ以外で
は絶縁性薄膜を除去せずに残している。また、通常１枚
のアレイ基板から複数の液晶表示装置を切り出すことが
多いが、このような場合は各液晶表示装置の間の領域の
絶縁性薄膜は除去せずに残している。このため、膜の応
力によりＴＦＴアレイ基板の反りが大きくなることがあ
った。この反りは、ＴＦＴアレイ基板自体の作製工程中
や、ＴＦＴアレイ基板とその対向基板を貼り合わせて液
晶表示装置を作製する工程中も含めて、装置トラブルを
発生させることがあった。
ような構成のＴＦＴアレイ基板では、電気的に接続する
ためのコンタクトホールを形成するなど、膜を除去する
必要があるところのみ絶縁性薄膜を除去し、それ以外で
は絶縁性薄膜を除去せずに残している。また、通常１枚
のアレイ基板から複数の液晶表示装置を切り出すことが
多いが、このような場合は各液晶表示装置の間の領域の
絶縁性薄膜は除去せずに残している。このため、膜の応
力によりＴＦＴアレイ基板の反りが大きくなることがあ
った。この反りは、ＴＦＴアレイ基板自体の作製工程中
や、ＴＦＴアレイ基板とその対向基板を貼り合わせて液
晶表示装置を作製する工程中も含めて、装置トラブルを
発生させることがあった。
【０００７】このように従来のＴＦＴアレイ基板では、
基板の反りが大きく作製工程中に装置内基板搬送時など
にトラブルを引き起こす場合があるという課題を有して
いた。この課題の原因は、ＴＦＴアレイ基板上に多層に
形成した薄膜の応力が考えられ、この応力がＴＦＴアレ
イ基板の反りを大きくしトラブル発生の原因となってい
た。また、近年は液晶表示装置を作製するためのガラス
基板は、約１ｍ角に達しており、ＴＦＴアレイ基板の反
りに対する問題は注意が必要である。
基板の反りが大きく作製工程中に装置内基板搬送時など
にトラブルを引き起こす場合があるという課題を有して
いた。この課題の原因は、ＴＦＴアレイ基板上に多層に
形成した薄膜の応力が考えられ、この応力がＴＦＴアレ
イ基板の反りを大きくしトラブル発生の原因となってい
た。また、近年は液晶表示装置を作製するためのガラス
基板は、約１ｍ角に達しており、ＴＦＴアレイ基板の反
りに対する問題は注意が必要である。
【０００８】本発明はかかる点に鑑み、応力による反り
を小さくしたＴＦＴアレイ基板を提供し、作製工程中で
の装置トラブルを低減することを目的とする。
を小さくしたＴＦＴアレイ基板を提供し、作製工程中で
の装置トラブルを低減することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、電気的に絶縁
が不必要な領域の全部または一部から絶縁性薄膜を除去
した構成としたことによって、前述の課題を解決する。
が不必要な領域の全部または一部から絶縁性薄膜を除去
した構成としたことによって、前述の課題を解決する。
【００１０】本発明は前述した構成により、絶縁性薄膜
による応力を小さくしＴＦＴアレイ基板の反りを小さく
することによって、作製工程中での装置トラブル発生を
低減するものである。
による応力を小さくしＴＦＴアレイ基板の反りを小さく
することによって、作製工程中での装置トラブル発生を
低減するものである。
【００１１】
【発明の実施の形態】本発明の請求項１記載の発明は、
基板上に形成した絶縁性薄膜の少なくとも電気的に絶縁
が必要な領域には前記絶縁性薄膜を残し、電気的に絶縁
が不必要な領域の全部または一部から前記絶縁性薄膜を
除去した構成としたことを特徴とするＴＦＴアレイ基板
としたものであり、絶縁性薄膜による応力を緩和してＴ
ＦＴアレイ基板の反りを低減するという作用を有する。
基板上に形成した絶縁性薄膜の少なくとも電気的に絶縁
が必要な領域には前記絶縁性薄膜を残し、電気的に絶縁
が不必要な領域の全部または一部から前記絶縁性薄膜を
除去した構成としたことを特徴とするＴＦＴアレイ基板
としたものであり、絶縁性薄膜による応力を緩和してＴ
ＦＴアレイ基板の反りを低減するという作用を有する。
【００１２】本発明の請求項２記載の発明は、前記電気
的に絶縁が不必要な領域から除去された絶縁性薄膜は、
少なくとも保護膜または層間絶縁膜であることを特徴と
する請求項１記載のＴＦＴアレイ基板としたものであ
り、絶縁性薄膜の中でも比較的膜厚が厚いため、応力緩
和の効果が比較的大きく、基板の反りを低減しやすいと
いう作用を有する。
的に絶縁が不必要な領域から除去された絶縁性薄膜は、
少なくとも保護膜または層間絶縁膜であることを特徴と
する請求項１記載のＴＦＴアレイ基板としたものであ
り、絶縁性薄膜の中でも比較的膜厚が厚いため、応力緩
和の効果が比較的大きく、基板の反りを低減しやすいと
いう作用を有する。
【００１３】以下、本発明の実施の形態について、図１
及び図２を用いて説明する。
及び図２を用いて説明する。
【００１４】図１は本発明の実施の形態におけるＴＦＴ
アレイ基板の平面図、図２は図１のＡ−Ｂ断面図であ
る。以下、本実施の形態におけるＴＦＴアレイ基板の構
成を作製工程に従って説明する。
アレイ基板の平面図、図２は図１のＡ−Ｂ断面図であ
る。以下、本実施の形態におけるＴＦＴアレイ基板の構
成を作製工程に従って説明する。
【００１５】図１は複数（図例では１６画面分）の液晶
表示装置を切り出すためのＴＦＴアレイ基板の平面図で
あって、１１は画面構成部、１２は回路構成部、１３は
不要な絶縁性薄膜を除去（存在させない）した領域であ
り、斜線で示す。
表示装置を切り出すためのＴＦＴアレイ基板の平面図で
あって、１１は画面構成部、１２は回路構成部、１３は
不要な絶縁性薄膜を除去（存在させない）した領域であ
り、斜線で示す。
【００１６】まず、図２の断面図に示すガラス基板１上
に、アンダーコート層１０としてＳｉＯ２を２００ｎｍ
成膜する。その上に半導体層２の前駆体として、プラズ
マＣＶＤ法により膜厚５０ｎｍの非晶質シリコンを成膜
する。次に、４５０℃１時間の熱処理により非晶質シリ
コン中の水素含有量を減少させる。これは、次の結晶化
工程で水素が突沸してシリコン膜が損傷するのを防ぐた
めである。そして、例えば波長３０８ｎｍのＸｅＣｌレ
ーザを３００ｍＪ／ｃｍ２程のエネルギ−密度で照射
し、結晶化させて半導体層２として多結晶シリコンを形
成する。
に、アンダーコート層１０としてＳｉＯ２を２００ｎｍ
成膜する。その上に半導体層２の前駆体として、プラズ
マＣＶＤ法により膜厚５０ｎｍの非晶質シリコンを成膜
する。次に、４５０℃１時間の熱処理により非晶質シリ
コン中の水素含有量を減少させる。これは、次の結晶化
工程で水素が突沸してシリコン膜が損傷するのを防ぐた
めである。そして、例えば波長３０８ｎｍのＸｅＣｌレ
ーザを３００ｍＪ／ｃｍ２程のエネルギ−密度で照射
し、結晶化させて半導体層２として多結晶シリコンを形
成する。
【００１７】次に、フォトリソグラフィーおよびエッチ
ングを用いて島状に加工する。その上に、ゲート絶縁層
５としてプラズマＣＶＤ法により膜厚１００ｎｍのＳｉ
Ｏ２を形成する。次に、ゲート電極６として膜厚２００
ｎｍのＴａをスパッタ法により成膜し、フォトリソグラ
フィーおよびエッチングを用いて加工する。次に、フォ
トリソグラフィーによってフォトレジストをｎチャネル
型ＴＦＴの上に形成する。そして、それをイオン・ドー
ピング時のマスクとして用い、ソース・ドレイン領域３
を形成する。これが画面構成部（Ｐ型）１１である。
ングを用いて島状に加工する。その上に、ゲート絶縁層
５としてプラズマＣＶＤ法により膜厚１００ｎｍのＳｉ
Ｏ２を形成する。次に、ゲート電極６として膜厚２００
ｎｍのＴａをスパッタ法により成膜し、フォトリソグラ
フィーおよびエッチングを用いて加工する。次に、フォ
トリソグラフィーによってフォトレジストをｎチャネル
型ＴＦＴの上に形成する。そして、それをイオン・ドー
ピング時のマスクとして用い、ソース・ドレイン領域３
を形成する。これが画面構成部（Ｐ型）１１である。
【００１８】次にレジストを除去した後、フォトリソグ
ラフィーによってフォトレジストをｐチャネル型ＴＦＴ
の上に形成する。そして、それをイオン・ドーピング時
のマスクとして用い、ソース・ドレイン領域４を形成す
る。これが画面構成部（ｎ型）１１である。このとき、
例えばイオン・ドーピング法（高周波放電プラズマによ
りガスを分解してイオンを生成し、質量分離をせずに加
速して注入する方法）によって、水素ガスで希釈したジ
ボランガスまたはフォスフィンガスを用いて、夫々アク
セプタとなるホウ素またはドナーとなる燐を導入する。
これを用いることにより、４５０℃程度の熱処理によっ
て不純物を活性化することができる。
ラフィーによってフォトレジストをｐチャネル型ＴＦＴ
の上に形成する。そして、それをイオン・ドーピング時
のマスクとして用い、ソース・ドレイン領域４を形成す
る。これが画面構成部（ｎ型）１１である。このとき、
例えばイオン・ドーピング法（高周波放電プラズマによ
りガスを分解してイオンを生成し、質量分離をせずに加
速して注入する方法）によって、水素ガスで希釈したジ
ボランガスまたはフォスフィンガスを用いて、夫々アク
セプタとなるホウ素またはドナーとなる燐を導入する。
これを用いることにより、４５０℃程度の熱処理によっ
て不純物を活性化することができる。
【００１９】そして、層間絶縁層７として例えばＰＣＶ
Ｄ法により膜厚４００ｎｍのＳｉＯ ２を形成した後、フ
ォトリソグラフィーおよびエッチングによってコンタク
トホールの形成および絶縁不要な領域の層間絶縁膜７ａ
を除去する。ここで、層間絶縁不要な領域の膜を除去す
ることによって、必要箇所の層間絶縁性は損なうことな
く、膜による応力を緩和することができる。
Ｄ法により膜厚４００ｎｍのＳｉＯ ２を形成した後、フ
ォトリソグラフィーおよびエッチングによってコンタク
トホールの形成および絶縁不要な領域の層間絶縁膜７ａ
を除去する。ここで、層間絶縁不要な領域の膜を除去す
ることによって、必要箇所の層間絶縁性は損なうことな
く、膜による応力を緩和することができる。
【００２０】さらに、ソース・ドレイン電極８を例えば
膜厚１００ｎｍのＴｉと膜厚４００ｎｍのＡｌを積層し
て成膜し、加工する。そして、保護膜９として例えば膜
厚５００ｎｍのＳｉＮｘをＰＣＶＤ法により成膜し加工
する。このとき、先程の層間絶縁層７と同様に、絶縁不
要な領域の保護膜９ａを除去することによって、必要箇
所の層間絶縁性は損なうことなく、膜による応力を緩和
することができる。その後、例えば基板温度３００℃，
圧力１Ｔｏｒｒの水素雰囲気にて１時間の熱処理を行っ
て、薄膜トランジスタアレイが完成する。
膜厚１００ｎｍのＴｉと膜厚４００ｎｍのＡｌを積層し
て成膜し、加工する。そして、保護膜９として例えば膜
厚５００ｎｍのＳｉＮｘをＰＣＶＤ法により成膜し加工
する。このとき、先程の層間絶縁層７と同様に、絶縁不
要な領域の保護膜９ａを除去することによって、必要箇
所の層間絶縁性は損なうことなく、膜による応力を緩和
することができる。その後、例えば基板温度３００℃，
圧力１Ｔｏｒｒの水素雰囲気にて１時間の熱処理を行っ
て、薄膜トランジスタアレイが完成する。
【００２１】以上のように構成されたこの実施の形態の
薄膜トランジスタには、次の効果がある。絶縁不要な領
域の絶縁性薄膜を除去することにより、膜による応力を
緩和させ、アレイ基板の反りを低減することができる。
これにより、基板の反りによる装置トラブルを抑制する
作用をもつ。
薄膜トランジスタには、次の効果がある。絶縁不要な領
域の絶縁性薄膜を除去することにより、膜による応力を
緩和させ、アレイ基板の反りを低減することができる。
これにより、基板の反りによる装置トラブルを抑制する
作用をもつ。
【００２２】また、実施の形態では、層間絶縁層７と保
護膜９の電気的に絶縁が不要な領域を除去７ａ，９ａし
たが、基板反りを低減し実質的に装置トラブルなどを抑
制できればよく、層間絶縁層７だけを除去したり、ま
た、アンダーコート層１０も除去するなどしてもよい。
護膜９の電気的に絶縁が不要な領域を除去７ａ，９ａし
たが、基板反りを低減し実質的に装置トラブルなどを抑
制できればよく、層間絶縁層７だけを除去したり、ま
た、アンダーコート層１０も除去するなどしてもよい。
【００２３】また、実施の形態では、複数の液晶表示装
置を作製した薄膜トランジスタアレイ基板において、夫
々の液晶表示装置を形成するアレイ領域の間の電気的に
絶縁が不要な絶縁膜を除去したが、充分に応力を緩和し
基板の反りを低減できればよく、例えば、夫々の液晶表
示装置を形成する領域において回路構成部分と画面構成
部分の間の不要な絶縁膜を除去したり、画面構成部分で
不要な絶縁膜を除去したりしてもよい。
置を作製した薄膜トランジスタアレイ基板において、夫
々の液晶表示装置を形成するアレイ領域の間の電気的に
絶縁が不要な絶縁膜を除去したが、充分に応力を緩和し
基板の反りを低減できればよく、例えば、夫々の液晶表
示装置を形成する領域において回路構成部分と画面構成
部分の間の不要な絶縁膜を除去したり、画面構成部分で
不要な絶縁膜を除去したりしてもよい。
【００２４】また、実施の形態では、半導体層の多結晶
シリコンを使用したが、薄膜トランジスタアレイを構成
できるものならば何でもよく、非晶質シリコンや微結晶
シリコンやシリコン・ゲルマニュウムなどでもよい。
シリコンを使用したが、薄膜トランジスタアレイを構成
できるものならば何でもよく、非晶質シリコンや微結晶
シリコンやシリコン・ゲルマニュウムなどでもよい。
【００２５】また、実施の形態では、半導体層２の前駆
体を結晶化するためにＸｅＣｌレーザ光を照射したが、
これはシリコン膜を溶融・固化して結晶化できる方法な
らば何でもよく、Ａｒイオンレーザ光の照射やＲＴＡ
（ｒａｐｉｄ ｔｈｅｒｍａｌａｎｎｅａｌｌｉｎｇ）
法による熱アニールなどでもよい。
体を結晶化するためにＸｅＣｌレーザ光を照射したが、
これはシリコン膜を溶融・固化して結晶化できる方法な
らば何でもよく、Ａｒイオンレーザ光の照射やＲＴＡ
（ｒａｐｉｄ ｔｈｅｒｍａｌａｎｎｅａｌｌｉｎｇ）
法による熱アニールなどでもよい。
【００２６】また、実施の形態では、ゲート絶縁層５と
してプラズマＣＶＤ法により形成したＳｉＯ２を用いた
が、ゲート絶縁膜として働くものなら何でもよく、例え
ば減圧ＣＶＤ法，スパッタ法，またはＥＣＲ−ＣＶＤ法
などの成膜手法を用いて形成したＳｉＯ２やＳｉＮｘ
や、プラズマ酸化や高圧酸化などで形成したＳｉＯ２な
どでもよい。
してプラズマＣＶＤ法により形成したＳｉＯ２を用いた
が、ゲート絶縁膜として働くものなら何でもよく、例え
ば減圧ＣＶＤ法，スパッタ法，またはＥＣＲ−ＣＶＤ法
などの成膜手法を用いて形成したＳｉＯ２やＳｉＮｘ
や、プラズマ酸化や高圧酸化などで形成したＳｉＯ２な
どでもよい。
【００２７】また、実施の形態では、ゲート電極６とし
てＴａを用いたが、金属ならば何でもよく、Ａｌ，Ｍ
ｏ，Ｔｉ，Ｃｒやこれらを主成分とする合金金属などで
もよい。
てＴａを用いたが、金属ならば何でもよく、Ａｌ，Ｍ
ｏ，Ｔｉ，Ｃｒやこれらを主成分とする合金金属などで
もよい。
【００２８】また、実施の形態では、所定の元素を導入
する方法としてイオン・ドーピング法を用いたが、これ
は所定の元素を導入できる方法ならば何でもよく、イオ
ン注入法やプラズマドーピング法などでもよい。
する方法としてイオン・ドーピング法を用いたが、これ
は所定の元素を導入できる方法ならば何でもよく、イオ
ン注入法やプラズマドーピング法などでもよい。
【００２９】また、実施の形態では、ソース・ドレイン
領域を形成するドナーとして燐を用いたが、これはｎチ
ャネル型薄膜トランジスタを作製する場合には砒素など
ドナーとして働くものならば何でもよい。
領域を形成するドナーとして燐を用いたが、これはｎチ
ャネル型薄膜トランジスタを作製する場合には砒素など
ドナーとして働くものならば何でもよい。
【００３０】また、実施の形態では、ソース・ドレイン
領域を形成するアクセプタとしてホウ素を用いたが、ｐ
チャネル型薄膜トランジスタを作製する場合にはアルミ
ニウムなどアクセプターとして働くものならば何でもよ
い。
領域を形成するアクセプタとしてホウ素を用いたが、ｐ
チャネル型薄膜トランジスタを作製する場合にはアルミ
ニウムなどアクセプターとして働くものならば何でもよ
い。
【００３１】また、実施の形態では、ソース電極および
ドレイン電極としてチタンを用いたが、これは電極とし
て働くものならば何でもよく、たとえばクロム，タンタ
ル，モリブデン，アルミニウムなどの金属や不純物を大
量にドープした多結晶シリコンやＩＴＯ等の透明導電層
等でもよい。
ドレイン電極としてチタンを用いたが、これは電極とし
て働くものならば何でもよく、たとえばクロム，タンタ
ル，モリブデン，アルミニウムなどの金属や不純物を大
量にドープした多結晶シリコンやＩＴＯ等の透明導電層
等でもよい。
【００３２】また、実施の形態では、層間絶縁層として
ＰＣＶＤ法により形成したＳｉＯ２を用いたが、これは
絶縁層として働くものならば何でもよく、例えば減圧Ｃ
ＶＤ法，常圧ＣＶＤ法，スパッタ法，またはＥＣＲ−Ｃ
ＶＤ法などの成膜手法を用いて形成した窒化シリコンや
酸化タンタルなどでもよい。
ＰＣＶＤ法により形成したＳｉＯ２を用いたが、これは
絶縁層として働くものならば何でもよく、例えば減圧Ｃ
ＶＤ法，常圧ＣＶＤ法，スパッタ法，またはＥＣＲ−Ｃ
ＶＤ法などの成膜手法を用いて形成した窒化シリコンや
酸化タンタルなどでもよい。
【００３３】また、実施の形態では、ガラス基板を用い
たが、これは表面が絶縁性のものならば何でもよく、プ
ラスチック基板や表面に絶縁膜を形成した金属板などで
もよい。
たが、これは表面が絶縁性のものならば何でもよく、プ
ラスチック基板や表面に絶縁膜を形成した金属板などで
もよい。
【００３４】
【発明の効果】以上説明したように本発明は基板上に形
成した絶縁性薄膜の少なくとも電気的に必要な領域には
前記絶縁性薄膜を残し、電気的に絶縁が不要な領域の全
部または一部から絶縁性薄膜を除去した構成としたこと
により、応力を緩和して、ＴＦＴアレイ基板の反りを低
減する。これにより、作製工程中の装置トラブルを低減
することができるという効果を有する。
成した絶縁性薄膜の少なくとも電気的に必要な領域には
前記絶縁性薄膜を残し、電気的に絶縁が不要な領域の全
部または一部から絶縁性薄膜を除去した構成としたこと
により、応力を緩和して、ＴＦＴアレイ基板の反りを低
減する。これにより、作製工程中の装置トラブルを低減
することができるという効果を有する。
【図１】本発明の実施の形態における薄膜トランジスタ
アレイ基板の平面図
アレイ基板の平面図
【図２】図１のＡ−Ｂ断面図
【図３】従来例の薄膜トランジスタアレイの断面図
１ ガラス基板
２ 半導体層
３ ソース・ドレイン領域（ｐ型）
４ ソース・ドレイン領域（ｎ型）
５ ゲート絶縁層
６ ゲート電極
７ 層間絶縁層
８ ソース・ドレイン電極
９ 保護膜
１０ アンダーコート層
１１ 画面構成部
１２ 回路構成部
１３ 不要な絶縁性薄膜を除去した領域
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H092 JA24 JA34 JA37 JA41 JB57
JB58 KB24 KB25 NA11 NA29
5C094 AA36 BA03 CA19 DA14 DA15
DB04 EA04 EA07 FB12 FB14
5F110 AA30 BB02 BB04 CC02 DD01
DD02 DD13 DD30 EE03 EE04
EE06 EE44 FF02 FF03 FF22
FF25 FF28 FF30 FF31 FF32
GG01 GG02 GG13 GG14 GG15
GG25 GG45 HJ01 HJ12 HJ13
HJ18 HJ23 HL03 HL04 HL07
HL08 HL11 NN02 NN03 NN04
NN22 NN23 NN24 NN34 NN35
NN40 PP02 PP03 PP04 PP35
Claims (2)
- 【請求項１】 基板上に形成した絶縁性薄膜の少なくと
も電気的に絶縁が必要な領域には前記絶縁性薄膜を残
し、電気的に絶縁が不必要な領域の全部または一部から
前記絶縁性薄膜を除去した構成としたことを特徴とする
薄膜トランジスタアレイ基板。 - 【請求項２】 前記電気的に絶縁が不必要な領域から除
去された絶縁性薄膜は、少なくとも保護膜または層間絶
縁膜であることを特徴とする請求項１記載の薄膜トラン
ジスタアレイ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351697A JP2003149677A (ja) | 2001-11-16 | 2001-11-16 | 薄膜トランジスタアレイ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001351697A JP2003149677A (ja) | 2001-11-16 | 2001-11-16 | 薄膜トランジスタアレイ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003149677A true JP2003149677A (ja) | 2003-05-21 |
Family
ID=19163974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001351697A Pending JP2003149677A (ja) | 2001-11-16 | 2001-11-16 | 薄膜トランジスタアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003149677A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010145984A (ja) * | 2008-12-18 | 2010-07-01 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置及びその製造方法 |
| CN111240067A (zh) * | 2020-02-28 | 2020-06-05 | 京东方科技集团股份有限公司 | 一种显示面板及其制造方法、显示装置 |
| JP2021110946A (ja) * | 2019-12-31 | 2021-08-02 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
-
2001
- 2001-11-16 JP JP2001351697A patent/JP2003149677A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010145984A (ja) * | 2008-12-18 | 2010-07-01 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置及びその製造方法 |
| US8592832B2 (en) | 2008-12-18 | 2013-11-26 | Samsung Display Co., Ltd. | Organic light emission diode display device and method of fabricating the same |
| JP2021110946A (ja) * | 2019-12-31 | 2021-08-02 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
| JP7133612B2 (ja) | 2019-12-31 | 2022-09-08 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
| US11910682B2 (en) | 2019-12-31 | 2024-02-20 | Lg Display Co., Ltd. | Display apparatus and multi display apparatus including the same |
| CN111240067A (zh) * | 2020-02-28 | 2020-06-05 | 京东方科技集团股份有限公司 | 一种显示面板及其制造方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011258918A (ja) | 表示装置およびその製造方法 | |
| JP2001217423A (ja) | 薄膜半導体装置及び表示装置とその製造方法 | |
| KR20080077846A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP2002009295A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5834827A (en) | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method | |
| JP2003007719A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| JP2002203973A (ja) | ポリシリコン型薄膜トランジスタ製造方法 | |
| JP2003149677A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2003257992A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JP2002009298A (ja) | 薄膜半導体素子とその製造方法及び液晶表示装置 | |
| JP3417402B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2003149678A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2001135822A (ja) | 薄膜トランジスタとその製造方法および液晶表示装置 | |
| JP2007256638A (ja) | 薄膜トランジスタ基板及びこれを用いた液晶表示装置 | |
| JP2002353139A (ja) | 薄膜の形成方法および薄膜トランジスタの製造方法 | |
| JP2003218359A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH10135462A (ja) | 薄膜トランジスタ | |
| JPH11111634A (ja) | Ｎ型半導体膜の形成方法 | |
| JP2008270637A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JP2001244465A (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ及び液晶表示装置 | |
| JP2000058843A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041111 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |