JP2016136644A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2016136644A
JP2016136644A JP2016059406A JP2016059406A JP2016136644A JP 2016136644 A JP2016136644 A JP 2016136644A JP 2016059406 A JP2016059406 A JP 2016059406A JP 2016059406 A JP2016059406 A JP 2016059406A JP 2016136644 A JP2016136644 A JP 2016136644A
Authority
JP
Japan
Prior art keywords
layer
peeled
substrate
peeling
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016059406A
Other languages
English (en)
Other versions
JP6138309B2 (ja
Inventor
章裕 千田
Akihiro Senda
章裕 千田
欣聡 及川
Yoshiaki Oikawa
欣聡 及川
千穂 川鍋
Chiho Kawanabe
千穂 川鍋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016136644A publication Critical patent/JP2016136644A/ja
Application granted granted Critical
Publication of JP6138309B2 publication Critical patent/JP6138309B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】膜剥がれに起因したゴミの発生および、膜剥がれに起因したゴミが原因となる剥離不良が抑制された半導体装置の作製方法を提供する。【解決手段】第１の半導体基板から第２の半導体基板を切り出す際に第２の半導体基板端面に剥離層が露出しないように、第１の分断処理を施す箇所に剥離層が形成されない構造の第１の半導体基板を用いる。また、第２の半導体基板に対して第２の分断処理を施す前に、第２の半導体基板の被剥離層上に支持材料を設ける。【選択図】図１

Description

本発明は、半導体基板並びに該半導体基板を用いた半導体装置の作製方法に関する。
なお、本明細書における半導体基板とは、半導体素子あるいは半導体回路等を形成した基
板を指す。
近年、曲がる電子ペーパー、湾曲面に設置することの可能な太陽電池など、可撓性を有す
る半導体装置に対する需要が急速に高まっている。これに伴い、可撓性を有する半導体装
置を作製する技術についても、世界中で高い注目を集めている。
薄型の可撓性を有する半導体装置を作製する技術の一例としては、ガラス基板などの上に
形成した半導体装置を含む薄膜層（以下、被剥離層と略記する）を基板から剥離し、可撓
性を有する他の基材、例えばプラスチックフィルムなどに転写して、可撓性を有する半導
体装置を作製する方法が提案されている（特許文献１）。
特開２００３−１７４１５３号公報
ところで、特許文献１の技術を用いて、被剥離層が形成された基板（以下、第１の半導体
基板と略記する）から被剥離層を剥離し、第２の基板に移載するにあたり、生産効率を高
める手段の１つとして、第１の半導体基板のサイズを大きくして、より多くの半導体装置
を形成する事が望まれる。
これにより、第１の半導体基板からより多くの可撓性を有する半導体装置を作製すること
ができる。
しかし、第１の半導体基板サイズが大きくなるに伴い、剥離作業時や剥離作業後における
基板の取り扱いが困難になるという問題がある。
そのため、剥離作業を行う前に第１の半導体基板を、取り扱いやすいサイズに分断してお
くことが好ましい（以下、分断した第１の半導体基板のそれぞれを、第２の半導体基板と
略記する）。
しかし、特許文献１に記載されている技術である剥離層は、意図的に基板への密着性が弱
められている。そのため、剥離層が形成された部分を横切って分断処理を施すと、分断面
に剥離層部分が露出し、露出した剥離層部分から膜剥がれが生じやすくなる。
このため、分断作業時や分断作業後の工程において、露出した剥離層部分からの膜剥がれ
に起因したゴミが、被剥離層上に付着する。
被剥離層上にゴミが付着すると、後の工程にて被剥離層を剥離する際に基板の一部に局所
的な力が加わる、あるいは力が加わりにくくなる箇所が局所的に発生するため、剥離時に
被剥離層の一部にクラックが発生する、あるいは剥離されない部分が生じるといった問題
が発生しやすくなる。
被剥離層上に付着したゴミを除去する方法としては、パルスジェット洗浄（流水式高周波
超音波洗浄）などの洗浄を追加する方法があるが、余分な生産コストが発生してしまう。
また、ゴミを除去するための追加洗浄を行っても、被剥離層上に付着したゴミを完全に除
去する事は難しい。
本発明は、このような技術的背景のもとでなされたものである。したがって、その目的は
、膜剥がれに起因したゴミの発生および、膜剥がれに起因したゴミが原因となる剥離不良
が抑制された半導体装置の作製方法を提供することを課題とする。
上記目的を達成するために、本発明は、第１の半導体基板における剥離層および被剥離層
の位置関係に着眼した。第１の半導体基板に対して分断処理（以下、第１の分断処理と略
記する）を施して第２の半導体基板を取り出す際に、第２の半導体基板端面に剥離層が露
出しないように、第１の半導体基板の構造を、第１の分断処理を施す箇所に剥離層が形成
されない構造とした。これにより、第１の分断処理時および分断処理後において、剥離層
部分からの膜剥がれに起因したゴミを抑制することができる。
また、本発明は、上記第２の半導体基板の端面に剥離層を露出させるための分断処理（以
下、第２の分断処理と略記する）を施す前に、第２の半導体基板の被剥離層上に支持材料
を設けた。これにより、第２の分断処理時および分断処理後において発生する剥離層部分
からの膜剥がれに起因したゴミは被剥離層に直接付着せず、支持材料上に付着する。この
ため、第２の半導体基板から被剥離層を剥離する際に支持材料が緩衝材となり、膜剥がれ
に起因したゴミが原因となる剥離不良が抑制される。
本発明の一様態は、基板上に複数の島状の剥離層および剥離層を覆う被剥離層を形成した
第１の半導体基板を作製し、被剥離層は半導体回路を剥離層上に備えおり、基板と被剥離
層が接する部分に沿って第１の半導体基板に第１の分断処理を施して、１つの島状の剥離
層および剥離層を覆う被剥離層を備える第２の半導体基板を作製し、作製した第２の半導
体基板の表面である被剥離層上に剥離可能な支持材料を設け、第２の半導体基板の剥離層
と被剥離層が積層されている部分に第２の分断処理を施して、第２の半導体基板端面に剥
離層を露出させた後に被剥離層から基板を剥離し、被剥離層の基板を剥離した面に接着材
料を介してベース基材を設け、剥離可能な支持材料を剥離することを特徴とする半導体装
置の作製方法である。
上記発明の一様態により、剥離層部分からの膜剥がれに起因したゴミの発生が抑制され、
膜剥がれに起因したゴミが原因となる剥離不良が抑制された半導体装置を作製することが
できる。
また、本発明の一様態は、基板上に複数の島状の剥離層および剥離層を覆う被剥離層を形
成した第１の半導体基板を作製し、被剥離層は半導体回路を剥離層上に備えおり、基板と
被剥離層が接する部分に沿って第１の半導体基板に第１の分断処理を施して、１つの島状
の剥離層および剥離層を覆う被剥離層を備える第２の半導体基板を作製し、作製した第２
の半導体基板の表面である被剥離層上に剥離可能な支持材料を設け、第２の半導体基板の
剥離層と被剥離層が積層されている部分に第２の分断処理を施して第２の半導体基板端面
に剥離層を露出させ、第２の半導体基板の支持材料が設けられていない面に接着材料を介
して剥離補助基板を設けた後に被剥離層から基板を剥離し、被剥離層の基板を剥離した面
に接着材料を介してベース基材基板を設け、剥離可能な支持材料を剥離することを特徴と
する半導体装置の作製方法。
上記発明の一様態により、第一の基板を剥離する際に剥離層と被剥離層の界面に効率よく
剥離力を加えることができるため、膜剥がれに起因したゴミによる剥離不良が抑制された
半導体装置を、高い歩留まりで作製することができる。
また、本発明の一様態は、剥離可能な支持材料として、粘着性が低下する特性を有する材
料を使用することを特徴とする、半導体装置の作製方法である。
上記発明の一様態により、支持材料を剥がす際に生じる、膜剥がれやクラックなどの半導
体回路への悪影響を抑制することができる。
また、本発明の一様態は、剥離可能な支持材料として、被剥離層から第１の基板を剥離す
るのに必要な力よりも粘着力が強く、かつ、接着材料よりも粘着力が弱い材料を使用する
ことを特徴とする、半導体装置の作製方法である。
上記発明の一様態により、支持材料の粘着力を低下させるための処理を行う必要がないた
め、半導体回路の劣化が抑制された、半導体装置を作製することができる。
また、本発明の一様態は、剥離可能な支持材料として、溶媒に含浸させることにより溶解
して除去できる材料を使用することを特徴とする、半導体装置の作製方法である。
上記発明の一様態により、支持材料を剥離するための物理的な力を加える必要がないため
、支持材料の剥離時に発生しやすい膜剥がれやクラックなどの半導体回路への悪影響が無
い、半導体装置を作製することができる。
なお、本明細書において、半導体要素とは半導体装置の動作に直接関与しない半導体群（
例えば、半導体装置の性能の一部または全部を評価するために使用する評価用素子など）
を指すものであり、半導体回路とは半導体装置の動作に直接関与する半導体群を指すもの
である。
本発明によれば、膜剥がれに起因したゴミの発生および、膜剥がれに起因したゴミが原因
となる剥離不良が抑制された半導体装置を提供することができる。
半導体基板を説明する図。 半導体基板の作製方法を説明する図。 半導体基板の作製方法を説明する図。 半導体基板の作製方法を説明する図。 半導体基板の作製方法を説明する図。 半導体基板の作製方法を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、第１の半導体基板の構造および第２の半導体基板の構造について、図
１を用いて説明するとともに、第２の半導体基板を用いて半導体装置を作製する方法につ
いて、図２および図３を用いて説明する。なお、図１（ａ）は第１の半導体基板の上面図
であり、図１（ｂ）は図１（ａ）の一点鎖線Ｘ１−Ｘ２部分についての断面図であり、破
線部分Ａ１−Ａ２、破線部分Ｂ１−Ｂ２、破線部分Ｃ１−Ｃ２および破線部分Ｄ１−Ｄ２
は、第１の基板から第２の基板を切り出すための分断ラインを示す。また、図１（ｃ）は
図１（ａ）より切り出された第２の半導体基板の構造である。
第１の半導体基板１００は、基板１０１上に複数の島状の剥離層１０２および剥離層１０
２を覆う被剥離層１０６が形成されている。被剥離層１０６は半導体装置の構成要素であ
る半導体回路１０４を有している。なお、半導体回路１０４は剥離層１０２上に形成され
ている。
なお、図１（ａ）では剥離層１０２の形成されていない部分が直線状に存在するが、特に
これに限定されることはない。ただし、後の工程にて第１の半導体基板に対して第１の分
断処理を施す際には、基板１０１と被剥離層１０６が接する箇所（剥離層１０２の形成さ
れていない箇所）を分断するため、第１の分断処理を簡便に行うためにも基板１０１と被
剥離層１０６が接する箇所を直線状に形成することが望ましい。
また、隣接する剥離層１０２の間隔および基板１０１の端面と剥離層１０２の間隔は、分
断処理後に分断した基板（つまり、第２の半導体基板１１０）の端面から剥離層１０２が
露出しない範囲で、間隔を狭くすることが望ましい。これにより、剥離層１０２上に形成
される半導体回路１０４の形成面積を大きくすることができるため、効率よく半導体回路
を形成できる。
半導体回路１０４内には、少なくとも１つの半導体素子（例えば、薄膜トランジスタ、ダ
イオード、抵抗、容量素子等）が形成されており、被剥離層１０６は複数の半導体回路１
０４を含んでいる。
なお、本実施の形態では被剥離層１０６中に半導体基板の構成要素である半導体回路１０
４のみを形成しているが、隣接する剥離層１０２の間の領域や基板１０１の端面と剥離層
１０２の間の領域に半導体要素（例えば、半導体装置の不良箇所調査や性能評価を行うた
めの評価用素子（ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）とも呼ばれる））を
形成してもよい。
上述領域は、後の工程にて剥離処理を行った後も、剥離されることなく基板１０１上に残
るため、半導体要素にダメージ箇所（例えば、電気特性を測定するために、評価用素子に
探触子（プローブとも言う）を接触させることによるキズ）が形成されても、ダメージ箇
所からクラックが発生、進行するなどといった、半導体回路１０４への悪影響を抑制する
ことができる。
基板１０１は、剥離層１０２と、半導体回路１０４を含む被剥離層１０６をスパッタ装置
やＣＶＤ装置などの各種成膜装置を用いて形成するため、剛体であり、かつ剥離層１０２
、半導体回路１０４および被剥離層１０６の形成に耐える耐熱性を有することが好ましい
。例えば、ガラス基板、石英基板、金属基板、ステンレス基板、表面に絶縁層を形成した
シリコンウエハなどを用いることができる。
なお、本明細書では、基板１０１として、大型化が容易であり、かつ価格が比較的安価な
ガラス基板を用いた場合についての説明を行う。
剥離層１０２は、［１］窒素、酸素や水素を含む膜（例えば、水素を含む非晶質珪素膜、
水素含有合金膜、酸素含有合金膜など）［２］金属膜（例えば、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎ
ｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、
ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）など
）［３］合金膜（タングステンとモリブデンの合金のような複数の金属元素の合金）［４
］表面に金属酸化物が形成された金属膜または、表面に金属酸化物が形成された合金膜で
形成することができる。
この中で、［４］表面に金属酸化物が形成された金属膜または、表面に金属酸化物が形成
された合金膜を用いた剥離層１０２では、剥離層１０２は意図的に被剥離層１０６との密
着性が弱められており、物理的手段により剥離層１０２と被剥離層１０６を容易に剥離す
ることができるため、短時間かつ安全に剥離作業を行うことができるため望ましい。
なお、剥離層１０２の表面に金属酸化物を形成する方法としては、金属膜表面を熱酸化す
る方法、酸素またはＮ２Ｏプラズマで金属膜表面を処理する方法、オゾン水等の酸化力の
強い溶液で金属膜表面を処理する方法などがある。また別の方法としては、被剥離層１０
６を形成した際に、被剥離層１０６と剥離層１０２の界面に金属酸化物が形成されるよう
にする方法がある。例えば、スパッタリング法でシリコン酸化物を成膜すると、金属膜ま
たは合金膜表面にシリコン酸化物が堆積する際に、その表面が酸化される。なお、金属膜
または合金膜の表面に金属酸化物を形成する代わりに、プラズマ処理や熱処理によって金
属窒化膜してもよい。
また、剥離層１０２は単層であっても、複数の層で形成されていてもよい。
第１の半導体基板１００を、図１（ａ）のＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２およびＤ
１−Ｄ２に沿って第１の分断処理を行う事により、第２の半導体基板１１０が得られる。
なお、第２の半導体基板１１０は、端面から剥離層１０２が露出しない。
このため、第１の分断処理による膜剥がれに起因したゴミの発生を抑制できる。
次に、第２の半導体基板１１０の被剥離層１０６上に支持材料２００を設置する（図２（
ａ）参照）。
支持材料２００としては、被剥離層１０６上に設置した際に、被剥離層１０６から容易に
剥がれない密着性を有し、かつ、後の工程にて被剥離層１０６に接着材料を介してベース
基板を貼り合わせた後に、被剥離層１０６から容易に剥がすことのできる特性を有する必
要がある。このような材料として、例えば、ＵＶ照射、熱付加または通電などの負荷を加
えることにより、粘着性を低下できる樹脂などを用いることができる。
なお、図２（ａ）では支持材料２００は単層状態で記載されているが、積層構造の支持材
料も含まれる。積層構造の支持材料としては、例えば、ＵＶ照射、熱付加または通電など
の負荷を加えることにより粘着性を低下できる樹脂とプラスチックフィルムが積層された
テープ状の材料を用いることができる。
本実施の形態では、支持材料２００として、ＵＶ照射により粘着性を低下できる樹脂を用
いた場合についての半導体装置の作製方法を記載する。
次に、第２の分断処理を施し、基板１０１の外周部近傍において剥離層と被剥離層が積層
された部分に分断ラインを形成し（図２（ｂ）参照）、分断ラインより外側の基板１０１
を、第２の半導体基板１１０より分離する（図２（ｃ）参照。）。
なお、第２の分断処理としては、例えば図２（ｂ）で示すように、先端の鋭利な刃２０２
を基板に押し当てて基板を切断する方法などがある。
なお、本実施の形態では、分断ライン形成は基板１０１の裏面（被剥離層が形成されてい
ない側）から行っているが、これに限定されることはない。分断ラインを形成した後に基
板１０１を確実に分離することができるのであれば、支持材料側から分断ラインを形成し
てもよい。
第２の分断処理を行った際に分断箇所ではゴミ（例えば、非常に細かなガラスの粉など）
が発生するが、被剥離層１０６上には支持材料２００が形成されているため、仮に支持材
料２００上にゴミが付着したとしても、後の工程にて基板１０１を剥離する際に、被剥離
層１０６に加わる局所的な力を支持材料２００により緩和することができる。このため、
ゴミが原因となり被剥離層１０６に発生するクラック発生や、剥離不良を抑制することが
できる。
次に、基板１０１の支持材料２００側を固定用治具２０４に固定する。この状態で、基板
端部に露出した剥離層１０２と被剥離層１０６の界面に外力を加える。これにより、被剥
離層１０６と基板１０１の一方、または両方に撓みが生じる。その結果、剥離層１０２が
露出した基板外周の一部または全部において、被剥離層１０６から基板１０１が剥離され
た場所が形成される。
なお、本実施の形態における外力としては、例えば図２（ｄ）で示すように、剥離層１０
２と被剥離層１０６の界面に先端の鋭利な刃２０２を押し当てて力を加える方法などがあ
る。
また、固定用治具２０４としては、例えば、多孔質状の孔を有する台座の一面に固定する
対象物を設置し、多孔質状の孔を有する台座の他の一面から真空引きを行うことにより対
象物を固定する方法（ポーラスチャックとも呼ばれる）などがある。
この処理を行うことにより、次工程で被剥離層１０６から基板１０１の全部を剥離する際
に、剥離層１０２が露出した基板外周でのクラックの発生および進行の抑制をすることが
できる。
次に、上述の処理により被剥離層１０６が剥離された箇所を始点として、被剥離層１０６
から基板１０１の全面を剥離する（図３（ａ）参照。）。
次に、支持材料２００が形成された被剥離層１０６を固定用治具２０４から分離し、被剥
離層１０６の支持材料２００が形成されている面とは反対の面に、接着材料３００を介し
てベース基材３０２を設置する（図３（ｂ）参照。）。
接着材料３００に関しては、接着材料３００を介して被剥離層１０６上にベース基材３０
２を設置した後に、被剥離層１０６とベース基材３０２が容易に剥がれない接着力を有し
ていればよい。
なお、ベース基材３０２については、例えば、ガラス基板、シリコンウエハ、金属板、各
種プラスチック基板などを用いることができ、好ましくは、薄く研磨されたガラスやシリ
コンウエハ、金属薄膜、各種プラスチックフィルム、プリプレグ（繊維体に有機樹脂が含
浸された構造体）などの可撓性を有する基材を用いることが望ましい。
なお、ベース基材３０２として、プリプレグなどのように繊維体に有機樹脂が含浸された
構造体を用いる場合は、ベース基材３０２自体に接着材料が含まれているため、接着材料
３００は必ずしも用いる必要はない。
次に、支持材料２００に対して密着性低下処理３０４を行い、被剥離層１０６から支持材
料２００を容易に剥がすことができる状態にまで、支持材料２００の密着性を低下させる
（図３（ｃ）参照）。なお、本実施の形態では支持材料２００としてＵＶ照射により粘着
性を低下できる樹脂を用いているため、図３（ｃ）における密着性低下処理３０４はＵＶ
照射処理を表している。
なお、密着性低下処理３０４は、用いる支持材料の種類により適宜変更することが望まし
い。例えば、加熱処理を行うことにより密着性が低下する材料を支持材料２００として用
いている場合は、密着性低下処理３０４は「加熱処理」となる。
次に、支持材料２００を被剥離層１０６から剥離する（図３（ｄ）参照）。これにより、
半導体装置の動作に関与する半導体回路１０４が形成された被剥離層１０６が接着材料３
００を介してベース基材３０２に固定された、可撓性を有する半導体装置３１０を作製す
ることができる（図３（ｅ）参照）。
以上の方法を用いることにより、第１の分断処理時において剥離層部分からの膜剥がれに
起因したゴミ発生を抑制することができ、かつ第２の分断処理時に発生する剥離層部分か
らの膜剥がれに起因したゴミが原因となる剥離不良を抑制することができる。
これにより、可撓性を有する半導体装置を高い歩留まりで作製することができる
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態２）
本実施の形態では、実施の形態１にて記載した半導体装置の作製方法に関して、半導体装
置の動作に関与する半導体回路１０４が形成された被剥離層１０６から、基板１０１をよ
り簡便に剥離する方法について、図４を用いて説明する。
まず、実施の形態１と同様に、第２の半導体基板１１０を準備し、被剥離層１０６上に支
持材料２００を形成し、第２の分断処理を施して基板１０１の外周部近傍において剥離層
と被剥離層が積層された部分に分断ラインを形成し、分断ラインより外側部分を分離する
（図４（ａ）参照。）。
次に、基板１０１の被剥離層１０６が形成されていない面に対して、接着材料４００を介
して剥離補助基板４０２を設置する（図４（ｂ）参照）。
接着材料４００に関しては、基板１０１と剥離補助基板４０２が容易に剥がれない接着力
を有していれよい。
剥離補助基板４０２に関しては、接着材料４００を介して基板１０１に剥離補助基板４０
２を設けた際において、剥離補助基板４０２の少なくとも一部が、基板１０１と重畳しな
い（基板１０１の端面より外側に出ている）ことが望ましい。
なお、剥離補助基板４０２の材質については、強い剛体材料が望ましい。例えば、ガラス
基板、石英基板、金属基板、ステンレス基板などを用いることができる
次に、支持材料２００を固定用治具２０４に固定する。この状態で、剥離補助基板４０２
のうち、基板１０１と重畳しない部分（基板１０１の端面より外側に出ている部分）に外
力を加える。これにより、被剥離層１０６と基板１０１の一方、または両方に撓みが生じ
る。
その結果、剥離層１０２が露出した基板外周の一部または全部において、被剥離層１０６
から基板１０１が剥離された箇所が形成される（図４（ｃ）参照。）。
なお、本実施の形態における外力としては、例えば、図４（ｃ）に示すように、剥離補助
基板４０２に対して板状物体４０３を押し当てて力を加える方法などがある。
実施の形態１では、剥離層１０２と被剥離層１０６の界面に外力を加えたのに対し、本実
施の形態では外力を加える部分が基板１０１の外形と重畳しない（基板１０１の端面より
外側に出ている）ため、より簡便に外力を加えることができる。また、剥離補助基板４０
２を介して剥離層１０２と被剥離層１０６の界面に外力を加えるため、剥離層１０２およ
び被剥離層１０６に直接外力を加える（図２（ｄ）のように、剥離層１０２と被剥離層１
０６の界面に、先端の鋭利な刃２０５を直接押し当てるなど）必要が無く、剥離層１０２
および被剥離層１０６へのダメージを無くすことができる。
これにより、被剥離層１０６から基板１０１をより簡便に剥離することができる。
上記処理を行うことにより、次工程で被剥離層１０６から基板１０１の全部を剥離する際
に、剥離層が露出した基板外周でのクラックの発生および進行を抑制することができる。
次に、被剥離層１０６から基板１０１が剥離された箇所を始点として、剥離補助基板４０
２を用いて剥離層１０２と被剥離層１０６の界面に外力を加えて、被剥離層１０６から基
板１０１の全面を剥離する（図４（ｄ）参照。）。
次に、支持材料２００が形成された被剥離層１０６を固定用治具２０４から分離する。分
離後に基板１０１を剥離した側の被剥離層１０６表面に、接着材料３００を介してベース
基材３０２を設置する。この状態で支持材料２００に対して密着性低下処理３０４を行う
。
これにより、支持材料２００の被剥離層１０６と接する面における密着性が低下するため
、支持材料２００を被剥離層１０６から剥離できる。したがって、図３（ｅ）と同様に、
可撓性を有する半導体装置３１０を作製できる。
以上の方法を用いることにより、第１の分断処理時において、剥離層１０２部分からの膜
剥がれに起因したゴミ発生を抑制することができる。加えて、第２の分断処理時に発生す
る、剥離層１０２部分からの膜剥がれに起因したゴミが原因となる剥離不良を抑制するこ
とができる。さらに、被剥離層１０６から基板１０１をより簡便に剥離することができる
。
これにより、可撓性を有する半導体装置を、より簡便に高い歩留まりで作製する方法を提
供することができる
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、実施の形態１にて記載した半導体装置の作製方法に関して、異なる支
持材料を用いて半導体装置を作製する方法について、図５を用いて説明する。
本実施の形態では、第２の半導体基板１１０を用いる。第２の半導体基板１１０は、実施
の形態１で示すものと同一である。第２の半導体基板１１０の被剥離層１０６上に支持材
料５００を形成する。そして、基板１０１の外周部近傍に分断ラインを形成する。分断ラ
インは、剥離層１０２と被剥離層１０６が積層されている部分に形成する。分断ライン形
成方法としては、例えば、高速回転させた薄い刃を接触させる、先端の鋭利な刃を押し当
てる、高エネルギー（例えばＣＯ２レーザーやＹＡＧレーザービームなど）を照射する、
高圧の液体（例えば、高圧の水など）を当てる、などを行うとよい。基板１０１に形成さ
れた分断ラインによって、分断ラインより外側部分を基板１０１から分離する。その後、
基板１０１の支持材料５００が形成された面を固定用治具２０４に密接させて固定する（
図５（ａ）参照）。
支持材料５００としては、被剥離層１０６との単位面積あたりの粘着力Ｆが「ｆ１＜Ｆ＜
ｆ２」の範囲を有する材料を用いる。なお、パラメータｆ１は、後の工程にて、基板１０
１を被剥離層１０６から剥離する際に、剥離層１０２と被剥離層１０６の界面に加える外
力の単位面積あたりの力であり、パラメータｆ２は、後の工程にて、接着材料３００を介
して被剥離層１０６とベース基材３０２を接着した際に、接着材料３００と被剥離層１０
６の界面における単位面積あたりの接着力である。
次に、基板端部に露出した剥離層１０２と被剥離層１０６の界面に外力を加える。これに
より、被剥離層１０６と基板１０１の一方、または両方に撓みが生じる。その結果、基板
外周近傍の一部または全部において、被剥離層１０６から基板１０１が剥離された箇所が
形成される。さらに、被剥離層１０６から基板１０１が剥離された箇所を始点として、被
剥離層１０６から基板１０１の全面を剥離する（図５（ｂ）参照）。
この時、密着力Ｆ（支持材料５００と被剥離層１０６の界面における単位面積あたりの密
着力）は、力ｆ１（被剥離層１０６から基板１０１を剥離するために加える外力の単位面
積あたりの力）より大きい。このため、支持材料５００が被剥離層１０６から剥がれるこ
となく、被剥離層１０６から基板１０１を選択的に剥離することができる。
次に、支持材料５００が形成された被剥離層１０６を固定用治具２０４から分離し、支持
材料５００が形成されていない側の被剥離層１０６表面に、接着材料３００を介してベー
ス基材３０２を設け、被剥離層１０６から支持材料５００を剥がす（図５（ｃ）参照）。
この時、密着力Ｆ（支持材料５００と被剥離層１０６の界面における単位面積あたりの密
着力）は、接着力ｆ２（接着材料３００と被剥離層１０６の界面における単位面積あたり
の接着力）より小さい。このため、ベース基材３０２が接着材料３００から剥がれること
なく、支持材料５００を被剥離層１０６から選択的に剥がすことができる。
これにより、図３（ｅ）と同様に、半導体装置の動作に関与する半導体回路１０４が形成
された被剥離層１０６が接着材料３００を介してベース基材３０２に固定された、可撓性
を有する半導体装置３１０を作製することができる。
以上の方法により、支持材料の粘着力を低下させるための処理を行うことなく半導体装置
を作製することができる。
これにより、支持材料の粘着力を低下させるための処理に起因した半導体回路の劣化を抑
制できるため、信頼性の高い半導体装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態４）
本実施の形態では、実施の形態１にて記載した半導体装置の作製方法に関して、異なる支
持材料を用いて半導体装置を作製する方法について、図６を用いて説明する。
本実施の形態では、第２の半導体基板１１０を用いる。第２の半導体基板１１０は、実施
の形態１で示すものと同一である。第２の半導体基板１１０の被剥離層１０６上に支持材
料６００を形成する。そして、基板１０１の外周部近傍に分断ラインを形成する。分断ラ
インは、剥離層１０２と被剥離層１０６が積層されている部分に形成する。分断ライン形
成方法としては、例えば、高速回転させた薄い刃を接触させる、先端の鋭利な刃を押し当
てる、高エネルギー（例えばＣＯ２レーザーやＹＡＧレーザービームなど）を照射する、
高圧の液体（例えば、高圧の水など）を当てる、などを行うとよい。基板１０１に形成さ
れた分断ラインによって、分断ラインより外側部分を基板１０１から分離する。その後、
基板１０１の支持材料６００が形成された面を固定用治具２０４に密接させて固定する。
支持材料６００としては、溶媒中に浸すことにより溶解し、除去できる材料を用いる。こ
のような材料として、例えば水に浸すことにより溶解し、除去することのできる水溶性接
着剤などがある。
次に、基板端部に露出した剥離層１０２と被剥離層１０６の界面に外力を加える。これに
より、被剥離層１０６と基板１０１の一方、または両方に撓みが生じる。その結果、基板
外周部の一部または全部において、被剥離層１０６から基板１０１が剥離される。さらに
、被剥離層１０６から基板１０１が剥離された箇所を始点として、被剥離層１０６から基
板１０１の全面を剥離する。その後、支持材料６００が形成された被剥離層１０６を固定
用治具２０４から分離する。分離後に、被剥離層１０６の基板１０１を剥離した側の面に
、接着材料６０２を介してベース基材３０２を設置する（図６（ｂ）参照。）。
なお、後の工程にて、支持材料６００を溶媒中に浸して被剥離層１０６から剥がす作業を
行うため、接着材料６０２は使用する溶媒に対して不溶な性質を示す材料を用いることが
好ましい。
次に、支持材料６００および、接着材料６０２を介してベース基材３０２が設置された被
剥離層１０６を溶媒６０４に浸し、支持材料６００を溶解させて被剥離層１０６から除去
する（図６（ｃ）参照。）。
これにより、半導体装置の動作に関与する半導体回路１０４が形成された被剥離層１０６
が、接着材料６０２を介してベース基材３０２に固定された、可撓性を有する半導体装置
６１０を作製することができる（図６（ｄ）参照。）。
以上の方法により、支持材料を剥離するための物理的な力を加えることなく半導体装置を
作製することができる。
これにより、支持材料を剥離する際に加える力に起因した半導体回路の劣化が抑制された
、歩留まりが高く、かつ信頼性の高い半導体装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
１００ 第１の半導体基板
１０１ 基板
１０２ 剥離層
１０４ 半導体回路
１０６ 被剥離層
１１０ 第２の半導体基板
２００ 支持材料
２０２ 先端の鋭利な刃
２０４ 固定用治具
２０５ 先端の鋭利な刃
３００ 接着材料
３０２ ベース基材
３０４ 密着性低下処理
３１０ 半導体装置
４００ 接着材料
４０２ 剥離補助基板
４０３ 板状物体
５００ 支持材料
６００ 支持材料
６０２ 接着材料
６０４ 溶媒
６１０ 半導体装置

Claims (4)

  1. ガラス基板上に複数の島状の剥離層と、前記複数の島状の剥離層の端面を覆う被剥離層を有する第１の半導体基板を作製し、
    前記被剥離層は前記複数の島状の剥離層上にそれぞれ半導体回路を備え、
    前記第１の半導体基板の前記ガラス基板と前記被剥離層とが接する領域に分断処理を施し、ガラス基板上に一つの島状の剥離層と、前記剥離層を覆う被剥離層とを備える第２の半導体基板を作製し、
    前記第２の半導体基板の前記被剥離層上に支持材料を設け、
    前記第２の半導体基板の前記剥離層と前記被剥離層とが積層された領域において、前記剥離層を露出し、
    前記被剥離層から前記ガラス基板を剥離し、
    前記被剥離層の前記ガラス基板を分離した面に接着材料を介してベース基材を設け、
    前記支持材料を剥離する半導体装置の作製方法。
  2. 請求項１において、
    前記支持材料として、ＵＶ照射、熱付加または通電により粘着性が低下する材料を使用する半導体装置の作製方法。
  3. 請求項１において、
    前記支持材料として、前記支持材料と前記被剥離層との粘着力が、前記被剥離層から前記ガラス基板を分離するのに必要な力よりも大きく、かつ、前記接着材料と前記被剥離層の接着力よりも小さい材料を使用する半導体装置の作製方法。
  4. 請求項１において、
    前記支持材料として、溶媒に浸すことにより溶解する材料を使用する半導体装置の作製方法。
JP2016059406A 2010-06-24 2016-03-24 半導体装置の作製方法 Expired - Fee Related JP6138309B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010144127 2010-06-24
JP2010144127 2010-06-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011139226A Division JP5917026B2 (ja) 2010-06-24 2011-06-23 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017086246A Division JP6321854B2 (ja) 2010-06-24 2017-04-25 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016136644A true JP2016136644A (ja) 2016-07-28
JP6138309B2 JP6138309B2 (ja) 2017-05-31

Family

ID=45352923

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011139226A Active JP5917026B2 (ja) 2010-06-24 2011-06-23 半導体装置の作製方法
JP2016059406A Expired - Fee Related JP6138309B2 (ja) 2010-06-24 2016-03-24 半導体装置の作製方法
JP2017086246A Active JP6321854B2 (ja) 2010-06-24 2017-04-25 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011139226A Active JP5917026B2 (ja) 2010-06-24 2011-06-23 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017086246A Active JP6321854B2 (ja) 2010-06-24 2017-04-25 半導体装置の作製方法

Country Status (2)

Country Link
US (4) US8507322B2 (ja)
JP (3) JP5917026B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018065861A1 (ja) * 2016-10-07 2019-07-18 株式会社半導体エネルギー研究所 ガラス基板の洗浄方法、半導体装置の作製方法、及びガラス基板

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3697247B2 (ja) * 2002-04-22 2005-09-21 キヤノン株式会社 情報処理装置及び監視方法及びプログラム並びに記憶媒体
US8507322B2 (en) * 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
TWI669835B (zh) 2012-07-05 2019-08-21 日商半導體能源研究所股份有限公司 發光裝置
KR102173801B1 (ko) 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR102187752B1 (ko) 2013-05-07 2020-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 박리 장치
WO2015019971A1 (en) * 2013-08-06 2015-02-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method
CN104867812A (zh) * 2015-03-27 2015-08-26 京东方科技集团股份有限公司 多晶硅薄膜和半导体器件的制备方法、显示基板及装置
CN105762280B (zh) * 2016-05-05 2018-09-04 京东方科技集团股份有限公司 柔性显示面板分离方法和装置
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
JP6991673B2 (ja) 2018-02-27 2022-01-12 株式会社ディスコ 剥離方法
CN113169132B (zh) * 2018-11-21 2024-06-25 三井金属矿业株式会社 半导体封装体的制造方法和其中使用的粘合片
CN109755351B (zh) * 2019-01-22 2020-06-30 扬州乾照光电有限公司 一种柔性薄膜太阳电池及其制作方法
WO2020183588A1 (ja) * 2019-03-11 2020-09-17 シャープ株式会社 電子デバイスの製造方法
US11264279B2 (en) * 2019-04-16 2022-03-01 Next Biometrics Group Asa Systems and methods for manufacturing flexible electronics
KR102543854B1 (ko) * 2021-01-21 2023-06-14 신에츠 엔지니어링 가부시키가이샤 워크 분리 장치 및 워크 분리 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004086129A (ja) * 2002-07-02 2004-03-18 Omron Corp 光導波路装置、光導波路装置の製造方法及び光通信用装置
JP2006093209A (ja) * 2004-09-21 2006-04-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006173596A (ja) * 2004-11-22 2006-06-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006245207A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 転写方法、転写物の製造方法、回路基板の製造方法、電気光学装置及び電子機器
JP2009516368A (ja) * 2005-11-11 2009-04-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複数の半導体デバイス及びキャリア基板の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
CN1808195A (zh) 2002-07-02 2006-07-26 欧姆龙株式会社 光波导装置、光波导装置的制造方法以及光通信装置
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
TWI372462B (en) 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8698262B2 (en) 2004-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method of the same
US7736964B2 (en) 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
FR2878535B1 (fr) * 2004-11-29 2007-01-05 Commissariat Energie Atomique Procede de realisation d'un substrat demontable
JP4817673B2 (ja) * 2005-02-25 2011-11-16 三洋電機株式会社 窒化物系半導体素子の作製方法
US7456104B2 (en) 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101272097B1 (ko) 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
US7465596B2 (en) 2005-06-30 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7510950B2 (en) 2005-06-30 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7723842B2 (en) 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
WO2007055142A1 (en) 2005-11-11 2007-05-18 Semiconductor Energy Laboratory Co., Ltd. Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
CN101861369B (zh) * 2007-10-16 2013-01-09 电气化学工业株式会社 粘合剂、粘合片、多层粘合片以及用于电子部件的生产方法
CN103500700B (zh) 2008-06-06 2016-06-08 株式会社半导体能源研究所 半导体装置的制造方法
JP5144634B2 (ja) * 2009-12-22 2013-02-13 日東電工株式会社 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
US8507322B2 (en) * 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004086129A (ja) * 2002-07-02 2004-03-18 Omron Corp 光導波路装置、光導波路装置の製造方法及び光通信用装置
JP2006093209A (ja) * 2004-09-21 2006-04-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006173596A (ja) * 2004-11-22 2006-06-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006245207A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 転写方法、転写物の製造方法、回路基板の製造方法、電気光学装置及び電子機器
JP2009516368A (ja) * 2005-11-11 2009-04-16 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複数の半導体デバイス及びキャリア基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018065861A1 (ja) * 2016-10-07 2019-07-18 株式会社半導体エネルギー研究所 ガラス基板の洗浄方法、半導体装置の作製方法、及びガラス基板
JP7143210B2 (ja) 2016-10-07 2022-09-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11637009B2 (en) 2016-10-07 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Cleaning method of glass substrate, manufacturing method of semiconductor device, and glass substrate

Also Published As

Publication number Publication date
US20110318881A1 (en) 2011-12-29
US20140248744A1 (en) 2014-09-04
JP6321854B2 (ja) 2018-05-09
JP2012028760A (ja) 2012-02-09
JP6138309B2 (ja) 2017-05-31
JP5917026B2 (ja) 2016-05-11
US20150333036A1 (en) 2015-11-19
US9190428B2 (en) 2015-11-17
US8728868B2 (en) 2014-05-20
JP2017147463A (ja) 2017-08-24
US8507322B2 (en) 2013-08-13
US9780070B2 (en) 2017-10-03
US20130344681A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
JP6321854B2 (ja) 半導体装置の作製方法
JP3859682B1 (ja) 基板の薄板化方法及び回路素子の製造方法
JP6066105B2 (ja) 薄ウェーハハンドリングのための多層接合層
TW201220380A (en) A fabrication method for dicing of semiconductor wafers using laser cutting techniques
KR101476516B1 (ko) 제작 기판을 캐리어 기판으로부터 분리하기 위한 장치 및 방법
EP1788621A3 (en) Method for manufacturing bonded substrate and bonded substrate manufactured by the method
TW201231291A (en) Laminate and separation method of same
JP5050374B2 (ja) 半導体装置の製造方法
TW202105539A (zh) 製造可撓式電子元件之方法及系統
KR102427272B1 (ko) 복합 기판, 나노카본막의 제작 방법 및 나노카본막
KR20170081226A (ko) 상향식 전해 도금 방법
JP5581106B2 (ja) 半導体装置の作製方法
JP6889855B2 (ja) 貫通電極基板およびその製造方法
CN117712068A (zh) 一种晶圆键合结构以及临时键合方法和激光解键合方法
JP5448619B2 (ja) サポートプレートの洗浄方法
JP2020199767A (ja) 積層基板、電子デバイスの製造方法、および積層基板の製造方法
JP2013197511A (ja) サポート基板、半導体装置の製造方法、半導体装置の検査方法
US20130029486A1 (en) Method of manufacturing an electronic device having a plastic substrate and corresponding carrier
JP4946721B2 (ja) 水素透過膜およびその製造方法
JP2006165136A (ja) エッチング方法
WO2021084934A1 (ja) 基板処理方法及び基板処理システム
JP2011216584A (ja) 半導体デバイスの製造方法
JP2009099834A (ja) 可撓性基板
JP2007073929A (ja) 基板の薄板化方法及び回路素子の製造方法
JP2022181993A (ja) サブマウントの製造方法およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170425

R150 Certificate of patent or registration of utility model

Ref document number: 6138309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees