KR20210151910A - 유연성 전자부품을 제조하기 위한 시스템 및 방법 - Google Patents

유연성 전자부품을 제조하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20210151910A
KR20210151910A KR1020217036737A KR20217036737A KR20210151910A KR 20210151910 A KR20210151910 A KR 20210151910A KR 1020217036737 A KR1020217036737 A KR 1020217036737A KR 20217036737 A KR20217036737 A KR 20217036737A KR 20210151910 A KR20210151910 A KR 20210151910A
Authority
KR
South Korea
Prior art keywords
glass substrate
electronic
electronic component
flexible
chemical
Prior art date
Application number
KR1020217036737A
Other languages
English (en)
Inventor
티안 샤오
킹 홍 콴
성-시앙 헝
마크 더블유. 나우만
Original Assignee
넥스트 바이오메트릭스 그룹 에이에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 넥스트 바이오메트릭스 그룹 에이에스에이 filed Critical 넥스트 바이오메트릭스 그룹 에이에스에이
Publication of KR20210151910A publication Critical patent/KR20210151910A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Electroluminescent Light Sources (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Thin Film Transistor (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

본 명세서에서 유연성 전자부품을 제조하기 위한 시스템 및 방법이 개시된다. 본 기술의 실시형태에 따른 방법은 박막 회로 등의 전기 피처(432)를 유리 기판(422)의 제 1 측 상에 배치하는 것, 전자 피처 상에 제 1 보호 재료(442)를 도포하는 것, 및 유리 기판의 제 2 측을 화학 에칭 탱크에 노출하여 유리 기판을 미리 결정된 두께로 박화하는 것을 포함할 수 있다. 박화 프로세스는 유리 기판의 제 2 측으로부터 균열 및 기타 결함을 제거할 수 있고, 전자 어셈블리의 유연성을 강화할 수 있다. 유리 기판의 강화된 후측면을 유지하기 위해 박화된 유리 기판의 제 2 측 상에 제 2 보호 재료(444)가 배치될 수 있다. 일부의 실시형태에서, 이 방법은 또한 전자 어셈블리를 화학 에칭 탱크 내에 침지함으로써 복수의 전자 피처를 개별 전자 부품으로 개별화하는 것을 포함한다.

Description

유연성 전자부품을 제조하기 위한 시스템 및 방법
관련출원의 상호참조
본 출원은 2019년 4월 16일에 출원된 미국 가특허 출원 제 62/834,720 호에 대해 우선권을 주장하며, 이것의 전체 내용은 원용에 의해 본원에 포함된다.
본 기술은 유연성 전자부품을 제조하는 것에 관한 것이다. 더 구체적으로, 본 기술은 고성능 및 저비용의 전자 부품을 제조하기 위한 방법에 관한 것이다.
유연성 디스플레이(예를 들면, 유기 발광 다이오드("OLED"), 액정 디스플레이("LCD"), 및 전자 페이퍼 디스플레이("EPD")), 센서, 및 근거리 통신("NFC") 기반의 디바이스에 대한 관심의 증가는 대면적의 유연성 전자부품의 진보를 유발하였다. 이들 유연성 전자부품의 대부분은 박막 트랜지스터 ("TFT") 어레이를 사용하며, 이것은 폴리이미드("PI") 재료 상에 형성된 전자 부품을 포함한다. PI는 유연성이 높고 전자부품을 자연적으로 절연할 수 있으므로 유용하다. 제조 중, PI 층은 마더 글래스(예를 들면, 강성의 내구성 유리) 상에, 또는 기타 유형의 기판에 래미네이팅되어 위에 배치된 PI 층 상에 전자 회로가 형성되는 동안에 강성의 배킹(backing)을 제공한다. 다음에 PI 층은 마더 글래스로부터 박리되고, 이어서 폴리에틸렌 테레프탈레이트("PET") 기판 등의 유연성 기판 상에 래미네이팅되어 유연한 기계적 지지체를 제공한다.
순응성 유기 기판 재료와 강성 무기 TFT 재료의 기계적, 열적 및 화학적 특성의 상당한 차이로 인해 제조 프로세스와 관련된 많은 기술적인 과제가 존재한다. 예를 들면, 고품질, 고가의 PI가 사용되지 않는 한, 전자부품의 제조에 내재하는 열은 TFT 및 PI 층 내에 다양한 유형의 결함을 초래할 수 있다. PI 기판의 온도 허용범위가 TFT 글래스에 비해 더 낮으므로 PI 기판 상에 제조되는 박막 디바이스를 위한 처리 온도를 낮추어야 하고, 이는 디바이스의 성능의 최대 잠재력을 제한한다. 또한, 내열성 및 기계적 내구성의 필요성을 고려하여 (상면에 전자부품이 제조된 후의) PI 층을 배킹하기 위해 사용되는 유연성 기판에 이용할 수 있는 선택지에는 제한이 있다.
본 개시의 많은 양태는 다음의 도면을 참조하여 더 잘 이해될 수 있다. 도면의 컴포넌트들은 반드시 축척에 따르지 않으며, 그 대신 본 개시의 원리를 명확하게 설명하는데 중점을 둔다. 유사하게, 본 기술의 일부의 구현형태를 설명하기 위한 목적에서 일부의 컴포넌트 및/또는 작동은 상이한 블록으로 분리되거나 단일의 블록으로 조합될 수 있다. 참조를 용이하게 하기 위해, 본 개시의 전체를 통해 동일한 참조 번호 및/또는 문자는 유사한 컴포넌트 또는 특징을 식별하는 데 사용되지만 동일한 참조 번호를 사용하는 것은 이 부품들이 동일한 것으로 해석되어야 함을 의미하지는 않는다. 실제로, 본 명세서에서 기술된 많은 실시례에서 동일한 번호의 컴포넌트가 구조 및/또는 기능이 상이한 다양한 실시형태를 참조한다.
도 1은 전자 어셈블리의 개략적 부분 단면도이다.
도 2a는 본 기술의 일부의 실시형태에 따라 제조되는 전자 어셈블리의 개략 부분 단면도이다.
도 2b는 본 기술의 실시형태에 따른 제조 프로세스의 중간 단계 중에 도 2a의 전자 어셈블리의 분해 단면도이다.
도 2c는 본 기술의 일부의 실시형태에 따른 후속 제조 단계에서 도 2b의 전자 어셈블리의 개략 부분 단면도이다.
도 3은 본 기술의 실시형태에 따른 유리 상에 직접 유연성 전자부품을 제조하는 프로세스를 예시하는 블록도이다.
도 4a 내지 도 4d는 본 기술의 실시형태에 따른 전자 어셈블리를 제조하는 방법을 예시하는 등각도이다.
도 5는 본 기술의 일부의 실시형태에 따른 유연성 전자부품을 제조하기 위한 롤-투-롤(roll-to-roll) 프로세스의 블록도이다.
도 6은 본 기술의 일부의 실시형태에 따른 전자 어셈블리를 제조하는 롤-투-롤 프로세스를 예시하는 개략 부분도이다.
도 7a 내지 도 7d는 본 기술의 실시형태에 따른 전자 부품을 제조하는 방법을 예시하는 측단면도이다.
본 명세서에서 박막 회로에 기초한 대면적의 유연성 전자부품 등의 유연성 전자부품을 제조하기 위한 시스템 및 방법이 설명된다. 일부의 실시형태에서, 예를 들면, 본 명세서에 기술된 시스템 및 방법은 유리 기판 상에 직접 전기 피처(예를 들면, TFT 및 기타 박막 회로)를 형성하고, 패키지화된 유연성 전자 부품의 베이스로서 기능하도록 유리 기판을 박화(thinning)한다. 본 명세서에 개시된 시스템 및 방법은 유리 기판 및/또는 후속하여 개별화된 전기 부품의 표면으로부터 미세균열 및 기타 결함(유리에 이미 존재하거나 전자부품의 제조 중의 취급에 의해 도입됨)을 제거할 수도 있다. 이로 인해 유리 기판과 무기 박막 회로 재료의 기계적, 열적 및 화학적 특성이 우수하게 일치하는 저비용 고수율의 제조 프로세스가 제공된다.
본 기술의 여러 가지 실시형태의 구체적인 세부내용은 아래에서 도 1 내지 도 7d를 참조하여 설명한다. 아래에서는 많은 실시형태가 유연성 생체인증 센서용 유연성 전기 부품을 제조하는 시스템 및 방법에 대해 기술되어 있으나, 본 명세서에 기술된 것에 더하여 기타 용도 및 기타 실시형태는 본 기술의 범위 내에 있다. 예를 들면, 본 기술은 유연성 LCD 및 OLED 등의 유연성 디스플레이용 전기 부품을 제조하는데 사용될 수 있다. 또한, 일부의 잘 알려진 구조 또는 기능은 다양한 실시형태의 관련된 설명을 불필요하게 모호하게 하는 것을 피하기 위해 상세히 도시되지 않거나 설명되지 않을 수 있다. 더욱이, 본 기술의 여러 가지 다른 실시형태는 본 명세서에 기재된 것과 다른 구성, 컴포넌트, 또는 프로시저를 가질 수 있으며, 도시된 실시형태의 특징은 다른 것과 조합될 수 있다. 따라서, 당업자는 본 기술이 추가의 요소를 구비하는 다른 실시형태를 가질 수 있다는 것 또는 본 기술이 도 1 내지 도 7d를 참조하여 아래에서 도시 및 기술되는 여러 가지 특징을 수반하지 않는 기타 실시형태를 가질 수 있다는 것을 이해할 것이다.
일부의 실시형태에서, 본 기술은 지문 센서 및 BSoC(Biometric System on Card) 등의 생체인증 시스템에서 사용하기 위한 유연성 유리 상에 TFT 및 기타 박막 전기 피처 등의 박막 회로를 제조하는 데에 사용될 수 있다. TFT는 특수한 유형의 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)이고, 이것은 지지 기판 상에 활성 반도체 및 유전체 층의 박막을 최적함으로써 제조될 수 있다. 다음에 결과로서 얻어지는 유연성 지문 센서 또는 유연성 LCD 및 OLED 등의 유연성 전자 부품은 BSoC 또는 유연성 디스플레이 등의 전자 시스템 내에 통합될 수 있다. 결과로서 얻어지는 전자 시스템의 유연성은, 제조 중에 기판에 도입된 미세균열 및/또는 기타 결함 및 불순물이 원인일 수 있는, TFT의 아래에 있는 기판의 유연성에 의해 제한될 수 있다. 이들 결함 또는 불순물은 굴곡, 충격 등으로부터의 기계적 응력 하에서 전자 시스템의 파괴점이 된다.
이들 유연성 전자 부품을 제조하는 방법 중 하나에는 폴리이미드 기판 등의 유연성이 높은 코어 기판을 선택하는 것이 포함된다. 그러나, 폴리이미드는 매우 유연하므로 그 위에 형성되는 전기 피처를 지지하기 위해 적어도 하나의 다른 보다 강성의 기판(전형적으로 2 개의 상이한 기판: 하나는 전자 피처의 형성 중에 사용되고, 하나는 그 후에 전자 시스템 내로의 통합에 사용됨) 상에 라미네이팅되어야 한다. 제조 프로세스의 복잡함과 박막 회로에 필요한 고품질의 폴리이미드의 고비용은 제조 프로세스에 상당한 비용을 초래할 수 있다.
본 명세서에 개시된 시스템 및 방법은 유연성 유리 기판 상에 직접 전자부품을 제조한다. 일부의 실시형태에서, 예를 들면, 본 기술은 강성 유리 기판에 의해 지지되는 폴리이미드 기판 상에 전자부품을 제조하기 위해 전형적으로 사용되는 시트-투-시트(sheet-to-sheet) 제조 프로세스를 사용하지만, 대신에 폴리이미드를 제거하여 박막 전자 피처를 유리 기판 상에 직접 배치한다. 이들 실시형태에서, 이 방법은 유리 시트의 제 1 측 상에 복수의 전자 피처(예를 들면, TFT 및 기타 박막 회로)를 배치하는 것을 포함할 수 있다. 다음에 유연성 유리 시트의 유연성을 높이기 위해 이것의 표면으로부터 균열, 불순물, 또는 기타 잠재적인 파괴점을 제거하기 위해 유리 시트의 후면은 화학적으로 박화될 수 있다. 다음에 이 방법은 시트의 후면을 보호 래미네이트로 래미네이팅 또는 코팅할 수 있다. 일부의 실시형태에서, 이 방법은 화학적 다이싱(dicing) 기법을 사용하여 시트를 개별 전기 부품으로 개별화함으로써 계속될 수 있다. 예를 들면, 레이저는 (예를 들면, 스코링(scoring)된 표면을 생성하는 연속선 또는 복수의 이격된 압입부로서) 유리를 부분적으로 스크라이빙(scribing)하여 개별 전자 부품의 주위에 절단 트랙을 형성할 수 있고, 다음에 시트를 화학 에칭 탱크 내에 침지하여 절단 트랙을 따라 개별화를 완료한다. 개별화 후, 개별 전자 부품의 노출면 및 연부에 보호 코팅(예를 들면, 액체 폴리머)이 형성될 수 있다.
본 명세서에 기재된 프로세스를 사용하여 제조되는 유연성 전자 부품에는 자체의 상면에 제조된 전자 피처보다 더 큰 파괴 응력을 갖춘 유연성 유리 기판이 포함된다. 따라서, 일부의 실시형태에서, 개별화 중에 또는 후에, 표면 부근의 미세균열을 제거하고, 파괴 응력을 강화하도록 외연부를 라운딩하고, 잠재적으로 파괴에 영향을 줄 수 있는 기타 불순물을 제거하기 위해, 전자 부품의 외연부 및 표면은 화학적으로 에칭될 수 있다. 일부의 실시형태에서, 본 명세서에 개시된 방법 및 시스템은 유연성 유리 래미네이트를 사용하는 롤-투-롤 제조 프로세스를 포함한다.
일부의 실시형태에서, 이 방법은 롤-투-롤 프로세스를 통해 유연성 유리 기판으로부터 결함을 제거하기 위해 유연성 유리 기판을 화학적으로 박화하는 것을 포함할 수 있다. 다음에 이 방법은 유리 기판의 일면에 보호 코팅을 도포하고, 반대면은 전자부품의 제조(예를 들면, 박막 퇴적)를 위해 남겨둘 수 있다. 일부의 실시형태에서, 이 방법은 롤-투-롤 제조 프로세스를 사용하여 유연성 유리 기판의 노출면 상에 복수의 개별 전자 피처를 퇴적하고, 이를 통해 높은 처리능력의 제조 프로세스를 제공할 수 있다. 일부의 실시형태에서, 다음에 이 방법은 유연성 유리 기판 상의 복수의 전자 피처를 복수의 전자 부품으로 분리하기 위해 개별화를 수행할 수 있다.
도 1은 현재의 TFT 처리 기법에 따라 제조된 패키지화된 전자 어셈블리(110)의 개략 부분 단면도이다. 전자 어셈블리(110)는 전자 어셈블리(110)의 코어로서 기능하는 폴리이미드 ("PI") 기판(112)("PI 층(112)"이라고도 부름), PI 기판(112)을 지지하는 유연성 지지 기판(122)(예를 들면, PET 기판), 및 PI 기판(112)에 의해 지지되는 전자 피처(130)(예를 들면, 생체인증 센서 등을 위한 복수의 박막 회로)를 갖는다. 도 1에 더 예시된 바와 같이, 전자 어셈블리(110)는 또한 전자 피처(130) 상에 배치된 제 1 또는 상부 보호 필름(142) 및 유연성 기판(122)의 저면에 배치된 제 2 또는 하부 보호 필름(144)을 포함한다. 일부의 용도에서, 제 1 보호 필름(142)은, 제조가 완료되면, 제거되어 전자 피처(130)에의 전자 접속을 허용하도록 전자 피처(130)를 노출시킨다.
전자 어셈블리(110)는 일시적 지지 기판(미도시)에 PI 기판(112)을 제거가능하게 부착(예를 들면, 래미네이팅)한 다음에 PI 기판(112) 상에 전자 피처(130)를 형성함으로써 형성된다. 일시적 지지 기판은 유리(즉, "마더" 유리 기판 또는 시트로 불림) 등의 강성 재료일 수 있고, 이것은 전자 피처(130)가 그 위에 형성되므로 매우 유연한 PI 기판(112)을 지지하고 또한 이들 둘이 반도체 처리 단계를 받으므로 PI 기판(112)의 재료 특성과 호환성이 있는 재료특성을 갖는다. 전자 피처가 형성된 후, 일시적 지지 기판의 후면은 일시적 지지 기판과 PI 기판(112) 사이의 접착제를 용융 및/또는 기화시키는 레이저에 노출되고, 이를 통해 PI 기판(112)은 일시적 지지 기판으로부터 완전히 제거될 수 있다. 다음에 전자 부품을 구비한 PI 기판(112)은 유연성 기판(122)에 래미네이팅된다. 전자 어셈블리(110)는 지지 기판(122) 및 PI 기판(112)의 작은 곡률 반경으로 인해 유연성이 높을 수 있다. 그러나, 제조 프로세스의 복잡성은 고가이고 제조 수율을 낮출 수 있다. 예를 들면, 일시적 지지 기판으로부터 PI 기판(112)의 박리는 PI 기판(112)의 일부를 기화시켜 일시적 유리 지지체로부터의 제거를 가능하게 할 수 있다. 또한, 유연성 지지 기판(122)에 적합한 재료는 거의 없고, 유연성 지지 기판(122) 및 PI 층(112)의 둘 모두는 온도에 민감할 수 있다. PI 층(112)을 유연성 기판(122)에 래미네이팅하기 위해 도달된 온도조차도 제조 수율을 저하시키는 변형 및/또는 기타 제조 결함을 일으킬 수 있다.
도 2a는 본 기술의 실시형태에 따라 제조되는 전자 어셈블리(210)의 개략 부분 단면도이다. 전자 어셈블리(210)는 박화된 유연성 유리 기판(221)("유리 기판(221)"이라고도 부름) 및 이 유리 기판(221)의 제 1 측 상에 직접 배치된 전자 피처(230)(예를 들면, TFT 및 기타 박막 회로)를 포함한다. 일부의 실시형태에서, 제 1 보호 필름(242)(미도시)이 전자 피처(230) 상에 배치되어 제조 중에 전자 피처(230)를 보호할 수 있고, 유리 기판(221)의 제 2 측은 제 2 보호 필름(244)에 의해 피복된다. 이 예시된 실시형태에서, 제 1 보호 필름(242)은 (예를 들면, 센서로서) 후속 사용을 위해 전자 피처(230)를 노출시키기 위해 제거되었고, 제 2 보호 필름(244)은 유리 기판(221)의 계속된 보호를 위해 남겨져 있다. 유리 기판(221) 상에 직접 전자부품을 제조하는 것은 제조 효율 및 디바이스 성능을 향상시킬 수 있고, 비용을 줄일 수 있고, 제조 수율을 향상시킬 수 있다. 예를 들면, 제조 프로세스에는 PI 기판을 전자부품 제조용의 일시적 유리 지지 기판에 래미네이팅하고, 박리하고, 제조를 완료하기 위해 보다 강성의 플라스틱 배팅에 래미네이팅할 필요성을 제거한 더 적은 수의 단계가 포함된다. 유리 기판(221)은 또한 제조에 내재하는 열에 대해 보다 내성이 있고, 스크래칭 또는 압입에 대해 보다 내구성이 있고, 및/또는 도 1의 전자 어셈블리(110)의 유연성 지지 기판보다 조작이 더 용이하다. 유리 기판(221)용으로 사용되는 것과 같은 유연성 유리는 표면에 전형적으로 작은 미세균열 및 기타 결함을 포함하며, 이것은 결과로서 얻어지는 전자 어셈블리(210)의 신뢰성 및 유연성을 제한할 수 있다. 따라서, 본 기술은 이러한 균열 및 결함을 제거하거나 실질적으로 제거하여 신뢰할 수 있는 유연성 유리 기판을 제공한다.
유연성 유리 기판(221) 등의 기판의 파괴 응력(σf)은 식(1)에 의해 결정된다:
Figure pct00001
여기서, Klc는 유리의 파괴 인성이고, α는 기하학적 파라미터(유리의 표면 또는 연부 상의 균열에 대해 전형적으로는 약 1.12임)이고, a는 유리에 존재하는 균열의 최대 길이이다. Klc 및 α는 유리 또는 기타 유연성 기판의 유형이 선택되면 결정되지만, 균열의 길이(a)는 식 (1)의 분모에서 변수로 남는다. 따라서, 유리의 표면 및/또는 연부 상의 균열의 길이(a)를 감소시키면 이에 따라 유리의 파괴 응력이 증가하게 된다. 유리의 유연성을 증가시키면 이 유리를 사용하는 전자 유닛의 유연성도 증가한다. 본 기술은 유연성 전자 부품을 제조하기 위해 사용되는 유리의 표면에서 균열 및 기타 결함을 감소 및/또는 거의 제거하는 시스템 및 방법을 포함한다.
도 2b는 본 기술의 실시형태에 따른 제조 프로세스의 중간 단계 중에 도 2a의 전자 어셈블리(210)의 분해 단면도이다. 유연성 유리 기판(221')은 미리 박화된 상태에 있고, 제 1 표면(222)("상면", "전면", 또는 "전자부품 표면"이라고도 부름)을 구비하는 제 1 측(225a)("상측", "전측", 또는 "전자부품 측"이라고도 부름), 제 1 측(225a)의 반대측의 제 2 표면(224')("하면" 또는 "후면"이라고도 부름)을 구비하는 제 2 측(225b)("하측" 또는 "후측"이라고도 부름), 및 제 1 표면(222)과 제 2 표면(224') 사이의 두께를 갖는다. 도 2b에 도시된 바와 같이, 전자 피처(230)는 제 1 표면(222) 상에 배치되고, 후속하여 제 1 보호 필름, 즉 상부 보호 필름(242)으로 덮인다. 제 1 표면(222)은 불순물이 실질적으로 없고, 반면에 제 2 표면(224')은 복수의 균열 및/또는 결함을 포함한다. 예를 들면, 제 2 표면(224')은 길이(a)를 갖는 균열을 포함한다. 이들 균열 및 기타 결함은 유연성 유리 기판(221) 자체를 제조하기 위한 프로세스 및/또는 유연성 유리 기판(221)의 제 1 표면(222) 상에 전자부품을 제조하기 위한 (예를 들면, 후면의 로봇 조작 중의) 프로세스의 결과일 수 있다. 이 예시된 실시형태에서, 전자 어셈블리(210)의 파괴 응력은 유연성 유리 기판(221')의 파괴 응력에 의해 제한되고, 식(1) 및 균열의 길이(a)를 사용하여 계산될 수 있다.
도 2c는 본 기술의 일부의 실시형태에 따라 결함을 제거하기 위해 처리된 유연성 유리 기판(221)을 이용한 후속 제조 단계에서 도 2b의 전자 어셈블리(210)의 단면도이다. 도 2c에 도시된 바와 같이, 유연성 유리 기판(221)은 유리 기판(221)의 제 2 측(225b)(도 2b)으로부터 기판 재료를 제거함으로써 미리 결정된 두께로 박화되어 새로운 제 2 표면(224)을 형성하고 있다. 유리 기판(221)은 제 2 측(225b)으로부터 재료를 제거하는 화학물질에 제 2 측(225b)을 노출시키는 화학물질 에칭 터브(etching tub) 내에 전자 어셈블리(210)를 부분적으로 또는 완전히 침지시킴으로써 박화될 수 있고, 한편 보호 필름(242)은 화학물질의 욕이 전자 어셈블리(210)의 제 1 측(225a) 상의 전자 피처(230)에 영향을 주는 것을 방지한다. 일부의 실시형태에서, 유리 기판(221)의 제 2 측(225b)은 다른 적절한 박화 기법을 사용하여 박화될 수 있다. 제 2 측(225b)으로부터 기판 재료를 제거하는 것은 또한 균열 및 기타 결함을 제거하여 적어도 실질적으로 균열 및 결함이 없는 제 2 표면(224)을 형성한다. 그 결과, 전자 어셈블리(210)의 파괴 응력은 상당히 향상된다(예를 들면, 식(1)의 분모에 입력되는 임의의 균열의 길이(a)가 상당히 줄어듦). 일부의 실시형태에서, 제 2 보호 필름(244)은 하면(224)으로부터 결함을 제거한 직후에 도포될 수 있다. 일부의 실시형태에서, 제 2 보호 필름, 즉 하부 보호 필름(244)은 기계적 보호 품질(예를 들면, 내스크래치성, 충격 감쇄, 내구성 등) 및 화학적 보호 품질(예를 들면, 산 노출에 대한 보호)에 기초하여 선택될 수 있다.
유리를 박화하는 것의 결과는 유연성 유리 기판(221)이 도 2b의 원래의 유리 기판(221)의 파괴 응력보다 상당히 더 높은 파괴 응력을 갖는 것이다. 또한, 박화된 기판은 전자 어셈블리(210)의 유연성 및 굴곡성을 높여서 생체인증 센서를 구비한 카드에서와 같은 유연성 용도를 가능하게 한다. 일부의 실시형태에서, 예를 들면, 파괴 응력으로 인해 전자 어셈블리(210)는 파괴되기 전에 약 40 mm 내지 약 30 mm의 굴곡 반경까지 굴곡될 수 있다. 다른 실시형태에서, 굴곡 반경은 박화의 정도, 전자 어셈블리(210)의 재료 및 구조, 및/또는 원하는 용도를 위한 사양(예를 들면, 유연성 카드, 유연성 디스플레이 또는 웨어러블의 센서 내에 매립형)에 의존하여 30 mm 미만이거나 40 mm 초과일 수 있다.
도 3은 본 기술의 실시형태에 따른 유연성 유리 상에 직접 유연성 전자부품을 제조하는 프로세스(300)를 예시하는 블록도이다. 이 시트-투-시트 프로세스(300)는 유리 기판의 제 1 표면 상에 TFT, 기타 박막 회로, 및/또는 기타 전자 피처가 형성된 후에 유리의 유연성을 개선하기 위해 사용될 수 있다. 프로세스(300)를 사용하여 유리 기판의 후면으로부터 균열 및 기타 결함을 줄이거나 제거할 수 있고, 새로운 불순물을 도입함이 없이 복수의 전자 피처를 포함하는 시트를 개별 전자 부품으로 분리할 수 있고, 전자 부품에 보호 필름 및/또는 코팅을 도포할 수 있다.
이 프로세스(300)는 유리 기판의 시트의 제 1 측 상에 박막 회로(예를 들면, TFT) 또는 기타 유연성 전자 피처를 배치하는 것을 포함할 수 있다. 일부의 실시형태에서, 전자 피처는 유리 기판 상에 이미 형성되어 있다. 도 3에 도시된 바와 같이, 블록(305)에서, 프로세스(300)은 시트의 제 1 측의 전자 피처 위에 보호 필름을 도포한다. 보호 필름은 프로세스(300)의 이후의 단계 중에 학물질에의 노출, 가열 및 기타의 외부 노출로부터 전자 피처를 보호하는 재료 장벽을 제공한다. 일부의 실시형태에서, 시트의 제 1 측 상의 보호 필름은, 예를 들면, 나중에 제거될 수 있는 접착제를 사용하는 일시적 사용을 위해 도포된다. 일부의 실시형태에서, 보호 필름은 전자 피처의 상면 및 유리 기판의 제 1 측에 영구적으로 부착된다. 보호 필름은 약 50 μm 내지 약 500 μm의 두께를 갖는 PET 필름일 수 있다.
블록 310에서, 프로세스(300)는 유리 시트의 제 2 측을 화학 용액에 노출시켜 유리의 제 2 측으로부터 재료를 화학적으로 제거하고 유리 시트를 미리 결정된 두께로 박화한다. 화학적 박화는 유리의 제 2 표면으로부터 균열, 결함, 및/또는 불순물을 제거하기 위해 사용된다. 예를 들면, 유리 내의 이들 균열, 결함, 및/또는 불순물은 유리의 외면으로부터 유리 기판 내로 일정 깊이까지 연장하는 유리 기판의 외부 영역에 주로 존재한다. 화학 용액은 이 외층을 새로운 균열, 결함, 및/또는 불순물을 도입하지 않고 박리하여 그 안에 균열, 결함, 및/또는 불순물이 거의 내지 전혀 없는 매끈한 표면을 남긴다. 일부의 실시형태에서, 화학 에칭 단계(블록 310)는 시트의 제 2 측으로부터 약 0.2 mm 내지 약 0.3 mm를 에칭한다. 일부의 실시형태에서, 화학 에칭 단계(블록 310)는 시트의 제 2 측 상에서 적어도 0.3 mm의 유리를 에칭하여, 예를 들면, 유리 기판의 제 2 측 상에 존재하는 더 깊은 균열의 제거를 보장하고, 이를 통해 임의의 이러한 균열이 유리의 재료 특성(예를 들면, 유연성)에 대해 갖는 영향을 줄인다. 더 나아가, 화학 에칭은 또한 유리 시트의 두께 전체(예를 들면, 0.5 mm 내지 0.2 mm 이하)를 박화하고, 이는 후속의 개별화된 전자 부품의 유연성(예를 들면, 굴곡 반경)을 증가시킨다.
화학 용액은 불화수소산 용액 및/또는 유리를 에칭하는 기타 화학물질을 포함한다. 일부의 실시형태에서, 블록(310)의 박화 단계는 시트(유리 기판 및 그 위에 배치된 전기 부품)를 화학 용액("화학 욕"이라고도 부름)을 수용하는 화학 에천트 탱크 내에 완전히 침지하여 시트의 노출면 전체를 제어가능하게 용해시키는 것을 포함한다. 보호 필름은 원하는 표면만이 에칭되도록 화학 용액에 대한 노출로부터 전자 피처를 보호할 수 있다. 일부의 실시형태에서, 블록(310)의 박화 단계는 제 2 표면을 화학 에칭 탱크 내에 부분적으로만 침지하고 및/또는 호스 및 노즐을 통해 제 2 표면 상에 화학 용액을 지향시켜 시트의 선택된 외면을 제어가능하게 용해하는 것을 포함한다. 일부의 실시형태에서, 시트의 유리 기판은 약 0.5 mm 내지 약 0.05-0.2 mm 내지 약 0.05mm의 두께; 약 0.15 mm 내지 약 0.08 mm의 두께; 또는 약 0.15mm의 두께로 박화된다.
블록 315에서, 프로세스(300)는 시트의 제 2 측(즉, 박화된 유리의 후면)에 제 2 보호 필름을 도포하여 세정된 표면에 기계적 및/또는 화학적 보호를 제공하고, 균열 또는 기타 결함의 후속 형성을 방지한다. 제 2 보호 필름은 래미네이션 프로세스, 코팅 프로세스, 또는 본 기술분야에 알려져 있는 기타 적절한 방법을 통해 도포하여 질 수 있다.
제 2 보호 필름은 플라스틱 재료, PET 등의 유기 필름, 무기-유기 하이브리드 재료, 및/또는 에폭시, 우레탄, 및/또는 아크릴 중의 나노실리카 입자 등의 나노복합재로 구축될 수 있다. 일부의 실시형태에서, 제 1 보호 필름 및 제 2 보호 필름은 동일한 재료로 구성된다. 다른 실시형태에서, 제 1 보호 필름 및 제 2 보호 필름은 상이한 재료로 구축된다. 일부의 실시형태에서, 제 2 보호 필름은 그 기계적 품질에 기초하여 선택된다. 예를 들면, 제 2 보호 필름은 영구적 보호 필름일 수 있으므로, 이것은 유연성 전자 디바이스를 충격 손상으로부터 보호하도록 감쇄 특성 또는 높은 충격 흡수 특성을 갖도록 선택될 수 있다. 일부의 실시형태에서, 제 2 보호 필름은 제 2 표면 상에 영구적으로 코팅될 수 있다. 일부의 실시형태에서, 제 2 보호 필름은, 예를 들면, 아래에서 설명되는 추가의 화학 프로세스에서 사용될 수 있는 화학 용액(예를 들면, 불화수소산)에 노출되었을 때 전혀 용해되지 않거나 매우 느리게 용해된다. 일부의 실시형태에서, 제 2 보호 필름 및/또는 제 2 보호 필름의 두께도 또한 재료의 유연성에 기초하여 선택될 수 있다. 일부의 실시형태에서, 제 2 보호 필름은 약 50 μm 내지 500 μm의 두께를 가질 수 있다.
시트는 복수의 전자 부품을 형성하는 전자 피처를 포함할 수 있다. 이들 실시형태에서, 프로세스(300)는 디바이스의 개별화를 위해 블록 320 및 블록 325를 통해 계속된다. 블록 320에서, 프로세스(300)는 개별 전자 부품(예를 들면, 개별 디스플레이, 센서 등) 사이에 경계를 규정하는 절단 트랙을 형성하기 위해 레이저를 사용하여 시트를 스크라이빙한다. 레이저 스크라이빙은 유리 기판의 제 1 측 및/또는 제 2 측에 절단 트랙(예를 들면, 인덴트 또는 레세스)를 형성할 수 있다. 일부의 실시형태에서, 제 1 보호 필름 및/또는 제 2 보호 필름은 이전의 제조 단계 중에 (예를 들면, 전자 피처의 형성 중에) 절단 트랙을 매핑(mapping)하기 위해 아래에 놓여 있는 재료(예를 들면, 유리 기판) 상에 퇴적된 투명한 정렬 트랙(정렬 가이드, 정렬 선 또는 정렬 보조구)일 수 있다. 다음에 이들 정렬 가이드를 사용하여 스크라이빙 프로세스 중에 레이저를 안내하여 절단 트랙을 형성할 수 있다. 일부의 실시형태에서, 절단 트랙은 레이저를 안내하는 컴퓨터 시스템(예를 들면, 소프트웨어 어플리케이션) 내에 미리 설정되고 미리 로딩될 수 있다. 다양한 실시형태에서, 레이저는 적절한 주파수 또는 파장을 갖는 다양한 레이저(예를 들면, IR 파장을 갖는 다이오드 펌핑식 고체 상태 레이저) 유형으로부터 선택될 수 있고, 여기서 레이저 펄스 에너지 밀도 및 파워 밀도는, 예를 들면, PSO(Position Synchronized Output) 기법에 의해 공간 영역에 걸쳐 균일하게 제어될 수 있다. 파장, 펄스 에너지, 및/또는 파워 밀도를 제어함으로써 에칭된 절단 트랙의 형상 및 깊이를 제어하는 것이 가능하다. 더 나아가, 다양한 실시형태에서, 레이저는 단초점 또는 다초점 방법으로 사용될 수 있다.
일부의 실시형태에서, 레이저 스크라이빙은 레이저를 사용하여 연속선(예를 들면, 끊어지지 않은 선)으로 절단 트랙을 스크라이빙하는 것을 포함할 수 있다. 이들 실시형태에서, 절단 트랙은 시트의 일부까지만 연장될 수 있다. 일부의 실시형태에서, 레이저를 사용하여 시트를 따라 주기적으로 서로 이격된 구멍을 형성(즉, "천공")하여 절단 트랙을 형성할 수 있다. 이러한 절단 트랙은 절취선과 유사하다. 일부의 실시형태에서, 위에서 설명한 레이저 재료 프로세스는 시트의 일측 상에서만 수행될 수 있다. 예를 들면, 레이저는 제 1 표면 상에만 연속선을 스크라이빙하는데 사용될 수 있다. 다른 실시형태에서, 레이저 스크라이빙 프로세스는 양측 모두에서 수행될 수 있다. 이들 실시형태에서, 레이저 스크라이빙은 양측에서 동시에 또는 각 측에서 순차적으로 발생될 수 있다. 기계적 절삭에 비해, 레이저 에칭은 시트 내에 새로운 균열 및 칩의 도입을 크게 줄이고, 동시에 기계적 절삭 동안의 접촉으로부터의 잔류 응력을 줄인다.
레이저 스크라이빙은 개별 전자 부품을 완전히 절단(즉, 개별화)하지 않는다. 부분적으로, 이는 시트를 완전히 절삭하는데 필요한 열에 계속 노출되면 절삭 표면 상에 미세한 폭발이 유발될 수 있고, 레이저에 노출되는 유리에 미세 균열 및/또는 기타 불순물이 도입되기 때문이다.
따라서, 블록 325에서 프로세스(300)는 계속하여 노출면(예를 들면, 개별 전자 부품의 측벽)을 따라 임의의 새로운 균열 또는 결함을 평활화하면서 개별 전자 부품의 개별화를 완료하는 화학 에천트에 시트를 노출시킨다. 특히, 화학 에칭 프로세스(블록 325)는 레이저 스크라이빙 중에 보호 필름에서 노출된 절단 트랙을 따라 시트를 용해한다. 화학 다이싱은 잠재적인 파괴 부위를 줄이고 레이저 스크라이빙 중에 유리 또는 기타 재료에 도입된 균열이나 기타 결함의 적어도 일부를 제거하는 매끈하게 라운딩된 연부를 형성할 수도 있다.
일부의 실시형태에서, 화학 다이싱(블록 325)은 화학 에칭 탱크 내에 시트를 침지함으로써 완료될 수 있다. 일부의 실시형태에서, 화학 에칭 탱크는 블록 310에서 유연성 유리를 화학적으로 박화하기 위해 사용된 것과 동일한 탱크일 수 있다. 일부의 실시형태에서, 화학 에칭은 화학 용액을 절단 트랙에 지향시키는 호스 및 노즐을 사용하여 달성될 수 있다.
일부의 실시형태에서, 프로세스(300)를 사용하여 독립된 전자 부품 및/또는 개별화를 필요로 하지 않고 연동하여 동작하는 복수의 전자부품을 제조한다. 이 실시형태에서, 프로세스(300)는 블록(315 및 320)을 생략하고, 직접 블록(330)으로 진행한다.
블록 330에서, 프로세스(300)는 개별 전자 부품에 보호 코팅을 도포함으로써 진행된다. 이 보호 코팅("보호 코팅" 또는 "보호 필름"이라고도 함)은 개별화된 전자 부품의 새로이 노출된 측면에 도포하여져서 외부 환경으로부터 보호하고, 균열 또는 기타 결함을 방지할 수 있다. 보호 코팅은 또한 또는 대안적으로 유리 기판의 제 2 측에(이전에 도포하여진 보호 필름 위에) 및/또는 유리 기판의 제 1 측 상의 전자 피처 상에(이전에 도포하여진 보호 필름 위에) 도포될 수 있다. 다양한 실시형태에서, 제 1 측 및 제 2 측 상의 보호 필름은 최종 보호 코팅을 적용하는 데 유리하도록 제거될 수 있다.
일부의 실시형태에서,블록(330)의 보호 코팅 단계는 일련의 단계를 포함할 수도 있다. 예를 들면, 일부의 실시형태에서, 블록(330)은 전자 유닛(개별 또는 시트)을 액체 폴리머로 코팅하는 제 1 단계; 액체 폴리머를 부분적으로 경화하기 위해 전자 유닛을 소프트 베이킹(soft baking)하는 제 2 단계; 제 1 보호 필름을 제거하고, 이를 통해 전자부품의 제 1 표면을 노출시켜 이들이, 예를 들면, 전기 접점을 수용할 수 있게 하는 제 3 단계; 및 액체 폴리머의 경화를 완료하기 위해 하드 베이킹(hard baking)하는 제 4 단계를 포함한다. 다양한 실시형태에서, 전자 유닛은 딥 코팅, 스프레이 코팅, 노즐 프린팅 등을 통해 액체 폴리머로 코팅될 수 있고; 또는 전자 유닛은 전자 유닛을 위한 홀딩 셀(holding cell)를 구비한 척에 수평으로 배치될 수 있고, 프로그램가능 폴리머 용액 분배기(예를 들면, 잉크젯 프린터)는 전자 유닛의 연부의 전체 주위에 폴리머 용액을 분배할 수 있다.
일부의 실시형태에서, 블록(310)에 기술된 화학 박화 및 블록(320-325)에 기술된 화학 다이싱은 프로세스(300)의 동일한 단계 중에 발생할 수 있다. 예를 들면, 일부의 실시형태에서, 시트는 제 1 보호 필름이 전자부품 층 위에 도포하여진 직후에 절단 트랙으로 레이저 스크라이빙될 수 있고, 다음에 화학 탱크 내에 침지되어 제 2 표면을 용해시킴으로써 유리를 박화함과 동시에 화학 에칭 프로세스를 완성할 수 있다. 이들 실시형태에서, 레이저 에칭 프로세스는 절단 트랙이 용해되는 동안에 제 2 표면으로부터 충분한 재료가 용해될 수 있도록 절단 트랙을 에칭하도록 교정될 수 있다. 일부의 실시형태에서, 제 2 보호 필름이 개별 전자 부품에 그 개별화 후에 도포될 수 있고, 그 후 블록(330)에서 폴리머에 의해 코팅될 수 있다. 다른 실시형태에서, 개별 전자 부품은 블록(330)에서 폴리머에 의해 직접 코팅될 수 있다.
도 4a 내지 도 4d는 도 3을 참조하여 위에서 설명한 시트-투-시트 프로세스의 다양한 단계에서 복수의 개별 전자 피처(432)를 포함하는 전자 어셈블리(410)(또한 "시트(410)"로도 부름)를 예시하는 등각도이다.
도 4a는 제조 프로세스의 초기 단계에서 시트(410)를 예시한다. 시트(410)는 낮은 레벨의 결함(예를 들면, 균열)을 갖는 제 1 부분(422) 및 더 높은 레벨의 결함을 갖는 제 2 부분(424)을 갖는 유리 기판(421)을 포함한다. 도 4a에 도시된 바와 같이, 제 2 부분(424)은 유리 기판(421)의 외면으로부터 유리 기판(422) 내로 일 거리만큼 연장된다. 복수의 개별 전자 피처(432)는 제 1 보호 필름(442)에 의해 덮인 유리 기판(421)의 상부 표면(예를 들면, 제 1 표면)에 배치된다. 일 실시형태에서, 다음에 이 시트(410)는 화학 탱크 내에 침지되어 유리를 박화한다.
도 4b는 화학 박화 프로세스 후의 시트(410)를 예시한다. 화학 박화 프로세스는 시트(421)의 적어도 제 2 측을 화학 에칭 탱크 내에 침지하는 것 및/또는 시트(421)의 제 2 측을 향해 화학 에천트를 지향시키는 것을 포함할 수 있다. 화학물질은 노출면으로부터 미리 정한 깊이까지 유리 기판의 일부를 용해한다. 제 1 보호 필름(442)은 화학 에천트가 아래에 놓여 있는 전자 피처(432)를 제거하거나 아니면 이것에 영향을 주는 것을 방지한다. 도 4a 및 도 4b에 도시된 바와 같이, 화학 에천트는 하면(예를 들면, 제 2 표면)에 가해질 수 있고, 이를 통해 높은 결함의 제 2 부분(424)을 용해하여 아래에 놓여 있는 낮은 결함의 제 1 부분(422)을 노출시킨다. 도 4b에 더 도시된 바와 같이, 제 1 부분은 제 2 보호 필름(444)으로 코팅될 수 있다. 이 단계에서, 시트(410)는 개별 전자 부품으로 개별화될 준비가 되어 있다.
도 4c는 절단 트랙(470)이 형성되어 개별 전자 부품의 주위에 경계가 형성된 후의 후속 처리 단계에 있는 시트(410)를 예시한다. 이 예시된 실시형태에서, 절단 트랙(470)는 시트(410)의 양측 상에 형성되어 보호 필름(442, 444)을 통해 유리 기판(422) 내에 부분적으로 연장된다. 일부의 실시형태에서, 절단 트랙(470)은 유리 기판(422)의 일측 상에만 형성되고 및/또는 유리 기판(422)의 표면까지만 연장된다(그 내부로는 연장되지 않음). 절단 트랙(470)은 레이저 및/또는 기타 적절한 스코링(scoring) 수단을 사용하여 스크라이빙될 수 있다. 이 예시된 실시형태에서, 절단 트랙(470)은 서로 이격되어 개별 전자 부품의 경계를 형성하는 연속선(예를 들면, 트렌치(trench), 세장형 리세스 또는 밸리(valley))이다. 일부의 실시형태에서, 절단 트랙(470)은 시트(410)의 상면 및/또는 하면을 따르는 일련의 이격된 끊어진 선이나 구멍(예를 들면, 종이의 절취선과 유사함)이다. 시트(410)가 화학 에천트에 노출되면, 화학물질은 절단 트랙(470)을 통해 유리(421)와 접촉하여, 이 유리(421)를 반경방향 내측으로 용해할 수 있다. 절단 트랙(470)이 충분히 깊은 경우, 복수의 전자 부품(432)은 화학 에천트가 개별 전자 유닛(413)의 임의의 실질적인 부분을 용해하기 전에 복수의 개별 전자 유닛(413)(도 4d)으로 분리될 수 있다.
도 4d는 복수의 개별화된 전자 부품(413)을 예시한다. 전자 부품(413)의 각각은 유연성 유리 기판(421)에 배치된 개별 전자 피처(432)를 포함한다. 유연성 유리 기판(421)은 박화되어 디바이스의 유연성을 높이고, 제 2 보호 필름(444)으로 코팅되는 하면으로부터 결함을 제거한다. 화학적 개별화는 컴포넌트(413)의 유연성을 방해할 수 있는 추가의 균열 또는 기타 결함을 부과하지 않고 깨끗하고 매끈한 측벽을 제공할 수 있다. 이 예시된 실시형태에서, 개별 컴포넌트(413)는 외면 전체의 주위에 최종 보호 코팅(미도시)으로 코팅되었다. 컴포넌트(413)는 소프트 베이킹될 수 있고, 제 1 보호 필름(442)은 제거되어 개별 전자 피처(432)를 노출시킬 수 있고, 다음에 컴포넌트(413)는 하드 베이킹되어 최종 코팅을 완전히 경화시킬 수 있다. 복수의 전자 피처(432)는 분리가 시트 전체를 포함하여 임의의 수의 전자 피처를 함께 그룹화하도록 상호연결될 수 있다(이를 통해 분리가 불필요함)는 것이 또한 이해될 것이다. 개별 컴포넌트(413) 당 단일 전자부품으로서 예시되어 있으나 개별 전자 피처(432)는 복수의 회로 및/또는 복수의 서브컴포넌트를 포함할 수 있다는 것이 또한 이해될 것이다.
일부의 실시형태에서, 개별 전자 부품(413)은 유연성 생체인증 카드 또는 기타 생체인증 감지 디바이스로 통합될 수 있는 유연성 생체인증 센서 시스템용 컴포넌트의 일부 또는 전부를 포함할 수 있다. 예를 들면, 개별 전자 부품(413)은 지문 감지 영역, ASIC, 및 마이크로제어기를 포함할 수 있다. 지문 센서용 컴포넌트의 일부 또는 전부를 제조함으로써 프로세스(300)를 사용하여, 예를 들면, BSoC에서 사용하기 위한 유연성 지문 센서를 제조할 수 있다. 이 센서는 본 기법을 사용 하에 제조되므로 BSoC는 상당량의 기계적 응력을 견딜 수 있고, BSoC의 수명을 연장시킬 수 있다. 본 기술의 일부의 실시형태에 따른 생체인증 시스템의 컴포넌트에 관한 완전한 세부내용은 미국 특허 제 9792516B2 호에 기술되어 있으며, 이 특허의 전체는 원용에 의해 본원에 포함된다.
도 5는 본 기술의 일부의 실시형태에 따른 유연성 전자부품을 제조하기 위한 롤-투-롤 프로세스(500)의 블록도이다. 롤-투-롤 프로세스(500)는 롤-투-롤 시스템에서의 사용에 적합한 도 2a 내지 도 4d에 대해 위에서 설명한 여러가지 방법을 사용한다.
블록 505에서, 프로세스(500)는 제조 프로세스를 위한 롤 유연성 기판(예를 들면, 유연성 유리 기판, 래미네이트)을 제공한다. 일부의 실시형태에서, 유연성 기판을 준비하는 것은 유연성 유리 기판을 화학적으로 박화하여 초기의 제조 프로세스 및/또는 제조 전의 취급으로부터 사라지지 않은 외면 영역 내의 균열 및 기타 결함을 제거하는 것을 포함한다. 일부의 실시형태에서, 유연성 유리 기판을 준비하는 것은 유연성 기판의 하면에 보호 필름을 도포하고, 이를 통해 래미네이트를 형성하는 것을 포함할 수 있다. 이들 실시형태에서, 보호 필름은 상면에 전자부품을 제조하는 동안에 하면에 결함의 도입을 줄이는 기계적 및 화학적 보호를 제공할 수 있다. 유연성 유리 기판이 다른 방법으로 준비되면, 유연성 유리 기판은 롤 상에 감겨서 롤-투-롤 제조 시스템으로 구성된다.
블록 510에서, 프로세스(500)는 유연성 유리 기판의 전면 또는 제 1 표면 상에 전자 피처를 형성하는 것으로 계속된다. 예를 들면, 이것은 롤을 풀고 유리 기판의 전면 또는 제 1 표면 상에 전자 피처를 퇴적하도록 구성된 하나 이상의 반도체 제조 모듈을 통해 유연성 유리 기판을 진행시키는 것을 포함할 수 있다. 일부의 실시형태에서, 이 모듈을 사용하여 저온 다결정 실리콘(LTPS) 제조를 달성할 수 있다. 일 실시형태에서, 예를 들면, 유연성 기판은 기판의 상면에 복수의 TFT의 하나 이상의 층을 퇴적시키기 위한 제 1 필름 퇴적 모듈; 포토리소그래피 패터닝을 받기 위한 제 2 모듈; 퇴적된 필름을 에칭 및 박리하기 위한 제 3 모듈; TFT를 검사하기 위한 제 4 모듈; 및/또는 상면 위에 최종 층을 퇴적하기 위한 제 5 모듈을 통과한다. 다양한 실시형태에서, 제조 프로세스(500)는 다른 TFT 관련 모듈을 포함할 수 있고, 설명의 일부를 생략할 수 있고, 및/또는 상이한 반도체 처리 모듈을 포함할 수 있다. 예를 들면, 제조 프로세스(500)는 레이저 결정화, 이온 도핑, 활성화 및 다양한 어닐링 프로세스 등의 임의의 다른 적절한 기능 모듈을 포함할 수도 있다. 더 나아가, 제조될 전자 유닛에 관련된 모든 제조 프로세스가 단일 모듈, 2 개의 모듈, 또는 임의의 수의 모듈에서 이루어질 수 있다는 것이 이해될 것이다. 또한 롤-투-롤 프로세스가, 예를 들면, 위에서 설명한 것과는 완전히 다른 모듈을 필요로 할 수 있는 TFT 이외의 다른 전자 유닛을 제조하기 위해 사용될 수 있다는 것이 이해될 것이다. 유연성 유리 기판에 전자부품이 형성된 후, 풀린 롤은 도 4a 내지 도 4d에 관련하여 위에서 설명한 이격된 전기 피처를 구비하는 시트와 유사한 피처를 포함할 수 있다.
블록 515에서, 롤은 개별 시트로 분리될 수 있다. 이는 다양한 방식으로 달성될 수 있다. 일부의 실시형태에서, 분리는 도 3의 블록(320 및 325)에 대해 위에서 설명한 화학 다이싱 프로세스를 적용하여 개별 시트를 분리할 수 있다. 예를 들면, 시트들 사이의 경계를 규정하는 절단 트랙을 에칭하기 위해 레이저가 사용될 수 있고, 분리를 완료하기 위해 화학 욕이 사용될 수 있다. 시트가 단일의 전자 유닛(또는 연동하는 복수의 전자부품)을 포함하는 실시형태에서, 화학 에칭 프로세스를 분리에 결합하면 시트의 연부에 도입되는 결함의 수를 줄일 수 있다. 시트를 복수의 개별 전자 부품(413)(도 4d)으로 분리하기 위해 추가의 개별화가 실행되는 실시형태에서, 전통적인 절삭 메커니즘에 의해 도입되는 결함은 나중에 화학 다이싱 개별화 프로세스에 의해 제거될 수 있다.
블록 520에서, 프로세스(500)는 화학 다이싱을 계속하여 사용하여 개별화를 완료할 수 있다. 다양한 실시형태에서, 이 프로세스는 도 3에서 블록(320 및 325)와 관련하여 위에서 설명한 단계에 이어질 수 있다. 즉, 블록 520에서, 프로세스(500)는 레이저와 화학 에칭 프로세스의 조합을 사용하여 개별 전자 부품으로의 분리를 완료할 수 있다. 이들 실시형태에서, 개별화를 완료하기 위해 사용되는 화학 에천트는 블록(515)에서 시트의 분리에 의해 도입되는 결함을 줄이기 위해서도 사용될 수도 있다.
일부의 실시형태에서, 이 프로세스(500)는 블록(515)을 건너뛸 수 있다는 것이 이해될 것이다. 예를 들면, 일부의 실시형태에서, 롤은 개별 전자 부품을 개별화하기 위해 롤 상에 직접적으로 화학 다이싱 프로세스를 연속적으로 완료하는 개별화 모듈을 통과할 수 있다.
블록 525에서, 이 프로세스는 결과로서 얻어지는 전자 제품(예를 들면, 분리된 시트, 복수의 개별 전자 유닛 등)에 최종 보호 코팅을 적용한다. 다양한 실시형태에서, 이 프로세스는 최종 코팅을 적용하기 위해 도 3의 블록(330)에 대해 위에서 설명한 단계에 이어질 수 있다. 예를 들면, 일 실시형태에서, 이 프로세스는 개별 전자 유닛을 수평 척 내에 로딩하고, 이 개별 전자 유닛을 스프레이 코팅하고, 이 개별 전자 유닛을 소프트 베이킹하고, 이 개별 전자 유닛의 상면으로부터 보호 필름을 제거하고, 및/또는 이 개별 전자 유닛을 하드 베이킹한다.
도 6은 도 5의 프로세스(500)의 일 실시형태에 따라 사용될 수 있는 롤-투-롤 프로세스를 예시하는 부분 단면도이다. 이 예시된 실시형태에서, 프로세스(600)는 제 1 롤(602), 제 2 롤(604), 및 제 3 롤(606)을 사용한다. 이 프로세스의 개시 시에, 유연성 기판(예를 들면, 유연성 유리 기판)은 제 1 롤(602)에 감긴다. 다음에 이 유연성 기판은 일련의 모듈(611-615)을 통해 제 1 롤(602)로부터 풀리고 제 2 롤(604)에 감긴다. 일부의 실시형태에서, 제 1 롤(602)은 제조 프로세스를 통해 유연성 기판에 장력을 부여하기 위해 제 2 롤(604)에 감기는 것에 저항한다.
이 예시된 실시형태에서, 유연성 기판이 제 2 롤(604)에 감길 때, 이것은 모듈(611-615)을 통해 당겨진다. 모듈의 총수 및 각각의 모듈에서 행해지는 제조 프로세스의 종류는 유연성 기판의 상면에 퇴적된 전자 부품에 대해 적절하도록 변화될 수 있다는 것이 이해될 것이다. 일 실시형태에서, 예를 들면, 모듈(611-615)은 위에서 설명한 TFT의 제조에 관련된 다양한 모듈에 대응할 수 있다. 즉, 일 실시형태에서, 모듈(611)은 필름 퇴적 모듈일 수 있고, 모듈(612)은 포토리소그래피 패터닝 모듈일 수 있고, 모듈(613)은 에칭 및 박리 모듈일 수 있고, 모듈(614)은 검사 모듈일 수 있고, 모듈(615)은 제 2 필름 퇴적 모듈일 수 있다.
이 예시된 실시형태에서, 전자부품의 제조가 완료된 후, 제 2 롤(604)은 다른 스테이션으로 이동하여 개별화를 준비할 수 있다. 제 2 스테이션에서, 유연성 기판은 제 2 롤(604)로부터 풀리고 제 3 롤(606) 상에 감긴다. 일부의 실시형태에서, 제 2 롤(604)은 개별화 준비의 전체를 통해 유연성 기판에 일정한 장력을 생성하기 위해 제 3 롤(606)에의 감김에 저항한다.
이 예시된 실시형태에서, 유연성 기판이 제 3 롤(606)에 감길 때, 이것은 다양한 모듈(622, 624)을 통해 당겨진다. 모듈의 총수 및 각각의 모듈에서 행해지는 프로세스의 종류는 개별화 프로세스에 대해 적절하도록 변화될 수 있다는 것이 이해될 것이다. 일 실시형태에서, 예를 들면, 모듈(622, 624)은 전자부품에 보호 필름을 도포하고 개별 전자 유닛의 주위의 절단 트랙을 에칭함으로써 롤이 개별 전자 유닛으로 분리되도록 준비하는데 사용될 수 있다. 예를 들면, 모듈(622)을 사용하여 유연성 기판의 상면에 보호 필름을 도포할 수 있다. 위에서 설명한 바와 같이, 보호 필름은, 예를 들면, 상면에 일시적으로 래미네이팅되어 개별화 동안에 개별 전자 유닛 및 상면을 화학적 및 기계적 손상으로부터 보호할 수 있다. 더 나아가, 모듈(624)은 화학 다이싱 프로세스의 제 1 단계를 수행하기 위해 사용되는 레이저 에칭 모듈일 수 있다. 일 실시형태에서, 예를 들면, 모듈 624에서, 레이저를 사용하여 유연성 기판 내에 연속 절단 트랙을 스크라이빙할 수 있다. 위에서 설명한 바와 같이, 레이저 스크라이빙 프로세스는 상면, 하면, 또는 양면에서 일어날 수 있다.
유연성 기판 내에 절단 트랙을 스크라이빙한 후, 모듈(626)에서, 유연성 기판은 제 3 롤(606)로부터 풀려서 화학 에칭 탱크 내로 진입하여 개별화를 완료할 수 있다. 일부의 실시형태에서, 개별화 후, 복수의 개별 유닛은 이들에 도포하여진 최종 보호 코팅을 가질 수 있고 및/또는 상면으로부터 제거되는 보호 필름을 가질 수 있다.
전자부품이 위에서 설명한 방법에 따라 제조되는 경우, 유연성 유리 등의 유연성 기판의 유연성은 이 유연성 기판이 굴곡되는 경우에 기계적 응력 하에서 더 이상 파괴점에 있지 않을 정도로 증가될 수 있다. 오히려 유연성 기판에 배치된 전자 피처가 (예를 들면, 결함 및/또는 날카로운 연부로 인해) 전체 디바이스의 유연성의 제한 요인으로서 기능한다. 따라서, 본 명세서에 개시된 시스템 및 방법은 화학적 박화를 이용하여 유연성 유리 기판으로부터 균열 및 결함을 저감 및/또는 제거할 수 있고, 전기 피처가 유리에 직접 제조될 수 있게 하고, 결과적인 전자 부품이 유연성 전자 시스템(예를 들면, 유연성 카드, 웨어러블, 스캐너, 디스플레이)에 통합될 수 있게 한다.
도 7a 내지 도 7d는 본 기술의 일부의 실시형태에 따라 전자 부품의 유연성을 개선하기 위한 다양한 제조 단계에서의 전자 부품의 측단면도이다. 도 7a는 제 1 처리 단계에서 개별화된 전자 부품(710)("전자 디바이스" 또는 "전자 유닛"이라고도 부름)을 예시한다. 예시된 바와 같이, 전자 부품(710)은 유연성 기판(712)(예를 들면, 유리), 및 전자 피처(714)(예를 들면, 박막 회로)를 포함한다. 전자 부품(710)은 외면(715)("제 1 표면(715)"이라고도 부름) 및 연부(716)를 갖는다. 이들 연부(716)는 날카로운 얇은 정점에 의해 형성될 수 있다. 일부의 실시형태에서, 예를 들면, 유연성 기판(712)은 도 3에 기술된 프로세스(300)에 따라 박화된 유연성 유리일 수 있고, 전자 피처(714)는 실리콘 산화물, 실리콘 질화물, 인듐 주석 산화물(ITO) 및/또는 몰리브데넘(Mo)의 플라즈마 강화된 화학증착(PECVD)을 통해 제조된 비교적 취성인 TFT일 수 있다.
도 7a에 예시된 바와 같이, 외면(715)은, 예를 들면, 제조 중의 응력으로부터 유발될 수 있는 복수의 결함(예를 들면, 균열, 연부 결함, 또는 불순물)을 포함한다. 예를 들면, 박막 회로를 패턴화하는 최종 단계는 포토레지스트 마스크를 박리하는 것을 수반하고, 이에 박막을 헹굼하는 것이 이어진다. 신속하고 청정한 포토레지스트의 제거를 위해 음파 교반, 또는 다른 교반 수단이 일반적으로 사용된다. 그러나, 이 교반 및 후속 헹굼은 박막의 표면을 악화시키는 경향이 있고, 이는 외면(715)의 연부 결합, 결점 및/또는 미세 균열을 초래한다. 이들 결함은 통상적으로 교반 중에 고도의 응력 집중이 존재하는 박막의 임의의 노출된 연부 주위에 특히 도입된다. 더 나아가, 도 2b에 대해 설명한 결함과 같이 외면(715)의 결함은, 전형적으로, 전자 피처(714)의 유연성을 제한한다. 전자 피처(714)가 PECVD 제조된 TFT 필름인 실시형태에서, 사용되는 필름 재료는 대체될 수 없는 비교적 취성의 재료이다.
대신, 본 기술의 일부의 실시형태에서, 블랭킷 에칭 프로세스(blanket etching process)를 사용하여 전자 피처(714)의 외면(715)의 표면 결함을 줄일 수 있다. 일부의 실시형태에서, 블랭킷 에칭 프로세스는 위에서 설명한 제조 프로세스 중에 에칭용으로 사용된 에천트와 동일한 에천트를 사용할 수 있다. 에칭 단계 및 박리 단계를 포함하는 프로세스에 의해 TFT가 제조되는 일부의 실시형태에서, 블랭킷 에칭 프로세스는 필름을 에칭하기 위해 사용된 에천트와 동일한 에천트를 사용할 수 있다. 일부의 실시형태에서, 예를 들면, 블랭킷 에칭 프로세스는 HF: NH4F 비가 1:7인 불화 암모늄 용액 중의 불화수소산을 사용할 수 있다. 일부의 실시형태에서, 사용되는 에천트는 보다 고도로 농축될 수 있고, 외면(715)을 제거하기 위해 매우 짧은 노출을 필요로 하고, 따라서 전자 피처(714) 내의 결함을 줄일 수 있다. 일부의 실시형태에서, 에천트는 더 희석될 수 있고, 더 오랜 노출을 필요로 할 수 있으나, 프로세스 중에 보다 많은 제어를 제공할 수 있다.
도 7b는 전자 부품(714)으로부터 결함 또는 불순물을 제거하기 위한 처리 후의 전자 유닛(710)을 예시한다. 예시된 바와 같이, 외면(715)은 제거되어 결함 또는 불순물이 더 적은 표면(717)을 노출시켰다. 더 나아가, 연부(716)는 라운딩되어 이 연부(716)에 집중될 응력의 양을 저감시켰다. 결함이 더 적은 표면(717)을 노출시킨 결과, 전자 피처(714) 및 이에 따라 전자 부품(710)의 유연성이 향상된다.
도 7c는 본 기술의 일부의 실시형태에 따라 전자 부품(710)의 상면(714) 위에 배치된 보호 필름(720)을 구비한 전자 부품(710)의 일 실시례를 예시한다. 일부의 실시형태에서, 보호 필름(720)은 연부(716) 및 표면(717)에 (예를 들면, 스크래치, 접촉에 의해 촉발되는 응력 등에 대해) 기계적 보호를 제공할 수 있다. 일부의 실시형태에서, 보호 필름(720)은 전자 부품(710)의 상면(714) 위의 평탄화 층으로서 기능할 수 있다. 일부의 실시형태에서, 보호 필름(720)은 고해상도 LCD 또는 OLED 디스플레이를 제조하는 데 통상 사용되는 것과 같은 포토패턴화가능한 유기 또는 무기-유기 하이브리드 재료일 수 있다. 더 나아가, 일부의 실시형태에서, 보호 필름(720)은 전자 부품(710)의 상면(714)에 선택적으로 도포될 수 있다.
도 7d는 본 기술의 일부의 실시형태에 따라 전자 부품(710)의 상면(714) 위에 선택적으로 배치된 보호 필름(720)을 구비한 전자 부품(710)의 일 실시례를 예시한다. 이 예시된 실시형태에서, 보호 필름(720)은 전자 피처(714)의 일부 위에 비아 홀을 구비하여 배치되어 층(730)이 전자 피처(714)와 접촉할 수 있게 한다. 일부의 실시형태에서, 예를 들면, 층(730)은 전자 피처(714)를 다른 전자부품 컴포넌트(미도시)에 전자적으로 결합할 수 있다. 일부의 실시형태에서, 전자 피처(714)는 비교적 취성의 전극(예를 들면, ITO 또는 Mo)일 수 있고, 이것은 보호 필름(720)에 의해 보호되고 층(730) 내의 비교적 취성이 아닌 전극과 접촉한다.
개략도 및 도 7a 내지 도 7d에 예시된 전자 부품(710)은 예로서만 도시된 것이라는 것이 이해될 것이다. 전자부품의 유연성을 개선하는 방법의 근저에 있는 원리로부터 벗어나지 않는 이 실시형태의 많은 변형례가 존재할 수 있다. 예를 들면, 전자 피처(714)가 기판(712)의 직상면에 놓여 있는 것으로 도시되어 있으나, 전자 피처(714)와 기판(712) 사이에 하나 이상의 박막 및/또는 기타 층이 있을 수 있고, 도 7a 내지 도 7d에는 단일의 기판(712)이 도시되어 있으나, 이 기판(712)은 또한 다층(예를 들면, 강성 캐리어 기판(예를 들면, 강성 유리) 상에 래미네이팅된 유연성 플라스틱 재료(PI 등)의 층)으로 구성될 수도 있다.
실시례
본 기술의 여러 가지 양태는 편의상 1, 2, 3 등으로 번호를 매긴 다음의 실시례에서 설명된다. 이들은 실시례로서 제공된 것이며, 본 기술을 제한하지 않는다.
1. 유연성 전자부품을 제조하는 방법으로서,
전자 어셈블리의 복수의 전자 피처(electronic feature)에 제 1 보호 재료를 도포하는 것 - 상기 전자 어셈블리는 유리 기판 및 상기 유리 기판의 제 1 측 상에 배치되는 복수의 전자 피처를 포함함 -;
상기 유리 기판의 제 2 표측면을 상기 유리 기판을 미리 결정된 두께로 박화(thinning)하는 화학물질에 노출시키는 것 - 상기 제 2 측은 상기 유리 기판의 제 1 측의 반대측에 있음 -; 및
상기 유리 기판의 제 2 측에 제 2 보호 재료를 도포하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
2. 제 1 실시례에 있어서,
상기 복수의 전자 피처를 개별 전자 부품으로 분리하는 것; 및
상기 개별 전자 부품의 적어도 일부의 주위에 제 3 보호 재료를 도포하는 것을 더 포함하는, 유연성 전자부품을 제조하는 방법.
3. 제 2 실시례에 있어서,
상기 유리 기판의 제 2 측을 상기 화학물질에 노출시키는 것은 적어도 상기 유리 기판의 제 2 측을 제 1 화학 에칭 탱크에 침지하는 것을 포함하고;
상기 복수의 전자 피처를 분리하는 것은:
레이저를 사용하여 상기 유리 기판의 제 1 측 및/또는 제 2 측 상에 절단 트랙(track)을 스크라이빙(scribing)하는 것 - 상기 절단 트랙은 상기 개별 전자 부품의 주위에 경계를 형성함 -; 및
상기 전자 어셈블리를 제 2 화학 에칭 탱크 내에 적어도 부분적으로 침지하여 상기 유리 기판을 상기 절단 트랙을 따라 분리하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
4. 제 2 실시례에 있어서,
상기 유리 기판의 제 2 측을 상기 화학물질에 노출시키는 것은 적어도 상기 유리 기판의 제 2 측을 제 1 화학 에칭 탱크에 침지하는 것을 포함하고;
상기 복수의 전자 피처를 분리하는 것은:
서로 점증적으로 이격된 복수의 구멍을 형성하여 상기 유리 기판에 절단 트랙을 형성하는 것 - 상기 절단 트랙은 상기 개별 전자 부품의 주위의 경계를 형성함 -; 및
상기 전자 어셈블리를 제 2 화학 에칭 탱크 내에 적어도 부분적으로 침지하여 상기 유리 기판을 상기 절단 트랙을 따라 분리하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
5. 제 2 실시례 내지 제 4 실시례 중 어느 한 실시례에 있어서, 상기 개별 전자 부품의 적어도 일부의 주위에 상기 제 3 보호 재료를 도포하는 것은:
개별화된 전자 부품의 외면에 액체 폴리머를 도포하는 것 - 상기 외면은 적어도 하나의 측면을 포함함 -;
상기 전자 부품을 소프트 베이킹(soft baking)하여 상기 액체 폴리머를 부분적으로 경화시키는 것;
상기 제 1 측으로부터 상기 제 1 보호 재료를 제거하는 것; 및
상기 전자 어셈블리를 하드 베이킹하여 상기 전자 부품의 제 2 측 및 연부 상의 상기 액체 폴리머를 완전히 경화시키는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
6. 이전의 실시례들 중 어느 한 실시례에 있어서, 상기 제 2 측을 상기 화학물질에 노출시키는 것은 상기 전자 어셈블리를 화학 에칭 탱크 내에 침지하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
7. 이전의 실시례들 중 어느 한 실시례에 있어서, 상기 제 2 측을 상기 화학물질에 노출시키는 것은 상기 유리 기판으로부터 재료를 제거하여 상기 유리 기판의 제 2 측으로부터 결함을 줄이는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
8. 이전의 실시례들 중 어느 한 실시례에 있어서, 상기 복수의 전자 피처는 복수의 박막 트랜지스터를 포함하는, 유연성 전자부품을 제조하는 방법.
9. 이전의 실시례들 중 어느 한 실시례에 있어서, 상기 복수의 전자 피처는 지문 센서를 포함하는, 유연성 전자부품을 제조하는 방법.
10. 이전의 실시례들 중 어느 한 실시례에 있어서, 상기 유리 기판의 제 2 측을 상기 유리 기판을 미리 결정된 두께로 박화하는 화학물질에 노출시키는 것은 상기 유리 기판을 0.2 mm 이하의 두께로 화학적으로 박화하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
11. 이전의 실시례들 중 어느 한 실시례에 있어서, 상기 유리 기판의 제 2 측에 상기 제 2 보호 재료를 도포하는 것은 상기 유리 기판의 제 2 측에 충격 흡수 특성이 높은 필름을 영구적으로 부착하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
12. 유연성 전자부품을 제조하는 방법으로서,
유연성 유리 기판을 순차적으로 배치된 제조 모듈의 경로를 따라 전진시켜 일련의 제조 단계를 수행하는 것을 포함하고, 상기 제조 단계는:
복수의 개별 전자 피처를 적어도 하나의 전자부품 제조 모듈을 통해 상기 유연성 유리 기판의 전자부품 측 상에 배치하는 것;
제 1 보호 재료를 코팅 모듈을 통해 상기 유연성 유리 기판의 전자부품 측에 도포하는 것;
스크라이빙 모듈(scribing module)을 통해 상기 유연성 유리 기판에 절단 트랙을 스크라이빙하는 것 - 상기 절단 트랙은 개별 전자 부품의 주위의 경계를 형성함 -;
상기 유연성 유리 기판을 화학 에칭 탱크 내에 적어도 부분적으로 침지하여 상기 개별 전자 부품을 상기 절단 트랙을 따라 분리하여 복수의 개별 유닛을 생성하는 것; 및
상기 복수의 개별 유닛에 제 2 보호 코팅을 도포하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
13. 제 12 실시례에 있어서, 상기 유연성 유리 기판을 순차적으로 배치된 제조 모듈의 경로를 따라 전진시키는 것은 상기 유연성 유리 기판이 상기 경로를 따라 전진함에 따라 롤로부터 상기 유연성 유리 기판을 푸는 것(unwinding)을 포함하는, 유연성 전자부품을 제조하는 방법.
14. 제 12 실시례 또는 제 13 실시례에 있어서, 상기 롤은 제 1 롤이고, 상기 방법은:
상기 제 1 롤이 풀릴 때, 상기 유연성 유리 기판을 상기 순차적으로 배치된 제조 모듈의 적어도 일부 후에 배치된 제 2 롤 상에 감아서 상기 일련의 제조 단계의 전체에 걸쳐 상기 유연성 유리 기판에 장력을 제공하는 것을 더 포함하는, 유연성 전자부품을 제조하는 방법.
15. 제 12 실시례 내지 제 14 실시례 중 어느 한 실시례에 있어서, 상기 절단 트랙을 스크라이빙하는 것은 미리 결정된 스크라이빙 깊이로 상기 절단 트랙을 레이저로 스크라이빙하는 것을 포함하고, 상기 미리 결정된 스크라이빙 깊이는 상기 유연성 유리 기판의 두께보다 작은, 유연성 전자부품을 제조하는 방법.
16. 제 12 실시례 내지 제 15 실시례 중 어느 한 실시례에 있어서, 상기 절단 트랙을 스크라이빙하는 것은:
상기 유연성 유리 기판의 전자부품 측 상에 제 1 절단 트랙을 스크라이빙하는 것; 및
상기 유연성 유리 기판의 후면 상에 제 2 절단 트랙을 스크라이빙하는 것을 포함하고, 상기 후면은 상기 전자부품 측의 반대측에 있고, 상기 제 2 절단 트랙은 상기 제 1 절단 트랙과 적어도 실질적으로 정렬되는, 유연성 전자부품을 제조하는 방법.
17. 제 12 실시례 내지 제 16 실시례 중 어느 한 실시례에 있어서, 상기 절단 트랙을 스크라이빙하는 것은 일련의 구멍을 레이저로 천공하여 상기 절단 트랙을 형성하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
18. 전자 부품의 유연성을 개선하는 방법으로서,
상기 전자 부품의 적어도 하나의 표면에 화학 에천트를 제어가능하게 가하여 미세균열을 제거하고, 상기 전자 부품의 내부를 노출시키는 것 - 상기 전자 부품의 내부에는 결함이 실질적으로 없음 -;
상기 전자 부품의 내부에 보호 필름을 도포하여 상기 전자 부품의 내부를 결함 발생으로부터 보호하는 것; 및
상기 보호 필름을 포토 패터닝(photo-patterning)하여 비아 홀(via hole)을 형성하여 상기 비아 홀과 정렬된 상기 전자 부품의 전기 접점에 전기적 접속을 가능하게 하는 것을 포함하는, 전자 부품의 유연성을 개선하는 방법.
19. 제 18 실시례에 있어서, 상기 전자 부품의 적어도 하나의 표면에 화학 에천트를 제어가능하게 가하는 것은 상기 공통의 연부에서 교차하는 적어도 제 1 표면과 제 2 표면을 화학적으로 에칭하여 상기 공통의 연부를 라운딩(rounding)하는 것을 포함하는, 전자 부품의 유연성을 개선하는 방법.
20. 제 18 실시례 또는 제 19 실시례에 있어서, 상기 전자 부품은 상기 박막 트랜지스터보다 파괴 응력이 더 높은 유연성 기판 상에 배치되는 패턴화된 박막 트랜지스터 어레이인, 유연성 전자부품을 제조하는 방법.
결론
본 기술의 실시형태의 위의 상세한 설명은 위에서 개시된 정확한 형태에 본 기술을 망라하는 것 또는 한정하는 것을 의도하지 않는다. 본 기술의 특정의 실시형태 및 실시례가 설명의 목적으로 위에서 설명되었으나, 관련 기술분야의 당업자가 인식하는 바와 같이 본 기술의 범위 내에서 다양한 등가의 변형이 가능하다. 예를 들면, 단계들이 위에서 주어진 순서로 제시되었으나 대안적인 실시형태는 다른 순서로 단계들을 수행할 수 있다. 더욱이, 본 명세서에 기재된 다양한 실시형태는 조합되어 추가의 실시형태를 제공할 수도 있다.
전술한 것으로부터, 설명의 목적을 위해 본 기술의 특정 실시형태가 본 명세서에 기재되었으나, 본 기술의 실시형태의 설명을 불필요하게 모호하게 하는 것을 피하기 위해 잘 알려져 있는 구조 및 기능은 도시되거나 기술되지 않았다. 참조에 의해 본 명세서에 포함되는 임의의 재료가 본 개시와 모순되는 경우, 본 개시가 우선한다. 문맥이 허용하는 경우, 단수 용어 또는 복수 용어는 각각 복수 용어 또는 단수 용어를 포함할 수도 있다. 더욱이, "또는"이라는 용어가 2 개 이상의 항목의 리스트에 관하여 다른 항목으로부터 배타적으로 단일의 항목만을 의미하도록 명시적으로 제한되지 않는 한, 이러한 리스트에서 "또는"의 사용은 (a) 리스트 내의 임의의 단일 항목, (b) 리스트 내의 모든 항목, 또는 (c) 리스트 내의 항목들의 조합을 포함하는 것으로 해석되어야 한다. 더욱이, 본 명세서에서 사용되는 "A 및/또는 B"에서의 "및/또는"은 A만을, B만을, 그리고 A와 B 모두를 지칭한다. 또한, "포함하다", "갖다", "구비하다"라는 용어는 전체를 통해 임의의 더 큰 수의 해당 특징 및/또는 추가 유형의 다른 특징이 배제되지 않도록 적어도 인용된 특징(들)을 포함하는 것을 의미하도록 사용된다.
전술한 것으로부터 본 개시 또는 본 기술로부터 벗어나지 않는 다양한 수정이 행해질 수 있다는 것이 또한 이해될 것이다. 예를 들면, 본 기술분야의 당업자는 본 기술의 다양한 구성요소가 하위 방법으로 더 분할될 수 있고, 또는 본 기술의 다양한 시스템 및 방법은 조합 및 통합될 수 있다는 것이 이해될 것이다.\ 또한, 특정의 실시형태에 관련하여 기술된 본 기술의 특정의 양태는 또한 다른 실시형태에서 조합 또는 제거될 수도 있다. 더욱이, 본 기술의 특정 실시형태와 관련된 이점이 이들 설명의 목적을 위해와 관련하여 기술되었으나, 다른 실시형태도 또한 이러한 이점을 발휘할 수 있고, 모든 실시형태가 본 기술의 범위 내에 속하는 이러한 이점을 반드시 발휘할 필요는 없다. 따라서, 본 개시 및 관련된 기술은 본 명세서에 명시적으로 도시되거나 기술되지 않은 다른 실시형태를 포함할 수 있다.

Claims (20)

  1. 유연성 전자부품을 제조하는 방법으로서,
    전자 어셈블리의 복수의 전자 피처(electronic feature)에 제 1 보호 재료를 도포하는 것 - 상기 전자 어셈블리는 유리 기판 및 상기 유리 기판의 제 1 측 상에 배치되는 복수의 전자 피처를 포함함 -;
    상기 유리 기판의 제 2 측을 상기 유리 기판을 미리 결정된 두께로 박화(thinning)하는 화학물질에 노출시키는 것 - 상기 제 2 측은 상기 유리 기판의 제 1 측의 반대측에 있음 -; 및
    상기 유리 기판의 제 2 측에 제 2 보호 재료를 도포하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
  2. 제 1 항에 있어서,
    상기 복수의 전자 피처를 개별 전자 부품으로 분리하는 것; 및
    상기 개별 전자 부품의 적어도 일부의 주위에 제 3 보호 재료를 도포하는 것을 더 포함하는, 유연성 전자부품을 제조하는 방법.
  3. 제 2 항에 있어서,
    상기 유리 기판의 제 2 측을 상기 화학물질에 노출시키는 것은 적어도 상기 유리 기판의 제 2 측을 제 1 화학 에칭 탱크에 침지하는 것을 포함하고;
    상기 복수의 전자 피처를 분리하는 것은:
    레이저를 사용하여 상기 유리 기판의 제 1 측 및/또는 제 2 측 상에 절단 트랙(track)을 스크라이빙(scribing)하는 것 - 상기 절단 트랙은 상기 개별 전자 부품의 주위에 경계를 형성함 -; 및
    상기 전자 어셈블리를 제 2 화학 에칭 탱크 내에 적어도 부분적으로 침지하여 상기 유리 기판을 상기 절단 트랙을 따라 분리하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
  4. 제 2 항에 있어서,
    상기 유리 기판의 제 2 측을 상기 화학물질에 노출시키는 것은 적어도 상기 유리 기판의 제 2 측을 제 1 화학 에칭 탱크에 침지하는 것을 포함하고;
    상기 복수의 전자 피처를 분리하는 것은:
    서로 점증적으로 이격된 복수의 구멍을 형성하여 상기 유리 기판에 절단 트랙을 형성하는 것 - 상기 절단 트랙은 상기 개별 전자 부품의 주위의 경계를 형성함 -; 및
    상기 전자 어셈블리를 제 2 화학 에칭 탱크 내에 적어도 부분적으로 침지하여 상기 유리 기판을 상기 절단 트랙을 따라 분리하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
  5. 제 2 항에 있어서,
    상기 개별 전자 부품의 적어도 일부의 주위에 상기 제 3 보호 재료를 도포하는 것은:
    개별화된 전자 부품의 외면에 액체 폴리머를 도포하는 것 - 상기 외면은 적어도 하나의 측면을 포함함 -;
    상기 전자 부품을 소프트 베이킹(soft baking)하여 상기 액체 폴리머를 부분적으로 경화시키는 것;
    상기 제 1 측으로부터 상기 제 1 보호 재료를 제거하는 것; 및
    상기 전자 어셈블리를 하드 베이킹하여 상기 전자 부품의 제 2 측 및 연부 상의 상기 액체 폴리머를 완전히 경화시키는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
  6. 제 1 항에 있어서,
    상기 제 2 측을 상기 화학물질에 노출시키는 것은 상기 전자 어셈블리를 화학 에칭 탱크 내에 침지하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
  7. 제 1 항에 있어서,
    상기 제 2 측을 상기 화학물질에 노출시키는 것은 상기 유리 기판으로부터 재료를 제거하여 상기 유리 기판의 제 2 측으로부터 결함을 줄이는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
  8. 제 1 항에 있어서,
    상기 복수의 전자 피처는 복수의 박막 트랜지스터를 포함하는, 유연성 전자부품을 제조하는 방법.
  9. 제 1 항에 있어서,
    상기 복수의 전자 피처는 지문 센서를 포함하는, 유연성 전자부품을 제조하는 방법.
  10. 제 1 항에 있어서,
    상기 유리 기판의 제 2 측을 상기 유리 기판을 미리 결정된 두께로 박화하는 화학물질에 노출시키는 것은 상기 유리 기판을 0.2 mm 이하의 두께로 화학적으로 박화하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
  11. 제 1 항에 있어서,
    상기 유리 기판의 제 2 측에 상기 제 2 보호 재료를 도포하는 것은 상기 유리 기판의 제 2 측에 충격 흡수 특성이 높은 필름을 영구적으로 부착하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
  12. 유연성 전자부품을 제조하는 방법으로서,
    유연성 유리 기판을 순차적으로 배치된 제조 모듈의 경로를 따라 전진시켜 일련의 제조 단계를 수행하는 것을 포함하고, 상기 제조 단계는:
    복수의 개별 전자 피처를 적어도 하나의 전자부품 제조 모듈을 통해 상기 유연성 유리 기판의 전자부품 측 상에 배치하는 것;
    제 1 보호 재료를 코팅 모듈을 통해 상기 유연성 유리 기판의 전자부품 측에 도포하는 것;
    스크라이빙 모듈(scribing module)을 통해 상기 유연성 유리 기판에 절단 트랙을 스크라이빙하는 것 - 상기 절단 트랙은 개별 전자 부품의 주위의 경계를 형성함 -;
    상기 유연성 유리 기판을 화학 에칭 탱크 내에 적어도 부분적으로 침지하여 상기 개별 전자 부품을 상기 절단 트랙을 따라 분리하여 복수의 개별 유닛을 생성하는 것; 및
    상기 복수의 개별 유닛에 제 2 보호 코팅을 도포하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
  13. 제 12 항에 있어서,
    상기 유연성 유리 기판을 순차적으로 배치된 제조 모듈의 경로를 따라 전진시키는 것은 상기 유연성 유리 기판이 상기 경로를 따라 전진함에 따라 롤로부터 상기 유연성 유리 기판을 푸는 것(unwinding)을 포함하는, 유연성 전자부품을 제조하는 방법.
  14. 제 13 항에 있어서,
    상기 롤은 제 1 롤이고, 상기 방법은:
    상기 제 1 롤이 풀릴 때, 상기 유연성 유리 기판을 상기 순차적으로 배치된 제조 모듈의 적어도 일부 후에 배치된 제 2 롤 상에 감아서 상기 일련의 제조 단계의 전체에 걸쳐 상기 유연성 유리 기판에 장력을 제공하는 것을 더 포함하는, 유연성 전자부품을 제조하는 방법.
  15. 제 12 항에 있어서,
    상기 절단 트랙을 스크라이빙하는 것은 미리 결정된 스크라이빙 깊이로 상기 절단 트랙을 레이저로 스크라이빙하는 것을 포함하고, 상기 미리 결정된 스크라이빙 깊이는 상기 유연성 유리 기판의 두께보다 작은, 유연성 전자부품을 제조하는 방법.
  16. 제 12 항에 있어서,
    상기 절단 트랙을 스크라이빙하는 것은:
    상기 유연성 유리 기판의 전자부품 측 상에 제 1 절단 트랙을 스크라이빙하는 것; 및
    상기 유연성 유리 기판의 후면 상에 제 2 절단 트랙을 스크라이빙하는 것을 포함하고, 상기 후면은 상기 전자부품 측의 반대측에 있고, 상기 제 2 절단 트랙은 상기 제 1 절단 트랙과 적어도 실질적으로 정렬되는, 유연성 전자부품을 제조하는 방법.
  17. 제 12 항에 있어서,
    상기 절단 트랙을 스크라이빙하는 것은 일련의 구멍을 레이저로 천공하여 상기 절단 트랙을 형성하는 것을 포함하는, 유연성 전자부품을 제조하는 방법.
  18. 전자 부품의 유연성을 개선하는 방법으로서,
    상기 전자 부품의 적어도 하나의 표면에 화학 에천트를 제어가능하게 가하여 미세균열을 제거하고, 상기 전자 부품의 내부를 노출시키는 것 - 상기 전자 부품의 내부에는 결함이 실질적으로 없음 -;
    상기 전자 부품의 내부에 보호 필름을 도포하여 상기 전자 부품의 내부를 결함 발생으로부터 보호하는 것; 및
    상기 보호 필름을 포토 패터닝(photo-patterning)하여 비아 홀(via hole)을 형성하여 상기 비아 홀과 정렬된 상기 전자 부품의 전기 접점에 전기적 접속을 가능하게 하는 것을 포함하는, 전자 부품의 유연성을 개선하는 방법.
  19. 제 18 항에 있어서,
    상기 전자 부품의 적어도 하나의 표면에 화학 에천트를 제어가능하게 가하는 것은 상기 공통의 연부에서 교차하는 적어도 제 1 표면과 제 2 표면을 화학적으로 에칭하여 상기 공통의 연부를 라운딩(rounding)하는 것을 포함하는, 전자 부품의 유연성을 개선하는 방법.
  20. 제 17 항에 있어서,
    상기 전자 부품은 상기 박막 트랜지스터보다 파괴 응력이 더 높은 유연성 기판 상에 배치되는 패턴화된 박막 트랜지스터 어레이인, 유연성 전자부품을 제조하는 방법.
KR1020217036737A 2019-04-16 2020-04-16 유연성 전자부품을 제조하기 위한 시스템 및 방법 KR20210151910A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962834720P 2019-04-16 2019-04-16
US62/834,720 2019-04-16
PCT/US2020/028541 WO2020214825A2 (en) 2019-04-16 2020-04-16 Systems and methods for manufacturing flexible electronics

Publications (1)

Publication Number Publication Date
KR20210151910A true KR20210151910A (ko) 2021-12-14

Family

ID=70295139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217036737A KR20210151910A (ko) 2019-04-16 2020-04-16 유연성 전자부품을 제조하기 위한 시스템 및 방법

Country Status (5)

Country Link
US (2) US11264279B2 (ko)
JP (1) JP2022529692A (ko)
KR (1) KR20210151910A (ko)
TW (1) TW202105539A (ko)
WO (1) WO2020214825A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264279B2 (en) * 2019-04-16 2022-03-01 Next Biometrics Group Asa Systems and methods for manufacturing flexible electronics
JP7237432B2 (ja) * 2019-07-26 2023-03-13 株式会社ディスコ 比較方法及びレーザー加工装置
KR102518456B1 (ko) * 2022-10-11 2023-04-06 주식회사 중우나라 유리패널 가공방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597051B2 (en) * 2001-05-22 2003-07-22 Yeda Research And Development Co. Ltd. Thermoelectric infrared detector
JP4063082B2 (ja) * 2003-01-10 2008-03-19 日本電気株式会社 フレキシブル電子デバイスとその製造方法
JP2005322738A (ja) * 2004-05-07 2005-11-17 Toshiba Corp 半導体装置の製造方法
US7972910B2 (en) * 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
US20080295885A1 (en) * 2007-05-30 2008-12-04 Shing Man Lee Thick Crystalline Silicon Film On Large Substrates for Solar Applications
US8048781B2 (en) * 2008-01-24 2011-11-01 National Semiconductor Corporation Methods and systems for packaging integrated circuits
EP2285183B1 (en) * 2008-05-12 2019-08-28 Yamagata Promotional Organization for Industrial Technology Process for producing an organic light emitting device
US8507322B2 (en) * 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
US8202786B2 (en) * 2010-07-15 2012-06-19 Infineon Technologies Austria Ag Method for manufacturing semiconductor devices having a glass substrate
JP2012051777A (ja) 2010-09-03 2012-03-15 Micro Gijutsu Kenkyusho:Kk フレキシブルガラス基板の製造方法及びフレキシブルガラス基板
TWI520892B (zh) * 2010-11-30 2016-02-11 康寧公司 封裝物及封裝玻璃片的方法
KR101230191B1 (ko) 2010-12-14 2013-02-06 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조방법
WO2012104989A1 (ja) 2011-02-01 2012-08-09 株式会社ミクロ技術研究所 薄板ガラス基板貼合体およびその製造方法
JP2012206869A (ja) * 2011-03-29 2012-10-25 Seiko Instruments Inc ガラス体の切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計
TWI512807B (zh) * 2011-06-09 2015-12-11 Epistar Corp 半導體元件結構與其分離方法
US20140238952A1 (en) * 2011-10-20 2014-08-28 Sharp Kabushiki Kaisha Method for manufacturing thin substrate
US20180009197A1 (en) 2014-11-04 2018-01-11 Corning Incorporated Bendable glass articles with alkali-free glass elements
US9679785B2 (en) * 2015-07-27 2017-06-13 Semtech Corporation Semiconductor device and method of encapsulating semiconductor die
US9792516B2 (en) 2016-01-26 2017-10-17 Next Biometrics Group Asa Flexible card with fingerprint sensor
FR3077284B1 (fr) * 2018-01-30 2020-03-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'encapsulation d'un dispositif microelectronique, par des substrats fins ou ultrafins, facilement manipulables
US11264279B2 (en) * 2019-04-16 2022-03-01 Next Biometrics Group Asa Systems and methods for manufacturing flexible electronics

Also Published As

Publication number Publication date
WO2020214825A3 (en) 2020-11-26
TW202105539A (zh) 2021-02-01
US11688640B2 (en) 2023-06-27
WO2020214825A2 (en) 2020-10-22
US20200335397A1 (en) 2020-10-22
JP2022529692A (ja) 2022-06-23
US20220139781A1 (en) 2022-05-05
US11264279B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
US11688640B2 (en) Systems and methods for manufacturing flexible electronics
US7279401B2 (en) Fabricating method for flexible thin film transistor array substrate
US8557637B2 (en) Method for fabricating the flexible electronic device
US8940208B2 (en) Fabricating method of flexible display and flexible display
US8604485B2 (en) Intermediate structure, method and substrate for fabricating flexible display device
EP2685516B1 (en) Method of manufacturing a display panel
JP2008134594A (ja) フレキシブル表示装置及びその製造方法
US7381285B2 (en) Manufacturing method of a device
JP2007512568A (ja) プラスチック基板を有するアクティブマトリクスディスプレイ及び他の電子装置
US9923157B2 (en) Method of manufacturing flexible display
CN109449114B (zh) 一种显示面板及显示装置的制备方法
JP6283062B2 (ja) 表示装置製造方法
TW201528481A (zh) 電子裝置之製造方法
WO2017199928A1 (ja) 表示装置製造方法
JP2019178018A (ja) 薄型ガラス基板製造方法
JP2009231533A (ja) 剥離方法、剥離装置および半導体装置の製造方法
JP2018026260A (ja) 表示装置製造方法
JP7058870B2 (ja) 液晶パネル製造方法
CN107731679A (zh) 显示面板的制造方法、显示面板和显示装置
US20220384748A1 (en) Display apparatus and method for manufacturing display apparatus
JP2018040930A (ja) 液晶表示パネルの製造方法
JP2018016518A (ja) 薄型ガラス基板の製造方法
KR101043097B1 (ko) 광조사를 이용한 단결정 실리콘 박막의 제조 방법
JP2009231532A (ja) 剥離方法、剥離装置および半導体装置の製造方法
JP2018073773A (ja) 有機ｅｌ素子複合体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination