JP2006093209A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2006093209A
JP2006093209A JP2004273426A JP2004273426A JP2006093209A JP 2006093209 A JP2006093209 A JP 2006093209A JP 2004273426 A JP2004273426 A JP 2004273426A JP 2004273426 A JP2004273426 A JP 2004273426A JP 2006093209 A JP2006093209 A JP 2006093209A
Authority
JP
Japan
Prior art keywords
layer
thin film
integrated circuit
film integrated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004273426A
Other languages
English (en)
Other versions
JP4801337B2 (ja
JP2006093209A5 (ja
Inventor
Eiji Sugiyama
栄二 杉山
Kyosuke Ito
恭介 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004273426A priority Critical patent/JP4801337B2/ja
Priority to TW094132331A priority patent/TWI376031B/zh
Priority to US11/229,497 priority patent/US7354801B2/en
Publication of JP2006093209A publication Critical patent/JP2006093209A/ja
Publication of JP2006093209A5 publication Critical patent/JP2006093209A5/ja
Application granted granted Critical
Publication of JP4801337B2 publication Critical patent/JP4801337B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Weting (AREA)

Abstract

【課題】 基板上に薄膜からなる集積回路を形成し、基板から剥離する際、集積回路に亀裂（クラックとも呼ぶ）が生じることがあった。
【解決手段】 本発明は、エッチングの進行方向を一方向に固定し、エッチングの進行に合わせて被剥離層の反りを一方向にすることで亀裂の発生を抑えるというものである。例えば、基板上に設けた剥離層をパターニングして、下地絶縁層を形成し、基板と下地絶縁層とが接する部分で固定させれば、基板と下地絶縁層とが接する部分はエッチングされないことを利用してエッチングの進行を制御することができる。
【選択図】 図１

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられている。
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や発光素子は実現されていない。
そこで、ガラス基板上に形成した素子を基板から剥離し、他の基材、例えばプラスチックフィルムなどに転写する技術が提案されている。
本出願人は、特許文献１や特許文献２に記載の剥離および転写技術を提案している。
また、ＩＣのような微小なデバイスにおいては、半導体ウェハを粘着シートに貼り付けた状態でチップ単位に切断し、該切断された半導体素子を粘着シートからピックアップし、ＩＣカード等を構成する回路基板に搭載して実装することが行われている。半導体ウェハを用いているため、ピックアップ時において傷ついたり、割れやすい欠点を有していた。
特開平８−２８８５２２号公報 特開平８−２５０７４５号公報
また、近年では、非接触で情報を記録し、且つ読み取りできる「非接触ＩＣタグ」（一般的に非接触データキャリアとも呼ぶ）が物品や商品の情報管理、物流管理等に利用することが検討されている。
ＩＣカードや非接触ＩＣタグに用いる半導体チップの母体となる半導体ウェハは高価であり、大量生産には不向きである。
また、ガラス基板上に多数の電子部品素子を搭載し、個別に切断して製品とするマトリックスタイプ（多数個取りタイプ）の製造方法が普及しつつある。大量生産上、大きな基板に小さなデバイスを作製することが好ましい。
また、基板上に薄膜からなる集積回路を形成し、基板から剥離する際、集積回路に亀裂（クラックとも呼ぶ）が生じることがあった。
そこで、本発明は、大面積のガラス基板上に薄膜からなる集積回路を形成した後、基板から剥離を行い、接触、好ましくは非接触でデータの受信または送信が可能な微小なデバイスを大量に効率よく作製する方法を提供することを課題とする。特に薄膜からなる集積回路は、非常に薄いため、搬送時に飛んでしまう恐れがあり、取り扱いが難しかった。
集積回路にクラックが発生している写真を図１１（Ａ）に示す。亀裂が発生した集積回路は、基板上に剥離層と、該剥離層上に半導体素子を含む被剥離層を設け、集積回路が設けられている矩形領域の回り、即ち４方向から剥離層のみをエッチングして得られたものである。図１１（Ｂ）は亀裂の位置を示している。本発明者らは、亀裂の生じている位置から判断して、亀裂の発生がエッチングの進行と関連していると考えた。本発明者らは、４方向から剥離層がエッチングされて被剥離層が反り、各方向のエッチング進行の先端が重なる部分で亀裂が生じていると考えている。被剥離層は、構成している各膜の応力の影響で剥離層が除去されてしまうと、その部分から反ってしまっていた。従って、４方向から剥離層が除去されると、それぞれ４方向に被剥離層が反ったままエッチングが進行し、異なる方向に反った被剥離層の境界に亀裂が生じたと考えている。
また、基板上に剥離層と、該剥離層上に半導体素子を含む被剥離層を設け、さらにもう一枚の基板で被剥離層を固定した後、剥離層をエッチングで除去した場合には、上記亀裂は生じない。これは、もう一枚の基板で被剥離層を固定しているため、被剥離層の反りが抑えられたことが原因と考えられる。しかしながら、もう一枚の基板を用いると工程が増加してしまい、さらに再度転写を行わなければならず、特に薄膜からなる集積回路は、非常に薄いため、取り扱いが難しかった。
そこで、本発明者らは、基板上に剥離層と、該剥離層上に集積回路を含む被剥離層を設け、剥離層をエッチングで除去する際に、エッチングの進行を制御すれば集積回路への亀裂の発生を防止できるということを見いだした。
本発明は、エッチングの進行方向を一方向に固定し、エッチングの進行に合わせて被剥離層の反りを一方向にすることで亀裂の発生を抑えるというものである。例えば、基板上に設けた剥離層をパターニングして、下地絶縁層を形成し、基板と下地絶縁層とが接する部分で固定させれば、基板と下地絶縁層とが接する部分はエッチングされないことを利用してエッチングの進行を制御することができる。また、他の方法として、集積回路の位置と剥離層の露出部分の位置を設定することで、エッチングの進行を制御し、集積回路と重ならない箇所に剥離層の一部を意図的に残存させて被剥離層を固定する方法でもよい。
また、対向する２方向からエッチングを進行させてもよく、本発明はエッチングの進行方向を対向する２方向に固定し、エッチングの進行に合わせて被剥離層の反りを２方向にすることで亀裂の発生を抑えるというものである。
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に剥離層を形成する第１の工程と、
前記剥離層を選択的に除去する第２の工程と、
前記剥離層および前記基板上に接する下地絶縁層を形成する第３の工程と、
前記剥離層と重なる下地絶縁層上に複数の薄膜集積回路を含む層を形成する第４の工程と、
薄膜集積回路を覆う保護層を形成する第５の工程と、
下地絶縁層を選択的に除去して隣り合う薄膜集積回路の境界領域の剥離層を露呈させる第６の工程と、
露呈させた部分から剥離層をエッチングして、前記薄膜集積回路の下方に空間を形成する第７の工程と、
前記薄膜集積回路を、接着面を備える基体へ転置する第８の工程と、を有し、
前記エッチングは、前記下地絶縁層によってエッチングの進行方向を制御されることを特徴とする半導体装置の作製方法である。
また、もう一枚の基板を用いることなく、ヒートシールを行うことによってラミネートが可能である点も本発明の特徴であり、他の発明の構成は、
絶縁表面を有する基板上に剥離層を形成する第１の工程と、
前記剥離層を選択的に除去する第２の工程と、
前記剥離層および前記基板上に接する下地絶縁層を形成する第３の工程と、
前記剥離層と重なる下地絶縁層上に複数の薄膜集積回路を含む層を形成する第４の工程と、
薄膜集積回路を覆う保護層を形成する第５の工程と、
下地絶縁層を選択的に除去して隣り合う薄膜集積回路の境界領域の剥離層を露呈させる第６の工程と、
露呈させた部分から剥離層をエッチングして、前記薄膜集積回路の下方に空間を形成する第７の工程と、
前記薄膜集積回路を、第１のラミネートフィルムへ転置し、第２のラミネートフィルムとでラミネートする第８の工程と、を有し、
前記エッチングは、前記下地絶縁層によってエッチングの進行方向を制御されることを特徴とする半導体装置の作製方法である。
また、上記各構成において、前記第８の工程の後に、前記薄膜集積回路を個々に又は各組ごとに分断する第９の工程を有することによって、多面取りを実現することができる。
また、上記各構成において、前記薄膜集積回路の上面形状は、矩形であり、前記露呈させた剥離層の領域は、前記薄膜集積回路の一辺または対向する二辺と平行に位置していることを特徴としている。
また、上記構成よりも工程を短縮するため、他の方法として、集積回路の位置と剥離層の露出部分の位置を設定することで、エッチングの進行を制御し、集積回路と重ならない箇所に剥離層の一部を意図的に残存させて被剥離層を固定する方法でもよく、他の発明の構成は、
絶縁表面を有する基板上に剥離層を形成する第１の工程と、
前記剥離層上に下地絶縁層を形成する第２の工程と、
前記剥離層上に第１の薄膜集積回路および第２の薄膜集積回路を含む層を形成する第３の工程と、
第１の薄膜集積回路および第２の薄膜集積回路を覆う保護層を形成する第４の工程と、
第１の薄膜集積回路および第２の薄膜集積回路を囲む下地絶縁層を選択的に除去して剥離層を露呈させる第５の工程と、
露呈させた部分から剥離層を部分的エッチングして、前記第１の薄膜集積回路および前記第２の薄膜集積回路の下方に空間を形成し、且つ、第１の薄膜集積回路と第２の薄膜集積回路との間に剥離層の一部を残存させる第６の工程と、
前記薄膜集積回路を、接着面を備える基体へ転置する第７の工程と、を有していることを特徴とする半導体装置の作製方法である。
また、上記各構成において、前記下地絶縁層は、フッ化ハロゲンを含む気体又は液体と化学反応しない材料であることを特徴としている。即ち、前記下地絶縁層は、フッ化ハロゲンを含む気体又は液体によるエッチングから薄膜集積回路を保護する役目を果たしている。例えば、前記下地絶縁層の材料として、窒化珪素または酸化珪素を主成分とする無機絶縁膜などを用いることができる。
また、上記各構成において、前記保護層はフッ化ハロゲンを含む気体又は液体と化学反応しない有機樹脂であることを特徴している。即ち、前記保護層は、フッ化ハロゲンを含む気体又は液体によるエッチングから薄膜集積回路を保護する役目を果たしている。例えば、前記保護層の材料として、エポキシ樹脂やテフロン（登録商標）樹脂などを用いることができる。
また、本明細書で剥離層とは、フッ化ハロゲンを含む気体又は液体によるエッチングで除去される層を指しており、被剥離層とは、基板から剥離される薄膜集積回路を含む層を指している。なお、被剥離層は、少なくとも薄膜集積回路を含む層を有し、さらに下地絶縁層または保護層をも含ませた積層を被剥離層と呼んでもよい。
なお、本明細書でラミネートフィルムとは、基材フィルムと接着性合成樹脂フィルムとの積層フィルム、または２種類以上の積層フィルムを指す。基材フィルムとしては、ＰＥＴやＰＢＴ等のポリエステル、ナイロン６、ナイロン６６等のポリアミド、また無機蒸着フィルム、または紙類を用いればよい。また、接着性合成フィルムとしてはＰＥやＰＰ等のポリオレフィン、アクリル系合成樹脂、エポキシ系合成樹脂などを用いればよい。ラミネートフィルムはラミネート装置により、被処理体と熱圧着によりラミネートされる。なお、ラミネート工程を行う前処理としてアンカーコート剤を塗布することが好ましく、ラミネートフィルムと被処理体との接着を強固なものとすることができる。アンカーコート剤としてはイソシアネート系などを用いればよい。
また、本明細書でヒートシールとは、加熱圧着により封止することを指しており、フィルム基材にパートコートされている接着剤層か、ラミネートフィルムの融点の低い最外層または最内層を熱によって溶かし、加圧によって接着することを言う。
また、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型ＴＦＴや、ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
また、ＴＦＴの活性層としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを適宜用いることができる。さらにＴＦＴの活性層として、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）も用いることができる。
本発明により半導体集積回路への亀裂などのダメージを低減することができる。
また、本発明のように、基板上に薄膜集積回路が保持された状態であれば、当該基板をそのまま搬送することができるため、搬送手段を含む量産装置に用いることができる。例えば、ラミネート装置に、薄膜集積回路が保持された基板を搬送すれば、当該薄膜集積回路のラミネート処理を連続的に行うことができる。
また、基板上に薄膜集積回路を形成し、その基板から剥離した後は、その基板を再利用することもできる。
本発明の実施形態について、以下に説明する。
本発明では、ガラス基板をそのまま固定基板とすることで、剥離工程や転写工程において、小さなサイズを有する集積回路がバラバラになることを防ぐ。この方法としては、以下の３つの方法を挙げることができる。
第１の方法は、基板上に設けた剥離層をパターニングして、下地絶縁層を形成し、基板と下地絶縁層とが接する部分で固定させれば、基板と下地絶縁層とが接する部分はエッチングされないことを利用する集積回路の固定方法である。
また、第２の方法は、該剥離層上に半導体素子などのデバイス部を設けた後、部分的に保護層（代表的には樹脂）を設けると、保護層を設けた箇所と重なる剥離層の部分は除去されにくくなることを利用して、残存させた剥離層で固定する固定方法である。
また、第３の方法は、集積回路の位置と剥離層の露出部分の位置を設定することで、エッチングの進行を制御し、集積回路と重ならない箇所に剥離層の一部を意図的に残存させて被剥離層を固定する固定方法である。
これらの固定方法により、ガラス基板をそのまま固定基板とすることで、剥離工程や転写工程において、小さなサイズを有する集積回路がバラバラになることを防ぐことができる。本発明により、大きな基板に小さなデバイスを作製し、個々に取り扱うことが簡便となる。
以下に上記３つのうち、一つの方法を用いた本発明の実施形態について説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
ここでは、本発明の半導体装置の作製方法について以下に説明する。
まず、絶縁表面を有する基板１０上に剥離層１１ａを形成し、パターニングする。なお、絶縁表面を有する基板１０とは、ガラス基板、石英基板、プラスチック基板、アクリル等の可撓性を有する合成樹脂からなる樹脂基板、金属基板に相当する。また、剥離層１１ａは、珪素を含む層をスパッタリング法やプラズマＣＶＤ法等の公知の方法により形成する。珪素を含む層とは、非晶質半導体層、非晶質状態と結晶質状態とが混在したセミアモルファス半導体層、結晶質半導体層に相当する。
次いで、無機絶縁膜からなる下地絶縁層１２ａを形成する。下地絶縁層１２ａは、プラズマＣＶＤ法やスパッタリング法等の公知の方法を用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等からなる単層膜、またはこれらの積層膜を形成する（図１（Ａ）参照）。
次いで、絶縁膜１２ａを下地膜とする被剥離層１３を形成する。次いで、スクリーン印刷法または液滴吐出法により保護層１６を形成する（図１（Ｂ）参照）。図１（Ｂ）では、第１の素子群を含む被剥離層と、第１の素子群を含む被剥離層に隣接する第２の素子群を含む被剥離層とを示した例を示しているが、特に限定されず、基板１０には多数の素子群が設けられており、最終的に個別に切断して製品とする。なお、第１の素子群を含む被剥離層１３は、第１の層間絶縁層１３ａ、第２の層間絶縁層１３ｂ、複数のＴＦＴ１３ｃとアンテナとして機能する導電層とを含んでおり、最終的には第１の素子群を含む被剥離層１３が一つのデバイスとなる。
なお、この段階での上面図を図１（Ｃ）に示す。被剥離層１３を覆うように保護層１６を形成すればよく、例えば、図１（Ｃ）に上面図の一例を示したように保護層１６は１つの素子群を囲む矩形形状とする。また、保護層１６は、ハロゲン化フッ素を含む気体又は液体と化学反応しない材料であることが好ましい。ここでは保護層１６として、エポキシ樹脂を用いてスクリーン印刷法により格子形状とする。
次いで、レジストマスク１７を形成して、下地絶縁層のエッチングを行い、下地絶縁層１２ｂを残存させるとともに、剥離層１１ａを露呈させる（図１（Ｄ）参照）。また、工程を短縮するために、保護層をマスクとして自己整合的に下地絶縁層をエッチングしてもよい。
次いで、エッチング剤を用いて、剥離層を除去する。なお、エッチング途中の断面図を図１（Ｅ）に示す。図１（Ｅ）に示すように剥離層は露呈された部分から一方向にエッチングされる。また、この段階での上面図を図１（Ｆ）に示す。また、図１（Ｅ）とは異なる面で切断した断面図を図１（Ｇ）に示す。エッチング剤には、ハロゲン化フッ素を含む気体又は液体を使用する。ハロゲン化フッ素を含む気体としては、例えば三フッ化塩素（ＣｌＦ3）を使用する。エッチングが終了すると、残存している剥離層１１ｂが完全に除去されて空間２２が形成される。
エッチングが終了した断面図を図２（Ａ）に示す。被剥離層１３および保護層１６は、下地絶縁層１２ｂと基板１０との接触部分で固定されている。即ち、エッチングの終了後、被剥離層の３辺が下地絶縁層１２ｂで固定された状態となっている。剥離層のエッチングが進行しても下地絶縁層１２ｂで固定することによって、被剥離層１３の反りを抑え、クラックの発生を抑制することができる。
次いで、第１の接着性合成樹脂フィルム１８ａと第１の基材フィルム１９ａとの積層からなるラミネートフィルムに対して、第１の素子群を含む被剥離層と第２の素子群を含む被剥離層とをラミネート法により熱圧着させて、第１の素子群を含む被剥離層と第２の素子群を含む被剥離層を基板１０から剥離する（図２（Ｂ）参照）。図２（Ｂ）では、剥離させる工程で下地絶縁層が２つに分断され、被剥離層と重なる部分は基板１０から剥離され、基板と接している部分は基板に残ったままとなっている例を示している。なお、下地絶縁層を分断するのではなく、下地絶縁層と基板との界面で分離させてもよい。
強度、加工作業性、コスト等の点からラミネートフィルムのトータル厚さは１５μｍ〜２００μｍのものを使用する。ここでは、ポリエチレン（２０μｍ）とポリエチレンフィルム（４０μｍ）との積層で形成されたラミネートフィルム（トータル厚さ６０μｍ）を用いる。
熱圧着させる際には、素子群に含まれる素子を破壊しない範囲、好ましくは素子特性が変化しない範囲で加熱温度と圧力を設定することが好ましい。また、保護層１６は、圧着させる際に圧力を保護層１６の部分に集中させることができ、素子群に圧力が集中することを防ぐ効果もある。
また、第１の接着性合成樹脂フィルムと第１の基材フィルムとの積層からなるラミネートフィルムに代えて、接着層を有する基材を用いてもよい。
この段階で、図２（Ｂ）に示すように、第１の接着性合成樹脂フィルム１８ａと第１の基材フィルム１９ａとの積層からなるラミネートフィルムに第１の素子群を含む被剥離層と第２の素子群を含む被剥離層とが接着された状態を得ることができる。
次いで、第２の接着性合成樹脂フィルム２０と第２の基材フィルム２１との積層からなるラミネートフィルムに対して、第１の素子群を含む被剥離層と第２の素子群を含む被剥離層とをラミネート法により熱圧着（約１００℃程度）させて封止を行う。ここでも、ポリエチレン（２０μｍ）とポリエチレンフィルム（４０μｍ）との積層で形成されたラミネートフィルム（トータル厚さ６０μｍ）を用いる。なお、本実施の形態では、同じ種類のラミネートフィルム２枚を用いて封止を行った例を示したが特に限定されず、２枚の異なる種類のラミネートフィルムを封止に用いてもよい。
また、第２の接着性合成樹脂フィルム２０と第２の基材フィルム２１との積層からなるラミネートフィルムに代えて、接着層を有する基材を用いて封止してもよい。
最後に、個々に分断を行って図２（Ｃ）の状態を得ることができる。ラミネートフィルムと第１の素子群とは直接接しており、間に他の材料層を有していない。こうして、２枚のラミネートフィルム（６０μｍ）で挟まれた非常に厚さの薄い半導体装置（合計膜厚は第１の素子群の厚さ（３μｍ以下）＋１２０μｍ）を提供することができる。なお、図２（Ｃ）では、ラミネートフィルムが曲がっている図面となっているが、実際は、第１の素子群の厚さは３μｍ以下であるのに対し、ラミネートフィルムは１枚当たり６０μｍであるため、貼りあわされた２枚のラミネートフィルムは、ほとんど平坦である。
（実施の形態２）
また、ここでは実施の形態１とは異なる作製方法を図３を用いて説明する。
まず、実施の形態１と同様に、絶縁表面を有する基板３１０上に島状の剥離層３１１ａを形成する。次いで、実施の形態１と同様に、無機絶縁膜からなる下地絶縁層３１２ａを形成する（図３（Ａ）参照）。
次いで、実施の形態１と同様に、絶縁膜３１２ａを下地膜とする被剥離層３１３を形成する。なお、第１の素子群を含む被剥離層３１３は、第１の層間絶縁層３１３ａ、第２の層間絶縁層３１３ｂ、複数のＴＦＴ３１３ｃとアンテナとして機能する導電層とを含んでおり、最終的には第１の素子群を含む被剥離層３１３が一つのデバイスとなる。次いで、スクリーン印刷法または液滴吐出法により保護層３１６を形成する。なお、ここでは保護層３１６の端部が剥離層３１１ａの端部よりも内側に位置するようにする（図３（Ｂ）参照）。
実施の形態１では、剥離層の一辺のみを露呈させた例を示したが、本実施の形態では対向する２辺を露呈させた例を示す。
なお、この段階での上面図を図３（Ｃ）に示す。被剥離層３１３の対向する２辺を覆うように保護層３１６を形成すればよく、例えば、図３（Ｃ）に上面図の一例を示したように保護層３１６は１つの素子群と交差する矩形形状とする。また、保護層３１６は、ハロゲン化フッ素を含む気体又は液体と化学反応しない材料であることが好ましい。
次いで、レジストマスク３１７を形成して、エッチングを行い、下地絶縁層３１２ｂを残存させるとともに、剥離層３１１ａを露呈させる（図３（Ｄ）参照）。また、工程を短縮するために、保護層をマスクとして自己整合的に下地絶縁層をエッチングしてもよい。
次いで、エッチング剤を用いて、剥離層を除去する。なお、エッチング途中の断面図を図３（Ｅ）に示す。図３（Ｅ）に示すように剥離層は露呈された２辺の部分から中心に向かう方向にエッチングされる。また、この段階での上面図を図３（Ｆ）に示す。また、図３（Ｅ）とは異なる面で切断した断面図を図３（Ｇ）に示す。エッチング剤には、ハロゲン化フッ素を含む気体又は液体を使用する。ハロゲン化フッ素を含む気体としては、例えば三フッ化塩素（ＣｌＦ3）を使用する。エッチングが終了すると、残存している剥離層３１１ｂが完全に除去されて空間３２２が形成される。
エッチングの終了後、実施の形態１では被剥離層の３辺が下地絶縁層で固定された状態となっていたが、本実施の形態では被剥離層の２辺が下地絶縁層で固定された状態となっている。剥離層のエッチングが進行しても下地絶縁層３１２ｂで固定することによって、被剥離層３１３の反りを抑え、クラックの発生を抑制することができる。
以降の工程は、実施の形態１と同一であるため、ここでは詳細な説明は省略する。実施の形態１と同様に第１ラミネートフィルムに対して第１の素子群を含む被剥離層と第２の素子群を含む被剥離層とをラミネート法により熱圧着させて、第１の素子群を含む被剥離層と第２の素子群を含む被剥離層を基板３１０から剥離する。次いで、実施の形態１と同様に第２ラミネートフィルムに対して、第１の素子群を含む被剥離層と第２の素子群を含む被剥離層とをラミネート法により熱圧着（約１００℃程度）させて封止を行う。最後に、個々に分断を行ってデバイスを完成させる。
本実施の形態は、実施の形態１に比べ、２方向からのエッチングとなるため、剥離層を全部除去する時間を半分に短縮することができる。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
また、ここでは実施の形態１および実施の形態２とは異なる作製方法を図４、および図５を用いて説明する。
実施の形態１および実施の形態２は、剥離層を島状に形成した例を示したが、本実施の形態では、剥離層をパターニングしない例を示す。
まず、絶縁表面を有する基板４１０全面上に剥離層４１１ａを形成する。次いで、無機絶縁膜からなる下地絶縁層４１２ａを形成する（図４（Ａ）参照）。
次いで、絶縁膜４１２ａを下地膜とする被剥離層４１３を形成する。なお、第１の素子群を含む被剥離層４１３は、第１の層間絶縁層４１３ａ、第２の層間絶縁層４１３ｂ、複数のＴＦＴ４１３ｃとアンテナとして機能する導電層とを含んでおり、最終的には第１の素子群を含む被剥離層４１３が一つのデバイスとなる。
次いで、スクリーン印刷法または液滴吐出法により保護層４１６を形成する。なお、ここでは保護層４１６は第１の素子群を含む被剥離層と第２の素子群を含む被剥離層との両方を覆うように形成する（図４（Ｂ）参照）。
実施の形態１及び実施の形態２では、被剥離層をパターニングすることでエッチングを制御する例を示したが、本実施の形態ではクラックが発生すると予想される箇所と重ならないように、保護層の配置および被剥離層の配置を適宜設計する例を示す。
次いで、保護層４１６をマスクとして下地絶縁層４１２ａを選択的にエッチングするとともに剥離層４１１ａを露呈させる（図４（Ｃ）参照）。
なお、この段階での上面図を図５（Ａ）に示す。図５（Ａ）の実線Ａ−Ｂで切断した断面図が図４（Ｃ）に相当する。
次いで、エッチング剤を用いて、剥離層を除去する。なお、ここでのエッチングでは、剥離層を全部除去するのではなく、エッチングを途中で止めて剥離層を一部残存させ、残存させた部分で被剥離層を固定する。なお、エッチング終了後の断面図を図４（Ｄ）に示す。エッチングは被剥離層を回り込むように行われる。一つの被剥離層は、一方向からエッチングされるように被剥離層と保護層とが配置されている。
なお、この段階での上面図を図５（Ｂ）に示す。図５（Ｂ）の実線Ｃ−Ｄで切断した断面図が図４（Ｄ）に相当する。
エッチングの終了後、実施の形態１及び実施の形態２では被剥離層が下地絶縁層で固定された状態となっていたが、本実施の形態では被剥離層４１３が残存した剥離層４１１ｂで固定された状態となっている。剥離層のエッチングが進行してもクラックの発生しやすい箇所には被剥離層が配置されていない。
以降の工程は、実施の形態１と同一であるため、ここでは詳細な説明は省略する。実施の形態１と同様に第１ラミネートフィルムに対して第１の素子群を含む被剥離層と第２の素子群を含む被剥離層とをラミネート法により熱圧着させて、第１の素子群を含む被剥離層と第２の素子群を含む被剥離層を基板４１０から剥離する。次いで、実施の形態１と同様に第２ラミネートフィルムに対して、第１の素子群を含む被剥離層と第２の素子群を含む被剥離層とをラミネート法により熱圧着（約１００℃程度）させて封止を行う。最後に、個々に分断を行ってデバイスを完成させる。
本実施の形態は、実施の形態１および実施の形態２に比べ、剥離層のパターニング工程が不要となるため、工程数を短縮することができる。
また、本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、薄膜集積回路の製造装置の例を示す。
図６（Ａ）〜図６（Ｅ）には、送り出し用キャリア１４０１、第１基板移動用アーム１４００、エッチング剤導入用チャンバー１４０５、エッチング剤導入口１４０６、エッチング剤排出口１４０７、第２基板移動用アーム１４０８、ベルトコンベア１４１０、フィルムの送り出し用ロール１４１１、巻き取り用ロール１４１２、フィルム送り出し用ロール１４１３、アライメント装置１４１４を示す。
図６（Ａ）に示すように、剥離層を除去する前の状態の薄膜集積回路を含む層は、送り出し用キャリア１４０１から送り出し用エレベータ１４０２を用いて搬送される。このとき、下地絶縁層により薄膜集積回路を含む層は固定され、ばらばらに分離することなく基板を移動することができる。なお、この段階での基板１０は、剥離層の一部が露呈されており、実施の形態１の図２（Ａ）に示した状態に相当する。
そして図６（Ｂ）に示すように、第１基板移動用アーム１４００を用いて、薄膜集積回路を含む層が形成されている基板１０を挟み込んで持ち上げ、図６（Ｃ）に示すエッチング剤導入用チャンバー１４０５へ設置する。また基板１０に形成された薄膜集積回路を下方からすくい上げ、チャンバー１４０５の下部へ基板１０を端から入れることもできる。すなわち、基板１０をチャンバー１４０５へ設置を可能とする手段であれば、第１基板移動用アーム１４００に限定されない。
この状態で、エッチング剤導入口１４０６からエッチング剤を導入し、エッチング剤排出口１４０７から排出する。エッチング剤は、露呈している箇所から剥離層を除去、即ち、薄膜集積回路と基板との間に存在する剥離層を除去して空洞を形成する。
剥離層の除去を行った後、第２基板移動用アーム１４０８により図６（Ｅ）に示す装置場所に基板を移動させる。このとき、下地絶縁層により薄膜集積回路を含む層は固定され、ばらばらに分離することなく基板を移動することができる。
その後、フィルムの送り出し用ロール１４１１から送り出される、接着面を備えるフィルム、例えばスコッチテープ、タックウェルテープ（極薄片面テープ）、ダブルタックテープ（極薄両面テープ）を極薄フィルムへ貼り合わせたもの等に基板を押し付けることによって、薄膜集積回路のみを転置させる。このとき、接着面を備えるフィルムの接着強度は、下地絶縁層と基板との密着強度より高くなるようにする。また、転置と同時に個々の薄膜集積回路の切り離しが行われる。なお、図６（Ｅ）は、転置後の状態を示しており、基板と接する下地絶縁層の一部は転置されず、基板に残存したままとなる。
なお接着面を備えるフィルムには、アンテナが形成されていてもよい。またアンテナの間隔と、薄膜集積回路の間隔が異なる場合、伸展性フィルムにアンテナを形成し、フィルムを引っ張りながらアンテナと薄膜集積回路を貼り合わせてもよい。
その後、フィルム送り出し用ロール１４１３より、保護膜として機能するフィルム（保護フィルム）、例えばラミネート加工用フィルム、スコッチテープ、タックウェルテープ（極薄片面テープ）、ダブルタックテープ（極薄両面テープ）を極薄フィルムへ貼り合わせたもの等が送り出される。これらの保護フィルムは、エッチングガスに対する耐性を有し、熱耐性が強いことが望まれる。そしてアライメント装置１４１４、例えばＣＣＤカメラにより、貼り合わせのアライメントを制御し、薄膜集積回路に保護フィルムを貼り合わせる。
最後に、巻き取り用ロール１４１２に完成した薄膜集積回路が巻き取られる。
その後、物品へ実装するときに薄膜集積回路を切断する。そのため、巻き取り用ロール１４１２に巻き取られた状態で薄膜集積回路の移動、又は取引を行なうことができる。その結果、５ｍｍ四方（２５ｍｍ2）以下、好ましくは０．３ｍｍ四方（０．０９ｍｍ2）〜４ｍｍ四方（１６ｍｍ2）の微少な薄膜集積回路が、ばらばらに分離することなく、簡便な作製、移動、又は取引を行なうことができる。
本実施の形態は、実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
（実施の形態５）
本実施の形態では実施の形態４で示した製造装置とは異なる製造装置を示す。実施の形態４では基板を第２基板移動用アームで押し付ける例であったが、本実施の形態ではロールを用いる。
図７には、送り出し用キャリア１２０１、送り出し用エレベータ１２０２、ベルトコンベア１２０３、転置用ローラー１２０４、フィルムの送り出し用ロール１２０５、取り出し用キャリア１２０６、取り出し用エレベータ１２０７、ローラー１２０８ａ、１２０８ｂ、１２０８ｃ、１２０８ｄ、動作評価用装置１２０９、フィルム送り出し用ロール１２１０、アライメント装置１２１１、巻き取り用ロール１２１２を示す。なおフィルムの送り出し用ロール１２０５からは、薄膜集積回路の上面に対して接着面を備えるもの、所謂テープが送り出される。
図７に示したように、剥離層が除去された薄膜集積回路を有する基板１０は、送り出し用キャリア１２０１から搬送され、ベルトコンベア１２０３上に配置される。なお、この段階での基板１０は、剥離層の一部が露呈されており、実施の形態１の図２（Ａ）に示した状態に相当する。
そしてベルトコンベア１２０３で運ばれた基板は、接着面を備える転置用ローラー１２０４に押しつけられ、下地絶縁層上に設けられた薄膜集積回路のみが転置される。このような転置用ローラー１２０４は、シリコン系樹脂、又はフッ素系樹脂により形成することができる。具体的には、シリコーンゴム、パーフロロエラストマー、フルオンアフラス、テフロン（登録商標）ゴム等により形成することができる。特に、パーフロロエラストマー、フルオンアフラスは、耐熱性、耐薬品性の高く好ましい。
このとき、転置用ローラー１２０４の接着強度は、基板と下地絶縁層との密着強度より高くなるように設定する。そして、下地絶縁層上に設けられた薄膜集積回路のみを基板から転置し、基板１０はそのままベルトコンベア１２０３により移動する。
その後、フィルムの送り出し用ロール１２０５から、接着面を備えるフィルム、例えばスコッチテープ、タックウェルテープ（極薄片面テープ）、ダブルタックテープ（極薄両面テープ）を極薄フィルムへ貼り合わせたもの等が送り出される。これらのフィルムは、エッチングガスに対する耐性を有し、熱耐性が強いことが望まれる。そして、ローラー１２０８ａにより、転置された薄膜集積回路に接着面を備えるフィルムを貼り合わせることができる。
なお、接着面を備えるフィルムには、アンテナが形成されていてもよい。その場合、ローラー１２０８ａの近傍にアライメント装置を設けるとよい。またアンテナの間隔と、薄膜集積回路の間隔が異なる場合、伸展性フィルムにアンテナを形成し、フィルムを引っ張りながらアンテナと薄膜集積回路を貼り合わせてもよい。
フィルムが貼り合わされた薄膜集積回路は、ローラー１２０８ｂ等により、動作評価用装置１２０９を通過する。このとき薄膜集積回路の動作を確認することができる。例えば、動作評価用装置としてリーダ＼ライタ装置を用い、アンテナが実装された薄膜集積回路が搬送されてくると、所定の信号を記録し、当該信号を返信するか否かによって動作を確認することができる。
このとき、例えば、７３００×９２００ｍｍ2のガラス基板を用いて薄膜集積回路を形成すると、１ｍｍ四方のＩＤタグが約６７２０００個作製することができるため、動作確認は、ランダムに選択された薄膜集積回路に対して行なう。
その後、保護フィルム送り出し用ロール１２１０より、保護膜として機能するフィルム（保護フィルム）、例えばラミネート加工用フィルム、スコッチテープ、タックウェルテープ（極薄片面テープ）、ダブルタックテープ（極薄両面テープ）を極薄フィルムへ貼り合わせたもの等が送り出される。これらの保護フィルムは、エッチングガスに対する耐性を有し、熱耐性が強いことが望まれる。そしてアライメント装置１２１１、例えばＣＣＤカメラにより、貼り合わせのアライメントを制御し、薄膜集積回路に保護フィルムを貼り合わせる。
最後に、巻き取り用ロール１２１２に完成した薄膜集積回路が巻き取られる。
その後、物品へ実装するときに薄膜集積回路を個々に切断する。そのため、巻き取り用ロール１２１２に巻き取られた状態で薄膜集積回路の移動、又は取引を行なうことができる。その結果、５ｍｍ四方（２５ｍｍ2）以下、好ましくは０．３ｍｍ四方（０．０９ｍｍ2）〜４ｍｍ四方（１６ｍｍ2）の微少な薄膜集積回路がばらばらに分離することなく、簡便な作製、移動、又は取引を行なうことができる。
本実施の形態は、実施の形態１乃至４のいずれか一と自由に組み合わせることができる。
（実施の形態６）
本発明により作製される薄膜集積回路は、複数の素子と、アンテナとして機能する導電層とを有する。複数の素子とは、例えば、薄膜トランジスタ、容量素子、抵抗素子、ダイオード等に相当する。
薄膜集積回路２１０は、非接触でデータを交信する機能を有し、当該薄膜集積回路２１０が含む複数の素子は様々な回路を構成する。例えば、電源回路２１１、クロック発生回路２１２、データ復調／変調回路２１３、制御回路２１４、インターフェイス回路２１５、メモリ２１６、データバス２１７、アンテナ（アンテナコイルともよぶ）２１８等を有する（図８参照）。
電源回路２１１は、アンテナ２１８から入力された交流信号を基に、上記の各回路に供給する各種電源を生成する回路である。クロック発生回路２１２は、アンテナ２１８から入力された交流信号を基に、上記の各回路に供給する各種クロックを生成する回路である。データ復調／変調回路２１３は、リーダライタ２１９と交信するデータを復調／変調する機能を有する。制御回路２１４は、例えば、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やマイクロプロセッサ（ＭＰＵ、ＭｉｃｒｏＰｒｏｃｅｓｓｏｒ Ｕｎｉｔ）等に相当し、他の回路を制御する機能を有する。アンテナ２１８は、電磁界或いは電波の送受信を行う機能を有する。リーダライタ２１９は、薄膜集積回路との交信、制御及びそのデータに関する処理を制御する。
なお、薄膜集積回路が構成する回路は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の構成要素を追加した構成であってもよい。
本実施の形態は、実施の形態１乃至５のいずれか一と自由に組み合わせることができる。
（実施の形態７）
本発明により作製される薄膜集積回路の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図９（Ａ）参照）、包装用容器類（包装紙やボトル等、図９（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図９（Ｃ）参照）、乗物類（自転車等、図９（Ｄ）参照）、身の回り品（鞄や眼鏡等、図９（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
本発明により薄膜集積回路を非常に薄くすることができるため、証書類（運転免許証や住民票等、図９（Ａ）参照）の写真と重ねて薄膜集積回路２１０を配置することができ、有用である。
なお、薄膜集積回路は、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に薄膜集積回路を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に薄膜集積回路を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類に薄膜集積回路を設けることにより、偽造や盗難を防止することができる。
また、薄膜集積回路を、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、表示部２９４を含む携帯端末の側面にリーダライタ２９５を設けて、物品２９７の側面に薄膜集積回路２９６を設ける場合が挙げられる（図１０（Ａ）参照）。この場合、リーダライタ２９５に薄膜集積回路２９６をかざすと、表示部２９４に物品２９７の原材料や原産地、流通過程の履歴等の情報が表示されるシステムになっている。また、別の例として、ベルトコンベアの脇にリーダライタ２９５を設ける場合が挙げられる（図１０（Ｂ）参照）。この場合、物品２９７の検品を簡単に行うことができる。
本実施の形態は、実施の形態１乃至６のいずれか一と自由に組み合わせることができる。
本発明により、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、またはこれら以上の基板サイズのガラス基板上に小さな多数の電子部品素子を搭載し、個別に切断して製品とするマトリックスタイプ（多数個取りタイプ）の製造方法を実現できる。
本発明の薄膜集積回路の作製方法を説明する断面図および上面図。 本発明の薄膜集積回路の作製方法を説明する断面図。 本発明の薄膜集積回路の作製方法を説明する断面図および上面図。 本発明の薄膜集積回路の作製方法を説明する断面図。 本発明の薄膜集積回路の作製方法を説明する上面図。 薄膜集積回路の製造装置を示した図である。 薄膜集積回路の製造装置を示した図である。 薄膜集積回路を説明する図。 薄膜集積回路の使用形態について説明する図。 薄膜集積回路の使用形態について説明する図。 集積回路にクラックが発生している写真および亀裂の位置を示す図。
符号の説明
１０：基板
１１ａ：剥離層
１１ｂ：剥離層の一部
１２ａ：下地絶縁層
１２ｂ：一部除去された下地絶縁層
１３：第１の素子群を含む被剥離層
１３ａ：第１の層間絶縁層
１３ｂ：第２の層間絶縁層
１３ｃ：複数のＴＦＴ
１６：保護層
１７：レジストマスク
１８ａ：第１の接着性合成樹脂
１８ｂ：分断後の第１の接着性合成樹脂
１９ａ：第１のラミネートフィルム
１９ｂ：分断後の第１のラミネートフィルム
２０：分断後の第２の接着性合成樹脂
２１：分断後の第２のラミネートフィルム

Claims (7)

  1. 絶縁表面を有する基板上に剥離層を形成する第１の工程と、
    前記剥離層を選択的に除去する第２の工程と、
    前記剥離層および前記基板上に接する下地絶縁層を形成する第３の工程と、
    前記剥離層と重なる下地絶縁層上に複数の薄膜集積回路を含む層を形成する第４の工程と、
    薄膜集積回路を覆う保護層を形成する第５の工程と、
    下地絶縁層を選択的に除去して隣り合う薄膜集積回路の境界領域の剥離層を露呈させる第６の工程と、
    露呈させた部分から剥離層をエッチングして、前記薄膜集積回路の下方に空間を形成する第７の工程と、
    前記薄膜集積回路を、接着面を備える基体へ転置する第８の工程と、を有し、
    前記エッチングは、前記下地絶縁層によってエッチングの進行方向を制御されることを特徴とする半導体装置の作製方法。
  2. 絶縁表面を有する基板上に剥離層を形成する第１の工程と、
    前記剥離層を選択的に除去する第２の工程と、
    前記剥離層および前記基板上に接する下地絶縁層を形成する第３の工程と、
    前記剥離層と重なる下地絶縁層上に複数の薄膜集積回路を含む層を形成する第４の工程と、
    薄膜集積回路を覆う保護層を形成する第５の工程と、
    下地絶縁層を選択的に除去して隣り合う薄膜集積回路の境界領域の剥離層を露呈させる第６の工程と、
    露呈させた部分から剥離層をエッチングして、前記薄膜集積回路の下方に空間を形成する第７の工程と、
    前記薄膜集積回路を、第１のラミネートフィルムへ転置し、第２のラミネートフィルムとでラミネートする第８の工程と、を有し、
    前記エッチングは、前記下地絶縁層によってエッチングの進行方向を制御されることを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、前記第８の工程の後に、前記薄膜集積回路を個々に又は各組ごとに分断する第９の工程を有することを特徴とする半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一において、前記薄膜集積回路の上面形状は、矩形であり、前記露呈させた剥離層の領域は、前記薄膜集積回路の一辺または対向する二辺と平行に位置していることを特徴とする半導体装置の作製方法。
  5. 絶縁表面を有する基板上に剥離層を形成する第１の工程と、
    前記剥離層上に下地絶縁層を形成する第２の工程と、
    前記剥離層上に第１の薄膜集積回路および第２の薄膜集積回路を含む層を形成する第３の工程と、
    第１の薄膜集積回路および第２の薄膜集積回路を覆う保護層を形成する第４の工程と、
    第１の薄膜集積回路および第２の薄膜集積回路を囲む下地絶縁層を選択的に除去して剥離層を露呈させる第５の工程と、
    露呈させた部分から剥離層を部分的エッチングして、前記第１の薄膜集積回路および前記第２の薄膜集積回路の下方に空間を形成し、且つ、第１の薄膜集積回路と第２の薄膜集積回路との間に剥離層の一部を残存させる第６の工程と、
    前記薄膜集積回路を、接着面を備える基体へ転置する第７の工程と、を有していることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一において、前記下地絶縁層は、フッ化ハロゲンを含む気体又は液体と化学反応しない材料であることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一において、前記保護層はフッ化ハロゲンを含む気体又は液体と化学反応しない有機樹脂であることを特徴とする半導体装置の作製方法。
JP2004273426A 2004-09-21 2004-09-21 半導体装置の作製方法 Expired - Fee Related JP4801337B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004273426A JP4801337B2 (ja) 2004-09-21 2004-09-21 半導体装置の作製方法
TW094132331A TWI376031B (en) 2004-09-21 2005-09-19 Method for manufacturing semiconductor device
US11/229,497 US7354801B2 (en) 2004-09-21 2005-09-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004273426A JP4801337B2 (ja) 2004-09-21 2004-09-21 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006093209A true JP2006093209A (ja) 2006-04-06
JP2006093209A5 JP2006093209A5 (ja) 2007-12-20
JP4801337B2 JP4801337B2 (ja) 2011-10-26

Family

ID=36074573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004273426A Expired - Fee Related JP4801337B2 (ja) 2004-09-21 2004-09-21 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US7354801B2 (ja)
JP (1) JP4801337B2 (ja)
TW (1) TWI376031B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004893A (ja) * 2006-06-26 2008-01-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010141287A (ja) * 2008-12-11 2010-06-24 Samsung Electro-Mechanics Co Ltd 薄膜素子の製造方法
JP2011181591A (ja) * 2010-02-26 2011-09-15 Sumitomo Chemical Co Ltd 薄膜半導体装置、薄膜半導体製造装置及び薄膜半導体製造方法
JP2012028760A (ja) * 2010-06-24 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体基板および半導体装置の作製方法
JP2017108160A (ja) * 2011-05-27 2017-06-15 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 電子的、光学的、且つ／又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927971B2 (en) 2004-07-30 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1886355A4 (en) * 2005-05-31 2015-04-01 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
US7605056B2 (en) 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7504317B2 (en) * 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2008003577A (ja) * 2006-05-25 2008-01-10 Canon Inc 画像表示装置の製造方法および分断方法
WO2007141836A1 (ja) * 2006-06-02 2007-12-13 Hitachi, Ltd. Ｉｃタグ用インレットの製造方法
US7456498B2 (en) * 2006-08-18 2008-11-25 Lsi Logic Corporation Integrated circuit package and system interface
DE102007043526B4 (de) * 2007-09-12 2020-10-08 Robert Bosch Gmbh Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
MX2011008352A (es) 2009-02-09 2011-11-28 Semprius Inc Modulos, receptores y sub-receptores fotovoltaicos tipo concentrador y metodos para formar los mismos.
US8877648B2 (en) * 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
US9142468B2 (en) 2010-08-26 2015-09-22 Semprius, Inc. Structures and methods for testing printable integrated circuits
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8934259B2 (en) 2011-06-08 2015-01-13 Semprius, Inc. Substrates with transferable chiplets
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
CN107078094B (zh) 2014-06-18 2020-04-03 艾克斯瑟乐普林特有限公司 用于制备用于微组装的GaN及相关材料的系统及方法
US9991423B2 (en) 2014-06-18 2018-06-05 X-Celeprint Limited Micro assembled LED displays and lighting elements
CN111180381B (zh) 2014-06-18 2021-08-27 艾克斯展示公司技术有限公司 用于控制可转印半导体结构的释放的系统及方法
US9929053B2 (en) 2014-06-18 2018-03-27 X-Celeprint Limited Systems and methods for controlling release of transferable semiconductor structures
MY182253A (en) 2014-07-20 2021-01-18 X Celeprint Ltd Apparatus and methods for micro-transfer-printing
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
CN104810483B (zh) * 2015-04-14 2017-08-08 合肥鑫晟光电科技有限公司 封装设备及显示基板封装方法
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9640715B2 (en) 2015-05-15 2017-05-02 X-Celeprint Limited Printable inorganic semiconductor structures
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US10255834B2 (en) 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
US9640108B2 (en) 2015-08-25 2017-05-02 X-Celeprint Limited Bit-plane pulse width modulated digital display system
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
WO2017105581A2 (en) 2015-10-02 2017-06-22 Semprius, Inc. Wafer-integrated, ultra-low profile concentrated photovoltaics (cpv) for space applications
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US10091446B2 (en) 2015-12-23 2018-10-02 X-Celeprint Limited Active-matrix displays with common pixel control
US9930277B2 (en) 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
US9928771B2 (en) 2015-12-24 2018-03-27 X-Celeprint Limited Distributed pulse width modulation control
US11230471B2 (en) 2016-02-05 2022-01-25 X-Celeprint Limited Micro-transfer-printed compound sensor device
US10200013B2 (en) 2016-02-18 2019-02-05 X-Celeprint Limited Micro-transfer-printed acoustic wave filter device
US10361677B2 (en) 2016-02-18 2019-07-23 X-Celeprint Limited Transverse bulk acoustic wave filter
US10109753B2 (en) 2016-02-19 2018-10-23 X-Celeprint Limited Compound micro-transfer-printed optical filter device
WO2017144573A1 (en) 2016-02-25 2017-08-31 X-Celeprint Limited Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10150326B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid document with variable state
US10150325B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid banknote with electronic indicia
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10917953B2 (en) 2016-03-21 2021-02-09 X Display Company Technology Limited Electrically parallel fused LEDs
US10223962B2 (en) 2016-03-21 2019-03-05 X-Celeprint Limited Display with fused LEDs
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US9997102B2 (en) 2016-04-19 2018-06-12 X-Celeprint Limited Wirelessly powered display and system
US10198890B2 (en) 2016-04-19 2019-02-05 X-Celeprint Limited Hybrid banknote with electronic indicia using near-field-communications
US10360846B2 (en) 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US10622700B2 (en) 2016-05-18 2020-04-14 X-Celeprint Limited Antenna with micro-transfer-printed circuit element
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US10453826B2 (en) 2016-06-03 2019-10-22 X-Celeprint Limited Voltage-balanced serial iLED pixel and display
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US10475876B2 (en) 2016-07-26 2019-11-12 X-Celeprint Limited Devices with a single metal layer
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10157880B2 (en) 2016-10-03 2018-12-18 X-Celeprint Limited Micro-transfer printing with volatile adhesive layer
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10297502B2 (en) 2016-12-19 2019-05-21 X-Celeprint Limited Isolation structure for micro-transfer-printable devices
US10832609B2 (en) 2017-01-10 2020-11-10 X Display Company Technology Limited Digital-drive pulse-width-modulated output system
US10332868B2 (en) 2017-01-26 2019-06-25 X-Celeprint Limited Stacked pixel structures
US10468391B2 (en) 2017-02-08 2019-11-05 X-Celeprint Limited Inorganic light-emitting-diode displays with multi-ILED pixels
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US10468397B2 (en) 2017-05-05 2019-11-05 X-Celeprint Limited Matrix addressed tiles and arrays
US10804880B2 (en) 2018-12-03 2020-10-13 X-Celeprint Limited Device structures with acoustic wave transducers and connection posts
US10943946B2 (en) 2017-07-21 2021-03-09 X Display Company Technology Limited iLED displays with substrate holes
US10832935B2 (en) 2017-08-14 2020-11-10 X Display Company Technology Limited Multi-level micro-device tethers
DE102017126338A1 (de) * 2017-11-10 2019-05-16 Osram Opto Semiconductors Gmbh Bauteilverbund, Bauteil und Verfahren zur Herstellung von Bauteilen
US10836200B2 (en) 2017-11-13 2020-11-17 X Display Company Technology Limited Rigid micro-modules with ILED and light conductor
US10297585B1 (en) 2017-12-21 2019-05-21 X-Celeprint Limited Multi-resolution compound micro-devices
US11189605B2 (en) 2018-02-28 2021-11-30 X Display Company Technology Limited Displays with transparent bezels
US10690920B2 (en) 2018-02-28 2020-06-23 X Display Company Technology Limited Displays with transparent bezels
US20190300289A1 (en) * 2018-03-30 2019-10-03 X-Celeprint Limited Micro-transfer printers with roll stamp(s)
US10910355B2 (en) 2018-04-30 2021-02-02 X Display Company Technology Limited Bezel-free displays
US10505079B2 (en) 2018-05-09 2019-12-10 X-Celeprint Limited Flexible devices and methods using laser lift-off
US10832934B2 (en) 2018-06-14 2020-11-10 X Display Company Technology Limited Multi-layer tethers for micro-transfer printing
US10714001B2 (en) 2018-07-11 2020-07-14 X Display Company Technology Limited Micro-light-emitting-diode displays
US10573544B1 (en) 2018-10-17 2020-02-25 X-Celeprint Limited Micro-transfer printing with selective component removal
US10796938B2 (en) 2018-10-17 2020-10-06 X Display Company Technology Limited Micro-transfer printing with selective component removal
US20210002128A1 (en) 2018-12-03 2021-01-07 X-Celeprint Limited Enclosed cavity structures
US10790173B2 (en) 2018-12-03 2020-09-29 X Display Company Technology Limited Printed components on substrate posts
US11482979B2 (en) 2018-12-03 2022-10-25 X Display Company Technology Limited Printing components over substrate post edges
US11274035B2 (en) 2019-04-24 2022-03-15 X-Celeprint Limited Overhanging device structures and related methods of manufacture
US11528808B2 (en) 2018-12-03 2022-12-13 X Display Company Technology Limited Printing components to substrate posts
US11282786B2 (en) 2018-12-12 2022-03-22 X Display Company Technology Limited Laser-formed interconnects for redundant devices
US11483937B2 (en) 2018-12-28 2022-10-25 X Display Company Technology Limited Methods of making printed structures
US11251139B2 (en) 2019-01-22 2022-02-15 X-Celeprint Limited Secure integrated-circuit systems
US11322460B2 (en) 2019-01-22 2022-05-03 X-Celeprint Limited Secure integrated-circuit systems
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
US11088121B2 (en) 2019-02-13 2021-08-10 X Display Company Technology Limited Printed LED arrays with large-scale uniformity
US11094870B2 (en) 2019-03-12 2021-08-17 X Display Company Technology Limited Surface-mountable pixel packages and pixel engines
US11164934B2 (en) 2019-03-12 2021-11-02 X Display Company Technology Limited Tiled displays with black-matrix support screens
US10714374B1 (en) 2019-05-09 2020-07-14 X Display Company Technology Limited High-precision printed structures
US11488943B2 (en) 2019-06-14 2022-11-01 X Display Company Technology Limited Modules with integrated circuits and devices
US10944027B2 (en) 2019-06-14 2021-03-09 X Display Company Technology Limited Pixel modules with controllers and light emitters
US11652082B2 (en) * 2019-08-05 2023-05-16 X Display Company Technology Limited Particle capture using transfer stamp
US11101417B2 (en) 2019-08-06 2021-08-24 X Display Company Technology Limited Structures and methods for electrically connecting printed components
US11626856B2 (en) 2019-10-30 2023-04-11 X-Celeprint Limited Non-linear tethers for suspended devices
US11127889B2 (en) 2019-10-30 2021-09-21 X Display Company Technology Limited Displays with unpatterned layers of light-absorbing material
US11637540B2 (en) 2019-10-30 2023-04-25 X-Celeprint Limited Non-linear tethers for suspended devices
US11315909B2 (en) 2019-12-20 2022-04-26 X Display Company Technology Limited Displays with embedded light emitters
US11037912B1 (en) 2020-01-31 2021-06-15 X Display Company Technology Limited LED color displays with multiple LEDs connected in series and parallel in different sub-pixels of a pixel
US11538849B2 (en) 2020-05-28 2022-12-27 X Display Company Technology Limited Multi-LED structures with reduced circuitry
US11952266B2 (en) 2020-10-08 2024-04-09 X-Celeprint Limited Micro-device structures with etch holes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153677A (ja) * 1994-11-25 1996-06-11 Semiconductor Energy Lab Co Ltd Ｓｏｉ型半導体集積回路の作製方法
JPH08288522A (ja) * 1995-02-16 1996-11-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2003224246A (ja) * 2002-09-30 2003-08-08 Semiconductor Energy Lab Co Ltd 半導体表示装置の受注システム
US20030157783A1 (en) * 2002-01-11 2003-08-21 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
JP4211256B2 (ja) * 2001-12-28 2009-01-21 セイコーエプソン株式会社 半導体集積回路、半導体集積回路の製造方法、電気光学装置、電子機器
US6777309B1 (en) * 2003-01-28 2004-08-17 Gem Line Technology Co., Ltd. Method for fabricating thin film transistor display device
EP1528594B1 (en) * 2003-10-28 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153677A (ja) * 1994-11-25 1996-06-11 Semiconductor Energy Lab Co Ltd Ｓｏｉ型半導体集積回路の作製方法
JPH08288522A (ja) * 1995-02-16 1996-11-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001272923A (ja) * 2000-01-17 2001-10-05 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US20030157783A1 (en) * 2002-01-11 2003-08-21 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
JP2003224246A (ja) * 2002-09-30 2003-08-08 Semiconductor Energy Lab Co Ltd 半導体表示装置の受注システム

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004893A (ja) * 2006-06-26 2008-01-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8432018B2 (en) 2006-06-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US8648439B2 (en) 2006-06-26 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP2010141287A (ja) * 2008-12-11 2010-06-24 Samsung Electro-Mechanics Co Ltd 薄膜素子の製造方法
JP2011181591A (ja) * 2010-02-26 2011-09-15 Sumitomo Chemical Co Ltd 薄膜半導体装置、薄膜半導体製造装置及び薄膜半導体製造方法
JP2012028760A (ja) * 2010-06-24 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体基板および半導体装置の作製方法
US9190428B2 (en) 2010-06-24 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016136644A (ja) * 2010-06-24 2016-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017147463A (ja) * 2010-06-24 2017-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9780070B2 (en) 2010-06-24 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2017108160A (ja) * 2011-05-27 2017-06-15 エムシー１０ インコーポレイテッドＭｃ１０，Ｉｎｃ． 電子的、光学的、且つ／又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法

Also Published As

Publication number Publication date
JP4801337B2 (ja) 2011-10-26
TWI376031B (en) 2012-11-01
TW200623400A (en) 2006-07-01
US7354801B2 (en) 2008-04-08
US20060063309A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
JP4801337B2 (ja) 半導体装置の作製方法
JP5509280B2 (ja) 半導体装置の作製方法
KR101203090B1 (ko) 반도체장치의 제조방법
KR101254277B1 (ko) 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
JP5712162B2 (ja) 半導体装置
JP4579057B2 (ja) Ｉｃチップの作製方法
KR101176027B1 (ko) 안테나를 구비한 반도체장치 및 그 제조 방법
JP5008289B2 (ja) 半導体装置の作製方法、剥離方法
JP2006066899A (ja) 剥離および封止可能な装置、ｉｃシート、ｉｃシートの巻物およびｉｃチップの作製方法
JP5030388B2 (ja) 薄膜集積回路の作製方法
US7465596B2 (en) Manufacturing method of semiconductor device
US11188805B2 (en) Lamination system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
JP2006049859A (ja) 半導体装置およびその作製方法
JP5089037B2 (ja) 半導体装置の作製方法
JP2007013131A (ja) 集積回路装置及びその作製方法
JP5025103B2 (ja) Ｉｃチップの作製方法
JP4789580B2 (ja) アンテナおよびその作製方法並びに当該アンテナを備えた半導体装置およびその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees