KR101176027B1 - 안테나를 구비한 반도체장치 및 그 제조 방법 - Google Patents

안테나를 구비한 반도체장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101176027B1
KR101176027B1 KR1020077010497A KR20077010497A KR101176027B1 KR 101176027 B1 KR101176027 B1 KR 101176027B1 KR 1020077010497 A KR1020077010497 A KR 1020077010497A KR 20077010497 A KR20077010497 A KR 20077010497A KR 101176027 B1 KR101176027 B1 KR 101176027B1
Authority
KR
South Korea
Prior art keywords
film
antenna
conductor
element formation
substrate
Prior art date
Application number
KR1020077010497A
Other languages
English (en)
Other versions
KR20070084093A (ko
Inventor
쿄스케 이토
준야 마루야마
타쿠야 쓰루메
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070084093A publication Critical patent/KR20070084093A/ko
Application granted granted Critical
Publication of KR101176027B1 publication Critical patent/KR101176027B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2208—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems
    • H01Q1/2225—Supports; Mounting means by structural association with other equipment or articles associated with components used in interrogation type services, i.e. in systems for information exchange between an interrogator/reader and a tag/transponder, e.g. in Radio Frequency Identification [RFID] systems used in active tags, i.e. provided with its own power source or in passive tags, i.e. deriving power from RF signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component

Abstract

본 발명은 베이스 필름에 형성되는 도전체의 부착강도를 향상시킨 안테나 및 그 안테나를 구비한 반도체장치를 제공한다. 본 발명은 또한 소자형성층과 안테나를 접착해서 반도체장치를 설치하는 경우, 소자형성층이 안테나의 구조로 인한 데미지를 받지 않는 신뢰성 높은 반도체장치를 제공한다. 반도체장치는 기판 위에 설치된 소자형성층과, 소자형성층 위에 설치된 안테나를 구비한다. 소자형성층과 안테나는 전기적으로 접속된다. 안테나는 베이스 필름과 도전체를 가지고, 베이스 필름에 도전체의 적어도 일부가 매립된다. 베이스 필름에 도전체를 매립하는 방법으로서, 베이스 필름의 표면에 오목부를 형성하고, 그 오목부 내에 도전체를 형성한다.
Figure 112007034302104-pct00001
필름, 도전체, 안테나, 반도체, 소자, 기판

Description

안테나를 구비한 반도체장치 및 그 제조 방법{SEMICONDUCTOR DEVICE HAVING ANTENNA AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 안테나의 구조 및 그 안테나의 제조 방법에 관한 것이다. 또한, 본 발명은 그 안테나를 구비한 반도체장치 및 그 제조 방법에 관한 것이다.
최근, 개체 인식 기술이 주목받고 있다. 이 개체 인식 기술에서는, 개개의 대상물에 ID(개체 식별 번호)를 부여하고, 안테나를 구비한 반도체장치를 사용해서 비접촉으로 정보를 교환하여, 그 대상물의 이력을 명확히 한다. 이는 생산, 관리 등에 유용하다. 그러한 반도체장치로서, 특히, 무선칩(ID태그, IC태그, IC칩, RF(Radio Frequency)태그, 무선태그, 전자태그, RFID(Radio Frequency Identification)태그라고도 불린다) 등이 기업 내, 시장 등에서 시험적으로 도입되기 시작했다.
본 발명은, 베이스 필름(필름, 또는 기판이라고도 불린다)에 형성되는 도전체의 부착강도를 향상시킨 안테나 및 그 안테나를 구비한 반도체장치의 제공을 과제로 한다. 또한 소자형성층과 안테나를 접착해서 반도체장치를 설치하는 경우, 소자형성층이 안테나의 구조로 인해 데미지를 받지 않는 신뢰성 높은 반도체장치의 제공을 과제로 한다. 또한 그 안테나의 제조 방법 및 그 안테나를 구비한 반도체장치의 제조 방법의 제공을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명에서는 이하의 대책을 강구한다.
본 발명의 반도체장치는, 기판 위에 설치된 소자형성층과, 소자형성층 위에 설치된 안테나를 구비한다. 안테나는, 필름과 도전체를 가진다. 소자형성층과 상기 도전체는 전기적으로 접속되고, 필름에 상기 도전체의 적어도 일부가 매립된다.
본 발명의 반도체장치의 또 다른 구성으로서, 기판 위에 설치된 소자형성층과, 소자형성층 위에 설치된 안테나를 구비한다. 안테나는, 필름과 도전체를 가진다. 소자형성층과 상기 도전체는 전기적으로 접속된다. 필름은 표면에 오목부를 가지고, 오목부에 도전체가 설치된다. 도전체는 베이스 필름의 오목부에 모두 매립되지 않아도 되고, 도전체의 적어도 일부가 베이스 필름의 오목부에 매립되면 된다. 여기에서, 오목부란 움푹 팬 것을 가리킨다. 필름의 표면에 형성된 오목부란 필름 표면이 부분적으로 움푹 팬 것을 가리킨다.
본 발명의 반도체장치의 또 다른 구성으로서, 기판 위에 설치된 소자형성층과, 소자형성층 위에 설치된 안테나를 구비한다. 안테나는, 필름과 도전체를 가진다. 소자형성층과 도전체는 전기적으로 접속된다. 필름은 표면에 오목부를 가진다. 필름의 표면 및 오목부에 도전체가 설치된다. 필름의 표면 및 오목부에 공급된 도전체는 전기적으로 접속된다.
상기 반도체장치의 구성에 있어서, 소자형성층과 안테나는 접속 단자를 통해 전기적으로 접속할 수 있다. 또한 위에 소자형성층이 형성되는 기판으로서 유연성 기판을 사용할 수 있다.
본 발명의 안테나는, 필름과 도전체를 가진다. 필름은 표면에 오목부를 가진다. 필름의 표면 및 오목부에 도전체가 설치되고, 필름의 표면 및 오목부에 공급된 도전체는 전기적으로 접속된다. 또한, 도전체는 오목부에 모두 매립되지 않아도 되고, 도전체의 적어도 일부가 필름의 오목부에 매립되면 된다.
본 발명의 안테나의 제조 방법은, 필름에 오목부를 형성하는 단계와, 필름의 오목부에 도전체를 공급하는 단계를 포함한다.
본 발명의 또 다른 안테나의 제조 방법은, 필름에 오목부를 형성하는 단계와, 필름의 표면 및 오목부에 도전체 시트를 접착하고, 그 필름의 오목부에 공급된 도전체 시트를 남기도록 도전체 시트를 선택적으로 에칭하는 단계를 포함한다. 또한, 상기 도전체 시트는, 도전체막, 필름형 금속판, 또는 얇게 펴서 종이 형상으로 한 도전체에 해당한다. 예를 들면, 금속박을 들 수 있다.
본 발명의 또 다른 안테나의 제조 방법은, 필름에 오목부를 형성하는 단계와, 도전성을 가지는 조성물을 선택적으로 토출해서 그 필름의 오목부에 도전체를 공급하는 단계를 포함한다. 즉, 도전체를 필름의 오목부에 직접 형성한다. 도전체를 직접 형성하는 방법으로서, 액적토출법이나 스크린인쇄 등의 인쇄법이나 대기압 플라스마장치 등을 사용할 수 있다. 또한, 액적토출법이란, 도전막이나 절연막 등의 재료를 포함한 조성물의 액적(도트라고도 한다)을 선택적으로 토출(분사)해서 임의의 부분에 형성하는 방법이다. 그 방식에 따라서는 액적토출법을 잉크젯법이라고도 부른다.
본 발명에 있어서, 필름의 오목부는, 필름에 주형을 프레스해서 형성할 수 있다. 또는, 필름에 레이저광을 조사해서 필름 위에 오목부를 직접 형성해도 된다.
본 발명의 또 다른 안테나의 제조 방법은, 필름에 도전체 필름을 접착하는 단계와, 필름 및 도전체 시트에 주형을 프레스해서 오목부를 형성하는 단계와, 필름의 오목부에 공급된 도전체 시트를 남기도록 도전체 시트를 선택적으로 에칭하는 단계를 포함한다. 또는, 에칭 처리를 행하지 않고 오목부에 공급된 도전체 시트를 남기도록, 필름의 오목부에 공급된 도전체 필름을 제외한 도전체 시트를 물리적 수단(물리적인 힘)을 이용해서 필름으로부터 선택적으로 박리해도 된다. 또한, 물리적 수단은 화학이 아닌, 물리학에 의해 인식되는 수단을 말한다. 구체적으로는, 역학의 법칙에 적용할 수 있는 과정을 가지는 역학적 수단 또는 기계적 수단을 가리키고, 어떠한 역학적 에너지(기계적 에너지)를 변화시키는 수단을 가리키기도 한다. 즉, 물리적 수단을 이용해서 박리한다는 것은, 예를 들면, 인간의 손, 노즐로부터 내뿜어지는 가스의 풍압, 초음파 또는 쐐기형 부재를 사용한 부하 등을 이용해서 외부에서 충격(스트레스)을 가함으로써 박리한다는 것을 의미한다.
본 발명의 또 다른 안테나의 제조 방법은, 필름에 도전체 시트를 접착하는 단계와, 도전체 시트를 선택적으로 절단하는 단계와, 절단된 도전체 시트와 도전체 시트의 아래에 위치하는 필름에 주형을 프레스해서 오목부를 형성하는 단계와, 필름의 오목부에 공급된 도전체 시트를 남기도록 도전체 시트를 선택적으로 에칭하는 단계를 포함한다. 또는, 에칭 처리를 행하지 않고 오목부에 공급된 도전체 시트를 남기도록, 필름의 오목부에 공급된 도전체 시트를 제외한 도전체 시트를 필름으로부터 선택적으로 박리해도 된다.
상기 구성에 있어서, 가열 처리를 실행하면서, 필름에 주형을 프레스해서 오목부를 형성할 수 있다.
상기 안테나의 제조 방법을 이용해서 형성한 안테나와 기판 위에 설치된 소자형성층을 전기적으로 접속함으로써 반도체장치를 제조할 수 있다. 또한, 소자형성층은 접속 단자를 통해 안테나에 접속할 수 있다.
도 1a 내지 1f는 본 발명의 안테나의 제조 방법을 도시한 단면도다.
도 2a 내지 2c는 본 발명의 안테나의 구성을 도시한 단면도다.
도 3a 내지 3c는 본 발명의 안테나의 구성을 도시한 단면도다.
도 4a 내지 4e는 본 발명의 안테나의 제조 방법을 도시한 단면도다.
도 5a 내지 5e는 본 발명의 안테나의 제조 방법을 도시한 단면도다.
도 6a 및 6b는 레이저 직접 묘화장치를 사용한 안테나의 제조 방법이다.
도 7a 및 7b는 액적토출법을 이용한 안테나의 제조 방법이다.
도 8a 및 8b는 소자형성층과 안테나의 접착을 나타낸 단면도다.
도 9a는 본 발명의 반도체장치의 제조 방법을 도시한 평면도이고, 도 9b 및 9c는 그 단면도다.
도 10a는 본 발명의 반도체장치의 제조 방법을 도시한 평면도이고, 도 10b 및 10c는 그 단면도다.
도 11a 내지 11d는 본 발명의 반도체장치의 제조 방법을 도시한 단면도다.
도 12a 및 12b는 본 발명의 반도체장치의 박리공정 및 밀봉공정을 도시한 단면도다.
도 13a 및 13b는 반도체장치를 무선칩으로 사용한 경우의 구성을 나타낸 도면이다.
도 14a 및 14b는 본 발명의 반도체장치를 설치한 물품을 도시한 도면이다.
도 15a는 종래의 무선칩의 구조를 도시한 평면도이고, 도 15b 및 15c는 그 단면도다.
도 16a 내지 16e는 본 발명의 반도체장치를 설치한 물품을 도시한 도면이다.
본 발명의 실시예에 대해서, 도면을 참조하여 이하에 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 일탈하는 않는 한 그 형태 및 상세한 내용을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명이 이하에 나타내는 실시예의 기재 내용에 한정해서 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일한 부분을 가리키는 부호는 도면들 간에 공통으로 사용한다.
본 발명은, 소자형성층과 안테나를 접착해서 반도체장치를 설치하는 경우, 소자형성층이 안테나의 구조로 인해 데미지를 받지 않는 신뢰성 높은 반도체장치의 제공을 목적으로 한다. 예를 들면, 반도체장치를 도 15a에 나타낸 바와 같이, 별도로 형성된 안테나(751)와 소자형성층(752)(IC칩이라고도 불린다)을 접착함으로써 제조하는 경우에 대해 서술한다. 이 경우, 예를 들면, 도 15b에 나타낸 바와 같이, 베이스 필름(753) 위에 도전체(754)가 부착되는 경우, 안테나의 소형화에 따라, 베이스 필름과 도전체의 밀착 부분(755)이 작아져, 도전체(754)가 베이스 필름(753)으로부터 박리되기 쉬워진다는 문제가 있다. 또한 반도체장치의 소형화를 위해 안테나(751)와 소자형성층(752)을 겹치게 부착하는 경우, 안테나(751)의 볼록 패턴(도전체(754)가 설치되는 부분)의 아래에 위치하는 소자형성층에 국소적으로 압력이 가해진다. 따라서, 도 15c에 나타낸 바와 같이, 안테나의 볼록 패턴 아래에 설치된 소자형성층이 변형되거나, 소자형성층에 크랙이 발생하여, 파손된다. 결과적으로 반도체장치의 신뢰성이 저하되는 등의 문제가 생긴다.
본 발명에서는, 베이스 필름(702)과 도전체(703)로 이루어진 안테나에 있어서, 베이스 필름(702)에 도전체(703)를 매립하여 안테나의 표면을 평탄화한다(도 8a 참조). 또한, 평탄화한 안테나의 표면과 기판(700) 위에 설치된 소자형성층(701)을 접착함으로써, 소자형성층에 데미지를 주지 않고 반도체장치를 형성한다(도 8b 참조).
본 발명에 있어서, 소자형성층에는, 기판 위에 박막 트랜지스터(TFT) 또는 Si 등의 반도체기판에 채널 영역을 설치한 전계 효과형 트랜지스터(FET) 등을 사용 함으로써, 전원발생 수단, 제어 수단, 기억 수단, 공진 용량부 등의 각종 기능 회로가 설치된다.
이렇게, 소자형성층에 부하를 주지 않고 안테나를 접착함으로써 신뢰성 높은 반도체장치를 얻을 수 있다. 또한, 본 발명에 있어서, 안테나의 형상은 특별히 한정되지 않는다. 이하에, 상기 안테나의 구조 및 그 제조 방법 또는 반도체장치 및 그 제조 방법에 관해서, 도면을 참조해서 상세히 설명한다.
(실시예 1)
본 실시예 1에서는, 안테나 및 그 안테나의 제조 방법의 일 형태에 대해서 나타낸다. 구체적으로는, 베이스 필름(필름, 기판이라고도 한다)에 적어도 도전체의 일부가 매립된 구조를 가지는 안테나를 형성한다. 이하에, 그 안테나의 구조 및 제조 방법에 관해서 도면을 참조하여 설명한다.
우선, 베이스 필름(100)과, 그 베이스 필름(100)의 표면에 패턴을 형성하기 위해 사용하는 주형(101)을 준비한다(도 1a). 베이스 필름(100)으로는, 폴리에틸렌테레프탈레이트 등의 폴리에스테르계, 폴리에틸렌 등의 폴리올레핀계, 폴리비닐알코올계, 폴리염화비닐리덴계, 폴리염화비닐계, 나일론 6, 나일론 66, 나일론 8의 폴리아미드계 등의 열가소성 수지를 사용한 필름형 기판을 사용할 수 있다. 또는, 박막화한 유리 등의 기판 위에 상기 열가소성 수지를 도포한 기판을 사용해도 된다. 한편, 주형(101)으로는, 니켈(Ni), 코발트(Co), 구리(Cu), 철(Fe), 아연(Zn) 등의 금속 또는 이것들의 합금으로 이루어지는 금속제 금형이나 실리콘(Si)을 가공한 주형 등을 사용할 수 있다.
다음으로, 주형(101)을 베이스 필름(100)에 압착하여(도 1b), 베이스 필름(100)에 오목부(102)를 선택적으로 형성한다(도 1c). 이 경우, 가압처리를 할 때에 가열처리도 함께 행하면 패턴을 형성하기 쉬우므로 바람직하다. 오목부의 형상은 특별히 한정되지 않는다. 여기에서는 일례로서 사각형으로 형성하는 예를 게시한다.
계속해서, 오목부(102)가 형성된 베이스 필름(100) 위에 도전체 시트(103)를 압착하여(도 1d), 베이스 필름(100)의 표면에 접착한다(도 1e). 이 경우, 가압처리를 할 때에 가열처리도 함께 행해도 된다. 도전체 시트로는, 예를 들면, 구리(Cu)나 알루미늄(Al)이나 은(Ag)이나 금(Au) 등의 금속을 얇게 펴서 종이 형상으로 한 것(예를 들면, 금속박)을 사용할 수 있다.
그 후에 베이스 필름(100)의 표면에 부착된 도전체 시트(103) 중, 베이스 필름의 오목부(102)가 형성된 부분에 부착된 도전체 시트를 남기고, 도전체 시트에 선택적으로 에칭 처리를 행한다. 그 결과, 베이스 필름(100)에 도전체(104)가 매립된 안테나가 완성된다(도 1f). 이러한 안테나에 있어서는, 베이스 필름(100)과 도전체(104)가 접착된 면적이 크고, 도전체가 베이스 필름에 매립되므로, 도전체(104)가 베이스 필름으로부터 박리되기 어려운 구조가 된다.
도 1a 내지 1f에 나타내는 안테나의 구조에 있어서는, 오목부가 형성되지 않은 베이스 필름(100)의 표면(이하, 베이스 필름 최표면이라고 한다)과 도전체(104)의 최표면이 동일한 높이가 되도록 안테나를 형성하는 예를 게시했지만, 본 실시예는 이러한 구조에 한정되지 않는다. 예를 들면, 베이스 필름 최표면과 도전체(104) 의 최표면의 높이가 다른 구조로 해도 된다. 또는, 베이스 필름 최표면 위에도 도전체가 형성된 구조로 해도 된다. 이것들의 구체적인 예를 도 2a 내지 2c에 나타낸다.
도 2a에 나타내는 안테나의 구조는, 베이스 필름 최표면보다 도전체(104)의 최표면이 높은 구조다. 즉, 베이스 필름(100)으로부터 도전체(104)가 돌출된 돌출부(105)를 가지고 있다. 도 2b에 나타내는 구조는, 베이스 필름 최표면보다 도전체(104)의 최표면이 낮은 구조다. 즉, 베이스 필름 최표면으로부터 도전체가 내부로 들어간 오목부(106)를 가지고 있다. 도 2c에 나타내는 구조에서는, 베이스 필름 최표면보다 도전체가 높고 베이스 필름 최표면에도 도전체가 형성된다. 이들 구조는, 도 1e에 있어서의 도전체 시트(103)의 에칭시에 에칭하는 위치나 시간을 제어함으로써 선택적으로 형성할 수 있다.
도 2a, 2c에 나타낸 안테나의 구조는, 상기 도 1a 내지 1f에 나타낸 안테나의 구조에 비해 도전체의 노출 부분이 크기 때문에, 안테나와 피접속물을 도전성 접착제 등으로 접속할 때에 접속 면적이 넓어 접속하기 쉬운 이점이 있다. 또한 도 2a, 2c에서는 도전체의 단면적을 넓게 형성할 수 있다. 그 결과, 도통저항을 낮게 억제할 수 있으므로, 반도체장치의 통신 거리를 늘릴 수 있다. 또한 도 2b에 나타낸 안테나의 구조는, 도 1a 내지 1f에 나타낸 안테나의 구조에 비해 도전체가 박리되기 어려운 이점이 있다. 어떤 안테나 구조로 할지는, 안테나의 용도에 따라 실시자가 적절히 선택하면 된다.
상기 도 1f, 및 도 2a 내지 2c에 나타낸 베이스 필름에 있어서는, 사각형 단 면의 오목부를 가질 경우에 관해서 나타내었지만, 본 실시예는 이 구조에 한정되지 않는다. 도전체를 매립하는 구조이면 어떤 형태의 오목부를 베이스 필름에 형성해도 상관없다. 예를 들면, 도 3에 나타낸 바와 같이, 오목부의 단면의 윗변이 아랫변보다 긴 테이퍼형 단면구조(도 3a)나, 그 반대(아랫변이 윗변보다 길다)의 테이퍼형 단면구조(도 3b)나, 계단형 단면구조(도 3c)로 형성해도 된다.
본 실시예에 있어서는, 베이스 필름(100)에 형성되는 오목부의 형상은, 주형(101)의 볼록부의 형상에 의존하므로, 주형(101)의 형상을 변경함으로써 용이하게 전술한 사각형 이외의 형상을 형성할 수 있다. 또한 도 3a 내지 3c에 나타낸 구조는, 도 1a 내지 1f, 도 2a 내지 2c에 나타낸 구조와 자유롭게 조합할 수 있다.
본 실시예에 나타낸 안테나의 제조 방법을 이용함으로써, 표면이 평탄하고 베이스 필름으로부터 도전체가 박리되기 어려운 안테나를 얻을 수 있다. 또한 표면이 평탄한 안테나를 사용함으로써, 피접착체와 부착할 때에, 피접착물에 국소적으로 압력이 가해지지 않으므로 피접착물의 파손을 경감하고, 제조 공정에 있어서 수율을 향상시킬 수 있다. 또한 막 두께가 얇은 유연성 반도체장치를 형성할 경우에, 상기 안테나를 설치함으로써 응력에 의해 일어나는 반도체장치의 휘어짐을 방지할 수 있다. 즉, 상기 안테나의 구성에 있어서는, 베이스 필름에 매립할 수 있으면, 도전체의 두께에 제약이 없다.
(실시예 2)
본 실시예 2에서는, 상기 실시예와는 다른 안테나의 제조 방법에 관해서 도면을 참조하여 설명한다. 구체적으로는, 베이스 필름 위에 도전체 시트를 형성한 후에 가압처리를 행할 경우에 관해서 나타낸다.
우선, 베이스 필름(100) 위에 도전체 시트(103)를 접착한다(도 4a). 또는, 베이스 필름(100) 위에 미리 도전체 시트(103)가 설치된 것을 준비한다. 접착에는, 예를 들면, 에폭시 수지 등의 접착제를 사용할 수 있다. 또한, 베이스 필름(100) 및 도전체 시트(103)의 재료는 상기 실시예에 나타낸 어느 재료를 사용할 수 있다.
계속해서, 주형(101)을 준비한다(도 4b). 주형(101)으로는, 상기 실시예에 나타낸 것을 사용할 수 있다. 다음으로, 주형(101)을 베이스 필름(100) 위에 형성된 도전체 시트(103)에 압착하고, 베이스 필름(100) 및 도전체 시트(103)에 오목부(102)를 선택적으로 형성한다(도 4c). 이 경우, 가압처리를 할 때에 가열처리도 함께 행하는 것이 패턴을 형성하기 쉬우므로 바람직하다. 또한 오목부의 단면형상은 특별히 한정되지 않고, 여기에서는 일례로서 사각형으로 형성하는 예를 게시한다.
그 후에 베이스 필름(100)의 표면에 형성되어 있는 도전체 시트(103)에 선택적으로 에칭 처리를 행함으로써(도 4d), 베이스 필름(100)에 도전체(104)가 매립된 안테나가 완성된다(도 4e). 또한 이때 에칭을 행하는 위치나 시간 등을 제어함으로써, 상기 도 2a 내지 2c에 나타낸 구조의 안테나를 형성할 수도 있다. 또한, 주형(101)의 형상을 변경함으로써, 도 3a 내지 3c에 나타내는 구조의 안테나를 형성할 수도 있다. 이렇게, 미리 베이스 필름 위에 도전체 시트를 형성한 후에, 도전체 및 베이스 필름에 가압처리에 의해 압착시키는 방법을 이용해도 베이스 필름에 도전체 시트가 매립된 구조를 가지는 안테나를 형성할 수 있다.
또한 상기 방법과 다른 형태에 관해서 도 5a 내지 5e에 나타낸다.
우선, 베이스 필름(100) 위에 도전체 시트(103)를 접착한다(도 5a). 또는, 베이스 필름(100) 위에 미리 도전체 시트(103)가 설치된 것을 준비한다.
계속해서, 프레스 수단(120)을 사용해서(도 5b), 베이스 필름(100) 위에 설치된 도전체 시트(103)의 일부에 선택적으로 가압처리를 행해 도전체 시트(103)의 일부분(이하 도전체 시트(124)라고 한다)을 베이스 필름(100) 내에 압착한다(도 5c). 이때, 가열처리를 행하면서 가압처리를 행한다. 프레스 수단(120)은, 적어도 프레스부(121), 및 프레스부(121)의 양단에 설치된 커팅부(122, 123)로 구성되어 있다. 프레스 수단(120)을 사용함으로써, 우선 커팅부(122, 123)에 의해 도전체 시트(103)를 절단하고, 그 후 프레스부(121)에 의해 절단된 도전체 시트(124)를 베이스 필름 내에 압착한다. 이상의 공정에 의해, 도전체 시트(124)만이 베이스 필름(100)에 매립된 구조가 얻어진다.
그 후에 도전체 시트(103)에 선택적으로 에칭 처리를 행해(도 5d) 불필요한 부분을 제거함으로써, 베이스 필름(100)에 도전체(125)가 매립된 안테나가 완성된다(도 5e).
도 5a 내지 5e에 나타내는 안테나의 제조 방법에 있어서도, 상기 도 2a 내지 2c에 도시한 바와 같이 베이스 필름 최표면과 도전체(125)의 최표면의 위치를 다르게 해서 형성할 수 있다. 예를 들면, 도전체(125)가 베이스 필름 최표면으로부터 돌출된 구조(도 2a)로 하기 위해서는, 프레스 수단(120)의 가압처리에 있어서의 압력을 낮게 하면 된다. 도전체(125)가 베이스 필름에 매립된 구조(도 2b)로 하기 위 해서는, 프레스 수단(120)의 가압처리에 있어서의 압력을 높게 하면 된다. 또한, 도전체(125)가 베이스 필름 최표면보다 높고 베이스 필름 최표면에도 도전체가 형성된 구조(도 2c)로 하기 위해서는, 프레스 수단(120)의 가압처리에 있어서의 압력을 낮게 하고, 에칭시에 베이스 필름 위의 도전체를 남기도록 선택적으로 에칭하면 된다. 또한 프레스부의 형상을 변화시킴으로써, 상기 도 3a 내지 3c에 나타낸 오목부를 가지는 도전체를 베이스 필름에 형성할 수 있다.
또한, 상기 도 4a 내지 4e, 도 5a 내지 5e에서는, 에칭 처리를 행함으로써 오목부에 공급된 도전체 시트 이외의 도전체 시트를 선택적으로 제거하는 예를 게시했지만, 본 실시예는 이것에 한정되지 않는다. 에칭 처리를 행하는 대신에, 베이스 필름의 오목부에 공급된 도전체 시트를 남기도록, 그 외의 도전체 시트를 물리적 수단을 이용해서 선택적으로 박리해도 된다. 이는, 특히 베이스 필름의 오목부에 매립된 도전체 시트가 그 외의 도전체 시트와 절단되어 있는 경우(예를 들면, 도 5d)에 유효하다.
또한, 본 실시예는 상기 실시예와 자유롭게 조합해서 행할 수 있다.
(실시예 3)
본 실시예 3에서는, 상기 실시예와는 다른 안테나의 제조 방법에 관해서 나타낸다. 구체적으로는, 베이스 필름에의 오목부의 형성과, 오목부가 형성된 베이스 필름에의 도전체의 형성 방법에 관해서, 각각 이하에 설명한다.
상기 실시예와는 다른 베이스 필름의 오목부의 제조 방법에 관해서 설명한다.
상기 실시예에서는, 베이스 필름에 주형을 압착함으로써, 베이스 필름에 오목부를 형성하는 방법을 나타냈다(도 1a～1c). 여기에서는, 베이스 필름에 레이저광을 조사해서 직접 오목부를 형성하는 경우에 관해서 도 6a 및 6b를 참조해서 이하에 설명한다.
우선, 베이스 필름(300)을 준비한다. 다음으로, 레이저 직접 묘화장치(1001)를 사용하고, 베이스 필름(300)에 선택적으로 레이저광을 조사해서 오목부(301)를 형성한다(도 6a).
레이저 직접 묘화장치(1001)는, 레이저광을 조사할 때의 각종 제어를 실행하는 컴퓨터(이하, PC라고 나타낸다)(1002)와, 레이저광을 출력하는 레이저발진기(1003)와, 레이저발진기(1003)의 전원(1004)과, 레이저광을 쇠퇴시키기 위한 광학계(ND필터)(1005)와, 레이저광의 강도를 변조하기 위한 음향광학변조기(Acousto-Optic Modulator； AOM)(1006)와, 레이저광의 단면을 축소하기 위한 렌즈 및 광로를 변경하기 위한 미러 등으로 구성되는 광학계(1007), X축 스테이지 및 Y축 스테이지를 가지는 이동 기구(1009)와, PC로부터 출력되는 제어 데이터를 디지털 아날로그 변환하는 D/A변환부(1010)와, D/A변환부로부터 출력되는 아날로그 전압에 따라 음향광학변조기(1006)를 제어하는 드라이버(1011)와, 이동 기구(1009)를 구동하기 위한 구동신호를 출력하는 드라이버(1012)와, 피조사물 위에 레이저광의 초점을 맞추기 위한 오토 포커스 기구(1013)를 구비하고 있다(도 6b).
레이저발진기(1003)로는, 자외광, 가시광선, 또는 적외광을 발진할 수 있는 레이저발진기를 사용할 수 있다. 레이저발진기로는, KrF, ArF, XeCl, XeF 등의 엑 시머레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체레이저 발진기, YAG, GdVO4, YVO4, YLF, YAlO3 등의 결정에 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm을 도프한 결정을 사용한 고체레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저발진기를 사용할 수 있다. 또한, 고체레이저 발진기에 있어서는, 기본파나 제2 고조파 ～ 제5 고조파를 적용하는 것이 바람직하다.
다음으로, 레이저 직접 묘화장치를 사용한 조사 방법에 대해서 서술한다. 베이스 필름(300)이 이동 기구(1009)에 장착되면, PC(1002)는 도시하지 않은 카메라에 의해, 베이스 필름에 첨부된 마커의 위치를 검출한다. 이어서, PC(1002)는, 검출한 마커의 위치 데이터와, 미리 입력되어 있는 묘화 패턴 데이터에 근거하여 이동 기구(1009)를 이동시키기 위한 이동 데이터를 생성한다.
이 후, PC(1002)가, 드라이버(1011)를 통해 음향광학변조기(1006)의 출력 광량을 제어함으로써, 레이저발진기(1003)로부터 출력된 레이저광은, 광학계(1005)에 의해 쇠퇴된 후, 음향광학변조기(1006)에 의해 소정의 광량이 되도록 광량이 제어된다. 한편, 음향광학변조기(1006)로부터 출력된 레이저광은, 광학계(1007)에 의해 광로 및 빔 스폿 형상을 변화시키고, 렌즈에서 빛을 집속한 후, 베이스 필름 위에 상기 레이저광을 조사한다.
이때, PC(1002)가 생성한 이동 데이터에 따라, 이동 기구(1009)를 X방향 및 Y방향으로 이동하는 것을 제어한다. 이 결과, 소정의 위치에 레이저광이 조사되어, 레이저광의 빛에너지가 열에너지로 전환되어, 베이스 필름 위에 선택적으로 패턴을 형성할 수 있다. 이렇게, 베이스 필름에 레이저광을 조사하는 방법을 이용해도 베이스 필름에 패턴을 형성할 수 있다. 또한, 여기에서는 이동 기구(1009)를 이동시켜서 레이저광의 조사를 행하는 예를 게시하지만, 광학계(1007)를 조정함으로써 레이저광을 X방향 및 Y방향으로 이동시켜도 된다.
이렇게, 레이저광을 조사함으로써 베이스 필름에 패턴을 형성할 수 있다. 레이저광을 사용할 경우, 어떤 형상의 패턴을 형성할지는 컴퓨터에 데이터를 입력하면 결정되므로, 다른 형태를 가진 복수의 패턴을 용이하게 형성할 수 있다.
다음으로, 패턴이 설치된 베이스 필름에 도전체를 형성하는 방법에 관해서, 상기 실시예와는 다른 제조 방법에 대해서 도 7a 및 7b를 참조해서 이하에 설명한다.
패턴이 형성된 베이스 필름(400)을 준비한다. 베이스 필름에 형성된 패턴은, 상기한 바와 같이, 주형을 베이스 필름에 압착하여 형성해도 되고, 레이저광 등을 조사해서 직접 묘화에 의해 형성해도 된다. 계속해서, 베이스 필름에 형성된 패턴부에 도전체(401)를 형성한다. 본 실시예에서는, 도전성을 가지는 재료를 선택적으로 패턴부에 설치함으로써 도전체(401)를 형성한다. 여기에서는, 액적토출법에 의해 도전체(401)를 형성하는 예에 관해서 나타낸다(도 7a, 7b). 또한, 액적토출법이란, 도전막이나 절연막 등의 재료를 포함한 조성물의 액적(도트라고도 한다)을 선택적으로 토출(분사)해서 임의의 위치에 형성하는 방법을 말한다. 이 액적토출법은 그 방식에 따라서는 잉크젯법이라고도 부른다.
액적토출법에 의해 형성되는 도전체로에는, Ag, Au, Cu, Pd 등의 금속, 금속 화합물을 1개 또는 복수 개 갖는 도전성 재료를 사용한다. 또한, 분산제에 의해 응집을 억제하고, 용액에 분산시킬 수 있으면, Cr, Mo, Ti, Ta, W, Al 등의 금속, 금속화합물을 1개 또는 복수 개 갖는 도전 재료를 사용할 수도 있다. 또한 액적토출법에 의한 도전 재료의 성막을 복수 회 행함으로써, 복수의 도전막이 적층된 구조를 형성할 수도 있다. 단, 액적토출장치(402)로부터 토출되는 조성물은, 비저항값을 고려하여, Au, Ag, Cu 중의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 바람직하다. 더 바람직하게는 저저항의 Ag, Cu를 사용하면 된다. 단, Ag, Cu를 사용할 경우에는, 불순물을 방지하기 위해, 배리어막을 함께 설치할 수 있다. 배리어막으로는, 질화규소막이나 니켈붕소(NiB)를 사용할 수 있다.
본 실시예에서는, 미리 베이스 필름(400)에 오목부의 패턴이 설치되어 있고, 그 오목부의 패턴에 도전성 재료를 토출해서 도전체를 형성할 수 있다. 따라서, 액적토출장치(402)로부터 토출된 도전성 재료가 베이스 필름에 부착되었을 때에 도전성 재료가 확산하는 것을 방지할 수 있다. 따라서, 액적토출법을 이용함으로써 정확히 베이스 필름(400)의 패턴부에 도전체(401)를 형성할 수 있다. 또한 직접 베이스 필름의 패턴에 도전체를 형성할 수 있으므로, 에칭 처리의 공정을 생략할 수 있는 이점도 있다.
도 7a 및 7b에서는 액적토출법에 의해 도전체(401)를 형성하는 예를 게시했지만, 이것에 한정되지 않고, 스크린인쇄법이나 그라비아인쇄법 등의 각종 인쇄법이나 대기압 플라스마장치를 사용해서 선택적으로 도전체를 형성해도 된다.
또한, 본 실시예는 상기 실시예와 자유롭게 조합해서 행할 수 있다.
(실시예 4)
본 실시예 4에서는, 상기 실시예에서 나타낸 안테나와 소자형성층을 접속해서 반도체장치를 형성할 경우에 관해서 도 8a 및 8b를 참조하여 설명한다.
우선, 각각 제조된 소자형성층과, 안테나를 준비한다(도 8a). 여기에서는, 소자형성층(701)은 기판(700) 위에 설치되어 있고, 안테나는 베이스 필름(702)에 도전체(703)가 매립되어서 설치된다. 기판(700)으로는, 바륨 보로실리케이트 유리나, 알루미노 보로실리케이트 유리 등의 유리 기판, 석영 기판, 세라믹 기판, 플라스틱 등의 유연성을 가지는 기판을 사용하고, 그 위에 소자형성층(701)이 설치되어 있다. 또한 Si 등의 반도체기판을 사용해서 직접 기판(700) 위에 소자형성층(701)을 형성해도 된다.
다음으로, 소자형성층(701)과 안테나를 서로 접속시킨다(도 8b). 소자형성층(701)과 안테나의 접속은 은 페이스트, 구리 페이스트, 카본 페이스트 등의 도전성 접착제나, 이방성 도전 필름을 사용하는 방법, 혹은 땜납접합을 행하는 방법이 알려져 있지만 어떠한 방법을 이용해도 상관없다. 여기에서는, 도전체(704)를 포함한 이방성 도전 필름(705)을 사용하는 경우를 나타낸다. 또한 이때 도전체(703)와 소자형성층(701)의 전기적인 접속을 용이하게 행하기 위해서 접속 단자(706)를 형성해도 된다.
본 실시예에서 사용하는 안테나는, 도전체(703)가 베이스 필름(702)에 매립되어 설치되므로, 소자형성층과 안테나를 접합할 때에, 도전체가 베이스 필름으로부터 박리되는 것을 방지할 수 있다. 또한 종래의 안테나의 구조에서는, 도전체가 형성되어 있는 부분이 볼록부를 가지므로, 도전체의 아래에 위치하는 소자형성층에 국소적으로 압력이 가해져, 소자형성층이 파손되는 등의 문제가 있었지만, 본 실시예에서 나타내는 안테나 구조를 사용함으로써 이러한 문제를 방지할 수 있다. 이렇게, 소자형성층에 부하를 가하지 않고 안테나를 접착함으로써 신뢰성 높은 반도체장치를 얻을 수 있다.
또한, 본 실시예는 상기 실시예와 자유롭게 조합해서 행할 수 있다.
(실시예 5)
본 실시예 5에서는, 안테나를 구비한 반도체장치의 제조 방법에 관해서 설명한다.
여기에서는, 일례로서 기판(800)에 복수의 반도체장치를 형성하는 경우에 관해서 도 9a 내지 9c를 참조해서 나타낸다. 또한, 도 9a은 평면도를 나타내고, 도 9b에는 도 9a에 있어서의 a-b선, 도 9c에는 도 9a에 있어서의 c-d선 단면도를 각각 나타낸다.
우선, 도 9b, 9c에 나타낸 바와 같이, 기판(800) 위에, 박리층(801), 소자형성층(802)을 형성한다.
기판(800)으로는, 예를 들면, 바륨 보로실리케이트 유리나, 알루미노 보로실리케이트 유리 등의 유리 기판, 석영 기판, 세라믹 기판 등을 사용할 수 있다. 또한 스테인레스 스틸을 포함한 금속기판 또는 반도체기판의 표면에 절연막을 형성한 것을 사용해도 된다. 플라스틱 등의 유연성을 가지는 합성 수지로 이루어지는 기판은, 일반적으로 상기 기판에 비해 내열온도가 낮은 경향이 있지만, 제조 공정에 있 어서의 처리 온도를 견딜 수 있으면 사용할 수 있다. 또한 Si 등의 반도체기판을 사용해도 된다. 기판(800)의 표면을, CMP법 등의 연마에 의해 평탄화해도 된다. 또한, 본 실시예에서는 기판(800)으로서 유리 기판을 사용한다.
박리층(801)으로는, W, Ti, Ta, Mo, Nb, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, Si로부터 선택된 원소 또는 상기 원소를 주성분으로 하는 합금재료 혹은 화합물재료로 이루어지는 단층, 또는 이것들의 적층을 사용할 수 있다. 본 실시예에서는, 박리층(801)으로서 W를 포함한 금속막을 사용한다. W를 포함한 금속막은 CVD법, 스퍼터링법 또는 전자빔 등에 의해 형성할 수 있는데, 여기에서는 스퍼터링법을 이용해서 형성한다. 또한 박리층(801)으로서 상기 금속막 위에 산화물을 형성한 막을 사용해도 된다. 산화물은, CVD법이나 스퍼터링법에 의해 금속막 위에 형성해도 되고, 열처리를 행함으로써 금속막 위에 산화물을 형성하는 방법 등을 이용할 수 있다. 예를 들면, 금속막과 금속산화물의 막으로는, W와 WOx, Mo와 MoOx, Nb과 NbOx 또는 Ti와 TiOx(x = 2～3) 등을 사용할 수 있다.
여기에서는 기판(800) 위에 바로 박리층(801)을 형성하지만, 기판(800)과 박리층(801)의 사이에 하지막을 형성해도 된다. 하지막으로는, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x>y), 질화산화규소(SiNxOy)(x>y) 등의 산소 또는 질소를 가지는 절연막의 단층 구조, 또는 이것들의 적층 구조를 사용할 수 있다. 특히, 기판으로부터의 오염이 염려되는 경우에는, 하지막을 형성하는 것이 바람직하다.
소자형성층(802)은 반도체막을 능동영역으로서 가지는 박막 트랜지스터(TFT 라고도 표기한다)를 사용해서 형성한다. 소자형성층(802)은, 절연막과, 원하는 형상으로 형성된 반도체막(806)과, 게이트 절연막으로서 기능하는 절연막(이하, 게이트 절연막(807)이라고 한다)과, 게이트 절연막(807) 위에 설치된 게이트 전극으로서 기능하는 도전막(이하, 게이트 전극(808)이라고 한다)을 각각 가지는 n채널형 TFT(820) 또는 p채널형 TFT(821)로 구성된다.
반도체막은, 채널 형성 영역 및 불순물영역(소스 영역, 드레인 영역, LDD영역을 포함한다)을 가지고, 첨가되는 불순물원소에 따라 n채널형 TFT(820) 또는 p채널형 TFT(821)로 분류할 수 있다. 소자형성층은 각 불순물영역과 접속하도록 층간 절연막(809) 위에 설치된 배선(810)도 가진다.
절연막은, 적층 구조를 가져도 되는데, 본 실시예에서는, 제1 절연막(803), 제2 절연막(804), 제3 절연막(805)을 가진다. 예를 들면, 제1 절연막으로서 산화규소막, 제2 절연막으로서 산화질화규소막, 제3 절연막으로서 산화규소막을 사용한다.
반도체막(806)은, 아모포스 반도체, 아모포스 상태와 결정 상태가 혼재한 세미 아모포스 반도체, 아모포스 반도체 내에 0.5nm～20nm의 결정립을 관찰할 수 있는 미결정 반도체, 및 결정성 반도체로부터 선택된 상태를 가질 수 있다. 성막 처리 온도를 견딜 수 있는 기판, 예를 들면, 석영기판을 사용하면, 그 기판에 CVD법 등에 의해 결정성 반도체막을 형성해도 된다.
본 실시예에서는, 아모포스 반도체막을 형성하고, 가열처리에 의해 결정화된 결정성 반도체막을 형성한다. 가열처리는, 가열로, 레이저조사, 혹은 레이저광 대 신에 램프로부터 발생하는 빛의 조사(램프 어닐), 또는 그것들을 조합해서 이용할 수 있다.
레이저조사를 이용할 경우, 연속 발진형 레이저(CW레이저)나 펄스 발진형 레이저(펄스레이저)를 사용할 수 있다. 레이저로는, Ar레이저, Kr레이저, 엑시머레이저, YAG레이저, Y2O3레이저, YVO4레이저, YLF레이저, YAlO3레이저, 유리레이저, 루비레이저, 알렉산드라이트 레이저, Ti:사파이어 레이저, 구리 증기 레이저 또는 금 증기 레이저 중 일종 또는 복수 종을 사용할 수 있다. 이러한 레이저의 기본파, 및 그 기본파의 제2 고조파 내지 제4 고조파의 레이저를 조사함으로써 대입경의 결정을 얻을 수 있다. 예를 들면, Nd:YVO4레이저(기본파 1064nm)의 제2 고조파(532nm)나 제3 고조파(355nm)를 사용할 수 있다. 이때 레이저의 파워 밀도는 0.01～100MW/cm2 정도(바람직하게는 0.1～10MW/cm2)가 필요하다. 그리고, 주사 속도를 10～2000cm/sec 정도로 설정한다.
기타 가열처리로서, 가열로를 사용할 경우, 아모포스 반도체막을 500～550도로 2～20시간 동안 가열한다. 이때, 서서히 고온이 되도록 온도를 500～550도의 범위에서 다단계로 설정할 수 있다. 최초의 저온가열공정에 의해, 아모포스 반도체막의 수소 등이 방출되므로, 결정화시의 막 거침을 저감할 수 있다. 즉, 탈수소화를 행할 수 있다. 결정화를 촉진시키는 금속 원소, 예를 들면, Ni를 아모포스 반도체막 위에 형성하면, 가열온도를 저감할 수 있어 바람직하다. 이러한 금속 원소를 사 용한 결정화인 경우에도, 600～950도로 가열할 수 있다.
게이트 절연막(807)은, 반도체막(806)을 덮도록 형성되어 있다. 게이트 절연막(807)은, 예를 들면, 산화규소, 질화규소 또는 질화산화규소 등을 사용해서 단층 또는 복수의 막을 적층시켜서 형성할 수 있다.
게이트 전극(808)은, 게이트 절연막(807) 위에 형성한다. 게이트 전극(808)으로는, 예를 들면, Ta, W, Ti, Mo, Al, Cu, Cr, Nd로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 혹은 화합물재료로 형성할 수 있다. 또는, 인 등의 불순물원소를 도핑한 다결정 반도체막으로 대표되는 반도체막을 사용해도 된다. 또한 AgPdCu합금을 사용해도 된다. 또한, 그 조합을 적절히 선택할 수 있다. 게이트 전극(808)은 단층 구조로 해도 되고 복수의 층으로 이루어진 적층 구조로 해도 된다. 본 실시예에서는, 게이트 전극(808)을 질화탄탈(TaN)과 텅스텐(W)의 적층 구조로 형성한다.
다음으로, 게이트 전극(808) 또는 레지스트를 원하는 형상으로 형성한 것을 마스크로 사용하여, 반도체막(806)에 n형 또는 p형 도전성을 부여하는 불순물을 선택적으로 첨가한다. TFT는 반도체막(806), 채널 형성 영역 및 불순물영역(소스 영역, 드레인 영역, LDD영역을 포함한다)을 가지고, 첨가되는 불순물원소의 도전형에 따라 n채널형 TFT(820) 또는 p채널형 TFT(821)로 분류할 수 있다.
도 9b 및 9c에서 각 n채널형 TFT(820)에는, 게이트 전극(808)의 측벽에 사이드월을 가지고, 반도체막(806)에 n형 도전성을 부여하는 불순물이 선택적으로 첨가된 소스 영역, 드레인 영역 및 LDD영역이 형성되어 있다. 한편, 각 p채널형 TFT(821)에는, 반도체막(806)에 p형 도전성을 부여하는 불순물이 선택적으로 첨가된 소스 영역 및 드레인 영역이 형성되어 있다. 여기에서는, 게이트 전극(808)의 측벽에 사이드월을 설치하고, n채널형 TFT(820)에 선택적으로 LDD영역을 형성한 구조를 나타냈지만, 이 구조에 한정되지 않고, p채널형 TFT(821)에도 LDD영역을 형성해도 되고, p채널형 TFT(821)에 사이드월을 설치하지 않아도 된다.
다음으로, 층간 절연막(809)을 형성한다. 층간 절연막(809)으로는, 무기절연막이나 유기절연막을 사용할 수 있다. 무기절연막으로서는, CVD법에 의해 형성된 산화 실리콘막이나 산화질화규소, 또는 SOG(SpinOn Glass)법에 의해 도포된 산화 실리콘막 등을 사용할 수 있고, 유기절연막으로는 폴리이미드, 폴리아미드, BCB(벤조시클로부텐), 아크릴 또는 포지티브형 감광성 유기수지, 네거티브형 감광성 유기수지 등의 막을 사용할 수 있다. 또한 아크릴막과 산화질화 실리콘막의 적층 구조를 사용해도 된다.
또한 층간 절연막(809)으로, 실록산 수지 등의 실록산 재료로 형성해도 된다. 실록산 재료는, Si-O-Si결합을 포함한 재료에 해당한다. 실록산은, 실리콘(Si)과 산소(O)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함한 유기기(예를 들면, 알킬기, 방향족 탄화수소)를 사용할 수 있다. 치환기로서, 플루오르기를 사용해도 된다. 또는 치환기로서, 적어도 수소를 포함한 유기기와, 플루오르기를 사용해도 된다. 또한 Si-N결합을 가지는 폴리머(폴리실라잔)를 포함한 재료로 층간 절연막(809)을 형성해도 된다.
상기 재료를 사용함으로써, 막 두께를 얇게 해도 충분한 절연성 및 평탄성을 가지는 층간 절연막을 얻을 수 있다. 또한 상기 재료는 내열성이 높기 때문에, 다층 배선에 있어서의 리플로 처리에도 견딜 수 있는 층간 절연막을 얻을 수 있다. 또한, 흡습성이 낮기 때문에, 탈수량이 적은 층간 절연막을 형성할 수 있다.
다음으로, 층간 절연막(809)을 에칭하여, 반도체막(806)의 불순물영역에 도달하는 콘택홀을 형성하고, 그 불순물영역과 전기적으로 접속하는 배선(810)을 형성한다. 배선(810)으로는, Al, Ni, C, W, Mo, Ti, Pt, Cu, Ta, Au, Mn으로부터 선택된 일종의 원소 또는 상기 원소를 복수 포함한 합금으로 이루어진 단층 또는 적층 구조를 사용할 수 있다. 여기에서는, Al을 포함한 금속막으로 형성하는 것이 바람직하다. 본 실시예에서는, Ti막과 Al과 Ti를 포함한 합금막의 적층막을 형성한다. 물론, 2층 구조에 한정되지 않고, 단층 구조로 해도 되고, 3층 이상의 적층 구조로 해도 된다. 또한 배선 재료로는, Al과 Ti의 적층막에 한정되지 않는다. 예를 들면, TaN막 위에 Al막이나 Cu막을 형성하고, 그 위에 Ti막을 형성한 적층막을 형성해도 된다.
또한, 배선(810)을 덮도록 절연막(811)을 설치하면 된다. 소자형성층(802)은, 배선(810)의 일부가 이후에 안테나와 접속되지만, 그 공정까지 배선(810)의 오염이나 열화 등이 염려된다. 따라서, 배선(810) 위에 절연막을 형성하는 것이 바람직하다. 절연막(811)으로는, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x>y), 질화산화규소(SiNxOy)(x>y) 등의 산소 또는 질소를 가지는 절연막의 단층 구조, 또는 이것들의 적층 구조를 사용할 수 있다.
그 후에, 인접하는 소자형성층(802) 사이에 홈(815)을 형성한다. 홈은 다이 싱, 스크라이빙 또는 마스크를 이용한 에칭 등에 의해 형성할 수 있다. 다이싱의 경우에는, 다이싱 장치(또는 다이서)를 사용하는 블레이드 다이싱법이 일반적이다. 블레이드는, 다이아몬드 연마용 입자를 매립한 숫돌로, 그 폭은 약 30～50μm이다. 이 블레이드를 고속 회전시킴으로써 인접하는 소자형성층(802) 사이에 홈을 형성한다. 또한 스크라이빙의 경우에는, 다이아몬드 스크라이빙법과 레이저 스크라이빙법이 있다. 또한 에칭의 경우에는, 노광, 현상 공정에 의해 마스크 패턴을 형성하고, 드라이 에칭, 습식 에칭 등에 의해 소자형성층(802)에 홈을 형성할 수 있다. 드라이 에칭에 있어서는, 대기압 플라즈마법을 이용해도 된다. 이렇게 하여, 인접하는 소자형성층(802) 사이에 홈을 형성한다.
또한, 홈은 반드시 각 소자형성층 사이에 형성할 필요는 없고, 복수의 소자형성층 사이에 형성해도 된다. 또한 소자형성층의 박막 트랜지스터가 형성되지 않은 부분에 형성해도 된다.
다음으로, 도 10a 내지 10c에 나타낸 바와 같이, 소자형성층(802)에 도전체(830a), 베이스 필름(830b)으로 이루어지는 안테나용 기판(830)을 접착한다. 도 10a에는 안테나용 기판(830)을 접착한 상태의 평면도를, 도 10b에는 도 10a에 있어서의 a-b간, 도 10c에는 도 10a에 있어서의 c-d간 단면도를 각각 나타낸다.
소자형성층(802)과 안테나용 기판(830)을 접착하는 수단으로서, 도전체(831)가 분산된 이방성 도전체(832)가 있다. 이방성 도전체(832)에는, 소자형성층(802)에 있어서의 접속 단자(833)가 설치된 영역에서는, 그 도전체(831)가 각 접속 단자(833)의 두께에 의해 압착되기 때문에, 도통 상태로 할 수 있다. 그 외의 영역에 서는, 그 도전체(831)가 충분한 간격을 유지하고 있기 때문에, 도통 상태가 되지 않는다. 또는, 도전성 접착제, 자외선 경화 수지 또는 양면 테이프 등을 사용해서 안테나용 기판을 소자형성층(802)에 접착해도 된다.
안테나용 기판(830)에는, 소자형성층(802)에 대응하는 위치에 도전체(834)가 설치되고, 홈(815)에 대응하는 위치에 개구부(835)가 설치된다. 또한, 개구부(835)는 각 도전체(834) 사이에 형성해도 되고, 복수의 안테나 사이에 형성해도 된다. 또한 도 10a에서는, 개구부(835)는 원형이 되는 경우를 나타냈지만 이것에 한정되지 않고, 예를 들면, 슬릿형이 되도록 개구부를 형성해도 된다. 이렇게, 홈(815) 및 개구부(835)의 형상이나 배치는 적절히 설정할 수 있다.
다음으로, 개구부(835)에 에칭제를 도입하여, 박리층(801)을 제거한다(도 11a). 여기에서는, 박리층과 에칭제를 화학적으로 반응시켜서, 박리층(801)을 제거한다. 박리층(801)은 완전히 제거해도 되지만, 여기에서는 박리층(801)을 완전히 제거하지는 않고, 소자형성층(802)의 아래에 위치하는 박리층을 적어도 일부분 남긴다. 이로써, 박리층(801)을 제거한 후에, 소자형성층(802)이 기판(800)으로부터 완전히 박리되는 것을 방지할 수 있다.
에칭제로는, 박리층(801)과 반응하기 쉬운 불화할로겐(할로겐간 화합물)을 포함한 기체 또는 액체를 사용하는 것이 바람직하다. 예를 들면, 박리층(801)으로서 W막을 사용한 경우에는, W와 쉽게 반응하는 삼불화 염소가스(ClF3)를 사용하는 것이 바람직하다. 또한 에칭제로는, 그 밖에도 CF4, SF6, NF3, F2 등을 사용해도 되 고, 실시자가 적절히 선택하면 된다.
다음으로, 소자형성층(802)과 부착된 안테나용 기판(830)의 한쪽 면을 제1 시트재(841)에 접착시켜, 기판(800)으로부터 소자형성층(802)을 박리한다(도 11b). 또한, 여기에서는, 기판(800)과 소자형성층(802)은 일부의 박리층(801)에 의해 접속되어 있기 때문에, 기판(800)으로부터 소자형성층(802)을 물리적으로 박리한다.
제1 시트재(841)는, 적어도 한쪽에 점착층을 가지는 기판이나 필름을 사용할 수 있다. 여기에서는, 한쪽 면에 점착제가 부착되어 있는 유연성 필름을 사용한다. 구체적으로는, 폴리에스테르 등으로 이루어진 필름 위에 아크릴수지 등을 포함한 접착력이 약한 점착제가 부착되어 있는 필름을 사용한다.
다음으로, 기판(800)으로부터 박리된 소자형성층(802)의 표면에 제2 시트재(842)를 접착시켜서, 제1 시트재로부터 소자형성층(802) 및 안테나용 기판(830)을 박리한다(도 11c). 계속해서, 제1 시트재로부터 박리된 안테나용 기판(830)의 표면에 제3 시트재(843)를 접착시키고, 소자형성층(802) 및 안테나용 기판(830)을 제2 시트재(842)와 제3 시트재(843)로 밀봉한다(도 11d).
제2 시트재(842) 및 제3 시트재(843)로는, 래미네이트 필름을 사용할 수 있다. 여기에서는, 폴리에스테르 등의 필름 위에 핫 멜트 필름이 형성된 것을 사용할 수 있다. 제2 시트재(842) 또는 제3 시트재(843)를 소자형성층(802) 및 안테나용 기판(830)에 접착시킬 때에, 가압처리 또는 가열처리 중 한쪽 또는 두 처리를 모두 행함으로써, 효율적으로 접착할 수 있다. 또한 제2 및 제3 시트재를 통해 소자형성층에 수분 등이 침입하지 않도록, 미리 제2 및 제3 시트재에, 산화규소(SiOx), 질 화규소(SiNx), 산화질화규소(SiOxNy)(x>y), 질화산화규소(SiNxOy)(x>y)의 막을 코트하는 것이 바람직하다.
또한 제2 시트재(842), 제3 시트재(843)로서, 정전기 등을 방지하는 처리를 한 필름(이하, 대전 방지 필름이라고 한다)을 사용할 수도 있다. 대전 방지 필름으로는, 대전 방지용 재료를 수지 내에 분산시킨 필름, 및 대전 방지용 재료가 부착된 필름 등을 들 수 있다. 대전 방지용 재료가 설치된 필름으로는, 한쪽 면에 대전 방지용 재료를 설치한 필름으로 해도 되고, 양면에 대전 방지용 재료를 설치한 필름으로 해도 된다. 또한, 한쪽 면에 대전 방지용 재료가 설치된 필름은, 대전 방지용 재료가 설치된 면이 필름의 내측이 되도록 소자형성층에 부착해도 되고, 필름의 외측이 되도록 부착해도 된다. 또한, 대전 방지용 재료는 필름의 전체 면에 설치해도 되고, 일부에 설치해도 된다. 여기에서의 대전 방지용 재료로는, 금속, 인듐과 주석산화물(ITO), 양성 계면활성제나 양이온성 계면활성제나 비이온성 계면활성제 등의 계면활성제를 사용할 수 있다. 또한 그 밖에도 대전 방지재료로서, 측쇄에 카르복실기 및 4급 암모늄 염기를 가지는 가교성 혼성 중합체 고분자를 포함한 수지재료 등을 사용할 수 있다. 이들 재료는 필름에 붙이거나, 이겨서 필름 내에 넣거나, 도포함으로써 대전 방지 필름으로 사용할 수 있다. 대전 방지 필름으로 소자형성층을 밀봉함으로써, 상품으로 취급할 때에, 외부로부터의 정전기 등에 의해 반도체소자에 악영향이 미치는 것을 억제할 수 있다.
그 후에 인접하는 소자형성층(802) 사이에 있는 제2 시트재(842)와 제3 시트재(843)를 선택적으로 다이싱, 스크라이빙, 레이저 커트법에 의해 절단한다. 이로 써, 시트재로 밀봉된 반도체장치가 완성된다.
또한, 본 실시예에서는, 제1 시트재(841)로는 제2 시트재(842) 및 제3 시트재(843)보다 접착력이 약한 시트재를 사용한다. 이는, 기판(800)으로부터 소자형성층(802)을 박리할 때에, 접착력이 강한 시트재를 사용하면 기판(800)에 시트재가 접착했을 때에, 기판(800)을 박리하기 곤란해지기 때문이다. 본 실시예에서는, 소자형성층(802)을 유연성 기판 위에 설치하기 위해, 2회의 박리공정을 실행한다.
유리 기판 위에 소자형성층(802)을 형성하는 경우, 실리콘 기판으로부터 형성되는 경우와 비교해서 모체 기판 형상에 제약이 없다. 따라서, 생산성을 높일 수 있고, 대량생산이 가능하다. 또한 상기 프로세스에 있어서, 박리된 기판은 재이용할 수 있어, 저비용화를 달성할 수 있다. 예를 들면, 석영기판은 평탄성이 뛰어나, 고내열성인 등의 이점을 가지지만, 원가가 높은 문제가 있었다. 그러나, 기판을 재이용함으로써, 유리 기판보다 원가가 높은 석영기판을 사용한 경우에도, 저비용화를 달성할 수 있다.
또한, 본 실시예는, 상기의 실시예와 자유롭게 조합할 수 있다.
(실시예 6)
본 실시예 6에서는, 래미네이트 장치를 사용해서 기판 위에 설치된 반도체장치에 박리?밀봉하는 경우에 관해서 도면을 참조하여 설명한다. 여기에서는, 일례로서, 유리 등의 강성을 가지는 기판 위에 설치된 반도체장치를 기판으로부터 박리하고, 그 후 유연성을 가지는 필름으로 밀봉할 경우에 관해서 나타낸다. 그 모식도를 도 12a 및 12b를 참조하여 설명한다. 도 12a는 반도체장치의 제조 공정을 나타 내고, 도 12b은 각 공정에 있어서의 반도체장치를 구성하는 모식도를 나타낸다.
본 실시예에 나타내는 래미네이트 장치는, 소자형성층(802) 및 안테나용 기판(830)이 설치된 기판(800)을 반송하는 반송 수단(870)과, 적어도 한쪽 면에 점착층을 가지는 제1 시트재(861)와, 그 소자형성층(802) 및 안테나용 기판(830)을 밀봉하는 제2 시트재(862), 제3 시트재(863)로 구성된다. 또한 래미네이트 장치에는 기판(800)으로부터 소자형성층(802) 및 안테나용 기판(830)을 박리하는 제1 박리수단(871), 제1 시트재(861)로부터 소자형성층(802) 및 안테나용 기판(830)을 박리하는 제2 박리수단(872), 소자형성층(802) 및 안테나용 기판(830)을 밀봉하는 밀봉수단(873) 등이 설치된다. 또한, 이들 구성은 모두 형성해도 되고, 몇 개의 구성을 조합해서 형성해도 된다. 이하에 전체의 흐름에 관하여 설명한다.
반송 수단(870)에 의해 기판(800) 위에 설치된 소자형성층(802)이 반송된다. 반송되어 온 소자형성층(802)은, 제1 박리수단(871)을 향해 반송된다.
다음으로, 롤러를 구비한 제1 박리수단(871)에 의해, 안테나용 기판(830)의 표면에 제1 시트재(861)를 접착시키고, 기판(800)으로부터 소자형성층(802) 및 안테나용 기판(830)을 박리한다. 그 후에 박리된 소자형성층(802) 및 안테나용 기판(830)은, 제1 시트재(861)에 접착되어서 제2 박리수단(872)을 향해 이송된다.
다음으로, 롤러를 구비한 제2 박리수단(872)에 의해, 소자형성층(802)의 표면에 제2 시트재(862)를 접착시키고, 제1 시트재(861)로부터 소자형성층(802) 및 안테나용 기판(830)을 박리한다. 이때, 가압처리와 가열처리 중 한쪽 또는 두 처리를 모두 행하는 것이 바람직하다. 그 후에 박리된 소자형성층(802) 및 안테나용 기 판(830)은, 제2 시트재(862)에 접착되어서 밀봉수단(873)을 향해 이송된다.
계속해서, 밀봉수단(873)을 이용하여, 안테나용 기판(830)의 표면에 제3 시트재(863)를 접착시켜서, 소자형성층(802) 및 안테나용 기판(830)을 제2 시트재(862)와 제3 시트재(863)로 밀봉한다. 밀봉수단(873)에서는, 제3 시트재(863)를 안테나용 기판의 표면에 접착하고 소자형성층(802)과 안테나용 기판(830)을 제2 및 제3 시트재로 개재하면서, 가압처리와 가열처리 중 한쪽 또는 두 처리를 모두 행한다.
반송 수단(870)은, 소자형성층(802)이 설치된 기판(800)을 반송하는 것이며, 기판(800)을 반송할 수 있으면 어떤 구성으로 해도 되는데, 예를 들면, 벨트 컨베이어, 복수의 롤러 또는 로봇 암 등을 사용할 수 있다. 로봇 암은, 기판(800)을 그대로 반송하거나, 기판(800)이 설치된 스테이지를 반송한다.
제1 시트재(861)는, 유연성 필름으로 형성된다. 제1 시트재(861)는 적어도 한쪽 면에 점착성을 가진다. 구체적으로는, 폴리에스테르 등의 기본재료로서 사용하는 베이스 필름 위에 점착제가 부착된다. 점착제로는, 아크릴수지 등을 포함한 수지재료 또는 합성 고무 재료로 이루어지는 재료를 사용할 수 있다. 또한 제1 시트재(861)에는 접착력이 약한 필름(접착력이, 바람직하게는 0.01N～1.0N, 더 바람직하게는 0.05N～0.5N)을 사용하는 것이 바람직하다. 이는, 기판 위에 설치된 소자형성층을 제1 시트재에 접착한 후에, 제1 시트재를 소자형성층으로부터 분리하고, 제2 시트재에 소자형성부를 접착시키기 위해서다. 접착제의 두께는, 1μm～100μm, 바람직하게는 1μm～30μm로 할 수 있다. 또한 베이스 필름으로는, 폴리에스테르 등의 필름을 사용해서 10μm～1mm로 형성하면 가공시에 취급하기 쉬워지기므로 바람직하다.
제2 시트재(862)와 제3 시트재(863)는, 유연성 필름으로 이루어지고, 예를 들면, 래미네이트 필름이나 섬유질 재료로 이루어진 종이 등에 해당한다. 래미네이트 필름은, 래미네이트 처리에 사용되는 필름 전반을 가리키고, 폴리프로필렌, 폴리스티렌, 폴리에스테르, 비닐, 폴리불화비닐, 염화비닐, 메타크릴산메틸, 나일론, 폴리카보네이트 등의 재료로 이루어지고, 그 표면에 엠보싱 가공 등의 가공 처리가 이루어져도 된다.
또한 본 실시예에서는, 핫 멜트 접착제를 사용해서 소자형성층의 밀봉을 행하는 것이 바람직하다. 핫 멜트 접착제는, 물이나 용제를 포함하지 않고, 실온에서는 고체이며 비휘발성 열가소성 재료로 이루어지고, 용융 상태로 도포하여 냉각함으로써 물체들을 접착하는 화학물질이다. 또한 핫 멜트 접착제는 짧은 접착 시간, 무공해, 안전성, 위생성, 에너지 절약, 저비용의 이점을 가진다.
핫 멜트 접착제는 상온에서 고체이기 때문에, 미리 필름 형태, 섬유 형태로 가공한 것, 또는 폴리에스테르 등의 베이스 필름 위에 미리 접착층을 형성해서 필름 형태로 한 것을 사용할 수 있다. 여기에서는, 폴리에틸렌 테레프탈레이트로 이루어진 베이스 필름 위에 핫 멜트 필름을 형성한 시트재를 사용한다. 핫 멜트 필름은, 베이스 필름보다 연화점이 낮은 수지로 이루어지고, 가열함으로써 핫 멜트 필름만이 용융되어 고무 형태로 되어 접착되고, 냉각되면 경화된다. 또한 핫 멜트 필름으로서, 예를 들면, 에틸렌?아세트산 비닐 혼성중합체(EVA)계, 폴리에스테르계, 폴리아미드계, 열가소성 엘라스토머계, 폴리올레핀계 등을 주성분으로 한 필름을 사용할 수 있다. 또한 밀봉 후에 시트재를 통해 소자형성층에 수분 등이 침입하지 않도록, 미리 제2 및 제3 시트재에, 산화규소(SiOx), 질화규소(SiNx), 산화질화규소(SiOxNy)(x>y), 질화산화규소(SiNxOy)(x>y) 등의 막을 코트하는 것이 바람직하다.
도 12a 및 12b에 나타낸 바와 같이, 래미네이트 장치를 사용해서 일련의 공정을 연속해서 행함으로써, 효율적으로 박리?밀봉의 처리를 행할 수 있다.
또한, 본 실시예는, 상기 실시예와 자유롭게 조합해서 행할 수 있다.
(실시예 7)
본 실시예 7에서는, 상기 실시예에서 나타낸 안테나를 구비한 반도체장치를 무선칩으로 사용한 경우에 관해서 도 13a 및 13b를 참조하여 서술한다.
본 실시예에 나타내는 무선칩에는, 소자형성층(920), 안테나(921), 기판(922) 및 커버재(923)가 포함된다. 소자형성층(920) 및 안테나는 기판(922)과 커버재(923) 사이에 개재되어 설치되어 있다. 안테나(921)는 소자형성층(920)에 전기적으로 접속되어 있다(도 13a).
도 13b에, 도 13a에 나타낸 무선칩의, 기능적인 구성의 일례를 블럭도로 나타낸다.
도 13b에 있어서, 소자형성층(920)에는, 복조 회로(909), 변조 회로(904), 정류회로(905), 마이크로프로세서(906), 메모리(907), 부하 변조를 안테나(921)에 인가하기 위한 스위치(908)가 포함된다. 안테나(921)는 소자형성층(920)에 전기적 으로 접속되고, 안테나(921)의 양 단자 사이에 용량(903)이 설치된다. 메모리(907)는 1개로 한정되지 않고, 복수 개도 가능하다. SRAM, 플래시 메모리, ROM 또는 FeRAM 등을 사용할 수 있다.
리더/라이터로부터 전파로서 보내 온 신호는, 안테나(921)에서 전자유도에 의해 교류의 전기신호로 변환된다. 복조 회로(909)에서는 그 교류의 전기신호를 복조하고, 후단의 마이크로프로세서(906)에 송신한다. 정류회로(905)에서는, 교류의 전기신호를 이용해서 전원전압을 생성하고, 후단의 마이크로프로세서(906)에 공급한다. 마이크로프로세서(906)에서는, 입력된 신호에 따라 각종 연산 처리를 행한다. 메모리(907)에는 마이크로프로세서(906)에서 사용되는 프로그램, 데이터 등이 기억되어 있다. 또한, 메모리(907)는 연산 처리시의 작업 에어리어로도 사용할 수 있다.
마이크로프로세서(906)로부터 변조 회로(904)에 데이터가 보내지면, 변조 회로(904)는 스위치(908)를 제어하고, 상기 데이터에 따라 안테나(921)에 부하 변조를 가할 수 있다. 리더/라이터는, 안테나(921)에 가해진 부하 변조를 전파로 받음으로써 결과적으로 마이크로프로세서(906)로부터의 데이터를 판독할 수 있다.
또한, 무선칩은, 반드시 마이크로프로세서(906)를 가지지 않아도 된다. 또한, 신호의 전송 방식은, 도 13b에 나타낸 바와 같은 전자결합방식에 한정되지 않고, 전자유도방식, 마이크로파방식이나 그 외의 전송 방식을 사용해도 된다. 또한 무선칩은, 소자형성층에의 전원전압의 공급을 전원(배터리)을 탑재하지 않고 전파에 의해 행하는 패시브형을 이용해도 되고, 소자형성층에의 전원전압의 공급을 안 테나 대신에 전원(배터리)을 탑재시켜서 행하는 액티브형을 이용해도 되고, 전파와 전원에 의해 전원전압을 공급해도 된다.
이렇게, 무선칩은, 비접촉으로 통신을 행한다는 점, 복수 독해가 가능하다는 점, 데이터를 기록할 수 있다는 점, 여러 가지 형상으로 가공할 수 있다는 점, 선택하는 주파수에 따라서는, 지향성이 넓고, 인식 범위가 넓다는 점 등의 이점을 가진다. 무선칩은, 비접촉에 의한 무선통신으로 사람이나 물건의 개개의 정보를 식별할 수 있는 IC태그, 라벨 가공을 실행해서 목표물에 부착할 수 있는 라벨, 이벤트나 어뮤즈먼트용 리스트 밴드 등에 적용할 수 있다. 또한 무선칩을 수지재료에 의해 성형가공해도 되고, 무선통신을 저해하는 금속에 직접 고정해도 된다. 또한, 무선칩은, 입퇴실 관리 시스템이나 정산 시스템 등의, 시스템 운용에 활용할 수 있다.
다음으로, 전술한 무선칩을 실제로 사용할 때의 일례에 관하여 설명한다. 표시부(321)를 포함한 휴대 단말의 측면에는, 리더/라이터(320)가 설치되고, 물품(322)의 측면에는 무선칩(323)이 설치된다(도 14a). 물품(322)에 포함된 무선칩(323)에 리더/라이터(320)를 대면, 표시부(321)에 물품 원재료나 원산지, 각 생산 공정의 검사 결과나 유통 과정의 이력 등, 및 상품의 설명 등의 상품에 관한 정보가 표시된다. 또한 상품(326)을 벨트 컨베이어에 의해 반송할 때에, 리더/라이터(324)와, 상품(326)에 설치된 무선칩(325)을 사용하여, 상기 상품(326)의 검품을 행할 수 있다(도 14b). 이렇게, 시스템에 무선칩을 활용함으로써 정보의 취득을 간단하게 행할 수 있고, 고기능화와 고부가가치화를 실현한다.
이렇게 안테나를 구비한 반도체장치는, 외부정보와의 교환이 가능하므로, 무선 메모리나 무선 프로세서로서 이용할 수 있다.
또한, 본 실시예는, 상기 실시예와 자유롭게 조합해서 행할 수 있다.
(실시예 8)
본 실시예 8에서는, 상기 실시예에 나타낸 안테나를 구비한 반도체장치를 무선칩으로 이용한 경우의 용도에 관해서 설명한다. 무선칩은, 예를 들면, 지폐, 동전, 유가 증권, 무기명 채권류, 증서류(운전면허증이나 주민등록증 등, 도 16a), 포장용 용기류(포장지나 보틀 등, 도 16b), DVD소프트나 CD나 비디오 테이프 등의 기록 매체(도 16c), 차나 모터사이클이나 자전거 등의 탈것류(도 16d), 가방이나 안경 등의 소지품(도 16e), 식품류, 의류, 생활용품류, 전자기기 등에 설치해서 사용할 수 있다. 전자기기는, 액정표시장치, EL표시장치, 텔레비전 장치(간단히 텔레비전 또는 텔레비전 수상기라고도 부른다) 및 휴대전화기 등을 가리킨다.
또한, 무선칩은, 물품의 표면에 부착하거나, 물품에 매립해서 물품에 고정할 수 있다. 예를 들면, 책이라면 종이에 매립하거나, 유기수지로 이루어진 패키지라면 그 유기수지에 매립하면 된다. 지폐, 동전, 유가 증권류, 무기명 채권류, 증서류 등에 무선칩을 설치함으로써, 위조를 방지할 수 있다. 또한 포장용 용기류, 기록 매체, 소지품, 식품류, 의류, 생활 용품류, 전자기기 등에 무선칩을 설치함으로써, 검품 시스템이나 렌탈점의 시스템 등의 효율화를 꾀할 수 있다. 또한, 탈것류에 무선칩을 설치함으로써, 위조나 도난을 방지할 수 있다. 또한 동물 등의 생물에 매립함으로써, 개개의 생물의 식별을 용이하게 행할 수 있다. 예를 들면, 가축 등 의 생물에 무선 태그를 매립함으로써, 태어난 해나 성별 또는 종류 등을 용이하게 식별할 수 있다.
이상과 같이, 본 발명의 반도체장치는 다양한 종류의 물품(생물을 포함한다)에 설치해서 사용할 수 있다. 또한, 본 실시예는, 상기 실시예와 자유롭게 조합해서 행할 수 있다.
본 발명에 의해, 베이스 필름에 대한 도전체의 접착강도가 큰 안테나 및 그 안테나를 구비한 반도체장치를 얻을 수 있어, 베이스 필름으로부터 도전체가 박리하는 것을 방지할 수 있다. 또한 베이스 필름에 도전체를 매립하므로, 안테나를 피접착체에 부착할 때에, 안테나의 구조로 인한 피접착체에 대한 데미지를 경감할 수 있다.
[부호의 설명]
750: 기판 751: 안테나
752: 소자형성층 753: 베이스 필름
754: 도전체 755: 밀착 부분
100: 베이스 필름 101: 주형
102: 오목부 103: 도전체 시트
104: 도전체 105: 돌출부
106: 오목부 107: 형성부
120: 프레스 수단 121: 프레스부
122: 커팅부 123: 커팅부
124: 도전체 시트 125: 도전체
300: 베이스 필름 301: 오목부
1001: 레이저 직접 묘화장치 1002: PC
1003: 레이저발진기 1004: 전원
1005: 광학계 1006: 음향광학변조기
1007: 광학계 1009: 이동 기구
1010: D/A변환부 1011: 드라이버
1012: 드라이버 1013: 오토 포커스 기구
400: 베이스 필름 401: 도전체
402: 액적토출장치 700: 기판
701: 소자형성층 702: 베이스 필름
703: 도전체 704: 도전체
706: 접속 단자 800: 기판
801: 박리층 802: 소자형성층
803: 제1 절연막 804: 제2 절연막
805: 제3 절연막 806: 반도체막
807: 게이트 절연막 808: 게이트 전극
809: 층간 절연막 810: 배선
811: 절연막 815: 홈
820: n채널형 TFT 821: p채널형 TFT
830: 안테나용 기판 830a: 도전체
830b: 베이스 필름 831: 도전체
832: 이방성 도전체 833: 접속 단자
834: 도전체 835: 개구부
841: 제1 시트재 842: 제2 시트재
843: 제3 시트재 861: 제1 시트재
862: 제2 시트재 863: 제3 시트재
870: 반송 수단 871: 제1 박리수단
872: 제2 박리수단 873: 밀봉수단
920: 소자형성층 921: 안테나
922: 기판 923: 커버재
903: 용량 904: 변조 회로
905: 정류회로 906: 마이크로프로세서
907: 메모리 908: 스위치
909: 복조 회로 320: 리더/라이터
321: 표시부` 322: 물품
323: 무선칩 324: 리더/라이터
325: 무선칩 326: 상품

Claims (24)

  1. 기판 위의 소자형성층과,
    상기 소자형성층 위의 안테나와,
    상기 안테나 위의 오목부를 갖는 필름을 구비한 반도체장치로서,
    상기 안테나의 적어도 일부분이 상기 소자 형성층과 중첩하고,
    상기 소자형성층과 상기 안테나는 서로 전기적으로 접속되고,
    상기 안테나의 적어도 일부분이 상기 필름의 상기 오목부에 매립된
    반도체 장치.
  2. 삭제
  3. 삭제
  4. 기판 위의 소자형성층과,
    상기 소자형성층 위의 이방성 도전 필름과,
    상기 이방성 도전 필름 위의 안테나와,
    상기 안테나 위의 오목부를 갖는 필름을 구비한 반도체장치로서,
    상기 안테나의 적어도 일부분이 상기 소자형성층과 중첩하고,
    상기 소자형성층과 상기 안테나는 상기 이방성 도전 필름을 통해 서로 전기적으로 접속되고,
    상기 안테나의 적어도 일부분이 상기 필름의 오목부에 매립된 반도체장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1항 또는 제 4항에 있어서,
    상기 소자형성층과 상기 안테나가 접속 단자를 통해 전기적으로 접속된 반도체장치.
  9. 제 1항 또는 제 4항에 있어서,
    상기 기판은 유연성 기판인 반도체장치.
  10. 필름에 오목부를 형성하는 단계와,
    상기 필름의 오목부에 도전체를 공급하여 안테나를 형성하는 단계와,
    상기 안테나의 적어도 일부분과 기판 위에 형성된 소자형성층이 중첩하도록상기 안테나와 상기 소자형성층을 전기적으로 접속하는 단계를 포함하는 반도체장치의 제조 방법.
  11. 삭제
  12. 필름에 오목부를 형성하는 단계와,
    상기 필름의 표면 및 오목부에 도전체 시트를 접착하고, 상기 필름의 오목부에 공급된 상기 도전체 시트를 남겨서 안테나를 형성하도록 상기 도전체 시트를 선택적으로 에칭하는 단계와,
    상기 안테나의 적어도 일부분과 기판 위에 형성된 소자형성층이 중첩하도록상기 안테나와 상기 소자형성층을 전기적으로 접속하는 단계를 포함하는 반도체장치의 제조 방법.
  13. 삭제
  14. 필름에 오목부를 형성하는 단계와,
    상기 오목부에 도전체를 공급하도록 도전성을 가지는 조성물을 선택적으로 토출해서 안테나를 형성하는 단계와,
    상기 안테나의 적어도 일부분과 기판 위에 형성된 소자형성층이 중첩하도록상기 안테나와 상기 소자형성층을 전기적으로 접속하는 단계를 포함하는 반도체장치의 제조 방법.
  15. 삭제
  16. 필름에 도전체 시트를 접착하는 단계와,
    상기 필름과 상기 도전체 시트에 주형을 프레스해서 오목부를 형성하는 단계와,
    상기 필름의 오목부에 공급된 상기 도전체 시트를 남겨서 안테나를 형성하도록 상기 도전체 시트를 선택적으로 에칭하는 단계와,
    상기 안테나와 기판 위에 형성된 소자형성층을 전기적으로 접속하는 단계를 포함하는 반도체장치의 제조 방법.
  17. 삭제
  18. 필름에 도전체 시트를 접착하는 단계와,
    상기 필름과 상기 도전체 시트에 주형을 프레스해서 오목부를 형성하는 단계와,
    상기 필름의 오목부에 공급된 도전체 시트를 남겨서 안테나를 형성하도록 상기 도전체 시트를 물리적 수단을 이용해서 상기 필름으로부터 선택적으로 박리하는 단계와,
    상기 안테나와 기판 위에 형성된 소자형성층을 전기적으로 접속하는 단계를 포함하는 반도체장치의 제조 방법.
  19. 삭제
  20. 필름에 도전체 시트를 접착하는 단계와,
    상기 도전체 시트를 선택적으로 절단하는 단계와,
    상기 절단된 도전체 시트와 상기 도전체 시트의 아래에 위치하는 상기 필름에 주형을 프레스해서 오목부를 형성하는 단계와,
    상기 필름의 오목부에 공급된 상기 도전체 시트를 남겨서 안테나를 형성하도록 상기 도전체 시트를 선택적으로 에칭하는 단계와,
    상기 안테나와 기판 위에 형성된 소자형성층을 전기적으로 접속하는 단계를 포함하는 반도체장치의 제조 방법.
  21. 삭제
  22. 필름에 도전체 시트를 접착하는 단계와,
    상기 도전체 시트를 선택적으로 절단하는 단계와,
    상기 절단된 도전체 시트와 상기 도전체 시트의 아래에 위치하는 상기 필름에 주형을 프레스해서 오목부를 형성하는 단계와,
    상기 필름의 오목부에 공급된 상기 도전체 시트를 남겨서 안테나를 형성하도록 상기 도전체 시트를 물리적 수단을 이용해서 상기 필름으로부터 선택적으로 박리하는 단계와,
    상기 안테나와 기판 위에 형성된 소자형성층을 전기적으로 접속하는 단계를 포함하는 반도체장치의 제조 방법.
  23. 제10항, 제12항, 제14항, 제 16항, 제 18항, 제 20항 또는 제 22항 중 어느 한 항에 있어서,
    상기 소자형성층과 상기 안테나가 접속 단자를 통해 전기적으로 접속되는 반도체장치의 제조 방법.
  24. 삭제
KR1020077010497A 2004-10-19 2005-10-18 안테나를 구비한 반도체장치 및 그 제조 방법 KR101176027B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004304856 2004-10-19
JPJP-P-2004-00304856 2004-10-19
PCT/JP2005/019448 WO2006043685A1 (en) 2004-10-19 2005-10-18 Semiconductor device having antenna and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20070084093A KR20070084093A (ko) 2007-08-24
KR101176027B1 true KR101176027B1 (ko) 2012-08-24

Family

ID=36203093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077010497A KR101176027B1 (ko) 2004-10-19 2005-10-18 안테나를 구비한 반도체장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8178958B2 (ko)
KR (1) KR101176027B1 (ko)
WO (1) WO2006043685A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101223655B1 (ko) 2012-10-09 2013-01-17 박준호 내장형 안테나 제조방법 및 그 제조방법에 의해 제조된 내장형 안테나

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749054B2 (en) * 2010-06-24 2014-06-10 L. Pierre de Rochemont Semiconductor carrier with vertical power FET module
WO2006057417A1 (en) * 2004-11-26 2006-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN101111938B (zh) * 2005-01-28 2010-08-11 株式会社半导体能源研究所 半导体器件和制造它的方法
US7485511B2 (en) 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
US8405561B2 (en) 2007-02-01 2013-03-26 Si2 Technologies, Inc. Arbitrarily-shaped multifunctional structures and method of making
US7681301B2 (en) * 2007-03-07 2010-03-23 James Neil Rodgers RFID silicon antenna
EP2019425A1 (en) 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
ITTO20080355A1 (it) * 2008-05-13 2009-11-14 N & W Innovative Solutions S R L Apparecchio lettore di chiavi e/o tessere di memoria per distributori automatici
KR101127101B1 (ko) 2009-02-10 2012-03-23 제일모직주식회사 기구물 일체형 루프 안테나 및 그 제조방법
US20110065975A1 (en) * 2009-09-14 2011-03-17 Life Matrix (HK) Ltd. Matrix applicator device and producing method thereof
US8528827B2 (en) 2010-06-18 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Antenna, semiconductor device, and method of manufacturing antenna
AU2014323434B2 (en) * 2013-09-23 2017-07-13 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
KR101634565B1 (ko) * 2014-04-30 2016-06-29 광주과학기술원 저항성 패드를 이용한 저항성 안테나 장치 및 그 제조 방법
KR101641641B1 (ko) * 2014-12-29 2016-07-22 주식회사 이랜텍 안테나 패턴이 형성되는 이동통신장치의 하우징 제조방법
CN106057662A (zh) * 2016-06-03 2016-10-26 杭州潮盛科技有限公司 射频标签及其制作工艺
KR101808605B1 (ko) * 2016-12-22 2018-01-18 김재범 전파 전달이 가능하거나 방열특성을 가지는 전도층이 코팅된 비전도성 프레임
CN108241877A (zh) * 2016-12-26 2018-07-03 航天信息股份有限公司 无源超声波标签及超声波信号处理方法
KR102612304B1 (ko) * 2019-01-11 2023-12-12 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 안테나 모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113146A (ja) * 1998-10-08 2000-04-21 Hitachi Chem Co Ltd 非接触式ｉｃカード
JP2001312709A (ja) * 2000-04-28 2001-11-09 Oji Paper Co Ltd Ｉｃ実装体
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4614837A (en) * 1985-04-03 1986-09-30 Allied Corporation Method for placing electrically conductive paths on a substrate
US5234717A (en) * 1990-06-14 1993-08-10 Nippon Sheet Glass Co., Ltd. Process for producing a minute-patterned substrate
JPH0580530A (ja) * 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
KR100732648B1 (ko) * 2000-02-22 2007-06-28 도레이엔지니어링가부시키가이샤 비접촉 아이디 카드 및 그의 제조방법
JP4495295B2 (ja) 2000-03-15 2010-06-30 株式会社日立製作所 有価証券類の不正利用防止方法および有価証券類の不正利用防止システム
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
US6940460B2 (en) * 2000-08-28 2005-09-06 In4Tel Ltd. Apparatus and method for enhancing low-frequency operation of mobile communication antennas
US6870516B2 (en) 2001-02-16 2005-03-22 Integral Technologies, Inc. Low cost antennas using conductive plastics or conductive composites
US6741221B2 (en) 2001-02-15 2004-05-25 Integral Technologies, Inc. Low cost antennas using conductive plastics or conductive composites
US6932896B2 (en) * 2001-03-30 2005-08-23 Nutool, Inc. Method and apparatus for avoiding particle accumulation in electrodeposition
US6973709B2 (en) * 2001-04-19 2005-12-13 Chunghwa Picture Tubes Method of manufacturing printed-on-display antenna for wireless device
KR100456064B1 (ko) * 2001-07-06 2004-11-08 한국과학기술원 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP3931330B2 (ja) * 2001-09-14 2007-06-13 ソニー株式会社 熱プレス用プレートおよびカード製造装置
DE10200569A1 (de) * 2001-10-12 2003-05-08 Multitape Gmbh Chipkarte und Herstellungsverfahren
JP2003196885A (ja) * 2001-12-27 2003-07-11 Tdk Corp 多層光記録媒体および多層光記録媒体の製造方法
JP2003223906A (ja) * 2002-01-30 2003-08-08 Aisin Seiki Co Ltd 導電性部材の製造方法および燃料電池用セパレータの製造方法
US6849936B1 (en) * 2002-09-25 2005-02-01 Lsi Logic Corporation System and method for using film deposition techniques to provide an antenna within an integrated circuit package
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
US7768405B2 (en) 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
CN100502018C (zh) 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
JP4836465B2 (ja) 2004-02-06 2011-12-14 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
CN100565900C (zh) * 2004-12-03 2009-12-02 株式会社半导体能源研究所 半导体器件
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000113146A (ja) * 1998-10-08 2000-04-21 Hitachi Chem Co Ltd 非接触式ｉｃカード
JP2001312709A (ja) * 2000-04-28 2001-11-09 Oji Paper Co Ltd Ｉｃ実装体
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101223655B1 (ko) 2012-10-09 2013-01-17 박준호 내장형 안테나 제조방법 및 그 제조방법에 의해 제조된 내장형 안테나

Also Published As

Publication number Publication date
WO2006043685A1 (en) 2006-04-27
KR20070084093A (ko) 2007-08-24
US20120241924A1 (en) 2012-09-27
US8178958B2 (en) 2012-05-15
US20080036680A1 (en) 2008-02-14
US9559129B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
KR101176027B1 (ko) 안테나를 구비한 반도체장치 및 그 제조 방법
US9941115B2 (en) Method for manufacturing semiconductor device
US9728631B2 (en) Semiconductor device and method for manufacturing the same
TWI413152B (zh) 半導體裝置製造方法
JP5063770B2 (ja) 半導体装置の作製方法、及び半導体装置
KR101223197B1 (ko) 반도체장치 및 그의 제조방법
KR101254277B1 (ko) 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
JP4749074B2 (ja) Ｉｃチップの作製方法及び装置
JP5041686B2 (ja) 薄膜集積回路の剥離方法および半導体装置の作製方法
JP4836465B2 (ja) 薄膜集積回路の作製方法及び薄膜集積回路用素子基板
KR20060135773A (ko) 박막 집적회로의 제조방법 및 소자 기판
CN100576480C (zh) 半导体器件的制造方法
JP5030388B2 (ja) 薄膜集積回路の作製方法
JP5100012B2 (ja) 半導体装置及びその作製方法
JP5108381B2 (ja) 貼りあわせ方法、貼りあわせ装置、半導体装置の作製方法及び半導体装置の製造装置
JP4789580B2 (ja) アンテナおよびその作製方法並びに当該アンテナを備えた半導体装置およびその作製方法
JP4841807B2 (ja) 薄膜集積回路及び薄型半導体装置
JP4671681B2 (ja) 半導体装置及びその作製方法
JP5127176B2 (ja) 半導体装置の作製方法
JP2006279031A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 8