JP4697156B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP4697156B2
JP4697156B2 JP2007049447A JP2007049447A JP4697156B2 JP 4697156 B2 JP4697156 B2 JP 4697156B2 JP 2007049447 A JP2007049447 A JP 2007049447A JP 2007049447 A JP2007049447 A JP 2007049447A JP 4697156 B2 JP4697156 B2 JP 4697156B2
Authority
JP
Japan
Prior art keywords
circuit board
conductive material
material layer
mold
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007049447A
Other languages
English (en)
Other versions
JP2008218459A (ja
Inventor
博 柳本
毅 別所
秀美 縄舟
謙祐 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007049447A priority Critical patent/JP4697156B2/ja
Priority to DE112008000485T priority patent/DE112008000485T5/de
Priority to KR1020097020018A priority patent/KR101038351B1/ko
Priority to PCT/JP2008/053900 priority patent/WO2008105561A1/ja
Priority to US12/525,967 priority patent/US8261437B2/en
Priority to CN2008800021725A priority patent/CN101578928B/zh
Publication of JP2008218459A publication Critical patent/JP2008218459A/ja
Application granted granted Critical
Publication of JP4697156B2 publication Critical patent/JP4697156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、回路基板およびその製造方法に関し、特に樹脂材料等で形成される薄膜状の基板の表面に所望のパターンに沿って金属配線が形成されている回路基板およびその製造方法に関する。
薄膜状をなす樹脂基板の表面に微細な回路パターンを形成する方法として、真空蒸着法やスパッタリング法などのドライプロセスが知られている。また、例えばポリイミド樹脂である基板の表面全体を銅箔のような金属膜で被覆して金属被覆材を作製し、フォトリソグラフ法などにより不必要な部位の金属膜をエッチング処理して除去するサブトラクティブ法も広く採用されている。しかし、サブトラクティブ法では30μm程度以下の幅を有する微細配線を形成することは困難であり、次世代高密度回線基板の製造に向けて更なる技術革新が求められている。
それに答えるものとして、特許文献1にはポリイミドフィルムに対する金属配線の形成方法が記載されている。そこにおいて、ポリイミドフィルムの選択された部位にポリイミドを溶解可能な薬液を描画装置等で付与することで、選択的にエッチングをして、凹部を形成する。その際、残存するポリイミド表面が改質され、金属イオンが吸着可能となる。その後、金属イオン含有溶液と前記ポリイミドが接触することで、前記改質部のみに金属イオンが吸着する。その後、金属イオン還元剤と接触させることで、金属(酸化物)ナノ粒子集合体が、前記エッチングにより形成されたポリイミド凹部に析出する。最後に無電解もしくは電解めっき処理を施すことで、凹部に金属膜が析出し、微細な回路が形成される。この方法によれば、従来のサブトラクティブ法よりも微細な配線を安価に製造できると記載されている。
特開2005−29735号公報
上記した方法では、基板であるポリイミドフィルムの表面を、薬液を用いたエッチングにより配線用の凹部を形成しており、エッチングは等方性となる。そのために、必要とされる配線の膜厚が10μm以下のような薄いものの場合には微細な回路パターンを形成できると期待できるが、膜厚の厚い配線が必要なときには、必然的に凹部の幅も大きくなり、結果として配線の微細化、高密度が困難となる。また、アスペクト比1以上の配線を形成することは困難であり、このことも配線の微細化を阻害する要因となる。さらに、ポリイミドフィルムに逐次的に薬液を付与するため、処理工数が多くなり、コストが高くなるのを避けられない。
本発明は、上記のような事情に鑑みてなされたものであり、より簡単な工程でもって、より微細化した回路パターンを持つ回路基板を製造することのできる新たな製造方法を提供することを課題とする。またその製造方法で得られる新たな回路基板を提供することを課題とする。
本発明による、基板表面に所望の金属配線を備えた回路基板を製造する方法は、回路パターンに応じた凸部を表面に有する鋳型を用い、該鋳型の前記凸部先端に導電材料層を付与する工程と、前記凸部先端に導電材料層が付与された鋳型を前記基板表面に圧接して前記凸部形状とともに前記導電材料層を基板表面に転写する工程と、および、前記転写された導電材料層をベース材として前記転写された凹部内に金属配線を形成する工程とを少なくとも含むことを特徴とする。
上記の製造方法では、鋳型に形成した凸部の形状がそのまま基板側に転写されるので、任意のアスペクト比(すなわち、幅に対する深さの比)を持つ凹部を基板表面に形成することができ、結果として、より高密度に微細化した凹部パターンを基板表面に形成することができる。また、鋳型を基板表面に圧接することによって、基板表面への凸部形状の転写と形成された凹部底面への導電材料層の転写が同時に行われるので、製造プロセスも簡素化できる。さらに、前記圧接により、基板側への導電材料層の転写状態も安定したものとなる。
凹部が形成された基板に対し、凹部底面に転写された導電材料層をベース材として利用して凹部内に金属配線を形成することにより、本発明による回路基板となる。前記のように、基板表面に形成された凹部パターンは高密度に微細化しており、高い配線密度を持つ回路基板が得られる。本発明による回路基板では、高電流が通過する配線箇所では配線形状を高アスペクト比とすることで対処できるので、回路パターンを微細化(高密度化)しても、実装品において絶縁の信頼性が損なわれることはない。
本発明による回路基板の製造方法において、前記導電材料層を形成する素材としては、限定されないが、無機金属粒子と溶剤が混合した金属ペーストまたは有機金属化合物と溶剤が混合したレジネートペーストを用いることができる。金属ペーストは、制限されないが、低抵抗材料である銅ペーストが特に好ましい。その他、銀ペースト、金ペーストあるいはニッケルペースト等も用いることができる。その場合、金属粒子の粒径は数nm〜数百nm程度が好適である。レジネートペーストには、銅レジレート、銀レジネート、金レジネートあるいはニッケルレジネートが挙げられる。金属ペーストの場合、基板への熱圧接による転写を行うことにより、金属粒子の焼結処理が進行して金属膜となり、その一部が基板側に埋め込まれる。それにより、金属膜の基板側への転写も確実に進行する。焼結温度は、基板側の材料により選択されるが、望ましくは、100〜500℃である。
本発明による回路基板の製造方法において、鋳型の素材としては、凸部の成形が可能なことと、基板側へ転写するときの機械的および熱的ストレスに対する耐性を備えることを条件に任意の材料を用い得るが、ガラス、シリコン、石英、ステンレス、樹脂、金属等の材料を好ましくは用いることができる。金属材料には、ニッケル(合金)、ステンレス鋼等が挙げられるが、耐久性と位置精度の観点から、ニッケル(合金)は特に好ましい。
前記鋳型の表面に回路パターンに応じた凸部を形成するには、従来知られたマイクロエッチング法、電鋳法、マイクロコンタクトプリンティング法などの手法で行うことができる。用いる素材に応じて適切な方法を採用する。中でも好ましくはマイクロコンタクトプリンティング法である。このような方法により、例えば30μm以下の幅で凸部(回路)パターンを形成することができる。
鋳型に形成する凸部の幅や高さあるいは凸部間の距離等は、得ようとする回路基板に求められる回路パターンに応じて設定されるが、一例として、凸部の幅は5μm〜300μm程度、高さは5μm〜500μm程度、凸部間の距離は5μm〜300μm程度である。凸部の幅と高さは、すべてが同じであってもよく、一部が異なっていてもよい。
本発明による回路基板の製造方法において、基板の素材は非導電材料であることを条件に任意であり、従来この種の回路基板で採用されている素材を適宜用いることができる。厚さが10μm〜1000μm程度である薄膜状であることはより好ましい。転写の容易性、転写後に形成された凹部の保形等の観点から、特に熱可塑性樹脂または熱硬化性樹脂が好適であり、樹脂としては、ポリプロピレン系樹脂、ポリスチレン系樹脂、ポリエチレン系樹脂、ポリアクリロニトリル、塩化ビニル、ポリカーボネート、ポリエチレンテレフタレート、ポリテトラフルオロエチレン、ポリエーテルエーテルケトン、ポリエチレンナフタレート、ポリイミドの前駆体であるポリアミド酸樹脂等が挙げられる。中でも、高い熱的、機械的、化学的性質を持つポリアミド樹脂は好ましい。
本発明による回路基板の製造方法において、前記転写された導電材料層をベース材に利用し金属配線を形成する工程の具体例として、従来知られた無電解めっき処理または電解めっき処理により前記導電材料層を核として前記凹部に金属膜を析出させる工程を挙げることができる。電解めっき処理を行う場合には、前記転写された導電材料層はシード層として機能する。無電解めっき処理を行う場合には、前記転写された導電材料層はめっき触媒核として機能する。無電解めっきは膜厚の薄い(例えば50μm程度以下)配線を形成するときに、また電解めっきは比較してより厚みのある配線を形成するときに、好適に用いられる。
本発明はさらに上記した製造方法で作られる回路基板の一形態として、基板表面に回路パターンに応じた凹部が形成されており、該凹部底面には導電材料層が形成されており、かつ前記凹部内には、無電解めっき処理または電解めっき処理によって前記導電材料層を核として析出された金属膜による金属配線が形成されていることを特徴とする回路基板をも開示する。
上記の回路基板において、前記金属配線にはアスペクト比が他とは異なる部分が一部に含まれていてもよく、すべてが同じアスペクト比の金属配線であってもよい。アスペトク比が1以上の金属配線が含まれていてもよい。
上記の回路基板において、限定されないが、金属配線の幅は5μm〜300μm程度、高さは5μm〜500μm程度、金属配線間の距離は5μm〜300μm程度である。回路基板は樹脂フィルムが好ましく、その厚さは、限定されないが、10μm〜1000μm程度である。基板の素材および導電材料の素材は、前記製造方法の説明で記載したとおりである。
本発明による回路基板は、信頼性に優れかつ高密度化した実装基板であり、インターポーザやリジッドフレキシブル回路基板などとして、有効に用いることができる。
本発明によれば、より簡単な工程でもって、より微細化した回路パターンを持つ回路基板を製造することができる。
以下、図面を参照しながら、本発明を実施の形態に基づき説明する。なお、本発明の範囲が以下に記載する実施の形態のものに限定されないことは当然である。
(実施の形態1)
図1は本発明による回路基板の製造方法の第1の実施の形態を工程順に示している。図1において、10は鋳型であり、少なくとも一方の面が平坦面とされたニッケル合金板の平坦面側を、従来知られた電鋳処理により、得ようとする回路基板の表面に形成される回路パターンに応じた凸部11を形成した。図1aに示すように鋳型10には、高さの異なる2種類の凸部11aと凸部11bが形成され、凸部11bの1つの凸部11b1は、幅が他の凸部よりも広くなっている。
凸部11a,11bの幅は5μm、凸部11b1の幅は20μm、各凸部間の距離は5μmとし、凸部11aの高さは15μm,凸部11bの高さは5μmとした。
次に、図1bに示すように、得られた鋳型10の前記凸部11の先端に、平均粒径10nmである銅ナノ粒子を主成分とする銅ペーストを3μm程度の厚さに塗りつけて、導電材料層13とした。
次に、図1cに示すように、基台であるガラス平板(不図示)の上に厚さ50μmのポリアミド酸樹脂フィルム20を置き、その表面に対して、上記した凸部11の先端に金属ペーストである導電材料層13を付与された鋳型10をマイクロコンタクトプリンティング装置を用いて、真空環境下で、400℃、20分で加熱圧着した。加熱圧着により、基板20の表面には鋳型10の凸部11が凹部31として転写され、その過程で、銅ペースト中の銅ナノ粒子の焼結が進行し、連続した銅薄膜となって凹部31の底面に転写された。
転写された導電材料層(銅薄膜)13は、圧接によりその一部が基板20側に埋め込まれた状態となっていた。また、真空環境下で行うことにより、銅ペーストからの溶媒の脱離が促進された。
常温常圧にした後、鋳型10を取り外した。それにより、図1dに示すように、表面に凹部31が形成され、該凹部31の底部には銅薄膜である導電材料層13が転写された形状の樹脂成形品30が得られた。
樹脂成形品30を硫酸銅めっき浴に浸漬して、電解めっき処理を20分間程度行った。その過程で、導電材料層13を核として凹部31内にメッキ浴中の銅イオンが析出していき、凹部31内に所望の銅配線32が充填形成された。最後に、凹部よりはみ出している金属をポリッシングにより除去し、本発明による回路基板35が完成した。
(実施の形態2)
図2は本発明による回路基板の製造方法の第2の実施の形態を工程順に示している。ここでは、鋳型10の素材として一方の面が平坦面とされたガラス板を用い、ガラス板の平坦面側を従来知られたサンドブラスト処理を行うことにより、図2aに示すように、凸部11を形成した。凸部11の幅は5μm、高さはすべて10μmであり、うち、1つの凸部11cの幅は10μmとした。また、各凸部間の距離は5μmとした。
次に、平均粒径20nmである銀ナノ粒子を主成分とする銀ペーストをPET板上にバーコーター等で2μmの厚さで引き伸ばして塗りつけ、その上に鋳型10の凸部11側を押さえ付けることにより、図2bに示すように、凸部11の先端に銀ペースト13が付与された鋳型10を得た。
図示しないガラス平板上に基板20となるポリアミド酸をバーコーター等で30μmの厚さで引き伸ばして塗りつけたものを用意し、図2cに示すように、その上に鋳型10の凸部11側を押し付け、真空下にて350℃、20分間加熱処理を行った。
常温常圧にした後、鋳型10を取り外すと、図2dに示すように、ポリイミド化した基板20の表面に、鋳型10の凸部11の形状が凹部31として転写された樹脂成形品30が得られた。転写形成された凹部31の底部には、銀ペースト中の銅ナノ粒子が焼結して連続した銀薄膜が導電材料層(銅薄膜)13として転写されていた。また、真空環境下で行ったことにより、銀ペーストからの溶媒の脱離も促進された。
樹脂成形品30を硫酸銅めっき浴に浸漬して、電解めっき処理を20分間行った。その過程で、導電材料層13を核として凹部31内にメッキ浴中の銅イオンが析出していき、凹部31内に所望の銅配線32が充填形成され、本発明による回路基板35が完成した。
(実施の形態3)
図示しないが、鋳型10の素材として一方の面が平坦面とされた石英板を用い、実施の形態2と同様にして、幅50μm、高さ50μmの凸部を形成した。各凸部間の距離は10μmとした。
次に、平均粒径5nmである銀ナノ粒子を主成分とする銀ペーストをPET板上にバーコーター等で5μmの厚さで引き伸ばして塗りつけ、その上に鋳型10の凸部11側を押さえ付けることにより、凸部11の先端に銀ペーストが付与された鋳型10を得た。
ガラス平板上に厚さ80μmのポリカーボネート樹脂フィルムを置き、その上に前記鋳型10の凸部11側を押し付け、真空下にて170℃、10分間加熱処理を行った。
常温常圧にした後、鋳型10を取り外すと、ポリカーボネート樹脂フィルムである基板20の表面に、鋳型10の凸部11の形状が凹部31として転写された樹脂成形品30が得られた。転写形成された凹部31の底部には、銀ペースト中の銅ナノ粒子が焼結して連続した厚さ2μmの銀薄膜が導電材料層(銅薄膜)13として転写されていた。また、真空環境下で行ったことにより、銀ペーストからの溶媒の脱離も促進された。
実施の形態2と同様にして、樹脂成形品30を硫酸銅めっき浴に浸漬して、電解めっき処理を20分間行った。その過程で、導電材料層13を核として凹部31内にメッキ浴中の銅イオンが析出していき、凹部31内に所望の銅配線32が充填形成され、本発明による回路基板35が完成した。
上記の実施の形態1,2,3に例として示したように、本発明による回路基板35では、基板20側に鋳型10に形成した凸部11の形状に応じた凹部31が形成されるので、凸部11をどのような高さに成形するかにより、凹部31内に形成される金属配線32のアスペトク比を任意に選択することができる。電流密度の高いところでは高アスペクト比の金属配線とすることにより、隣接する金属配線間の距離を高絶縁性を維持しながら近接させることが可能となり、高密度の微細回路パターンを持つ回路基板35を容易に形成することができる。製造に際しても、鋳型の圧接とめっき処理のみであり、少ない工数で製造することができる。
前記凹部31の幅と深さに応じて、一定時間経過後に形成される金属膜の厚さは異なってくる。一部の凹部31には所望の厚さの金属膜が形成されない状態で、他の凹部31では基板20の表面を超えて金属が析出することが起こり得る。そのような場合でも、最後に基板表面をポリッシングする等の手段を施すことにより、短絡のない高密度回路基板とするとができる。
電解めっき処理でなく無電解めっき処理を行うことによっても、回路基板とすることができる。無電解めっき処理の場合でも、導電材料層は電解めっき処理の場合と同様なものであってよい。
本発明による回路基板の製造方法の一実施の形態を工程順に示す図。 本発明による回路基板の製造方法の他の実施の形態を工程順に示す図。
符号の説明
10…鋳型、11…凸部、13…導電材料層(金属ペースト)、20…基板、30…樹脂成形品、31…凹部、32…金属配線、35…回路基板

Claims (5)

  1. 基板表面に所望の金属配線を備えた回路基板を製造する方法であって、
    回路パターンに応じた凸部を表面に有する鋳型を用い、該鋳型の前記凸部先端に導電材料層を付与する工程と、
    前記凸部先端に導電材料層が付与された鋳型を前記基板表面に圧接して前記凸部形状とともに前記導電材料層を基板表面に転写する工程と、
    前記転写された導電材料層をベース材として前記転写された凹部内に金属配線を形成する工程と、
    を少なくとも有することを特徴とする回路基板の製造方法。
  2. 前記導電材料層を形成する素材として、金属ペーストまたはレジネートペーストを用いることを特徴とする請求項1に記載の回路基板の製造方法。
  3. 前記鋳型の素材として、ガラス、シリコン、石英、ステンレス、樹脂、金属のいずれかを用いることを特徴とする請求項1に記載の回路基板の製造方法。
  4. 前記基板の素材として、樹脂材料を用いることを特徴とする請求項1に記載の回路基板の製造方法。
  5. 前記転写された導電材料層をベース材として金属配線を形成する工程を、無電解めっき処理または電解めっき処理により前記導電材料層を核として前記凹部に金属膜を析出させることによって行うことを特徴とする請求項1〜4のいずれか1項に記載の回路基板の製造方法。
JP2007049447A 2007-02-28 2007-02-28 回路基板の製造方法 Active JP4697156B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007049447A JP4697156B2 (ja) 2007-02-28 2007-02-28 回路基板の製造方法
DE112008000485T DE112008000485T5 (de) 2007-02-28 2008-02-27 Platine und Herstellungsverfahren derselben
KR1020097020018A KR101038351B1 (ko) 2007-02-28 2008-02-27 회로 기판 및 그 제조 방법
PCT/JP2008/053900 WO2008105561A1 (ja) 2007-02-28 2008-02-27 回路基板およびその製造方法
US12/525,967 US8261437B2 (en) 2007-02-28 2008-02-27 Method for manufacturing a circuit board
CN2008800021725A CN101578928B (zh) 2007-02-28 2008-02-27 电路基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007049447A JP4697156B2 (ja) 2007-02-28 2007-02-28 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008218459A JP2008218459A (ja) 2008-09-18
JP4697156B2 true JP4697156B2 (ja) 2011-06-08

Family

ID=39721381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007049447A Active JP4697156B2 (ja) 2007-02-28 2007-02-28 回路基板の製造方法

Country Status (6)

Country Link
US (1) US8261437B2 (ja)
JP (1) JP4697156B2 (ja)
KR (1) KR101038351B1 (ja)
CN (1) CN101578928B (ja)
DE (1) DE112008000485T5 (ja)
WO (1) WO2008105561A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019078229A1 (ja) 2017-10-19 2019-04-25 国立大学法人九州大学 めっき方法、気泡噴出部材、めっき装置、および、デバイス

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043685A1 (en) * 2004-10-19 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
JP5214232B2 (ja) * 2007-12-20 2013-06-19 Asti株式会社 プラスチック製微細構造体製造方法
JP5096223B2 (ja) * 2008-05-08 2012-12-12 日東電工株式会社 配線回路基板の製造方法
WO2010042076A1 (en) * 2008-10-09 2010-04-15 Agency For Science, Technology And Research A method for forming metal capped substrate imprints
KR20110038521A (ko) * 2009-10-08 2011-04-14 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101039330B1 (ko) 2009-10-19 2011-06-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2011052211A1 (ja) 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
JP2011100796A (ja) * 2009-11-04 2011-05-19 Panasonic Electric Works Co Ltd 回路基板
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
DE102010015659A1 (de) 2010-04-20 2011-10-20 Giesecke & Devrient Gmbh Transferverfahren zur Herstellung von Leiterstrukturen mittels Nanotinten
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板
CN102168844A (zh) * 2011-01-13 2011-08-31 江苏永兴多媒体有限公司 采用印刷线路的led灯板及其生产方法
JP5406241B2 (ja) * 2011-04-19 2014-02-05 株式会社フジクラ 配線板の製造方法
JP5232893B2 (ja) * 2011-04-19 2013-07-10 株式会社フジクラ 配線板の製造方法
US20150034373A1 (en) * 2012-02-16 2015-02-05 Nec Corporation Wiring structure and manufacturing method thereof
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
US8828503B1 (en) * 2013-02-28 2014-09-09 Eastman Kodak Company Making multi-layer micro-wire structure
WO2017177388A1 (zh) * 2016-04-13 2017-10-19 深圳线易科技有限责任公司 具有大深宽比嵌入式金属线的转接板及其制造方法
TWI651991B (zh) * 2018-03-02 2019-02-21 李俊豪 導電線路之製作方法
EP3778188A4 (en) * 2018-03-30 2022-01-12 Dai Nippon Printing Co., Ltd. DECORATIVE MATERIAL AND METHOD FOR PRODUCING DECORATIVE MATERIAL
JP7144229B2 (ja) * 2018-07-24 2022-09-29 三菱製紙株式会社 金属調パターン転写物の製造方法
JP2019206164A (ja) * 2018-05-25 2019-12-05 三菱製紙株式会社 パターン転写物の製造方法
JP7077261B2 (ja) * 2019-03-26 2022-05-30 三菱製紙株式会社 転写用基材
JP2020029020A (ja) * 2018-08-22 2020-02-27 三菱製紙株式会社 パターン転写物の製造方法
WO2019225286A1 (ja) * 2018-05-25 2019-11-28 三菱製紙株式会社 パターン転写物の製造方法
CN113767716B (zh) * 2019-05-06 2024-07-30 3M创新有限公司 图案化导电制品

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130719A (en) * 1976-04-23 1977-11-02 Dainippon Printing Co Ltd Embossing printing method
JPS54121811A (en) * 1978-03-14 1979-09-21 Toyo Shigyo Kk Method of embossed printing
JPS60502233A (ja) * 1983-09-21 1985-12-19 アライド コ−ポレイシヨン プリント板の製造方法
JPH05129759A (ja) * 1991-11-07 1993-05-25 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP2001287473A (ja) * 2000-04-10 2001-10-16 Toppan Printing Co Ltd 厚膜パターン形成用凸版、これを用いた厚膜パターン形成方法、および厚膜パターン形成用凸版の製造方法
JP2002184752A (ja) * 2000-12-14 2002-06-28 Dainippon Printing Co Ltd パターン形成体の製造方法
JP2004095882A (ja) * 2002-08-30 2004-03-25 Toppan Printing Co Ltd 被転写物及び厚膜パターンの製造方法
JP2006066626A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 複合体及び複合体の製造方法並びに、複合シートの製造方法、積層体の製造方法、積層部品の製造方法
JP2006188054A (ja) * 2002-08-29 2006-07-20 Toppan Printing Co Ltd パターン形成装置
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4891560A (ja) * 1972-03-06 1973-11-28
US4354895A (en) * 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
JPS60164392A (ja) 1984-02-07 1985-08-27 日本電産コパル株式会社 回路板の形成方法
JP2000124581A (ja) * 1998-10-20 2000-04-28 Yotaro Hatamura 配線パターン形成方法及び積層配線基板の製造方法
SG108820A1 (en) 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
JP2004270021A (ja) 2003-03-11 2004-09-30 Ritsumeikan 微細金属構造体の製造方法
US7013562B2 (en) 2003-03-31 2006-03-21 Intel Corporation Method of using micro-contact imprinted features for formation of electrical interconnects for substrates
JP2005029735A (ja) 2003-07-10 2005-02-03 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜形成方法及び表面改質した無機薄膜形成用ポリイミド樹脂の製造方法
JP3749950B2 (ja) 2003-08-14 2006-03-01 国立大学法人名古屋大学 マイクロパターンの形成方法、マイクロパターン、マイクロパターン転写形成用モールドの作製方法、及びマイクロパターン転写形成用モールド
JP2005340432A (ja) * 2004-05-26 2005-12-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4792353B2 (ja) 2005-09-15 2011-10-12 富士フイルム株式会社 配線基板の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52130719A (en) * 1976-04-23 1977-11-02 Dainippon Printing Co Ltd Embossing printing method
JPS54121811A (en) * 1978-03-14 1979-09-21 Toyo Shigyo Kk Method of embossed printing
JPS60502233A (ja) * 1983-09-21 1985-12-19 アライド コ−ポレイシヨン プリント板の製造方法
JPH05129759A (ja) * 1991-11-07 1993-05-25 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP2001287473A (ja) * 2000-04-10 2001-10-16 Toppan Printing Co Ltd 厚膜パターン形成用凸版、これを用いた厚膜パターン形成方法、および厚膜パターン形成用凸版の製造方法
JP2002184752A (ja) * 2000-12-14 2002-06-28 Dainippon Printing Co Ltd パターン形成体の製造方法
JP2006188054A (ja) * 2002-08-29 2006-07-20 Toppan Printing Co Ltd パターン形成装置
JP2004095882A (ja) * 2002-08-30 2004-03-25 Toppan Printing Co Ltd 被転写物及び厚膜パターンの製造方法
JP2006066626A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 複合体及び複合体の製造方法並びに、複合シートの製造方法、積層体の製造方法、積層部品の製造方法
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019078229A1 (ja) 2017-10-19 2019-04-25 国立大学法人九州大学 めっき方法、気泡噴出部材、めっき装置、および、デバイス
US11242610B2 (en) 2017-10-19 2022-02-08 Kyushu University, National University Corporation Plating method, bubble ejection member, plating apparatus, and device

Also Published As

Publication number Publication date
DE112008000485T5 (de) 2010-01-28
CN101578928A (zh) 2009-11-11
US20100270057A1 (en) 2010-10-28
CN101578928B (zh) 2011-11-30
KR101038351B1 (ko) 2011-06-01
WO2008105561A1 (ja) 2008-09-04
KR20090115223A (ko) 2009-11-04
JP2008218459A (ja) 2008-09-18
US8261437B2 (en) 2012-09-11

Similar Documents

Publication Publication Date Title
JP4697156B2 (ja) 回路基板の製造方法
TWI291221B (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
US6370768B1 (en) Circuit board, a method for manufacturing same, and a method of electroless plating
US20150382445A1 (en) Double-sided flexible printed circuit board including plating layer and method of manufacturing the same
TW200939927A (en) Wiring substrate and its manufacturing process
JP6376637B2 (ja) 立体配線基板の製造方法
JP5096223B2 (ja) 配線回路基板の製造方法
KR101520412B1 (ko) 레이저와 인쇄방식이 하이브리드된 플렉서블 기판 및 이의 제조 방법
WO1995031886A1 (fr) Plaquette a circuit imprime multicouche et sa production, et plaque de transfert et sa production
JP4862508B2 (ja) 導体パターン形成方法
JP3726500B2 (ja) 配線板及びその製造方法並びに無電解めっき方法
JP5640667B2 (ja) 回路基板の製造方法
JP4134995B2 (ja) 配線板及びその製造方法並びに無電解めっき方法
JP4720767B2 (ja) フレキシブル基板およびその製造方法
WO2019130861A1 (ja) 3次元樹脂成形回路部品、その製造方法及びめっき用中間部品
JP2005187921A (ja) 電鋳用基板及びその製造方法、並びにメッキ層の製造方法
TWI299971B (en) Process for manufacturing a wiring substrate
JP2009266957A (ja) 配線基板とその製造方法
WO2023100622A1 (ja) プリント配線板用基板
KR100871093B1 (ko) 나노급 미세패턴회로 및 그의 제조방법
KR101345084B1 (ko) 이방성도전필름과 그 제조용 도전입자 및 제조방법
JP2002208779A (ja) 柱状金属体の形成方法及び導電構造体
KR20090045805A (ko) 이방성도전필름과 도전입자와 코어 및 제조방법
JP2006080286A (ja) 回路配線の形成方法及びそれにより得られた回路配線

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110214

R151 Written notification of patent or utility model registration

Ref document number: 4697156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151