JP4896247B2 - プリント基板の製造方法及びこれを用いたプリント基板 - Google Patents

プリント基板の製造方法及びこれを用いたプリント基板 Download PDF

Info

Publication number
JP4896247B2
JP4896247B2 JP2010099519A JP2010099519A JP4896247B2 JP 4896247 B2 JP4896247 B2 JP 4896247B2 JP 2010099519 A JP2010099519 A JP 2010099519A JP 2010099519 A JP2010099519 A JP 2010099519A JP 4896247 B2 JP4896247 B2 JP 4896247B2
Authority
JP
Japan
Prior art keywords
circuit board
pattern
mask layer
printed circuit
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010099519A
Other languages
English (en)
Other versions
JP2011228605A (ja
Inventor
陽一 齋藤
茂 道脇
典明 種子
秀吉 瀧井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010099519A priority Critical patent/JP4896247B2/ja
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Priority to US13/642,471 priority patent/US9185811B2/en
Priority to EP11771803.1A priority patent/EP2563105B1/en
Priority to CN201180020204.6A priority patent/CN102870510B/zh
Priority to PCT/JP2011/054724 priority patent/WO2011132463A1/ja
Priority to KR1020127026339A priority patent/KR101352819B1/ko
Priority to TW100109347A priority patent/TWI422297B/zh
Publication of JP2011228605A publication Critical patent/JP2011228605A/ja
Application granted granted Critical
Publication of JP4896247B2 publication Critical patent/JP4896247B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、転写法を用いたプリント基板の製造方法及びこれを用いたプリント基板に関するものである。
レジストで予めパターンとなる部分を露出させておいて、この部分にめっきを施した場合、めっき高さがレジスト高さよりも高くなると、レジストの上にめっきが広がっていく。このように、予めレジストで設定したパターンの幅を超えて、レジスト上に盛り上がっためっき部分をアウトグロースという。このようなアウトグロースは特許文献１に開示されている。
一方で、基板表面を平滑にするために、パターンを絶縁基材に埋め込んで基板を形成する転写法が知られている（例えば特許文献２参照）。この転写法は、めっきで形成されたパターンと絶縁樹脂とを圧着させる工程を含むものである。
しかしながら、上記アウトグロースが発生している基板中間体と絶縁樹脂とを圧着させ、転写法により基板を形成する場合、パターンとしてのめっきの断面形状が複雑となっているので、電気特性の予測が困難となり、取扱い性が悪くなってしまう。アウトグロースを発生させないためには、レジストを高くすればよいが、厚銅のめっきを施す場合は、その高さのレジストを形成することが困難な場合がある。
特開平５−２１７７５５号公報 特開平５−３７１５７号公報
本発明は、上記従来技術を考慮したものであって、アウトグロースが発生しても、電気的な特性が安定し、さらに基板表面の平坦化を向上することができ、厚銅のパターンを形成する場合であってもこれに合わせた高さのレジストが不要となるプリント基板の製造方法及びこれを用いたプリント基板を提供することを目的とする。
前記目的を達成するため、請求項１の発明では、支持板上に金属層を形成し、該金属層上にレジスト層を形成し、導電パターンとなるべき溝を露出域として該露出域の前記レジスト層が除去されたマスク層を形成し、前記露出域にめっき処理を施してパターンめっきを形成するに際し、前記溝の横断面でみて前記マスク層高さまでめっきされた柄部と、前記マスク層高さよりも高く盛り上げてめっきされ、一部が前記マスク層の表面にはみ出したアウトグロースを有する傘部とを含むパターンめっきを形成し、前記支持板、前記金属層及び前記パターンめっきの三者からなる導電回路板に前記絶縁基材を積層して前記パターンめっきが前記絶縁基材に埋設された基板中間体を形成し、前記基板中間体から前記支持板及び前記金属層を除去して前記導電パターン及び前記絶縁基材が露出する露出面を形成し、前記露出面を前記パターンめっきの前記柄部が除去されるまで機械的に研磨し、前記露出面上での前記導電パターンの線幅を前記溝幅よりも増大させることを特徴とするプリント基板の製造方法を提供する。
請求項２の発明では、請求項１の発明において、前記マスク層は、前記めっき処理の後に除去されることを特徴としている。
請求項３の発明では、請求項１の発明において、前記マスク層は、前記積層時に前記導電回路板の一部としてそのまま残っていることを特徴としている。
また、請求項４の発明では、請求項１に記載のプリント基板の製造方法で製造されたプリント基板を提供する。
請求項１の発明によれば、柄部を除去するとともにアウトグロースが露出する位置までパターン露出面を機械的に研磨して平坦化するため、この後の工程におけるソルダレジストでの被覆性が向上し、さらに部品実装も安定して行うことができる。また、アウトグロースが発生しても、機械的な研磨によりパターンめっきの断面形状が複雑なものとはならないので、電気的な特性が安定する。また、厚銅のパターンめっきを形成する場合であっても、これに合わせた高さのレジスト層（マスク層）が不要となり、厚銅高さを自由に設定できる。
請求項２の発明によれば、アウトグロースと金属層とで挟まれた部分のマスク層は、一般的に剥離液が届きにくいため、マスク層が一部残った場合でも、この残ったマスク層を機械的な研磨で確実に除去することができる。したがって、一部残ったマスク層が積層後に剥がれ落ちていわゆるボイド（樹脂の欠損）となる現象を確実に防止できる。
請求項３の発明によれば、マスク層がいわゆる永久レジストである場合でも、このマスク層は柄部とともに機械的な研磨で確実に除去される。したがって、マスク層とめっきとの間で剥離が生じ、品質に影響が与えられることを防止できる。
請求項４の発明によれば、上記効果を有するプリント基板を得ることができる。
本発明に係るプリント基板の製造方法を順番に示す概略図である。 本発明に係るプリント基板の製造方法を順番に示す概略図である。 本発明に係るプリント基板の製造方法を順番に示す概略図である。 本発明に係るプリント基板の製造方法を順番に示す概略図である。 本発明に係るプリント基板の製造方法を順番に示す概略図である。 本発明に係るプリント基板の製造方法を順番に示す概略図である。 本発明に係るプリント基板の製造方法を順番に示す概略図である。 本発明に係るプリント基板の製造方法を順番に示す概略図である。
図１に示すように、支持板１上に金属層２を形成し、その上にレジスト層３を形成する。支持板１は、転写基材としての導電性のあるＳＵＳ板等で形成されている。金属層２は、下地となるめっきであり、例えば電解銅めっきを１２μｍ施したものである。レジスト層３は、ドライフィルム等で形成されている。そして、図２に示すように、露光現像装置等（不図示）を用いて所定の位置のレジスト層３を除去し、マスク層４を形成する。レジスト層３の除去は、導電パターンとなるべき部分（溝）を露出域５として、この露出域５における金属層２の表面が露出するように行われる。したがって、金属層２の表面には、マスク層４と露出域５が形成されている。
次に、図３に示すように、露出域５にめっき処理が施される。したがって、露出域５にはパターンめっき６が配される。パターンめっき６は上述した溝の横断面で見て、柄部７と傘部８とを有している。柄部７は、マスク層４の高さまでめっきされた部分である。傘部８は、マスク層３の高さを超えてめっきされた部分である。パターンめっき６は、このようにマスク層３よりも高く形成されるため、傘部８はマスク層３の表面にまで広がっている。このマスク層３の表面上に盛られた部分がアウトグロース８ａである。したがって、アウトグロース８ａは傘部８の一部を形成している。そして、図４に示すように、マスク層３を剥離液等で除去する。これにより、導電回路板９が形成される。すなわち、導電回路板９は、支持板１と、金属層２と、パターンめっき６で形成されている。ただし、後述するように、マスク層３として永久レジストを用いた場合は、マスク層３も導電回路板９を形成する一つの要素となる。
次に、図５に示すように、導電回路板９と絶縁基材１０とを用意し、図６に示すように、これらを圧接させる。図では、基板両面にパターンが形成された両面板を作成する場合を例にして説明している。すなわち、プリプレグ等の絶縁基材１０を挟んで、両側に導電回路板９を配する。このとき、導電回路板９のめっき処理面であるパターンめっき６が形成された側の面を絶縁基材１０側に向ける。そして、両者を圧接することにより、図６に示すように導電回路板９と絶縁基材１０が積層され、基板中間体１３が形成される。積層時、絶縁基材１０はパターンめっき６同士の間、さらにアウトグロース８ａと金属層２との間に入り込む。したがって、パターンめっき６は絶縁基材１０に埋設される。なお、基板の片面にパターンが形成された片面板の場合は、絶縁基材１０の片側にのみ導電回路板９を配して積層する。このようにして形成された両面板及び片面板は、多層板の中間層及び最外層としても当然に利用可能である。
そして、図７に示すように、基板中間体１３から支持板１及び金属層２を除去して導電パターン１１及び絶縁基材１０が露出する露出面１４を形成する。導電パターン１１は、柄部７が露出している面である。そして、図８に示すように、露出面１４（図では両面）を機械的に研磨して平坦化する。これにより、この後の工程におけるソルダレジストでの被覆性が向上し、さらに部品実装も安定して行うことができる。また、物理研磨は、柄部７を全て除去するように、そしてアウトグロース８ａが露出する位置まで行われる。すなわち、導電パターン１１の線幅は、アウトグロース８ａが露出するために増大される。これにより、アウトグロース８ａが発生しても、機械的研磨によりパターンめっき６の断面形状が複雑なものとはなっていないので、製造されたプリント基板１２の電気的な特性が安定する。このようにアウトグロース８ａをあえて設けるため、厚銅のパターンめっき６を形成する場合であっても、これに合わせた高さのレジスト層３（マスク層４）が不要となり、厚銅高さを自由に設定できる。
機械的な研磨としては、不織布系バフロールを用いた湿式研磨、セラミックバフロールを用いた湿式研磨、研磨ベルトを用いた湿式研磨（いわゆるベルトサンダー）等を適用できる。
また、上述した例では、マスク層４がめっき処理の後に除去されるものを示した。アウトグロース８ａと金属層２とで挟まれた部分のマスク層３は、一般的に剥離液が届きにくい。このため、マスク層３が一部残っていても、この残ったマスク層３を物理研磨で確実に除去することができる。したがって、一部残ったマスク層３が積層後に剥がれ落ちていわゆるボイド（樹脂の欠損）となる現象を確実に防止できる。
一方で、上述したように、マスク層３として永久レジストを用い、絶縁基材１０との積層時に導電回路板９の一部としてそのまま残していてもよい。このような場合であっても、残ったマスク層３は柄部７とともに機械研磨で確実に除去される。したがって、マスク層３とパターンめっき６との間で剥離が生じ、品質に影響が与えられることを防止できる。
１ 支持板
２ 金属層
３ レジスト層
４ マスク層
５ 露出域
６ パターンめっき
７ 柄部
８ 傘部
８ａ アウトグロース
９ 導電回路板
１０ 絶縁基材
１１ パターン
１２ プリント基板
１３ 基板中間体
１４ 露出面

Claims (4)

  1. 支持板上に金属層を形成し、
    該金属層上にレジスト層を形成し、
    導電パターンとなるべき溝を露出域として該露出域の前記レジスト層が除去されたマスク層を形成し、
    前記露出域にめっき処理を施してパターンめっきを形成するに際し、前記溝の横断面でみて前記マスク層高さまでめっきされた柄部と、前記マスク層高さよりも高く盛り上げてめっきされ、一部が前記マスク層の表面にはみ出したアウトグロースを有する傘部とを含むパターンめっきを形成し、
    前記支持板、前記金属層及び前記パターンめっきの三者からなる導電回路板に前記絶縁基材を積層して前記パターンめっきが前記絶縁基材に埋設された基板中間体を形成し、
    前記基板中間体から前記支持板及び前記金属層を除去して前記導電パターン及び前記絶縁基材が露出する露出面を形成し、
    前記露出面を前記パターンめっきの前記柄部が除去されるまで機械的に研磨し、前記露出面上での前記導電パターンの線幅を前記溝幅よりも増大させることを特徴とするプリント基板の製造方法。
  2. 前記マスク層は、前記めっき処理の後に除去されることを特徴とする請求項１に記載のプリント基板の製造方法。
  3. 前記マスク層は、前記積層時に前記導電回路体の一部としてそのまま残っていることを特徴とする請求項１に記載のプリント基板の製造方法。
  4. 請求項１に記載のプリント基板の製造方法で製造されたプリント基板。
JP2010099519A 2010-04-23 2010-04-23 プリント基板の製造方法及びこれを用いたプリント基板 Expired - Fee Related JP4896247B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010099519A JP4896247B2 (ja) 2010-04-23 2010-04-23 プリント基板の製造方法及びこれを用いたプリント基板
EP11771803.1A EP2563105B1 (en) 2010-04-23 2011-03-02 Printed substrate manufacturing method and printed substrate employing same
CN201180020204.6A CN102870510B (zh) 2010-04-23 2011-03-02 印刷基板的制造方法
PCT/JP2011/054724 WO2011132463A1 (ja) 2010-04-23 2011-03-02 プリント基板の製造方法及びこれを用いたプリント基板
US13/642,471 US9185811B2 (en) 2010-04-23 2011-03-02 Method of producing printed circuit board, and printed board produced by the method
KR1020127026339A KR101352819B1 (ko) 2010-04-23 2011-03-02 프린트 기판의 제조 방법 및 이것을 이용한 프린트 기판
TW100109347A TWI422297B (zh) 2010-04-23 2011-03-18 A printed circuit board manufacturing method and use of the printed circuit board has this

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010099519A JP4896247B2 (ja) 2010-04-23 2010-04-23 プリント基板の製造方法及びこれを用いたプリント基板

Publications (2)

Publication Number Publication Date
JP2011228605A JP2011228605A (ja) 2011-11-10
JP4896247B2 true JP4896247B2 (ja) 2012-03-14

Family

ID=44834002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010099519A Expired - Fee Related JP4896247B2 (ja) 2010-04-23 2010-04-23 プリント基板の製造方法及びこれを用いたプリント基板

Country Status (7)

Country Link
US (1) US9185811B2 (ja)
EP (1) EP2563105B1 (ja)
JP (1) JP4896247B2 (ja)
KR (1) KR101352819B1 (ja)
CN (1) CN102870510B (ja)
TW (1) TWI422297B (ja)
WO (1) WO2011132463A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板
WO2014119178A1 (ja) * 2013-01-30 2014-08-07 京セラ株式会社 実装構造体の製造方法
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
TWI566309B (zh) * 2016-01-08 2017-01-11 恆勁科技股份有限公司 封裝基板之製作方法
CN108401361B (zh) * 2017-02-04 2020-08-07 欣兴电子股份有限公司 电路板与其制作方法
US10512165B2 (en) 2017-03-23 2019-12-17 Unimicron Technology Corp. Method for manufacturing a circuit board
CN108958876B (zh) * 2018-07-23 2022-02-01 郑州云海信息技术有限公司 浏览器页面的显示方法和装置
CN112165773B (zh) * 2020-10-07 2022-10-11 广州添利电子科技有限公司 一种埋线路的方式制作图形的工艺

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE633477A (ja) * 1962-06-11
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
US5197184A (en) * 1990-09-11 1993-03-30 Hughes Aircraft Company Method of forming three-dimensional circuitry
JPH0537157A (ja) 1991-07-31 1993-02-12 Sony Corp 多層プリント基板の製造方法
EP0545328B1 (en) * 1991-11-29 1997-03-19 Hitachi Chemical Co., Ltd. Printed circuit board manufacturing process
JPH05217755A (ja) 1992-02-05 1993-08-27 Tokai Rubber Ind Ltd パターンめっき成形品の製造方法
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
US5358604A (en) * 1992-09-29 1994-10-25 Microelectronics And Computer Technology Corp. Method for producing conductive patterns
JPH08181415A (ja) * 1994-12-27 1996-07-12 Tokai Rubber Ind Ltd 窓開き回路基板の製法
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6692816B2 (en) * 2001-11-28 2004-02-17 3M Innovative Properties Company Abrasion resistant electrode and device
EP1542519A4 (en) * 2002-07-31 2010-01-06 Sony Corp METHOD FOR PCB CONSTRUCTION WITH AN INTEGRATED EQUIPMENT AND PCB WITH INTEGRATED EQUIPMENT AND METHOD FOR PRODUCING A PRINTED PCB AND PRINTED PCB
US6898850B2 (en) 2002-08-06 2005-05-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing circuit board and communication appliance
KR100607626B1 (ko) * 2004-05-25 2006-08-01 대덕전자 주식회사 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP2007250925A (ja) * 2006-03-17 2007-09-27 Ricoh Co Ltd 配線構造体及びその製造方法
JP2008098563A (ja) * 2006-10-16 2008-04-24 Seiko Epson Corp 素子基板およびその製造方法
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法
US8033014B2 (en) * 2008-07-07 2011-10-11 Unimicron Technology Corp. Method of making a molded interconnect device
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板

Also Published As

Publication number Publication date
TWI422297B (zh) 2014-01-01
CN102870510A (zh) 2013-01-09
EP2563105A1 (en) 2013-02-27
WO2011132463A1 (ja) 2011-10-27
EP2563105A4 (en) 2015-01-28
KR101352819B1 (ko) 2014-01-16
CN102870510B (zh) 2014-01-01
JP2011228605A (ja) 2011-11-10
US9185811B2 (en) 2015-11-10
EP2563105B1 (en) 2016-07-20
TW201212754A (en) 2012-03-16
KR20130064044A (ko) 2013-06-17
US20130043063A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
JP4896247B2 (ja) プリント基板の製造方法及びこれを用いたプリント基板
KR100688826B1 (ko) 리지드-플렉시블 인쇄회로기판 제조방법
US20080216314A1 (en) Method for manufacturing the bga package board
US8435376B2 (en) Carrier for manufacturing substrate and method of manufacturing substrate using the same
US20110139858A1 (en) Carrier for manufacturing substrate and method of manufacturing substrate using the same
JP5379281B2 (ja) プリント基板の製造方法
JP4994988B2 (ja) 配線基板の製造方法
US8247705B2 (en) Circuit substrate and manufacturing method thereof
JP5177855B2 (ja) 配線基板の製造方法
JP2011139010A5 (ja)
JP5659234B2 (ja) 部品内蔵基板
JP2010056231A (ja) 配線基板の製造方法
KR101241070B1 (ko) 연성인쇄회로기판 제조방법
KR101317597B1 (ko) 인쇄회로기판의 비아홀 및 외층회로형성방법
KR101067204B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004063575A (ja) プリント基板
KR100752023B1 (ko) 리지드-플렉서블 기판의 제조 방법
JP2011171353A (ja) プリント基板の製造方法及びこれを用いたプリント基板
WO2011135670A1 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20140008184A (ko) 인쇄회로기판의 제조방법
KR20100048278A (ko) 인쇄회로기판 제조방법
JP5223213B2 (ja) 多層配線板、半導体装置パッケージ及び電子機器
KR100923883B1 (ko) 강도가 부가된 코어 리스 인쇄회로기판 제조 방법
JP2007067276A (ja) プリント配線板とその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20111209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20180106

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees