JP2014135516A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2014135516A
JP2014135516A JP2014079887A JP2014079887A JP2014135516A JP 2014135516 A JP2014135516 A JP 2014135516A JP 2014079887 A JP2014079887 A JP 2014079887A JP 2014079887 A JP2014079887 A JP 2014079887A JP 2014135516 A JP2014135516 A JP 2014135516A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
sheet
organic resin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014079887A
Other languages
English (en)
Other versions
JP5663687B2 (ja
Inventor
Akihiro Senda
章裕 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014079887A priority Critical patent/JP5663687B2/ja
Publication of JP2014135516A publication Critical patent/JP2014135516A/ja
Application granted granted Critical
Publication of JP5663687B2 publication Critical patent/JP5663687B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/11438—Lamination of a preform, e.g. foil, sheet or layer the preform being at least partly pre-patterned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13366—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1338—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13381—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1163—Chemical reaction, e.g. heating solder by exothermic reaction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

【課題】高集積化された半導体集積回路の厚さを薄くすることができる。
【解決手段】基板上に、第１のバンプと接続する第１の半導体素子層と、第１のシート状繊維体と第１の有機樹脂を有する第１の構造体と、第１の構造体を貫通する第１の貫通電極を作製し、第２のバンプに接続する第２の半導体素子層と、第２のシート状繊維体と第２の有機樹脂を有する第２の構造体を作製し、第３のシート状繊維体と第３の有機樹脂を有する第３の構造体の、未硬化の第３の有機樹脂上に金属粒子を有する導電性樹脂を配置することより未硬化の第３の有機樹脂が溶解し、金属粒子が第３のシート状繊維体の間を移動し、第３の構造体を貫通する第３の貫通電極が形成され、基板上で第１の貫通電極、第３の貫通電極、第２のバンプが重なり合うように配置し、第３の有機樹脂を硬化させる半導体装置及びその作製方法に関する。
【選択図】図９

Description

半導体装置及びその作製方法に関する。
より小型、薄型化を図られている半導体集積回路において、外的ストレスに対するその
強度を高めることは重要である。
有機樹脂とシート状繊維体、例えばガラスクロスを使用したプリプレグが知られている
（特許文献１参照）。
特開２００２−１９８６５８号公報
半導体集積回路を多層化すると、面積を広げることなくさらに高集積することが可能で
ある。プリプレグは保護材として丈夫なので、そのような高集積の半導体集積回路を作製
しても、半導体集積回路内の半導体素子層の物理的な破壊を防ぐことができる。
しかし、半導体集積回路をさらに多層化すると、複数の半導体集積回路を電気的に接続
する配線を作製しなければならない。そのためには、プリプレグの内部を貫通する貫通孔
を空け、貫通孔に配線を形成しなくてはならない。
プリプレグに貫通孔を形成するということは、繊維体にダメージを与えるということで
あり、プリプレグの強度を損なう恐れがある。
また、繊維体と有機樹脂の両方に孔を空けないといけないので、作製工程が多くなって
しまう。
またプリプレグで覆われた半導体集積回路を重ね合わせて高集積化しようとすると、プ
リプレグで覆われた半導体集積回路は柔らかいので、ゆがみやたわみが発生してしまい、
貼り合わせのアライメントが取りづらいという恐れがある。
そこで本明細書に開示される発明の１つの概要は、プリプレグで覆われた半導体集積回
路を貼り合わせる際の、アライメント精度を向上させることを課題の一つとする。
また本明細書に開示される発明の１つの概要は、繊維体の強度を保ちつつ、プリプレグ
の内部に通電領域を形成することを課題の一つとする。
プリプレグで覆われた半導体集積回路を複数個重ね合わせる際に、有機樹脂が未硬化の
プリプレグを間に挟んで重ね合わせる。未硬化の有機樹脂は加熱すると硬化するので、プ
リプレグで覆われた半導体集積回路を上下に貼り合わせることができ、高集積化が可能で
ある。
有機樹脂が未硬化のプリプレグに、導電性樹脂、例えば金属ペーストを配置すると、有
機樹脂と金属ペースト中のペーストが反応して、有機樹脂が溶け、溶けた部分に金属ペー
スト中の金属粒子が入り込み、繊維体の間を金属粒子が移動して、プリプレグの表面と裏
面を導通させる通電領域を形成する。
あらかじめ有機樹脂が未硬化のプリプレグに通電領域を形成しておき、それを挟んでプ
リプレグで覆われた半導体集積回路と他の半導体集積回路を貼り合わせれば、それぞれの
半導体集積回路を電気的に接続することができる。
また基板上にプリプレグで覆われた半導体集積回路を形成し、その上に有機樹脂が未硬
化のプリプレグを配置し、さらに別のプリプレグで覆われた半導体集積回路を配置して、
未硬化の有機樹脂を硬化させて貼り合わせれば、基板上にプリプレグを重ねてゆけばよい
のでアライメントの精度が向上する。
基板上に、第１のバンプと電気的に接続された第１の半導体素子層と、前記第１の半導
体素子層上に、第１のシート状繊維体と硬化した第１の有機樹脂を有する第１の構造体と
、前記第１の構造体を貫通し、かつ前記第１のバンプと電気的に接続される第１の貫通電
極と、を有する第１の半導体回路素子を作製する。また、第２のバンプに電気的に接続さ
れた第２の半導体素子層と、前記第２の半導体素子層上に、第２のシート状繊維体と硬化
した第２の有機樹脂を有する第２の構造体と、前記第２の構造体を貫通し、かつ前記第２
のバンプと電気的に接続される第２の貫通電極とを有する第２の半導体回路素子を作製す
る。さらに、第３のシート状繊維体と未硬化の第３の有機樹脂を有する第３の構造体を形
成し、前記未硬化の第３の有機樹脂上に、金属粒子を有する導電性樹脂を配置し、前記導
電性樹脂により、前記未硬化の第３の有機樹脂が溶解し、前記金属粒子が前記第３のシー
ト状繊維体の間を移動して、前記第３の構造体を貫通する第３の貫通電極が形成された固
着シートを作製する。前記基板上で、前記第１の貫通電極、前記第３の貫通電極、前記第
２のバンプが重なり合うように、前記第１の半導体回路素子、前記固着シート、前記第２
の半導体回路素子を配置し、前記固着シートの、未硬化の第３の有機樹脂を硬化させるこ
とにより、前記第１の半導体回路素子、前記固着シート、前記第２の半導体回路素子を固
着させ、前記固着された第１の半導体回路素子、固着シート、第２の半導体回路素子から
、前記基板を剥離することを特徴とする半導体装置の作製方法に関する。
また、基板上に、第１のバンプと電気的に接続された第１の半導体素子層を形成し、前
記第１の半導体素子層上に、第１のシート状繊維体と未硬化の第１の有機樹脂を有する第
１の構造体を形成し、前記未硬化の第１の有機樹脂上に、金属粒子を有する第１の導電性
樹脂を配置し、前記第１の導電性樹脂により、前記未硬化の第１の有機樹脂が溶解し、前
記金属粒子が前記第１のシート状繊維体の間を移動して、前記第１の構造体を貫通し、か
つ前記第１のバンプと電気的に接続される第１の貫通電極が形成され、前記未硬化の第１
の有機樹脂を硬化させて、前記第１の構造体を前記第１の半導体素子層に固着させた第１
の半導体回路素子を作製する。また、第２のバンプに電気的に接続された第２の半導体素
子層上に、第２のシート状繊維体と未硬化の第２の有機樹脂を有する第２の構造体を形成
し、前記未硬化の第２の有機樹脂上に、金属粒子を有する第２の導電性樹脂を配置し、前
記第２の導電性樹脂により、前記未硬化の第２の有機樹脂が溶解し、前記金属粒子が前記
第２のシート状繊維体の間を移動して、前記第２の構造体を貫通し、かつ前記第２のバン
プと電気的に接続される第２の貫通電極が形成され、前記第２有機樹脂を硬化させて、前
記第２の構造体を前記第２の半導体素子層に固着させた第２の半導体回路素子を作製する
。さらに、第３のシート状繊維体と未硬化の第３の有機樹脂を有する第３の構造体を形成
し、前記未硬化の第３の有機樹脂上に、金属粒子を有する第３の導電性樹脂を配置し、前
記第３の導電性樹脂により、前記未硬化の第３の有機樹脂が溶解し、前記金属粒子が前記
第３のシート状繊維体の間を移動して、前記第３の構造体を貫通する第３の貫通電極が形
成された固着シートを作製する。前記基板上で、前記第１の貫通電極、前記第３の貫通電
極、前記第２のバンプが重なり合うように、前記第１の半導体回路素子、前記固着シート
、前記第２の半導体回路素子を配置し、前記固着シートの、未硬化の第３の有機樹脂を硬
化させることにより、前記第１の半導体回路素子、前記固着シート、前記第２の半導体回
路素子を固着させ、前記固着された第１の半導体回路素子、固着シート、第２の半導体回
路素子から、前記基板を剥離することを特徴とする半導体装置の作製方法に関する。
前記金属粒子は、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐ
ｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）の
いずれかを含む。
また、前記第１のシート状繊維体、前記第２のシート状繊維体、前記第３のシート状繊
維体はそれぞれ、ガラス繊維を有している。
また、貫通電極を有し、シート状繊維体と有機樹脂を有する構造体と、前記貫通電極と
接触し、かつ、前記貫通電極と反対側の面に露出する第１の電極を有する第１の半導体素
子層と、前記貫通電極と接触し、かつ、前記貫通電極と反対側の面に露出する第２の電極
を有する第２の半導体素子層と、前記第１の半導体素子層と前記第２の半導体素子層との
間に、前記貫通電極を有する前記構造体を有し、前記貫通電極が、前記第１の電極及び前
記第２の電極を電気的に接続していることを特徴とする半導体装置に関する。
前記貫通電極は、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐ
ｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）の
いずれかを含む。
前記シート状繊維体は、ガラス繊維を有している。
アライメントの精度が向上した、高集積化された半導体集積回路を得ることができる。
またプリプレグの繊維体を壊すことなく貫通電極を設けることができるので、機械的強
度を維持し丈夫な半導体集積回路を得ることができる。
また、プリプレグ中の有機樹脂を、複数の半導体素子の固着材料として用いるので、複
数の半導体素子を高集積化して半導体装置を作製しても、その厚さを薄くすることができ
る。
シート状繊維体の上面図。 シート状繊維体の上面図。 シート状繊維体の断面図。 半導体素子層の断面図。 構造体の作製工程を示す断面図。 半導体回路素子の作製工程を示す断面図。 半導体回路素子の作製工程を示す断面図。 半導体回路素子の作製工程を示す断面図。 半導体回路素子の作製工程を示す断面図。 半導体回路素子の作製工程を示す断面図。 半導体回路素子の作製工程を示す断面図。 半導体回路素子の作製工程を示す断面図。 半導体回路素子の作製工程を示す斜視図。 半導体回路素子の作製工程を示す斜視図。 半導体回路素子の作製工程を示す斜視図。 半導体回路素子の作製工程を示す斜視図。
以下、本発明の実施の態様について、図面を参照して説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面に
おいて、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説
明は省略する。
なお本明細書において、半導体装置とは、半導体を利用することで機能する素子及び装
置全般を指し、電子回路、液晶表示装置、発光装置等を含む電気装置およびその電気装置
を搭載した電子機器をその範疇とする。
［実施の形態１］
本実施の形態を、図１（Ａ）及び図１（Ｂ）、図２、図３、図４（Ａ）〜図４（Ｄ）、
図５（Ａ）及び図５（Ｂ）、図６（Ａ）〜図６（Ｄ）、図７（Ａ）〜図７（Ｅ）、図８（
Ａ）〜図８（Ｄ）、図９（Ａ）〜図９（Ｄ）、図１０（Ａ）及び図１０（Ｂ）、図１１（
Ａ）及び図１１（Ｂ）、図１２（Ａ）及び図１２（Ｂ）、図１３、図１４（Ａ）及び図１
４（Ｂ）、図１５（Ａ）及び図１５（Ｂ）、図１６を用いて説明する。
まずシート状繊維体１１３及び有機樹脂１１４を有する構造体（「プリプレグ」ともい
う）１２０について、図１（Ａ）及び図１（Ｂ）、図２、図３、図５（Ａ）及び図５（Ｂ
）を用いて説明する。
シート状繊維体１１３が糸束を経糸及び緯糸に使って製織した織布の上面図を図１（Ａ
）及び図１（Ｂ）に示し、その断面図を図５（Ａ）に示す。さらにシート状繊維体１１３
に有機樹脂１１４が含浸された構造体１２０の断面図を図５（Ｂ）に示す。
シート状繊維体１１３は、有機化合物または無機化合物の織布または不織布である。ま
たシート状繊維体１１３として、有機化合物または無機化合物の高強度繊維を用いてもよ
い。
また、シート状繊維体１１３は、繊維（単糸）の束（以下、糸束という。）を経糸及び
緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積さ
せた不織布で構成されてもよい。織布の場合、平織り、綾織り、繻子織り等適宜用いるこ
とができる。
糸束の断面は、円形でも楕円形でもよい。糸束として、高圧水流、液体を媒体とした高
周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした糸束を用
いてもよい。開繊加工をした糸束は、糸束幅が広くなり、厚み方向の単糸数を削減するこ
とが可能であり、糸束の断面が楕円形または平板状となる。また、糸束として低撚糸を用
いることで、糸束が扁平化しやすく、糸束の断面形状が楕円形状または平板形状となる。
このように、断面が楕円形または平板状の糸束を用いることで、シート状繊維体１１３の
厚さを薄くすることが可能である。このため、構造体１２０の厚さを薄くすることが可能
であり、薄型の半導体装置を作製することができる。
図１（Ａ）に示すように、シート状繊維体１１３は、一定間隔をあけた経糸１１３ａ及
び一定間隔をあけた緯糸１１３ｂが織られている。このような繊維体には、経糸１１３ａ
及び緯糸１１３ｂが存在しない領域（本明細書では、「バスケットホール」１１３ｃとい
う）を有する。このようなシート状繊維体１１３は、有機樹脂１１４が繊維体に含浸され
る割合が高まり、シート状繊維体１１３の密着性を高めることができる。
また、図１（Ｂ）に示すように、シート状繊維体１１３は、経糸１１３ａ及び緯糸１１
３ｂの密度が高く、バスケットホール１１３ｃの割合が低いものでもよい。代表的には、
バスケットホール１１３ｃの大きさが、局所的に押圧される面積より小さいことが好まし
い。代表的には一辺が０．０１ｍｍ以上０．２ｍｍ以下の矩形であることが好ましい。シ
ート状繊維体１１３のバスケットホール１１３ｃの面積がこのように小さいと、先端の細
い部材（代表的には、ペンや鉛筆等の筆記用具）により押圧されても、当該圧力をシート
状繊維体１１３全体で吸収することが可能である。
また、糸束内部への有機樹脂１１４の浸透率を高めるため、糸束に表面処理が施されて
も良い。例えば、糸束表面を活性化させるためのコロナ放電処理、プラズマ放電処理等が
ある。また、シランカップリング材、チタネートカップリング材を用いた表面処理がある
。
また高強度繊維とは、具体的には引張弾性率が高い繊維である。または、ヤング率が高
い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステ
ル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレ
ンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維である。ガラス繊維として
は、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維を用いることができ
る。なお、シート状繊維体１１３は、一種類の上記高強度繊維で形成されてもよい。また
、複数種類の上記高強度繊維で形成されてもよい。
シート状繊維体１１３に含浸される有機樹脂１１４は、エポキシ樹脂、不飽和ポリエス
テル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシアネート樹脂等の
熱硬化性樹脂を用いることができる。また、ポリフェニレンオキシド樹脂、ポリエーテル
イミド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることができる。また、上記熱可
塑性樹脂及び上記熱硬化性樹脂の複数を用いてもよい。上記有機樹脂を用いることで、熱
処理によりシート状繊維体を半導体素子層に固着することが可能である。なお、有機樹脂
１１４はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。
有機樹脂１１４または繊維の糸束内に高熱伝導性フィラーを分散させてもよい。高熱伝
導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等がある。
また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱伝導性フィラーが
有機樹脂または糸束内に含まれることにより素子層での発熱を外部に放出しやすくなるた
め、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破壊を低減することが
できる。
なお図１（Ａ）及び図１（Ｂ）では、経糸及び緯糸をそれぞれ１本ずつ編んで形成した
シート状繊維体を示しているが、経糸及び緯糸の数はこれに限定されるものではない。経
糸及び緯糸の数はそれぞれ必要に応じて決めればよい。例えば、経糸及び緯糸をそれぞれ
１０本ずつ束ねたものを一束として編んで形成した、シート状繊維体の上面図を図２に、
断面図を図３に示す。なお図３においては、シート状繊維体１１３は有機樹脂１１４に含
浸されており、構造体１２０を形成している。
また図４（Ａ）〜図４（Ｄ）に、半導体素子層の断面図を示す。
図４（Ａ）において、半導体素子層５１は、絶縁膜５６上に、薄膜トランジスタ５２ａ
及び薄膜トランジスタ５２ｂ、絶縁膜６５、絶縁膜６６、絶縁膜６７を有している。薄膜
トランジスタ５２ａは、ソース領域またはドレイン領域である不純物領域５３ａ、並びに
、チャネル形成領域６３ａを有する半導体層、さらにゲート絶縁膜５４、ゲート電極５５
ａを有している。薄膜トランジスタ５２ｂは、ソース領域またはドレイン領域である不純
物領域５３ｂ、並びに、チャネル形成領域６３ｂを有する半導体層、さらにゲート絶縁膜
５４、ゲート電極５５ｂを有している。
薄膜トランジスタ５２ａの不純物領域５３ａ及び薄膜トランジスタ５２ｂの不純物領域
５３ｂには、一導電性を付与する不純物元素が含まれている。ｎ型を付与する不純物元素
として、リン（Ｐ）やヒ素（Ａｓ）などが用いられる。またｐ型を付与する不純物元素と
して、ホウ素（Ｂ）などが用いられる。不純物領域５３ａ及び不純物領域５３ｂには、そ
れぞれどちらか一方、あるいは両方同じ不純物元素が含まれていてもよい。本実施の形態
では、不純物領域５３ａはリン（Ｐ）が含まれているためｎ型不純物領域であり、不純物
領域５３ｂはホウ素（Ｂ）が含まれているためｐ型不純物領域であるとする。すなわち、
薄膜トランジスタ５２ａはｎチャネル型薄膜トランジスタ、薄膜トランジスタ５２ｂはｐ
チャネル型薄膜トランジスタとなる。
薄膜トランジスタ５２ａ及び薄膜トランジスタ５２ｂの半導体層はそれぞれ、厚さ１０
ｎｍ以上１００ｎｍ以下、より好ましくは２０ｎｍ以上７０ｎｍ以下の非単結晶半導体で
形成される層であり、非単結晶半導体層としては、結晶性半導体層、非晶質半導体層、微
結晶半導体層等がある。また、半導体としては、シリコン、ゲルマニウム、シリコンゲル
マニウム化合物等がある。特に、瞬間熱アニール（ＲＴＡ）又はファーネスアニール炉を
用いた熱処理により結晶化させた結晶性半導体、加熱処理とレーザビームの照射を組み合
わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリ
コン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適
用することができる。
加熱処理に加えてレーザビームを照射して結晶化する場合には、連続発振レーザビーム
の照射若しくは繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好
ましくは１乃至１００ピコ秒である高繰返周波数超短パルス光を照射することによって、
結晶性半導体が溶融した溶融帯を、当該レーザビームの照射方向に連続的に移動させなが
ら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が
一方向に延びる結晶性半導体を得ることができる。
ゲート絶縁膜５４は、厚さ５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上４０ｎｍ
以下の酸化珪素及び酸化窒化珪素などの無機絶縁物で形成する。
ゲート電極５５ａ及びゲート電極５５ｂは、金属または一導電型を与える不純物を添加
した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、
モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを
用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは
、当該金属窒化物からなる第１層と当該金属から成る第２層とを積層させた構造としても
良い。このとき第１層を金属窒化物とすることで、バリアメタルとすることができる。す
なわち、第２層の金属が、ゲート絶縁層やその下層の半導体層に拡散することを防ぐこと
ができる。また、積層構造とする場合には、第１層の端部が第２層の端部より外側に突き
出した形状としても良い。
半導体層、ゲート絶縁膜５４、ゲート電極５５ａ、ゲート電極５５ｂなどを組み合わせ
て構成される薄膜トランジスタ５２ａ、薄膜トランジスタ５２ｂは、シングルドレイン構
造、ＬＤＤ（低濃度ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を
適用することができる。ここでは、シングルドレイン構造の薄膜トランジスタを示す。さ
らには、等価的には、同電位のゲート電圧が印加される複数のトランジスタが直列に接続
された形となるマルチゲート構造、半導体層の上下をゲート電極で挟むデュアルゲート構
造、絶縁膜５６上にゲート電極が形成され、ゲート電極上にゲート絶縁層、半導体層が形
成される逆スタガ型薄膜トランジスタ等を適用することができる。
ソース領域またはドレイン領域である不純物領域５３ａ、あるいは不純物領域５３ｂに
接する配線５７ａ、配線５７ｂ、配線５８ａ、配線５８ｂは、チタン（Ｔｉ）とアルミニ
ウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など
、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）な
どの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。
なお、薄膜トランジスタとして金属酸化物や有機半導体材料を半導体層に用いた薄膜トラ
ンジスタを用いることが可能である。金属酸化物の代表例には酸化亜鉛や亜鉛ガリウムイ
ンジウムの酸化物等がある。
半導体素子層５１を有する半導体装置の代表例として、他の装置の制御やデータの計算
・加工を行なうマイクロプロセッサ（ＭＰＵ）がある。ＭＰＵは、ＣＰＵ、メインメモリ
、コントローラ、インターフェース、Ｉ／Ｏポート等を有し、これらを薄膜トランジスタ
、抵抗素子、容量素子、配線等で構成することができる。
さらに半導体素子層５１として、液晶表示装置の駆動装置、ＥＬ表示装置の駆動装置、
電気泳動装置の駆動回路が挙げられる。これらは薄膜トランジスタ、抵抗素子、容量素子
、配線等で構成することが可能である。
図４（Ｂ）に示す記憶素子６２は、チャネル形成領域９１及び不純物領域９２を有する
半導体層、トンネル酸化層６４、フローティングゲート９３、コントロール絶縁層９４、
コントロールゲート９５で構成される不揮発性記憶素子である。
トンネル酸化層６４は、厚さ１ｎｍ〜１０ｎｍ、好ましくは１ｎｍ〜５ｎｍの酸化珪素
若しくは酸化珪素と窒化珪素の積層構造を減圧ＣＶＤ法やプラズマＣＶＤ法などで形成す
ることができる。また、プラズマ処理により半導体層を酸化又は窒化することによりトン
ネル酸化層を形成することができる。さらには、プラズマＣＶＤ法により形成した酸化珪
素をプラズマ処理により酸化又は窒化してもよい。当該プラズマ処理して形成した絶縁層
は、緻密で絶縁耐圧が高く信頼性に優れている。
フローティングゲート９３は、導電層、ポリシリコン層、シリコンドット等で形成する
ことができる。また、フローティングゲートの代わりに、窒化珪素、窒化ゲルマニウム等
で形成された電荷蓄積層を用いてもよい。
コントロール絶縁層９４は、酸化珪素、窒化珪素、酸窒化珪素、酸化アルミニウムなど
の一層若しくは複数層を、減圧ＣＶＤ法やプラズマＣＶＤ法などで形成する。コントロー
ル絶縁層９４の厚さは１ｎｍ〜２０ｎｍ、好ましくは５〜１０ｎｍで形成する。
コントロールゲート９５は、図４（Ａ）に示すゲート電極５５ａまたはゲート電極５５
ｂと同様の材料で形成すればよい。
記憶素子６２を駆動するための駆動素子として薄膜トランジスタ５２ｂを形成してもよ
い。
記憶素子６２及び薄膜トランジスタ５２ｂを形成したら、記憶素子６２及び薄膜トラン
ジスタ５２ｂを覆って、絶縁膜６５及び絶縁膜６６を形成する。絶縁膜６６上に、不純物
領域９２と電気的に接続する配線９７及び配線９８を形成する。薄膜トランジスタ５２ｂ
については、上述したように配線５７ｂ及び５８ｂが形成される。絶縁膜６６、配線９７
、配線９８、配線５７ｂ、配線５８ｂを覆って、絶縁膜６７が形成される。これにより、
記憶素子６２を含む半導体素子層６１が作製される。
また記憶素子としては、記憶素子６２の構成以外に、電荷蓄積層を有する不揮発性記憶
素子、薄膜トランジスタ及びそれに接続される容量素子、薄膜トランジスタ及びそれに接
続される強誘電層を有する容量素子、一対の電極の間に有機化合物層が挟まれる有機メモ
リ素子等がある。
また、このような記憶素子を有する半導体装置としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄ
ｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒ
ｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ
Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌ
ｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッ
シュメモリ等の記憶装置がある。
図４（Ｃ）に示すフォトダイオード７２は、第１の電極として機能する配線５８ａ、受
光部７３、及び第２の電極７４で構成されている。受光部７３は、非晶質または結晶質の
シリコンを有する半導体層で形成することができる。この代表例としては、シリコン層、
シリコンゲルマニウム層、炭化シリコン層、又はこれらのＰＮ接合層、ＰＩＮ接合層が挙
げられる。
薄膜トランジスタ５２ａは、配線５８ａを介して電気的にフォトダイオード７２と接続
されており、駆動素子として機能する。薄膜トランジスタ５２ａ上に絶縁膜６５及び絶縁
膜６６を形成する。絶縁膜６６上に薄膜トランジスタ５２ａの不純物領域に電気的に接続
される配線５７ａ及び配線５８ａを形成する。また絶縁膜６６上に、配線５８ａに電気的
に接続される受光部７３、受光部７３上に第２の電極７４を形成する。
絶縁膜６６、配線５７ａ、配線５８ａ、受光部７３、第２の電極７４を覆って絶縁膜６
７を形成する。これにより、フォトダイオード７２及び薄膜トランジスタ５２ａを有する
半導体素子層７１が作製される。
図４（Ｃ）に示すフォトダイオード７２を有する半導体装置としては、光センサ、太陽
電池等がある。
また、図４（Ｄ）に示す半導体素子層８１は、薄膜トランジスタ５２ａ及び薄膜トラン
ジスタ５２ｂ、並びに、薄膜トランジスタ５２ａまたは５２ｂに電気的に接続し絶縁膜６
６上に形成される電極８４、電極８４に電気的に接続し絶縁膜６７上に形成されるアンテ
ナ８３を有している。電極８４は、薄膜トランジスタ５２ａまたは薄膜トランジスタ５２
ｂに電気的に接続する配線５７ａ、配線５８ａ、配線５７ｂ、配線５８ｂと同様の材料及
び同様の作製工程により形成すればよい。
図４（Ｄ）に示すアンテナ８３は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（
Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）お
よびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子を有する液滴やペーストを液滴吐出
法（インクジェット法、ディスペンス法など）により吐出し、乾燥焼成して形成する。液
滴吐出法によりアンテナを形成することで、工程数の削減が可能であり、それに伴うコス
ト削減が可能である。
また、スクリーン印刷法を用いてアンテナ８３を形成してもよい。スクリーン印刷法を
用いる場合、アンテナ８３の材料としては、粒径が数ｎｍから数十μｍの導電性粒子を有
機樹脂に溶解または分散させた導電性ペーストを選択的に印刷する。導電性粒子としては
、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム
（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一
つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる
。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散材お
よび被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。
代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電層の
形成にあたり、導電性のペーストを印刷した後に焼成することが好ましい。
また、アンテナ８３は、スクリーン印刷法の他にもグラビア印刷等を用いてもよいし、
メッキ法、スパッタリング法等を用いて、導電性材料により形成することができる。
図４（Ｄ）に示す半導体素子層８１を有する半導体装置の代表例としては、無線で情報
を送受信することが可能なＩＤタグ、ＩＣタグ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ
）タグ、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔ
ｉｆｉｃａｔｉｏｎ）タグ、ＩＣカード、ＩＤカード等（以下、ＲＦＩＤと示す。）があ
る。また、本実施の形態の半導体装置は、薄膜トランジスタ等で構成される集積回路部と
アンテナを封止したインレットや、当該インレットをシール状やカード状にしたものを含
む。さらに本実施の形態で述べられる電気的接続方法は、ＲＦＩＤのアンテナと集積回路
部の接続部分に用いることが可能である。
また、ＲＦＩＤの信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１
３．５６ＭＨｚ帯）を適用する。磁束密度の変化による電磁誘導を利用する場合、アンテ
ナの上面形状を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテ
ナ）に形成することができる。
また、ＲＦＩＤにおける信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（
８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用することもできる。その場合に
は、信号の伝送に用いる電磁波の波長を考慮してアンテナの長さ等の形状を適宜設定すれ
ばよい。
次いで、図４（Ａ）に示す半導体素子層５１を用いた例を、図６（Ａ）〜図６（Ｄ）、
図７（Ａ）〜図７（Ｅ）、図８（Ａ）〜図８（Ｄ）、図９（Ａ）〜図９（Ｄ）、図１０（
Ａ）及び図１０（Ｂ）、図１１（Ａ）及び図１１（Ｂ）、図１２（Ａ）及び図１２（Ｂ）
、図１３、図１４（Ａ）及び図１４（Ｂ）、図１５（Ａ）及び図１５（Ｂ）、図１６を用
いて説明する。ただし、半導体素子層として、半導体素子層５１に限定されるものではな
く、他の構造を有する半導体素子層を用いてもよい。
まず、絶縁表面を有する基板１１１上に剥離層１１２を形成する。
絶縁表面を有する基板１１１としては、半導体素子層５１を形成する温度に耐えうる基
板を用いることが好ましく、代表的にはガラス基板、石英基板、セラミック基板、絶縁層
が少なくとも一表面に形成された金属基板、有機樹脂基板等を用いることができる。ここ
では、絶縁表面を有する基板１１１としてガラス基板を用いる。
また後の工程で半導体素子層５１と他の素子層を重ねて配置するのを、基板１１１上で
行うので、基板１１１としては、重ね合わせのアライメントをとりやすい大きさや材料を
選ぶ必要がある。
剥離層１１２は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、厚
さ３０ｎｍ〜２００ｎｍのタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、
タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウ
ム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ
）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、及び珪素（Ｓｉ）の中から選択された元
素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物からなる層を、単
層または複数の層を積層させて形成する。珪素を含む層の結晶構造は、非晶質、微結晶、
多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、溶液を被処理物上に吐出さ
せて成膜する方法であり、例えばスピンコーティング法や液滴吐出法を含む。また、液滴
吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形
成する方法である。
剥離層１１２が単層構造の場合、好ましくは、タングステン、モリブデン、又はタング
ステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは
酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステ
ンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タング
ステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する
。
剥離層１１２が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目と
して金属酸化物層を形成する。代表的には、１層目の金属層として、タングステン、モリ
ブデン、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タン
グステン、モリブデン、又はタングステンとモリブデンの混合物の酸化物、タングステン
、モリブデン、又はタングステンとモリブデンの混合物の窒化物、タングステン、モリブ
デン、又はタングステンとモリブデンの混合物の酸化窒化物、又はタングステン、モリブ
デン、又はタングステンとモリブデンの混合物の窒化酸化物を含む層を形成する。
剥離層１１２として、１層目として金属層、２層目として金属酸化物層の積層構造を形
成する場合、金属層としてタングステンを含む層を形成し、その上層に酸化物で形成され
る絶縁層を形成することで、タングステンを含む層と絶縁層との界面に、金属酸化物層と
してタングステンの酸化物を含む層が形成されることを活用してもよい。さらには、金属
層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等
を行って金属酸化物層を形成してもよい。
タングステンの酸化物は、ＷＯ２、Ｗ２Ｏ５、Ｗ４Ｏ１１、ＷＯ３などがある。
また、上記の工程によると、絶縁表面を有する基板１１１に接するように剥離層１１２
を形成しているが、この工程に制約されない。絶縁表面を有する基板１１１に接するよう
に下地となる絶縁層を形成し、その絶縁層に接するように剥離層１１２を設けてもよい。
ここでは、剥離層１１２として厚さ３０ｎｍ〜７０ｎｍのタングステン層をスパッタリン
グ法により形成する。
剥離層１１２上に、下地層として機能する絶縁膜５６が形成される。絶縁膜５６上には
、不純物領域５３ａ及びチャネル形成領域６３ａを含む島状半導体膜１６１、不純物領域
５３ｂ及びチャネル形成領域６３ｂを含む島状半導体膜１６２が形成されており、島状半
導体膜１６１及び島状半導体膜１６２を覆って、ゲート絶縁膜５４が形成されている。ま
た、ゲート絶縁膜５４上であり、かつ、チャネル形成領域６３ａ上にはゲート電極５５ａ
、チャネル形成領域６３ｂ上にはゲート電極５５ｂが形成されている（図６（Ａ）参照）
。
なお不純物領域５３ａに添加される一導電性を付与する不純物元素は、ゲート電極５５
ａをマスクとして添加されている。また不純物領域５３ｂに添加される一導電性を付与す
る不純物元素は、ゲート電極５５ｂをマスクとして添加されている。不純物領域５３ａと
不純物領域５３ｂに添加されている不純物元素は、同じであってもよいし、それぞれ逆の
導電性を有していてもよい。
次いでゲート絶縁膜５４、ゲート電極５５ａ、ゲート電極５５ｂを覆って、絶縁膜６５
、さらにその上に絶縁膜６６を形成する（図６（Ｂ）参照）。
絶縁膜６５は、例えば窒化珪素膜を用いて形成すればよい。また絶縁膜６６は、酸化珪
素膜、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜のいずれか１つ、ある
いは複数を積層した積層膜、さらにあるいは、有機絶縁膜を用いて形成すればよい。
絶縁膜６６上に、島状半導体膜１６１中の不純物領域５３ａに電気的に接続する配線５
７ａ及び配線５８ａを形成する。また絶縁膜６６上に、島状半導体膜１６２中の不純物領
域５３ｂに電気的に接続する配線５７ｂ及び配線５８ｂを形成する（図６（Ｃ）参照）。
次いで、絶縁膜６６、配線５７ａ、配線５８ａ、配線５７ｂ、配線５８ｂを覆って絶縁
膜６７を形成する。絶縁膜６７は、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜、窒
素を含む酸化珪素膜のいずれか１つ、あるいは複数を積層した積層膜、さらにあるいは、
有機絶縁膜を用いて形成すればよい。
次いで、絶縁膜６７上に配線５８ｂと電気的に接続する配線１０４を形成する（図６（
Ｄ）参照）。配線１０４は、配線５８ｂと同様の材料で形成すればよい。配線１０４は、
バンプとも言い、半導体素子層５１と後に形成される導電性樹脂１０１を電気的に接続さ
せる機能を有する。本実施の形態では、基板１１１、剥離層１１２、半導体素子層５１を
合わせて、半導体回路素子１５１とする。
また配線１０４は、剥離層１１２に達するように形成する。これにより、後の工程で半
導体素子層５１が剥離され、他の素子層重ねて配置されたときに、半導体素子層５１と他
の素子層を電気的に接続することができる。
配線１０４を形成後、あるいは形成前に、絶縁膜５６、ゲート絶縁膜５４、絶縁膜６５
、絶縁膜６６、絶縁膜６７の端部をエッチングし、剥離層１１２を露出させる。剥離層１
１２を露出させることで、後の工程で重ね合わせた複数の素子層が剥離しやすくなる。
次いで、図６（Ａ）〜図６（Ｄ）に示す作製工程に基づいて、基板１１７、剥離層１１
２、配線１０５を有する半導体素子層５９を形成する（図７（Ａ）参照）。基板１１７は
基板１１１と同様のものを用いてもよい。配線１０５は配線１０４と同様の材料や同様の
材料を用いて形成してもよいし、異なる材料や異なる形成方法で形成してもよい。また図
７（Ａ）において、半導体素子層５９は半導体素子層５１と同様の構造を有している。た
だし、絶縁膜５６、ゲート絶縁膜５４、絶縁膜６５、絶縁膜６６、絶縁膜６７の端部をエ
ッチングする必要はない。
次に、絶縁膜６７及び配線１０５上に、シート状繊維体１１３に有機樹脂１１４が含浸
された構造体１２０を設ける（図７（Ｂ）参照）。このような構造体１２０は、プリプレ
グとも呼ばれる。プリプレグは、具体的にはシート状繊維体にマトリックス樹脂を有機溶
剤で希釈した組成物を含浸させた後、乾燥して有機溶剤を揮発させてマトリックス樹脂を
半硬化させたものである。
なお、本明細書の図面においては、シート状繊維体１１３は、断面が楕円形の糸束で平
織りした織布で示されている。また、薄膜トランジスタ５２ａや薄膜トランジスタ５２ｂ
がシート状繊維体１１３の糸束よりも大きいが、薄膜トランジスタ５２ａや薄膜トランジ
スタ５２ｂの大きさがシート状繊維体１１３の糸束よりも小さい場合もある。
次いで、構造体１２０上、かつ配線１０５上に、導電性樹脂１０１を配置する（図７（
Ｃ）参照）。本実施の形態では、導電性樹脂１０１として金属元素を含む導電ペースト、
例えば銀ペーストを用いる。金属元素は、金属粒子として導電ペーストに含まれていれば
よい。
また導電ペーストは、好ましくは、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金（
Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、
チタン（Ｔｉ）のいずれかを含むペーストであればよい。
構造体１２０上に導電性樹脂１０１に配置する方法は、スクリーン印刷やインクジェッ
ト法を用いればよい。
構造体１２０上に導電性樹脂１０１を配置すると、構造体１２０中の有機樹脂１１４と
導電性樹脂１０１の成分、例えば導電ペーストを用いる場合はペーストが反応し、有機樹
脂１１４の一部が溶解し、導電性樹脂１０１中の金属粒子がシート状繊維体１１３の隙間
を通り抜け、導電性樹脂１０１が最初に形成された面（第１の面）の反対の面（第２の面
）にまで金属粒子が移動する。これにより構造体１２０の内部に貫通電極が形成される（
図７（Ｄ）参照）。なお構造体１２０の第２の面での導電性樹脂１０１の面積は、第１の
面積での面積よりも小さくてもよく、また大きくてもよい。すなわち、導電性樹脂１０１
の構造体１２０の内部への移動は、収斂しながらの移動でも、広がりながらの移動でもよ
い。
構造体１２０に貫通孔（コンタクトホールともいう）を形成しない、すなわちシート状
繊維体１１３を分断しないことで、構造体１２０の強度を維持したまま、構造体１２０の
一方の面と他方の面を電気的に接続させることができる。
その後加熱工程及び圧着工程を行い、構造体１２０中の溶けなかった有機樹脂１１４を
硬化させる（図７（Ｅ）参照）。本実施の形態では硬化した有機樹脂を、有機樹脂１１６
とする。なお、有機樹脂１１４が可塑性有機樹脂の場合、この後、室温に冷却することに
より可塑化した有機樹脂１１４を硬化する。
次に、図８（Ａ）に示すように、後の剥離工程を容易に行うために、構造体１２０側か
ら、構造体１２０、半導体素子層５９及び剥離層１１２にレーザビーム１２２を照射して
、図８（Ｂ）に示すような溝１２３を形成してもよい。溝１２３を形成するために照射す
るレーザビームとしては、剥離層１１２、半導体素子層５９、または構造体１２０を構成
する層のいずれかが吸収する波長を有するレーザビームが好ましく、代表的には、紫外領
域、可視領域、又は赤外領域のレーザビームを適宜選択して照射する。
このようなレーザビームを発振することが可能なレーザ発振器としては、ＫｒＦ、Ａｒ
Ｆ、ＸｅＣｌ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ、
ＣＯ２等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３など
の結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶、ガラス
、ルビー等の固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の
半導体レーザ発振器を用いることができる。なお、その固体レーザ発振器においては基本
波〜第５高調波を適宜適用するのが好ましい。
次に、図８（Ｃ）に示すように、溝１２３をきっかけとして、剥離層１１２及び絶縁膜
５６の界面において、剥離層１１２が形成される絶縁表面を有する基板１１７と、半導体
素子層５９の一部及び構造体１２０の一部とを物理的手段により剥離する。本実施の形態
では、剥離した半導体素子層５９の一部及び構造体１２０の一部を、半導体回路素子１５
２とする（図８（Ｄ）参照）。
物理的手段とは、力学的手段または機械的手段を指し、何らかの力学的エネルギー（機
械的エネルギー）を加える手段を指しており、その手段は、代表的には機械的な力を加え
ること（例えば人間の手や把治具で引き剥がす処理や、ローラを回転させながら分離する
処理）である。このとき、構造体１２０表面に光または熱により剥離可能な粘着シートを
設けると、さらに剥離が容易となる。
また、溝１２３に液体を滴下し、剥離層１１２及び絶縁膜５６の界面に液体を浸透させ
て剥離層１１２から半導体素子層５９を剥離してもよい。この場合、溝１２３にのみ液体
を滴下してもよいし、または絶縁表面を有する基板１１７、半導体素子層５９、及び構造
体１２０全体を液体に浸して、溝１２３から剥離層１１２及び半導体素子層５９の界面に
液体を浸透させても良い。
また、図８（Ｂ）において、溝１２３にＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ガスを
導入し、剥離層をフッ化ガスでエッチングし除去して、絶縁表面を有する基板１１７から
半導体素子層５９の一部を剥離する方法を用いることができる。
以上にして、構造体１２０に貫通孔を形成せずに、構造体１２０の一方の面に接して形
成された半導体素子層５９と、構造体１２０の他方の面に形成される端子、配線、回路、
他の半導体素子等を電気的に接続させることができる半導体装置を得ることができる。
なお、半導体素子層５９に複数の半導体装置が含まれる場合、半導体素子層５９及び構
造体１２０を分断して、複数の半導体装置を切り出してもよい。このような工程により、
複数の半導体装置を作製することができる。
半導体素子層５９及び構造体１２０を分断して複数の半導体装置を作製する際は、ダイ
シング、スクライビング、はさみやナイフなどの刃物を有する裁断機、又はレーザカット
法等により選択的に分断することができる。
ここで、半導体回路素子１５１と半導体回路素子１５２を固着する固着シート１５３を
、図９（Ａ）〜図９（Ｄ）、図１０（Ａ）〜図１０（Ｂ）、図１１（Ａ）〜図１１（Ｂ）
、図１２（Ａ）〜図１２（Ｂ）、図１３、図１４（Ａ）〜図１４（Ｂ）、図１５（Ａ）〜
図１５（Ｂ）、図１６を用いて説明する。なお、図１３は図９（Ｄ）の斜視図、図１４（
Ａ）は図１０（Ａ）の斜視図、図１４（Ｂ）は図１０（Ｂ）の斜視図、図１５（Ａ）は図
１１（Ａ）の斜視図、図１５（Ｂ）は図１１（Ｂ）の斜視図、図１６は図１２（Ａ）の斜
視図である。
まずシート状繊維体１１３に未硬化の有機樹脂１１４を含浸させた構造体１２１を用意
する（図９（Ａ）参照）。構造体１２１は、構造体１２０と同様の材料及び同様の構造を
用いればよいが、必要であれば異なる材料及び構造を用いてもよい。後の工程で貼り合わ
せる半導体回路素子１５１の配線１０５及び半導体回路素子１５２の配線１０４あるいは
導電性樹脂１０１の位置に合わせて、有機樹脂１１４上に導電性樹脂２０１を配置させる
（図９（Ｂ）参照）。導電性樹脂２０１の材料は、導電性樹脂１０１の材料と同じであっ
てもよいし、必要であれば異なる材料を用いてもよい。
未硬化の有機樹脂１１４上に導電性樹脂２０１を配置すると、有機樹脂１１４と導電性
樹脂２０１の成分、例えば導電ペーストを用いる場合はペーストが反応し、有機樹脂１１
４の一部が溶解し、導電性樹脂２０１中の金属粒子がシート状繊維体１１３の隙間を通り
抜け、導電性樹脂２０１が最初に形成された面（第１の面）の反対の面（第２の面）にま
で金属粒子が移動する。これにより構造体１２１の内部に通電領域が形成される（図９（
Ｃ）参照）。本実施の形態では、図９（Ｃ）に示す構造を固着シート１５３とする。
次いで、半導体回路素子１５１、固着シート１５３、半導体回路素子１５２の位置決め
を行う（図９（Ｄ）及び図１３参照）。半導体回路素子１５１の基板１１１上に、固着シ
ート１５３及び半導体回路素子１５２を貼り合わせるので、位置合わせが容易である。
また、半導体回路素子１５１の配線１０４、固着シート１５３の導電性樹脂２０１、半
導体回路素子１５２の配線１０５の位置を合わせて、それぞれを重なり合わせて、後の工
程で固着させた後に導通するように配置する。
半導体回路素子１５１、固着シート１５３、半導体回路素子１５２の位置決めを行った
後、それぞれを貼り合わせる（図１０（Ａ）及び図１４（Ａ）参照）。なお、ここでは固
着シート１５３の有機樹脂１１４が未硬化なので、それぞれはまだ固着しない。
次いで加熱工程を行い、固着シート１５３の有機樹脂１１４を硬化して、有機樹脂１１
６とする。これにより半導体回路素子１５１、固着シート１５３、半導体回路素子１５２
を貼り合わせる（図１０（Ｂ）及び図１４（Ｂ）参照）。
次いで、半導体回路素子１５１の露出した剥離層１１２を、レーザビーム１２２によっ
て照射する（図１１（Ａ）及び図１５（Ａ）参照）。
レーザビーム１２２を剥離層１１２に照射することにより、溝１１５が形成される。溝
１１５をきっかけとして、物理的な手段により基板１１１を剥離する（図１１（Ｂ）及び
図１５（Ｂ）参照）。
以上のようにして、積層された半導体回路素子１５５が作製される（図１２（Ａ）及び
図１６参照）。さらに半導体素子層を積層する場合は、基板１１１を有する半導体回路素
子１５１、未硬化の有機樹脂を有する固着シート１５３、及び半導体回路素子１５５を重
ね合わせ、固着シート１５３の有機樹脂を硬化させることにより、これらを貼り合わせれ
ばよい（図１２（Ｂ）参照）。
本実施の形態により、高集積化された半導体回路素子を得ることができる。複数の半導
体回路素子を貼り合わせる際に、基準となる基板１１１上で行うため、アライメントの精
度を高くすることができる。
５１ 半導体素子層
５２ａ 薄膜トランジスタ
５２ｂ 薄膜トランジスタ
５３ａ 不純物領域
５３ｂ 不純物領域
５４ ゲート絶縁膜
５５ａ ゲート電極
５５ｂ ゲート電極
５６ 絶縁膜
５７ａ 配線
５７ｂ 配線
５８ａ 配線
５８ｂ 配線
５９ 半導体素子層
６１ 半導体素子層
６２ 記憶素子
６３ａ チャネル形成領域
６３ｂ チャネル形成領域
６４ トンネル酸化層
６５ 絶縁膜
６６ 絶縁膜
６７ 絶縁膜
７１ 半導体素子層
７２ フォトダイオード
７３ 受光部
７４ 電極
８１ 半導体素子層
８３ アンテナ
８４ 電極
９１ チャネル形成領域
９２ 不純物領域
９３ フローティングゲート
９４ コントロール絶縁層
９５ コントロールゲート
９７ 配線
９８ 配線
１０１ 導電性樹脂
１０４ 配線
１０５ 配線
１１１ 基板
１１２ 剥離層
１１３ シート状繊維体
１１３ａ 経糸
１１３ｂ 緯糸
１１３ｃ バスケットホール
１１４ 有機樹脂
１１５ 溝
１１６ 有機樹脂
１１７ 基板
１２０ 構造体
１２１ 構造体
１２２ レーザビーム
１２３ 溝
１５１ 半導体回路素子
１５２ 半導体回路素子
１５３ 固着シート
１５５ 半導体回路素子
１６１ 島状半導体膜
１６２ 島状半導体膜
２０１ 導電性樹脂

Claims (2)

  1. 第１の基板上方に、第１の剥離層を形成する工程と、
    前記第１の剥離層上方に、第１の半導体素子を有する第１の層を形成する工程と、
    前記第１の層と電気的に接続され、且つ前記第１の剥離層と接する領域を有する第１の配線を形成する工程と、
    第２の基板上方に、第２の剥離層を形成する工程と、
    前記第２の剥離層上方に、第２の半導体素子を有する第２の層を形成する工程と、
    前記第２の層と電気的に接続され、且つ前記第２の剥離層と接する領域を有する第２の配線を形成する工程と、
    前記第２の層及び前記第２の配線上方に、第１のシート状繊維体及び未硬化の第１の有機樹脂を有する第１の構造体を形成する工程と、
    前記第１の構造体上方に前記未硬化の第１の有機樹脂を溶解させることができる溶剤と、導電物と、を有するペーストを配置し、前記第１のシート状繊維体を分断することなく第１の貫通電極を形成する工程と、
    前記第１の有機樹脂を硬化する工程と、
    前記第２の層を前記第２の基板から剥離する工程と、
    第２のシート状繊維体及び未硬化の第２の有機樹脂を有する第２の構造体を用意する工程と、
    前記第２の構造体上方に前記未硬化の第２の有機樹脂を溶解させることができる溶剤と、導電物と、を有するペーストを配置し、前記第２のシート状繊維体を分断することなく第２の貫通電極を形成する工程と、
    前記第１の層上方に前記第２の構造体を、前記第２の構造体上方に前記第２の層を、配置する工程と、
    前記第２の有機樹脂を硬化して、前記第１の層と、前記第２の構造体と、前記第２の層と、を固着する工程と、
    前記第１の層を前記第１の基板から剥離する工程と、を有することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記第１のシート状繊維体と、前記第２のシート状繊維体とは、ガラス繊維を有することを特徴とする半導体装置の作製方法。
JP2014079887A 2008-07-09 2014-04-09 半導体装置の作製方法 Expired - Fee Related JP5663687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014079887A JP5663687B2 (ja) 2008-07-09 2014-04-09 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008179286 2008-07-09
JP2008179286 2008-07-09
JP2014079887A JP5663687B2 (ja) 2008-07-09 2014-04-09 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009160474A Division JP2010041045A (ja) 2008-07-09 2009-07-07 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JP2014135516A true JP2014135516A (ja) 2014-07-24
JP5663687B2 JP5663687B2 (ja) 2015-02-04

Family

ID=41426820

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009160474A Withdrawn JP2010041045A (ja) 2008-07-09 2009-07-07 半導体装置及びその作製方法
JP2014079887A Expired - Fee Related JP5663687B2 (ja) 2008-07-09 2014-04-09 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009160474A Withdrawn JP2010041045A (ja) 2008-07-09 2009-07-07 半導体装置及びその作製方法

Country Status (3)

Country Link
US (1) US8563397B2 (ja)
EP (1) EP2148365A3 (ja)
JP (2) JP2010041045A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102015115722A1 (de) 2015-09-17 2017-03-23 Osram Opto Semiconductors Gmbh Träger für ein Bauelement, Bauelement und Verfahren zur Herstellung eines Trägers oder eines Bauelements
KR102378976B1 (ko) * 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
KR20190077043A (ko) * 2016-12-28 2019-07-02 가부시키가이샤후지쿠라 배선 기판 및 배선 기판의 제조 방법
DE102018209818A1 (de) * 2018-06-18 2019-12-19 Bundesdruckerei Gmbh Verfahren zum Herstellen eines Wert- oder Sicherheitsdokumentenrohlings mit einer elektronischen Schaltung, ein Wert- oder Sicherheitsdokumentenrohling und ein Sicherheits- und Wertdokument
US11509068B2 (en) * 2018-08-24 2022-11-22 Kyocera Corporation Structure, antenna, wireless communication module, and wireless communication device
KR20210082969A (ko) * 2019-12-26 2021-07-06 삼성전자주식회사 반도체 패키지

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453264A (en) * 1977-10-04 1979-04-26 Suwa Seikosha Kk Bilateral printed board
JPS6132595A (ja) * 1984-07-16 1986-02-15 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション プラスチツク・シ−ト中に貫通孔のパタ−ンを形成する方法
JPH03105932A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd シート状接着剤並びに当該接着剤を用いた半導体装置
JPH05190582A (ja) * 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH06224527A (ja) * 1993-01-25 1994-08-12 Nippon Oil & Fats Co Ltd 回路基板
JPH06244526A (ja) * 1993-02-19 1994-09-02 Toppan Printing Co Ltd プリント配線基板の製造方法
JPH06244528A (ja) * 1993-02-19 1994-09-02 Toppan Printing Co Ltd プリント配線基板の製造方法
JPH06244529A (ja) * 1993-02-19 1994-09-02 Toppan Printing Co Ltd プリント配線基板の製造方法
JPH09283877A (ja) * 1996-04-08 1997-10-31 Katsuya Hiroshige プリント導電シート
JPH10223691A (ja) * 1997-02-10 1998-08-21 Katsuya Hiroshige 導電基板に多接点部品を接続導通する方法及び接合シート
JP2001024081A (ja) * 1999-07-08 2001-01-26 Toshiba Corp 導電基体及びその製造方法
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
JP2001308540A (ja) * 2000-04-21 2001-11-02 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2002265913A (ja) * 2001-03-06 2002-09-18 Hitachi Chem Co Ltd エポキシ接着フィルムによる接着方法
JP2003174141A (ja) * 2001-09-27 2003-06-20 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2004193378A (ja) * 2002-12-12 2004-07-08 Hitachi Aic Inc プリント配線板およびその製造方法
JP2004200522A (ja) * 2002-12-19 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体チップおよびその作製方法
JP2006173596A (ja) * 2004-11-22 2006-06-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006253612A (ja) * 2005-03-14 2006-09-21 Katsuya Hiroshige 両面配線基板
JP2007043118A (ja) * 2005-07-08 2007-02-15 Semiconductor Energy Lab Co Ltd 配線基板の作製方法及び半導体装置の作製方法
JP2007243065A (ja) * 2006-03-10 2007-09-20 Fujitsu Ltd 回路基板
JP2007318106A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体集積回路及びその作製方法、並びに半導体集積回路を用いた半導体装置
US20110221046A1 (en) * 2010-03-11 2011-09-15 Ambit Microsystems (Zhongshan) Ltd. Semiconductor assembly package having shielding layer and method therefor

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058800A (en) * 1988-05-30 1991-10-22 Canon Kabushiki Kaisha Method of making electric circuit device
CA2026113C (en) * 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
US5888609A (en) * 1990-12-18 1999-03-30 Valtion Teknillinen Tutkimuskeskus Planar porous composite structure and method for its manufacture
JP3578466B2 (ja) 1992-04-14 2004-10-20 ユニチカ株式会社 補強用無機繊維織布及びそれを用いた多層プリント配線板
JPH077246A (ja) 1993-06-17 1995-01-10 Kobe Steel Ltd 電子部品構成物内蔵インモールド品の製造方法
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
DK0760986T3 (da) * 1994-05-27 1999-05-25 Ake Gustafson Fremgangsmåde til fremstilling af et elektronisk modul og elektronisk modul frembragt ved fremgangsmåden
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US6482495B1 (en) * 1996-09-04 2002-11-19 Hitachi Maxwell, Ltd. Information carrier and process for production thereof
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH1117348A (ja) * 1997-06-25 1999-01-22 Kyocera Corp 配線基板およびその製造方法
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP4884592B2 (ja) 2000-03-15 2012-02-29 株式会社半導体エネルギー研究所 発光装置の作製方法及び表示装置の作製方法
JP4562881B2 (ja) * 2000-08-18 2010-10-13 イビデン株式会社 半導体モジュールの製造方法
JP2002198658A (ja) 2000-12-26 2002-07-12 Kyocera Corp プリプレグ及びその製造方法、並びにそれを用いた配線基板の製造方法
JP4587576B2 (ja) * 2001-01-30 2010-11-24 京セラ株式会社 多層配線基板
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003049388A (ja) 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
TW540281B (en) * 2001-08-09 2003-07-01 Matsushita Electric Ind Co Ltd Manufacturing method of conductive paste material and manufacturing method of printing wiring base board
US6734568B2 (en) 2001-08-29 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP2003282478A (ja) 2002-01-17 2003-10-03 Sony Corp 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2004064467A1 (ja) * 2003-01-16 2004-07-29 Fujitsu Limited 多層配線基板、その製造方法、および、ファイバ強化樹脂基板の製造方法
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP4554180B2 (ja) 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
KR101187403B1 (ko) * 2004-06-02 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7465674B2 (en) * 2005-05-31 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007091822A (ja) 2005-09-27 2007-04-12 Shin Kobe Electric Mach Co Ltd プリプレグ
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
KR101350207B1 (ko) * 2006-06-26 2014-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 포함하는 용지 및 그 제조 방법
TWI412079B (zh) 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
JP5296360B2 (ja) 2006-10-04 2013-09-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
SG175569A1 (en) * 2006-10-04 2011-11-28 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2008179286A (ja) 2007-01-25 2008-08-07 Honda Motor Co Ltd ４輪車両のマッドガード装置
EP2372756A1 (en) * 2007-03-13 2011-10-05 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1976001A3 (en) * 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101803008B (zh) * 2007-09-07 2012-11-28 株式会社半导体能源研究所 半导体装置及其制造方法
JP5248412B2 (ja) 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8044499B2 (en) 2008-06-10 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JP5473413B2 (ja) 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453264A (en) * 1977-10-04 1979-04-26 Suwa Seikosha Kk Bilateral printed board
JPS6132595A (ja) * 1984-07-16 1986-02-15 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション プラスチツク・シ−ト中に貫通孔のパタ−ンを形成する方法
JPH03105932A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd シート状接着剤並びに当該接着剤を用いた半導体装置
JPH05190582A (ja) * 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH06224527A (ja) * 1993-01-25 1994-08-12 Nippon Oil & Fats Co Ltd 回路基板
JPH06244526A (ja) * 1993-02-19 1994-09-02 Toppan Printing Co Ltd プリント配線基板の製造方法
JPH06244528A (ja) * 1993-02-19 1994-09-02 Toppan Printing Co Ltd プリント配線基板の製造方法
JPH06244529A (ja) * 1993-02-19 1994-09-02 Toppan Printing Co Ltd プリント配線基板の製造方法
JPH09283877A (ja) * 1996-04-08 1997-10-31 Katsuya Hiroshige プリント導電シート
JPH10223691A (ja) * 1997-02-10 1998-08-21 Katsuya Hiroshige 導電基板に多接点部品を接続導通する方法及び接合シート
JP2001024081A (ja) * 1999-07-08 2001-01-26 Toshiba Corp 導電基体及びその製造方法
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
JP2001308540A (ja) * 2000-04-21 2001-11-02 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2002265913A (ja) * 2001-03-06 2002-09-18 Hitachi Chem Co Ltd エポキシ接着フィルムによる接着方法
JP2003174141A (ja) * 2001-09-27 2003-06-20 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2004193378A (ja) * 2002-12-12 2004-07-08 Hitachi Aic Inc プリント配線板およびその製造方法
JP2004200522A (ja) * 2002-12-19 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体チップおよびその作製方法
JP2006173596A (ja) * 2004-11-22 2006-06-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006253612A (ja) * 2005-03-14 2006-09-21 Katsuya Hiroshige 両面配線基板
JP2007043118A (ja) * 2005-07-08 2007-02-15 Semiconductor Energy Lab Co Ltd 配線基板の作製方法及び半導体装置の作製方法
JP2007243065A (ja) * 2006-03-10 2007-09-20 Fujitsu Ltd 回路基板
JP2007318106A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体集積回路及びその作製方法、並びに半導体集積回路を用いた半導体装置
US20110221046A1 (en) * 2010-03-11 2011-09-15 Ambit Microsystems (Zhongshan) Ltd. Semiconductor assembly package having shielding layer and method therefor

Also Published As

Publication number Publication date
US8563397B2 (en) 2013-10-22
US20100171221A1 (en) 2010-07-08
EP2148365A2 (en) 2010-01-27
EP2148365A3 (en) 2013-05-01
JP5663687B2 (ja) 2015-02-04
JP2010041045A (ja) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5663687B2 (ja) 半導体装置の作製方法
JP5473413B2 (ja) 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP5639749B2 (ja) 半導体装置の作製方法
JP6461227B2 (ja) 半導体装置
TWI447822B (zh) 半導體裝置及使用具有上及下纖維體密封層的半導體裝置的商品追蹤系統以及其製造方法
JP5008289B2 (ja) 半導体装置の作製方法、剥離方法
JP2009081426A (ja) 半導体装置の作製方法
JP5583951B2 (ja) 半導体装置の作製方法
JP4912900B2 (ja) 半導体装置の作製方法
JP2010027818A (ja) 配線基板及びその作製方法、並びに、半導体装置及びその作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent or registration of utility model

Ref document number: 5663687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees