JPS6132595A - プラスチツク・シ−ト中に貫通孔のパタ−ンを形成する方法 - Google Patents
プラスチツク・シ−ト中に貫通孔のパタ−ンを形成する方法Info
- Publication number
- JPS6132595A JPS6132595A JP10413185A JP10413185A JPS6132595A JP S6132595 A JPS6132595 A JP S6132595A JP 10413185 A JP10413185 A JP 10413185A JP 10413185 A JP10413185 A JP 10413185A JP S6132595 A JPS6132595 A JP S6132595A
- Authority
- JP
- Japan
- Prior art keywords
- plastic sheet
- copper
- glass fiber
- etching
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- ing And Chemical Polishing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明はグラス・ファイバで強化されたプラスチック・
シート中に貫通孔を形成する方法及びこの方法を応用し
て片面もしくは両面に導板パターン、及び導体パターン
を電気的に結合する貫通接続体を有するプラスチック・
シートを製造する方法に関する。
シート中に貫通孔を形成する方法及びこの方法を応用し
て片面もしくは両面に導板パターン、及び導体パターン
を電気的に結合する貫通接続体を有するプラスチック・
シートを製造する方法に関する。
Ｂ、開示の概要
予定の開孔パターン（４）に従い、グラス・ファイバの
メツシュ（２）にほとんど影響を与えないで、グラス・
ファイバ強化プラスチック・シート（１）がドライ・エ
ッチングされる。
メツシュ（２）にほとんど影響を与えないで、グラス・
ファイバ強化プラスチック・シート（１）がドライ・エ
ッチングされる。
この方法は例えば片面もしくは両面に導体パターン、及
び該導体パターンを電気的に接続する貫通接続体を有す
るプラスチック・シートを製造する事、導体パターンを
有するいくつかのプラスチック・シートをもし望まれる
ならば未処理の銅シートで交互にパッケージし、この様
にして得られたパッケージを積層して得られる多層板積
層体を製造するのに使用できる。両面に導体パターンが
与えられたこの様な板もしくはプラスチック・シーｌ〜
は例えば半導体チップを帯びる多層セラミック・モジュ
ールのためのコネクタ板として使用される。
び該導体パターンを電気的に接続する貫通接続体を有す
るプラスチック・シートを製造する事、導体パターンを
有するいくつかのプラスチック・シートをもし望まれる
ならば未処理の銅シートで交互にパッケージし、この様
にして得られたパッケージを積層して得られる多層板積
層体を製造するのに使用できる。両面に導体パターンが
与えられたこの様な板もしくはプラスチック・シーｌ〜
は例えば半導体チップを帯びる多層セラミック・モジュ
ールのためのコネクタ板として使用される。
多層板を製造するのに適した方法は、例えば所謂ピン平
行方法がある。この方法はＩＢＭジャーナル・オン・リ
サーチ・アンド・デベロップメント、第２６巻、第３号
（１９８２年５月刊）第３０６頁以降のＪ、Ｒ，パブ（
Ｂｕｂ）等の論文「高密度板の製造方法」に説明されて
いる。この方法ではプラスチック・シートの両面に銅層
が付着される。その後、銅層及びプラスチック・シート
の貫通孔を開けたい位置に機械的手段もしくはレーザ・
ビームによって開孔が穿孔される。開孔が清浄にされ、
ＰｄＣＱ２及び５ｎＣＱ２から製造された溶液によって
無電気めっきに備えて活性化される。その後２つの銅層
は所望の導体パターンのネガを表わすホトレジスト・マ
スクによって覆われ、最後に銅が開孔及び銅層の裸の領
域上に付着される。次にホトレジスト・マスク及び薄い
銅層の裸の領域が除去される。この様にして得られたプ
ラスチック・シートから、交互に未処理のプラスチック
・シートを使用して積層する事によって、パッケージが
形成される。最後にパッケージ中に貫通孔が穿孔され、
活性化（上述の手段を参照）の後に。
行方法がある。この方法はＩＢＭジャーナル・オン・リ
サーチ・アンド・デベロップメント、第２６巻、第３号
（１９８２年５月刊）第３０６頁以降のＪ、Ｒ，パブ（
Ｂｕｂ）等の論文「高密度板の製造方法」に説明されて
いる。この方法ではプラスチック・シートの両面に銅層
が付着される。その後、銅層及びプラスチック・シート
の貫通孔を開けたい位置に機械的手段もしくはレーザ・
ビームによって開孔が穿孔される。開孔が清浄にされ、
ＰｄＣＱ２及び５ｎＣＱ２から製造された溶液によって
無電気めっきに備えて活性化される。その後２つの銅層
は所望の導体パターンのネガを表わすホトレジスト・マ
スクによって覆われ、最後に銅が開孔及び銅層の裸の領
域上に付着される。次にホトレジスト・マスク及び薄い
銅層の裸の領域が除去される。この様にして得られたプ
ラスチック・シートから、交互に未処理のプラスチック
・シートを使用して積層する事によって、パッケージが
形成される。最後にパッケージ中に貫通孔が穿孔され、
活性化（上述の手段を参照）の後に。
無電気めっきによって壁が銅めっきされる。約０゜１５
１ＩＩＩ１１の厚さで約７０Ｘ６０ｃｍの面積のシート
に直径約０．２５＋ｎ＋ｎの開孔を形成する場合、特に
開孔のサンド・ブラストによる清浄化中にはプラスチッ
ク・シートが高熱及び／もしくは機械的応力を受ける。
１ＩＩＩ１１の厚さで約７０Ｘ６０ｃｍの面積のシート
に直径約０．２５＋ｎ＋ｎの開孔を形成する場合、特に
開孔のサンド・ブラストによる清浄化中にはプラスチッ
ク・シートが高熱及び／もしくは機械的応力を受ける。
開孔は極めて小さな間隔で形成されるので、ドリリング
もしくはレーザ・ビーム処理中には厳密な公差がもたら
されなくてはならず、この事は上述の工具によって達成
する事は困難である。これとは別に、ドリリングもしく
はレーザ・ビーム照射段階は時間がかかり、装置の観点
から高価につく。さらに、プラスチック・シートの機械
的な安定性は開孔の形成中に大いに失われる。
もしくはレーザ・ビーム処理中には厳密な公差がもたら
されなくてはならず、この事は上述の工具によって達成
する事は困難である。これとは別に、ドリリングもしく
はレーザ・ビーム照射段階は時間がかかり、装置の観点
から高価につく。さらに、プラスチック・シートの機械
的な安定性は開孔の形成中に大いに失われる。
それはこの段階で開孔中のグラス・ファイバ・メッシュ
が除去されるからである。最後に、上述の方法によって
形成された導電性接続体は最適なものでない。それは銅
の被覆が薄く、−貫して連続していないからである。ポ
リマ材料の選択的なプラズマ・エツチングに関するもの
としてグラス・ファイバで強化された板にドライ・エッ
チングを適用する方法は知られていない。それはポリマ
材料をエツチングするのに、グラス・ファイバが遮げに
なる事が予測されるからである。
が除去されるからである。最後に、上述の方法によって
形成された導電性接続体は最適なものでない。それは銅
の被覆が薄く、−貫して連続していないからである。ポ
リマ材料の選択的なプラズマ・エツチングに関するもの
としてグラス・ファイバで強化された板にドライ・エッ
チングを適用する方法は知られていない。それはポリマ
材料をエツチングするのに、グラス・ファイバが遮げに
なる事が予測されるからである。
Ｄ０発明が解決しようとする問題点
本発明の目的はグラス・ファイバ強化プラスチック・シ
ート中に開孔を急速に、過激でなく、安価に、厳密な公
差で形成する方法を与える事にある。この方法は片面も
しくは両面に導体パターン及び導体パターンを結合する
貫通接続体を有するプラスチック・シートの製造に応用
される。
ート中に開孔を急速に、過激でなく、安価に、厳密な公
差で形成する方法を与える事にある。この方法は片面も
しくは両面に導体パターン及び導体パターンを結合する
貫通接続体を有するプラスチック・シートの製造に応用
される。
Ｅ１問題点を解決するための手段
本発明に従い、特に多層板を製造する方法が与えられる
。この板（ボード）はいくつかのグラス・ファイバで強
化したプラスチックの積層板で、一枚おきのシートの片
面及び両面に導体パターンが付着されたものである。こ
の導体パターンはプラスチック・シートの貫通孔の壁土
の銅層によって電気的に相互接続される。
。この板（ボード）はいくつかのグラス・ファイバで強
化したプラスチックの積層板で、一枚おきのシートの片
面及び両面に導体パターンが付着されたものである。こ
の導体パターンはプラスチック・シートの貫通孔の壁土
の銅層によって電気的に相互接続される。
グラス・ファイバ・メッシュは特にドライ・エッチング
中は浸食されないが、開孔の領域中のプラスチック材料
はきれいに除去されるのでその後の開孔のクリーニング
は必要でない。一般に知られた方法と異なり、本発明に
従う方法はプラスチック・シート中に形成する開孔のす
べて（約７０Ｘ６０ｃｍのシート中に約４０００の開孔
を有する）を同時にエツチングする。いく種類かのプラ
スチック・シートを同時にエツチングするドライ・エッ
チング装置はすでに市販されている。これ等のドライ・
エッチング装置はドリリングもしくはレーザ・ビーム照
射に使用されるものよりも安く、又高いスループットを
与えるが、本発明に従う方法は一般に知られた方法より
もはるかに経済的である。さらに、極めて小さな公差で
エツチングを行う事ができ、直径が０．２５ｍｍよりも
小さな開孔が高い表面密度で形成できる。本発明に従う
方法は一般に知られた方法と比較してエツチング中もし
くはエツチング後に機械的応力をプラスチック・シート
番こ与えず、開孔を形成した後のクリーニング段階が必
要なので、はとんど歪なく極めて薄いプラスチック・シ
ートをエツチングする事が可能である。他の利点としは
、開孔の形成中にグラス・ファイバのメツシュが影響を
受けないので、開孔が形成された時点でプラスチック・
シートの機械的安定性はほとんど劣化していない事があ
げられる。
中は浸食されないが、開孔の領域中のプラスチック材料
はきれいに除去されるのでその後の開孔のクリーニング
は必要でない。一般に知られた方法と異なり、本発明に
従う方法はプラスチック・シート中に形成する開孔のす
べて（約７０Ｘ６０ｃｍのシート中に約４０００の開孔
を有する）を同時にエツチングする。いく種類かのプラ
スチック・シートを同時にエツチングするドライ・エッ
チング装置はすでに市販されている。これ等のドライ・
エッチング装置はドリリングもしくはレーザ・ビーム照
射に使用されるものよりも安く、又高いスループットを
与えるが、本発明に従う方法は一般に知られた方法より
もはるかに経済的である。さらに、極めて小さな公差で
エツチングを行う事ができ、直径が０．２５ｍｍよりも
小さな開孔が高い表面密度で形成できる。本発明に従う
方法は一般に知られた方法と比較してエツチング中もし
くはエツチング後に機械的応力をプラスチック・シート
番こ与えず、開孔を形成した後のクリーニング段階が必
要なので、はとんど歪なく極めて薄いプラスチック・シ
ートをエツチングする事が可能である。他の利点としは
、開孔の形成中にグラス・ファイバのメツシュが影響を
受けないので、開孔が形成された時点でプラスチック・
シートの機械的安定性はほとんど劣化していない事があ
げられる。
開孔はＣＦ４及び０４を含む雰囲気中でプラズマ・エツ
チングする事が好ましい。この目的のために、エツチン
グは約３乃至約６ｋＷのＨＦ電力、約０．１乃至１ｍバ
ールの圧力、５標準リットル／分（ＳＬＰＭ）の気体流
を使用して行われる。
チングする事が好ましい。この目的のために、エツチン
グは約３乃至約６ｋＷのＨＦ電力、約０．１乃至１ｍバ
ールの圧力、５標準リットル／分（ＳＬＰＭ）の気体流
を使用して行われる。
ＣＦ４の割合は約２５乃至約４５体積％で、ｏ２の割合
は約７５乃至約５５体積％である。本発明の方法は効率
、精度及び再現性において優れているので、片面もしく
は両面に導体パターンを有し、さらに貫通接続体を有す
るプラスチック・シートの製造に特に適している。本発
明の方法は特に開孔中のグラス・ファイバ・メッシュを
除去しない点で優れている。パラジウム及び塩化錫を有
する溶液で処理される時に、グラス・ファイバ・メッシ
ュも又活性化されるので、銅めっきによって銅は開孔の
壁だけでなくグラス・ファイバ・メッシュ上にも付着さ
れ、略全開孔が銅で充填される。
は約７５乃至約５５体積％である。本発明の方法は効率
、精度及び再現性において優れているので、片面もしく
は両面に導体パターンを有し、さらに貫通接続体を有す
るプラスチック・シートの製造に特に適している。本発
明の方法は特に開孔中のグラス・ファイバ・メッシュを
除去しない点で優れている。パラジウム及び塩化錫を有
する溶液で処理される時に、グラス・ファイバ・メッシ
ュも又活性化されるので、銅めっきによって銅は開孔の
壁だけでなくグラス・ファイバ・メッシュ上にも付着さ
れ、略全開孔が銅で充填される。
この結果、従来よりも機械安定性が増大し、貫通接続体
の導電度が改良される。又開孔のある領域の表面はプラ
スチック・シートの表面と略同じ平面上にあるので、こ
れ等のいくつかのプラスチック・シートを互いの上に平
坦に、傷っけないで置いて積層する時に都合がよい。
の導電度が改良される。又開孔のある領域の表面はプラ
スチック・シートの表面と略同じ平面上にあるので、こ
れ等のいくつかのプラスチック・シートを互いの上に平
坦に、傷っけないで置いて積層する時に都合がよい。
Ｆ、実施例
本発明に従う方法を以下第２図及び第１Ａ図（完成図）
を参照して詳細に説明する。上述の様に、プラスチック
・シートの両側上には導体パターンが形成されていて、
本発明の方法はこの様なプラスチックのシートから出発
する。本発明は片面に導体パターンを有するか、全くも
たないシートにも適用できるが、後者の場合は適切な応
用を見出すのが困難である。
を参照して詳細に説明する。上述の様に、プラスチック
・シートの両側上には導体パターンが形成されていて、
本発明の方法はこの様なプラスチックのシートから出発
する。本発明は片面に導体パターンを有するか、全くも
たないシートにも適用できるが、後者の場合は適切な応
用を見出すのが困難である。
プラスチック・シート１はエポキシ樹脂の様なポリマよ
り成り、例えば７０Ｘ６０ｃｎ＋程も大きく、厚さが０
．１乃至０．２ｍｍでグラス・ファイバ・メッシュ２で
強化されているものとする。使用されるエポキシ樹脂は
例えばアラルディラド（Ａｒａｌｄｉｄ） ９３０２の
商品名でシビイ・ゲイシイ（Ｃｉｂｙ −Ｇｅｉｇｙ）
社から販売されているものであるる。グラス・ファイバ
・メッシュはアルカリの少ないガラスである。プラステ
ィック・シート１の片側もしくは両側には、マスク材料
、例えば銅の如き薄膜３が付着されている。この目的の
ために５μｍ及び７０μｍの厚さの銅箔より成る剥離可
能な箔がプラスチック・シートに積層され、厚い銅箔が
剥離される。この時表面の粗い、薄い方の銅箔がプラス
チック・シートの２つの表面に積層される。その後、プ
ラスチック・シートの所望の貫通孔のパターンに対応す
る開孔パターン４が一方だけのもしくは両方のマスク層
３中にホトリソグラフィによって形成される。例えばこ
の方法は例えばホトレジスト箔をマスク層３の両側に付
着し、その後片面もしくは両面を照射して箔を現像し、
所望の導体パターンに適した像を得る事より成る。使用
されるホトレジス１〜箔はリストン（Ｒｊｓｔｏｎ）の
商品名の下にデュポン（ＤｕＰｏｎｔ）社によって販売
されている箔である。リストンが使用される場合には、
１、■、１−トリクロルエタンが現像段階で使用される
。次にマスク層３の裸の領域が除去される。マスク層３
が銅より形成されている場合は、この銅はＣａＣＯ２の
塩化アンモニウム溶液もしくはベルオクソジ硫酸ナトリ
ウムのような硫酸溶液によって食刻し去られる。この段
階の構造体の断面図は第２図に示されている。この図で
は開孔パターン４は両面に形成されている。
り成り、例えば７０Ｘ６０ｃｎ＋程も大きく、厚さが０
．１乃至０．２ｍｍでグラス・ファイバ・メッシュ２で
強化されているものとする。使用されるエポキシ樹脂は
例えばアラルディラド（Ａｒａｌｄｉｄ） ９３０２の
商品名でシビイ・ゲイシイ（Ｃｉｂｙ −Ｇｅｉｇｙ）
社から販売されているものであるる。グラス・ファイバ
・メッシュはアルカリの少ないガラスである。プラステ
ィック・シート１の片側もしくは両側には、マスク材料
、例えば銅の如き薄膜３が付着されている。この目的の
ために５μｍ及び７０μｍの厚さの銅箔より成る剥離可
能な箔がプラスチック・シートに積層され、厚い銅箔が
剥離される。この時表面の粗い、薄い方の銅箔がプラス
チック・シートの２つの表面に積層される。その後、プ
ラスチック・シートの所望の貫通孔のパターンに対応す
る開孔パターン４が一方だけのもしくは両方のマスク層
３中にホトリソグラフィによって形成される。例えばこ
の方法は例えばホトレジスト箔をマスク層３の両側に付
着し、その後片面もしくは両面を照射して箔を現像し、
所望の導体パターンに適した像を得る事より成る。使用
されるホトレジス１〜箔はリストン（Ｒｊｓｔｏｎ）の
商品名の下にデュポン（ＤｕＰｏｎｔ）社によって販売
されている箔である。リストンが使用される場合には、
１、■、１−トリクロルエタンが現像段階で使用される
。次にマスク層３の裸の領域が除去される。マスク層３
が銅より形成されている場合は、この銅はＣａＣＯ２の
塩化アンモニウム溶液もしくはベルオクソジ硫酸ナトリ
ウムのような硫酸溶液によって食刻し去られる。この段
階の構造体の断面図は第２図に示されている。この図で
は開孔パターン４は両面に形成されている。
プラスチック・シートの寸法が７０Ｘ６０ｃｍで、開孔
の直径が０．２５ｍｍの場合には、開孔パターンは４０
００個の開孔を含む。その後の段階でマスク層３によっ
て覆われてない領域の開孔５が第１Ａ図に示されている
ように一方の側だけからもしくは両面からドライ・エッ
チングされる。ドライ・エッチングの場合には、プラズ
マ・エツチングを使用する事が好ましい。この過程はＣ
Ｆ４及びｏ２を含む雰囲気を反応性気体として使用する
。
の直径が０．２５ｍｍの場合には、開孔パターンは４０
００個の開孔を含む。その後の段階でマスク層３によっ
て覆われてない領域の開孔５が第１Ａ図に示されている
ように一方の側だけからもしくは両面からドライ・エッ
チングされる。ドライ・エッチングの場合には、プラズ
マ・エツチングを使用する事が好ましい。この過程はＣ
Ｆ４及びｏ２を含む雰囲気を反応性気体として使用する
。
プラズマ・エツチングの場合、エツチングされる工作物
を真空室内の陰極−陽極電極対間に置き、陰極が高周波
源に接続され、陽極が接地され、工作物を可変電圧に露
らす装置が一般に使用される。
を真空室内の陰極−陽極電極対間に置き、陰極が高周波
源に接続され、陽極が接地され、工作物を可変電圧に露
らす装置が一般に使用される。
次に反応性気体が真空室内に指向される。プラズマ・エ
ツチングのエツチング効果は主として化学的なものであ
る。両極間の反応性気体中に発生されるプラズマの中に
は反応性イオンが存在しこれがプラスチック・シートの
材料と反応して揮発性反応性生成物を形成してシート材
料を除去する。
ツチングのエツチング効果は主として化学的なものであ
る。両極間の反応性気体中に発生されるプラズマの中に
は反応性イオンが存在しこれがプラスチック・シートの
材料と反応して揮発性反応性生成物を形成してシート材
料を除去する。
イオンの化学効果と比較して運動エネルギによる除去は
ほとんどとるに足らない。プラズマ・エツチングの場合
には電極が互に平行な、タイプ番号７４１１としてブラ
ンソン（Ｂｒａｎｓｏｎ）社から販売されている装置が
使用できる。この装置は１０個のセルを含み、セルの各
々は一つの陰極−陽極対によって囲まれ、その中で７０
Ｘ６０ｃｍの一つのプラスチック・シートが一時に処理
されるようになっている。この事はこの寸法の１０個の
プラスチック・シートが同時にエツチングできる事を意
味する。エツチング中に、プラスチック・シートは電極
間にあるアルミニウムの台に支持されている。台そして
とりもなおさずプラスチック・シートは高周波電圧源及
び大地電位から電気的に絶縁されている。ポンプを使用
してエツチング気体は最高流量９００ｍ’／時間でセル
中を流される。
ほとんどとるに足らない。プラズマ・エツチングの場合
には電極が互に平行な、タイプ番号７４１１としてブラ
ンソン（Ｂｒａｎｓｏｎ）社から販売されている装置が
使用できる。この装置は１０個のセルを含み、セルの各
々は一つの陰極−陽極対によって囲まれ、その中で７０
Ｘ６０ｃｍの一つのプラスチック・シートが一時に処理
されるようになっている。この事はこの寸法の１０個の
プラスチック・シートが同時にエツチングできる事を意
味する。エツチング中に、プラスチック・シートは電極
間にあるアルミニウムの台に支持されている。台そして
とりもなおさずプラスチック・シートは高周波電圧源及
び大地電位から電気的に絶縁されている。ポンプを使用
してエツチング気体は最高流量９００ｍ’／時間でセル
中を流される。
プラスチック・シート中に貫通孔をエツチングする場合
には約３乃至約６ｋＷ（１３、５６ＭＨｚ）の高周波、
約０．１乃至１ｍバールの圧力、３乃至７標準Ｑ／分の
全気体流量が使用された。気体中のＣＦ４の割合は約２
５乃至約４５体積％、０２の割合は約７５乃至５５体積
％である。この方法を使用する場合には、グラス・ファ
イバ・メッシュはほとんど浸食されず、一方エポキシ樹
脂の方は残留物もしくは付着物を残さないで除去された
。
には約３乃至約６ｋＷ（１３、５６ＭＨｚ）の高周波、
約０．１乃至１ｍバールの圧力、３乃至７標準Ｑ／分の
全気体流量が使用された。気体中のＣＦ４の割合は約２
５乃至約４５体積％、０２の割合は約７５乃至５５体積
％である。この方法を使用する場合には、グラス・ファ
イバ・メッシュはほとんど浸食されず、一方エポキシ樹
脂の方は残留物もしくは付着物を残さないで除去された
。
第１Ａ図の断面図はドライ・エッチングの後の構造体を
示す。エツチングによって貫通孔５が形成され、その中
にガラス・ファイバ・メツシュ２は依然その全体が存在
する。
示す。エツチングによって貫通孔５が形成され、その中
にガラス・ファイバ・メツシュ２は依然その全体が存在
する。
第１Ｂ図の断面図は一般に知られている貫通孔を形成す
る方法、即ちドリリングもしくはレーザ・ビーム照射が
適用された場合に第２図の構造体がどのようになるかを
示している。この構造体と第１Ａ図に示された構造体の
主な差異は第１Ｂ図に示された開孔にはグラス・ファイ
バ・メッシュ２が残されていない点にある。
る方法、即ちドリリングもしくはレーザ・ビーム照射が
適用された場合に第２図の構造体がどのようになるかを
示している。この構造体と第１Ａ図に示された構造体の
主な差異は第１Ｂ図に示された開孔にはグラス・ファイ
バ・メッシュ２が残されていない点にある。
以下１本発明に従う方法をさらに２つの実施例で燕明す
る。両方の実施例共ブランソン装置中で７０Ｘ６０ｃ＋
ｎの面積、０．１５ｍ＋ｎの厚さの５個のエポキシ樹脂
シート中に直径０．２５’ｍｍの約４０００個の開孔が
形成された。
る。両方の実施例共ブランソン装置中で７０Ｘ６０ｃ＋
ｎの面積、０．１５ｍ＋ｎの厚さの５個のエポキシ樹脂
シート中に直径０．２５’ｍｍの約４０００個の開孔が
形成された。
その案件は次の通りである。
高周波電力 ４ｋＷ
周波数 １３．５６ＭＨｚ圧力
０．６ｍｍパール気体の流量 ５Ｓ
ＬＰＭ 気体中のＣＦ４の量 ３５体積％ 気体中の０４の量 ６５体積％ 両方の実施例で、５μｍの厚さの銅箔がプラスチック・
シートの両面に積層された。雨実施例の違いは、実施例
Ｉでは銅箔の一方だけに所望の貫通孔パターンに従って
開孔パターンが与えられ、他方実施例２の場合には、使
用されるシートの両方の銅箔にこのような開孔パターン
が与えられた点にある。上述の条件の下で、エポキシ樹
脂のエツチング速度は約２．５μｍ／分である。実施例
１の場合のエツチング速度は約６５分であり、実施例２
の場合は３２分であった。グラス・ファイバ・メッシュ
はこのエツチング過程によってほとんど影響を受けない
事がわかった。両実施例でエツチングされたすべての開
孔の寸法の公差は小さい。プラスチック・シートの唯一
方の表面からエツチングが行われる実施例１の場合でも
、エポキシ樹脂は十分エツチングされて、反対側の銅箔
に達した。エツチングされた開孔中には微粒子もしくは
油脂性の付着物は見出されなかった。
０．６ｍｍパール気体の流量 ５Ｓ
ＬＰＭ 気体中のＣＦ４の量 ３５体積％ 気体中の０４の量 ６５体積％ 両方の実施例で、５μｍの厚さの銅箔がプラスチック・
シートの両面に積層された。雨実施例の違いは、実施例
Ｉでは銅箔の一方だけに所望の貫通孔パターンに従って
開孔パターンが与えられ、他方実施例２の場合には、使
用されるシートの両方の銅箔にこのような開孔パターン
が与えられた点にある。上述の条件の下で、エポキシ樹
脂のエツチング速度は約２．５μｍ／分である。実施例
１の場合のエツチング速度は約６５分であり、実施例２
の場合は３２分であった。グラス・ファイバ・メッシュ
はこのエツチング過程によってほとんど影響を受けない
事がわかった。両実施例でエツチングされたすべての開
孔の寸法の公差は小さい。プラスチック・シートの唯一
方の表面からエツチングが行われる実施例１の場合でも
、エポキシ樹脂は十分エツチングされて、反対側の銅箔
に達した。エツチングされた開孔中には微粒子もしくは
油脂性の付着物は見出されなかった。
本発明に従う方法は一面もしくは両面に導体パターンが
形成され、導体パターンを電気的に接続する貫通接続体
を有するプラスチック・シートの製造と有利に組合す事
ができる。このようにして製造されたシートはそのまま
の形で、もしくは例えばシートのいくつかで、必要なら
ば未処理のプラスチック・シートを介在させてパッケー
ジを造り、このようにして得られたパッケージを積層し
、集積回路を有する半導体チップがはんだ付けされるセ
ラミック・モジュールのための、電気的導体としての貫
通孔を形成した後に使用される。このように本発明に従
う方法を適用する事によって得られる利点は、形成され
た開孔中に導電度が良好な接続体が形成できる点にある
。この利点は本発明に従う方法だけで満足させられるだ
けでなく、本発明によって達成される結果が従来知られ
ている方法の結果よりも優れている点からも生ずる。
形成され、導体パターンを電気的に接続する貫通接続体
を有するプラスチック・シートの製造と有利に組合す事
ができる。このようにして製造されたシートはそのまま
の形で、もしくは例えばシートのいくつかで、必要なら
ば未処理のプラスチック・シートを介在させてパッケー
ジを造り、このようにして得られたパッケージを積層し
、集積回路を有する半導体チップがはんだ付けされるセ
ラミック・モジュールのための、電気的導体としての貫
通孔を形成した後に使用される。このように本発明に従
う方法を適用する事によって得られる利点は、形成され
た開孔中に導電度が良好な接続体が形成できる点にある
。この利点は本発明に従う方法だけで満足させられるだ
けでなく、本発明によって達成される結果が従来知られ
ている方法の結果よりも優れている点からも生ずる。
従来の方法では、形成された開孔は銅めっきに備えて活
性化する前に先ず清浄にしなければならないが、本発明
に従えばこのようなりリーニング段階が除去される。そ
してパラジウム／塩化錫溶液（コロイド状のゼロ価のパ
ラジウムを含む仕上げ溶液）による活性化中は、本発明
に従う方法は、開孔中にグラス・ファイバ材料が残され
ない従来の方法と違って、開孔の壁及びグラス・ファイ
バのメツシュの両方が活性化される。この結果その後の
無電気めっき段階中に銅が開孔壁上及びグラス・ファイ
バ・メッシュ上に付着され、上述の如く、電気的接続が
改良されるだけでなく１機械的安定性が増大される。
性化する前に先ず清浄にしなければならないが、本発明
に従えばこのようなりリーニング段階が除去される。そ
してパラジウム／塩化錫溶液（コロイド状のゼロ価のパ
ラジウムを含む仕上げ溶液）による活性化中は、本発明
に従う方法は、開孔中にグラス・ファイバ材料が残され
ない従来の方法と違って、開孔の壁及びグラス・ファイ
バのメツシュの両方が活性化される。この結果その後の
無電気めっき段階中に銅が開孔壁上及びグラス・ファイ
バ・メッシュ上に付着され、上述の如く、電気的接続が
改良されるだけでなく１機械的安定性が増大される。
本発明に従う本発明を使用する、両面に導体パターンが
形成され、導体パターンを結合する導電性接続体を有す
るプラスチック・シートを製造する全過程は好ましくは
第２図、第１Ａ図、第３図及び第４図によって説明され
る方法で次のように遂行される。
形成され、導体パターンを結合する導電性接続体を有す
るプラスチック・シートを製造する全過程は好ましくは
第２図、第１Ａ図、第３図及び第４図によって説明され
る方法で次のように遂行される。
（１）グラス・ファイバで強化されたエポキノシ樹脂よ
り成る約７０Ｘ６０ｃｍの面積及び０．１５ｃｍの厚さ
のプラスチック・シート１に厚い（７０μｍ）及び薄い
（５μｍ）剥離可能な銅箔が両面に積層された。ここで
比較的表面の粗い薄い方の銅箔の表面がプラスチックの
表面と向き合うようにされた。この薄い銅箔はマスク層
３としての働きをする。
り成る約７０Ｘ６０ｃｍの面積及び０．１５ｃｍの厚さ
のプラスチック・シート１に厚い（７０μｍ）及び薄い
（５μｍ）剥離可能な銅箔が両面に積層された。ここで
比較的表面の粗い薄い方の銅箔の表面がプラスチックの
表面と向き合うようにされた。この薄い銅箔はマスク層
３としての働きをする。
（２）厚い銅箔が両側から剥離された。
（３）段階２に続き上述の如く本発明に従う方法が遂行
される。この事は先ず５μｍの厚さの銅箔３中に開孔パ
ターンがホトリソプラノイ技法を使用して形成され（こ
の結果の構造体は第２図の断面図に示されている）、そ
の後銅箔３をエツチング・マスクとして使用して貫通孔
５がプラズマ・エツチングされる事を意味している。結
果の構造体は第１Ａ図に示されている。
される。この事は先ず５μｍの厚さの銅箔３中に開孔パ
ターンがホトリソプラノイ技法を使用して形成され（こ
の結果の構造体は第２図の断面図に示されている）、そ
の後銅箔３をエツチング・マスクとして使用して貫通孔
５がプラズマ・エツチングされる事を意味している。結
果の構造体は第１Ａ図に示されている。
（４）次に希塩化水素酸溶液中にパラジウム及び塩化錫
を溶解して得られ、コロイド状のゼロ価のパラジウムを
含む溶液中で、貫通孔５の壁及び裸のグラス・ファイバ
・メッシュ２が鋼壁の無電気めっきに備えて活性化され
た。結果の構造体の断面図は第３図に示されている。図
で番号６は活性化層を示している。
を溶解して得られ、コロイド状のゼロ価のパラジウムを
含む溶液中で、貫通孔５の壁及び裸のグラス・ファイバ
・メッシュ２が鋼壁の無電気めっきに備えて活性化され
た。結果の構造体の断面図は第３図に示されている。図
で番号６は活性化層を示している。
（５）次に例えば商品名リストンを有するホトレジスト
が銅箔３の一方の側に付着された。その後所望の導体パ
ターンに対応し、その中に開孔５が露出している開孔パ
ターンが像に従って露光され、１．１．１−トリクロル
エタンで現像された。
が銅箔３の一方の側に付着された。その後所望の導体パ
ターンに対応し、その中に開孔５が露出している開孔パ
ターンが像に従って露光され、１．１．１−トリクロル
エタンで現像された。
（６）銅箔３の裸の領域及び貫通孔５中の活性化領域は
硫酸銅、ＥＤＴＡジアンヒドライド、湿潤剤、ホルムア
ルデヒド及び少量のシアン化ナトリウムを含むアルカリ
性溶液中に浸漬する事によって銅が無電気めっきされる
。結果の構造体の断面図は第４図に示されている。図で
番号７はホトレジスト・マスクを、番号８は付着した銅
を示している。
硫酸銅、ＥＤＴＡジアンヒドライド、湿潤剤、ホルムア
ルデヒド及び少量のシアン化ナトリウムを含むアルカリ
性溶液中に浸漬する事によって銅が無電気めっきされる
。結果の構造体の断面図は第４図に示されている。図で
番号７はホトレジスト・マスクを、番号８は付着した銅
を示している。
（７）最後の段階で、ホトレジスト・マスク７が塩化メ
チレンで除去され、両面に導体パターンが形成され、導
電体パターンを接続する貫通接続体を有するプラスチッ
ク・シートが完成した。
チレンで除去され、両面に導体パターンが形成され、導
電体パターンを接続する貫通接続体を有するプラスチッ
ク・シートが完成した。
もしいくつかのレベルの導電体パターンを有する板を製
造したい場合には、次の段階が続いて行われる。
造したい場合には、次の段階が続いて行われる。
（８）段階１乃至７で製造されいくつかのシートが同−
寸法及び略同じ厚さの適切に整合された未処理のプラス
チック・シートを使用して交互にパッケージされた。次
にパッケージを通して貫通孔が開けられ、その後開孔の
壁が活性化され、銅が無電気めっきされた。
寸法及び略同じ厚さの適切に整合された未処理のプラス
チック・シートを使用して交互にパッケージされた。次
にパッケージを通して貫通孔が開けられ、その後開孔の
壁が活性化され、銅が無電気めっきされた。
このようにして製造された板は一般に５ｍｍの厚さを有
し、両面に導体パターンが形成されているプラスチック
・シートの数は１５枚程度である。
し、両面に導体パターンが形成されているプラスチック
・シートの数は１５枚程度である。
これ等の板には導体平面の数に対応する多層のセラミッ
ク・モジュールが与えられ、このモジュールの各々には
実装密度の高い大規模集積回路を有する多くの半導体チ
ップがはんだ付けされる。
ク・モジュールが与えられ、このモジュールの各々には
実装密度の高い大規模集積回路を有する多くの半導体チ
ップがはんだ付けされる。
Ｇ０発明の効果
本発明に従い、グラス・ファイバで強化されたプラスチ
ック・シート中に開孔を急速に、過激でなく、安価に、
厳密な公差で形成する方法が与えられる。
ック・シート中に開孔を急速に、過激でなく、安価に、
厳密な公差で形成する方法が与えられる。
第１Ａ図は本発明に従う方法に従って開孔が形成された
構造体の断面図である。第１Ｂ図は従来の方法に従って
貫通孔が形成された後の構造体の断面図である。第２図
は本発明に従う方法の基礎となる構造体の断面図である
。第３図及び第４図は本発明の方法に従って、形成され
た構造体をさらに処理した時の２つの段階の結果を示Ｃ
た断面図である。 １°゛°°プラスチツク・シート、２・・・・グラスフ
ァイバ・メツシュ、３・・・・マスク層、４・・・・開
孔パターン、５・・・・開孔、６・・・・活性化層、７
・・・・ホトレジスト、８・・・・付着鋼。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 山 本 仁 朗（外１名）
構造体の断面図である。第１Ｂ図は従来の方法に従って
貫通孔が形成された後の構造体の断面図である。第２図
は本発明に従う方法の基礎となる構造体の断面図である
。第３図及び第４図は本発明の方法に従って、形成され
た構造体をさらに処理した時の２つの段階の結果を示Ｃ
た断面図である。 １°゛°°プラスチツク・シート、２・・・・グラスフ
ァイバ・メツシュ、３・・・・マスク層、４・・・・開
孔パターン、５・・・・開孔、６・・・・活性化層、７
・・・・ホトレジスト、８・・・・付着鋼。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 山 本 仁 朗（外１名）
Claims (1)
- プラスチックだけを浸食するがグラス・ファイバ・メッ
シュは浸食しない様なドライ・エッチングにより貫通孔
を形成する事を特徴とする、グラス・ファイバ強化プラ
スチック・シート中に貫通孔のパターンを形成する方法
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP84108324A EP0168509B1 (de) | 1984-07-16 | 1984-07-16 | Herstellung von Verbindungslöchern in Kunstoffplatten und Anwendung des Verfahrens |
| EP84108324.9 | 1984-07-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132595A true JPS6132595A (ja) | 1986-02-15 |
| JPH0257356B2 JPH0257356B2 (ja) | 1990-12-04 |
Family
ID=8192056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10413185A Granted JPS6132595A (ja) | 1984-07-16 | 1985-05-17 | プラスチツク・シ−ト中に貫通孔のパタ−ンを形成する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5022956A (ja) |
| EP (1) | EP0168509B1 (ja) |
| JP (1) | JPS6132595A (ja) |
| DE (1) | DE3477455D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014135516A (ja) * | 2008-07-09 | 2014-07-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE154259T1 (de) * | 1991-02-28 | 1997-06-15 | Heinze Dyconex Patente | Verfahren zur herstellung eines aus mikrosieben bestehenden verbundkörpers |
| US5698299A (en) * | 1991-02-28 | 1997-12-16 | Dyconex Patente Ag | Thin laminated microstructure with precisely aligned openings |
| CH681758A5 (en) * | 1991-02-28 | 1993-05-14 | Dyconex Patente Ag C O Heinze | Plastics foil micro-sieve |
| US5360948A (en) * | 1992-08-14 | 1994-11-01 | Ncr Corporation | Via programming for multichip modules |
| JPH06334301A (ja) * | 1993-05-19 | 1994-12-02 | Murata Mfg Co Ltd | スル−ホ−ル配線基板の加工方法 |
| US5840402A (en) * | 1994-06-24 | 1998-11-24 | Sheldahl, Inc. | Metallized laminate material having ordered distribution of conductive through holes |
| DE4438777A1 (de) * | 1994-10-18 | 1996-05-02 | Atotech Deutschland Gmbh | Verfahren zur Herstellung elektrischer Schaltungsträger |
| US6820330B1 (en) * | 1996-12-13 | 2004-11-23 | Tessera, Inc. | Method for forming a multi-layer circuit assembly |
| US6020049A (en) * | 1997-12-02 | 2000-02-01 | Cucinotta; Anthony J | Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes |
| EP1318704A1 (en) * | 2001-10-16 | 2003-06-11 | Ultratera Corporation | Printed circuit board micro hole processing method |
| KR20030033633A (ko) * | 2001-10-24 | 2003-05-01 | 울트라테라 코포레이션 | 인쇄 회로 기판에 미세 구멍을 형성하는 방법 |
| TW573327B (en) * | 2002-12-27 | 2004-01-21 | Ultratera Corp | Plasma etching method |
| WO2005022556A2 (en) * | 2003-09-02 | 2005-03-10 | Integral Technologies, Inc. | Very low resistance electrical interfaces to conductive loaded resin-based materials |
| GEP20094783B (en) * | 2004-10-21 | 2009-09-25 | Pharma Diagnostics N V | Stable metal/conductive polymer composite colloids and methods for making and using the same |
| US8603900B2 (en) * | 2009-10-27 | 2013-12-10 | Varian Semiconductor Equipment Associates, Inc. | Reducing surface recombination and enhancing light trapping in solar cells |
| US20120083129A1 (en) | 2010-10-05 | 2012-04-05 | Skyworks Solutions, Inc. | Apparatus and methods for focusing plasma |
| US9478428B2 (en) | 2010-10-05 | 2016-10-25 | Skyworks Solutions, Inc. | Apparatus and methods for shielding a plasma etcher electrode |
| US8357263B2 (en) * | 2010-10-05 | 2013-01-22 | Skyworks Solutions, Inc. | Apparatus and methods for electrical measurements in a plasma etcher |
| JP2017088467A (ja) * | 2015-11-16 | 2017-05-25 | 旭硝子株式会社 | ガラス基板に孔を形成する装置および方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3778900A (en) * | 1970-09-04 | 1973-12-18 | Ibm | Method for forming interconnections between circuit layers of a multi-layer package |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3099608A (en) * | 1959-12-30 | 1963-07-30 | Ibm | Method of electroplating on a dielectric base |
| US4012307A (en) * | 1975-12-05 | 1977-03-15 | General Dynamics Corporation | Method for conditioning drilled holes in multilayer wiring boards |
| US4247600A (en) * | 1978-07-28 | 1981-01-27 | Minolta Camera Kabushiki Kaisha | Metallized plastic camera housing and method |
| US4447824A (en) * | 1980-08-18 | 1984-05-08 | International Business Machines Corporation | Planar multi-level metal process with built-in etch stop |
| US4367119A (en) * | 1980-08-18 | 1983-01-04 | International Business Machines Corporation | Planar multi-level metal process with built-in etch stop |
| US4597828A (en) * | 1985-03-25 | 1986-07-01 | Firan Corporation | Method of manufacturing printed circuit boards |
-
1984
- 1984-07-16 EP EP84108324A patent/EP0168509B1/de not_active Expired
- 1984-07-16 DE DE8484108324T patent/DE3477455D1/de not_active Expired
-
1985
- 1985-05-17 JP JP10413185A patent/JPS6132595A/ja active Granted
- 1985-06-10 US US06/742,684 patent/US5022956A/en not_active Expired - Fee Related
-
1987
- 1987-08-18 US US07/112,324 patent/US4834835A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3778900A (en) * | 1970-09-04 | 1973-12-18 | Ibm | Method for forming interconnections between circuit layers of a multi-layer package |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014135516A (ja) * | 2008-07-09 | 2014-07-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4834835A (en) | 1989-05-30 |
| US5022956A (en) | 1991-06-11 |
| JPH0257356B2 (ja) | 1990-12-04 |
| EP0168509B1 (de) | 1989-03-22 |
| EP0168509A1 (de) | 1986-01-22 |
| DE3477455D1 (en) | 1989-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6132595A (ja) | プラスチツク・シ−ト中に貫通孔のパタ−ンを形成する方法 | |
| US7098132B2 (en) | Method of manufacturing flexible wiring board | |
| TWM254863U (en) | Multi-layer wiring board | |
| US4517050A (en) | Process for forming conductive through-holes through a dielectric layer | |
| JP3779745B2 (ja) | プリント回路基板とフィルム回路基板の製造方法 | |
| US4472238A (en) | Process using plasma for forming conductive through-holes through a dielectric layer | |
| US4602318A (en) | Substrates to interconnect electronic components | |
| US4718972A (en) | Method of removing seed particles from circuit board substrate surface | |
| US4541882A (en) | Process for the manufacture of substrates to interconnect electronic components and articles made by said process | |
| US7135119B2 (en) | Method for making a multilayer module with high-density printed circuits | |
| JPH07176862A (ja) | 印刷配線板の製造方法 | |
| AU596116B2 (en) | Process for the manufacture of substrates to interconnect electronic components and articles made by said process | |
| JP4523232B2 (ja) | プリントコイルの製造方法及びプリント配線板の製造方法 | |
| JPH06244528A (ja) | プリント配線基板の製造方法 | |
| US4769269A (en) | Article containing conductive through-holes | |
| JP3415186B2 (ja) | プリント配線基板の製造方法 | |
| JP2005332928A (ja) | プリント配線板の製造方法 | |
| JP4506432B2 (ja) | 回路基板の製造方法 | |
| JP3410137B2 (ja) | プリント配線基板の製造方法 | |
| CN112312660A (zh) | 基板形成通孔的制作方法 | |
| JPH1140951A (ja) | 多層配線基板の製造方法 | |
| JP2001291944A (ja) | 高アスペクト比の導体回路の製造方法 | |
| CN111479391A (zh) | 一种任意阶互联hdi板制作方法和hdi板 | |
| JP2000049463A (ja) | 多層基板のスミア除去方法 | |
| JPH11298145A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |