JP3779745B2 - プリント回路基板とフィルム回路基板の製造方法 - Google Patents
プリント回路基板とフィルム回路基板の製造方法 Download PDFInfo
- Publication number
- JP3779745B2 JP3779745B2 JP05186595A JP5186595A JP3779745B2 JP 3779745 B2 JP3779745 B2 JP 3779745B2 JP 05186595 A JP05186595 A JP 05186595A JP 5186595 A JP5186595 A JP 5186595A JP 3779745 B2 JP3779745 B2 JP 3779745B2
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- conductive material
- circuit board
- film
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0353—Making conductive layer thin, e.g. by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Description
【産業上の利用分野】
本発明は、プリント回路基板とフィルム回路基板の製造分野に属するもので、坑プラズマエッチング特性を有する導電物質層で被覆されたプラズマエッチング適用可能な絶縁物質層内部に開口部構造、パターン、または、型を形成する技術に関するものである。
【0002】
【従来の技術】
プラズマエッチングにより加工可能な絶縁物質層はDYCOstrate(登録商標)方式に基づいたプラズマエッチング工程中において形成される。これは開口可能であって、この開口部は絶縁物質層内部に延びている複数の通り穴または止まり穴として絶縁物質層を貫通している。通り穴または止まり穴は、溝などのように延びた穴として形成することも可能であり、このように形成された穴は複数の直線状または円形のエッジを有していて絶縁物質層内部でそれぞれ形や深さが異なっている。開口部はプラズマエッチング工程中に高精度をもって絶縁物質層内部に同時に形成される。
この方法は、様々な開口部構造とパターンを低コストで絶縁物質層内部に迅速に形成することが可能であるので、経済的である。
プラズマエッチングにより被処理可能な絶縁物質層は、例えば、ポリイミドフィルム、アラミド繊維で補強されたエポキシラミネート、ポリイミド、または、シアン化エステル樹脂フィルム、液晶ポリマー(LCP)フィルムなどの有機絶縁性フィルムで構成される。
【0003】
局部的に制御されたプラズマを応用して前記絶縁物質層をエッチングするために、坑プラズマエッチング特性を有する導電物質層を用いて絶縁物質層を被覆する。このような坑プラズマエッチング特性を有する導電物質層として、銅またはアルミニウムなどの金属層、すなわち、坑プラズマエッチング特性を有する導電物質で構成される複数の層を用いることができる。
使用される坑プラズマエッチング特性を有する導電物質層は絶縁物質層まで延びる複数の開口部を有し、プラズマは該開口部を介して絶縁物質層との相互作用によりこれをエッチングする。
【0004】
しかしながら、熱に関する間題点、および、これに関連するプラズマエッチングの実効率に関する間題により、方向性プラズマエッチング(反応性イオンによるエッチング)はフィルム回路基板の製造に適さないと考えられるので、同位性プラズマエッチングが利用される。すなわち、プラズマが当接する絶縁物質層はどこでも均一に除去される。
従って、坑プラズマエッチング特性を有する導電物質層の複数の開口部におけるエッジの下方で絶縁物質層は除去される。すなわち、坑プラズマエッチング特性を有する導電物質層の下方で絶縁物質層は除去される。プラズマエッチングに続くアンダーエッチングまたはアンダーカッティングにより、開口部におけるエッジが固形または硬直状の坑プラズマエッチング特性を有する導電物質層との空間において準絶縁状態で突出し、さらに、エッチングされた絶縁物質層内部にバックキャビティが形成される。
【0005】
プラズマエッチング適用可能な絶縁物質層に強固に結合せしめられる坑プラズマエッチング特性を有する導電物質層を利用すると、プリント回路基板とフィルム回路基板の製造に有利であることが立証されている。
絶縁物質層の片面または両面に前記導電物質層を複数の銅層として被覆することができる。絶縁物質層内部の各開口部をプラズマエッチングした後の工程において、前記絶縁物質層内部における複数の開口部をめっきすると、形成された構造体の異なる平面間にインターフェース接続部が形成され、しかも、前記導電物質層内に電流路を形成することができる。
【0006】
【発明が解決しようとする課題】
前記絶縁物質層の各開口部周辺には、坑プラズマエッチング特性を有する導電物質層が位置している。しかしながら、突出した前記エッジまたはウエブは爾後の製造工程において、不都合であることが明らかになっている。従って、銅電着工程において以下の間題が発生する。
【0007】
複数の金属層を電着する工程において、前記絶縁物質層内部の各開口部周辺であるウエブの下方領域に微量の銅を電着し得るよう、この領域は電気的に遮断される。従って、例えば、インターフェース接続部の信頼性は保証されない。
【0008】
前記絶縁物質層内部の各開口部をエッチングすることにより派生するバックキャビティは、例えば、化成処理または洗浄を行っても適正に清浄化することができない。連続する複数の電着浴を用いて電着を実施しても、適正な清浄化の効果が得られず、かつ、添加される化学物質が次の電着浴に移動することになる。
【0009】
前記絶縁物質層内部の開口部周辺の各ウエブは極薄に形成されているので、機械的に変形しやすい。例えば、クリーニング手段として超音波浴を用いた場合には、各ウエブは屈曲変形する。従って、引き続き行われる光化学的処理工程において不適正な結果を生じる。
【0010】
エッチングを実施することにより発生するバックキャビティを除去する一つの可能性として、プラズマエッチングされた各開口部周辺のウエブを加圧して前記絶縁物質層の各開口部内部に圧入する、例えば米国特許第4472238号明細書に開示された方法がある。この特許技術は、両面に銅が被覆された複数のポリイミドフィルム、すなわち、坑プラズマエッチング特性を有する導電物質層およびプラズマエッチング適用可能な絶縁物質層として、Pyralux(登録商標、ジュポン社F-9111)または銅箔が被覆されたKelvar(登録商標)を使用している。この特許にあっては、ポリイミドまたはKelvarフィルムの各穴(76〜254μm)において突出する銅エッジは124atmの加圧により各穴内に圧入せしめられる。
【0011】
しかしながら、この特許技術は下記の理由により重大な欠陥を有する。すなわち、プラズマを介してアンダーエッチングされた開口部構造が微細であればあるほど、各ウエブを開口部に圧入するためにより強力な加圧を必要とする。これにより、過剰な機械的応力および好ましくない寸法上の変形が生じるので、この特許は技術的に実施不可能である。
【0012】
プラズマを介してアンダーエッチングされた開口部構造を除去する他の一つの可能性として、物質に衝撃を与えることによりプラズマエッチングされた各開口部周辺のウエブを各開口部に圧入する方法がある。プリント回路基板の製造技術において、ジェット洗浄方式と称される方法、例えば、粉末状軽石の水溶液を各開口部の突出したエッジに高圧力でスプレーしながら各開口部に圧入する方法、がある。
【0013】
しかしながら、この方法も下記の理由により重大な欠陥を有する。すなわち、加圧された粉末状軽石により衝撃を受けた突出エッジの表面に機械的な無熱変形が発生し、この結果、好ましくない機械的応力および寸法変形が派生する。この方法は、坑プラズマエッチング特性を有する導電物質層で構成される極薄の層に対してのみ適用可能である。粉末状軽石と破砕された坑プラズマエッチング特性を有する導電物質層の微粒子が部分的に結合して製造工程中のプリント回路基板とフィルム回路基板の別の部分に混入する場合もある。これにより、不純物が混在したり、電気的短絡接触事故などの厄介な事態が発生するので、この方法も技術的に実施不可能である。
【0014】
本発明は、上述した技術的欠点を解消するためになされたものであり、第一のエッチング工程に抗し得る特性を有する導電物質層で被覆された前記第一のエッチング工程に抗し得る特性を有する絶縁物質層内部の開口部構造を形成することを可能ならしめるものである。特に、坑エッチング特性を有する導電物質層内部において、実用上信頼性の高い開口部構造を形成することを可能ならしめるものである。
【0015】
【課題を解決するための手段】
本発明のプリント回路基板とフィルム回路基板の製造方法は、以下の工程からなることを特徴とするものである。
・ 導電物質層1、3で両面が被覆された絶縁物質層2を有する出発材料Aを用意し、
・ この出発材料Aの所定位置に、1つの導電物質層1を貫通する開口部7、7’を形成し、
・ この開口部7、7’と一致する開口部8、8’をプラズマエッチングにより前記絶縁物質層2内部に形成し、バックエッチングにより前記絶縁物質層2の開口部8、8’の周囲に導電物質層1の突出したエッジ9、9’を形成するとともに、絶縁物質層2の開口部8、8’が導電物質層1側から内方に傾斜する傾斜壁14、14’を有するものとし、
・ 次いで、前記導電物質層1、3を当接され得る表面全域において均一にケミカルエッチングすることにより、突出した前記エッジ9、9’をエッチングして突出した前記エッジ9、9’を除去するとともに、導電物質層1、3の他の部分を薄くし、
・ さらに、絶縁物質層2に達するようにエッチングされた開口部8、8’の表面をめっきすることにより、導電物質層1、3間にインターフェース接合面13、13’が電気的に接続されるように形成する。
【0016】
上記の場合において、薄くなった導電物質層1、3を補強するために、絶縁物質層2の開口部8、8’を金属層でめっきすると同時に、導電物質層1、3を金属層でさらにめっきするとよい。
【0017】
上記の場合において、少なくとも1つの導電物質層に回路パターンが形成される。
【0018】
上記の場合において、エッジ9、9’の除去が、均一にケミカルエッチングされることによって実行される代わりに、導電物質層1、3が当接し得る表面全域にわたり均一にエレクトロデプレートされることによって実行され、それによって、突出したエッジ9、9’がデプレートされ、導電物質層1、3の他の部分が薄くなるものとするのがよい。
【0019】
上記の場合において、絶縁物質層2が25〜50μmの厚さを有する有機性絶縁フィルムであり、導電物質層1、3が8〜12μmの厚さを有する銅層であることが好ましい。
【0020】
有機性絶縁フィルムとして、ポリイミドフィルムまたは液晶ポリマーフィルムを使用することができる。
【0021】
また、有機性絶縁フィルムが、アラミド繊維により補強されたエポキシ積層体またはポリイミド樹脂フィルムにより形成されているものとするとよい。
【0022】
また、有機性絶縁フィルムとして、アラミド繊維により補強されたシアン化エステル樹脂フィルムの積層体を使用することができる。
【0023】
めっき工程が、銅またはパラジウムでめっきされることを含むものとすることができる。
【0024】
【発明の概要】
本発明の着想は、アンダーエッチングがもたらす不都合な効果に鑑みアンダーエッチングの発生を防止するためになされたものである。一般的に、アンダーエッチングは好ましくなく、製品の品質を損なうものである。
本発明において、開口部構造、パターン、型などを個々の絶縁物質層内部に形成するために所定の方法に基づいてアンダーエッチングを発生させ、かっ、導電物質層内部に開口部構造を形成するために、再度所定の方法に基づきアンダーエッチングを除去する。
本発明によれば、第一の工程により形成された個々の物質内部の複数の開口部構造の不利な弱点が、第二の工程により形成された他の物質内部の複数の開口部構造の形成において有利な弱点として利用されるので、これら弱点が除去され、製品の品質を最適化することができる。
【0025】
本発明によれば、プラズマエッチングとケミカルエッチングという二種類の異なったエッチング工程が連続的に実施され、第一の工程において導電物質層を影響のない状態に置いたまま絶縁物質層に対してエッチングを行い、第二の工程において絶縁物質層が浸食を受けない状態で導電物質層の形成処理を行う。絶縁物質層のエッチングおよび導電物質層の形成はともに同位性のエッチングである。この二つの工程は相殺される。絶縁物質層のエッチング工程により発生し爾後の工程に不利となるエッチバックの全てが、望ましくは導電物質層形成工程において除去される。
【0026】
本発明による出発材料は、導電物質層で両面が被覆された絶縁物質層で構成されている。
第一の工程において、1つの導電物質層1を貫通する開口部7、7’と一致する開口部8、8’をプラズマエッチングにより前記絶縁物質層内部に形成する。導電物質層内部に形成された複数の開口部のエッジはその裏面がエッチングされる。前記導電物質層内部および絶縁物質層内部の開口部はともに所定の方法によりエッチバックされる。
第二の工程において、突出している各エッジはケミカルエッチングにより除去される。そして、バックサイドが最終的にエッチングから開放されるような所定の方法により、前記導電物質層および絶縁物質層内部の開口部が形成される。これにより、爾後のめっき工程のための中間物が形成され、プリント回路基板とフィルム回路基板用中間物を形成するため、この中間物はめっき工程によりさらに加工される。
【0027】
【実施例】
次に、本発明によるプリント回路基板とフィルム回路基板の製造方法の実施例を、図1〜図8に基づいて詳細に説明する。
図1〜図8は、プラズマエッチング適用可能な絶縁物質層に形成された複数の開口部周辺においてバックエッチング済の坑プラズマエッチング特性を有する導電物質層の突出エッジを除去するための本発明の加工プロセスを例示したものである。
【0028】
図1は、プリント回路基板とフィルム回路基板を製造するための出発材料を示す。出発材料Aは多層体であり、具体的には、坑プラズマエッチング特性を有する導電物質層1、3で両面が被覆されたプラズマエッチング適用可能な単一の層からなる絶縁物質層2で構成されている。
プラズマエッチング適用可能なこの絶縁物質層2は、例えば、ポリイミドフィルム、アラミド繊維で補強されたエポキシラミネート、および、ポリイミド、または、シアン化エステル樹脂フィルム、液晶ポリマー(LCP)フィルムなどの有機性絶縁フィルムで構成される。
坑プラズマエッチング特性を有する前記導電物質層1、3は、例えば、銅、アルミニウム、銀などの金属で構成される多重導電物質層で構成される。この導電物質層1、3は前記絶縁物質層2に積層またはめっきされ、または、スパッタリングあるいはPECVD法(プラズマで活性化されたケミカルペーパーによる蒸着法)により蒸着され、かつ、前記絶縁物質層2に機械的に強固に接合せしめられる。この出発材料Aは担体である基板4上面に積層され、かつ、この基板4に機械的に強固に接合せしめられる。
【0029】
本発明に基づいてフィルム回路基板の出発材料Aを好都合に製造する実施例において、絶縁物質層2および導電物質層1、3のラミネートは特定かつ極薄の有利な素材で構成される。従って、この出発材料Aはその両面に銅を被覆したポリマーフィルムから成り、ポリマーフィルム自体は25〜50μmの厚みを有しており、一方、銅層は8〜12μmの厚さである。当然のことながら、プリント回路基板とフィルム回路基板を製造するための出発材料Aをポリマーフィルムよりも厚い絶縁・導電物質層で構成してもよく、また、導電物質層および出発材料Aは絶縁物質層2の上面に単一の層からなる導電物質層1のみを積層してもよい。
【0030】
図2は、図1に図示した出発材料Aにおける前記導電物質層1の上面に、単一の層からなるフォトレジスト層5を積層した後の状態を示す。ここに、導電物質層1はフォトレジスト層5により完全に被覆されている。この場合、固形状または液状のフォトレジストを使用することができる。フォトレジスト層5を公知の光化学的処理方法により露出させることができる。フォトマスクを介して開口部のデザインをフォトレジスト層5に転写することができる。開口部のデザインは、形成される開口部の位置および構造または前記絶縁物質層2内部の構造を含むものである。
【0031】
図3は、開口部のデザインに基づいて光化学的に形成されたフォトレジスト層5の構造を示す。このフォトレジスト層5には導電物質層1まで延びる開口部6、6’が形成されている。フォトレジスト層5により被覆された導電物質層1の他の領域は、次に実施される光化学的処理段階におけるウェットケミカルエッチング作用から防御される。開口部は10〜100μmの面積を有する。表面形状は適宜選択可能で、円筒形状、円形、楕円形、正方形、矩形、多角形のいずれでもよい。
【0032】
図4は、フォトレジスト層5で被覆されていない導電物質層1部分をウェットケミカルエッチング処理に続いて光化学的処理した後におけるフォトレジスト層5で被覆された出発材料を示す。開口部のデザインに基づいて開口部6、6’の近辺にのみエッチングを行い、その後、絶縁物質層2まで延びている導電物質層1内部に所定の開口部7、7’を形成する。形成されたマスクはエッチング媒体に浸食されず、エッチング媒体はこのマスク内の開口部の近辺においてエッチングを受ける導電物質層1にのみ達する。
【0033】
図5は、図4による製造工程において公知であって実証済の化学的処理方法によりフォトレジスト層5を除去した後の出発材料を示す。自然の作用および爾後に実施される絶縁物質層2に対するプラズマエッチングによりフォトレジスト層5はほとんど完全に除去されるので、この製造工程は任意に実施することができる。
【0034】
図6は、開口部8、8’および導電物質層3に至る積層を絶縁物質層2を介してプラズマエッチングした結果、フォトレジスト層が除去された出発材料を示す。第一の工程において、坑プラズマエッチング特性を有する導電物質層1を被覆した層に形成された開口部7、7’と一致させてプラズマエッチング適用可能な絶縁物質層2が同位性プラズマエッチングされる。プラズマが絶縁物質層2に当接した箇所において開口部8、8’が形成され、導電物質層1はその裏面をエッチングされ、形成された各開口部8、8’は突出したエッジ(ウエブ)9、9’を有する。突出した各エッジ9、9’は絶縁物質層2内部の開口部8、8’との境界を形成し、かつ、空間において準絶縁状態にある。
【0035】
図7は、上部に接合されている導電物質層1のエッジ(ウエブ)9、9’を貫通して実施されるケミカルエッチングにより絶縁物質層2内部に形成された複数の開口部8、8’を有する出発材料を示す。第二の工程において、坑プラズマエッチング特性を有する導電物質層1、3は同位性ケミカルエッチングされる。すなわち、化学物質が導電物質層1、3に当接してケミカルエッチングにより導電物質層1、3を除去する。
【0036】
ケミカルエッチングは化学物質と接触する全表面において均一に実施される。坑プラズマエッチング特性を有する導電物質層1における空間において準絶縁状態で突出する各エッジ9、9’は、局部表面/容積率に対して大きな表面を有し、特に、容易に化学物質に接近しケミカルエッチングされて除去される。
一方、前記導電物質層1、3のエッチングされていない裏面12、12’の部分は、化学物質の浸食により厚みが薄くなるのみである。具体的には、絶縁物質層2の内部において開口部8、8’の底面10、10’を形成している下側の導電物質層3の露出表面は均一にエッチングされ、厚みが薄くなる。すなわち、露出表面はエッチングにより除去されず、単に厚みが減少する(薄くなる)のみである。
【0037】
導電物質層1、3がエッチングにより除去される様、また、前記導電物質層1、3が出発材料Aのために自己の機械的安定を維持し導電機能を果たせる様、また、導電物質層1、3の突出したエッジ9、9’がエッチングにより除去または貫通せしめられる様に、ケミカルエッチングのパラメータが選択される。所定の方法に従って、第一の工程で形成されたエッチバック面は究極的に除去され、中間物が生成せしめられる。図7に示す開口部8、8’は、例えば、複数の止まり穴または溝の形状でもよい。例えば、銅で形成された約10μmの厚さの導電物質層1、3を使用する場合には、図6において9、9’で示す突出したエッジは全方面から同時にエッチングされ、その結果、被覆状態に置かれエッチングされていない他方の裏面において、5μm程度の導電物質層1、3が究極的にエッチングで除去される時点において突出したエッジ9、9’は完全に除去される。
【0038】
本発明を理解し得る当業者は、使用される物質およびその厚さを決定するケミカルエッチングパラメータを容易に選択することができる。これにより、プラズマエッチングされた導電物質層の開口部の周辺に突出している好ましからざるエッジがケミカルエッチングにより除去または貫通される。このようなケミカルエッチング処理方法は回路基板の製造業者間ではすでに実証され、公知となっている。
導電物質層1、3が例えば銅層の場合、過硫化ナトリウム、塩化銅、過酸化水素によりエッチングされる。除去率は露出時間およびエッチング媒体温度によって厳密に制御される。
【0039】
図8は、図7における中間物Zに坑プラズマエッチング特性を有する導電物質層1の単一の層をめっき加工した後の中間物を示す。この加工段階は任意のものであり、かつ、極薄にケミカルエッチングされた導電物質層1、3の複数の層を機械的に補強するか、または、電気的に接続するためのものである。例えば、銅またはパラジウムである極薄の金属箔も坑プラズマエッチング特性を有する導電物質層としてめっきされる。
【0040】
前記中間物Zはプリント回路基板とフィルム回路基板を製造するのに好適に使用することができる。例えば、DYCOstrate(登録商標)加工方式に基づいて補強済の導電物質層1、3、11と連携して中間物Zは複数の電流路およびインターフェース接合面13、13’を形成する。これらの構造体は導電物質層内部において電流路を形成し、また、絶縁物質層の開口部内部においてもインターフェース接合面13、13’になる。形成された導電物質各層は電気的に接続される。本発明を理解し得る当業者は多岐にわたる実施可能性を認識することができるであろう。
【0041】
図8に示す開口部8、8’は中間物Zの表面を平坦に延長して形成された傾斜壁14、14’を有する複数の止まり穴をもって形成される。中間物Zはインターフェース接合面13、13’として作用する導電物質層1、3と該中間物Zの表面を平坦に延長して形成された(導電物質層に対応する)傾斜壁14、14’とを電気的に接続する。この傾斜壁14、14’はその後に実施される光化学的処理により一層精密に形成され、かつ、清浄化が一層容易になる。これらの傾斜壁14、14’は外部からの悪影響を被ることがない。絶縁物質層2を中間物Z方向に延ばした場合でも、例えば、はんだ付け工程中において垂直壁と対照的に温度が上昇しても前記傾斜壁14、14’のコーナー部とエッジとは容易に崩壊しない。
【0042】
光化学的処理工程中において、傾斜壁14、14’は導電物質層11でめっきされた導電物質層1内部の開口部7、7’を介して容易に当接させることができる。ネガティブに作用するフォトレジストを使用することも可能であり、このフォトレジストはインターフェース接合面13、13’に露出可能であり、廉価であり、しかも、ポジティブに作用するフォトレジストに対する感応度が低い。感応度が高ければ、低い露出強度でもよく、また、露出が迅速に行われるという有利性がある。
【0043】
図1〜図5に示す導電物質層1の内部に開口部7、7’を形成する工程は、第二の導電物質層3の内部においても同時に、かつ、全く同一のプロセスで実施することができる。従って、この目的のために少なくとも所定の表面においては、前記中間物Zは担体である基板4の上面に積層されない。これにより、これらの所で導電物質層3をフォトレジストで被覆することができる。このフォトレジスト層は開口部の内部に形成され、かつ、導電物質層内部に形成された開口部はケミカルエッチング工程において開口部構造に準拠してエッチングされる。プラズマエッチング工程において導電物質層内に形成された開口部に対応する絶縁物質層内で開口部がプラズマエッチングされる。その後、これらの構造体には中間物Zの表面を延長した直線状の壁または傾斜壁が形成される。図8に示す加工段階においてインターフェース接合面に対しめっきが可能であり、その後中間物Zの表面に延長した直線状の壁または傾斜壁が形成される。
【0044】
好ましくは、絶縁物質層2に対して最初にプラズマエッチングを行う。ケミカルエッチングを最初に行ってもよい。プラズマエッチング、ケミカルエッチング工程はアンダーエッチング効果をもたらす。ケミカルエッチング可能な絶縁物質層2は例えばポリイミド、エポキシ・アクリルフィルム、エポキシ・ポリイミドフィルムなど繊維により補強されたラミネートフィルムなどの有機性絶縁フィルムで構成され、これらは例えばKMnO4、NaOH、KOH+alcool、H2SO4、H3PO5などのエッチング媒体を用いてケミカルエッチング処理される。このようなケミカルエッチング処理工程は回路基板製造業界においてすでに実施されており、公知である。本発明において使用される絶縁物質層2、導電物質層1、3を形成するためのケミカルエッチングパラメータは、本発明の知識を有する当業者であれば、容易に選定することができるものである。
【0045】
導電物質層1、3を形成するために、ケミカルエッチングまたはエレクトロデプレート(ガルバニックデプレート)が実施される。導電物質層1、3に対してケミカルエッチングおよびエレクトロデプレートを行えば、導電物質層1、3を除去して絶縁物質層2の開口部周辺における突出したエッジを除去するのと同様の効果をもたらす。導電物質層1、3は例えば銅、アルミニウム、または、銀などの金属箔からなる複数の導電層で形成することができる。前記エレクトロデプレート工程は回路基板製造業界においてすでに実施されており、公知であり、除去率は均一であって非常に厳密に制御される。本発明の知識を有する当業者であれば、極薄の銅層をエレクトロデプレートし、部分的に銅層を除去することにより絶縁物質層2の開口部周辺に形成された突出エッジを完全に除去することは容易である。
【0046】
前記絶縁層2を形成するために、プラズマエッチングまたはケミカルエッチングが実施される。一方、導電物質層1、3を形成するために、ケミカルエッチングまたはエレクトロデプレートが実施される。本発明においては、異なったこれら四種類の工程を実施することができる。
【0047】
本発明の第一の実施例によれば、第一の工程において、プラズマエッチングによる開口部8、8’が導電物質層1、3内部の開口部7、7’と一致するごとく絶縁物質層2内部に形成され、バックエッチングによる所定のエッジ9、9’が開口部7、7’に突出形成される。第二の工程において、導電物質層1、3がケミカルエッチングされ、突出した前記エッジ9、9’が除去されて前記開口部7、7’、8、8’がエッチバックのない開口部となる。
【0048】
本発明の別の実施例によれば、第一の工程において、プラズマエッチングによる開口部8、8’が導電物質層1、3内部の開口部7、7’と一致するごとく絶縁物質層2内部に形成され、バックエッチングによる所定のエッジ9、9’が開口部7、7’に突出形成される。第二の工程において、導電物質層1、3がエレクトロデプレートされ、突出した前記エッジ9、9’が除去されて前記開口部7、7’、8、8’がエッチバックのない開口部となる。
【0049】
【発明の効果】
請求項1又は4記載のプリント回路基板とフィルム回路基板の製造方法によれば、電気的短絡接触事故など厄介な事態が発生しない実用上信頼性が高いプリント回路基板とフィルム回路基板を少ない加工ステップで容易に製造することができる。
【0050】
請求項2記載の製造方法によれば、機械的に補強されていて変形しにくいプリント回路基板とフィルム回路基板を少ない加工ステップで容易に製造することができる。
【0051】
請求項3記載の製造方法によれば、少なくとも1つの導電物質層に回路パターンが形成されたプリント回路基板とフィルム回路基板を少ない加工ステップで容易に製造することができる。
【0052】
請求項5記載の製造方法によれば、比較的薄くてしかも安価な出発材料から実用上信頼性が高いプリント回路基板とフィルム回路基板を少ない加工ステップで容易に製造することができる。
【0053】
請求項6記載の製造方法によれば、比較的薄くてしかも安価な出発材料から実用上信頼性が高いプリント回路基板とフィルム回路基板を少ない加工ステップで容易に製造することができる。
【0054】
請求項7記載の製造方法によれば、比較的安価であってしかも機械的に補強された出発材料から実用上信頼性が高いプリント回路基板とフィルム回路基板を少ない加工ステップで容易に製造することができる。
【0055】
請求項8記載の製造方法によれば、比較的安価であってしかも機械的に補強された出発材料から実用上信頼性が高いプリント回路基板とフィルム回路基板を少ない加工ステップで容易に製造することができる。
【0056】
請求項9記載の製造方法によれば、比較的薄くかつ安価であってしかも機械的に補強された出発材料から実用上信頼性が高いプリント回路基板とフィルム回路基板を少ない加工ステップで容易に製造することができる。
【図面の簡単な説明】
【図1】 プリント回路基板とフィルム回路基板を製造するための出発材料を示す断面図である。
【図2】 図1に図示した出発材料における導電物質層の上面に単一の層からなるフォトレジスト層を積層した後の状態を示す断面図である。
【図3】 開口部のデザインに基づいて光化学的に形成されたフォトレジスト層の構造を示す断面図である。
【図4】 フォトレジスト層で被覆されていない導電物質層部分をウェットケミカルエッチング処理に続いて光化学的処理した後におけるフォトレジスト層で被覆された出発材料を示す断面図である。
【図5】 図4による製造工程において公知であって実証済の化学的処理方法によりフォトレジスト層を除去した後の出発材料を示す断面図である。
【図6】 開口部および導電物質層に至る積層を絶縁物質層を介してプラズマエッチングした結果、フォトレジスト層が除去された出発材料を示す断面図である。
【図7】 上部に接合されている導電物質層のエッジを貫通して実施されるエッチングにより絶縁物質層内部に形成された複数の開口部を有する出発材料を示す断面図である。
【図8】 図7における中間物に坑プラズマエッチング特性を有する導電物質層の単一の層をめっき加工した後の中間物を示す断面図である。
【符号の説明】
1,3,11…導電物質層、2…絶縁物質層、4…基板、5…フォトレジスト層、6,6’,7,7’,8,8’…開口部、9,9’…エッジ、10,10’…底部、12、12’…裏面、13,13’…インターフェース接合面、14,14’…傾斜壁、A…出発材料、Z‥中間物。
Claims (9)
- 以下の工程からなることを特徴とするプリント回路基板とフィルム回路基板の製造方法。
・ 導電物質層1、3で両面が被覆された絶縁物質層2を有する出発材料Aを用意し、
・ この出発材料Aの所定位置に、1つの導電物質層1を貫通する開口部7、7’を形成し、
・ この開口部7、7’と一致する開口部8、8’をプラズマエッチングにより前記絶縁物質層2内部に形成し、バックエッチングにより前記絶縁物質層2の開口部8、8’の周囲に導電物質層1の突出したエッジ9、9’を形成するとともに、絶縁物質層2の開口部8、8’が導電物質層1側から内方に傾斜する傾斜壁14、14’を有するものとし、
・ 次いで、前記導電物質層1、3を当接され得る表面全域において均一にケミカルエッチングすることにより、突出した前記エッジ9、9’をエッチングして突出した前記エッジ9、9’を除去するとともに、導電物質層1、3の他の部分を薄くし、
・ さらに、絶縁物質層2に達するようにエッチングされた開口部8、8’の表面をめっきすることにより、導電物質層1、3間にインターフェース接合面13、13’が電気的に接続されるように形成する。 - 薄くなった導電物質層1、3を補強するために、絶縁物質層2の開口部8、8’を金属層でめっきすると同時に、導電物質層1、3を金属層でさらにめっきすることを含む、請求項1記載のプリント回路基板とフィルム回路基板の製造方法。
- 少なくとも1つの導電物質層に回路パターンを形成することを含む、請求項1記載のプリント回路基板とフィルム回路基板の製造方法。
- エッジ9、9’の除去が、均一にケミカルエッチングされることによって実行される代わりに、導電物質層1、3が当接し得る表面全域にわたり均一にエレクトロデプレートされることによって実行され、それによって、突出したエッジ9、9’がデプレートされ、導電物質層1、3の他の部分が薄くなる、請求項1記載のプリント回路基板とフィルム回路基板の製造方法。
- 絶縁物質層2が25〜50μmの厚さを有する有機性絶縁フィルムであり、導電物質層1、3が8〜12μmの厚さを有する銅層である、請求項1記載のプリント回路基板とフィルム回路基板の製造方法。
- 有機性絶縁フィルムが、ポリイミドフィルムまたは液晶ポリマーフィルムである、請求項5記載のプリント回路基板とフィルム回路基板の製造方法。
- 有機性絶縁フィルムが、アラミド繊維により補強されたエポキシ積層体またはポリイミド樹脂フィルムである、請求項5記載のプリント回路基板とフィルム回路基板の製造方法。
- 有機性絶縁フィルムが、アラミド繊維により補強されたシアン化エステル樹脂フィルムの積層体である、請求項5記載のプリント回路基板とフィルム回路基板の製造方法。
- めっき工程が、銅またはパラジウムでめっきされることを含む、請求項1記載のプリント回路基板とフィルム回路基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH50594 | 1994-02-21 | ||
CH00505/94-0 | 1994-02-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07273448A JPH07273448A (ja) | 1995-10-20 |
JP3779745B2 true JP3779745B2 (ja) | 2006-05-31 |
Family
ID=4188544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05186595A Expired - Fee Related JP3779745B2 (ja) | 1994-02-21 | 1995-02-15 | プリント回路基板とフィルム回路基板の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5639389A (ja) |
EP (1) | EP0668712B1 (ja) |
JP (1) | JP3779745B2 (ja) |
AT (1) | ATE197525T1 (ja) |
CA (2) | CA2137861A1 (ja) |
DE (1) | DE59508829D1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6486394B1 (en) | 1996-07-31 | 2002-11-26 | Dyconex Patente Ag | Process for producing connecting conductors |
EP1002337A1 (de) * | 1997-07-24 | 2000-05-24 | Dyconex Patente Ag | Halbleiterchippackungen und verfahren zu deren herstellung |
US6391786B1 (en) | 1997-12-31 | 2002-05-21 | Lam Research Corporation | Etching process for organic anti-reflective coating |
US6280641B1 (en) | 1998-06-02 | 2001-08-28 | Mitsubishi Gas Chemical Company, Inc. | Printed wiring board having highly reliably via hole and process for forming via hole |
US6099745A (en) * | 1998-06-05 | 2000-08-08 | Parlex Corporation | Rigid/flex printed circuit board and manufacturing method therefor |
JP2000031640A (ja) * | 1998-07-08 | 2000-01-28 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
US6228246B1 (en) | 1999-07-01 | 2001-05-08 | International Business Machines Corporation | Removal of metal skin from a copper-Invar-copper laminate |
KR100616302B1 (ko) * | 2000-07-11 | 2006-08-28 | 엘지전자 주식회사 | 인쇄회로기판의 제조방법 |
KR100572880B1 (ko) * | 2000-07-14 | 2006-04-24 | 엘지전자 주식회사 | 플라즈마를 이용한 기판의 홀가공방법 |
TWI312166B (en) * | 2001-09-28 | 2009-07-11 | Toppan Printing Co Ltd | Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board |
KR20030033633A (ko) * | 2001-10-24 | 2003-05-01 | 울트라테라 코포레이션 | 인쇄 회로 기판에 미세 구멍을 형성하는 방법 |
US7186947B2 (en) * | 2003-03-31 | 2007-03-06 | Hypertherm, Inc. | Process monitor for laser and plasma materials processing of materials |
US7834273B2 (en) | 2005-07-07 | 2010-11-16 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7759582B2 (en) * | 2005-07-07 | 2010-07-20 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7462939B2 (en) * | 2005-10-20 | 2008-12-09 | Honeywell International Inc. | Interposer for compliant interfacial coupling |
US7476570B2 (en) | 2006-05-02 | 2009-01-13 | Honeywell International Inc. | System and method of attaching an integrated circuit assembly to a printed wiring board |
US7923645B1 (en) * | 2007-06-20 | 2011-04-12 | Amkor Technology, Inc. | Metal etch stop fabrication method and structure |
CN101511151B (zh) * | 2009-03-02 | 2011-03-23 | 汕头超声印制板公司 | Pcb的盲孔加工方法 |
JPWO2014046133A1 (ja) * | 2012-09-18 | 2016-08-18 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
CN110783727A (zh) * | 2018-11-09 | 2020-02-11 | 广州方邦电子股份有限公司 | 一种连接器及制作方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3276106A (en) * | 1963-07-01 | 1966-10-04 | North American Aviation Inc | Preparation of multilayer boards for electrical connections between layers |
US3471631A (en) * | 1968-04-03 | 1969-10-07 | Us Air Force | Fabrication of microminiature multilayer circuit boards |
US4118523A (en) * | 1975-10-22 | 1978-10-03 | International Computers Limited | Production of semiconductor devices |
US4174261A (en) * | 1976-07-16 | 1979-11-13 | Pellegrino Peter P | Apparatus for electroplating, deplating or etching |
GB2137808A (en) * | 1983-04-06 | 1984-10-10 | Plessey Co Plc | Integrated circuit processing method |
US4472238A (en) * | 1983-12-05 | 1984-09-18 | E. I. Du Pont De Nemours And Company | Process using plasma for forming conductive through-holes through a dielectric layer |
US4517050A (en) * | 1983-12-05 | 1985-05-14 | E. I. Du Pont De Nemours And Company | Process for forming conductive through-holes through a dielectric layer |
JPS62221119A (ja) * | 1986-03-24 | 1987-09-29 | Hitachi Ltd | 透孔形成方法 |
US4720322A (en) * | 1987-04-13 | 1988-01-19 | Texas Instruments Incorporated | Plasma etching of blind vias in printed wiring board dielectric |
JPH0682926B2 (ja) * | 1988-04-22 | 1994-10-19 | 日本電気株式会社 | 多層配線基板の製造方法 |
CA2114954A1 (en) * | 1992-06-15 | 1993-12-23 | Walter Schmidt | Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction |
EP0575292B1 (de) * | 1992-06-15 | 1996-03-13 | Dyconex Patente Ag | Verfahren zur Herstellung von Substraten mit Durchführungen |
JPH06314869A (ja) * | 1993-04-30 | 1994-11-08 | Eastern:Kk | プリント配線板のスルーホール形成方法 |
-
1994
- 1994-12-12 CA CA002137861A patent/CA2137861A1/en not_active Abandoned
-
1995
- 1995-02-08 EP EP95101655A patent/EP0668712B1/de not_active Expired - Lifetime
- 1995-02-08 AT AT95101655T patent/ATE197525T1/de not_active IP Right Cessation
- 1995-02-08 DE DE59508829T patent/DE59508829D1/de not_active Expired - Lifetime
- 1995-02-15 JP JP05186595A patent/JP3779745B2/ja not_active Expired - Fee Related
- 1995-02-15 CA CA002142542A patent/CA2142542A1/en not_active Abandoned
- 1995-02-16 US US08/389,299 patent/US5639389A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CA2142542A1 (en) | 1995-08-22 |
EP0668712A1 (de) | 1995-08-23 |
US5639389A (en) | 1997-06-17 |
JPH07273448A (ja) | 1995-10-20 |
EP0668712B1 (de) | 2000-11-08 |
ATE197525T1 (de) | 2000-11-11 |
CA2137861A1 (en) | 1995-08-22 |
DE59508829D1 (de) | 2000-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3779745B2 (ja) | プリント回路基板とフィルム回路基板の製造方法 | |
KR100760432B1 (ko) | 다층 인쇄회로기판의 제작방법 및 이에 이용되는 복합 호일 | |
US4517050A (en) | Process for forming conductive through-holes through a dielectric layer | |
US5451722A (en) | Printed circuit board with metallized grooves | |
US7098132B2 (en) | Method of manufacturing flexible wiring board | |
KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
US4472238A (en) | Process using plasma for forming conductive through-holes through a dielectric layer | |
JPH11509990A (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
JPH0257356B2 (ja) | ||
EP0228694A2 (en) | Process using combination of laser etching and another etchant in formation of conductive through-holes in a dielectric layer | |
JP2556282B2 (ja) | 印刷配線板の製造方法 | |
US4501638A (en) | Liquid chemical process for forming conductive through-holes through a dielectric layer | |
JP3529240B2 (ja) | スクリーン版の製造方法 | |
US4769269A (en) | Article containing conductive through-holes | |
JP4556327B2 (ja) | 検査治具の製造方法 | |
JPH10173337A (ja) | プリント基板の製造方法 | |
JP3763666B2 (ja) | プリント配線板の製造方法 | |
JPH05226054A (ja) | 異方導電フィルムの製造方法 | |
JP4176105B2 (ja) | プリント配線板 | |
CN116744563A (zh) | 一种电路板及其制作方法 | |
JP2626382B2 (ja) | 配線板の製造法 | |
JPH05299836A (ja) | プリント配線板およびその製造方法 | |
JP2006295039A (ja) | 回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050527 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |