KR100616302B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100616302B1
KR100616302B1 KR1020000039714A KR20000039714A KR100616302B1 KR 100616302 B1 KR100616302 B1 KR 100616302B1 KR 1020000039714 A KR1020000039714 A KR 1020000039714A KR 20000039714 A KR20000039714 A KR 20000039714A KR 100616302 B1 KR100616302 B1 KR 100616302B1
Authority
KR
South Korea
Prior art keywords
plasma
circuit board
printed circuit
resist
manufacturing
Prior art date
Application number
KR1020000039714A
Other languages
English (en)
Other versions
KR20020006204A (ko
Inventor
김용일
이성규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020000039714A priority Critical patent/KR100616302B1/ko
Publication of KR20020006204A publication Critical patent/KR20020006204A/ko
Application granted granted Critical
Publication of KR100616302B1 publication Critical patent/KR100616302B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이다. 본 발명에서는 인쇄회로기판(30)에 다수개 형성되는 홀(28)을 이방성 플라즈마가공을 통해 동시에 천공하게 된다. 이를 위해 먼저 모재(20)에 금속증착막(24)을 형성한 후, 에칭리지스트(25,25')을 형성하여 일면의 금속박(23)에는 회로패턴(26)을 형성하고, 상기 금속증착막(24)에는 플라즈마윈도우(27)를 형성한다. 이때, 상기 플라즈마윈도우(27)는 상기 홀(28)이 가공되는 부위에 각각 형성된다. 그리고는 상기 모재(20)를 플라즈마쳄버에 넣고 플라즈마를 가해 상기 플라즈마윈도우(27) 부분에 홀(28)을 천공한다. 다음으로 플라즈마윈도우(27) 이외의 부분에 남아 있는 금속증착막(24)을 제거하고 회로패턴(26)에 금도금층(29)을 형성하여 하나의 인쇄회로기판(30)을 완성한다. 이와 같은 본 발명에 의하면 인쇄회로기판(30)의 제조시간이 크게 줄어들고, 인쇄회로기판의 제조가 보다 간단하게 이루어지는 이점이 있다.
인쇄회로기판, 플라즈마

Description

인쇄회로기판의 제조방법{PCB making method}
도 1a에서 도 1e는 종래 기술에 의한 인쇄회로기판의 제조방법을 순차적으로 보인 작업순서도.
도 2는 종래 기술에 의한 인쇄회로기판의 제조방법의 문제점을 설명하기 위한 설명도.
도 3a에서 도 3g는 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 순차적으로 보인 작업순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
20: 모재 21: 절연재
22: 접착층 23: 금속박
24: 금속증착막 25,25': 에칭리지스트
26: 회로패턴 27: 플라즈마윈도우
28: 홀 29: 금도금층
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 플라즈마를 사용하 여 인쇄회로기판을 제조하는 방법에 관한 것이다.
도 1에는 종래 기술에 의한 인쇄회로기판의 제조방법이 순차적으로 도시되어 있다. 도면에 도시된 바에 따르면, 모재(10)는 절연재(11)의 일면에 반경화상태의 접착층(12)이 구비되어 형성된다. 이와 같은 상태는 도 1a에 도시되어 있다.
다음으로는 상기 모재(10)에 홀(13)을 천공하는 작업을 한다. 도 1b에 도시된 바와 같이, 펀치(14)를 사용하여 상기 절연재(11)와 접착층(12)을 관통하여 홀(13)을 형성한다. 상기 홀(13)은 형성되는 회로에 따라 그 크기나 개수가 정해진다.
상기와 같이 홀(13)이 형성된 모재(10)의 일면에는 추후에 회로패턴이 되는 금속박(15)이 부착된다. 상기 금속박(15)은 상기 접착층(12)에 의해 모재(10)에 부착된다.
그리고는 상기 홀(13)에는 백코팅제를 충진하고, 상기 금속박(15)에는 에칭리지스트(17)를 형성한다. 이와 같은 상태가 도 1d에 도시되어 있다. 다음으로는 상기 에칭리지스트(17)에 선택적으로 노광을 하고 현상한다. 그리고 에칭과정을 통해 회로패턴이 형성되지 않는 부분을 제거한다. 이때에는 에칭에 의해 제거되지 않은 부분의 금속박(15) 상면에는 에칭리지스트(17)가 남아 있다.
따라서 상기 에칭리지스트(17)와 백코팅제를 제거하는 작업을 하면 도 1e에 도시된 바와 같이, 회로패턴(18)이 형성되고, 금도금 및 탈지 등의 추후 공정을 수행하게 된다.
그러나 이와 같은 과정으로 진행되는 인쇄회로기판의 제조방법에는 다음과 같은 문제점이 있다.
먼저, 특정하게 설계된 인쇄회로기판(19)을 상기와 같은 방법으로 제조하려면 제품별로 각각의 금형을 제작하여야 한다. 하지만 이와 같은 금형은 제작에는 많은 시간과 비용이 소모되는 문제점이 있다.
그리고 펀치작업과정에서 상기 반경화된 상태의 접착층(12)이 도 2의 A영역에 도시된 바와 같이 절연재(11)로부터 분리되는 디라미네이션(Delamination) 현상이 발생된다. 이와 같이 디라미네이션 현상이 발생하면 추후의 공정에서 그 부분에 기포가 생겨 불량이 되는 문제점이 있다.
그리고 펀칭작업에서 홀(13)은 정확한 위치에 천공되어야 하므로 절연재(11)에 물리적인 힘을 가해 홀(13)을 천공하는 펀치(14)와 모재(10)의 정렬작업이 매우 정밀하게 이루어져야 하고 많은 시간이 소요되는 문제점이 있다. 특히 각각의 홀(13)을 순차적으로 천공하여야 하므로 그 작업시간이 길어지는 문제점이 있다.
따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 공정이 보다 간단한 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 제품의 신뢰성이 좋고 수율이 좋은 인쇄회로기판의 제조방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 절연재의 표면에 금속층이 구비된 모재의 상기 절연층에 플라즈마 리지스트를 형성하는 단계와, 상기 금속층과 플라즈마 리지스트의 표면에 에칭리지스트를 형성하는 단계와, 상기 에칭리지스트에 선택적으로 노광하고, 현상하여 금속층에는 회로패턴을 형성하고, 상기 플라즈마 리지스트에는 플라즈마윈도우를 형성하는 단계와, 상기 모재를 플라즈마 내에 위치시켜 상기 플라즈마윈도우부분의 절연층을 제거하여 홀을 형성하는 단계를 포함하여 구성된다.
상기 플라즈마 리지스트는 금속층으로서 스퍼터링에 의해 형성되고, 그 두께는 0.1에서 0.2㎛ 사이로 형성된다.
상기 플라즈마 윈도우를 제외한 부분에 남아 있는 플라즈마 리지스트를 제거하는 단계를 더 포함한다.
상기 플라즈마 리지스트를 제거한 후에는 상기 회로패턴의 표면에 금도금을 수행하고, 이때 플라즈마 리지스트는 소프트에칭(Soft etching)방식으로 제거되는 것이 바람직하다.
상기 상기 플라즈마 리지스트를 제거한 후에는 상기 회로패턴의 표면에 은도금, 팔라듐 이나 유기막층중 어느 하나를 형성할 수도 있다.
이와 같은 본 발명에 의하면 인쇄회로기판에 형성되는 다수개의 홀이 플라즈마에 의해 동시에 천공되므로 보다 제조공정을 신속하게 할 수 있고, 기계적인 공정에 의한 구조불량을 방지할 수 있어 인쇄회로기판의 신뢰성이 좋아지는 이점이 있다.
이하 상기한 바와 같은 본 발명에 의한 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 3a에서 도 3f에는 본 발명에 의한 인쇄회로기판의 제조방법이 순차적으로 도시되어 있다. 이들 도면에 도시된 바에 따르면, 모재(20)는 절연재(21)의 일면에 접착층(22)에 의해 금속박(23)이 부착되어 이루어진다. 상기 모재(20)는 연속적으로 공급되어 아래의 공정을 수행할 수 있으며, 소정의 길이로 절단된 상태로 공정을 수행할 수도 있다. 상기 절연재(21)의 예로서는 폴리이미드가 있다.
상기와 같은 모재(20)의 절연재(21) 표면에 플라즈마 리지스트인 금속증착막(24)을 형성한다. 상기 금속증착막(24)은 스퍼터링(sputtering)에 의해 형성되는 것으로, 그 두께는 약 0.1㎛가 적당하며 0.2㎛까지 형성하는 것도 가능하다. 이와 같은 금속증착막(24)은 구리로 형성되는 것이 바람직하며, 스퍼터링(sputtering)이 잘되고 에칭(Etching)액에 부식이 잘되는 금속이면 가능하다. 이와 같이 금속증착막(24)이 형성된 상태가 도 3b에 도시되어 있다.
다음으로는 도 3c에 도시된 바와 같이, 상기 금속박(23)의 표면과 금속증착막(24)의 표면에 에칭리지스트(25,25')를 도포한다. 이와 같이 에칭리지스트(25,25')가 도포된 상태에서 노광, 현상, 에칭 및 박리공정을 수행하여, 도 3d에 도시된 바와 같이, 상기 금속박(23)에는 회로패턴(26)을 형성하고, 상기 금속증착막(24)에는 플라즈마윈도우(27)를 형성한다.
그리고는 이방성 플라즈마를 사용하여 상기 모재(20)에 홀(28)을 천공한다. 즉 상기 모재(20)를 플라즈마쳄버(도시되지 않음) 내에 위치시켜, 플라즈마를 가해 상기 플라즈마윈도우(27)에 있는 절연재(21)를 제거하여 홀(28)을 형성한다. 이때, 상기 홀(28)은 형성되는 회로에 따라 그 크기와 개수가 정해지는데, 플라즈마쳄버 내에서 동시에 천공된다. 이와 같이 홀(28)이 천공된 상태가 도 3e에 잘 도시되어 있다.
다음으로는 금도금을 수행한다. 이를 위해 먼저, 상기 플라즈마가공시에 생긴 이물질을 제거하는 탈지과정(Degrease)을 수행한다. 한편, 금도금뿐만 아니라 니켈도금과 금도금이 동시에 되는 경우도 있고, 은도금, 팔라듐, 유기막층을 형성하는 경우도 있으며, 이를 통틀어 표면처리(finish 처리)라 한다. 그리고 수세작업을 수행한다.
그리고 상기 절연재(21) 표면에 남아 있는 금속증착막(24)을 제거한다. 이때에는 소프트에칭(Soft-Etching)을 통해 상기 금속증착막(24)을 제거하게 된다. 이와 같이 금속증착막(24)이 제거된 상태가 도 3f에 도시되어 있다.
상기와 같이 금속증착막(24)을 제거한 후에는, 다시 수세과정을 진행하고, 산처리를 한 후, 금도금을 하여 상기 회로패턴(26)의 표면에 금도금층(29)을 형성한다. 이와 같이 금도금층(29)이 형성된 상태가 도 3g에 도시되어 있다. 이와 같이 되면 인쇄회로기판(30)이 완성된다.
이하 상기한 바와 같은 구성으로 진행되는 본 발명에 의한 인쇄회로기판의 작용을 설명하기로 한다.
본 발명에서는 인쇄회로기판(30)에 형성되는 홀(28)을 천공함에 있어서 플라즈마를 이용한다. 즉 홀(28)이 천공될 위치에는 플라즈마윈도우(27)를 형성하고 그 외의 부분에는 플라즈마 리지스트인 금속증착막(24)을 형성한다. 이와 같은 상태에서 모재(20)를 플라즈마쳄버 내에 위치시켜 플라즈마를 가하면 상기 플라즈마윈도우(27)에 해당되는 부분만이 제거되면서 홀(28)이 형성되는 것이다. 따라서 인쇄회로기판(30)에 형성되는 홀(28)을 단번에 천공할 수 있으며, 홀(28)의 천공을 위해 별도의 정렬작업을 하지 않아도 된다.
또한 이와 같이 플라즈마를 이용하여 홀(28)을 천공하게 되면 상기 홀(28)의 주변에 물리적인 힘이 가해지지 않으므로 절연재(21)와 접착층(22) 사이, 접착층(22)과 금속박(23) 사이의 박리가 발생하지 않게 된다.
그리고 플라즈마를 사용하여 홀(28)을 천공하게 되므로, 홀(28)의 천공과 관련된 툴(tool)의 제작이 필요없고, 단지 노광, 현상과정을 통해 홀(28)이 천공될 위치를 선정하므로 다양한 시제품의 생산이 가능하게 된다.
참고로 본 발명에 의한 인쇄회로기판의 제조방법은 유연한 특성을 가지는 인쇄회로기판의 릴투릴(reel to reel)방식뿐만 아니라 패널(Panel) 등의 쉬트(Sheet)를 이용한 제조에 특히 유용하다.
위에서 상세히 설명한 바와 같은 본 발명에 인쇄회로기판의 제조방법은 인쇄회로기판에 형성되는 홀을 천공함에 있어서, 물리적인 힘을 가하지 않고 플라즈마를 이용한 화학적 변화를 사용하는 것이다. 따라서 인쇄회로기판을 구성하는 절연재와 금속박 사이의 박리현상이 발생하지 않아 제품의 신뢰성이 높아지는 이점이 있다.
또한 플라즈마를 사용하여 홀을 단번에 형성하므로 상대적으로 홀의 천공에 소요되는 시간이 줄어들어 작업공정을 신속하게 수행할 수 있게 되고, 특히 플라즈 마를 가함에 있어서 미리 플라즈마윈도우를 노광과 현상 및 에칭의 과정을 통해 형성하므로 홀의 천공을 위한 정렬공정이 필요하지 않게 되어 더욱 작업이 신속하게 이루어지게 된다.
한편, 인쇄회로기판의 사양이 달라지더라도 별도의 금형을 제작할 필요가 없어 인쇄회로기판의 제조에 소요되는 경비와 시간을 대폭 줄일 수 있게 되는 효과도 있다.

Claims (6)

  1. 절연재의 표면에 금속층이 구비된 모재의 상기 절연층에 플라즈마 리지스트를 형성하는 단계와,
    상기 금속층과 플라즈마 리지스트의 표면에 에칭리지스트를 형성하는 단계와,
    상기 에칭리지스트에 선택적으로 노광하고, 현상하여 금속층에는 회로패턴을 형성하고, 상기 플라즈마 리지스트에는 플라즈마윈도우를 형성하는 단계와,
    상기 모재를 플라즈마 내에 위치시켜 상기 플라즈마윈도우부분의 절연층을 제거하여 홀을 형성하는 단계를 포함하여 구성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 플라즈마 리지스트는 금속층으로서 스퍼터링에 의해 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제 2 항에 있어서, 상기 플라즈마 리지스트의 두께는 0.1에서 0.2㎛ 사이로 형성됨을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 플라즈마 윈도우를 제외한 부분에 남아 있는 플라즈마 리지스트를 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제 4 항에 있어서, 상기 플라즈마 리지스트를 제거한 후에는 상기 회로패턴의 표면에 금도금을 수행함을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제 4 항에 있어서, 상기 플라즈마 리지스트를 제거한 후에는 상기 회로패턴의 표면에 은도금, 팔라듐 이나 유기막층중 어느 하나를 형성함을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020000039714A 2000-07-11 2000-07-11 인쇄회로기판의 제조방법 KR100616302B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000039714A KR100616302B1 (ko) 2000-07-11 2000-07-11 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000039714A KR100616302B1 (ko) 2000-07-11 2000-07-11 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20020006204A KR20020006204A (ko) 2002-01-19
KR100616302B1 true KR100616302B1 (ko) 2006-08-28

Family

ID=19677475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039714A KR100616302B1 (ko) 2000-07-11 2000-07-11 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100616302B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102008803B1 (ko) * 2012-11-13 2019-08-08 엘지이노텍 주식회사 칩 패키지용 기판 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291727A (ja) * 1992-04-14 1993-11-05 Hitachi Chem Co Ltd 配線板の製造法
JPH07173448A (ja) * 1993-12-17 1995-07-11 Sumitomo Bakelite Co Ltd 異方導電フィルム
JPH07273448A (ja) * 1994-02-21 1995-10-20 Dyconex Patente Ag プリント回路基板とフィルム回路基板およびそれらの製造方法、ならびにプリント回路基板とフィルム回路基板用中間物
JPH10247782A (ja) * 1997-03-04 1998-09-14 Ibiden Co Ltd 配線板の製造方法
KR20000023221A (ko) * 1998-09-17 2000-04-25 가마이 고로 반도체 소자 실장용 기판 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291727A (ja) * 1992-04-14 1993-11-05 Hitachi Chem Co Ltd 配線板の製造法
JPH07173448A (ja) * 1993-12-17 1995-07-11 Sumitomo Bakelite Co Ltd 異方導電フィルム
JPH07273448A (ja) * 1994-02-21 1995-10-20 Dyconex Patente Ag プリント回路基板とフィルム回路基板およびそれらの製造方法、ならびにプリント回路基板とフィルム回路基板用中間物
JPH10247782A (ja) * 1997-03-04 1998-09-14 Ibiden Co Ltd 配線板の製造方法
KR20000023221A (ko) * 1998-09-17 2000-04-25 가마이 고로 반도체 소자 실장용 기판 및 이의 제조방법

Also Published As

Publication number Publication date
KR20020006204A (ko) 2002-01-19

Similar Documents

Publication Publication Date Title
US7454832B2 (en) Method of forming metal plate pattern and circuit board
US20070017090A1 (en) Method of forming metal plate pattern and circuit board
JP2000208901A (ja) フレキシブル膜の両面に微細構造体層を形成する回路基板の製造方法
JPH06314869A (ja) プリント配線板のスルーホール形成方法
KR920005070B1 (ko) 양면배선기판의 제조방법
US8187479B2 (en) Manufacturing method of printed circuit board
KR100987504B1 (ko) 고 밀도 인쇄 회로들을 가진 다층 모듈을 제조하는 방법
KR102041800B1 (ko) 기판 홀 형성 방법 및 기판 홀 형성 장치
KR100616302B1 (ko) 인쇄회로기판의 제조방법
CN103188887B (zh) 在电路板中形成通孔的方法
JPH1187931A (ja) プリント配線板の製造方法
KR100642741B1 (ko) 양면 배선기판의 제조방법
JP2003031927A (ja) プリント配線板の製造方法
JPH0834340B2 (ja) 配線板およびその製造法
KR19990064553A (ko) 인쇄회로기판 및 그 제조방법
JP4705972B2 (ja) プリント配線板及びその製造方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
KR101720264B1 (ko) 회로기판 제조방법
KR20180129002A (ko) 회로배선판 제조방법
JP3747897B2 (ja) 半導体装置用テープキャリアの製造方法およびそれを用いた半導体装置
JPH06244529A (ja) プリント配線基板の製造方法
KR20230152433A (ko) 미세패턴의 회로기판 제조방법
JP4252227B2 (ja) 両面可撓性回路基板の製造法
JP2002324967A (ja) 基板の製造方法
KR20060014642A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110613

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee