KR100987504B1 - 고 밀도 인쇄 회로들을 가진 다층 모듈을 제조하는 방법 - Google Patents

고 밀도 인쇄 회로들을 가진 다층 모듈을 제조하는 방법 Download PDF

Info

Publication number
KR100987504B1
KR100987504B1 KR1020047009732A KR20047009732A KR100987504B1 KR 100987504 B1 KR100987504 B1 KR 100987504B1 KR 1020047009732 A KR1020047009732 A KR 1020047009732A KR 20047009732 A KR20047009732 A KR 20047009732A KR 100987504 B1 KR100987504 B1 KR 100987504B1
Authority
KR
South Korea
Prior art keywords
metal
film
substrate
holes
printed circuit
Prior art date
Application number
KR1020047009732A
Other languages
English (en)
Other versions
KR20040070259A (ko
Inventor
데오리베이라루이
Original Assignee
오가니제이션 유로펜느 포우 라 레체르체 뉴클레아이레
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가니제이션 유로펜느 포우 라 레체르체 뉴클레아이레 filed Critical 오가니제이션 유로펜느 포우 라 레체르체 뉴클레아이레
Publication of KR20040070259A publication Critical patent/KR20040070259A/ko
Application granted granted Critical
Publication of KR100987504B1 publication Critical patent/KR100987504B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793Aqueous alkaline solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 고-밀도 인쇄 회로들을 가진 다층 모듈들에 관한 것으로, 이중-면 인쇄 회로들(3)을 가지며, 상기 회로들 위에 폴리머가능한 2-스테이지 에폭시 액체(8)를 사용하여 추가 층을 단일-면 도금된 폴리이미드(6)를 접착시킨 기판(1)을 준비하는 단계와; 금속을 선택적으로 에칭(9)한 후, 적어도 25℃에서 칼륨이 첨가된 수성 에틸렌디아민 용액의 정적조에 상기 필름을 침탕하므로써 폴리이미드 필름(6)을 관통하는 마이크로홀들(12)을 화학적 방법으로 이방성 천공하는 단계와; 상기 마이크로홀들(12)의 기저부에 용제를 스프레이하므로써 접착제(8)를 세정하는 단계와; 외부 금속 필름(7, 13)을 선택적으로 에칭하는 단계를 포함하여, 도금된 마이크로홀들(15)을 포함하는 인쇄 회로들(14)을 형성한다.
마이크로홀, 정적 욕조, 폴리이미드 필름, 접착제, 칼륨, 수성 에틸렌디아민

Description

고 밀도 인쇄 회로들을 가진 다층 모듈을 제조하는 방법{METHOD FOR MAKING A MULTILAYER MODULE WITH HIGH-DENSITY PRINTED CIRCUITS}
본 발명은 고 밀도 인쇄 회로 다층 모듈의 제조의 개선에 관한 것이다.
양면에 인쇄 회로들을 가진 기판의 어느 한면에, 한면이 금속 피복된 필름(특히, 폴리이미드(polyimide)로 된 필름)으로 형성된 추가의 층들 - 이들 추가층 각각에는 그 자신의 인쇄 도전 트랙들과 기판 또는 그 아래에 있는 인쇄 필름의 트랙들과의 사이에 관통 접속(through-connections)을 확립하기 위해 금속피복 홀들이 제공된다 - 을 접착(bonding)시킴으로써, 고 밀도 인쇄 회로 모듈들, 예를 들어, SBU(Sequential Built-Up), 또는 HDI(High Density Interconnected), 또는 MCML(Multichip Module Laminated) 타입의 모듈들을 제조하는 것은 공지되었다.
이러한 모듈의 제조에는 어려움이 있다.
폴리이미드 필름에 홀들을 화학적으로 천공하는 것은 공지되었다(예를 들어, 유럽 특허 공개 제 0 832 918 호 참조). 그러나, 현재 공지된 공정은 이 폴리이미드 필름의 등방성 에칭에 의해 이루어짐으로써, 상기 홀들의 형상 및 직경에 대한 완전 제어가 매우 어렵고, 특히 고 밀도의 회로들 및 관통 접속들에 필요로 되는 극소형 직경의 홀(즉, 마이크로 홀)들을 화학적으로 천공하기 어렵다.
현재의 전자 기술은 소형화 정도를 더욱 증대시켜야 함을 요하며 그에 따라 언제나 회로 밀도의 증대를 요구한다. 이를 달성하기 위해, 상호접속 마이크로홀들을 서로 밀접하게 배치할 수 있어야 하고 이들의 횡단 치수들을 정밀하게 제어할 수 있어야 함이 필수적이다.
현재에 이용가능한 화학적 에칭 기술들은 실제 요건을 만족시키지 못하고 있으며, 마이크로홀들의 에칭은 물리적(플라즈마, 레이저, 또는 포토-이미지)기술을 사용하여 일반적으로 수행되고 있다. 그러나, 이 기술은 희망하는 정밀도를 제공하기는 하나, 매우 높은 비용의 초기 설비 투자와 더불어 첨단의 값비싼 장비의 사용을 요구한다.
레이저 기술의 한 결점은 마이크로홀들을 잇따라 개별적으로 천공해야 한다는 사실이다. 이는 제작 시간을 상당히 증가시킨다.
추가의 층이 고상 접착제 시트들을 사용하여 기판에 접착되는데, 상기 시트는 원하는 형상으로 자른 후에 상기 폴리이미드 필름의 금속 피복되지않은 면에 접착되며, 그 후, 모든 어셈블리는 이 접착제를 경화시키기에 적합한 온도, 압력 및 시간 조건들 하에서 처리하기에 앞서 상기 기판상에 배치된다. 그러나, 상업적으로 입수가능하고 이 목적에 사용되는 상기 접착제 시트들은 상당한 두께(예를 들어, 일반적으로 적어도 대략 0.05 mm)를 갖는다.
이들 상태들 하에서, 폴리이미드 필름을 통해 에칭된 마이크로홀들의 저부에 나타난 접착제의 필름은 적당한 용제(solvent)에 의해 제거될 수 있다. 그러나, 사용되는 접착제들을 위한 상기 공지된 용제는 등방성 작용을 하며, 따라서 상기 용제가 접착제 필름의 상당 두께를 천공하기 위한 에칭 기간이 길면 길수록, 상기 접착제의 제거는 절단면에서 보다 크고 보다 길게 일어난다. 이 공정으로, 접착층내에 에칭된 홀이 상기 폴리이미드 필름을 통해 천공된 홀과 정확히 동일한 형상 및 동일한 횡단 치수들을 갖게하는 것은 불가능하다.
본 발명은 공지된 기술의 전술한 결점들을 제거하고 개선된 공정을 제안하고자 하는 것으로서, 이 공정은 고 밀도 인쇄 회로 다층 모듈들이 물리적(레이저, 플라즈마, 또는 포토-이미지) 기술을 사용하여 제작된 것과 동일한 품질 및 특징들을 갖게 제작되면서도, 장비 투자가 훨씬 낮고 그에 따라 모듈들의 단위 제조 비용이 크게 절감됨과 아울러 연속 제조 라인상에서 제조를 가능하게 한다.
이들 목적들을 위해, 고 밀도 인쇄 회로 다층 모듈을 제작하기 위한 방법이 제안되는바, 본 발명에 따르면 상기 방법은:
종래의 인쇄 회로 제작 기술들을 사용하여, 양면에 인쇄 회로(3)를 가짐과 아울러 금속 피복된 관통홀을 갖는 기판을 준비하는 단계와;
상기 기판의 일측의 면에, 2-단계(two-stage) 경화성 액체 에폭시 접착제에 의해, 일면에 금속 피막이 피복된 폴리이미드수지 필름으로부터 형성된 추가층을, 상기 폴리이미드 수지 필름의 금속 피복되지 않은 면을 통해 밀접하게 접착시키는 단계와;
상기 추가층의 상기 금속 피막을 선택적으로 에칭하고, 아래 쪽에 있는 상기 기판의 금속 피복 영역들에 접하는 마이크로 홀을 위한 소정의 위치에 있는 상기 금속을 제거하는 단계와;
상기 폴리이미드 수지 필름의 두께 및 상기 마이크로 홀의 횡단 방향의 치수에 비례하는 양으로 수산화 칼륨이 첨가된 에틸렌 디아민 수용액을 담고 있는 적어도 25℃의 온도의 정적조(static bath)에 상기 필름을 침탕하고, 그 다음에 세정제로 세정함으로써, 상기 필름에 관통 마이크로 홀을 화학적으로 이방성 천공하는 단계와;
상기 마이크로 홀의 저부에 용제를 스프레이함으로써, 상기 필름을 관통하는 상기 마이크로 홀의 저부에 나타나는 상기 접착 층을 제거하여, 상기 마이크로 홀이 아래 쪽에 있는 상기 기판의 금속 피복 영역에 나타나도록 하는 단계와;
상기 마이크로 홀을 금속 피복하고, 이렇게 금속 피복된 마이크로 홀을 상기 아래 쪽에 있는 상기 기판의 금속 피복 영역들 및 상기 추가층의 외면 금속 피막과 도전성 접촉시키는 단계와; 그리고
상기 금속 피막을 선택적으로 에칭하여, 상기 금속 피복된 마이크로 홀과 도전성 접촉하는 인쇄 회로를 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 마이크로홀들은 수산화 칼륨 KOH를 첨가한, 1리터 당 3분의 1의 물 및 3분의 2의 에틸렌 디아민의 수용액을 이용하여, 상기 폴리이미드 수지 필름(6)을 관통하도록 에칭된다. 이 경우에, 약 50μm의 두께를 가지는 폴리이미드수지 필름에 약 50μm의 직경을 가지는 상기 마이크로 홀(12)을 천공하기 위해, 수용액 1리터에 대해서 수산화 칼륨이 약 64g 이 제공된다.
유리하게, 본 발명의 방법은 접착에 의해 상기 추가층(5)을 고착시키는 단계를 더 포함한다. 상기 고착 단계는:
2-단계 액체 에폭시 접착제를 사용하여 상기 폴리이미드수지 필름의 금속피복되지 않은 면을 피복하여 균일한 두께의 층을 이루게 하고, 상기 경화된 접착제의 균일한 층이 상기 필름이 접착되는 수용면(receiving face)에 존재하는 인쇄 회로의 두께와 동일한 두께를 가지도록, 상기 접착제를 경화하는 단계와; 그리고
상기 추가층의 균일한 접착을 보장하기에 적당한 온도, 압력 및 시간 조건하에서, 상기 추가층을 상기 수용면에 진공 압착하는 것을 포함한다.
하나의 실용적인 실시 방법에서, 상기 추가층은 폴리이미드 수지 필름으로 이루어지고, 이 수지 필름의 한면에는 적어도 5 ㎛의 두께를 가진 구리 필름이 피복되어, 수성 에칭 용액과 접촉하고 있는 하측의 폴리이미드의 팽창 효과에 기인한 상기 마이크로홀들의 가장자리를 따른 박리(debonding)를 방지하기에 충분한 강도를 갖는다.
고 밀도 인쇄 회로 모듈들을 형성하기 위해, 금속피복된 외면을 가진 2개의 추가 층들을 초기에 준비된 기판의 2개의 면 각각에 밀접하게 고착시키거나, 또는 다수의 필름들을 한 필름이 다른 필름의 상부에 놓이도록 적층시켜 이들을 연속으로 처리한다.
본 발명의 실시예들에 따르면, 상기 필름 또는 연속하는 필름들은 마이크로홀들이 요구되는 소정의 작은 치수들(통상 약 50 ㎛)과 정밀한 형상이 되게하는 조건들 하에서 상기 마이크로홀들을 천공하는 단계를 포함하는 종래의 화학적 에칭 기술에 의해 처리된다. 그러나, 이러한 화학적 기술의 사용은 장비의 측면에서 동일한 목적들을 위해 사용되고 있는 개량 기술(플라즈마, 레이저, 포토-이미지)에 근거한 장비에서 필요로 되는 것 보다 상당히 저렴한 초기 비용을 요구한다. 게다가, 화학적 기술의 사용은 종래의 물리적 기술들의 사용시 요구되는 바와같은 단계별 제작 대신에, 생산 라인상에의 연속 제작을 가능케한다.
다시 말해서, 본 발명의 공정은 저가이면서도 보다 신속하고 보다 균일한 고 밀도 인쇄 회로 모듈들을 제조하는데 사용될 수 있으며, 물론 동일 특성을 갖는 모듈들을 얻을 수 있다.
주목할 사항으로, 본 발명의 견지에서, "이방성으로 천공된 홀들 또는 마이크로홀들" 이란 표현은 상기 홀들의 횡단 치수들이 상기 홀들의 전체 깊이에 걸쳐서 완벽하게 잘 제어됨을 의미함을 이해해야 한다. 다시 말해서, 이 목적은 형상면에서 엄격히 원통형이 아니라 제어된 원추 형상(예를 들어 저부에서의 직경이 구멍의 직경의 대략 1/2임)을 가진 홀들을 형성하여, 이 후, 상기 홀들의 금속피복가, 균일한 금속층이 상기 홀들의 벽에 완벽하게 부착되게 하면서 정확히 수행될 수 있게 하는 것이다.
본 발명은 본 발명의 공정을 구현하는 특정의 양호한 방법들에 관한 상세한 설명을 정독하므로써 명확히 이해될 것이다. 상기 설명은 첨부 도면을 참조하여 행해질 것이다.
도 1a 내지 도 1h는 본 발명의 공정의 양호한 구현에서의 다수의 연속하는 단계들을 개략적으로 도시한다.
도 2 및 도 3은 본 발명에 따른 공정을 구현하므로써 획득될 수 있는 모듈의 유리한 실시예들을 도시한다.
(단일의 추가 층을 가진)단순한 다층 모듈을 형성하는 본 발명의 공정에서의 일련의 주요 단계들을 개략적으로 도시하는 도 1a 내지 도 1h를 참조하여 우선적으로 설명하기로 한다.
본 발명의 개선된 공정의 구현은 (예를 들어, 에폭시 수지로 만들어진)경질(rigid) 플레이트(2) 또는 그의 양 면상에 (예를 들어, 구리로 만들어진)인쇄 회로들(3)을 지닌 (예를 들어, 폴리이미드 수지로 만들어진) 반-경질(semi-rigid) 플레이트(2)로 구성되는 도 1a에 도시된 기판(1)으로부터 시작한다. 2개의 면상의 인쇄된 도체들 간의 도전 접속들은 드릴을 사용하여 상기 플레이트를 기계적으로 천공하고 이어서 천공된 홀들을 금속 피복하므로써 전통적으로 획득된 금속피복된 홀들(4)에 의해 획득된다. 상기 홀들의 금속 피복과 상기 2개의 면의 인쇄 회로들의 제작은 이 분야의 종래의 기술들(특히, 인쇄 회로들의 화학적 에칭)을 사용하므로써 수행된다.
인쇄된 도체들의 수를 증대시키기 위해, 일반적으로 구리로 만들어진 금속 피막이 외면상에 피복된 폴리이미드 수지 필름으로 형성된 코어를 가진 추가의 층이 미리 준비된 기판(pre-prepared substrate)의 한 면에 밀접하게 접착된다.
보다 상세하게, 이하 절차가 수행될 수 있다.
도 1b에 도시된 바와같이, "Kapton" 및 "Apical"이라는 이름으로 상업적으로 입수가능한 것과 같은 폴리이미드 수지 필름(6)으로 형성된 코어를 포함하는 유연성(flexible)의 추가 층(5)이 사용되는데; 상기 필름(6)의 한 면은 매우 얇은 두께를 가지나, 기계적으로 강하고 박리됨이 없이 후속의 처리들에 견딜 수 있도록 5 ㎛ 정도 두께인 특히 구리로 만들어진 금속 피막(7)으로 피복된다. 접착제를 갖지 않은 한 면상에 금속 피복된 이러한 층은 현재에 상업적으로 입수할 수 있다(예를 들어, Shelldall 사로 부터의 금속 피복된 폴리이미드 G2300).
상기 필름(6)의 금속피복되지 않은 면상에는, 상품명 FR4, G10, G11 으로 상업적으로 입수가능한 것과 같은 2-스테이지 1-부품 액체 에폭시 접착제로된 균일한 두께의 층이 놓인다.
다음으로, 상기 접착제가 경화되며, 이 경화된 접착제 층(8)의 두께는 적어도 상기 기판(1)상의 인쇄된 도체들의 두께(예를 들어 15 내지 30 ㎛)와 대략 동일하게 됨으로써, 상기 기판(1)과 폴리이미드 필름(6) 간에 아무런 공간이 남아있지 않게 된다.
다음으로, 기판(1)의 한면에 추가 층(5)을 진공 압착하므로써, 상기 추가층(5)이 접착된 면을 통해 기판(1)의 한 면에 도포된다. 이 목적을 위해, 사용하는 접착제(이 경우엔, 예를 들어 접착제 FR4)의 유형에 적합한 권고된 온도, 압력 및 시간 조건들에 부합하는 인쇄 회로 기판들을 제조하기 위한 표준 장비가 사용된다. 따라서, 도 1c에 도시된 바와 같은 2층 어셈블리가 획득된다.
다음으로, 작은 직경의 관통-홀(이하 "마이크로홀"이라 칭함)이 아래에 있는 상기 기판의 소정의 금속피복된 영역들에 접하는 추가 층(5)에 화학적 방법에 의해 이방성으로 천공된다. 이를 행하기 위한, 절차는 다음과 같이 이행된다.
도 1d에 도시된 바와 같이, 상기 금속 피복된 필름(5)상의 금속 피막(7)은 포토리쏘그리픽 공정을 사용하여 처리되어, 상기 금속 피막(7)에 또다른 마이크로홀의 위치를 이미징하며, 그 위치들 (도면부호 9의 위치에서) 금속을 제거한다.
다음으로, 상기 금속 피막(7)의 개구 위치들(9)을 통해 적어도 25℃의 온도에서 수산화 칼륨이 첨가된 수성 에틸렌디아민 용액의 정적조를 사용하여 폴리이미드 필름(6)에 대해 이방성 에칭이 수행된다. 1/3의 물과 2/3의 에틸렌디아민을 함유하는 용액을 사용하므로써 가장 양호한 결과들이 획득되는데, 상기 용액에는 리터당 적어도 60g의 수산화 칼륨이 첨가되어, 약 50 ㎛의 두께를 가진 폴리이미드 수지 필름 내에 대략 50 ㎛의 직경을 가진 홀들이 천공된다. 온도가 높을 수록(그러나 앞서 언급한 혼합물의 경우엔 여전히 대략 110℃인 비등점 이하) 그리고/또는 수산화 칼륨 함유량이 높을 수록, 폴리이미드 필름을 관통하여 절단된 마이크로홀들의 벽이 상기 필름(6)의 면에 대해 수직 방향으로 더욱 가까워짐을 이해해야 한다.
그러나, 전술한 바와같이, 상기 마이크로 홀들의 형상이 원통형인 것은 바람직하지 않은 바, 양호한 접착 및 양호한 균일성을 가지면서 정확하게 수행되도록 하기위해서는 이들 벽들의 후속의 금속 피복이 상기 마이크로홀들이 제어된 원추 형상(예를 들어, 저부 직경/개구 직경의 비가 1/2)인 것이 바람직하다. 정확히 제어된 횡단 치수들 및 형상을 가진 마이크로홀들의 형성은 본 발명의 문맥에서 "이방성" 형성에 의해 이루어지는 것임을 의미한다.
이 단계 동안, 상기 에칭 용액과 접촉하는 폴리이미드 수지는 액체로 인해 점진적으로 팽창되어, 국부적으로 부피가 커지며, 상기 팽창의 작용은 표면 금속 피막이 국부적인 디라미네이션(delamination)의 위험을 수반하므로 기계적 강도를 통하여 이러한 박리를 방지하기 위해서는 적어도 5 ㎛의 두께의 피막을 사용하는 것이 바람직하다.
다음으로, 적당한 세정제에 의한 세정 동작이 수행되어 에칭조의 흔적을 제거하고 에칭을 끝낸다. 이를 위해, 10 g/l의 물로 희석된, Lea-Ronal 사에 의해 매매되는 제품번호 NGL 17-40의 세정제가 예로서 사용될 수도 있다.
이렇게 하여, 도 1e에 도시된 바와같이, 상기 폴리이미드 층(6)을 통하여 절단되고 저부에서 기판(1)의 전술한 소정의 금속피복 영역들에 면하는 구멍들(10)이 획득된다.
그러나, 도 1e에서 알수 있듯이, 접착제는 상기 소정의 금속피복된 영역들을 덮을수도 있는데, 일반적으로 전기적으로 비-도전성인 상기 접착제는 제거되야만 한다. 이를 위해, 상기 마이크로홀들내에 사용된 접착제에 용제를 스프레이할 필요가 있으며, 상기 스프레이에 의해 상기 마이크로홀들의 작은 횡단 치수에도 불구하고, 대부분의 용제가 상기 마이크로홀들의 저부를 정확히 침투하게 된다.
삭제
접착제 FR4와 같은 그러한 단일 성분의 에폭시 접착제를 사용하는 경우에, 적어도 90%, 바람직하게는 96%의 농도를 가진 황산을 스프레이하는 것이 유리할 수도 있는 바, 이 황산은 구리와 폴리이미드를 용해시킴이 없이 상기 구멍(10)을 에칭한 방향의 확장부에 있는 접착제 층을 용해시킨다.
따라서, 도 1f에 도시된 바와같이, 표면 금속 피막(7)에 형성된 공동(9)과, 폴리이미드 필름(6)에 화학적으로 형성된 구멍(10)과, 그리고 아래에 있는 기판(1)의 금속 도체와 접촉하는 접착제 층에 형성된 공동(11) - 이들 모두는 상기 확장부에서 서로에 대해 위치된다 - 에 의해 이루어지는 어셈블리가 작은 직경의 홀, 즉 아미크로 홀(12)을 정의한다.
인쇄 회로분야에서의 통상적인 공정을 이용하여 마이크로홀들(12)과 필름(5)의 외면상의 인쇄 도체들을 금속피복함으로써 모듈이 완성된다. 따라서, 한편으로는 아래에 있는 기판(1)의 인쇄 도체에 의해 형성된 상기 마이크로홀들의 저부와, 다른 한편으로는 상기 필름의 표면 피막(7)과 도전성 접촉하도록 상기 마이크로홀들(12)에 금속 층(13)을 형성시키기 위해서 상기 마이크로홀(12)들은 적절한 금속(예컨대, 구리)를 진공 증착함으로써 금속피복된다. 실제로는, 도 1g에 나타낸 바와같이 금속은 표면 전체를 덮는 금속 층(13)의 형태로 증착된다.
다음으로, (서로 접촉하고 있는 층들(7, 13)에 의해 형성된) 표면 금속층이 잇따라 선택적으로 에칭되어, 상기 필름(6)의 외면상에 인쇄 트랙들(14)을 구성하며, 상기 금속피복된 홀들(15)은 도 1h에서 알 수 있듯이, 상기 트랙들과 접촉되고 있다.
바람직하게는, 도 2에 도시된 바와 같이, 상기 기판(1)의 2개의 면에 동시에 2개의 추가층(5)을 접착하고, 그 다음 이들 2개의 층을 동시에 처리함으로써 4개의 인쇄 회로 어셈블리로 구성되는 다층 모듈을 최종적으로 얻을 수 있는 바, 금속피복된 마이크로홀들(15)이 상기 모듈의 외면의 한쪽 또는 양쪽에 나타나게 할 수 도 있다.
하측 층의 처리가 점진적으로 완료될 시에, 다른 층의 상부에 한 층이 놓이게, 다수의 추가 층들(5)을 중첩하는 것이 또한 가능할 수 있다. 도 3은 하나의 하측 추가 층(5)과 그리고 서로 중첩된 2개의 상측 추가층(5)의 추가와 함께 중앙 기판(1)의 주위에 구성된 모듈을 도시한다.
본 발명의 공정 덕택에, 폴리이미드상에 화학적으로 수행되는 이방성 에칭 기술을 사용하므로써 작은 직경(예를 들어 대략 50 ㎛)의 금속피복된 마이크로홀들을 생성하여 고 밀도의 인쇄 회로 다층 모듈들을 제조할 수가 있다. 장비와 관련한 초기 투자가 물리적(레이저, 플라즈마, 포토-이미지) 기술들을 필요로 하는 것 보다 훨씬 더 적기 때문에, 상기 모듈의 제조 비용은 상당히 감소된다. 상기 공정은 인쇄-회로 판들을 제조하기 위한 종래의 유닛들에 적합함을 입증하며: 따라서, 종래의 인쇄 회로 판들의 제조는 어느 정도 지금까지는 레이저, 플라즈마 또는 포토-이미지 에칭 장비를 구입할 수 있는 회사들만의 특권으로 남아있던 고-밀도 인쇄 회로 모듈들을 생성할 수 있다.
본 발명의 공정이 전체 공정이고 제조 시간이 모듈에 나타난 금속피복된 마이크로홀들의 수에 좌우되지 않음에 또한 주의해야 된다.
마지막으로, 본 발명의 공정을 구현하므로써, 대략 1 미크론에서 대략 1 센티미터까지의 소정의 사이즈와 소정의 단면 형상들(원형, 다각형, 십자형 등)의 금속피복된 마이크로홀들을 생성하는 것도 가능하다.

Claims (8)

  1. 고밀도 인쇄 회로 다층 모듈을 제조하는 방법으로서,
    양면에 인쇄 회로(3)를 가짐과 아울러 금속 피복된 관통홀(4)을 갖는 기판(1)을 준비하는 단계와;
    상기 기판의 일측의 면에, 2-단계(two-stage) 경화성 액체 에폭시 접착제에 의해, 일면에 금속 피막(7)이 피복된 폴리이미드수지 필름(6)으로부터 형성된 추가층(5)을, 상기 폴리이미드 수지 필름(6)의 금속 피복되지 않은 면을 통해 밀접하게 접착시키는 단계와;
    상기 추가층(5)의 상기 금속 피막(7)을 선택적으로 에칭하고, 아래 쪽에 있는 상기 기판(1)의 금속 피복 영역들에 접하는 마이크로 홀(12)을 위한 소정의 위치에 있는 상기 금속을 제거하는 단계와;
    상기 폴리이미드 수지 필름(6)의 두께 및 상기 마이크로 홀(12)의 횡단 방향의 치수에 비례하는 양으로 수산화 칼륨이 첨가된 에틸렌 디아민 수용액을 담고 있는 적어도 25℃의 온도의 정적조(static bath)에 상기 필름을 침탕하고, 그 다음에 세정제로 세정함으로써, 상기 필름(6)에 관통 마이크로홀을 화학적으로 이방성 천공하는 단계와;
    상기 마이크로 홀의 저부에 용제를 스프레이함으로써, 상기 필름(6)을 관통하는 상기 마이크로 홀의 저부에 나타나는 상기 접착제를 제거하여, 상기 마이크로 홀이 아래 쪽에 있는 상기 기판의 금속 피복 영역에 나타나도록 하는 단계와;
    상기 마이크로 홀(12)을 금속 피복하고, 이렇게 금속 피복된 마이크로 홀(12)을 상기 아래 쪽에 있는 상기 기판(1)의 금속 피복 영역들 및 상기 추가층(5)의 외면 금속 피막과 도전성 접촉시키는 단계와; 그리고
    상기 금속 피막(7)을 선택적으로 에칭하여, 상기 금속 피복된 마이크로 홀(12)과 도전성 접촉하는 인쇄 회로(14)를 형성하는 단계를 포함하는 것을 특징으로 하는 고밀도 인쇄 회로 다층 모듈 제조 방법.
  2. 제 1항에 있어서,
    수산화 칼륨 KOH를 첨가한, 1리터 당 3분의 1의 물 및 3분의 2의 에틸렌 디아민의 수용액을 이용하여, 상기 폴리이미드 수지 필름(6)에 상기 마이크로 홀(12)을 에칭하는 단계를 포함하는 것을 특징으로 하는 고밀도 인쇄 회로 다층 모듈 제조 방법.
  3. 제 2항에 있어서,
    50μm의 두께를 가지는 폴리이미드수지 필름에 50μm의 직경을 가지는 상기 마이크로 홀(12)을 천공하기 위해, 수용액 1리터에 대해서 수산화 칼륨이 64g 존재하는 것을 특징으로 하는 고밀도 인쇄 회로 다층 모듈 제조 방법.
  4. 제 1항 내지 제 3항중 어느 한 항에 있어서,
    접착에 의해 상기 추가층(5)을 고착시키는 단계를 더 포함하며,
    상기 고착 단계는:
    2-단계 액체 에폭시 접착제를 사용하여 상기 폴리이미드수지 필름(6)의 금속 피복되지 않은 면을 피복하여 균일한 두께의 층을 이루게 하고, 상기 경화된 접착제의 균일한 층(8)이 상기 필름(6)이 접착되는 수용면(receiving face)에 존재하는 인쇄 회로(3, 14)의 두께와 동일한 두께를 가지도록, 상기 접착제를 경화하는 것과; 그리고
    상기 추가층(5)의 균일한 접착을 보장하기 위한 온도, 압력 및 시간 조건하에서, 상기 추가층(5)을 상기 수용면에 진공 압착하는 것을 포함하는 것을 특징으로 하는 고밀도 인쇄 회로 다층 모듈 제조 방법.
  5. 제 1항에 있어서,
    상기 마이크로 홀(12)의 저부의 상기 접착제를, 90∼100%의 농도의 황산을 스프레이하여 제거하는 것을 특징으로 하는 고밀도 인쇄 회로 다층 모듈 제조 방법.
  6. 제 1항에 있어서,
    상기 추가층(5)은, 적어도 5μm의 두께를 가지는 구리 필름의 금속 피막(7)으로 일면을 피복한 폴리이미드 수지 필름(6)을 포함하는 것을 특징으로 하는 고밀도 인쇄 회로 다층 모듈 제조 방법.
  7. 제 1항에 있어서,
    금속 피복된 외면을 갖는 2개의 추가층(5)을, 상기 준비된 기판(1)의 2개의 면 각각에 밀접하게 접합시키는 것을 특징으로 하는 고밀도 인쇄 회로 다층 모듈 제조 방법.
  8. 제 1항에 있어서,
    적어도 1개 이상의 부가적인 추가층(5)을, 이미 접착된 추가층(5)의 외면에 밀접하게 접착시키는 처리를 행하고, 아울러 이 접착 처리를 상기 부가적인 추가층에서도 반복하는 것을 특징으로 하는 고밀도 인쇄 회로 다층 모듈 제조 방법.
KR1020047009732A 2001-12-20 2002-12-12 고 밀도 인쇄 회로들을 가진 다층 모듈을 제조하는 방법 KR100987504B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR01/16,522 2001-12-20
FR0116522A FR2834180B1 (fr) 2001-12-20 2001-12-20 Procede de fabrication d'un module multicouches a circuits imprimes a haute densite
PCT/FR2002/004305 WO2003055288A1 (fr) 2001-12-20 2002-12-12 Procede de fabrication d'un module multicouches a circuits imprimes a haute densite

Publications (2)

Publication Number Publication Date
KR20040070259A KR20040070259A (ko) 2004-08-06
KR100987504B1 true KR100987504B1 (ko) 2010-10-13

Family

ID=8870727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047009732A KR100987504B1 (ko) 2001-12-20 2002-12-12 고 밀도 인쇄 회로들을 가진 다층 모듈을 제조하는 방법

Country Status (12)

Country Link
US (1) US7135119B2 (ko)
EP (1) EP1457101B1 (ko)
JP (1) JP4022520B2 (ko)
KR (1) KR100987504B1 (ko)
AT (1) ATE544322T1 (ko)
AU (1) AU2002364643A1 (ko)
CA (1) CA2470373C (ko)
ES (1) ES2381919T3 (ko)
FR (1) FR2834180B1 (ko)
RU (1) RU2279770C2 (ko)
TW (1) TWI233770B (ko)
WO (1) WO2003055288A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060043586A1 (en) * 2004-08-24 2006-03-02 Texas Instruments Incorporated Board level solder joint support for BGA packages under heatsink compression
KR101348748B1 (ko) 2007-08-24 2014-01-08 삼성전자주식회사 재배선 기판을 이용한 반도체 패키지 제조방법
US7727808B2 (en) * 2008-06-13 2010-06-01 General Electric Company Ultra thin die electronic package
EP2317538B1 (en) 2009-10-28 2017-03-22 CERN - European Organization For Nuclear Research Method for fabricating an amplification gap of an avalanche particle detector
WO2014011243A1 (en) * 2012-07-12 2014-01-16 Eaton Corporation Load buss assembly and method of manufacturing the same
CN105392303B (zh) * 2015-11-06 2018-05-25 天津普林电路股份有限公司 一种高密度积层板pi树脂板材槽孔沉铜工艺
RU2671543C1 (ru) * 2017-06-26 2018-11-01 Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации Способ создания двустороннего топологического рисунка в металлизации на подложках со сквозными металлизированными микроотверстиями
CN108014618A (zh) * 2017-12-12 2018-05-11 江西鑫力华数码科技有限公司 一种印刷线路板的除胶方法
KR102346533B1 (ko) * 2020-05-13 2021-12-31 에스케이플래닛 주식회사 노면 상태 탐지 장치 및 시스템, 이를 이용한 노면 상태 탐지 방법
CN114521057B (zh) * 2020-11-18 2024-07-05 深南电路股份有限公司 一种印制线路板及其制备方法
GB202019563D0 (en) 2020-12-11 2021-01-27 Univ Liverpool Appratus and method
CN113840478A (zh) * 2021-09-08 2021-12-24 景旺电子科技(珠海)有限公司 印刷线路板的制作方法及印刷线路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639290A (en) 1985-12-09 1987-01-27 Hughes Aircraft Company Methods for selectively removing adhesives from polyimide substrates
US5436062A (en) 1992-06-15 1995-07-25 Dyconex Patente Ag Process for the production of printed circuit boards with extremely dense wiring using a metal-clad laminate
US6016598A (en) 1995-02-13 2000-01-25 Akzo Nobel N.V. Method of manufacturing a multilayer printed wire board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1134632A (en) * 1965-02-13 1968-11-27 Elliott Brothers London Ltd Improvements in or relating to the production of printed circuits
JPS6054980B2 (ja) * 1980-10-08 1985-12-03 日立化成工業株式会社 ポリイミド系樹脂にスルーホール形成用のエツチング液
JPH0529768A (ja) * 1991-07-19 1993-02-05 Hitachi Cable Ltd 多層配線構造体
JP3186834B2 (ja) * 1992-04-28 2001-07-11 住友金属鉱山株式会社 ポリイミド樹脂溶解用エッチング液およびそれを使用したスルーホールのエッチング加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639290A (en) 1985-12-09 1987-01-27 Hughes Aircraft Company Methods for selectively removing adhesives from polyimide substrates
US5436062A (en) 1992-06-15 1995-07-25 Dyconex Patente Ag Process for the production of printed circuit boards with extremely dense wiring using a metal-clad laminate
US6016598A (en) 1995-02-13 2000-01-25 Akzo Nobel N.V. Method of manufacturing a multilayer printed wire board

Also Published As

Publication number Publication date
US7135119B2 (en) 2006-11-14
TWI233770B (en) 2005-06-01
RU2004122132A (ru) 2005-05-10
FR2834180B1 (fr) 2004-03-12
AU2002364643A1 (en) 2003-07-09
ATE544322T1 (de) 2012-02-15
US20050011856A1 (en) 2005-01-20
JP2005513804A (ja) 2005-05-12
WO2003055288A1 (fr) 2003-07-03
CA2470373C (fr) 2012-02-14
FR2834180A1 (fr) 2003-06-27
CA2470373A1 (fr) 2003-07-03
TW200303162A (en) 2003-08-16
JP4022520B2 (ja) 2007-12-19
EP1457101B1 (fr) 2012-02-01
EP1457101A1 (fr) 2004-09-15
KR20040070259A (ko) 2004-08-06
RU2279770C2 (ru) 2006-07-10
ES2381919T3 (es) 2012-06-01

Similar Documents

Publication Publication Date Title
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
KR100987504B1 (ko) 고 밀도 인쇄 회로들을 가진 다층 모듈을 제조하는 방법
US20070070613A1 (en) Method of manufacturing high density printed circuit boad
KR20030063140A (ko) 프린트 기판과 그 제조 방법
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
CN103987213A (zh) 制备形成有铜薄层的衬底的方法、制造印制电路板的方法及由此制造的印制电路板
CN101588680A (zh) 印刷线路板制造方法
KR20040075595A (ko) 양면 연성인쇄회로기판의 제조 방법
US5733468A (en) Pattern plating method for fabricating printed circuit boards
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
JP4131080B2 (ja) 多層プリント配線板の製造方法
KR20040085374A (ko) 경연성 또는 연성인쇄회로기판의 관통홀 형성 방법
JP2014216406A (ja) 多層積層配線板のコア基板の製造方法、多層積層配線板のコア基板および多層積層配線板
KR101170764B1 (ko) 다층 회로기판 제조방법
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
US7955485B2 (en) Planar laminate substrate and method for fabricating organic laminate substrate PCBS, semiconductors, semiconductor wafers and semiconductor devices having miniaturized electrical pathways
KR100294157B1 (ko) 다층인쇄회로기판의층간전기접속방법
JPS63137498A (ja) スル−ホ−ルプリント板の製法
JP2000049440A (ja) プリント配線用多層板の製造方法
JPS61140194A (ja) 多層回路板とその製造方法
CN116321810A (zh) 线路板制备方法以及线路板
JP2022091223A (ja) プリント配線板の製造方法およびプリント配線板
KR100930648B1 (ko) 인쇄회로기판의 제조방법
JPH05206653A (ja) 多層プリント配線板用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee