KR100930648B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100930648B1
KR100930648B1 KR1020080009135A KR20080009135A KR100930648B1 KR 100930648 B1 KR100930648 B1 KR 100930648B1 KR 1020080009135 A KR1020080009135 A KR 1020080009135A KR 20080009135 A KR20080009135 A KR 20080009135A KR 100930648 B1 KR100930648 B1 KR 100930648B1
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit board
printed circuit
foaming
manufacturing
Prior art date
Application number
KR1020080009135A
Other languages
English (en)
Other versions
KR20090083144A (ko
Inventor
박기원
맹덕영
연제식
서연수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080009135A priority Critical patent/KR100930648B1/ko
Publication of KR20090083144A publication Critical patent/KR20090083144A/ko
Application granted granted Critical
Publication of KR100930648B1 publication Critical patent/KR100930648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄회로기판의 제조방법이 개시된다. 절연층에 발포제를 도포하는 단계, 발포제를 발포시키는 단계 및 발포제가 발포된 절연층에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법은, 절연층 표면에 균일한 조도를 형성할 수 있어 미세회로를 구현할 수 있고, 필 접착력(peel strength)의 편차를 작게 할 수 있다.
발포제, 용해, 발포, 표면조도

Description

인쇄회로기판의 제조방법{Method for manufacturing printed circuit board}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
전자제품을 구동시키는 인쇄회로기판의 제조는 수많은 공정의 집합체이며 단위공정의 수만큼이나 매우 복잡하다. 이런 복잡한 인쇄회로기판은 다층의 빌드업 프린트 배선판으로 구성되어 있다.
다층의 빌드업층은 절연층(PPG: Prepreg)으로 연결되어 층간 절연될 수 있는데, 회로가 형성된 배선판 위에 새로운 빌드업층을 형성하기 위해서는 절연층 위에 도금층을 형성해야 한다.
종래에는 서브트랙티브(subtractive)법으로 미세회로를 형성하기 위해서 수회의 할프 에칭(Half Etching)을 통하여 동 두께를 감소시키거나, 얇은 동박을 사용하여 에칭을 하였다. 그러나, 동박의 비용이 비싸고 공정이 늘어남에 따라 결과적으로 제조 비용이 상승하게 되었다.
도 1은 종래기술에 따른 인쇄회로기판의 제조방법을 나타낸 흐름도이다. 도면을 참조하면, 종래의 빌드업 공법은 고온 프레스를 통해 동박이 있는 제품을 얻 게 된다.
먼저, 회로패턴(3)이 형성된 코어기판(1)에 동박(7)이 부착된 절연층(5)인 동박적층판을 적층한다. 다음으로, 동박(7)은 레이져 가공시 가공이 되지 않기 때문에, 레이져 가공할 부위를 노광, 에칭 공정을 통해 제거한 후 레이져로 비아 홀(Via Hole)(9)을 가공하고, 디스미어 공정에 의해 에폭시 잔사 및 이물질을 제거한다. 마지막으로 조도가 형성된 절연층(5) 위에 화학동과 전기동 공정을 통해 도금층(11)을 형성하고, 도금층(11)을 선택적으로 식각하여 회로패턴(13)을 형성한다.
종래의 방법은 동박(7)위에 화학동과 전기동을 실시하기 때문에 기본적으로 동박의 두께가 두꺼운 문제점이 있다. 이를 해결하기 위해서는 에칭 다운을 통해 동박의 두께를 줄여야 하는데, 홀부위의 신뢰성 문제로 인하여 계속적인 에칭을 통해 동 두께를 낮출 수 없다. 따라서, 미세 회로를 구현하기 어려운 문제점이 있다.
또한, 동박적층판을 사용하여 동박(7)에 도금층(11)을 형성하는데, 일반적으로 18㎛ 스탠다드(Standard)동박을 사용하여 고온프레스작업을 하면, 조면은 Ra 1~1.2㎛, Rz값이 5~6㎛값이 나온다. 따라서, 불균일한 조면으로 인해 필 접착력(Peel Strength)의 편차가 심하게 발생하며, Rz값이 크기 때문에 잔동이 발생하여 미세회로 구현시 쇼트(Short)발생의 원인이 된다.
본 발명은 미세한 회로를 구현하기 위해 절연층에 동박을 사용하지 않고도 균일한 밀착력과 조도를 구현할 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연층에 발포제를 도포하는 단계, 발포제를 발포시키는 단계 및 발포제가 발포된 절연층에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.
발포제 도포단계이전에, 회로패턴이 형성된 코어기판에 절연층을 적층하는 단계를 더 포함할 수 있다.
발포제 발포단계 이전에, 절연층을 연화하여 절연층에 발포제를 용해시키는 단계 및 절연층을 경화시키는 단계를 더 포함할 수 있다.
발포제 용해단계는, 용해온도로 열을 가하여 수행되고, 발포제 발포단계는, 발포온도로 열을 가하여 수행하되, 발포온도는 용해온도 보다 높을 수 있다.
절연층 경화단계는, 경화온도로 열을 가하여 수행하고, 발포제 발포단계는, 발포온도로 열을 가하여 수행하되, 발포온도는 경화온도 보다 높을 수 있다.
발포제는 아조계 화합물, 술포닐히드라지드계 화합물 및 무기화합물로 이루어질 수 있다.
이때, 아조계 화합물은, 아조디카르본아미드(azodicarbonnamide) 또는 아조비스이소부티로니트릴(azobisiso-butyronitrile) 중 어느 하나일 수 있으며, 술포닐히드라지드계 화합물은, p.p-옥시비스벤젠술포닐히드라지 드(oxybisbenzensulfonylhydrazide)일 수 있고, 무기화합물은 중탄소 나트륨일 수 있다.
발포제 발포단계 이후에, 절연층 표면의 스미어를 제거하는 단계를 더 포함할 수 있고, 회로패턴 형성단계는, 코어기판의 회로패턴의 일부가 노출되도록 절연층에 비아홀을 가공하는 단계, 절연층에 시드층을 형성하는 단계, 시드층을 도금하여 도금층을 형성하는 단계 및 도금층을 선택적으로 식각하여 회로패턴을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 절연층과, 절연층 일면에 도포된 발포제 및 발포제에 선택적으로 형성된 회로패턴을 포함하되, 발포제가 발포되는 것을 특징으로 하는 인쇄회로기판이 제공된다.
여기서, 절연층 타면에 적층되며, 선택적으로 회로패턴이 형성되는 코어기판 및 절연층을 관통하여 절연층 일면의 회로패턴과 코어기판의 회로패턴을 전기적으로 연결시키는 비아을 더 포함할 수 있다.
발포제는 아조계 화합물, 술포닐히드라지드계 화합물 및 무기화합물로 이루어질 수 있으며, 아조계 화합물은, 아조디카르본아미드(azodicarbonnamide) 또는 아조비스이소부티로니트릴(azobisiso-butyronitrile) 중 어느 하나일 수 있고, 술포닐히드라지드계 화합물은, p.p-옥시비스벤젠술포닐히드라지드(oxybisbenzensulfonylhydrazide)일 수 있으며, 무기화합물은 중탄소 나트륨일 수 있다.
본 발명에 따른 인쇄회로기판의 제조방법은, 절연층에 동박을 사용하지 않고도 절연층에 균일한 밀착력과 조도를 형성할 수 있어 미세회로를 구현할 수 있고, 동박을 사용하지 않아 레이저 가공을 위한 노광 에칭 공정을 삭제할 수 있어 공정 리드타임을 줄일 수 있고 생산성을 향상시킬 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 일 측면에 따른 인쇄회로기판의 제조방법을 나타내는 순서도이고, 도 4 내지 도 9는 인쇄회로기판의 제조방법을 나타내는 흐름도이다.
도 4 내지 도 9를 참조하면, 코어기판(100), 회로패턴(102,114), 절연층(104), 발포제(106), 비아홀(108), 시드층(110), 도금층(112)이 도시된다.
본 실시예의 인쇄회로기판의 제조방법은, 절연층에 발포제를 도포하고, 발포제를 발포시킨 후, 발포제가 발포된 절연층에 회로패턴을 형성함으로써, 절연층 표면에 균일한 조도를 형성하여 미세회로를 구현할 수 있고 필 접착력의 편차를 작게 할 수 있다.
본 실시예를 실시하기 위해 먼저, 도 4에 도시된 바와 같이, 회로패턴(102)이 형성된 코어기판(100)에 절연층(104)을 적층하고(S10), 절연층(104)에 발포제(106)를 도포한다(S20).
다음으로, 도 5에 도시된 바와 같이, 절연층(104)에 도포된 발포제(106)를 발포시킨다(S30). 발포제(106)가 발포되면 균일한 지름의 기포가 절연층(104) 표면에 형성되어, 절연층(104) 표면 조도를 균일하게 구현할 수 있다. 따라서, 절연 층(104) 표면에 형성되는 도금층(112)의 두께 편차를 줄일 수 있고, 이에 따라 회로 편차가 작은 에칭공정을 확보할 수 있다. 또한, 종래에 사용했던 동박을 사용하지 않고 발포제(106)를 이용하여 절연층(104)의 표면 조도를 형성하기 때문에 잔동이 발생하지 않고, 불균일한 조면으로 인한 필 접착력의 편차를 줄일 수 있다.
한편, 발포제(106)는 아조계 화합물, 술포닐히드라지드계 화합물 및 무기화합물로 이루어 질 수 있는데, 보다 구체적으로, 아조계 화합물은, 아조디카르본아미드(azodicarbonnamide) 또는 아조비스이소부티로니트릴(azobisiso-butyronitrile) 중 어느 하나일 수 있고, 술포닐히드라지드계 화합물은, p.p-옥시비스벤젠술포닐히드라지드(oxybisbenzensulfonylhydrazide)일 수 있으며, 무기화합물은 중탄소 나트륨일 수 있다.
다음으로, 절연층(104) 표면의 스미어를 제거한다(S40). 스미어는 발포제(106)나, 비아홀 가공 후 절연층(104)의 잔사일 수 있다.
그 다음으로, 발포제(106)가 발포된 절연층(104)에 회로패턴(114)을 형성한다(S50). 회로패턴(114)의 형성방법은 먼저, 도 6에 도시된 바와 같이, 코어기판(100)의 회로패턴(102)의 일부가 노출되도록 절연층(104)에 레이저를 이용하여 비아홀(108)을 가공하고(S52), 도 7에 도시된 바와 같이, 절연층(104)에 시드층(110)을 형성한 후, 도 8에 도시된 바와 같이, 시드층(110)을 도금하여 도금층(112)을 형성한다(S54). 마지막으로 도 9에 도시된 바와 같이, 도금층(112)을 선택적으로 식각하여 회로패턴(114)을 형성한다(S56).
동박을 사용하지 않고, 절연층(104)에 발포제(106)를 이용하여 표면 조도를 형성하기 때문에, 미세회로패턴을 구현할 수 있고, 동박의 에칭공정이 생략되어 공정의 리드타임을 줄일 수 있다.
도 3은 본 발명의 다른 측면에 따른 인쇄회로기판의 제조방법을 나타내는 순서도이고, 도 10은 절연층(104)에 발포제(106)를 용해시켜 발포시킨 인쇄회로기판의 단면도이다. 본 실시예는 상술한 실시예에 절연층(104)을 연화하여 절연층(104)에 발포제(106)를 용해시키는 단계, 절연층(104)을 경화시키는 단계를 추가하여 설명한다. 따라서, 추가된 단계에 따른 차이점만 서술하고, 나머지 공정의 설명은 상술한 바와 같다.
먼저, 회로패턴(102)이 형성된 코어기판(100)에 절연층(104)을 적층하고(S10), 절연층(104)에 발포제(106)를 도포한다(S20).
다음으로, 도 10은 절연층(104)에 발포제(106)를 용해시켜 발포시킨 인쇄회로기판의 단면도이다. 도 10에 도시된 바와 같이, 절연층(104)을 연화하여 절연층(104)에 발포제(106)를 용해시킨다(S30). 절연층(104)에 발포제(106)를 용해시키는 방법은 열을 가하거나, 화학적으로 용해시키는 방법이 있으나, 본 실시예에서는 열을 가하여 발포제(106)를 절연층(104)에 용해시키는 것으로 설명한다.
여기서, 본 실시예의 발포제(106)는 열 분해형 발포제로서, 발포제(106) 용해는 용해온도로 열을 가하여 수행될 수 있다. 또한, 열 분해형 발포제(106)는 발포제(106)가 발포되는 발포 온도 이하의 온도 영역에서 연화된 절연층(104)에 용해된 뒤, 발포제(106)가 발포되는 발포 온도 이상의 온도 영역에서 가열되어 발포될 수 있다. 즉, 발포제(106)를 발포하는 것은 발포온도로 열을 가하여 수행하되, 발포온도는 절연층(104)에 발포제(106)가 용해되는 용해온도 보다 높다.
또한, 발포제(106) 선정조건에는 인쇄회로기판에 적용되는 절연층(104)을 형성하는 절연제의 점성과 경화 온도를 분석하여, 두 가지 조건에 만족하는 적합한 발포제(106)를 선정할 수 있다.
먼저, 절연층(104)의 점성에 관련하여, 110℃ 내지 130℃ 사이에서 절연제가 최고로 연화되어 점성이 가장 좋다. 절연제의 최적 점성 포인트를 파악하는 이유는, 점성이 가장 좋은 조건에서 절연제가 최고로 연화되어 발포제(106)를 용이하게 용해할 수 있기 때문이다. 또한, 이때 절연층(104)의 보이드(void)발생이 최소화될 수 있다.
절연제의 경화 온도를 분석하는 이유는 발포제(106)가 절연층(104)이 경화되는 중간에 발포되지 않고 경화시간이 완전히 끝난 뒤 발포되기 위함이다.
다음으로, 절연층(104)의 경화 온도를 분석하여 절연층(104)을 경화시키고(S40), 발포제(106)를 발포시킨다(S50). 이때, 절연층(104)의 경화는 자연경화 또는 열경화 될 수 있으나, 본 실시예에서는 경화온도로 열을 가하여 수행하는 열경화를 실시한다.
다음으로, 발포제(106) 발포단계도 열, 자외선 및 화학적인 방법으로 발포시킬 수 있으나, 본 실시예에서는 열을 이용하여 발포제(106)를 발포시킨다. 즉, 발포단계는 발포온도로 열을 가하여 수행하되, 발포온도는 경화온도 보다 높다. 이것은 발포제(106)가 절연층(104)이 경화되는 중간에 발포되지 않고 경화시간이 완전 히 끝난 뒤 발포되기 위함이다.
다음으로, 절연층(104) 표면의 스미어를 제거한다(S60). 스미어는 발포제(106)나, 비아홀 가공 후 절연층(104)의 잔사일 수 있다.
그 다음으로, 발포제(106)가 발포된 절연층(104)에 회로패턴(114)을 형성한다(S70). 회로패턴(114)의 형성방법은 먼저, 코어기판(100)의 회로패턴(102)의 일부가 노출되도록 절연층(104)에 레이저를 이용하여 비아홀(108)을 가공하고(S72), 절연층(104)에 시드층(110)을 형성하고 시드층(110)을 도금하여 도금층(112)을 형성한다(S74). 마지막으로 도금층(112)을 선택적으로 식각하여 회로패턴(114)을 형성한다(S76).
본 실시예는 발포제(106)를 이용하여 절연층(104) 표면의 조도를 균일하게 형성할 수 있다. 따라서, Ra값이 1㎛ 이하의 균일한 크기와 홈을 가진 조면에 도금층을 형성하기 때문에 미세한 회로패턴을 구현할 수 있다.
또한, 본 발명의 인쇄회로기판 제조방법은, 동박적층판을 사용하지 않기 때문에 레이저 가공을 위한 전 단계인 노광, 에칭공정을 삭제할 수 있다. 따라서, 공정의 수가 적어짐에 따라 공정 리드타임이 단축되어 생산성을 향상시킬 수 있다.
또한, 동박을 사용하지 않기 때문에 원자재의 비용을 감소시킬 수 있으며, 잔동이 발생되지 않고, 절연층(104)의 표면 조도가 균일하게 형성되어 필 접착력의 편차가 작아질 수 있다. 또한 화학동과 전기동의 도금층 두께가 균일해짐에 따라 에칭 공정도 향상되어 미세회로 구현이 용이할 수 있다.
도 11은 본 발명에 따른 인쇄회로기판의 단면도이다. 도 11을 참조하면, 코어기판(100), 회로패턴(102,114), 절연층(104), 발포제(106), 시드층(110)이 도시된다.
발포제(106)는 절연층(104) 일면에 도포되며, 회로패턴(114)은 발포제(106)에 선택적으로 형성되는데, 발포제(106)가 발포된다.
즉, 발포제(106)가 발포되면 균일한 지름의 기포가 절연층(104) 표면에 형성되어, 절연층(104) 표면 조도를 균일하게 구현할 수 있다. 따라서, 절연층(104) 표면에 형성되는 도금층(112)의 두께 편차를 줄일 수 있고, 이에 따라 회로 편차가 작은 에칭공정을 확보할 수 있다. 또한, 종래에 사용했던 동을 사용하지 않고 발포제(106)를 이용하여 절연층(104)의 표면 조도를 형성하기 때문에 잔동이 발생하지 않고, 불균일한 조면으로 인한 필 접착력의 편차를 줄일 수 있다.
또한, 비아홀은 회로패턴(114)의 일부가 노출되도록 천공되며, 코어기판(100)은 선택적으로 회로패턴(102)이 형성되고, 절연층(104) 타면에 적층된다.
또한, 비아는 절연층(104) 일면의 회로패턴(114)과 타면의 회로패턴(102)을 전기적으로 연결시킨다.
시드층(110)은 절연층(104)과 절연층(104) 일면에 형성되는 회로패턴(114) 사이에 개재되는데, 시드층(110)을 도금하여 도금층을 형성한 후, 선택적으로 식각하여 회로패턴(114)을 형성할 수 있다.
발포제(106)는 아조계 화합물, 술포닐히드라지드계 화합물 및 무기화합물로 이루어 질 수 있는데, 보다 구체적으로, 아조계 화합물은, 아조디카르본아미 드(azodicarbonnamide) 또는 아조비스이소부티로니트릴(azobisiso-butyronitrile) 중 어느 하나일 수 있고, 술포닐히드라지드계 화합물은, p.p-옥시비스벤젠술포닐히드라지드(oxybisbenzensulfonylhydrazide)일 수 있으며, 무기화합물은 중탄소 나트륨일 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 인쇄회로기판의 제조방법을 나타내는 흐름도.
도 2는 본 발명의 일 측면에 따른 인쇄회로기판의 제조방법을 나타내는 순서도.
도 3은 본 발명의 다른 측면에 따른 인쇄회로기판의 제조방법을 나타내는 순서도.
도 4 내지 도 9는 인쇄회로기판의 제조방법을 나타내는 흐름도.
도 10은 절연층에 발포제를 용해시켜 발포시킨 인쇄회로기판의 단면도.
도 11은 본 발명에 따른 인쇄회로기판의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 코어기판 102,114 : 회로패턴
104 : 절연층 106 : 발포제
108 : 비아홀 110 : 시드층
112 : 도금층

Claims (19)

  1. 절연층에 발포제를 도포하는 단계;
    상기 발포제를 발포시켜 상기 절연층의 표면에 조도를 형성하는 단계; 및
    상기 발포제가 발포되어 조도가 형성된 절연층의 상부에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 발포제 도포단계이전에,
    회로패턴이 형성된 코어기판에 상기 절연층을 적층하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 발포제 발포단계 이전에,
    상기 절연층을 연화하여 상기 절연층에 상기 발포제를 용해시키는 단계; 및
    상기 절연층을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제3항에 있어서,
    상기 발포제 용해단계는, 용해온도로 열을 가하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 제4항에 있어서,
    상기 발포제 발포단계는, 발포온도로 열을 가하여 수행하되, 상기 발포온도는 상기 용해온도 보다 높은 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 제3항에 있어서,
    상기 절연층 경화단계는, 경화온도로 열을 가하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 제6항에 있어서,
    상기 발포제 발포단계는, 발포온도로 열을 가하여 수행하되, 상기 발포온도는 상기 경화온도 보다 높은 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제1항 또는 제3항에 있어서,
    상기 발포제는 아조계 화합물, 술포닐히드라지드계 화합물 및 무기화합물로 이루어진 군에서 선택된 어느 하나를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 제8항에 있어서,
    상기 아조계 화합물은, 아조디카르본아미드(azodicarbonnamide) 또는 아조비스이소부티로니트릴(azobisiso-butyronitrile) 중 어느 하나인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 제8항에 있어서,
    상기 술포닐히드라지드계 화합물은, p.p-옥시비스벤젠술포닐히드라지드(oxybisbenzensulfonylhydrazide)인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 제8항에 있어서,
    상기 무기화합물은 중탄소 나트륨인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 제1항 또는 제3항에 있어서,
    상기 발포제 발포단계 이후에,
    상기 절연층 표면의 스미어를 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 제2항에 있어서,
    상기 회로패턴 형성단계는,
    상기 코어기판의 회로패턴의 일부가 노출되도록 상기 절연층에 비아홀을 가공하는 단계;
    상기 절연층에 시드층을 형성하는 단계;
    상기 시드층을 도금하여 도금층을 형성하는 단계; 및
    상기 도금층을 선택적으로 식각하여 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 절연층;
    상기 절연층 일면에 도포되어 상기 절연층의 표면에 조도가 형성되도록 발포된 발포제;
    상기 발포제에 의해 조도가 형성된 상기 절연층의 상부에 선택적으로 형성된 회로패턴;
    상기 절연층의 타면에 적층되며, 회로패턴이 형성되는 코어기판; 및
    상기 절연층을 관통하여 상기 절연층의 회로패턴과 상기 코어기판의 회로패턴을 전기적으로 연결하는 비아를 포함하는 인쇄회로기판.
  15. 삭제
  16. 제14항에 있어서,
    상기 발포제는 아조계 화합물, 술포닐히드라지드계 화합물 및 무기화합물로 이루어진 군에서 선택된 어느 하나를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판.
  17. 제16항에 있어서,
    상기 아조계 화합물은, 아조디카르본아미드(azodicarbonnamide) 또는 아조비스이소부티로니트릴(azobisiso-butyronitrile) 중 어느 하나인 것을 특징으로 하는 인쇄회로기판.
  18. 제16항에 있어서,
    상기 술포닐히드라지드계 화합물은, p.p-옥시비스벤젠술포닐히드라지드(oxybisbenzensulfonylhydrazide)인 것을 특징으로 하는 인쇄회로기판.
  19. 제16항에 있어서,
    상기 무기화합물은 중탄소 나트륨인 것을 특징으로 하는 인쇄회로기판.
KR1020080009135A 2008-01-29 2008-01-29 인쇄회로기판의 제조방법 KR100930648B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080009135A KR100930648B1 (ko) 2008-01-29 2008-01-29 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080009135A KR100930648B1 (ko) 2008-01-29 2008-01-29 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20090083144A KR20090083144A (ko) 2009-08-03
KR100930648B1 true KR100930648B1 (ko) 2009-12-09

Family

ID=41204129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080009135A KR100930648B1 (ko) 2008-01-29 2008-01-29 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100930648B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067304A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 基板接合方法と実装基板
KR20070070840A (ko) * 2005-12-29 2007-07-04 주식회사 엘지화학 열발포제를 포함하는 박리 가능한 점착제

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067304A (ja) * 2005-09-02 2007-03-15 Matsushita Electric Ind Co Ltd 基板接合方法と実装基板
KR20070070840A (ko) * 2005-12-29 2007-07-04 주식회사 엘지화학 열발포제를 포함하는 박리 가능한 점착제

Also Published As

Publication number Publication date
KR20090083144A (ko) 2009-08-03

Similar Documents

Publication Publication Date Title
JP4405993B2 (ja) 高密度プリント回路基板の製造方法
KR20030063140A (ko) 프린트 기판과 그 제조 방법
CN100518444C (zh) 利用激光钻孔机的过孔形成方法
KR100861619B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JPH1027960A (ja) 多層プリント配線板の製造方法
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
JP2008078343A (ja) プリント配線板及びその製造方法
KR100987504B1 (ko) 고 밀도 인쇄 회로들을 가진 다층 모듈을 제조하는 방법
JP2001251054A (ja) 多層プリント配線板用回路基板の製造方法
KR20030016515A (ko) 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
JPWO2017164300A1 (ja) 印刷配線板およびその製造方法
KR20040085374A (ko) 경연성 또는 연성인쇄회로기판의 관통홀 형성 방법
JP6274491B2 (ja) 多層配線基板の製造方法
KR100930648B1 (ko) 인쇄회로기판의 제조방법
JP4626225B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法
JP2005238520A (ja) プリプレグ及び多層プリント配線板
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
JP2000049440A (ja) プリント配線用多層板の製造方法
JPH05243742A (ja) 多層プリント配線板及びその製造方法
JP4478844B2 (ja) プリント配線板の製造方法及びその方法によって製造されたプリント配線板
JP2003249761A (ja) 多層プリント配線基板の製造方法
JP3288290B2 (ja) 多層プリント配線板
JPH10313177A (ja) 多層印刷配線板の製造方法
JP2018107172A (ja) 内層配線基板の製造方法、内層配線基板および半導体パッケージ基板
JP2003008222A (ja) 高密度多層ビルドアップ配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee