JP6274491B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP6274491B2
JP6274491B2 JP2013204115A JP2013204115A JP6274491B2 JP 6274491 B2 JP6274491 B2 JP 6274491B2 JP 2013204115 A JP2013204115 A JP 2013204115A JP 2013204115 A JP2013204115 A JP 2013204115A JP 6274491 B2 JP6274491 B2 JP 6274491B2
Authority
JP
Japan
Prior art keywords
layer
copper foil
wiring
wiring board
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013204115A
Other languages
English (en)
Other versions
JP2014082489A (ja
Inventor
学 杉林
学 杉林
田村 匡史
匡史 田村
若林 昭彦
昭彦 若林
邦司 鈴木
邦司 鈴木
聡 磯田
聡 磯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2013204115A priority Critical patent/JP6274491B2/ja
Publication of JP2014082489A publication Critical patent/JP2014082489A/ja
Application granted granted Critical
Publication of JP6274491B2 publication Critical patent/JP6274491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層配線基板の製造方法に関し、特には工数低減やリードタイムの短縮が図ることが可能な配線基板の製造方法に関する。
近年、スマートフォンやパーソナルコンピュータにおける無線データ通信の大容量化に伴って、高周波用のアンテナを形成する基板の需要が高まっている。これに応える配線基板としては、有機基板の分野では、高周波用のアンテナを形成する基板用の材料として、各基材メーカより供給される、低誘電率、低誘電正接、低伝送損失の材料を採用し、配線層数や絶縁層厚を自由に設計することにより、高周波用のアンテナ特性を得ているものがある。また、配線層数の設計が自由な多層配線基板の製造方法として、コアレス工法を用いたビルドアップ工法が考えられている(特許文献1及び2)。
特開2005−101137号公報 特開2009−252827号公報
しかしながら、引用文献1及び2のようなコアレス工法を用いたビルドアップ工法では、1層毎に積層と回路形成を行うため、製造リードタイムが長くなり、製品価格や納期の面で問題となる。
本発明は、上記問題点に鑑みてなされたものであり、高密度で生産工数やリードタイムを低減可能な多層配線基板の製造方法を提供することを目的とする。
本発明は、以下に関する。
1. 絶縁層の両面に配線層とこれらの配線層同士を接続する貫通穴による層間接続とを形成したコア基板を作製する工程(A)、前記コア基板の下層側及び上層側の配線層のそれぞれに、絶縁層と金属箔とを重ね、物理的に層間分離可能な分離層上に積層する工程(B)、前記コア基板の上層側にビルドアップ工法にて多層化し、2層以上の配線層を形成し、さらに絶縁層と金属層を積層する工程(C)、分離層で多層配線基板を分離する工程(D)、分離後の両面の金属箔を回路形成し、配線層を形成する工程(E)、を有し、前記工程(A)において用いる絶縁層の厚さが80〜300μmであり、前記工程(B)において層間分離可能な分離層が支持銅箔と厚さ3〜9μmの極薄銅箔を有するピーラブル銅箔で、絶縁層にピーラブル銅箔を積層した金属箔付き積層板のダミーコアを用い、前記極薄銅箔が前記工程(E)の一方の金属箔となる多層配線基板の製造方法。
2. 項1において、分離後の両面の金属箔を回路形成し、配線層を形成する工程(E)の後、さらに多層配線基板の両面に1層以上の配線層を形成する工程を有する多層配線基板の製造方法。
3. 項1又は2において、最外層となる配線層にソルダーレジストを形成する工程(F)を有する多層配線基板の製造方法。
本発明によれば、高密度で生産工数やリードタイムを低減可能な多層配線基板の製造方法を提供することができる。
本発明の多層配線基板の製造方法を表すフロー図である。 本発明の多層配線基板の製造方法を表すフロー図である。 本発明の多層配線基板の製造方法を表すフロー図である。 本発明の多層配線基板の製造方法を表すフロー図である。 本発明の多層配線基板の製造方法を表すフロー図である。
本発明の多層配線基板の製造方法の実施の形態を、図1〜図5に示す。本実施の形態の多層配線基板の製造方法は、絶縁層の両面に配線層(2)とこれらの配線層同士を接続する貫通穴による層間接続(8)とを形成したコア基板(3)を作製する工程(A)、前記コア基板(3)の下層側及び上層側の配線層(2)それぞれに、絶縁層(4)と金属箔(5)とを重ね、物理的に層間分離可能な分離層(6)上に積層する工程(B)、前記コア基板(3)の上層側にビルドアップ工法にて多層化し、2層以上の配線層(2)を形成し、さらに絶縁層(4)と金属箔(5)を積層する工程(C)、金属箔(5)を積層後に、分離層(6)で多層配線基板(1)を分離する工程(D)、分離後の両面の金属箔(5)を回路形成し、配線層(2)を形成する工程(E)、最外層となる配線層(2)にソルダーレジスト(9)を形成する工程(F)、を有する。
本実施の形態によれば、層間分離可能な分離層に、コア基板の両面の配線層に、それぞれ1層ずつの絶縁層と配線層までを重ねて積層するので(工程(A))、絶縁層と配線層を1層ずつビルドアップする従来のビルドアップ工法に比べて、積層回数を2回分低減することができる。つまり、ダミーコアの片面だけでも、ダミーコアの分離層の金属箔、コア基板の両面の配線層、その上に積層した金属箔の合計4層の導体層を1回の積層工程で形成できる。一方、従来のコアレス工法を用いたビルドアップ工法では、ダミーコアの両面に備えられた層間分離可能な分離層に、絶縁層と金属箔を重ねて積層するだけなので、ダミーコアの片面でみると、ダミーコアの分離層の金属箔、その上に積層した金属箔の合計2層の導体層しか、1回の積層工程では得られない。また、従来のコアレス工法を用いたビルドアップ工法では、比較的厚い絶縁層(80μm以上)を形成しようとすると、フィルドビアめっきによるめっきの充填が難しくなり、非貫通穴上に凹みを生じる問題があるが、コア基板は貫通穴による層間接続を有するので、比較的厚い絶縁層(80〜300μm)を備える場合でも、貫通穴内へのフィルドビアめっきによるめっきの充填性を確保し易い。このため、絶縁層の厚みが厚い層が混在する場合でも対応できる。したがって、高密度で生産工数やリードタイムを低減可能な多層配線基板の製造方法を提供することができる。
コア基板(3)の下層側又は上層側の配線層(L5、L6)上の一方に配置された絶縁層(4)及び配線層(2)が1層であり、前記コア基板(3)の下層側又は上層側の配線層(L5、L6)上の他方に配置された絶縁層(4)及び配線層(2)がそれぞれ2層以上であるのが望ましい。寸法精度や表面の平坦性が優れ、高密度な部品実装に適する利点がある。また、コア基板(3)の下層側又は上層側の配線層(L5、L6)(2)上の他方に配置された絶縁層(4)及び配線層(2)がそれぞれ2層以上であることにより、コア基板(3)の上下の配線層(2)の数が非対称となる構造を有することになるが、このことにより、コアレス工法を用いた配線層(2)の多層化を図ることができる。
コア基板の両面の配線層同士を接続する層間接続は、ドリルやレーザで貫通穴を形成した後、スルーホールめっき又はフィルドビアめっきを用いて形成される。高密度化や任意位置のIVH形成が可能になる点で、貫通穴はレーザによって加工し、フィルドビアめっきで貫通穴内を充填するのが望ましい。レーザによる貫通穴の形成は、レーザ加工の条件にもよるが、一方からレーザを照射すると、貫通穴の断面形状が、コア基板の一方の表面側の径が大きく、他方に向かって径が小さくなるテーパ形状となり、めっきの析出性が低下する傾向がある。このため、コア基板の両側の表面側からレーザを照射して行うと、貫通穴の断面形状が、コア基板の両側の表面から内部に向かって径が小さくなる鼓形状となるので、めっきの析出性が改善する。さらに、貫通穴の断面形状が鼓形状に狭くなる箇所をレーザで追加加工して径を拡大するか、又は貫通穴の断面形状が鼓形状に狭くならないようにレーザ加工条件を設定すると、貫通穴の断面形状がストレートな筒状になり、めっきの析出性がさらに改善する。めっきの析出性が改善するのは、コア基板の表面付近に比べて、深さ方向の中央付近でのガラスクロスの突出が大きくなる傾向があり、フィルドビアめっきを用いる場合、ガラスクロスの突出を起点として、貫通穴の深さ方向の中央付近から優先的にめっきが析出するためである。
絶縁層としては、一般的な配線基板材料を用いることができ、例えばプリプレグやフィルム材を、加熱・加圧して硬化させた基材等を用いることができる。
絶縁層として用いるプリプレグは、絶縁組成物を基材に含浸又は塗工してなるものであり、基材としては、ガラスクロス等の各種の電気絶縁材料用積層板に用いられる周知のものが使用できる。樹脂組成物は、配線基板の絶縁材料として用いられる公知慣用の樹脂組成物を用いることができる。通常、耐熱性、耐薬品性の良好な熱硬化性樹脂がベースとして用いられ、熱硬化性樹脂としては、フェノール樹脂、エポキシ樹脂、シアネート樹脂、マレイミド樹脂、イソシアネート樹脂、ベンゾシクロブテン樹脂、ビニール樹脂などが例示されるが、これらに限定されない。
絶縁層として用いるフィルム材としては、エポキシ樹脂、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリエーテルスルホン等のポリマーをフィルム状に形成したもの、ポリテトラフルオロエチレン、エチレンとテトラフルオロエチレンとのコポリマー、テトラフルオロエチレンとヘキサフルオロプロピレンのコポリマー、パーフルオロアルコキシエチレンとテトラフルオロエチレンのコポリマー等のコポリマー、液晶ポリマーなどが挙げられる。より具体的には、例えば、味の素ファインテクノ株式会社製のABF−SH9K、ABF−GX3、ABF−GX13や、宇部興産株式会社製のユーピレックス25SGA、25SPA等が挙げられる。
層間分離可能な分離層としては、物理的に分離可能な状態で2層以上の金属箔が積層された複層の金属箔を用いることができ、このようなものとして、いわゆるピーラブル銅箔が挙げられる。ピーラブル銅箔としては、支持銅箔(キャリア銅箔)上に厚さ3〜9μmの極薄銅箔を有するものが、微細回路形成性の点で望ましい。また、分離層は、絶縁層とともに積層して、金属箔付き積層板として形成しておくと、いわゆるコアレス工法におけるダミーコアとして使用できる点で望ましい。
以下、本発明の好適な実施例について説明するが、本発明は以下の実施例に限定されない。
(実施例1)
図1(A)に示すように、コア基板(3)として、板厚0.2mm、表裏の銅箔厚5μm、サイズ510mm×410mmのMCL−LZ−71G5DB(日立化成株式会社製、商品名)を用い、露光位置合せガイド穴及びルーターパネル切断用基準位置決めガイド穴の加工を行い、キャリア銅箔がついている場合はキャリア銅箔を除去する。コア基板(3)の表裏同位置にサブトラクティブ法により直径60〜70μmのコンフォーマルマスクを形成し、レーザ加工機にて断面がテーパ形状の断面形状となる条件で、コア基板(3)の一方側と他方側のそれぞれから貫通穴を加工する。このとき、貫通穴の断面形状は、コア基板(3)の両側の表面から中央に向かって径が縮小するテーパ形状を有し、鼓状であった。次に、貫通穴の断面形状が鼓形状に狭くなる箇所をレーザで追加加工して径を拡大し、貫通穴の断面形状を筒状にした。サブトラクティブ法のエッチングレジストはNIT225(ニチゴー・モートン株式会社製、商品名)を使用し、露光はDI露光機LI9500(大日本スクリーン株式会社製、商品名)を使用し、レーザ加工には炭酸ガスレーザ加工機LC−2K212/2C(日立ビアメカニクス株式会社製、商品名)を使用する。レーザ加工後のコア基板(3)を過マンガン酸ナトリウム水溶液を用いたデスミア処理装置にてスミア除去処理した後、無電解銅めっきにて0.4〜0.8μmの厚みの導電膜を形成して、セミアディティブ法よりL5及びL6層(L5、L6は、配線層(2)の階層を示す。以下、同様。)の回路形成を行う。セミアディティブ法のめっきレジストはNIT225(ニチゴー・モートン株式会社製、商品名)を使用し、銅めっきは電解フィルドビア銅めっきVF−4(荏原ユージライト株式会社製、商品名)にて18〜22μm厚の銅めっきをする。めっきレジスト剥離後、硫酸過水エッチング液を使用したフラッシュエッチング装置にて5〜6μmエッチング条件にてめっき下地銅箔をエッチング除去する。L5及びL6を回路形成済みのコア基板(3)をCZ−8100(メック株式会社製、商品名)により積層前粗化処理する。
図1(B)に示すように、層間分離可能な分離層(6)として、サイズ500×400mmのピーラブル銅箔YSNAP−7BS両面粗化(日本電解株式会社製、商品名)の7μm銅箔を用い、プリプレグGZA−71G ZRPC(日立化成株式会社製、商品名)の両面側に積層してダミーコア7を構成する。このとき積層後にX線穴あけされる露光位置あわせガイド穴とルーターパネル切断用基準位置決めガイド穴に当たる部分のピーラブル銅箔(分離層(6))は、ガイド穴径より1.5mm広げたクリアランスを持たせて穴加工しておく。このクリアランス穴加工することにより、X線穴あけ時のコア基板(3)のガイド穴認識が鮮明になり、ピーラブル銅箔の端面を露出させないことにより、多層配線基板(1)分離前の途中工程での分離層(6)の剥がれを回避する。続いて分離層(6)の両面にサイズ510×410mmGZA−71G ZZRC(日立化成株式会社製、商品名)、コア基板(L6層を内側に配置)、510×410mmGZA−71G ZZNC(日立化成株式会社製、商品名)、サイズ520×420mmピーラブル銅箔YSNAP−7BS(日本電解株式会社製、商品名)の7μm銅箔を内側に構成して積層プレスする。積層プレス後の基板の露光位置あわせガイド穴とルーターパネル切断用基準位置決めガイド穴をX線穴あけ機にてガイド穴あけし、ルーター加工機で508×408mmサイズに端面切断加工した後、ピーラブル銅箔YSNAP−7BS(日本電解株式会社製、商品名)の18μmキャリア銅箔を除去する。
図1(C1)に示すように、L4層をサブトラクティブ法によりコンフォーマルマスク形成し、レーザ加工機にてIVH加工する。レーザ加工後の基板を過マンガン酸ナトリウム水溶液を用いたデスミア処理装置にてスミア除去処理した後、フラッシュエッチング装置にて基板表面銅箔厚を3〜4μm調整(エッチング)し、無電解銅めっきにて0.4〜0.8μmの厚み導電膜を形成して、セミアディティブ法よりL4層の回路形成を行う。セミアディティブ法のめっきレジストはNIT225(ニチゴー・モートン株式会社製、商品名)を使用し、銅めっきは電解フィルドビア銅めっきVF−4(荏原ユージライト株式会社製、商品名)にて18〜22μm厚の銅めっきし、めっきレジスト剥離後、硫酸/過酸化水素水エッチング液を使用したフラッシュエッチング装置にて5〜6μmエッチング条件にてめっき下地銅箔をエッチング除去する。L4を回路形成済みの基板をCZ−8100(メック株式会社製、商品名)により積層前粗化処理する。
図2(C2)に示すように、L4回路面に510×410mmGZA−71G ZZNC(日立化成株式会社製、商品名)、サイズ520×420mmピーラブル銅箔YSNAP−7BS(日本電解株式会社製、商品名)の7μm銅箔を内側に構成して積層プレスする。積層プレス後の基板の露光位置あわせガイド穴とルーターパネル切断用基準位置決めガイド穴をX線穴あけ機にてガイド穴あけし、ルーター加工機で508×408mmサイズに端面切断加工した後、ピーラブル銅箔YSNAP−7BS(日本電解株式会社製、商品名)の18μmキャリア銅箔を除去する。
図2(C3)に示すように、L3層をサブトラクティブ法によりコンフォーマルマスク形成し、レーザ加工機にてIVH加工する。レーザ加工後の基板を過マンガン酸ナトリウム水溶液を用いたデスミア処理装置にてスミア除去処理した後、フラッシュエッチング装置にて基板表面銅箔厚を3〜4μm調整(エッチング)し、無電解銅めっきにて0.4〜0.8μmの厚み導電膜を形成して、セミアディティブ法よりL3層の回路形成を行う。セミアディティブ法のめっきレジストはNIT225(ニチゴー・モートン株式会社製、商品名)を使用し、銅めっきは電解フィルドビア銅めっきVF−4(荏原ユージライト株式会社製、商品名)にて18〜22μm厚の銅めっきし、めっきレジスト剥離後、硫酸過水エッチング液を使用したフラッシュエッチング装置にて5〜6μmエッチング条件にてめっき下地銅箔をエッチング除去する。L3回路形成済みの基板をCZ−8100(メック株式会社製、商品名)により積層前粗化処理する。
図2(C4)に示すように、L3回路面に510×410mmGZA−71G ZZNC(日立化成株式会社製、商品名)、サイズ520×420mmピーラブル銅箔YSNAP−7BS(日本電解株式会社製、商品名)の7μm銅箔を内側に構成して積層プレスする。積層プレス後の基板の露光位置あわせガイド穴とルーターパネル切断用基準位置決めガイド穴をX線穴あけ機にてガイド穴あけし、ルーター加工機で506×406mmサイズに端面切断加工した後、ピーラブル銅箔YSNAP−7BS(日本電解株式会社製、商品名)の18μmキャリア銅箔を除去する。
図3(C5)に示すように、L2層をサブトラクティブ法によりコンフォーマルマスク形成し、レーザ加工機にてIVH加工する。レーザ加工後の基板を過マンガン酸ナトリウム水溶液を用いたデスミア処理装置にてスミア除去処理した後、フラッシュエッチング装置にて基板表面銅箔厚を3〜4μm調整(エッチング)し、無電解銅めっきにて0.4〜0.8μmの厚み導電膜を形成して、セミアディティブ法よりL2層の回路形成を行う。セミアディティブ法のめっきレジストはNIT225(ニチゴー・モートン株式会社製、商品名)を使用し、銅めっきは電解フィルドビア銅めっきVF−4(エバラユージライト株式会社製、商品名)にて18〜22μm厚の銅めっきし、めっきレジスト剥離後、硫酸過水エッチング液を使用したフラッシュエッチング装置にて5〜6μmエッチング条件にてめっき下地銅箔をエッチング除去する。L2回路形成済みの基板をCZ−8100(メック株式会社製、商品名)により積層前粗化処理する。
図3(C6)に示すようにL2回路面に510×410mmGZA−71G ZZNC(日立化成株式会社製、商品名)、サイズ520×420mmピーラブル銅箔YSNAP−7BS(日本電解株式会社製、商品名)の7μm銅箔を内側に構成して積層プレスする。積層プレス後の基板のルーターパネル切断用基準位置決めガイド穴をX線穴あけ機にてガイド穴あけし、ルーター加工機で498×398mmサイズに端面切断加工した後、ピーラブル銅箔YSNAP−7BS(日本電解株式会社製、商品名)の18μmキャリア銅箔を除去及する。
図4(D)に示すように、分離層6として構成されているL7層ピーラブル銅箔YSNAP−7BS両面粗化(日本電解株式会社、商品名)界面でダミーコア7と多層配線基板1を分離する。
図5(E)に示すように、L1及びL7層をサブトラクティブ法によりコンフォーマルマスク形成し、レーザ加工機にてIVH加工する。レーザ加工後の基板を過マンガン酸ナトリウム水溶液を用いたデスミア処理装置にてスミア除去処理した後、フラッシュエッチング装置にて基板表面銅箔厚を3〜4μm調整(エッチング)し、無電解銅めっきにて0.4〜0.8μmの厚み導電膜を形成して、セミアディティブ法よりL1及びL7層の回路形成を行う。セミアディティブ法のめっきレジストはNIT225(ニチゴー・モートン株式会社製、商品名)を使用し、銅めっきは電解フィルドビア銅めっきVF−4(荏原ユージライト株式会社製、商品名)にて18〜22μm厚の銅めっきし、めっきレジスト剥離後、硫酸/過酸化水素水エッチング液を使用したフラッシュエッチング装置にて5〜6μmエッチング条件にてめっき下地銅箔をエッチング除去する。L1及びL7回路形成済みの基板をCZ−8100(メック株式会社製、商品名)によりソルダーレジストフィルムラミネート前粗化処理する。
図5(F)に示すように、L1及びL7層表面に、ソルダーレジストフィルムFZ2725(日立化成株式会社製、商品名)を真空加圧ラミネーターでラミネートし、露光、現像、UV照射、ソルダーレジスト9の硬化加工を行う。
1:多層配線基板
2:配線層
3:コア基板
4:絶縁層
5:金属箔
6:分離層
7:ダミーコア
8:層間接続
9:ソルダーレジスト

Claims (3)

  1. 絶縁層の両面に配線層とこれらの配線層同士を接続する貫通穴による層間接続とを形成したコア基板を作製する工程(A)、
    前記コア基板の下層側及び上層側の配線層のそれぞれに、絶縁層と金属箔とを重ね、物理的に層間分離可能な分離層上に積層する工程(B)、
    前記コア基板の上層側にビルドアップ工法にて多層化し、2層以上の配線層を形成し、さらに絶縁層と金属箔を積層する工程(C)、
    分離層で多層配線基板を分離する工程(D)、
    分離後の両面の金属箔を回路形成し、配線層を形成する工程(E)、
    を有し、
    前記工程(A)において用いる絶縁層の厚さが80〜300μmであり、前記工程(B)において層間分離可能な分離層が支持銅箔と厚さ3〜9μmの極薄銅箔を有するピーラブル銅箔で、絶縁層にピーラブル銅箔を積層した金属箔付き積層板のダミーコアを用い、前記極薄銅箔が前記工程(E)の一方の金属箔となる多層配線基板の製造方法。
  2. 請求項1において、分離後の両面の金属箔を回路形成し、配線層を形成する工程(E)の後、さらに多層配線基板の両面に1層以上の配線層を形成する工程を有する多層配線基板の製造方法。
  3. 請求項1又は2において、最外層となる配線層にソルダレジストを形成する工程(F)を有する多層配線基板の製造方法。
JP2013204115A 2012-09-28 2013-09-30 多層配線基板の製造方法 Active JP6274491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013204115A JP6274491B2 (ja) 2012-09-28 2013-09-30 多層配線基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012216536 2012-09-28
JP2012216536 2012-09-28
JP2013204115A JP6274491B2 (ja) 2012-09-28 2013-09-30 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014082489A JP2014082489A (ja) 2014-05-08
JP6274491B2 true JP6274491B2 (ja) 2018-02-07

Family

ID=50786352

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013204116A Pending JP2014082490A (ja) 2012-09-28 2013-09-30 多層配線基板
JP2013204115A Active JP6274491B2 (ja) 2012-09-28 2013-09-30 多層配線基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013204116A Pending JP2014082490A (ja) 2012-09-28 2013-09-30 多層配線基板

Country Status (1)

Country Link
JP (2) JP2014082490A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6522974B2 (ja) * 2015-02-07 2019-05-29 Jx金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、及び、プリント配線板の製造方法
JP6557493B2 (ja) * 2015-03-30 2019-08-07 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板、電子機器、キャリア付銅箔の製造方法及びプリント配線板の製造方法
JP6842232B2 (ja) * 2015-03-31 2021-03-17 Jx金属株式会社 キャリア付金属箔、積層体、プリント配線板、電子機器、キャリア付金属箔の製造方法及びプリント配線板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4278806B2 (ja) * 1999-12-13 2009-06-17 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP5004378B2 (ja) * 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP2004214271A (ja) * 2002-12-27 2004-07-29 Ngk Spark Plug Co Ltd 片面積層配線基板及びその製造方法
JP2004335655A (ja) * 2003-05-06 2004-11-25 Internatl Business Mach Corp <Ibm> 穴形成方法、プリント配線基板および穴形成装置
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Also Published As

Publication number Publication date
JP2014082489A (ja) 2014-05-08
JP2014082490A (ja) 2014-05-08

Similar Documents

Publication Publication Date Title
US10993331B2 (en) High-speed interconnects for printed circuit boards
US9532466B2 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
US20140318832A1 (en) Fabrication method of a rigid-flexible circuit board and rigid-flexible printed circuit board
US8356405B2 (en) Method of manufacturing printed circuit board
EP2656703B1 (en) Printed circuit board and method for manufacturing the same
TW201349976A (zh) 多層線路板之製作方法
KR20140057861A (ko) 인쇄회로기판 제조 방법
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
KR101009176B1 (ko) 다층 인쇄회로기판의 제조방법
JP6274491B2 (ja) 多層配線基板の製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP2022008960A (ja) 回路基板の製造方法
JP2010016335A (ja) 金属積層板及びその製造方法
JP5176643B2 (ja) 多層回路基板の製造方法
KR20040085374A (ko) 경연성 또는 연성인쇄회로기판의 관통홀 형성 방법
KR20100138209A (ko) 메탈 코어 기판 및 이를 포함하는 다층 인쇄회로 기판과 이들의 제조방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP5040346B2 (ja) プリント配線板の製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
JP2007095910A (ja) 配線基板の製造方法
JP6234132B2 (ja) 配線基板の製造方法
KR20180013017A (ko) 인쇄회로기판
JP2010232585A (ja) 多層配線基板およびその製造方法
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171227

R151 Written notification of patent or utility model registration

Ref document number: 6274491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250