CN111479391A - 一种任意阶互联hdi板制作方法和hdi板 - Google Patents

一种任意阶互联hdi板制作方法和hdi板 Download PDF

Info

Publication number
CN111479391A
CN111479391A CN202010300057.9A CN202010300057A CN111479391A CN 111479391 A CN111479391 A CN 111479391A CN 202010300057 A CN202010300057 A CN 202010300057A CN 111479391 A CN111479391 A CN 111479391A
Authority
CN
China
Prior art keywords
board
inner core
manufacturing
hdi
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010300057.9A
Other languages
English (en)
Inventor
陈志宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongyuan Technology Huizhou Co ltd
Guangdong Tongyuan Precision Circuit Co ltd
Original Assignee
Tongyuan Technology Huizhou Co ltd
Guangdong Tongyuan Precision Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongyuan Technology Huizhou Co ltd, Guangdong Tongyuan Precision Circuit Co ltd filed Critical Tongyuan Technology Huizhou Co ltd
Priority to CN202010300057.9A priority Critical patent/CN111479391A/zh
Publication of CN111479391A publication Critical patent/CN111479391A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种任意阶互联HDI板制作方法,包括以下步骤:开料,等离子活化,电镀,工具孔制作,激光钻孔,孔金属化处理,后处理工序。本发明所提供的一种任意阶互联HDI板制作方法,选用了表面无覆铜的芯板加工制造内层芯板,对内层芯板先进行等离子活化,增加内层芯板表面的活性,再进行电镀,保证了内层芯板两侧的镀铜层的质量,同时该制作方法中避免了现有的加工方法中均要出现的减铜步骤,从而解决了双面减铜不均匀而造成的激光钻孔易出现钻穿、卡板的问题,为后续的加工中提供了稳定机械性能的内层芯板,有效地提升了HDI板加工的良品率。本发明还提供了一种HDI板,HDI板根据上述的一种任意阶互联HDI板制作方法制得。

Description

一种任意阶互联HDI板制作方法和HDI板
技术领域
本发明涉及印制电路板加工制造方法技术领域,尤其是涉及一种任意阶互联HDI板制作方法和HDI板。
背景技术
随着科技的发展与进步,电子产品逐渐向着小型化、轻便化、多功能化的方向发展,为了适应新的市场要求,高密度互连板即HDI板走到了印制电路板技术发展的前沿且日益普及。HDI板具有成本低、线路密度高、可靠度高的优点,有利于先进构装技术的使用,可广泛应用于手机、数码摄像机、IC载板。HDI(High Density Interconnector,高密度互联)板是一种高度密集集成电路,它是一种使用微盲埋孔技术的线路分布密度比较高的电路板,其一般包块内层芯板和增层,内层芯板和增层上设置有线路,各层之间通过钻孔、孔金属化形成通孔,然后通过各层之间的通孔实现内部的连通。
HDI板依据结构叠加层次分为一阶、二阶、多阶及任意阶互联。任意阶互联为任意层互连,从内层芯板至外层,各层均由激光盲孔进行层间互连,内层芯板的制作难度大。目前,任意阶互联HDI板芯板制作工艺流程一般包括:芯板开料、钻激光定位孔、芯板微蚀减铜、激光钻孔、后工序。传统的加工流程中,在芯板开料时需要选用已经覆铜的基板进行加工,因此需要先对基板进行双面减铜处理,再进行激光钻孔。在传统的加工工序中,经过芯板微蚀减铜处理后的覆铜基板在进行后续的生产加工过程中容易出现激光钻穿、卡板等不良现象,严重影响HDI板的良品率。
发明内容
本发明的目的在于解决现有任意阶互联HDI板加工过程中经过双面减铜处理之后的覆铜芯板在后续的加工过程中容易出现激光钻穿、卡板等不良现象,严重影响HDI板加工的良品率的缺点,提供一种任意阶互联HDI板制作方法。
本发明解决其技术问题采用的技术方案是:一种任意阶互联HDI板制作方法,其特征在于,包括以下步骤:S1:开料,对无覆铜芯板进行开料,按工艺要求裁切制得所需尺寸的内层芯板;S2:等离子活化,将所述内层芯板放置到等离子表面处理机内对所述内层芯板的表面进行活化处理;S3:电镀,将所述内层芯板进行双面全板电镀,在所述内层芯板的正反两面形成镀铜层,所述内层芯板上单面的镀铜层厚度为5-10um,铜厚极差≤±1um;S4:工具孔制作,利用钻机在所述内层芯板上加工工具孔,所述工具孔的位置与激光钻机上的定位柱一一对应;S5:激光钻孔,使用所述激光钻机对所述内层芯板制作盲孔,所述盲孔的孔径为0.05mm-0.1mm;S6:孔金属化处理,对所述内层芯板上的所述盲孔进行化学沉铜处理后再进行电镀;S7:后处理工序,对所述内层芯板进行后续处理制得任意阶互联HDI板。
进一步地,在所述S1开料步骤中,所述无覆铜芯板为上下表面均没有覆铜层的FR4基板。
具体地,所述FR4基板的厚度为0.05mm-0.15mm。
进一步地,在S2步骤之前还包括板面清洁,使用清洗机对裁切后的所述内层芯板进行水洗去除所述内层芯板上的杂物和粉尘,并且烘干。
进一步地,在所述S2步骤中,所述内层芯板在所述等离子表面处理机内利用等离子气体对所述内层芯板的正反两面同时喷射30-60分钟。
具体地,所述等离子气体是由氧气、四氟化碳、氢气、氮气等气体按照一定比例混合后在高压电弧作用下激发产生的混合气体。
进一步地,在S4步骤中,所述工具孔之间的位置精度控制在±0.05mm。
进一步地,在S5步骤之前还包括铜面预处理,对所述内层芯板进行棕化处理或者黑化处理用以增加所述激光钻孔时的吸光率。
进一步地,所述后处理工序包括以下步骤:内层线路制作、内层蚀刻、压合、钻孔、整板电镀、外层线路制作、外层蚀刻、丝印阻焊、表面处理、成型工序、整板测试、外观检查等。
本发明所提供的一种任意阶互联HDI板制作方法的有益效果在于:选用了表面无覆铜的芯板加工制造HDI板,对内层芯板先进行等离子活化,增加内层芯板表面的活性,再进行电镀,可以有效地保证电镀中镀铜层的铜厚以及铜层的均匀度都能符合HDI板任意层互联的加工需求,并且该制作方法中避免了现有的加工方法中均要出现的减铜步骤,从而解决了双面减铜不均匀而造成的激光钻孔易出现钻穿、卡板的问题,为后续的加工中提供了稳定机械性能的内层芯板,有效地提升了HDI板加工的良品率。
本发明还提供了一种HDI板,所述HDI板根据上述的一种任意阶互联HDI板制作方法制得。
本发明所提供的一种HDI板的有益效果在于:该HDI板是由表面无覆铜的芯板加工而成,通过对表面无覆铜的芯板进行电镀上镀铜层后再进行后续操作,制得的HDI板的产品质量好、任意阶之间的互联稳定可靠,良品率高,可以有效地提高HDI板的制作效率,克服现有HDI板加工制造方法中由于减铜步骤所带来的工艺流程步骤多、且容易出现激光钻穿、卡板所导致的良品率低的问题。
附图说明
图1是本发明提供的一种任意阶互联HD I板制作方法的具体实施例的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明所提供的一种任意阶互联HDI板制作方法中主要是解决目前HDI板加工过程中普遍需要进行减铜步骤,从而导致在减铜步骤之后后续加工过程中容易出现激光钻穿、卡板等技术问题导致HDI板的良品率低的问题。
参见图1,为本发明所提供的一种任意阶互联HDI板制作方法的具体实施例的流程图。本发明所提供的一种任意阶互联HDI板制作方法包括以下步骤:
S1:开料,对无覆铜芯板进行开料,按工艺要求裁切制得所需尺寸的内层芯板;在S1:开料步骤中,选用的是无覆铜芯板作为加工HDI板的基材,通过后续的加工步骤,实现基材表面的覆铜满足HDI板的技术需求,从而可以省略传统的HDI板加工过程中的减铜步骤,避免了由于减铜不均匀而导致内层芯板上铜厚不均的问题。而本发明中所提供的S1:开料步骤中所选用的无覆铜芯板为上下表面均没有覆铜层的FR4基板,并且该FR4基板的厚度为0.05mm-0.15mm。优选的该FR4基板的厚度为1mm,并且FR4基板的上表面和下表面均没有覆铜。在开料步骤中,,将FR4基板裁切成若干个HDI板所需的尺寸。
进一步地,在S2步骤之前还包括板面清洁,使用清洗机对裁切后的所述内层芯板进行水洗去除所述内层芯板上的杂物和粉尘,并且烘干。为了保证S2:等离子活化步骤中,内层芯板表面的活化效果,需要对开料剪裁过的内层芯板进行板面清洁。使用水平式高压清洗机对剪裁后的内层芯板进行清洗,去除内层芯板表面的杂物以及粉尘,为S2等离子活化步骤做准备。
S2:等离子活化,将所述内层芯板放置到等离子表面处理机内对所述内层芯板的表面进行活化处理;该等离子活化步骤是为了给内层芯板的表面增加活性。开料步骤之后制得的内层芯板的表面能量较高,因此可以通过等离子活化操作进行活化。使得活化后的内层芯板的表面具有良好的湿润性,为后续加工的时候能够与其他材料具有较好的黏合度。
在本实施例中,该S2步骤的等离子活化步骤为将内层芯板放置到等离子表面处理机中,对内层芯板的上表面和下表面均进行活化处理,即将内层芯板放在等离子表面处理机内,利用等离子气体对所述内层芯板的正反两面同时喷射30-60分钟。通过喷嘴将电弧的等离子气体吹向内层芯板的表面,该等离子气体是由氧气、四氟化碳、氢气、氮气等气体按照一定比例混合后在高压电弧作用下激发产生的混合气体。通过等离子活化步骤,可以使得内层芯板的上表面和下表面均形成粘性很强的亲水分子,为后续的电镀步骤中,吸附电镀槽中的铜离子到内层芯板的表面并且沉积做准备。经过等离子活化后的内层芯板其表面的活性可以在后续的几天甚至几个周内依然保持有效。但是,经过等离子活化后的内层芯板需要尽快进行后续加工过程,否则经过等离子活化后的内层芯板会随着不断老化吸附新的脏污等影响后续加工的吸附性能。
S3:电镀,将所述内层芯板进行双面全板电镀,在所述内层芯板的正反两面形成镀铜层,所述内层芯板上单面的镀铜层厚度为5-10um,铜厚极差≤±1um;该电镀步骤是为了在表面无覆铜的内层芯板的上下表面进行镀铜操作。使得该内层芯板能够达到HDI板所需的铜厚需求。在S3电镀步骤之前,内层芯板进过了S2等离子活化步骤,使得内层芯板的表面具有粘性很强的亲水分子,从而在电镀步骤中,可以在内层芯板的表面获得铜厚较为均匀的镀铜层。在S3电镀步骤中,需要在内层芯板的上表面和下表面分别活动镀铜层,并且需要控制内层芯板的单侧的镀铜层的厚度在5-10um,铜厚极差≤±1um。若该镀铜层的厚度小于5um太薄,镀铜层与内层板之间的结合力不足,电镀上的铜玻璃强度低于行业规范标准1.4N/cm,不符合HDI板的技术要求。若该镀铜层的厚度大于10um将会影响后续的激光钻孔步骤的质量,当镀铜层厚度过大时需要较大能量的激光才能穿孔,而加大激光能量就会出现局部温度过高,损伤芯板或者是激光无法穿透镀铜层的问题。因此在S3电镀过程中,必须严格控制该镀铜层的厚度以及铜厚的均匀度控制在铜厚极差≤±1um,保证镀铜层的加工质量,在确保镀铜层与内层芯板结合力的同时,还可以保证内层芯板制作完成以后的整体厚度。
S4:工具孔制作,利用钻机在所述内层芯板上加工工具孔,所述工具孔的位置与激光钻机上的定位柱一一对应;该S4工具孔制作步骤是为后续的激光钻孔做准备,为了能够将已经镀铜的内层芯板固定于激光钻孔机上,需要在完成镀铜的内层芯板的边缘加工工具孔,该工具孔的数量以及位置均是由激光钻孔机上的定位柱决定的。为了保证该内层芯板在后续激光钻孔的上制作盲孔的精度。在S4步骤中,所述工具孔之间的位置精度控制在±0.05mm。通过控制工具孔的位置精度,保证该内层芯板在激光钻孔机上的盲孔的制作精度。进而保证激光钻孔机上制作盲孔的质量。
进一步地,在S5步骤之前还包括铜面预处理,对所述内层芯板进行棕化处理或者黑化处理用以增加所述激光钻孔时的吸光率。在S5激光钻孔步骤之前进行铜面预处理,在内层芯板上的镀铜层的表面形成棕化膜,增加镀铜层的表面粗糙度,通过形成的棕化膜来提高后续激光钻孔时的吸光率,使得该镀铜层能够有效地吸收激光能量进行钻孔加工。
S5:激光钻孔,使用所述激光钻机对所述内层芯板制作盲孔,所述盲孔的孔径为0.05mm-0.1mm;在S5激光钻孔步骤中所制作的是为了任意阶互联的HDI板上所需的盲孔。该盲孔的孔径控制在0.05mm-0.1mm。
S6:孔金属化处理,对所述内层芯板上的所述盲孔进行化学沉铜处理后再进行电镀;该孔金属化处理是对激光钻孔后所形成的盲孔进行化学沉铜以及电镀处理填平盲孔。
S7:后处理工序,对所述内层芯板进行后续处理制得任意阶互联HDI板。该S7后处理工序与传统的HDI板制作完盲孔之后的步骤基本一致,包括以下步骤:内层线路制作、内层蚀刻、压合、钻孔、整板电镀、外层线路制作、外层蚀刻、丝印阻焊、表面处理、成型工序、整板测试、外观检查等。对于后处理工序中的内层线路制作、内层蚀刻、压合等等加工步骤与传统的HDI板的加工方法一致,在此不再赘述。
本发明所提供的一种任意阶互联HDI板制作方法,与传统的HDI板制作方法对比,可以明确得知,本发明中的HDI板制作方法选用了表面无覆铜的芯板加工制造内层芯板,对内层芯板先进行等离子活化,增加内层芯板表面的活性,再进行电镀,可以有效地保证电镀中镀铜层的厚度以及镀铜层的铜层的均匀度符合HDI板任意层互联的加工需求,并且该制作方法中避免了现有的加工方法中均要出现的减铜步骤,从而解决了双面减铜不均匀而造成的激光钻孔易出现钻穿、卡板的问题,为后续的加工中提供了稳定机械性能的内层芯板,有效地提升了HDI板加工的良品率。
本发明还提供了一种HDI板,所述HDI板根据上述的一种任意阶互联HDI板制作方法制得。
本发明所提供的一种HDI板的有益效果在于:该HDI板是由表面无覆铜的芯板加工而成,通过对表面无覆铜的芯板进行电镀上镀铜层后再进行后续操作,制得的HDI板的产品质量好、任意阶之间的互联稳定可靠,良品率高,可以有效地提高HDI板的制作效率,克服现有HDI板加工制造方法中由于减铜步骤所带来的工艺流程步骤多、且容易出现激光钻穿、卡板所导致的良品率低的问题。
以上仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种任意阶互联HDI板制作方法,其特征在于,包括以下步骤:
S1:开料,对无覆铜芯板进行开料,按工艺要求裁切制得所需尺寸的内层芯板;
S2:等离子活化,将所述内层芯板放置到等离子表面处理机内对所述内层芯板的表面进行活化处理;
S3:电镀,将所述内层芯板进行双面全板电镀,在所述内层芯板的正反两面形成镀铜层,所述内层芯板上单面的镀铜层厚度为5-10um,铜厚极差≤±1um;
S4:工具孔制作,利用钻机在所述内层芯板上加工工具孔,所述工具孔的位置与激光钻机上的定位柱一一对应;
S5:激光钻孔,使用所述激光钻机对所述内层芯板制作盲孔,所述盲孔的孔径为0.05mm-0.1mm;
S6:孔金属化处理,对所述内层芯板上的所述盲孔进行化学沉铜处理后再进行电镀;
S7:后处理工序,对所述内层芯板进行后续处理制得任意阶互联HDI板。
2.如权利要求1所述的一种任意阶互联HDI板制作方法,其特征在于,在所述S1开料步骤中,所述无覆铜芯板为上下表面均没有覆铜层的FR4基板。
3.如权利要求2所述的一种任意阶互联HDI板制作方法,其特征在于,所述FR4基板的厚度为0.05mm-0.15mm。
4.如权利要求1所述的一种任意阶互联HDI板制作方法,其特征在于,在S2步骤之前还包括板面清洁,使用清洗机对裁切后的所述内层芯板进行水洗去除所述内层芯板上的杂物和粉尘,并且烘干。
5.如权利要求1所述的一种任意阶互联HDI板制作方法,其特征在于,在所述S2步骤中,所述内层芯板在所述等离子表面处理机内利用等离子气体对所述内层芯板的正反两面同时喷射30-60分钟。
6.如权利要求5所述的一种任意阶互联HDI板制作方法,其特征在于,所述等离子气体是由氧气、四氟化碳、氢气、氮气等气体按照一定比例混合后在高压电弧作用下激发产生的混合气体。
7.如权利要求1所述的一种任意阶互联HDI板制作方法,其特征在于,在S4步骤中,所述工具孔之间的位置精度控制在±0.05mm。
8.如权利要求1所述的一种任意阶互联HDI板制作方法,其特征在于,在S5步骤之前还包括铜面预处理,对所述内层芯板进行棕化处理或者黑化处理用以增加所述激光钻孔时的吸光率。
9.如权利要求1所述的一种任意阶互联HDI板制作方法,其特征在于,所述后处理工序包括以下步骤:内层线路制作、内层蚀刻、压合、钻孔、整板电镀、外层线路制作、外层蚀刻、丝印阻焊、表面处理、成型工序、整板测试、外观检查等。
10.一种HDI板,其特征在于,所述HDI板根据权利要求1-9任一项所述的一种任意阶互联HDI板制作方法制得。
CN202010300057.9A 2020-04-16 2020-04-16 一种任意阶互联hdi板制作方法和hdi板 Pending CN111479391A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010300057.9A CN111479391A (zh) 2020-04-16 2020-04-16 一种任意阶互联hdi板制作方法和hdi板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010300057.9A CN111479391A (zh) 2020-04-16 2020-04-16 一种任意阶互联hdi板制作方法和hdi板

Publications (1)

Publication Number Publication Date
CN111479391A true CN111479391A (zh) 2020-07-31

Family

ID=71753617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010300057.9A Pending CN111479391A (zh) 2020-04-16 2020-04-16 一种任意阶互联hdi板制作方法和hdi板

Country Status (1)

Country Link
CN (1) CN111479391A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072474A (zh) * 2006-05-10 2007-11-14 三星电机株式会社 积层印刷电路板的制造方法
CN102281726A (zh) * 2011-07-16 2011-12-14 中山市达进电子有限公司 一种高密度互连与高可靠性结合的多层电路板方法
CN102427685A (zh) * 2011-11-22 2012-04-25 深圳崇达多层线路板有限公司 一种hdi板的制作流程
US20160020164A1 (en) * 2014-07-15 2016-01-21 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
CN107529292A (zh) * 2017-08-25 2017-12-29 深南电路股份有限公司 一种任意层互联pcb的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072474A (zh) * 2006-05-10 2007-11-14 三星电机株式会社 积层印刷电路板的制造方法
CN102281726A (zh) * 2011-07-16 2011-12-14 中山市达进电子有限公司 一种高密度互连与高可靠性结合的多层电路板方法
CN102427685A (zh) * 2011-11-22 2012-04-25 深圳崇达多层线路板有限公司 一种hdi板的制作流程
US20160020164A1 (en) * 2014-07-15 2016-01-21 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
CN107529292A (zh) * 2017-08-25 2017-12-29 深南电路股份有限公司 一种任意层互联pcb的制作方法

Similar Documents

Publication Publication Date Title
JP5568618B2 (ja) 回路キャリアを製造する方法と当該方法の使用
US8065798B2 (en) Method of manufacturing printed circuit board
CN101849448A (zh) 配线基板的制造方法
KR101882530B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
CN103491732A (zh) 一种电路板增层结构的制造方法
US20130168132A1 (en) Printed circuit board and method of manufacturing the same
WO2000016597A1 (en) Printed wiring board and its manufacturing method
US20030135994A1 (en) Printed circuit board and manufacturing method therefor
KR20150095669A (ko) 프린트 배선기판의 제조방법 및 그 방법에 의해 제조된 프린트 배선기판
JP2007109706A (ja) 多層プリント配線板の製造方法
TW202211739A (zh) 印刷電路板的製造方法
KR101553635B1 (ko) 프린트 배선판의 제조 방법 및 그 프린트 배선판의 제조 방법을 이용해 얻어진 프린트 배선판
CN111479391A (zh) 一种任意阶互联hdi板制作方法和hdi板
CN115379653A (zh) 一种激光钻孔并以图形轨迹粗化绝缘基材的电路板制造方法
JP4240243B2 (ja) ビルドアップ多層配線板の製造方法
Singh et al. Plasma-generated etchback to improve the via-reliability in high-Tg substrates used in multilayer PWBs for space electronic packaging
KR20100072921A (ko) 양면 연성회로기판의 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
JP4225009B2 (ja) 多層配線基板の製造方法およびこれを用いた多層配線基板
WO2022265047A1 (ja) 配線基板の製造方法及び積層板
JP2001203464A (ja) ビルドアップ多層プリント配線板及びその製造方法
KR101149023B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
KR101119420B1 (ko) 인쇄회로기판의 제조방법
CN113286453A (zh) 高密度积层板制备工艺
CN115442983A (zh) 一种封装基板及印制电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200731

RJ01 Rejection of invention patent application after publication