CN101849448A - 配线基板的制造方法 - Google Patents

配线基板的制造方法 Download PDF

Info

Publication number
CN101849448A
CN101849448A CN200880104761A CN200880104761A CN101849448A CN 101849448 A CN101849448 A CN 101849448A CN 200880104761 A CN200880104761 A CN 200880104761A CN 200880104761 A CN200880104761 A CN 200880104761A CN 101849448 A CN101849448 A CN 101849448A
Authority
CN
China
Prior art keywords
hole
copper
substrate
forms
grout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880104761A
Other languages
English (en)
Inventor
堀田辉幸
森本修史
石崎隆浩
山本久光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
C Uyemura and Co Ltd
Original Assignee
C Uyemura and Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by C Uyemura and Co Ltd filed Critical C Uyemura and Co Ltd
Publication of CN101849448A publication Critical patent/CN101849448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明涉及配线基板的制造方法及其配线基板，其中配线基板是形成配线图案的多个导电层夹着绝缘层叠层，所述导体层间利用灌孔可导通地加以连接，该方法具有使在绝缘层上形成的通孔(14)的底部露出的配线图案的表面与无电镀液接触，从通孔(14)底部到通孔(14)的开口部叠层电镀金属膜，形成灌孔(17)的灌孔(17)形成工序、以及在形成灌孔的基板(10)上形成作为配线图案的无电镀金属膜(20)的配线图案形成工序。

Description

配线基板的制造方法
技术领域
本发明涉及配线基板的制造方法，特别是涉及利用增层法(build-up process)形成印刷电路板或半导体组件的多层配线基板等配线基板时在通孔中进行填埋(embedding)的配线基板制造方法。
本申请是以2007年6月29日在日本提出的日本专利申请号2007-172133号为基础主张有优先权的专利申请，该申请的内容被援用于本申请。
背景技术
随着电子工业的飞跃发展，印刷电路配线基板也对高密度化、高性能化提出了越来越高的要求，需要大大增加。其中，为了实现高密度化，对于多层印刷电路配线基板(PCBs：Printed Circuit Boards)的制造技术，做了各种工作。
特别是在PCBs的制造工艺中，将铜作为配线材料使用，层间连接采用通孔的增层法(build-up process)在当前很引人注目。
所谓增层(build-up)法是导电层与绝缘层交互叠层，利用通孔进行层间连接的PCBs制造方法。是借助于该通孔，以实现配线高密度化为目的，为了在通孔上重叠上层通孔，在通孔内部用电镀方法充填金属，实现导电层之间的层间连接的方法。
现在作为这种使用电镀的增层法，往往采用半加成法和全加成法(the semi-additive process and the full-additive process)。
图3表示采用半加成法形成的配线基板的剖面图。该半加成法是对形成通孔47的基体赋予催化剂后，形成无电镀膜(electrolessplating film)44作为电解电镀通电用的底层，以使作为配线图案的部位露出的抗镀剂(plating resist)45为掩模，利用电镀实现通孔47的填埋并且形成作为配线图案的电解电镀膜46的方法。
又，图4表示利用全加成法形成的配线基板的剖面图。该全加成法是对形成通孔54的基体赋予催化剂后，利用抗镀剂55使得形成为配线图案的部位露出，只用无电镀铜(electroless copper plating)的方法，形成无电镀膜56构成的电路的方法。
非专利文献1：阿部真二、藤波知之、青野隆之、本间英夫r向微小通孔的无电镀铜的均匀析出性」表面技术协会Vo1.48 No4 p433-p438(1997)
专利文献1：日本特公平4-3676号公报
专利文献2：日本特开平5-335713号公报
但是，如图3所示，在半加成法中，由于电解电镀时电流流动的关系，造成电路的膜厚不均匀，形成的金属电路变粗糙，因此进行电镀处理必须经常考虑电流分布的调整。而且电镀之后必须利用蚀刻方法去除为了通电而作为电镀的底层形成的无电镀膜，这种蚀刻处理容易造成需要的电路部分发生断线。这个问题随着布线的细化而变得越来越严重。
另一方面，全加成法由于是只要利用无电镀形成电路的方法，的确不必考虑在电镀时受到重视的电流分布，在半加成法中电流的流动造成电路的厚度差异的情况没有了，有可能形成具有均匀的膜厚分布的配线基板，而且也不存在蚀刻引起的电路断线问题。但是，如图4所示，在全加成法的情况下，虽然配线基板的镀膜的膜厚分布均匀，但是由于包括通孔54内的镀膜56a的全部镀膜厚度变得均匀，不能够将通孔54完全填埋，在通孔54上会产生凹坑57，不能够叠层上层的通孔。也有能够完全填埋通孔54的无电镀的报告提出，但是能够填埋的通孔为亚微米(例如直径0.5微米)以下。限于半导体晶片，对于通孔直径为数微米～100微米左右的印刷电路板，则不能够实现通孔的填埋。
全加成法也是，如果加大镀膜厚度，则有时候也能够填埋通孔54，但是当前使用的印刷电路板要求的数微米～数十微米厚度的情况下毕竟是不能够实现通孔的填埋，由于这样将膜厚加大，会发生镀膜的厚度不均匀的问题。
还有，这种全加成法，也有如下所述问题，即由于在被赋予催化剂的基板上利用无电镀方法形成镀膜，从被赋予催化剂的通孔内壁也生长出镀膜，在通孔的开口部附近，生长出来的镀膜相互重叠，在通孔54的开口部附近发生空洞(void)，成为导通不良和断线的原因，使连接可靠性降低。
发明内容
本发明是鉴于上述情况而作出的，其目的在于，提供不发生空洞，能够用金属镀膜完全填埋通孔，而且具有均匀的膜厚分布的配线基板的制造方法。
为了解决上述课题，本发明的配线基板的制造方法，是形成配线图案的多个导电层夹着绝缘层叠层，所述导体层间利用灌孔(via fill)可导通地加以连接的配线基板的制造方法，其特征在于，具有使在所述绝缘层上形成的通孔的底部露出的配线图案的表面与无电镀液接触，从所述通孔底部到所述通孔开口部叠层金属镀膜，形成所述灌孔(via fill)的灌孔形成工序、以及在形成所述灌孔的基板上形成作为配线图案的无电镀金属膜的配线图案形成工序。
附图说明
图1是用本实施形态的制造方法形成的配线基板的剖面图的一个示例。
图2A～图2E是本实施形态的制造工序的大概说明图。
图3是采用已有的制造方法形成的配线基板的剖面图。
图4是采用其他已有的制造方法形成的配线基板的剖面图。
具体实施方式
本实施形态的配线基板的制造方法，是形成配线图案的多个导电层夹着绝缘层叠层，所述导体层间利用灌孔可导通地加以连接的配线基板的制造方法，具有使在绝缘层上形成的通孔的底部露出的配线图案的表面与无电镀液接触，从所述通孔底部到通孔开口部叠层金属镀膜，形成灌孔，在形成灌孔的基板上，使作为配线图案的无电镀金属膜析出，形成配线图案。
下面参照附图详细说明本发明的理想的实施形态。
图1是用本实施形态的制造方法形成的配线基板的剖面图的一个示例。如该图所示，配线基板包含第1绝缘层1S、第1导电层2S、第2绝缘层3S、第2导电层8S，各层交互叠层构成。而且第1绝缘层1S由作为基底(base)的内层树脂1构成，第1导电层2S由形成配线图案的内层金属电路(金属焊盘(metallic land))2、在形成配线基板的配线图案的导体层之间起绝缘作用的绝缘树脂3、内层金属电路(金属焊盘)2的露出的表面、即作为无电镀的开始点的活性化区域4构成。而第2绝缘层3S由用于导体层间的绝缘的绝缘树脂3、以及在通孔5内填埋金属镀膜的灌孔6构成，而第2导电层8S由使在基板上露出作为配线图案的部位的抗镀剂7、利用无电镀形成的用于形成配线图案的无电镀金属膜8(electroless plating metallic film)构成。
内层树脂1由具有电绝缘性的树脂构成，形成作为配线图案的内层金属电路(metallic land；金属焊盘)2粘贴在其表面上的结构，构成第1绝缘层1S。粘贴着该内层金属电路(金属焊盘)2的内层树脂1形成印刷电路板的底板。还可以以该内层树脂1为基底(base)，只在一面上进行叠层，形成多层配线基板，但是也可以从内层树脂1的两个面上进一步叠层绝缘层和导电层，形成多层配线基板。使用为该内层树脂1的树脂没有特别限定，可以使用公知的树脂，与下述绝缘树脂3的树脂一样，可以使用各种树脂。
内层金属电路(金属焊盘)2是形成多层配线基板的内层配线图案的金属层，构成第1导电层2S，粘贴或镀在基底(base)层的内层树脂1上而形成。使用于该内层金属电路(金属焊盘)2的金属层可以使用铜、铝、铁、镍、铬、钼等的金属箔，或这些金属的合金箔、例如将铝青铜、磷青铜、黄青铜(bronze yellow)等铜合金、或不锈钢、因瓦合金、镍合金、锡合金等单层使用或多层叠层使用，但是从镀膜的紧贴性、电导率、成本等方面考虑，最好是采用铜或铜合金。
绝缘树脂3被形成多层配线基板的配线图案的导电层夹着，构成第1绝缘层和第2绝缘层3S，使导体层间相互绝缘。该绝缘树脂3没有特别限定，可以采用公知的树脂材料。例如可以使用环氧树脂(EP树脂)、作为热固化性树脂膜的聚酰亚胺树脂(PI树脂)、双马来酰亚胺三嗪树脂(BT树脂)、聚苯醚(PPE树脂)等，或作为热可塑性树脂膜的液晶聚合物(LCP)、聚醚醚酮树脂(PEEK树脂)、聚醚亚胺树脂(PEI树脂)、以及聚醚砜(PES树脂)等各种树脂。或者也可以使用连续多孔性PTFE等三维网状含氟树脂基体中含浸EP树脂等热固化性树脂的树脂-树脂复合材料构成的板材等。还可以使用可挠性薄膜等。其中特别理想的树脂是在进行无电镀处理时不产生对镀液有害的物质，不发生界面剥离等情况，能够耐受工序实施过程，同时在进行固化形成电路之后，与电路面以及上下面的层充分紧贴，在冷热循环等试验中不发生剥离或龟裂等情况的材料，这是很重要的。
活性化区域4是由于内层金属电路2的通孔5的形成而露出的表面区域。该活性化区域4成为以灌孔6的形成为目的的无电镀析出的开始点，从作为通孔5的底部的活性化区域4向通孔5的开口部叠层地填埋金属镀膜。在本实施形态的制造方法中，对于通孔5用镀膜填埋、即灌孔6的形成中，对包括底部和内壁的整个通孔5不施加催化剂，只对该通孔5的底部的活性化区域4进行活性化处理，利用无电镀进行填埋。还有，所谓该通孔5的底部是指内层金属电路2露出的部位。
对于该活性化区域4进行活性化处理的方法是使基板与酸性溶液接触进行处理的方法。酸性溶液可以采用硫酸、硝酸、盐酸等的溶液，但是在用铜箔作为内层金属电路2的情况下，最好是用过硫酸盐或包含硫酸与双氧水的混合溶液那样的氧化性高的溶液。还可以增加使用10％左右的硫酸清除氧化物残渣的工序。还有，活性化处理也可以使用含有福尔马林等还原剂以及含聚醚的化合物等界面活性剂的处理液进行。
灌孔6是在形成于第2绝缘层3S的通孔5中叠层金属镀膜而形成的，是用于使形成埋入内层树脂层的配线图案的内层金属电路2与利用下述金属镀膜形成的配线图案导通的导体间连接材料。该灌孔6如上所述，不对通孔5施加催化剂，也就是只利用无电镀液，以通孔5的底部的活性化区域4作为开始点，从通孔5的底部向开口部叠层无电镀金属膜地填埋通孔而形成。作为形成该灌孔6用的无电镀，从导电性以及镀膜的紧贴性考虑最好是采用无电镀铜，但是并不限于此。例如也能够采用镀液中树脂的稳定性高，容易操作的无电镀镍来形成。这样，灌孔6可以通过如下方法形成，即不施加催化剂，只对通孔5底部的活性化区域4进行酸处理等处理使其活性化，借助于此，从通孔5的底部向开口部叠层金属镀膜进行充填形成灌孔6，因此与对包括通孔5的壁面的整个通孔全体施加催化剂形成的灌孔相比，在灌孔上部不会发生金属镀膜重叠引起的鼓胀，也不会发生造成导通不良的空洞。关于这个问题将在下面详细叙述。
抗镀剂7是在第2导电层8S中存在于形成配线图案的无电镀金属膜8之间，使成为配线图案的部位露出的抗镀剂。该抗镀剂7在灌孔6形成后无电镀处理之前作为用于遮蔽不使金属镀膜析出的部分的遮蔽剂(masking agent)而形成。该抗镀剂7在电路形成后作为阻焊剂起作用，在不需要钎焊的地方起着阻止钎焊的作用。该抗镀剂7没有特别限定，可以使用公知的材料。
无电镀金属膜8是在灌孔6形成后在形成有抗镀剂7的图案的基板上利用无电镀方法形成的金属镀膜。该无电镀金属膜8由在第2导电层8S上，在形成抗镀剂7的部位以外的部位析出的金属镀膜构成，形成配线图案。该金属镀膜8由膜厚均匀的金属镀膜形成，不存在随着电镀电流分布不均匀而造成的镀膜厚度不均匀情况，形成没有导通不良的、连接可靠性高的电路。
下面参照图2A～图2E对配线基板的制造方法的各工序进行说明。图2A～图2E是本实施形态的配线基板的制造工序的大概说明图。在各图中只图示一个面，但是并不意味着排除对两侧的面进行处理的情况。又，下面对作为第1导电层2S的内层金属电路2采用镀膜贴紧性能优异的铜箔形成内层铜电路(铜焊盘)，利用无电镀铜形成铜电路的实施形态进行具体说明。还有，作为金属并不限于铜，如上所述，也可以使用金、镍等各种金属实施。
树脂层形成工序
首先对形成本实施形态的多层印刷电路基板的层的各树脂层的形成工序进行说明。如图2A～图2E所示，本实施形态的基板10具备作为芯材的树脂基体，铜箔作为金属层形成于内部。具体地说，在作为基底的内层树脂的表面上重叠具有数微米～25微米厚度的铜箔，形成粘贴着形成配线图案的铜焊盘13的覆铜叠层板11，在该覆铜叠层板11上重叠对导电层间进行绝缘的树脂基体12，利用加温加压等方式，或使用粘结材料等将其固定，形成树脂层。作为形成绝缘层的树脂基体12，可以使用环氧树脂、作为树脂膜的聚酰亚胺树脂(PI树脂)、双马来酰亚胺三嗪树脂(BT树脂)、液晶聚合物(LCP)、PEEK树脂、聚醚亚胺树脂(PEI树脂)、聚酰胺树脂等，还可以使用可挠性薄膜等作为基体。还有，上述覆铜叠层板11也可以通过将铜箔镀在作为基底的内层树脂上形成。
通孔的形成及镀前处理
接着，对以作为配线图案的铜焊盘13为内层，将树脂基体12叠层形成的基板10，如图2A所示，在树脂基体12上形成通孔14。该通孔14是形成为使作为配线图案设置于基板内层的铜焊盘13露出，为了充填用于与该铜焊盘13连接导通的金属镀膜而形成的有底通孔。通孔14的大小，其长宽比、直径的尺寸、深度都没有限于特定范围，但是本实施形态的配线基板的制造方法，也可以使用于具有较大直径的通孔，例如对于在以往的方法中不能够完全充填金属镀膜的直径1微米～100微米大小的通孔，能够发挥特别好的效果。如果采用本实施形态的的制造方法，首先具有借助于无电镀在通孔14中叠层铜镀膜填埋通孔的灌孔17形成工序，因此即使是具有直径1微米～100微米左右的大直径的通孔14，也能够用铜镀膜完全加以填埋，能够形成不会发生导通不良和断线的配线基板。
该通孔14可以用激光器15形成。所采用的激光器15的种类可以是二氧化碳激光器或YAG激光器。也可以采用作为气体激光器的氩气激光器或氦氖激光器、作为固体激光的蓝宝石激光器、此外还可以使用准分子激光器、色素激光器、半导体激光器、自由电子激光器等。这些激光器的使用最好是根据形成的通孔的大小而改变，例如在形成微细通孔的情况下，最好是使用作为400nm以下的短波长激光的YAG三次谐波、四次谐波以及准分子激光。还可以不使用激光器而使用钻孔机形成通孔。
利用激光器15在基板10上形成通孔14时，接着进行去除表面玷污(desmear)的处理。该表面玷污处理是为了去除形成通孔14时发生的污染或残留树脂而进行的。作为表面玷污处理溶液，可以使用例如高锰酸钾、氢氧化钠、离子交换水构成的碱性过锰酸盐的混合液等公知的处理液，在50～80℃的温度条件下将基板10浸渍于表面玷污处理溶液中10～20分钟以进行处理。通过这样清除通孔14形成时发生的污染或残留树脂，能够防止充填于通孔14内的铜镀膜与铜焊盘13之间的导通不良情况和连接性的恶化的发生，还能够防止断线等情况的发生。还有，该表面玷污处理也可以是采用等离子体或准分子激光器的物理方法的表面玷污处理。
又，借助于通孔14的形成，在通孔14内部有空气滞留的情况下，也可以适当进行脱气处理。该脱气处理是为了防止在其后的工序中由于空气的滞留而妨碍药液浸透到通孔14内的情况发生。
从基板表面用水洗掉表面玷污处理液后，对该基板10进行中和处理和脱脂处理，对通孔14底部的铜焊盘13的表面、即活性化区域16进行清洗。具体地说，中和处理是在中和溶液中，将基板10在例如45℃的温度下浸渍5分钟，对铜焊盘13表面进行中和。作为该中和溶液，可以使用含有硫酸、硫酸羟胺、活性剂、有机酸以及离子交换水的中和溶液等。脱脂处理是在浸渍于中和溶液中的基板10经过水洗后，将基板10浸渍于例如65℃的脱脂溶液中5分钟，对铜焊盘13的表面的油脂等进行脱脂，作为脱脂溶液，可以使用酸性溶液，也可以使用碱性溶液。借助于这些中和处理、脱脂处理工序，将露出的铜焊盘13表面的活性区域16清洗干净。
然后，接着使通孔14的底部露出的形成配线图案的铜焊盘13表面的活性化区域16活性化。活性化处理采用硫酸或盐酸的10％溶液构成的酸性溶液等，将基板10浸渍于酸性溶液中5～10秒钟。酸性溶液可以采用硫酸或盐酸的10％溶液，但是在本实施形态中，由于金属采用铜，以铜焊盘作为导体层形成内层，因此最好是采用过硫酸盐或硫酸以及双氧水的混合溶液等进行处理。通过这样将其浸渍于酸性溶液中(进行酸处理)，将残留于铜焊盘13表面的活性区域16上的碱加以中和，将薄氧化膜溶解，又可以对去除了氧化膜的活性化区域16进行蚀刻(软蚀刻)，使后续工序中形成的铜镀膜提高紧贴性能，使活性化区域16处于活性化状态。于是，该活性化的通孔14的底部的活性化区域16就成为其后的无电镀铜膜填入的开始点。还有，所谓通孔14的底部，即使在从例如基板的下表面利用激光器等开孔而铜焊盘13位于上方情况下，也是指通孔14的铜焊盘13露出的部位。
以上工序是无电镀的前处理工序，但是并不限于以上说明的前处理，当然也可以采用适当不同的前处理方法，当然又可以根据采用的金属的种类改变处理时间和化学药品的液体浓度等。
灌孔的形成
接着，如图2B所示，以实施了前处理的铜焊盘13的表面的活性化区域16为开始点在通孔14内埋入铜镀膜，形成灌孔17。在这里所谓灌孔(via fill)是指充填金属镀膜，其内部被金属镀膜填埋的状态下的通孔。
灌孔17的形成是将基板10浸渍于无电镀铜的镀液中，以此在通孔14中充填铜镀膜。这时，对通孔14不施加催化剂，即只利用无电镀铜的镀液使铜镀膜充填于其中，形成灌孔17。具体地说，以活性化的铜焊盘13的表面活性化区域16为开始点，从通孔14的底部向开口部叠层铜镀膜进行充填，将通孔14完全填埋形成灌孔17。还有，在该通孔14内填埋铜镀膜，也可以利用在活性化的活性化区域16喷射无电镀铜液等方法，使镀液与通孔14的底部的活性化区域16接触，从通孔14的底部向开口部叠层金属镀膜以进行通孔的填埋。
如果采用本实施形态的配线基板制造方法的灌孔17的形成方法，由于对包含底部和内壁的整个通孔14不施加催化剂，而只使其接触无电镀液，因此只能够从活性化的铜焊盘13表面的活性化区域16生长出镀膜，这样就能够避免以往的方法存在的、被施加催化剂的通孔内壁产生镀膜的情况，能够抑制由于在通孔开口部附近镀膜相互之间的重叠而造成空洞(void)的发生。其结果是，能够避免由于空洞的发生而造成的导通不良或断线等情况，能够提高连接可靠性。
又，这样，首先作为第1阶段对没有施加催化剂的基板10，通过无电镀铜，使铜镀膜与底部活性化的通孔14内接触，形成灌孔17，因此能够形成在通孔14内完全填埋镀液的灌孔17。
作为无电镀铜用的镀铜液，可以采用例如EDTA作为络合剂的镀液。作为该镀铜液的组成的一个例子，可以采用至少包含硫酸铜(10g/L)、EDTA(30g/L)，并且利用氢氧化钠调整为pH12.5的无电镀铜液。又，也可以使用以罗谢尔盐为络合剂的无电镀铜液。而且在例如60～80℃温度下将基板10浸渍于该无电镀铜液中30～600分钟，从通孔14的底部向开口部叠层以使铜依序析出，用铜镀膜填埋通孔形成灌孔17。还有，在实施该无电镀铜时，充分搅拌液体对通孔14内充分提供离子即可。作为搅拌方法有空气搅拌和泵循环搅拌等方法。又，在实施长时间的镀的情况下，镀槽中积蓄硫酸钠，有时候会成为镀膜异常析出的原因，为此只要适当强制性地吸出镀液中的一部分即可。
还有，如上所述，无电镀也可以采用无电镀镍的工艺。镀镍液的组成可以采用例如至少含有硫酸镍(20g/L)、次亚磷酸钠(15g/L)、柠檬酸盐(30g/L)，调整为pH8～9的镀液。
又，在灌孔17的形成工序中，有发生无电镀铜也在通孔14以外的部位析出的情况，因此在形成灌孔17后，也可以根据需要进行去除各种铜析出物的处理。具体地说，借助于上述表面玷污处理、从基板10的一个面或两面喷射50～70kg/cm2的高压水，去除作为镀铜残渣的铜的高压水洗处理、或利用刷子或振动等进行机械研磨、或利用双氧水和硫酸的混合溶液、过硫酸铵等进行的化学研磨等研磨处理，能够去除作为镀铜残渣的铜。
还有，为了提高后续工序形成的无电镀铜膜与基板10表面的紧贴性能，也可以在形成灌孔17后，在下面说明的处理之前实施使基板10表面变粗的粗化处理。该粗化处理可以使用一般公知的粗化处理方法进行。
施加催化剂，并且利用无电镀铜形成电路
接着，如图2C所示，对形成灌孔17的基板10赋予催化剂18，在灌孔17以及作为绝缘层的树脂基体12上，使形成配线图案的无电镀铜膜20(electroless copper plating film)析出形成。
首先，使用于催化剂施加工序的催化剂18最好是使用含有2价钯离子(Pd2+)的催化剂液。作为这种催化剂液可以使用含有例如氯化钯(PdCl2·2H2O)、氯化亚锡(SnCl2·2H2O)、盐酸(HCl)的混合溶液。作为催化剂液浓度的一个例子，可以使用具有Pd浓度100～300mg/L、Sn浓度10～20g/L、HCl浓度150～250mL/L的各浓度组成的催化剂18。然后将基板10浸渍于该催化剂液中，在例如30～40℃的温度条件下浸渍1～3分钟，首先使Pd-Sn胶体吸附于基板10的表面。然后在常温条件下将其浸渍于50～100mL/L的硫酸或盐酸构成的促进剂(accelerator)中，进行催化剂的活性化。借助于该活性化处理，去除络合物中的锡，形成钯吸附颗粒，最终作为钯催化剂促进其后的无电镀铜中铜的析出。还有，也可以将氢氧化钠或氨溶液作为促进剂使用。又，赋予该催化剂18时，也可以使用护理液或预浸液实施强固作为绝缘层的树脂基体12与镀铜膜的紧贴性的预处理，又可以实施使催化剂18适应基板10的表面的预处理。还有，催化剂液不限于上面所述，也可以采用含有铜的催化剂液。又，可以使用不含锡的酸性胶体型或碱离子型的催化剂液。
接着，在这样对基板10施加催化剂18之后，如图2D所示，形成使作为配线图案的部位露出的抗镀剂19。也就是形成将在接着的工序中形成图案的使无电镀铜析出的地方以外的地方加以遮蔽的抗镀剂图案。也可以在镀铜处理后不去除该抗镀剂图案，而作为抗焊接剂起作用。
在形成抗镀剂19后，用10％硫酸和还原剂将附着于基板表面的催化剂的钯吸附颗粒还原使其活性化，增加基板10上的无电镀铜的析出。
而且，如图2E所示，在形成抗镀剂图案的基板10上形成构成配线图案的无电镀铜膜20，形成铜构成的配线电路。使用于无电镀铜的镀铜液可以采用例如以EDTA为络合剂的镀液。该镀铜液可以使用含有例如硫酸铜(10g/L)、EDTA(30g/L)，利用氢氧化钠调整为pH12.5的镀铜液。然后在例如60～80℃的温度条件下将基板10浸渍于该无电镀铜液中约20～300分钟，利用无电镀铜膜20形成电路。还有，镀液也可以采用以罗谢尔盐为络合剂的无电镀铜镀液，该络合剂的选择也可以根据使其析出的铜镀膜的厚度进行。
还有，在该无电镀铜处理中，也和上述灌孔17形成中的无电镀铜处理一样，利用空气搅拌或泵循环等方法充分进行镀液的搅拌，对基板10的表面充分提供离子。又，在长时间施镀的情况下，在镀槽中积蓄硫酸钠，为了避免镀膜的异常析出，适当强制性地吸出镀液的一部分。
还有，在本实施形态中，对赋予催化剂18后形成使作为配线图案的部位露出的抗镀剂19，在该处使无电镀铜析出的镀法进行说明，但是并不限于此，例如也可以用喷墨方式直接涂布催化剂或种子颗粒(金或铜等的金属)形成图案，在该处使无电镀铜析出。又可以用抗镀剂对种子图案以外部分进行遮蔽。
如果采用本实施形态的电路形成方法，利用无电镀铜形成灌孔17后，只利用无电镀铜在基板上形成电路，因此能够避免像以往那样利用电镀形成电路时产生的、由于铜电路表面的粗密等造成的镀膜厚度(电路高度)不均匀的情况发生，能够形成膜厚分布均匀的电路。
又，如果采用本实施形态的电路形成方法，不必利用蚀刻方法去除在用电镀形成电路的情况下所需要的无电镀膜构成的通电用底层，可以防止蚀刻引起的断线，能够提高连接可靠性。
对以上各工序进行了说明，但是经过各工序形成的图2E所示的基板10对应于图1所示的配线基板，由构成绝缘层形成基底基板的覆铜叠层板11、构成导电层形成配线图案的铜焊盘13、在导体层间起绝缘作用的树脂基体12、在灌孔17形成中作为镀铜的叠层开始点的活性化区域16、在通孔14中填埋铜镀膜，使得形成配线图案的导电层间能够导通的连接用灌孔17、构成作为导电层的铜镀层21的一部分，使作为配线图案的部位露出的抗镀剂19、以及借助于无电镀铜形成铜析出的配线图案的无电镀铜膜20构成。
本实施形态的配线基板制造方法，如上所述主要由借助于无电镀形成灌孔17的工序、以及在借助于无电镀形成灌孔17的基板10上形成金属镀膜的电路的工序这两阶段的工序构成，因此能够在导通连接用的通孔14中完全地充填镀膜，制造不发生空洞，连接可靠性得到提高的配线基板、即具有防止导电不良或断线的均匀膜厚的配线基板。
而且这样不发生空洞，具有均匀膜厚的配线基板，对于流通高速信号的印刷电路配线基板的制造是极其有利的，而且能够提供与配线基板的高密度化要求、复杂化的流相对应的技术。
还有，根据需要反复进行以上工序，能够形成具有所希望的层数的增层(build-up)多层印刷电路配线基板。
实施例
下面对本发明的具体实施例进行说明。
实施例1
在绝缘层和导电层构成的增层(build-up)基板上用YAG激光器形成通孔，去除通孔内滞留的空气后，为了使露出的内层铜焊盘表面活性化，进行酸处理。具体地，在35～44℃条件下，添加酸性清洁剂(上村工业株式会社制造的Thru-cup MSC)和硫酸系蚀刻添加剂(上村工业株式会社制造的Thru-cup MSE)后，在10％的硫酸中浸渍约10秒钟，使内层铜焊盘活性化。
将铜焊盘得以活性化的基板水洗之后，在60～80℃条件下将基板在全加成(full-additive)无电镀铜液(上村工业株式会社制造的SP2)中浸渍约600分钟，进行无电镀。
为了加强绝缘树脂基体与铜镀膜的紧贴性，在用清洁剂(上村工业株式会社制造的Thru-cup ACL-009)对基板表面进行处理后，首先为了帮助Pd-Sn催化剂的吸附，在预浸液(上村工业株式会社制造的Thru-cup PED-104)中浸渍3～4分钟，然后对其提供Pd-Sn催化剂(上村工业株式会社制造的Thru-cup AT-105)，为使该提供的催化剂活化，在促进剂(上村工业株式会社制造的Thru-cup AL-106)中浸渍5～10分钟。
接着在被赋予催化剂的基板上形成使成为配线图案的部位露出的抗镀剂。
然后对形成抗镀剂的基板用酸性清洗剂(上村工业株式会社制造的Thru-cup MSC以及上村工业株式会社制造的Thru-cup MSE)、10％硫酸以及还原剂(上村工业株式会社制造的Thru-cup还原剂MAB)使Pd催化剂活性化。
然后用全加成无电镀铜液(上村工业株式会社制造的Thru-cupSP-2)形成抗镀剂图案，在活性化的基板上只用无电镀铜形成电路。
比较例1
比较例1不同于实施例1，对含有通孔的基板赋予催化剂，形成作为通电用底层的无电镀膜，在形成抗镀剂图案后，包括填埋通孔，利用电镀铜形成电路。
也就是说，在绝缘层和导电层构成的增层基板上利用YAG激光器形成通孔后，用清洗剂(上村工业株式会社制造的Thru-cup ACL-009)对基板表面进行处理，然后在预浸液(上村工业株式会社制造的Thru-cup PED-104)中浸渍3～4分钟，赋予Pd-Sn催化剂(上村工业株式会社制造的Thru-cup AT-105)。其后在促进剂(上村工业株式会社制造的Thru-cup AL-106)中浸渍5～10分钟，再执行赋予催化剂的工艺。
接着将被赋予催化剂的基板浸渍于以罗谢尔盐为络合剂的半加成无电镀铜液(上村工业株式会社制造的Thru-cup PEA)中30分钟，形成作为电镀通电用的底层的无电镀铜膜。
然后在该无电镀膜上形成抗镀剂图案，将该基板浸渍于灌孔用电镀铜液(上村工业株式会社制造的Thru-cup EVF)中，进行电镀形成电路。
还有，利用蚀刻方法去除形成抗镀剂的部位上的无电镀铜膜。
比较例2
比较例2不同于实施例1，对含有通孔的基板赋予催化剂后，用无电镀铜液在含有通孔的基板表面形成无电镀铜膜构成的电路。
也就是说，在绝缘层和导电层构成的增层基板上，同样利用YAG激光器形成通孔，用清洁剂(上村工业株式会社制造的Thru-cup ACL-009)对基板表面进行处理后，在预浸液(上村工业株式会社制造的Thru-cup PED-104)中浸渍3～4分钟，然后赋予Pd-Sn催化剂(上村工业株式会社制造的Thru-cup AT-105)，其后在促进剂(上村工业株式会社制造的Thru-cup AL-106)中浸渍5～10分钟，然后实施催化剂赋予工艺。
接着，在该被赋予催化剂的基板上形成作为配线图案的抗镀剂图案，然后用酸性清洗剂(上村工业株式会社制造的Thru-cup MSC以及上村工业株式会社制造的Thru-cup MSE)、10％硫酸、以及还原剂(上村工业株式会社制造的Thru-cup还原剂MAB)使Pd催化剂活性化。
然后，在催化剂经过活性化的基板上用全加成无电镀铜液(上村工业株式会社制造的Thru-cup SP-2)只用无电镀铜形成电路。
对上述实施例1、比较例1、比较例2得到的各配线基板，分别测定膜厚，调查通孔填埋状况、空洞发生状况。还有，膜厚的测定采用荧光X射线微膜厚计(SII-nanotechnology Company，即精工纳米技术公司制造)进行，通孔填埋状况以及空洞发生状况通过在横截面上观察通孔断面进行调查。
表1
  镀膜厚度   通孔填埋   有无空洞
 实施例1   20±1微米   ○   ○
 比较例1   20±3微米   ○   ×产生空洞
 比较例2   20±1微米   ×填埋不良   ×产生空洞
在表1中，关于「有无空洞」的调查，表中的「○」表示没有发生空洞。而关于「通孔填埋状况」的调查，表中的「○」表示镀膜完全填埋通孔。
从表1的结果可知，使用本实施形态的制造方法的实施例1形成的配线基板中，形成了具有均匀的镀膜厚度的电路。又，通孔完全被镀铜膜填埋，完全没有发生空洞。
与其相比，如比较例1所示，已有的方法形成的配线基板中，虽然能够将镀膜完全填埋于通孔中，但是镀膜厚度不均匀，也产生成为断线等发生的原因的空洞。而且在比较例2所示的已有的方法形成的配线基板中，镀膜厚度虽然能够保持均匀性，但是不能把镀膜完全填埋于通孔，也观察到产生空洞的情况。
根据该结果可知，本实施形态的配线基板的制造方法不同于已有的制造方法，能够将金属镀膜完全填入通孔内，也没有发生空洞，能够形成具有均匀膜厚的配线基板。
还有，本发明不限于上述实施形态，即使有不超出本发明的要旨的范围内的设计变更等也包含在本发明中。
又，本发明不仅适用于利用上述实施形态的配线基板的制造方法、增层工艺制造高密度多层配线基板，也适用于例如晶片级CSP(ChipSiz epoxy ackage or Chip Scal epoxypackage)或TCP(Tape CarrierPackage)等多层配线层的制造工序。
如上所述，如果采用本发明的配线基板制造方法，由于具有利用无电镀在通孔内充填金属镀膜的灌孔形成工序，因此能够避免空洞发生，形成利用镀膜完全充填的灌孔，而且其后只利用无电镀形成电路，因此能够制造膜厚均匀的配线基板。

Claims (5)

1.一种配线基板的制造方法，是形成配线图案的多个导电层夹着绝缘层叠层，所述导体层间利用灌孔可导通地加以连接的配线基板的制造方法，其特征在于，具有
使在所述绝缘层上形成的通孔的底部露出的配线图案的表面与无电镀液接触，从所述通孔底部到所述通孔开口部叠层金属镀膜，形成所述灌孔的灌孔形成工序、以及
在形成所述灌孔的基板上形成作为配线图案的无电镀金属膜的配线图案形成工序。
2.根据权利要求1所述的配线基板的制造方法，其特征在于，所述镀金属为铜。
3.根据权利要求1所述的配线基板的制造方法，其特征在于，在所述灌孔形成工序中，不使用催化剂地使金属镀膜叠层。
4.根据权利要求1所述的配线基板的制造方法，其特征在于，所述通孔的直径为1～100微米。
5.一种配线基板，是形成配线图案的多个导电层夹着绝缘层叠层，所述导体层间利用灌孔可导通地加以连接的配线基板，其特征在于，具有
所述灌孔是使在所述绝缘层上形成的通孔的底部露出的配线图案的表面与无电镀液接触，从所述通孔底部到所述通孔开口部叠层金属镀膜而形成的。
CN200880104761A 2007-06-29 2008-04-22 配线基板的制造方法 Pending CN101849448A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007172133A JP2009010276A (ja) 2007-06-29 2007-06-29 配線基板の製造方法
JP2007-172133 2007-06-29
PCT/JP2008/057781 WO2009004855A1 (ja) 2007-06-29 2008-04-22 配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN101849448A true CN101849448A (zh) 2010-09-29

Family

ID=40225912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880104761A Pending CN101849448A (zh) 2007-06-29 2008-04-22 配线基板的制造方法

Country Status (6)

Country Link
US (1) US8276270B2 (zh)
JP (1) JP2009010276A (zh)
KR (1) KR20100024449A (zh)
CN (1) CN101849448A (zh)
TW (1) TWI391061B (zh)
WO (1) WO2009004855A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103052255A (zh) * 2011-10-11 2013-04-17 三星电机株式会社 印刷电路板和制造该印刷电路板的方法
CN103929903A (zh) * 2013-01-15 2014-07-16 日本特殊陶业株式会社 布线基板的制造方法
CN107004637A (zh) * 2014-12-19 2017-08-01 出光兴产株式会社 导体组合物油墨、层叠布线构件、半导体元件和电子设备以及层叠布线构件的制造方法
CN110913571A (zh) * 2019-12-05 2020-03-24 深圳市友泰实业有限公司 新型可磁吸线路板及其制作方法
TWI829833B (zh) * 2018-12-20 2024-01-21 日商力森諾科股份有限公司 配線基板及其製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990618B1 (ko) * 2008-04-15 2010-10-29 삼성전기주식회사 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
TWI358248B (en) * 2009-05-13 2012-02-11 Advanced Semiconductor Eng Embedded substrate having circuit layer device wit
JP5411829B2 (ja) * 2009-10-30 2014-02-12 パナソニック株式会社 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
JP2011134879A (ja) * 2009-12-24 2011-07-07 Seiko Epson Corp ビルドアップ基板の製造方法
KR20120051991A (ko) * 2010-11-15 2012-05-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
ITMI20121238A1 (it) * 2012-07-17 2014-01-18 St Microelectronics Srl Dispositivo trasformatore balun planare
JP2014158010A (ja) * 2013-01-15 2014-08-28 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR101516083B1 (ko) * 2013-10-14 2015-04-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US10057981B2 (en) * 2015-06-10 2018-08-21 Industry Foundation Of Chonnam National University Stretchable circuit board and method of manufacturing the same
US10264720B1 (en) 2015-06-23 2019-04-16 Flextronics Ap, Llc Lead trimming module
US10321560B2 (en) * 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US10064292B2 (en) 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US10712398B1 (en) 2016-06-21 2020-07-14 Multek Technologies Limited Measuring complex PCB-based interconnects in a production environment
KR101882101B1 (ko) 2016-11-25 2018-07-25 건양대학교산학협력단 옻나무 추출물을 유효성분으로 함유 및 방출하는 아토피성 피부염 개선용 하이드로겔 패치형 조성물의 제조방법
US10182494B1 (en) 2017-09-07 2019-01-15 Flex Ltd. Landless via concept
JP7200436B1 (ja) 2021-05-18 2023-01-06 キヤノンアネルバ株式会社 積層体及び積層体の製造方法
CN114051325B (zh) * 2022-01-11 2022-03-18 四川英创力电子科技股份有限公司 一种压合盲孔板表面去残胶装置及去残胶方法
CN117881096A (zh) * 2024-03-13 2024-04-12 江苏普诺威电子股份有限公司 散热封装基板及其加工方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2694802B2 (ja) * 1993-12-28 1997-12-24 日本電気株式会社 プリント配線板の製造方法
JPH10247784A (ja) * 1997-03-04 1998-09-14 Ibiden Co Ltd 多層プリント配線板およびその製造方法
CN100475005C (zh) * 1998-02-26 2009-04-01 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
JP3596476B2 (ja) * 2001-02-27 2004-12-02 独立行政法人 科学技術振興機構 配線基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103052255A (zh) * 2011-10-11 2013-04-17 三星电机株式会社 印刷电路板和制造该印刷电路板的方法
CN103929903A (zh) * 2013-01-15 2014-07-16 日本特殊陶业株式会社 布线基板的制造方法
CN107004637A (zh) * 2014-12-19 2017-08-01 出光兴产株式会社 导体组合物油墨、层叠布线构件、半导体元件和电子设备以及层叠布线构件的制造方法
US10026624B2 (en) 2014-12-19 2018-07-17 Idemitsu Kosan Co., Ltd. Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member
CN107004637B (zh) * 2014-12-19 2018-12-25 出光兴产株式会社 层叠布线构件及制造方法、油墨、半导体元件和电子设备
TWI829833B (zh) * 2018-12-20 2024-01-21 日商力森諾科股份有限公司 配線基板及其製造方法
CN110913571A (zh) * 2019-12-05 2020-03-24 深圳市友泰实业有限公司 新型可磁吸线路板及其制作方法

Also Published As

Publication number Publication date
US20100181104A1 (en) 2010-07-22
TWI391061B (zh) 2013-03-21
JP2009010276A (ja) 2009-01-15
KR20100024449A (ko) 2010-03-05
US8276270B2 (en) 2012-10-02
TW200913835A (en) 2009-03-16
WO2009004855A1 (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
CN101849448A (zh) 配线基板的制造方法
US6571467B2 (en) Method for producing a doublesided wiring board
JP5209938B2 (ja) 回路形成方法
US8683685B2 (en) Method of manufacturing multilayer printed wiring board
KR102100002B1 (ko) 프린트 배선기판의 제조방법 및 그 방법에 의해 제조된 프린트 배선기판
JP2004200720A (ja) 多層プリント配線板およびその製造方法
Kothuru et al. Plasma treatment and copper metallization for reliable plated-through-holes in microwave PCBS for space electronic packaging
US9591771B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP4129665B2 (ja) 半導体パッケージ用基板の製造方法
JP2009212221A (ja) 回路基板の製造方法
JP4129666B2 (ja) 半導体パッケージ用基板の製造方法
JP5623030B2 (ja) プリント配線基板の製造方法
JP2006186059A (ja) 多層プリント配線板及びその製造方法
JP4370490B2 (ja) ビルドアップ多層プリント配線板及びその製造方法
JP2002038295A (ja) 回路基板の電気メッキ方法
JP3596476B2 (ja) 配線基板の製造方法
CN111479391A (zh) 一种任意阶互联hdi板制作方法和hdi板
US20200006135A1 (en) Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier
TW202413737A (zh) 電鍍系統及其方法
CN114368726A (zh) Mems内置芯片封装载板及其制作工艺
Borecki High density interconnections in PCBs-an overview of plating techniques
JP2001007163A (ja) Ｔａｂテープキャリアの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100929