JP2011134879A - ビルドアップ基板の製造方法 - Google Patents

ビルドアップ基板の製造方法 Download PDF

Info

Publication number
JP2011134879A
JP2011134879A JP2009292729A JP2009292729A JP2011134879A JP 2011134879 A JP2011134879 A JP 2011134879A JP 2009292729 A JP2009292729 A JP 2009292729A JP 2009292729 A JP2009292729 A JP 2009292729A JP 2011134879 A JP2011134879 A JP 2011134879A
Authority
JP
Japan
Prior art keywords
insulating film
wiring pattern
pattern
catalyst
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009292729A
Other languages
English (en)
Inventor
Tomoyuki Kamakura
知之 鎌倉
Akihiko Sumiya
彰彦 角谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009292729A priority Critical patent/JP2011134879A/ja
Priority to US12/973,201 priority patent/US20110159207A1/en
Priority to CN2010106135146A priority patent/CN102137550A/zh
Publication of JP2011134879A publication Critical patent/JP2011134879A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0709Catalytic ink or adhesive for electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173Differences in wettability, e.g. hydrophilic or hydrophobic areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】絶縁膜を挟んで絶縁状態で配置された配線パターンを電気的に接続するコンタクト部の断面積や形成位置のばらつきを抑制した状態でビルドアップ構造を形成する。
【解決手段】ビルドアップ基板の製造工程は、1層目の配線パターンを形成する工程として、表面処理工程S1と、インクジェットで触媒パターンを形成する触媒パターン形成工程S2と、触媒パターンの焼成工程S3と、配線パターンを形成する無電解銅めっき工程S4とを備えている。また、2層目の配線パターン及び1層目及び2層目の配線パターンを電気的に接続するコンタクト部を形成する工程として、撥液部形成工程S5と、絶縁膜形成工程S6と、絶縁膜表面処理工程S7と、触媒パターン形成工程S8と、触媒パターンの焼成工程S9と、配線パターン及びコンタクト部を形成する無電解銅めっき工程S10とを備えている。
【選択図】図1

Description

本発明は、ビルドアップ基板の製造方法に関する。
近年の電子機器の小型化、それら装置に用いられる回路基板の多層化、微細配線化、搭載電子部品の高密度実装化が推し進められている。このような要請に対応して、ビルドアップ多層配線構造の適用が活発に進められている。一般的なビルドアップ多層配線構造では、複数の配線層間に絶縁層が形成され、配線層間の導通のために絶縁層にビアホールが形成される。この絶縁層へのビアホール形成は、感光性樹脂を用いたフォトリソグラフィによる穴の形成方法やレーザ照射による穴の形成方法などが用いられる。次に、銅などの無電解金属めっき、そして電気金属めっきによって、この絶縁層上に導体配線層を形成し、これをフォトリソグラフィとエッチングなどにより銅などの導体の配線パターンを形成する。そして、必要に応じて、さらに上層への絶縁層の形成、その上への配線パターンの形成の工程を繰り返し、回路基板の多層化を行う。しかし、フォトリソグラフィを絶縁層及び配線パターンの形成にそれぞれ利用していたのでは、工程が複雑で製造コストが高くなるという問題がある。
そこで、フォトリソグラフィを用いずに、絶縁膜(絶縁層)や配線パターンを形成して多層配線を形成することが可能な電子デバイスの製造方法が提案されている(特許文献1参照)。特許文献1の製造方法では、導電性粒子を含む導電性インクをインクジェットヘッドから基板上に吐出した後、その導電性インクを乾燥させて基板上に複数のインク滴を形成し、その複数のインク滴の間に導電性インクをインクジェットヘッドから吐出配置し、その導電性インクを乾燥させて前記インク滴と結合させて配線パターンを形成する。次に、配線パターン上に導電性インクをインクジェットヘッドから吐出し、吐出した導電性インクを乾燥させて配線パターン上に導体ポストを形成する。また、導体ポストの上に導電性インクをインクジェットヘッドから吐出し、吐出した導電性インクを乾燥させて導体ポストの高さを増加させる。導体ポストが必要な高さになった後、配線パターンと導体ポストを加熱して一体化させる。次に、絶縁膜を形成するためのインクをインクジェットヘッドから配線パターン上に吐出した後、そのインクを乾燥させて配線パターン上に絶縁膜を形成するとともに、導体ポストの一部を絶縁膜から突出させる。次に、絶縁膜上に二層目配線パターンを形成し、前記配線パターンと二層目配線パターンとを絶縁膜により絶縁した状態で導体ポストと2層目配線パターンとを接続する。
特許第3925283号公報
特許文献1の方法では、配線パターンや導体ポストを形成する場合、基板上や配線パターン上に導電性インクを吐出して乾燥することで複数のインク滴を形成することを繰り返して、所望の厚さの配線パターンや所望の高さの導体ポストを形成する。例えば、配線パターンと2層目配線パターンとを電気的に接続する導体ポストは、図6(a),(b)に示すように、配線パターン51上に導電性インクを吐出した液滴をその都度乾燥させながら、複数のインク滴52を積み重ねて形成される。ところが、導電性インクは、分散剤に包容された態様の金属微粒子が溶媒中に分散されたものであるため、インクジェットヘッドから吐出されて着弾した液滴は、少なからず濡れ広がってしまう。そして、導体ポスト
は所定の高さにするために、配線パターンの部分に比べて、単位面積当たりの液滴の吐出、乾燥の回数が多くなる。吐出される液滴の状態が同じでも、乾燥前の液滴の濡れ広がり状態によって常に同じ条件の下で形成されているとは言い難く、その径や形成位置にばらつきが生じ易かった。
例えば、7個のインク滴52が積層された場合、図6(a)では3回目に吐出された液滴から形成された「3」で示すインク滴52は、「1」及び「2」のインク滴52の上に配置された状態となる。しかし、図6(b)では「3」で示すインク滴52は、「1」及び「2」のインク滴52の脇に濡れ広がった状態となり、その分、導体ポストの径が大きくなり、形成位置も目的とする位置からずれてしまう。なお、一つのインク滴52は、必ず一つの液滴を乾燥して形成されるとは限らず、図6(c)に示すように、連続打ちで吐出された複数の小さな液滴52aが集まったものを乾燥して形成される場合もある。
本発明は、上記の問題に鑑みてなされたものであって、その目的は、絶縁膜を挟んで絶縁された状態で配置された配線パターンを電気的に接続するコンタクト部(導体ポスト)の断面積や形成位置のばらつきを抑制した状態でビルドアップ構造を形成することができるビルドアップ基板の製造方法を提供することにある。
上記の目的を達成するために、本発明は、絶縁膜を挟んで形成されるとともに前記絶縁膜を貫通するコンタクト部で互いに電気的に接続された2層の配線パターンを有するビルドアップ基板の製造方法であって、前記2層の配線パターン及び前記コンタクト部の形成を、前記絶縁膜を形成するインクに対して撥液性を有する撥液剤を前記絶縁膜に覆われる一方の配線パターン上に液滴吐出ヘッドから吐出して撥液部を配置した状態で、前記撥液部が存在する以外の箇所に前記絶縁膜を形成するインクを液滴吐出ヘッドから吐出して前記絶縁膜を形成し、その後、前記撥液部を消失させた後、無電解めっきにより前記コンタクト部及び他方の配線パターンを形成することにより行う。
この構成によれば、絶縁膜(層間絶縁膜)を形成するうえで、フォトリソグラフィ、エッチング及び穴あけ工程が不要となるので、ビルドアップ基板(多層配線基板)の製造工程を単純なものにすることができる。また、一方の配線パターン上に撥液部を配置した状態で、液滴吐出方式により絶縁膜を形成するため、配線パターン上のコンタクト部を形成すべき箇所を精度良く避けた状態で絶縁膜を形成することができる。したがって、絶縁膜を挟んで絶縁された状態で配置された2層の配線パターンを電気的に接続するコンタクト部(導体ポスト)の断面積や形成位置のばらつきを抑制した状態でビルドアップ構造を形成することができる。
また、本発明のビルドアップ基板の製造方法においては、前記一方の配線パターンの形成は、基板の少なくとも前記配線パターンを形成すべき箇所を表面処理する表面処理工程と、前記配線パターンを形成すべき箇所に触媒液を液滴吐出ヘッドから吐出する触媒パターン形成工程と、前記触媒パターンを焼成する焼成工程と、前記焼成された触媒パターン上に無電解めっきにより前記一方の配線パターンを形成する無電解めっき工程とを備え、前記コンタクト部及び前記他方の配線パターンの形成は、前記無電解めっき工程で形成された前記一方の配線パターン上の前記コンタクト部を形成すべき箇所に、前記絶縁膜を形成するインクに対して撥液性を有する撥液剤を液滴吐出ヘッドから吐出する撥液部形成工程と、前記基板上の前記撥液部が存在する以外の箇所に前記絶縁膜を形成するインクを液滴吐出ヘッドから吐出した後、焼成する絶縁膜形成工程と、前記撥液部が除去される条件で前記絶縁膜の表面処理及び前記撥液部の除去を同時に行う絶縁膜表面処理工程と、表面処理された前記絶縁膜上の配線パターンを形成すべき箇所に触媒液を液滴吐出ヘッドから吐出する触媒パターン形成工程と、前記触媒パターンを焼成する焼成工程と、無電解めっ
きにより前記触媒パターン上に前記他方の配線パターン及び前記コンタクト部を形成する無電解めっき工程とを備えている。
この構成によれば、触媒パターン、撥液部、絶縁膜の形成が、液滴吐出ヘッドから液滴を吐出する液滴吐出方式で行われる。したがって、例えば、液滴吐出装置として複数の液滴吐出ヘッドを備えた装置を使用して、塗布パターンを制御する電子ファイル(ビットマップ)を入れ替えるだけで、一つの液滴吐出装置で触媒パターン、撥液部、絶縁膜を形成することができるので、製造期間の短縮化及び製造コストの低減化が可能となる。
また、本発明のビルドアップ基板の製造方法においては、前記触媒パターンは、パラジウムを担持したカップリング剤で形成され、前記焼成工程は、非酸化雰囲気で焼成を行う。この構成によれば、パラジウム(Pd)を担持したカップリング剤で形成された触媒パターンと基板表面との密着性を高めるために行われる焼成工程が、大気の下で基板を加熱することによりカップリング剤の焼成を行った場合と異なり、パラジウムの一部が酸化パラジウム(PdO)になるのが抑制される。めっき浴中の配線材料である金属イオン(例えば銅イオン)は酸化パラジウムの上には析出し難いため、パラジウムの一部が酸化パラジウムになると、触媒パターン上に形成される配線材料の膜密度が低下して、形成された配線パターンと形成領域の表面との間の密着性が損なわれる。しかし、非酸化雰囲気で焼成を行うことにより、パラジウムの一部が酸化パラジウムになるのが抑制され、配線パターンと配線パターン形成領域との密着性が向上する。
また、本発明のビルドアップ基板の製造方法においては、前記絶縁膜表面処理工程は、エキシマレーザーによる紫外線照射を行う。この構成によれば、絶縁膜の表面を触媒パターンとの親和性が良い状態にすることと、撥液部の消失(除去)とを同一プロセスで簡単に行うことができる。
また、本発明のビルドアップ基板の製造方法においては、前記無電解めっきは、中性無電解銅めっきである。この構成によれば、無電解銅めっき浴がホルムアルデヒドを還元剤とする強アルカリ性の場合に比べて、環境に与える負荷が小さく、また、半導体の信頼性に問題となるアルカリ金属イオンの含有量も少ないため、半導体デバイスへも適用し易い。さらに、めっき浴が強アルカリ性の場合、カップリング剤と基板表面あるいは絶縁膜表面との密着性が低下するが、めっき浴が中性の場合は密着性の低下が回避される。
また、本発明のビルドアップ基板の製造方法においては、前記コンタクト部は、前記一方の配線パターンの表面上に前記触媒パターンを介さずに直接析出するように形成される。この構成によれば、コンタクト部を、導電性インクを乾燥させて形成したインク滴を結合させて形成する場合に比べて、配線パターンとコンタクト部との接合部の抵抗が小さくなる。
ビルドアップ基板の製造工程を示すフローチャート。 (a)〜(d)は1層目の配線パターンを形成するための工程を示す模式図、(e)〜(j)は2層目の配線パターン及び1層目と2層目の配線パターンを接続するコンタクト部を形成するための工程を示す模式図。 (a)は触媒パターン形成工程において触媒パターンを形成すべき部分を示す模式平面図、(b)は撥液部が形成された状態の模式平面図、(c)は絶縁膜表面処理により撥液部が除去された部分の模式図、(d)は絶縁膜上に触媒のインクが塗布された状態の部分模式図。 別の実施形態を示し、(a)は基板の模式図、(b)はビルドアップ基板の模式図。 別の実施形態を示し、(a)は基板の模式図、(b)はビルドアップ基板の模式図。 (a),(b)は従来技術で導体ポスト形成する場合の模式図、図6(c)は複数の小さな液滴で一つのインク滴が形成される場合の模式図。
以下、本発明を具体化したビルドアップ基板の製造方法の一実施形態を図1〜図3にしたがって説明する。
図1に示すように、ビルドアップ基板の製造工程は、基板上に1層目の配線パターンを形成する工程として、表面処理工程S1と、触媒パターン形成工程S2と、焼成工程S3と、無電解銅めっき工程S4とを備えている。また、ビルドアップ基板の製造工程は、2層目の配線パターン及び1層目の配線パターンと2層目の配線パターンとを電気的に接続するコンタクト部を形成する工程として、撥液部形成工程S5と、絶縁膜形成工程S6と、絶縁膜表面処理工程S7と、触媒パターン形成工程S8と、焼成工程S9と、無電解銅めっき工程S10とを備えている。
触媒パターン形成工程S2,S8、撥液部形成工程S5、絶縁膜形成工程S6は、液滴吐出装置の液滴吐出ヘッドから液滴を吐出する液滴吐出方式で行われる。この実施形態では液滴吐出装置として、複数の液体(インク)を一つのヘッドの複数のノズル群に別々に供給するような構造の液滴吐出ヘッド(インクジェットヘッド)を備えたインクジェットプリンターを使用し、一つの液滴吐出装置で触媒パターン、撥液部、絶縁膜を形成するようにした。
表面処理工程S1では、基板11の配線パターンを形成すべき面に表面処理を行う。この実施形態では、表面処理として基板表面に親水性基である水酸基(OH基)を生成するための親水化処理を行う。表面処理として、例えば、図2(a)に示すように、基板11の表面への紫外線照射(酸素ガスの存在)あるいは基板11の表面への酸素プラズマ照射が行われる。そして、基板11の表面にOH基が形成される。基板11としては、ガラスエポキシ基板や紙フェノール基板等のリジッド基板、ポリイミドやポリエステルフィルム等のフレキシブル基板あるいはガラス基板等各種の材料を用いることができる。
触媒パターン形成工程S2では、表面処理が行われた基板11表面の配線パターン12を形成すべき箇所(図3(a)に鎖線で図示)に、図2(b)に示すように、触媒液13を液滴吐出装置の液滴吐出ヘッドとしてのインクジェットヘッド14から吐出して、配線パターン12の形状に合わせた形状の触媒パターン15が描画される。触媒液13としては、めっき触媒を担持したカップリング剤が溶媒に分散されたものが使用される。具体的には、分子中にめっき触媒としてのパラジウムを担持可能な官能基であるアミノ基を有するシランカップリング剤、例えばアルキルトリアルコキシシラン類(いわゆる、アミノ系シランカップリング剤)が使用される。そして、基板11の表面に形成されたOH基と、シランカップリング剤のアルコキシ基が加水分解されたシラノール基(Si−OH)とが水素結合で結合された状態となる。
焼成工程S3では、触媒パターン15を非酸化雰囲気で焼成することにより、触媒の活性化と基板11への密着化とが行われる(図2(c))。非酸化雰囲気とは不活性ガス雰囲気(例えば、窒素ガスやアルゴンガス雰囲気)あるいは還元雰囲気(例えば、窒素ガスやアルゴンガスに水素ガスが混合された雰囲気)を意味する。
そして、焼成により、基板11の表面に形成されたOH基と、シランカップリング剤のシラノール基(Si−OH)との脱水縮合反応が進み、シランカップリング剤と基板11とは水素結合より強固な共有結合で結合された状態となる。また、隣り合うシランカップ
リング剤のシラノール基(Si−OH)の間でも脱水縮合反応が進み、隣り合うシランカップリング剤同士も強固な共有結合で結合された状態となる。その結果、触媒パターン15は基板11に対して十分な密着性を維持することができる状態になる。
カップリング剤が基板11に固定される脱水縮合反応を円滑に行わせるためには、焼成温度は、100℃以上、好ましくは120℃である。カップリング剤が分散された有機溶媒の沸点がこの温度以下であれば、焼成温度は100℃以上、好ましくは120℃となる。しかし、触媒を担持したカップリング剤の触媒液13中での分散状態や触媒液13がインクジェットヘッド14から吐出されて基板11表面に着弾した際の濡れ広がり状態が適切な状態になる有機溶媒の沸点は150℃以上のため、焼成温度はカップリング剤が分散されている有機溶媒の沸点以上である150〜250℃が好ましい。
無電解めっき工程S4では中性無電解銅めっきにより銅めっきが行われて、図2(d)に示すように、触媒パターン15上に配線パターン12が形成される。中性無電解銅めっきには、Co2+を還元剤とする中性無電解銅めっき浴が使用される。ホルムアルデヒドを還元剤とする一般的な無電解銅めっきでは、めっき浴が強アルカリ性(PH12〜13)のため、カップリング剤と基板表面との間に存在する共有結合が切断され易くなり、基板表面と触媒パターン15間の密着性が低下する。しかし、無電解めっきが中性無電解めっきで行われるため、カップリング剤と基板表面との間に存在する共有結合の切断が抑制され、基板表面と触媒パターン15間の密着性の低下が回避される。
撥液部形成工程S5では、無電解めっき工程S4で形成された配線パターン12上のコンタクト部を形成すべき箇所(図3(b)参照)に、図2(e)に示すように、絶縁膜を形成するためのインクに対して撥液性を有する撥液剤16をインクジェットヘッド14から吐出して撥液部17を形成する。
撥液剤16としては、フッ素樹脂を溶媒に溶解させたもの、撥水処理用シランを溶媒に溶解させたものあるいはシリコーンオイル等が用いられる。フッ素樹脂を溶媒に溶解させたものの具体例としては、例えば、住友スリーエム株式会社製「EGC1720」(HFE(ハイドロフルオロエーテル)溶媒にフッ素樹脂を0.1wt%溶解させたもの)を用いることができる。この場合、HFEにアルコール系、炭化水素系、ケトン系、エーテル系、エステル系の溶剤を適宜混合することにより、インクジェットヘッド14から安定して吐出可能に調整可能である。
撥水処理用シランを溶媒に溶解させたものとしては、アルキルシラン類のひとつである例えば、オクタデシルトリメトキシシランを、水を飽和させたキシレン等の芳香族系溶媒に溶解させたものが挙げられる。また、フルオロアルキルシラン類のひとつである例えば、1H,1H,2H,2H−パーフルオロデシルトリメトキシシランを常温常圧で液体であるフッ素系化合物の例えば、α,α,α−トリフルオロトルエンに溶解させたものが挙げられる。
絶縁膜形成工程S6では、図2(f)に示すように、基板11上の撥液部17を除いた箇所に絶縁膜19を形成するためのインク18をインクジェットヘッド14から吐出して、絶縁膜19を形成した後、焼成する。その結果、基板11は撥液部17を除いた部分に絶縁膜19が形成された状態になる。絶縁膜19を形成するためのインク18としては、例えば、市販のポリイミドワニス(デュポン社製、製品名「パイルML」)を溶剤(N−メチル−2−ピロリドン)で希釈して、粘度を調整したものを用いた。インク滴は親インク性の基板11表面及び配線パターン12に着弾した後は濡れ広がって、撥液部17以外の部分はすべてインク18で覆われる。また、インク18の表面は、セルフレベリング効果によって平坦となる。液滴吐出装置にて何度かインク18の重ね塗りをする。そして、
焼成により溶剤の除去とポリイミドの硬化とが行われる。
絶縁膜表面処理工程S7では、図2(g)に示すように、絶縁膜19全体及び撥液部17にエキシマレーザー(例えば、172nmに発光中心波長を持つキセノンエキシマランプ)による紫外線照射(照射時間:5〜10分)が行われる。その結果、絶縁膜19は表面にOH基が形成されて表面改質が行われる。また、撥液部17は完全に除去(消失)されて絶縁膜19は、撥液部17があった部分に孔20が形成された状態になる。
触媒パターン形成工程S8では、図2(h)に示すように、表面処理された絶縁膜19上の2層目の配線パターン21を形成すべき箇所に、触媒液13をインクジェットヘッド14から吐出して、配線パターン21の形状に合わせた形状の触媒パターン22が描画される。触媒液13は撥液部17が除去された孔20には吐出されない。
焼成工程S9では、触媒パターン15の焼成工程S3と同様な条件で触媒パターン22を非酸化雰囲気で焼成することにより、触媒の活性化と絶縁膜19への密着化とが行われる(図2(i))。
次に無電解めっき工程S10が実施され、配線パターン12を形成する際と同様な条件で中性無電解銅めっきにより銅めっきが行われる。そして、図2(j)に示すように、触媒パターン22上に2層目の配線パターン21が形成されるとともに、絶縁膜19で被覆された1層目の配線パターン12と2層目の配線パターン21とを接続するコンタクト部23が形成される。コンタクト部23は、1層目の配線パターン12の表面上に触媒パターン22を介さずに直接析出して成長することで形成される。そして、コンタクト部23は成長途中で触媒パターン22上に析出する2層目の配線パターン21と金属結合した状態となって成長する。
以上で2層の配線パターン12,21を備えたビルドアップ基板24の製造が終了する。3層以上の配線パターン12,21を備えたビルドアップ基板24を製造する場合は、2層目の無電解めっき工程S10が終了した後、撥液部形成工程S5から無電解めっき工程S10までの各工程を配線パターンの層数に対応して繰り返すことで所望のビルドアップ基板24を製造することができる。
上記実施形態のビルドアップ基板24の製造方法によれば、以下のような効果を得ることができる。
(1)絶縁膜19を形成するインクに対して撥液性を有する撥液剤16を、配線パターン12上にインクジェットヘッド14から吐出して撥液部17を配置した状態で、撥液部17が存在する以外の箇所に絶縁膜19を形成するインクをインクジェットヘッド14から吐出して絶縁膜19を形成する。そして、撥液部17を消失させた後、無電解めっきにより、絶縁膜19を挟んで形成される配線パターン12,21を電気的に接続するコンタクト部23及び配線パターン21を形成する。したがって、絶縁膜19を形成するうえで、フォトリソグラフィ、エッチング及び穴あけ工程が不要となるので、ビルドアップ基板24の製造工程を単純なものにすることができる。また、配線パターン12上のコンタクト部23を形成すべき箇所を精度良く除いた状態で絶縁膜19を形成することができる。その結果、絶縁膜19を挟んで絶縁された状態で配置された配線パターン12,21を電気的に接続するコンタクト部23の断面積や形成位置のばらつきを抑制した状態でビルドアップ構造を形成することができる。また、導電性インクをインクジェットヘッドから基板あるいは絶縁膜上に吐出、乾燥させて配線パターンやコンタクト部(導電ポスト)を形成する方法と異なり、配線パターン12,21やコンタクト部23を、高価な導電性インクを使用せずに形成できるため、製造コストを低減することができる。
(2)1層目の配線パターン12を形成する工程として、表面処理工程S1と、触媒パターン形成工程S2と、焼成工程S3と、無電解銅めっき工程S4とを備えている。また、2層目の配線パターン21及び1層目の配線パターン12と2層目の配線パターン21とを電気的に接続するコンタクト部23を形成する工程として、撥液部形成工程S5と、絶縁膜形成工程S6と、絶縁膜表面処理工程S7と、触媒パターン形成工程S8と、焼成工程S9と、無電解銅めっき工程S10とを備えている。そして、触媒パターン形成工程S2,S8、撥液部形成工程S5、絶縁膜形成工程S6は、インクジェットヘッド14から液滴を吐出する液滴吐出方式で行われる。したがって、液滴吐出装置として複数の液滴吐出ヘッドを備えた装置や複数の液体(インク)を一つのヘッドの複数のノズル群に別々に供給するような構造の液滴吐出ヘッドを備えた装置を使用すれば、塗布パターンを制御する電子ファイル(ビットマップ)を入れ替えるだけで、一つの液滴吐出装置で触媒パターン、撥液部、絶縁膜を形成することができる。その結果、製造期間の短縮化及び製造コストの低減化が可能となる。また、2層目の無電解めっき工程S10が終了した後、撥液部形成工程S5から無電解めっき工程S10までの各工程を配線パターンの層数に対応して繰り返すことにより、3層以上の配線パターン12,21を備えたビルドアップ基板24を製造することができる。
(3)焼成工程は、触媒パターン15,22を形成するパラジウム(Pd)を担持したカップリング剤の焼成を、基板11を非酸化雰囲気で加熱することにより行う。したがって、カップリング剤の焼成を大気の下で行った場合と異なり、パラジウムの一部が酸化パラジウム(PdO)になるのが防止され、配線パターン12,21と配線パターン形成領域との密着性が向上する。
(4)絶縁膜表面処理工程S7は、エキシマレーザーによる紫外線照射を行う。したがって、絶縁膜19の表面を触媒パターン15,22との親和性が良い状態にすることと、撥液部17の消失とを同一プロセスで簡単に行うことができる。
(5)無電解めっきは、中性無電解銅めっきにより行われる。したがって、無電解銅めっき浴がホルムアルデヒドを還元剤とする強アルカリ性の場合と異なり、めっき浴によりカップリング剤と基板11表面あるいは絶縁膜19表面との密着性の低下が回避される。また、めっき浴が強アルカリ性の場合に比べて、環境に与える負荷が小さく、半導体の信頼性に問題となるアルカリ金属イオンの含有量も少ないため、半導体デバイスへも適用し易い。
(6)コンタクト部23は、配線パターン12の表面上に触媒パターン22を介さずに直接析出するように形成される。したがって、コンタクト部23を、導電性インクを乾燥させて形成したインク滴を結合させて形成する場合に比べて、配線パターン12とコンタクト部23との接合部の抵抗が小さくなる。
なお、上記実施形態は以下のように変更してもよい。
・ 基板の片面にビルドアップ構造が形成された多層配線板に限らず、基板の両面にビルドアップ構造が形成された多層配線板に適用してもよい。両面にビルドアップ構造が形成された多層配線板を製造する場合、上記実施形態と同様の工程を基板11の両面に対して行なう製造方法に限らない。例えば、基板11として図4(a)に示すように、基板11に形成された孔25が金属ペーストや導電性インク等の導電材26で充填されたものを使用し、その両面に上記実施形態と同様の工程を行なって、基板11の両面にビルドアップ構造が形成された、図4(b)に示すようなビルドアップ基板24を製造してもよい。
・ 多層配線板の1層目がグランド層用のベタパターンの場合、基板として片面銅箔基板あるいは両面銅箔基板を用いるとともに、上記実施形態の撥液部形成工程S5から製造
を開始するようにしてもよい。また、銅箔基板を用いて1層目の配線パターンが形成された配線基板を基にして、上記実施形態の撥液部形成工程S5から製造を開始して、撥液部形成工程S5から無電解めっき工程S10までの各工程を配線パターンの層数に対応して繰り返すことにより、ビルドアップ基板24を製造してもよい。
・ ビルドアップ基板は一般の多層配線板に限らず、ICチップを基板としてICチップ上に直接ビルドアップ構造を形成するものに適用してもよい。例えば、図5(a)に示すように、パッド31まで形成したICチップ30を基板として使用し、撥液部形成工程S5から無電解めっき工程S10までの各工程を配線パターン32の層数に対応して繰り返す。パッド31はダマシンプロセスで形成された銅パッドである。そして、図5(b)に示すように、ICチップ30上に配線パターン32、コンタクト部33及び配線パターンとしてのパッド34を形成する。
・ 表面処理工程S1は、基板11の少なくとも配線パターン12を形成すべき箇所を表面処理すればよく、基板11の表面全体に行う代わりに、例えば、一方の配線パターン12を形成すべき箇所にのみ表面処理を施すようにしてもよい。
・ 焼成工程は、非酸化雰囲気で焼成を行う代わりに空気の存在下(例えば、大気下)での焼成であってもよい。しかし、非酸化雰囲気の方が好ましい。
・ 絶縁膜表面処理工程S7における紫外線照射の紫外光は、中心波長が172nmのエキシマ光に限らず、中心波長が248nmのフッ化クリプトンレーザーや中心波長が193nmのフッ化アルゴンレーザーを用いてもよい。また、エキシマレーザーによる紫外線照射に限らず、エキシマレーザー以外の方法で紫外線照射を行ってもよい。
・ 絶縁膜19の表面を触媒液13との親和性の良い状態にする処理として、必ずしも同時に撥液部17の除去を良好に行うことができない処理を行い、撥液部17の除去処理を別に行うようにしてもよい。
・ 触媒液13に使用されるシランカップリング剤は、めっき触媒としてのパラジウムを担持可能な官能基としてアミノ基を有するものに限らず、例えば、イミダゾール基を有するものであってもよい。
・ 触媒パターン形成工程S2,S8は、めっき触媒を担持したカップリング剤が溶媒に分散された触媒液13を基板11上あるいは絶縁膜19上に吐出して触媒パターン15を形成する方法に限らない。例えば、めっき触媒(パラジウム)を担持可能なカップリング剤(シランカップリング剤)溶液を基板11上あるいは絶縁膜19上に吐出してシランカップリング剤層を形成した後、Pd触媒化処理を実施して触媒パターン15,22を形成してもよい。
・ めっき触媒の触媒金属はパラジウムに限らず、パラジウム以外の貴金属、例えば金であってもよい。
・ 無電解銅めっきは、中性無電解銅めっきに限らず、例えば、無電解銅めっき浴がホルムアルデヒドを還元剤とする強アルカリ性のめっき浴を用いる無電解銅めっきであってもよい。
・ 無電解めっきは、無電解銅めっきに限らず、例えば、無電解金めっきや無電解銀めっきであってもよい。しかし、無電解金めっきや無電解銀めっきでは無電解銅めっきに比べてコストが高くなる。
・ コンタクト部23を、配線パターン12,21,32の金属表面上に触媒パターン
15,22を介さずに直接析出させて形成する方法に限らず、触媒パターン15,22を介して析出させるようにしてもよい。
S1…表面処理工程、S2,S8…触媒パターン形成工程、S3,S9…焼成工程、S4,S10…無電解めっき工程、S5…撥液部形成工程、S6…絶縁膜形成工程、S7…絶縁膜表面処理工程、11…基板、12,21,32…配線パターン、13…触媒液、15,22…触媒パターン、16…撥液剤、17…撥液部、18…インク、19…絶縁膜、23,33…コンタクト部、24…ビルドアップ基板。

Claims (6)

  1. 絶縁膜を挟んで形成されるとともに前記絶縁膜を貫通するコンタクト部で互いに電気的に接続された2層の配線パターンを有するビルドアップ基板の製造方法であって、前記2層の配線パターン及び前記コンタクト部の形成を、前記絶縁膜を形成するインクに対して撥液性を有する撥液剤を前記絶縁膜に覆われる一方の配線パターン上に液滴吐出ヘッドから吐出して撥液部を配置した状態で、前記撥液部が存在する以外の箇所に前記絶縁膜を形成するインクを液滴吐出ヘッドから吐出して前記絶縁膜を形成し、その後、前記撥液部を消失させた後、無電解めっきにより前記コンタクト部及び他方の配線パターンを形成することにより行うことを特徴とするビルドアップ基板の製造方法。
  2. 前記一方の配線パターンの形成は、
    基板の少なくとも前記配線パターンを形成すべき箇所を表面処理する表面処理工程と、
    前記配線パターンを形成すべき箇所に触媒液を液滴吐出ヘッドから吐出する触媒パターン形成工程と、
    前記触媒パターンを焼成する焼成工程と、
    前記焼成された触媒パターン上に無電解めっきにより前記一方の配線パターンを形成する無電解めっき工程とを備え、
    前記コンタクト部及び前記他方の配線パターンの形成は、
    前記無電解めっき工程で形成された前記一方の配線パターン上の前記コンタクト部を形成すべき箇所に、前記絶縁膜を形成するインクに対して撥液性を有する撥液剤を液滴吐出ヘッドから吐出する撥液部形成工程と、
    前記基板上の前記撥液部が存在する以外の箇所に前記絶縁膜を形成するインクを液滴吐出ヘッドから吐出した後、焼成する絶縁膜形成工程と、
    前記撥液部が除去される条件で前記絶縁膜の表面処理及び前記撥液部の除去を同時に行う絶縁膜表面処理工程と、
    表面処理された前記絶縁膜上の配線パターンを形成すべき箇所に触媒液を液滴吐出ヘッドから吐出する触媒パターン形成工程と、
    前記触媒パターンを焼成する焼成工程と、
    無電解めっきにより前記触媒パターン上に前記他方の配線パターン及び前記コンタクト部を形成する無電解めっき工程と
    を備えている請求項1に記載のビルドアップ基板の製造方法。
  3. 前記触媒パターンは、パラジウムを担持したカップリング剤で形成され、前記焼成工程は、非酸化雰囲気で焼成を行う請求項2に記載のビルドアップ基板の製造方法。
  4. 前記絶縁膜表面処理工程は、エキシマレーザーによる紫外線照射を行う請求項2に又は請求項3に記載のビルドアップ基板の製造方法。
  5. 前記無電解めっきは、中性無電解銅めっきである請求項3又は請求項4に記載のビルドアップ基板の製造方法。
  6. 前記コンタクト部は、前記一方の配線パターンの表面上に前記触媒パターンを介さずに直接析出するように形成される請求項2〜請求項5のいずれか1項に記載のビルドアップ基板の製造方法。
JP2009292729A 2009-12-24 2009-12-24 ビルドアップ基板の製造方法 Pending JP2011134879A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009292729A JP2011134879A (ja) 2009-12-24 2009-12-24 ビルドアップ基板の製造方法
US12/973,201 US20110159207A1 (en) 2009-12-24 2010-12-20 Method for producing build-up substrate
CN2010106135146A CN102137550A (zh) 2009-12-24 2010-12-24 积层基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009292729A JP2011134879A (ja) 2009-12-24 2009-12-24 ビルドアップ基板の製造方法

Publications (1)

Publication Number Publication Date
JP2011134879A true JP2011134879A (ja) 2011-07-07

Family

ID=44187885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009292729A Pending JP2011134879A (ja) 2009-12-24 2009-12-24 ビルドアップ基板の製造方法

Country Status (3)

Country Link
US (1) US20110159207A1 (ja)
JP (1) JP2011134879A (ja)
CN (1) CN102137550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029452A (ja) * 2017-07-27 2019-02-21 日立化成株式会社 半導体装置製造用部材の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105499069B (zh) * 2014-10-10 2019-03-08 住友重机械工业株式会社 膜形成装置及膜形成方法
WO2016098860A1 (ja) 2014-12-19 2016-06-23 出光興産株式会社 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
CN107835974B (zh) * 2015-06-30 2021-07-16 3M创新有限公司 包括通孔的电子设备以及形成此类电子设备的方法
CN107850958B (zh) * 2015-06-30 2021-08-31 3M创新有限公司 图案化外覆层

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5077085A (en) * 1987-03-06 1991-12-31 Schnur Joel M High resolution metal patterning of ultra-thin films on solid substrates
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
JP4479528B2 (ja) * 2004-07-27 2010-06-09 富士電機デバイステクノロジー株式会社 ガラス基体へのめっき方法、そのめっき方法を用いる磁気記録媒体用ディスク基板の製造方法及び垂直磁気記録媒体の製造方法
US20080311285A1 (en) * 2007-06-14 2008-12-18 Seiko Epson Corporation Contact hole forming method, conducting post forming method, wiring pattern forming method, multilayered wiring substrate producing method, electro-optical device producing method, and electronic apparatus producing method
JP2009021552A (ja) * 2007-06-14 2009-01-29 Seiko Epson Corp コンタクトホール形成方法、導電ポスト形成方法、配線パターン形成方法、多層配線基板の製造方法、及び電子機器製造方法
JP5041214B2 (ja) * 2007-06-15 2012-10-03 ソニー株式会社 金属薄膜の形成方法および電子デバイスの製造方法
JP2009010276A (ja) * 2007-06-29 2009-01-15 C Uyemura & Co Ltd 配線基板の製造方法
JP4375466B2 (ja) * 2007-09-21 2009-12-02 セイコーエプソン株式会社 導電ポスト形成方法、多層配線基板の製造方法及び電子機器の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029452A (ja) * 2017-07-27 2019-02-21 日立化成株式会社 半導体装置製造用部材の製造方法
JP7280011B2 (ja) 2017-07-27 2023-05-23 株式会社レゾナック 半導体装置製造用部材の製造方法

Also Published As

Publication number Publication date
US20110159207A1 (en) 2011-06-30
CN102137550A (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
CN1284431C (zh) 多层布线基板的制造方法
US6378424B1 (en) Electronic part fabricated by intaglio printing and a method for fabricating the same
JP5209938B2 (ja) 回路形成方法
JP2011134879A (ja) ビルドアップ基板の製造方法
TW201907772A (zh) 使用中介層及導電糊的多層電路板
JP2008508703A (ja) 電子回路アセンブリの製造方法
TWI737852B (zh) 以催化積層或黏著劑整合積體電路晶圓
JP4379386B2 (ja) 多層構造形成方法
JP2008117997A (ja) 電子基板の製造方法
JP4801189B2 (ja) 印刷回路基板及びその製造方法
US20070227763A1 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
KR100810674B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP2004281658A (ja) 導電膜パターンおよびその形成方法、配線基板および電子機器
JP2005057140A (ja) 多層配線基板とその製造方法
JP2007251084A (ja) 電極配線構造体及びその製造方法
JP2003318542A (ja) 多層配線の形成方法、多層配線基板、デバイス、デバイスの製造方法及び電子機器
JP2005057139A (ja) 多層配線基板とその製造方法
JP2007116193A (ja) 多層配線基板の製造方法、電子デバイス、電子機器
TW580436B (en) Ink-jet micro-injector device and fabrication method thereof
JP4212887B2 (ja) 多層回路基板の製造方法
JP2010129752A (ja) 段差間配線構造及び段差間配線方法
KR100777021B1 (ko) 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판
JP2011134878A (ja) 基板上への導電パターンの形成方法
JP3823457B2 (ja) セラミックス配線基板の製造方法
KR100679072B1 (ko) 기판의 표면처리방법, 기판의 제조방법 및 기판