JP4379386B2 - 多層構造形成方法 - Google Patents
多層構造形成方法 Download PDFInfo
- Publication number
- JP4379386B2 JP4379386B2 JP2005182974A JP2005182974A JP4379386B2 JP 4379386 B2 JP4379386 B2 JP 4379386B2 JP 2005182974 A JP2005182974 A JP 2005182974A JP 2005182974 A JP2005182974 A JP 2005182974A JP 4379386 B2 JP4379386 B2 JP 4379386B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dummy
- insulating
- insulating pattern
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
- B41M3/00—Printing processes to produce particular kinds of printed work, e.g. patterns
- B41M3/006—Patterns of chemical products used for a specific purpose, e.g. pesticides, perfumes, adhesive patterns; use of microencapsulated material; Printing on smoking articles
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
- B41M3/00—Printing processes to produce particular kinds of printed work, e.g. patterns
- B41M3/008—Sequential or multiple printing, e.g. on previously printed background; Mirror printing; Recto-verso printing; using a combination of different printing techniques; Printing of patterns visible in reflection and by transparency; by superposing printed artifacts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
第1の導電パターンを形成する工程と、
前記第1の導電パターンの上にポストを形成する工程と、
前記第1の導電パターン及び前記ポストの周囲に第1の絶縁パターンを形成する工程と、
前記第1の絶縁パターン上に導電材料を含有した機能液によりダミーポストを設ける第1のインクジェット工程と、
前記ダミーポスト及び前記ポストの周囲に第2の絶縁パターンが得られるように、前記第1の絶縁パターン上に前記第2の絶縁パターンを設ける第2のインクジェット工程と、
前記ダミーポスト及び前記ポストに接続する第2の導電パターンが得られるように、前記第2の絶縁パターン上に前記第2の導電パターンを設ける第3のインクジェット工程と、
を包含した多層構造形成方法であって、
前記第2のインクジェット工程では、前記ダミーポストの上部及び前記ポストの上部が露出するように前記第2の絶縁パターンを形成し、
前記第3のインクジェット工程では、露出した前記ポスト及び露出した前記ダミーポストと接続するように前記第2の導電パターンを形成する、
ことを特徴とする。
まず、本実施形態の多層構造形成方法において用いられる液滴吐出装置の構造および機能を説明する。
図1に示す液滴吐出装置100は、基本的にはインクジェット装置である。より具体的には、液滴吐出装置100は、液状材料111を保持するタンク101と、チューブ110と、グランドステージGSと、吐出ヘッド部103と、ステージ106と、第1位置制御装置104と、第2位置制御装置108と、制御部112と、光照射装置140と、支持部104aと、を備えている。
図2(a)および(b)に示すように、液滴吐出装置100におけるヘッド114は、複数のノズル118を有するインクジェットヘッドである。具体的には、ヘッド114は、振動板126と、複数のノズル118と、複数のノズル118のそれぞれの開口を規定するノズルプレート128と、液たまり129と、複数の隔壁122と、複数のキャビティ120と、複数の振動子124と、を備えている。
次に、制御部112の構成を説明する。図3に示すように、制御部112は、入力バッファメモリ200と、記憶装置202と、処理部204と、光源駆動部205と、走査駆動部206と、ヘッド駆動部208と、を備えている。これら入力バッファメモリ200と、処理部204と、記憶装置202と、光源駆動部205と、走査駆動部206と、ヘッド駆動部208とは、図示しないバスによって相互に通信可能に接続されている。
上述の「液状材料」とは、ヘッド114のノズル118から液滴Dとして吐出されうる粘度を有する材料をいう。ここで、「液状材料」が水性であると油性であるとを問わない。ノズル118から吐出可能な流動性(粘度)を備えていれば十分で、固体物質が混入していても全体として流動体であればよい。ここで、「液状材料」の粘度は1mPa・s以上50mPa・s以下であるのが好ましい。粘度が1mPa・s以上である場合には、「液状材料」の液滴Dを吐出する際にノズル118の周辺部が「液状材料」で汚染されにくい。一方、粘度が50mPa・s以下である場合は、ノズル118における目詰まり頻度が小さく、このため円滑な液滴Dの吐出を実現できる。
図4から図7を参照しながら、本実施形態の多層構造形成方法を説明する。
図6を参照しながら、図4(e)に示された複数のダミーポスト5を設けるインクジェット工程をより詳細に説明する。なお、以下では、説明の便宜上、1つのダミーポスト5に着目して工程が説明されているが、実際には、この工程によって複数のダミーポスト5が設けられる。
図7を参照しながら、図5(a)の絶縁パターン6を設けるインクジェット工程をより詳細に説明する。
図8を参照しながら、実施形態2の多層構造形成方法を説明する。
図9を参照しながら、実施形態3の多層構造形成方法を説明する。
実施形態1および2のダミーポスト5の形状は、ほぼ円錐台であり、そしてこのため、ダミーポスト5の断面形状は、テーパ状である(図10(a))。しかしながら、本発明の「ダミーポスト」の形状は、円錐台に限定されない。具体的には、「ダミーポスト」の断面形状がテーパ状であれば、ダミーポストの形状が円錐台の形状である必要ない。
実施形態1および2では、導電パターン7は接続ランドである。また、導電パターン7を固定する機能を担うのは、導電ポスト3と複数のダミーポスト5との組合せである。ただし、本発明はこのような形態に限定されない。例えば、図10(c)に示すように、接続ランドを固定する機能を担うのが、複数のダミーポスト5だけでもよい。つまり、導電ポスト3は無くてもよい。さらに、複数のダミーポスト5が固定する対象は、接続ランドに限定されず、ストライプ状の導電パターン7Aでもよい。なお、図10(c)の紙面は、XY平面に平行である。
実施形態1から3の機能液14には、銀のナノ粒子が含まれている。しかしながら、銀のナノ粒子に代えて、他の金属のナノ粒子が用いられてもよい。ここで、他の金属として、例えば、金、白金、銅、パラジウム、ロジウム、オスミウム、ルテニウム、イリジウム、鉄、錫、亜鉛、コバルト、ニッケル、クロム、チタン、タンタル、タングステン、インジウムのいずれか1つが利用されてもよいし、または、いずれか2つ以上が組合せられた合金が利用されてもよい。ただし、銀であれば比較的低温で還元できるため、扱いが容易であり、この点で、液滴吐出装置100を利用する場合には、銀のナノ粒子を含有する機能液14を利用することは好ましい。
実施形態1において述べたように、機能液14における銀のナノ粒子は、有機物などのコーティング剤で被覆されてもよい。このようなコーティング剤として、アミン、アルコール、チオールなどが知られている。より具体的には、コーティング剤として、2−メチルアミノエタノール、ジエタノールアミン、ジエチルメチルアミン、2−ジメチルアミノエタノール、メチルジエタノールアミンなどのアミン化合物、アルキルアミン類、エチレンジアミン、アルキルアルコール類、エチレングリコール、プロピレングリコール、アルキルチオール類、エタンジチオールなどがある。コーティング剤で被覆された銀のナノ粒子は、分散媒中でより安定して分散され得る。
実施形態1から3によれば、紫外域の波長の光を照射して、基板1,21の表面、および絶縁パターン4の表面を親液化する。しかしながら、このような親液化に代えて、大気雰囲気中で酸素を処理ガスとするO2プラズマ処理を施しても、これらの表面を親液化できる。O2プラズマ処理は、物体表面に対して、図示しないプラズマ放電電極からプラズマ状態の酸素を照射する処理である。O2プラズマ処理の条件は、プラズマパワーが50〜1000W、酸素ガス流量が50〜100mL/min、プラズマ放電電極に対する物体表面の相対移動速度が0.5〜10mm/secであり、物体表面の温度が70〜90℃であればよい。
実施形態1から3では、多層構造形成方法が、複数の液滴吐出装置100によって実現される。ただし、多層構造形成方法において利用される液滴吐出装置100の数は1つだけでもよい。液滴吐出装置100の数が1つの場合には、1つの液滴吐出装置100において、ヘッド114ごとに異なる液状材料111を吐出すればよい。
実施形態1から3では、機能液15は、溶剤と、絶縁材料として感光性のアクリル樹脂と、を含有している。つまり、機能液15は、溶剤に溶けた重合体を含有している。
実施形態1および2では、多層構造10が、その最下層を構成する基板1から最表層を構成する導電パターン7まで、Z軸方向に積層された5つの層からなる。しかしながら、実際には、基板1と、絶縁パターン4との間に、さらに多くの層が存在してよい。つまり、本発明の「物体表面」は、基板1の表面でもよいし、他の絶縁層または絶縁パターンの表面でもよい。また、多層構造10において、複数の絶縁層または絶縁パターンの間に、抵抗器、キャパシタ、LSIベアチップ、またはLSIパッケージなどの電子部品が埋め込まれていてもよい。また、ポリイミドからなる基板1に代えて、セラミック基板、ガラス基板、エポキシ基板、ガラスエポキシ基板、またはシリコン基板などが利用されても、上記実施形態で説明した効果と同様の効果が得られる。
Claims (1)
- 第1の導電パターンを形成する工程と、
前記第1の導電パターンの上にポストを形成する工程と、
前記第1の導電パターン及び前記ポストの周囲に第1の絶縁パターンを形成する工程と、
前記第1の絶縁パターン上に導電材料を含有した機能液によりダミーポストを設ける第1のインクジェット工程と、
前記ダミーポスト及び前記ポストの周囲に第2の絶縁パターンが得られるように、前記第1の絶縁パターン上に前記第2の絶縁パターンを設ける第2のインクジェット工程と、
前記ダミーポスト及び前記ポストに接続する第2の導電パターンが得られるように、前記第2の絶縁パターン上に前記第2の導電パターンを設ける第3のインクジェット工程と、
を包含した多層構造形成方法であって、
前記第2のインクジェット工程では、前記ダミーポストの上部及び前記ポストの上部が露出するように前記第2の絶縁パターンを形成し、
前記第3のインクジェット工程では、露出した前記ポスト及び露出した前記ダミーポストと接続するように前記第2の導電パターンを形成する、
ことを特徴とする多層構造形成方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182974A JP4379386B2 (ja) | 2005-06-23 | 2005-06-23 | 多層構造形成方法 |
TW095120811A TWI317611B (en) | 2005-06-23 | 2006-06-12 | Multilayered structure forming method |
KR1020060055890A KR100769636B1 (ko) | 2005-06-23 | 2006-06-21 | 다층구조 형성 방법 |
CN2006100932054A CN1886032B (zh) | 2005-06-23 | 2006-06-22 | 多层结构形成方法 |
US11/425,762 US20060292769A1 (en) | 2005-06-23 | 2006-06-22 | Multilayered structure forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005182974A JP4379386B2 (ja) | 2005-06-23 | 2005-06-23 | 多層構造形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007005519A JP2007005519A (ja) | 2007-01-11 |
JP4379386B2 true JP4379386B2 (ja) | 2009-12-09 |
Family
ID=37568043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005182974A Active JP4379386B2 (ja) | 2005-06-23 | 2005-06-23 | 多層構造形成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060292769A1 (ja) |
JP (1) | JP4379386B2 (ja) |
KR (1) | KR100769636B1 (ja) |
CN (1) | CN1886032B (ja) |
TW (1) | TWI317611B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4508277B2 (ja) * | 2007-11-20 | 2010-07-21 | セイコーエプソン株式会社 | セラミック多層基板の製造方法 |
FR2925222B1 (fr) * | 2007-12-17 | 2010-04-16 | Commissariat Energie Atomique | Procede de realisation d'une interconnexion electrique entre deux couches conductrices |
JP2010238825A (ja) * | 2009-03-30 | 2010-10-21 | Murata Mfg Co Ltd | 導電性インク、バンプ形成方法及び電子部品 |
DE102009019412A1 (de) * | 2009-04-29 | 2010-11-04 | Fa. Austria Technologie & Systemtechnik Ag | Verfahren zur Herstellung einer Leiterplatte mit LEDs und gedruckter Reflektorfläche sowie Leiterplatte, hergestellt nach dem Verfahren |
US8765025B2 (en) * | 2010-06-09 | 2014-07-01 | Xerox Corporation | Silver nanoparticle composition comprising solvents with specific hansen solubility parameters |
DE102010040867A1 (de) * | 2010-09-16 | 2012-03-22 | Robert Bosch Gmbh | Elektronikbauteil mit verbesserter Leitungsstruktur |
JP5002718B1 (ja) | 2011-06-29 | 2012-08-15 | 株式会社東芝 | フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器 |
JP2013012721A (ja) * | 2012-05-16 | 2013-01-17 | Toshiba Corp | フレキシブルプリント配線板、及びプリント配線板 |
FR3033666B1 (fr) * | 2015-03-10 | 2019-06-07 | Ecole Nationale Superieure Des Mines | Realisation d'objets electroniques par utilisation combinee de l'impression 3d et de l'impression par jet de matiere |
KR102167540B1 (ko) * | 2018-05-21 | 2020-10-20 | (주)유니젯 | 다층기판의 제조방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2306384A1 (en) * | 1997-10-14 | 1999-04-22 | Patterning Technologies Limited | Method of forming an electronic device |
JP3925283B2 (ja) * | 2002-04-16 | 2007-06-06 | セイコーエプソン株式会社 | 電子デバイスの製造方法、電子機器の製造方法 |
US20030218246A1 (en) * | 2002-05-22 | 2003-11-27 | Hirofumi Abe | Semiconductor device passing large electric current |
JP3801158B2 (ja) * | 2002-11-19 | 2006-07-26 | セイコーエプソン株式会社 | 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器 |
JP4270900B2 (ja) * | 2003-02-13 | 2009-06-03 | パナソニック株式会社 | ペースト充填方法および多層回路基板の製造方法 |
JP2005032769A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
US7202155B2 (en) * | 2003-08-15 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing wiring and method for manufacturing semiconductor device |
-
2005
- 2005-06-23 JP JP2005182974A patent/JP4379386B2/ja active Active
-
2006
- 2006-06-12 TW TW095120811A patent/TWI317611B/zh not_active IP Right Cessation
- 2006-06-21 KR KR1020060055890A patent/KR100769636B1/ko not_active IP Right Cessation
- 2006-06-22 CN CN2006100932054A patent/CN1886032B/zh not_active Expired - Fee Related
- 2006-06-22 US US11/425,762 patent/US20060292769A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR20060134827A (ko) | 2006-12-28 |
TWI317611B (en) | 2009-11-21 |
TW200714154A (en) | 2007-04-01 |
US20060292769A1 (en) | 2006-12-28 |
CN1886032B (zh) | 2011-07-27 |
CN1886032A (zh) | 2006-12-27 |
KR100769636B1 (ko) | 2007-10-23 |
JP2007005519A (ja) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4379386B2 (ja) | 多層構造形成方法 | |
JP4059260B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
JP4096962B2 (ja) | 多層構造形成方法、配線基板および電子機器の製造方法 | |
JP4207917B2 (ja) | 多層構造基板の製造方法 | |
KR100788445B1 (ko) | 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법 | |
JP4100385B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
US7793411B2 (en) | Method for manufacturing electronic substrate | |
JP2006032535A (ja) | 層形成方法、配線基板、電気光学装置、および電子機器 | |
JP4506809B2 (ja) | 多層構造形成方法、配線基板および電子機器の製造方法 | |
JP4458075B2 (ja) | 層形成方法、アクティブマトリクス基板の製造方法、および多層配線基板の製造方法 | |
JP4211842B2 (ja) | 電子基板の製造方法及び多層配線基板の製造方法 | |
JP2006073561A (ja) | 回路基板 | |
JP2006007135A (ja) | 層形成方法および配線基板 | |
JP4888073B2 (ja) | 電子基板の製造方法 | |
JP2008258376A (ja) | 回路素子実装モジュールの製造方法、回路素子実装モジュールの製造装置および回路素子実装モジュール | |
JP2006000773A (ja) | 層形成方法、配線基板、電子機器、電気光学装置、および層形成装置 | |
JP2008124294A (ja) | 電子基板とその製造方法 | |
JP2008130577A (ja) | 電子基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090907 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |