JP3925283B2 - 電子デバイスの製造方法、電子機器の製造方法 - Google Patents

電子デバイスの製造方法、電子機器の製造方法 Download PDF

Info

Publication number
JP3925283B2
JP3925283B2 JP2002113621A JP2002113621A JP3925283B2 JP 3925283 B2 JP3925283 B2 JP 3925283B2 JP 2002113621 A JP2002113621 A JP 2002113621A JP 2002113621 A JP2002113621 A JP 2002113621A JP 3925283 B2 JP3925283 B2 JP 3925283B2
Authority
JP
Japan
Prior art keywords
manufacturing
wiring pattern
electronic device
ink
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002113621A
Other languages
English (en)
Other versions
JP2003309369A (ja
Inventor
昌宏 古沢
弘文 黒沢
貴志 橋本
方哉 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002113621A priority Critical patent/JP3925283B2/ja
Priority to EP03252346A priority patent/EP1355522A3/en
Priority to CNB031104312A priority patent/CN1284431C/zh
Priority to US10/417,398 priority patent/US7285305B2/en
Publication of JP2003309369A publication Critical patent/JP2003309369A/ja
Application granted granted Critical
Publication of JP3925283B2 publication Critical patent/JP3925283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

【０００１】
【発明の属する技術分野】
本発明は、電子デバイスの製造方法、電子機器の製造方法に関する。
【０００２】
【従来の技術】
従来、多層のプリント配線基板を製造する方法としては次の工程によるものがある。先ず、エッチングでパターン形成した単層基板を位置合わせして各層を積層する。次いで、上下の配線層を電気的に接続するために基板の所定の位置に貫通穴をあける。そして、その貫通穴の周囲をメッキなどで導通を持たせたり、導電性ペーストで埋めることで、多層のプリント配線基板を形成していた。
しかし、このような方法は、貫通穴の部分には部品搭載用のパッドを形成することができないため、また貫通穴の直径も通常０．３ｍｍ程度であるため、高密度実装に用いるのは困難であった。
【０００３】
近年では、表面実装密度をより向上させるために、非貫通の層間接続（インタースティシャルビアホール、以下「ＩＶＨ」という）によって層間の電気的接続をとる方式が使われている。このような方式を用いることで、絶縁層に開けた穴を導電性ペーストで埋める、又は感光性樹脂を用いて絶縁層に設けた非貫通穴を金属メッキすることなどにより、全層をＩＶＨで層間接続できるような、樹脂多層プリント配線板が実用化されている。
【０００４】
しかし、上記従来の方法はいずれも一旦絶縁層に穴をあけて、その穴の内部をメッキ又は導電性ペーストで導電性にするという手法を採っており、製造工程が複雑になるという問題点があった。
【０００５】
これに対して、特公平６−５７４５５号公報には、絶縁層に穴を開けるのではなく、下層配線上にフォトリソグラフィを使って先に層間接続用の導体ポストを形成し、次いで、導体ポストの周囲に樹脂を塗布してホットプレスによって導体ポスト上面が露出するように絶縁膜を形成し、次いで、上層配線を形成することによって、多層配線を形成する方法が開示されている。
また、特開平９−４６０４５号公報では、上記の層間接続用導体ポストを、スタッドバンプ、導電性ボール、金属微粒子の堆積により形成する方法が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記公報に開示されている方法では、下層配線と層間接続用の導体ポストが別の方法で形成されるため、製造工程が複雑となる。また、上記公報に開示されている方法では、絶縁膜を全面に塗布した後にホットプレスで導体ポストの上面を露出させるので、導体ポストの高さが完全に揃える必要があるという問題点があった。
【０００７】
また、特開２０００−２０４４７９号公報でも、絶縁層に穴を空けることなく、絶縁体の溶液を所望のパターンで描画し、加熱乾燥させることによって選択的に絶縁膜を形成する方法が開示されている。また、特開２０００−２０４４７９号公報で開示されている方法では、導体パターンについて、シランカップリング剤などの無電解メッキのためのアクティベーターを液滴吐出方式（インクジェット方式）などで選択的に塗布し、その後にメッキを行なうことによって選択的に配線パターンを形成している。
このように、絶縁層と導体層が所定の順序で形成されるようにパターン塗布することで、三次元的な配線構造を形成することができる。
【０００８】
しかしながら、上記従来の技術では、メッキ工程を用いているので、ライン／スペースの幅が２０μｍ／２０μｍのような精巧なパターンを形成することが困難であるという問題点及び廃液処理が必要であるなどの問題点があった。
【０００９】
本発明は、比較的簡素な製造工程で精巧な多層配線を形成することを可能とする電子デバイスの製造方法、電子機器の製造方法の提供を目的とする。
【００１０】
【課題を解決するための手段】
上記した目的を達成するために、請求項１に係る電子デバイスの製造方法は、導電性粒子を含む複数の導電性インクをインクジェットヘッドから基板上に吐出する第一工程と、前記複数の導電性インクを乾燥させ前記基板上に複数のインク滴を形成する第二工程と、前記導電性インクをインクジェットヘッドから前記複数のインク滴同士の間に配置する第三工程と、前記第三工程において吐出した導電性インクを乾燥させ前記インク滴と結合させて配線パターンを形成する第四工程と、前記導電性インクをインクジェットヘッドから前記配線パターン上に吐出する第五工程と、前記第五工程において吐出した導電性インクを乾燥させて前記配線パターン上に導体ポストを形成する第六工程と、前記導電性インクをインクジェットヘッドから前記導体ポスト上に吐出する第七工程と、前記第七工程において吐出した導電性インクを乾燥させ前記導体ポストの高さを増加させる第八工程と、前記配線パターンと前記導体ポストとを加熱して一体化させる第九工程と、絶縁膜を形成するためのインクをインクジェットヘッドから前記配線パターン上に吐出する第十工程と、前記絶縁膜を形成するためのインクを乾燥させ前記配線パターン上に前記絶縁膜を形成し、前記導体ポストの少なくとも一部を前記絶縁膜から突出させる第十一工程と、前記絶縁膜上に二層目配線パターンを形成し、前記配線パターンと前記二層目配線パターンとを前記絶縁膜により絶縁し、前記導体ポストと前記二層目配線パターンとを接続する第十二程と、を含むことを特徴とする。
また、請求項２に係る電子デバイスの製造方法は、請求項１に記載の電子デバイスの製造方法において、前記第一工程の前に、前記基板上に紫外線を照射する工程を含むことを特徴とする。
また、請求項３に係る電子デバイスの製造方法は、請求項１又は２に記載の電子デバイスの製造方法において、前記第九工程の前に、前記配線パターンと前記導体ポストとが導電性を有さないことを特徴とする。
また、請求項４に係る電子デバイスの製造方法は、請求項１ないし３のいずれかに記載の電子デバイスの製造方法において、前記第九工程の後に、前記配線パターンと前記導体ポストとが導電性を有し、前記配線パターンと前記導体ポストとが電気的に接続することを特徴とする。
また、請求項５に係る電子デバイスの製造方法は、請求項１ないし４のいずれかに記載の電子デバイスの製造方法において、前記導電性粒子が銀微粒子であることを特徴とする。
また、請求項６に係る電子デバイスの製造方法は、請求項１ないし５のいずれかに記載の電子デバイスの製造方法において、前記第二工程が加熱工程を含み、前記複数の導電性インクを加熱する温度が前記第九工程において前記配線パターンと前記導体ポストとを加熱する温度より低いことを特徴とする。
【００１１】
このような方法によれば、層間絶縁膜を形成するうえで、フォトリソグラフィ、エッチング及び穴あけ工程が不要となるので、多層配線基板の製造工程を単純なものにすることができ、製造装置の小型化、製造期間の短縮化及び製造コストの低減化が可能となる。
また、このような方法によれば、層間絶縁膜を形成するうえで、マスクが不要となるので、例えば、ＣＡＤデータから直接層間絶縁膜を形成することが可能となり、設計から完成までの期間が短縮され、設計変更にも容易に対応できるようになる。また、このような方法によれば、液滴吐出方式で層間絶縁膜を設けるので、導体ポストの上面が確実に露出した状態に層間絶縁膜を形成することができる。
また、このような方法によれば、セルフレベリング効果により、下層配線に多少の段差があってもその下層配線の上に形成される導体ポストの上面及び層間絶縁膜の上面がそろった平坦な面となり、良好な構造の多層配線基板を形成することができる。
また、このような方法によれば、導体ポストを形成するうえで、マスクが不要となるので、例えば、ＣＡＤデータから直接導体ポストを形成することが可能となり、設計から完成までの期間が短縮され、設計変更にも容易に対応できるようになる。
また、このような方法によれば、配線を形成するうえで、フォトリソグラフィ、エッチング及び穴あけ工程が不要となるので、多層配線基板の製造工程を単純なものにすることができ、製造装置の小型化、製造期間の短縮化及び製造コストの低減化が可能となる。
また、このような方法によれば、配線を形成するうえで、マスクが不要となるので、例えば、ＣＡＤデータから直接導体ポストを形成することが可能となり、設計から完成までの期間が短縮されて、設計変更にも容易に対応できるようになる。
また、このような方法によれば、多層配線基板の全工程について、フォトリソグラフィ、エッチング及び穴あけ工程が不要となるので、多層配線基板の製造工程を大幅に単純なものにすることができ、さらなる製造装置の小型化、製造期間の短縮化及び製造コストの低減化が可能となる。
また、このような方法によれば、多層配線基板の全工程について、マスクが不要となるので、例えば、ＣＡＤデータから直接多層配線基板を形成することが可能となり、設計から完成までの期間がより短縮され、設計変更にも容易に対応できるようになる。
また、このような方法によれば、液滴吐出装置が複数の吐出ヘッドを持っていたり、通常の画像印刷用のカラーインクジェットプリンターのように複数の液体（インク）を一つのヘッドの複数のノズル群に別々に供給するような構造のヘッドであれば、塗布パターンを制御する電子ファイル（ビットマップ）を入れ替えるだけで、一つの液滴吐出装置で層間絶縁膜、配線層及び導体ポストを形成することができるので、さらなる製造期間の短縮化及び製造コストの低減化が可能となり、設計変更にもさらに容易に対応できるようになる。
また、このような方法によれば、基板への導電性インクの吐出と乾燥とを交互に繰り返すことで、配線又は導体ポストをなす導電膜の厚さを徐々に大きくして所望の厚さ及び高さにすることができる。
また、このような方法によれば、金属微粒子を含む導電性インク（溶剤）を乾燥させた後に、その塗布膜には同じ金属微粒子を含む導電性インクに対して撥液性があるので、その塗布膜に重ねて導電性インクを塗布しても広がらずに、高さ方向の膜厚だけを稼ぐことができるという効果がある。そこで、この効果を利用して、必要な部分にのみ導体ポストを形成することができる。
また、このような方法によれば、配線の幅を狭くすることができ、より精密な配線構造を形成することができる。
また、このような方法によれば、所定の位置に配線及び導体ポストを形成することが容易となる。
また、このような方法によれば、基板に吐出された導電性インクにおいて電気電導性を発現させることができる。すなわち、導電性インクを乾燥させただけでは電気電導性が発現しないので、焼成することで電気電導性を発現させるものである。
また、このような方法によれば、例えば、ポリイミドの前駆体を溶剤で希釈して液滴吐出することが可能な粘度にして液滴吐出した後、摂氏３００度で焼成することで、層間絶縁膜を形成することができる。
また、このような方法によれば、層間絶縁膜の高さ（膜厚）と導体ポストの高さ（膜厚）が略同一となる良好な構造の多層配線基板を形成することができる。
また、このような方法によれば、液滴吐出方式でパターン塗布するにあたり、セルフレベリング効果が期待できる場合には、導体ポストを形成するのに用いたビットマップのネガパターンをそのまま使って（導体ポストの部分を避けて）層間絶縁膜を形成するための塗布を行うことができる。一方、セルフレベリング効果があまり期待できない場合は、一旦下層配線を避けるように、下層配線と同じ高さになるまで、層間絶縁膜を形成するための塗布を行った後、導体ポストの部分を避けるように同様の塗布を行う。そして、最後に焼成を行って、ポリイミドなどからなる層間絶縁膜を完成させることができる。
また、このような方法によれば、簡素な製造工程で多層配線基板を製造することができる。すなわち、例えば、導体ポストの上面が露出し、それ以外の部分は導体ポスト上面と同じ高さの層間絶縁膜で覆われた状態となった後、再び、基板の撥水処理、液滴吐出方式での配線形成及び導電ポスト形成、焼成、層間絶縁膜の形成、焼成などを所定回数繰り返すことにより、原理的には層数について限度のない多層配線を形成することができる。
また、このような方法によれば、ＩＣ（集積回路）チップ上にいきなり液滴吐出で多層配線を形成することができる。
また、このような方法によれば、本発明の多層配線基板の製造方法とは別の製造方法で途中まで形成された基板に対して、本発明の多層配線基板の製造方法を用いて多層配線を形成することができる。この方法は、例えば、両面実装に対応するのに好適である。例えば、最内層の基板にパターンを形成した後、又はその前にスルーホールを開けておいてそれを金属ペーストなどで埋め、その後は導体ポストを立てる工程から本発明の製造方法を用いることで、両面に実装された多層配線基板を液滴吐出方式のみを用いて形成することができる。
【００３４】
請求項７に係る電子機器の製造方法は、請求項１ないし６のいずれかに記載の電子デバイスの製造方法を含むことを特徴とする。
本発明によれば、電子機器の製造時間を短縮しながら製造コストの低減化及び小型化をすることが可能となる。
【００３６】
【発明の実施の形態】
以下、本発明に係る多層配線基板の製造方法について、図面に基づいて説明する。
（第１実施形態）
図１乃至図３は、本発明の第１実施形態に係る多層配線基板の製造方法を示す工程図である。図１は撥インク処理工程から層間ポスト形成までを示している。図２は層間絶縁膜形成工程を示している。図３は二層目配線パターン形成以降の工程を示している。本実施形態では基板１０の片面側に多層プリント配線を形成する。
【００３７】
＜導電性インク＞
先ず、液滴吐出装置から吐出される液体であって、多層プリント配線を形成するときに用いられる導電性インクについて説明する。本実施形態では、直径１０ｎｍ程度の金微粒子をトルエン中に分散させた金微粒子分散液（真空冶金社製、商品名「パーフェクトゴールド」）をトルエンで希釈し、その粘度が３［ｍＰａ・ｓ］となるように調整し、この液体を導電性インクとして用いる。
【００３８】
＜撥インク処理工程＞
次に、基板の表面に施される撥インク処理（撥水処理）について説明する。この撥インク処理を施すことにより、基板上に吐出された導電性インクなどの位置をより高精度に制御することができる。先ず、ポリイミドからなる基板１０をＩＰＡにて洗浄後、波長２５４ｎｍの紫外線を１０ｍＷ／ｃｍ2の強度で１０分間照射してさらに洗浄（紫外線照射洗浄）する。この基板１０に撥インク処理を施すために、ヘキサデカフルオロ１、１、２、２、テトラヒドロデシルトリエトキシシラン０．１ｇと基板１０を容積１０リットルの密閉容器に入れて摂氏１２０度で２時間保持する。これにより、基板１０上に撥インク性の単分子膜が形成される。この単分子膜が形成された基板１０の表面と、その表面上に液滴された上記導電性インクとの接触角は、例えば約７０度となる。
【００３９】
上記の撥インク処理後の基板表面と導電性インクとの接触角は、液滴吐出方式で多層プリント配線を形成するためには大きすぎる。そこで、この基板１０に、前記洗浄をしたときと同じ波長（２５４ｎｍ）の紫外線を２分間照射する。その結果、導電性インクと基板表面の接触角は約３５°となる。
なお、撥インク処理の代わりに受容層を形成してもよい。
【００４０】
＜１層目配線形成工程＞
上記撥インク処理が行われた基板１０に上記導電性インクを吐出する。これは、液滴吐出装置のインクジェットヘッド１１から液滴１２として吐出され、所定のドット間隔のビットマップパターンとなるように行われる。次いで、加熱処理を行なって導電膜パターンを形成する。
【００４１】
ここで、インクジェットヘッド１１としては、例えば、市販のプリンター（商品名「ＰＭ９５０Ｃ」）のヘッドを使用する。また、インク吸入部がプラスチック製であるため、有機溶剤に対して溶解しないよう吸入部を金属製の治具に変更したものを用いる。インクジェットヘッド１１の駆動電圧を２０Ｖとして上記導電性インクを吐出すると、５ピコリットルの体積の液滴１２が吐出される。その液滴１２の直径は約２７μｍである。液滴１２が基板１０上に着弾（接触角３５度）した後、その液滴１２は基板１０上で直径約４５μｍに広がる。
【００４２】
基板１０上に描画する配線パターンとしては、例えば、１辺が５０μｍの正方形からなるグリッド上に白黒２値のビットマップとして設計し、このビットマップに従って液滴１２を吐出することで形成した。すなわち、図１（ａ）に示すようにインクジェットヘッド１１から基板１０上に、金微粒子を含む導電性インクを５０μｍごとの配置となるように吐出した。
【００４３】
上記の条件では、基板１０に着弾した１個の液滴１３は直径約４５μｍに広がるので、隣り合った液滴１３同士は接触せず、すべてのドット（液滴１３）が基板１０上で孤立している。一旦、パターン吐出を行なった後、導電性インクの溶剤を乾燥させるために基板１０に摂氏１００度の熱風を１５秒間あて、その後、基板１０が室温に戻るまで数分間自然冷却した。その結果、図１（ｂ）に示す状態となる。
【００４４】
この処理の後でも、基板１０の撥インク性は処理前と変わらない。また、乾燥などにより液滴１３から溶剤が飛ばされて形成されたインク滴１４の厚さは約２μｍとなる。また、このインク滴１４上の撥インク性は、インク滴１４の無い部分とほとんど同程度の撥インク性となる。
【００４５】
その後、図１（ｃ）のように、上述の孤立したドット（インク滴１４）の中間を狙って再び上記と同様の条件で液滴１３と同じ液体からなる液滴１５を吐出する。図１では、断面図のみを示しているが、本図（紙面）と垂直方向にもインク滴１４と同様な孤立したドットが存在する場合には、そのドットの中間も同様に液滴１５を吐出していく。
この吐出では、基板１０とインク滴１４の上の撥液性がほとんど同一であったため、上記の条件での吐出で、インク滴１４の無い基板１０への吐出の場合とほぼ同様の結果が得られる。
【００４６】
その後、液滴１５について上記と同様に熱風乾燥を行なって導電性インクの溶剤を揮発させ、これによって図１（ｄ）のように、すべてのインク滴がつながったパターン１６が形成される。
さらに、膜厚をかせぐため、また配線パターンにドットの形状が残らないようにするために、上記と同様に行うドットの中間を狙っての吐出と熱風乾燥の課程とを、既述の分も含めて合計６回繰り返し、図１（ｅ）に示すような線幅５０μｍ、膜厚１０μｍの配線パターン１７を形成する。なお、この段階では導電性インクの溶剤を飛ばしただけで、焼成が不十分であるため配線パターンには電気伝導性はない。
【００４７】
＜層間導通ポスト形成工程＞
次に、層間絶縁膜を貫通して二層目との導通を図るためのものである層間導通ポスト（導体ポスト）１８を形成する。ここでは、上記の１層目配線形成工程と全く同様の工程で層間導通ポストを形成することができる。すなわち、層間導通が必要な場所のみに銀微粒子を含有した導電性インクを吐出し、間に熱風乾燥をはさんで重ねて吐出する。そして合計６回の吐出にて図１（ｆ）に示すように、一層目からの高さが１０μｍの層間導通ポスト１８を形成する。
【００４８】
その後、パターン形成された基板１０を大気中で摂氏３００度にて３０分間熱処理して、銀微粒子同士を電気的に接触させる。これにより、１層目の配線パターン１７と層間導通ポスト１８が一体化した形で形成される。また、この熱処理によって配線パターン１７及び層間導通ポスト１８全体の膜厚は、図１（ｇ）のように熱処理前の約半分となる。ここで、銀配線パターンの電気伝導度は約２［μΩｃｍ］となる。配線パターン１７と基板１０との密着力をセロテープ（登録商標）試験による評価を行なうと、剥がれはなく十分な密着力があることがわかる。
【００４９】
＜層間絶縁膜形成工程＞
次に、層間絶縁膜を形成するにあたり、一層目の配線パターン１７が形成された基板１０に、前処理として波長２５６ｎｍの紫外線を１０［ｍＷ／ｃｍ2］の強度で５分間照射した。これによって、基板１０の表面及び一層目の配線パターン１７上が親インク性となる。
【００５０】
層間絶縁膜を形成するためのインク２１としては、例えば、市販のポリイミドワニス（デュポン社製、製品名「パイルＭＬ」）を溶剤（Ｎ−メチル−２−ピロリドン）で希釈して、粘度が２０［ｍＰａ・ｓ］となるように調整して用いた。このインク２１を、前述の１層目配線形成工程における導電性パターンの形成で用いた液滴吐出装置と同じ装置にて、層間導電ポスト１８の部分を避けるように塗布した。インク滴の量は例えば５ピコリットルとするが、親インク性の基板１０表面及び配線パターン１７に着弾した後はぬれ広がって、層間導電ポスト部以外の部分はすべてインク２１で覆われる。また、インク２１の表面は、セルフレベリング効果によって平坦となる。そして、図２（ａ）で示すように、層間導電ポスト１８がインク２１の液面から僅かに（０．１μｍ程度）出る高さまで、液滴吐出装置にて何度かインク２１の重ね塗りをする。
【００５１】
次いで、この基板１０を摂氏４００度で３０分間熱処理し、溶剤の除去とポリイミドの硬化を行なった。この結果、図２（ｂ）に示すように、ポリイミド２２の膜厚は熱処理前のインク２１の約半分となる。
そこで、もう一度上記と同様にポリイミド２２の上にインク２１をパターン塗布し、図２（ｃ）に示すように、層間導電ポスト１８がインク２１の液面から僅かに出るようにする。そして、上記と同様に摂氏４００度で３０分間熱処理して硬化させると、図２（ｄ）に示すようにポリイミド２２の膜厚は最も薄い部分で例えば合計８μｍとなる。
【００５２】
この状態では、ポリイミド２２の表面には一層目の配線パターンを反映した凹凸が見られる。しかし、もう一度上記と同様のプロセス（ポスト上面が僅かに出るまで高さまで塗布して焼成）を行なえば、さらに平坦に近づく。また、ポリイミド前駆体の塗布を全面に行なわず凹部にのみ塗布して焼成しても同様である。
【００５３】
このような工程を何度か繰り返すことにより、ポリイミド２２の表面は、その後のプロセスには凹凸がほぼ無視できる程度にまで平坦化することができる。表面の凹凸がそれほど重視されないアプリケーションでは上記ほど平坦化工程を行う必要がない。
なお、以下の実施形態では、説明を簡略化するために図面上ではすべて表面が平坦になったものとして説明している。
以上により、層間導通ポスト１８の上面が確実に露出した形で層間絶縁膜（ポリイミド２２）を形成することができる。
【００５４】
＜二層目配線パターン形成工程＞
層間絶縁膜（ポリイミド２２）の上に、二層目の配線パターン３１を形成するには、一層目と全く同様な工程を行う。すなわち、ＩＰＡ洗浄、紫外線照射洗浄、フッ化アルキルシランによる撥インク化、紫外線照射による接触角の調整、銀微粒子含有インクのパターン吐出、熱風乾燥という各工程を行う。そして、吐出→熱風乾燥→吐出→熱風乾燥という工程を必要な回数だけ繰り返す。
【００５５】
さらに多層化する場合には、図３（ａ）に示すように、１層目と同様にして層間導通ポスト３２を形成した後、二層目配線と同時に焼成して導通を図る。その上から１・２層間の層間絶縁膜（ポリイミド２２）を形成したときと全く同様に、図３（ｂ）で示すような２、３層間の層間絶縁膜３３を形成する。このような工程を必要な回数だけ繰り返すことで、何層でも多層化することができる。図３（ｃ）は三層目まで形成した例である。
【００５６】
（第２実施形態）
図４は、本発明の第２実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態ではコア基板４０の両面に多層プリント配線を形成する。
【００５７】
第１実施形態と同様にして液滴吐出方式で配線パターンと絶縁膜パターンを積層して形成したのでは、第１実施形態と同様な片面基板しかできない。基板の両面に多層プリント配線を形成するためには、中心となるコア基板４０として、通常の両面配線基板を用いて、これを出発点として第１実施形態と同様の工程を両面側に対して行なえばよい。
【００５８】
ただし、コア基板４０としてはスルーホールがないタイプのものを使うのが好ましく、これは貫通穴を金属ペースト４１で充填する方法、片側銅箔基板に銅箔までの非貫通穴をあけて金属ペーストで充填する方法などがある。穴あけは通常のフォトリソグラフィ、またはレーザー照射によって行なう。また、第１実施形態で用いたものと同様の銀微粒子を含有する導電性インクを液滴吐出方式にて貫通穴又は非貫通穴に充填する方法でもよい。
【００５９】
このように、コア基板４０両面に配線パターンが形成された状態から出発して、層間導通ポスト４２を形成する工程、層間絶縁膜４３を形成する工程、次の層の配線パターン４４を形成する工程、を両面に対して順次繰り返すことにより、コア基板４０の両面に多層プリント配線を形成することができる。
【００６０】
（第３実施形態）
図５は、本発明の第３実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態は、チップ・スケール・パッケージ（CSP：Chip Scale Package）手法で再配線を形成するもの、すなわちチップ上にいきなり配線パターンを描画して多層プリント配線を形成するものである。
【００６１】
先ず、図５（ａ）に示すように、アルミパッド５１まで形成したＩＣチップ５０に、単分子膜を使って撥インク処理をする。この処理は、第１実施形態で行った処理とほとんど同様であり、単分子膜の材料としてデシルトリエトキシシランを用いた以外は第１実施形態の撥インク処理と同じである。
【００６２】
次いで、図５（ｂ）に示すように、第１実施形態と同様な工程により、すべてのアルミパッド５１の中心に、高さ５μｍで直径５０μｍの層間導電ポスト５２を形成する。さらに、第１実施形態と同様な工程により、層間絶縁膜５３を層間導電ポスト５２の上面と同じ高さまで形成する。これによって、層間導電ポスト５２の上面を確実に露出させながら表面が平坦な層間絶縁膜５３を形成することができる。
【００６３】
その後、上記と同様にして撥インク処理→二層目配線層形成→層間導電ポスト形成→層間絶縁膜形成の工程を行うことで、図５（ｃ）のように、ＩＣチップ５０のアルミパッド５１から再配線５４を形成する。次いで、基板表面に現れている層間導電ポスト５２の上に通常のフォトリソグラフィ、又は第１実施形態における配線形成と同様な方法で、パッド５５とそのパッド５５上に設けられるバンプ５６とを形成する。
【００６４】
（第４実施形態）
図６は、本発明の第４実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態は、無線ＩＣカード６０におけるアンテナ終端部のコイル形状を上記実施形態の製造方法で形成するものである。なお、図６（ａ’）、図６（ｂ’）、図６（ｃ’）は、図６（ａ）、図６（ｂ）、図６（ｃ）における２つのパッド部６５間の断面図をそれぞれ示している。
【００６５】
この無線ＩＣカード６０は、ポリイミドフィルム６１に実装されたＩＣチップ６３とコイル状のアンテナ６２からなる。ＩＣチップ６３は、不揮発性メモリ、ロジック回路及び高周波回路などからなり、外部の発信機から出された電波をアンテナ６２で捉えて電力供給を受けることにより動作する。また、ＩＣチップ６３は、アンテナ６２が受信した信号を解析し、その解析結果に対応した必要な所定の信号をアンテナ６２から発信させるようになっている。
【００６６】
このような無線ＩＣカードを作成するために先ず、第一実施形態の１層目配線形成工程と同様にして、図６（ａ）に示すように、ポリイミドフィルム６１上にコイル状のアンテナ６２を形成する。パッド部６４やＩＣチップ６３を実装する端子部６３ａもアンテナ６２と同時に形成される。アンテナ６２を形成した後、、第一実施形態と同様にして、さらにパッド部６４の上に層間導通ポスト６５を形成する。次いで、第１実施形態と同様にして図６（ｂ）に示すように、層間導通ポスト６５の上面が出るようにポリイミドをパターンに塗布して層間絶縁膜６６を形成する。
【００６７】
層間絶縁膜６６を形成した後に、さらに、第１実施形態と同様にして、図６（ｃ）に示すようなパターンに銀微粒子含有の導電性インクを液滴吐出方式で塗布し、その後、焼成してコイル状のアンテナ６２の両端を接続する配線６７を形成する。最後にＩＣチップ６３を異方性導電フィルムを使って図６（Ｃ）の位置に実装し、さらに図示しない保護フィルムで全体をラミネートして無線ＩＣカード６０となる。
この無線ＩＣカード６０は、例えば、５ｃｍ離れた外部のリーダー／ライターと通信することができる。
【００６８】
なお、パッド部６４が数ｍｍ角と比較的大きい場合は、層間導通ポスト６５を形成しておかなくても、層間の導通に必要な領域を残して層間絶縁膜６５を形成することで、多層プリント配線を設けることができる。この場合、層間絶縁層６６の端の部分はテーパーを持った形状になるため、その層間絶縁層６６の上に断線することなく、液滴吐出方式により配線６７を形成することができる。
【００６９】
（電子機器）
上記実施形態の多層配線基板の製造方法を用いて製造された基板を備えた電子機器の例について説明する。
図７は、携帯電話の一例を示した斜視図である。図７において、符号１０００は携帯電話本体を示し、符号１００１は上記実施形態の製造方法で製造された多層配線基板を用いた表示部を示している。
【００７０】
図８は、腕時計型電子機器の一例を示した斜視図である。図８において、符号１１００は時計本体を示し、符号１１０１は上記実施形態の製造方法で製造された多層配線基板を用いた表示部を示している。
【００７１】
図９は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図９において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は情報処理装置本体、符号１２０６は上記実施形態の製造方法で製造された多層配線基板を用いた表示部を示している。
【００７２】
図７から図９に示す電子機器は、上記実施形態の製造方法で製造された多層配線基板を備えているので、従来のものよりも簡素な製造工程で精密に製造されるとともに、製造期間を短縮することができる。
【００７３】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成及び製造方法などはほんの一例に過ぎず、適宜変更が可能である。
例えば、本発明に係る製造方法は、多層プリント配線の製造に限定されるものではなく、大型ディスプレイ装置などの多層配線に適用することができる。
【００７４】
【発明の効果】
以上の説明で明らかなように、本発明によれば、導体ポストの周辺に液滴吐出方式を用いて層間絶縁膜を設けるので、比較的簡素な製造工程で精巧な多層配線を有する電子デバイス、電子機器を得ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る多層配線基板の製造方法を示す工程図である。
【図２】 本発明の第１実施形態に係る多層配線基板の製造方法を示す工程図である。
【図３】 本発明の第１実施形態に係る多層配線基板の製造方法を示す工程図である。
【図４】 本発明の第２実施形態に係る多層配線基板の製造方法を示す工程図である。
【図５】 本発明の第３実施形態に係る多層配線基板の製造方法を示す工程図である。
【図６】 本発明の第４実施形態に係る多層配線基板の製造方法を示す工程図である。
【図７】 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図８】 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【図９】 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
【符号の説明】
１０ 基板
１１ インクジェットヘッド
１２，１３，１５ 液滴
１４ インク滴
１６ パターン
１７ 配線パターン
１８ 層間導通ポスト（導体ポスト）
２１ インク
２２ ポリイミド（層間絶縁膜）
３１ 配線パターン（二層目）
３２ 層間導通ポスト
３３ 層間絶縁膜
４０ コア基板
４１ 金属ペースト
４２ 層間導通ポスト
４３ 層間絶縁膜
４４ 配線パターン
５０ ＩＣチップ
５１ アルミパッド
５２ 層間導電ポスト
５３ 層間絶縁膜
５４ 再配線
５５ パッド
５６ バンプ
６０ 無線ＩＣカード
６１ ポリイミドフィルム
６２ アンテナ
６３ ＩＣチップ
６３ａ ＩＣチップの接続部
６４ パッド部
６５ 層間導通ポスト
６６ 層間絶縁膜
６７ 配線

Claims (7)

  1. 導電性粒子を含む複数の導電性インクをインクジェットヘッドから基板上に吐出する第一工程と、
    前記複数の導電性インクを乾燥させ前記基板上に複数のインク滴を形成する第二工程と、
    前記導電性インクをインクジェットヘッドから前記複数のインク滴同士の間に配置する第三工程と、
    前記第三工程において吐出した導電性インクを乾燥させ前記インク滴と結合させて配線パターンを形成する第四工程と、
    前記導電性インクをインクジェットヘッドから前記配線パターン上に吐出する第五工程と、
    前記第五工程において吐出した導電性インクを乾燥させて前記配線パターン上に導体ポストを形成する第六工程と、
    前記導電性インクをインクジェットヘッドから前記導体ポスト上に吐出する第七工程と、
    前記第七工程において吐出した導電性インクを乾燥させ前記導体ポストの高さを増加させる第八工程と、
    前記配線パターンと前記導体ポストとを加熱して一体化させる第九工程と、
    絶縁膜を形成するためのインクをインクジェットヘッドから前記配線パターン上に吐出する第十工程と、
    前記絶縁膜を形成するためのインクを乾燥させ前記配線パターン上に前記絶縁膜を形成し、前記導体ポストの少なくとも一部を前記絶縁膜から突出させる第十一工程と、
    前記絶縁膜上に二層目配線パターンを形成し、前記配線パターンと前記二層目配線パターンとを前記絶縁膜により絶縁し、前記導体ポストと前記二層目配線パターンとを接続する第十二工程と、
    を含むことを特徴とする電子デバイスの製造方法。
  2. 請求項１に記載の電子デバイスの製造方法において、
    前記第一工程の前に、前記基板上に紫外線を照射する工程を含むことを特徴とする電子デバイスの製造方法。
  3. 請求項１又は２に記載の電子デバイスの製造方法において、
    前記第九工程の前に、前記配線パターンと前記導体ポストとが導電性を有さないことを特徴とする電子デバイスの製造方法。
  4. 請求項１ないし３のいずれかに記載の電子デバイスの製造方法において、
    前記第九工程の後に、前記配線パターンと前記導体ポストとが導電性を有し、前記配線パターンと前記導体ポストとが電気的に接続することを特徴とする電子デバイスの製造方法。
  5. 請求項１ないし４のいずれかに記載の電子デバイスの製造方法において、
    前記導電性粒子が銀微粒子であることを特徴とする電子デバイスの製造方法。
  6. 請求項１ないし５のいずれかに記載の電子デバイスの製造方法において、
    前記第二工程が加熱工程を含み、前記複数の導電性インクを加熱する温度が前記第九工程において前記配線パターンと前記導体ポストとを加熱する温度より低いことを特徴とする電子デバイスの製造方法。
  7. 請求項１ないし６のいずれかに記載の電子デバイスの製造方法を含むことを特徴とする電子機器の製造方法。
JP2002113621A 2002-04-16 2002-04-16 電子デバイスの製造方法、電子機器の製造方法 Expired - Fee Related JP3925283B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002113621A JP3925283B2 (ja) 2002-04-16 2002-04-16 電子デバイスの製造方法、電子機器の製造方法
EP03252346A EP1355522A3 (en) 2002-04-16 2003-04-14 Multilayered wiring board, method of producing multilayered wiring board, electronic device and electronic apparatus
CNB031104312A CN1284431C (zh) 2002-04-16 2003-04-15 多层布线基板的制造方法
US10/417,398 US7285305B2 (en) 2002-04-16 2003-04-16 Multilayered wiring board, method of producing multilayered wiring board, electronic device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002113621A JP3925283B2 (ja) 2002-04-16 2002-04-16 電子デバイスの製造方法、電子機器の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006074159A Division JP2006179953A (ja) 2006-03-17 2006-03-17 多層配線基板、電子デバイス及び電子機器
JP2007000466A Division JP2007116193A (ja) 2007-01-05 2007-01-05 多層配線基板の製造方法、電子デバイス、電子機器

Publications (2)

Publication Number Publication Date
JP2003309369A JP2003309369A (ja) 2003-10-31
JP3925283B2 true JP3925283B2 (ja) 2007-06-06

Family

ID=28672616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002113621A Expired - Fee Related JP3925283B2 (ja) 2002-04-16 2002-04-16 電子デバイスの製造方法、電子機器の製造方法

Country Status (4)

Country Link
US (1) US7285305B2 (ja)
EP (1) EP1355522A3 (ja)
JP (1) JP3925283B2 (ja)
CN (1) CN1284431C (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256662A1 (de) 2002-12-04 2004-06-17 Robert Bosch Gmbh Brennstoffeinspritzventil
KR100484168B1 (ko) * 2002-10-11 2005-04-19 삼성전자주식회사 잉크젯 프린트헤드 및 그 제조방법
JP2004337701A (ja) * 2003-05-14 2004-12-02 Seiko Epson Corp 液滴吐出方法、及び液滴吐出装置
WO2005048223A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101135063B1 (ko) 2003-11-14 2012-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자와 액정 표시장치의 제조방법
WO2005062685A1 (en) * 2003-12-22 2005-07-07 Canon Kabushiki Kaisha Wiring forming method, wiring forming apparatus, and wiring board
JP4281584B2 (ja) 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2005268543A (ja) * 2004-03-18 2005-09-29 Hitachi Chem Co Ltd 絶縁層形成用材料及び絶縁層
JP4193758B2 (ja) * 2004-06-18 2008-12-10 セイコーエプソン株式会社 層形成装置
US20060033793A1 (en) * 2004-08-10 2006-02-16 Webster Grant A Coupling agent patterning
JP4683180B2 (ja) * 2004-08-19 2011-05-11 セイコーエプソン株式会社 配線基板の製造方法および多層配線基板の製造方法
JP4506809B2 (ja) * 2004-08-20 2010-07-21 セイコーエプソン株式会社 多層構造形成方法、配線基板および電子機器の製造方法
JP4052295B2 (ja) * 2004-08-25 2008-02-27 セイコーエプソン株式会社 多層配線基板の製造方法、電子デバイス及び電子機器
JP4100385B2 (ja) 2004-09-22 2008-06-11 セイコーエプソン株式会社 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
JP2006156943A (ja) 2004-09-28 2006-06-15 Seiko Epson Corp 配線パターンの形成方法、配線パターンおよび電子機器
JP4506384B2 (ja) * 2004-09-28 2010-07-21 セイコーエプソン株式会社 パターン形成方法、配線基板の製造方法、及び電子機器
JP2006100401A (ja) 2004-09-28 2006-04-13 Seiko Epson Corp 配線パターン形成方法、配線パターン、電子機器
CN100415518C (zh) * 2004-09-28 2008-09-03 精工爱普生株式会社 配线图案的形成方法
JP3928638B2 (ja) 2004-09-28 2007-06-13 セイコーエプソン株式会社 配線基板の製造方法、及び電子機器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
CN101176394B (zh) * 2005-03-14 2012-10-10 株式会社理光 多层布线结构及其制造方法
JP4293181B2 (ja) 2005-03-18 2009-07-08 セイコーエプソン株式会社 金属粒子分散液、金属粒子分散液の製造方法、導電膜形成基板の製造方法、電子デバイスおよび電子機器
JP2006332094A (ja) 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
US8147903B2 (en) 2005-06-22 2012-04-03 Canon Kabushiki Kaisha Circuit pattern forming method, circuit pattern forming device and printed circuit board
US7829135B2 (en) * 2005-06-22 2010-11-09 Canon Kabushiki Kaisha Method and apparatus for forming multi-layered circuit pattern
JP4379386B2 (ja) * 2005-06-23 2009-12-09 セイコーエプソン株式会社 多層構造形成方法
JP4742715B2 (ja) * 2005-07-19 2011-08-10 セイコーエプソン株式会社 配線パターンの形成方法、及び配線基板の製造方法
JP2007088004A (ja) * 2005-09-20 2007-04-05 Seiko Epson Corp 多層回路基板の製造方法、多層回路基板、及び電気光学装置、並びに電子機器
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
US20070248798A1 (en) * 2006-04-19 2007-10-25 Canon Kabushiki Kaisha Circuit board manufacturing process, circuit board manufactured by the process, and circuit board manufacturing apparatus
US20070281091A1 (en) * 2006-05-31 2007-12-06 Cabot Corporation Polyimide insulative layers in multi-layered printed electronic features
JP2008066576A (ja) * 2006-09-08 2008-03-21 Seiko Epson Corp 回路基板の製造方法
US20080119011A1 (en) * 2006-11-20 2008-05-22 Industrial Technology Research Institute Method of film coating and device manufactured thereby
JPWO2008069055A1 (ja) * 2006-11-28 2010-03-18 京セラ株式会社 配線基板およびそれを用いた半導体素子の実装構造体
KR100871034B1 (ko) * 2007-06-12 2008-11-27 삼성전기주식회사 인쇄회로기판의 페이스트 범프 형성 방법
TWI360205B (en) 2007-06-20 2012-03-11 Princo Corp Multi-layer substrate and manufacture method there
WO2009006761A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Carte de base multicouche et son procédé de fabrication
KR101044103B1 (ko) * 2008-04-03 2011-06-28 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR100969437B1 (ko) * 2008-06-13 2010-07-14 삼성전기주식회사 인쇄회로기판 및 그 제조방법
GB2462290B (en) * 2008-07-31 2011-02-23 Novalia Ltd Printed article
JP2010087208A (ja) * 2008-09-30 2010-04-15 Fujifilm Corp 立体構造物の形成方法、半導体装置の製造方法、および半導体装置
JP2011134879A (ja) * 2009-12-24 2011-07-07 Seiko Epson Corp ビルドアップ基板の製造方法
US8476538B2 (en) * 2010-03-08 2013-07-02 Formfactor, Inc. Wiring substrate with customization layers
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
JP5541017B2 (ja) * 2010-09-08 2014-07-09 日立化成株式会社 絶縁層形成用材料及び絶縁層
US8617926B2 (en) * 2010-09-09 2013-12-31 Advanced Micro Devices, Inc. Semiconductor chip device with polymeric filler trench
JP5849489B2 (ja) * 2011-07-21 2016-01-27 セイコーエプソン株式会社 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
JP5670372B2 (ja) * 2012-03-29 2015-02-18 富士フイルム株式会社 液体吐出装置及びその制御方法
FR3000598B1 (fr) * 2012-12-27 2016-05-06 Commissariat Energie Atomique Procede ameliore de realisation d'une structure de reprise de contact
WO2014194049A1 (en) * 2013-05-31 2014-12-04 The Regents Of The University Of California Through silicon vias and thermocompression bonding using inkjet-printed nanoparticles
JP6370077B2 (ja) * 2014-03-25 2018-08-08 株式会社Ｆｕｊｉ 電子デバイスの製造方法及び製造装置
US9357640B2 (en) 2014-09-22 2016-05-31 Oce'-Technologies B.V. Method of manufacturing a multi-layer printed circuit board
KR20180022847A (ko) * 2015-06-30 2018-03-06 쓰리엠 이노베이티브 프로퍼티즈 캄파니 비아를 포함하는 전자 디바이스 및 그러한 전자 디바이스를 형성하는 방법
WO2017047323A1 (ja) * 2015-09-18 2017-03-23 コニカミノルタ株式会社 配線積層構造体の形成方法
US10257930B2 (en) * 2016-06-22 2019-04-09 R&D Circuits, Inc. Trace anywhere interconnect
CN109428007B (zh) * 2017-08-29 2020-06-26 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置
EP4007459A4 (en) * 2019-07-30 2022-08-24 Fuji Corporation METHOD FOR PRODUCTION OF AN ELECTRONIC CIRCUIT USING THE SHAPING OF THREE-DIMENSIONAL LAYERS
CN117644735A (zh) 2020-09-03 2024-03-05 柯尼卡美能达株式会社 图案形成方法以及喷墨印刷装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4668533A (en) * 1985-05-10 1987-05-26 E. I. Du Pont De Nemours And Company Ink jet printing of printed circuit boards
JPS63170994A (ja) * 1986-05-30 1988-07-14 古河電気工業株式会社 多層プリント配線板及びその製造方法
JPH0797602B2 (ja) * 1988-05-06 1995-10-18 日本電気株式会社 半導体集積回路装置
FR2650472A1 (fr) * 1989-07-27 1991-02-01 Bull Sa Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US5594652A (en) * 1991-01-31 1997-01-14 Texas Instruments Incorporated Method and apparatus for the computer-controlled manufacture of three-dimensional objects from computer data
US6175422B1 (en) 1991-01-31 2001-01-16 Texas Instruments Incorporated Method and apparatus for the computer-controlled manufacture of three-dimensional objects from computer data
JPH07231154A (ja) 1994-02-21 1995-08-29 Matsushita Electric Works Ltd 立体回路の形成方法
EP0805614B1 (en) * 1995-11-17 2005-04-13 Kabushiki Kaisha Toshiba Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
US5650199A (en) * 1995-11-22 1997-07-22 Aem, Inc. Method of making a multilayer electronic component with inter-layer conductor connection utilizing a conductive via forming ink
DE69827856T2 (de) * 1997-03-21 2005-11-03 Canon K.K. Verfahren zur Herstellung eines bedruckten Substrats
JPH1154928A (ja) 1997-06-03 1999-02-26 Ngk Spark Plug Co Ltd 配線基板とその製造方法
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JPH11163499A (ja) 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
EP0989570A4 (en) * 1998-01-22 2005-08-31 Matsushita Electric Ind Co Ltd INK FOR ELECTRONIC COMPONENT, METHOD FOR PRODUCING ELECTRONIC COMPONENT USING THE INK FOR ELECTRONIC COMPONENT, AND INK-JET DEVICE
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JPH11274681A (ja) 1998-03-25 1999-10-08 Seiko Epson Corp 電子デバイス及びその製造方法
JP2000294930A (ja) 1999-04-06 2000-10-20 Mitsubishi Electric Corp 多層プリント基板の製造方法およびこの多層プリント基板を用いた半導体装置
JP2001267725A (ja) * 2000-03-16 2001-09-28 Matsushita Electric Ind Co Ltd セラミック厚膜印刷回路基板の製造方法
JP2001267308A (ja) 2000-03-22 2001-09-28 Seiko Epson Corp 保護膜形成装置及びこれを用いた半導体製造装置
EP1198003B1 (en) 2000-03-23 2013-08-28 Seiko Epson Corporation Method of manufacturing a semiconductor device and electronic device
US7442408B2 (en) * 2002-03-26 2008-10-28 Hewlett-Packard Development Company, L.P. Methods for ink-jet printing circuitry
JP3801158B2 (ja) * 2002-11-19 2006-07-26 セイコーエプソン株式会社 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
EP1355522A3 (en) 2004-11-10
CN1284431C (zh) 2006-11-08
US7285305B2 (en) 2007-10-23
JP2003309369A (ja) 2003-10-31
EP1355522A2 (en) 2003-10-22
US20040000429A1 (en) 2004-01-01
CN1452451A (zh) 2003-10-29

Similar Documents

Publication Publication Date Title
JP3925283B2 (ja) 電子デバイスの製造方法、電子機器の製造方法
JP3801158B2 (ja) 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
US6310304B1 (en) Electronic part fabricated by intaglio printing
US6504227B1 (en) Passive semiconductor device mounted as daughter chip on active semiconductor device
JP5018024B2 (ja) 電子部品の実装方法、電子基板、及び電子機器
TW200834770A (en) Electronic component mounting structure and method for manufacturing the same
JPH11121645A (ja) セラミック多層基板及びその製造方法
JP5249132B2 (ja) 配線基板
JP2002359347A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6913947B2 (en) Multi-layer circuit board and method of manufacturing the same
JP2006261323A (ja) 半導体装置及びその製造方法
JP2007116193A (ja) 多層配線基板の製造方法、電子デバイス、電子機器
TW512419B (en) Method and article for filling apertures in a high performance electronic substrate
JP2005005568A (ja) バンプ構造体およびその製造方法、ならびにｉｃチップと配線基板との実装構造
WO2000035260A1 (fr) Procede de fabrication d'un substrat ceramique
US20070227763A1 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
JP2004281658A (ja) 導電膜パターンおよびその形成方法、配線基板および電子機器
JP2003318542A (ja) 多層配線の形成方法、多層配線基板、デバイス、デバイスの製造方法及び電子機器
JP2011134879A (ja) ビルドアップ基板の製造方法
JP2007251084A (ja) 電極配線構造体及びその製造方法
JP2006179953A (ja) 多層配線基板、電子デバイス及び電子機器
US7189598B2 (en) Wiring board, method of manufacturing the same, semiconductor device, and electronic instrument
JP2004266130A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
JP2005340437A (ja) 多層配線基板の製造方法、電子デバイス及び電子機器
JP2003317553A (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、多層配線基板、半導体チップの実装構造、電気光学装置、電子機器、ならびに非接触型カード媒体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees