KR100777021B1 - 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판 - Google Patents

미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판 Download PDF

Info

Publication number
KR100777021B1
KR100777021B1 KR1020060072012A KR20060072012A KR100777021B1 KR 100777021 B1 KR100777021 B1 KR 100777021B1 KR 1020060072012 A KR1020060072012 A KR 1020060072012A KR 20060072012 A KR20060072012 A KR 20060072012A KR 100777021 B1 KR100777021 B1 KR 100777021B1
Authority
KR
South Korea
Prior art keywords
via hole
hole
ink
conductive material
filling
Prior art date
Application number
KR1020060072012A
Other languages
English (en)
Inventor
강경태
이경균
조영준
신권용
이민수
송중호
박영석
김형근
이병직
서창근
오성민
송대섭
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020060072012A priority Critical patent/KR100777021B1/ko
Priority to JP2007199200A priority patent/JP2008034856A/ja
Application granted granted Critical
Publication of KR100777021B1 publication Critical patent/KR100777021B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 각층의 배선을 전기적으로 연결시키는 비아홀 형성 방법에 있어서, 홀 가공재에 비아홀을 가공하는 제 1 단계; 상기 비아홀에 전도성 액상 열경화성 물질이 포함된 잉크를 충진시키는 제 2 단계; 열을 가해 상기 비아홀 내에 전도성 물질만 남기는 제 3 단계; 및 상기 제 2 단계 및 제 3 단계를 반복수행하여 상기 비아홀 내에 전도성 물질을 채우는 제 4단계를 포함함을 특징으로 한다.
상기 잉크의 충진은 잉크젯 분사방식을 이용하는 것이 바람직하다.
상기 잉크는 유기접착제에 은(Ag) 나노 분말이 포함되는 것이 바람직하다.
이상에서와 같이, 본 발명은 나노 잉크젯 분사방식을 이용하여 미세 비아홀 내에 도전성 물질을 필링(충진)시키는 비아홀 형성방법을 제공함으로써 홀이 미세하더라도 그 홀 내부에 채워지는 필링제(충진제)(전도성 물질에 해당함) 내의 공극을 최소화시킬 수 있다.
이에 따라, 본 발명은 상부에서 작용하는 충격을 충분히 흡수할 수 있으며 PCB의 균열을 방지할 수 있다.
인쇄회로기판, 비아홀, 필링, 잉크젯 분사

Description

미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한 다층 인쇄회로기판{Method for creating of micro via hole and PCB appling this method}
도 1a 내지 도 1c는 종래 기술에 따른 비아홀 형성을 보인 공정단면도이다.
도 2는 본 발명의 일실시예에 따른 미세 비아홀 형성을 보인 공정도이다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 다층 인쇄회로기판의 공정단면도이다.
4는 본 발명의 일실시예에 따른 미세 비아홀 내에 잉크젯 분사장치를 이용하여 잉크의 충진 과정을 보여주는 단면도이다.
도 5a 내지 도 5f는 본 발명의 일실시예에 따른 미세 비아홀 형성을 보인 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110, 160 : 절연층 140 : 회로패턴
본 발명은 미세 비아홀 내에 효율적으로 도전성 물질을 필링(충진)시킬 수 있는 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한 다층 인쇄회로기판에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 비아홀 형성을 보인 공정단면도이다.
종래 기술에 따른 비아홀 형성방법은, 도 1a에 도시된 바와 같이, 반도체기판(10) 상에 스퍼터링 방법으로 알루미늄(Al)을 증착하여 금속막을 형성한 후, 상기 금속막의 소정부분을 포토리쏘그라피 (photolithography) 공정에 의해 제거하여 금속배선(12)을 형성한다. 이때, 반도체기판(10)은 하부에 트랜지스터 (transistor) 등이 제조되어 있고, 상기 트랜지스터는 산화막으로 덮여져 있다.
또한, 금속배선(12) 상부에는, 이 후의 공정에서 감광막 패터닝 시, 빛의 반사를 줄여주는 반사방지층으로 서의 역할을 하는 TiN막(13)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 상기 결과물 상에 금속배선(12)을 덮도록 산화실리콘 등의 절연물질을 화학기상증착(Chemical Vapor Deposition)하여 층간절연막(14)을 형성한다.
그 다음, 층간절연막(14) 상에 감광막을 도포하고 노광 및 현상하여 금속배선(12)과 대응된 부분을 노출시키는 감광막 패턴(11)을 형성한다.
이 후, 도 1c에 도시된 바와 같이, 감광막 패턴을 마스크로 하고, 건식 식각방법에 의해 층간절연막(14)을 제거하여 금속배선(102)을 노출시키는 비아홀(18) 을 형성한다.
상기 비아홀에 대해 보다 상세히 설명하면 다음과 같다.
전자부품의 기능이 다양화 소형화 되어가면서 더욱더 많은 상호접속 트레이스(Trace)가 회로로써 요구되어 왔고 따라서 인쇄회로기판(PCB)의 복잡성도 증가되어 왔다.
복잡성 중 대표적인 현상이 단일 층으로는 기능의 실현이 어려우므로 여러 층을 쌓아야 하는 요구가 뒤따랐고 이러한 층들 사이를 상호 접속하는 천공된 도금 배럴(barrel)을 소위 '비아(via)'라고 불린다.
또한 기능의 다양화와 소형화로 비아의 사이즈 감소와 비아 수의 증가를 유도해왔다. 새로운 더 작은 비아를 마이크로 비아(micro via)라고 부르며 이는 블라인드(blind) 현상을 대표한다. 블라인드 비아(blind via)는 PCB를 통하여 완전히 통과할 수 없고 어떤 미리 설정된 층 깊이에서 정지하는 비아를 말한다.
인쇄회로기판의 비아 홀(via Hole)은 드릴(Drilling) 방법을 통하여 개별 층위에 있는 동(Cu) 상호접속 랜드(land)를 노출시켜서 만들어진다.
그 후 PCB는 도금용액을 통과하며 각종 층들이 천공된 스루홀(through hole)의 내부 표면에 형성된 도금 또는 부착된 동에 의해 접속된다.
이러한 비아 홀(Via Hole)은 충격에 대비한 완충작용과 다층화 등을 위해 평탄하게 채워져야만 한다.
기존에는 홀(hole)에 동 도금을 한 후 수지를 채우는 방식과 은(silver)이나 구리 페이스트(copper paste)로 홀을 채워 도전성과 범프(bump) 기능을 확보했다.
그러나 기판의 사이즈가 작아지고, 그 기판 위에 다기능을 구현시키기 위해 서 선폭 및 홀(비아홀 포함)의 사이즈가 작아지며, 이에 따라, 비아홀 내 충진되는 충진재의 공극을 최소화시킬 수 있는 새로운 방식의 비아홀 필링(filling)(충진)이 요구된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 그 목적은 (나노)잉크젯 분사방식을 이용하여 미세 비아홀 내에 효율적으로 도전성 물질을 필링(충진)시킬 수 있는 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한 다층 인쇄회로기판을 제공하는 데 있다.
상기 같은 목적을 이루기 위해 본 발명은 각층의 배선을 전기적으로 연결시키는 비아홀 형성 방법에 있어서, 홀 가공재에 비아홀을 가공하는 제 1 단계; 상기 비아홀에 전도성 액상 열경화성 물질이 포함된 잉크를 충진시키는 제 2 단계; 열을 가해 상기 비아홀 내에 전도성 물질만 남기는 제 3 단계; 및 상기 제 2 단계 및 제 3 단계를 반복수행하여 상기 비아홀 내에 전도성 물질을 채우는 제 4단계를 포함함을 특징으로 한다.
상기 잉크의 충진은 잉크젯 분사방식을 이용하는 것이 바람직하다.
상기 잉크는 유기접착제에 은(Ag) 나노 분말이 포함되는 것이 바람직하다.
상기 유기접착제는 솔벤트인 것이 바람직하다.
상기 열을 가해 비아홀 내에 전도성 물질만 남기는 방법은 140 ~ 180도의 온도로 5분 ~ 15분 동안 가열함을 특징으로 한다.
상기 잉크에 포함된 은(Ag) 나노 분말은 30 ~ 60중량부인 것이 바람직하다.
본 발명은 상기 비아홀 내에 전도성 물질을 채우는 제 4단계 이후, 그 상부면의 평탄화 작업을 수행하는 단계를 더 포함함을 특징으로 한다.
또한, 본 발명은 상기와 같은 비아홀 형성방법을 이용하여 제조한 다층 인쇄회로기판을 제공함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하고자 한다.
도 2는 본 발명의 일실시예에 따른 미세 비아홀 형성을 보인 공정도이고, 도 4는 본 발명의 일실시예에 따른 미세 비아홀 내에 잉크젯 분사장치를 이용하여 잉크의 충진 과정을 보여주는 단면도이다. 또한, 도 5a 내지 도 5f는 본 발명의 일실시예에 따른 미세 비아홀 형성을 보인 공정 단면도로, 후술하는 도 3c 공정과 도 3d 공정 사이의 생략된 공정을 나타낸다.
도면을 참조하면, 본 발명에 따른 미세 비아홀을 형성시키기 위해서는 먼저, 홀 가공재(100)에 비아홀을 가공한다.(S101)
여기서, 홀 가공재(100)는 상기 비아홀이 형성될 재질으로서, 도 5a에서의 회로패턴(140), 절연층(110)(160) 등을 말한다.
다시 말하면 비아홀 형성 제 1 단계에서는 다층으로 적층된 단층 베이스기 판(150)에 비아홀을 가공한다.
상기 비아홀은 일반적으로 기계적 드릴링을 이용하여 형성하나, 미세 회로패턴 형성시 정밀한 가공을 요하므로 YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기와 같이, 홀 가공재에 비아홀을 가공한 후, 본 발명에서는 상기 비아홀에 잉크를 충진시킨다.(S102)(도 5a 참조)
상기 잉크의 충진은 바람직하게는 도 4에 도시된 잉크젯 분사장치(1)를 이용한 잉크젯 분사 방식, 보다 바람직하게는 나노(nano) 잉크젯 분사 방식을 사용한다.
즉, 본 출원인이 출원한 특허(등록특허번호: 10-0510777, 명칭: 나노 잉크젯 프린터헤드와 그 제조방법)에서 제시한 프린터헤드가 포함된 나노 잉크젯 분사장치를 이용한 분사방식을 이용하는 것이 바람직하다.
상기 잉크는 유기접착제에 은(Ag) 나노 분말(nano powder)이 포함된 것을 말한다.
상기 유기접착제로는 솔벤트(Solvent) 등이 있다.
상기 잉크에 포함된 은(Ag) 나노 분말은 30 ~ 60중량부인 것이 바람직하다.
상기와 같이, 비아홀에 잉크를 충진시킨 후, 본 발명에서는 잉크가 충진된 비아홀 내에 있는 잉크에 열을 가한다.(S103)
그러면 솔벤트는 공중으로 날려가게 되고, 전도성 물질(은; Ag)만 남게 된다. 여기서, 은(Ag)은 일부 열에 녹으면서 벽에 융착되기도 하지만, 대부분 바닥에 남는다.(도 5b 참조)
상기 가열은 140 ~ 180도의 온도로 5분 ~ 15분 동안 이루어지는 것이 바람직하다.
본 발명에서는 단계 102 및 단계 103을 반복수행하여 비아홀 내에 전도성 물질(하기 도 3d의 도면부호 180에 해당함)로 채운다.(도 5c ~ 도 5f 참조)
또한, 본 발명에서는 상기와 같이, 비아홀 내에 전도성 물질로 채운 후, 상기 전도성 물질의 상부면이 평평해지도록 평탄화 작업을 수행할 수도 있다.
이하, 도 3 및 도 5를 참조하여 본 발명의 일실시예에 따른 다층 인쇄회로기판의 제조 공정을 상세하게 설명한다.
먼저, 도 3a에 도시된 바와 같이 절연층 위에 회로패턴을 형성한다.
즉, 절연층에 소정 형태(예: 아랫변이 윗변보다 짧은 사다리꼴 형태)의 홀을 형성하고, 상기 홀에 전도성 물질(예: 전도성 액상 감광성 물질)로 매립하면서 절연층(110) 상에 도포한 후, 전도성 물질을 경화시킨다. 그런 후, 상기 전도성 물질 상에 회로패턴이 형성된 아트워크 필름 또는 유리 표면에 크롬을 코팅시켜 회로패턴을 형성한 글라스 마스크 등의 마스크를 밀착시켜 노광 및 현상공정을 수행하면 회로패턴(140)이 형성된 단층 베이스기판(150)을 완성하게 된다.
상기와 같이 베이스 기판(150)을 완성한 후, 도 3b에 도시된 바와 같이 원하 는 층수에 따라 베이스 기판(150)을 적층한 후 가열, 가압하여 다층 인쇄회로기판을 완성한다.
상기와 같이 가열, 가압하여 다층 인쇄회로기판을 형성한 후 도 3c에 도시된 바와 같이, 비아홀(170)을 형성한 후 디스미어(Desmear) 공정을 수행한다.
비아홀(170)은 층간 전기적으로 연결시켜주기 위한 것으로 기계적 드릴링을 이용하여 형성되고, 드릴링 시 발생하는 각종 오염과 이물질은 디스미어(Desmear) 공정을 통하여 제거된다.
이후, 비아홀(170) 내부를 앞에서 언급한 바와 같이, 도 2 및 도 5와 같은 공정으로 잉크(180)로 충진시켜 최종적인 다층 인쇄회로기판을 완성한다.
상기와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서와 같이, 본 발명은 나노 잉크젯 분사방식을 이용하여 미세 비아홀 내에 도전성 물질을 필링(충진)시키는 비아홀 형성방법을 제공함으로써 홀이 미세하더라도 그 홀 내부에 채워지는 필링제(충진제)(전도성 물질에 해당함) 내의 공극을 최소화시킬 수 있다.
이에 따라, 본 발명은 상부에서 작용하는 충격을 충분히 흡수할 수 있으며 PCB의 균열을 방지할 수 있다.

Claims (8)

  1. 각층의 배선을 전기적으로 연결시키는 비아홀 형성 방법에 있어서,
    홀 가공재에 비아홀을 가공하는 제 1 단계;
    상기 비아홀에, 전도성 액상 열경화성 물질이 포함된 잉크를 충진시키는 제 2 단계;
    열을 가해 상기 비아홀 내에 전도성 물질만 남기는 제 3 단계; 및
    상기 제 2 단계 및 제 3 단계를 반복수행하여 상기 비아홀 내에 전도성 물질을 채우는 제 4단계를 포함하고,
    상기 잉크의 충진은 잉크젯 분사방식을 이용하는 것을 특징으로 하는 비아홀 형성방법.
  2. 삭제
  3. 제 1항에 있어서,
    상기 잉크는 유기접착제에 은(Ag) 나노 분말이 포함되는 것을 특징으로 하는 비아홀 형성방법.
  4. 제 3항에 있어서,
    상기 유기접착제는 솔벤트인 것을 특징으로 하는 비아홀 형성방법.
  5. 제 1항에 있어서,
    상기 열을 가해 비아홀 내에 전도성 물질만 남기는 방법은 140 ~ 180도의 온도로 5분 ~ 15분 동안 가열함을 특징으로 하는 비아홀 형성방법.
  6. 제 1항에 있어서,
    상기 잉크에 포함된 은(Ag) 나노 분말은 30 ~ 60중량부인 것을 특징으로 하는 비아홀 형성방법.
  7. 제 1항에 있어서,
    상기 비아홀 내에 전도성 물질을 채우는 제 4단계 이후, 그 상부면의 평탄화 작업을 수행하는 단계를 더 포함함을 특징으로 하는 비아홀 형성방법.
  8. 제 1항, 3항 내지 7항 중 어느 한 항의 비아홀 형성방법을 이용하여 제조한 다층 인쇄회로기판.
KR1020060072012A 2006-07-31 2006-07-31 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판 KR100777021B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060072012A KR100777021B1 (ko) 2006-07-31 2006-07-31 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판
JP2007199200A JP2008034856A (ja) 2006-07-31 2007-07-31 微細ビアホールの形成方法及びこのビアホールの形成方法を用いた多層印刷回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072012A KR100777021B1 (ko) 2006-07-31 2006-07-31 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR100777021B1 true KR100777021B1 (ko) 2007-11-16

Family

ID=39079919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072012A KR100777021B1 (ko) 2006-07-31 2006-07-31 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판

Country Status (2)

Country Link
JP (1) JP2008034856A (ko)
KR (1) KR100777021B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109395790A (zh) * 2018-12-11 2019-03-01 福州大学 一种纸基复合三维微/纳电路及其加工方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5219612B2 (ja) * 2008-05-12 2013-06-26 パナソニック株式会社 半導体貫通電極形成方法
CN106793535A (zh) * 2015-11-20 2017-05-31 富泰华工业（深圳）有限公司 电路板丝网印刷方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307930A (ja) 1998-04-24 1999-11-05 Namics Corp 基板およびその製造方法
JP2002329974A (ja) * 2001-05-01 2002-11-15 Nitto Denko Corp 配線基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307930A (ja) 1998-04-24 1999-11-05 Namics Corp 基板およびその製造方法
JP2002329974A (ja) * 2001-05-01 2002-11-15 Nitto Denko Corp 配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109395790A (zh) * 2018-12-11 2019-03-01 福州大学 一种纸基复合三维微/纳电路及其加工方法
CN109395790B (zh) * 2018-12-11 2024-03-29 福州大学 一种纸基复合三维微/纳电路及其加工方法

Also Published As

Publication number Publication date
JP2008034856A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
US7152318B2 (en) Method for manufacturing built-up printed circuit board with stacked type via-holes
US8499441B2 (en) Method of manufacturing a printed circuit board
US20070281464A1 (en) Multi-layer circuit board with fine pitches and fabricating method thereof
US7908744B2 (en) Method for fabricating printed circuit board having capacitance components
US20050251997A1 (en) Method for forming printed circuit board
KR960020642A (ko) 선택적으로 충진된 도금 스루 홀을 구비하는 인쇄 회로 기판
US20080191326A1 (en) Coreless packaging substrate and method for manufacturing the same
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
US20180061555A1 (en) Inductor and method of manufacturing the same
KR20170039102A (ko) 프린트 배선판 및 그 제조 방법
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100777021B1 (ko) 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판
KR101044787B1 (ko) 인쇄회로기판 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR101516078B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP4292638B2 (ja) 配線板の製造方法
US20080209722A1 (en) Method for forming via hole having fine hole land
KR100455892B1 (ko) 빌드업 인쇄회로기판 및 이의 제조방법
KR20150024161A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100674320B1 (ko) 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법
KR20120120789A (ko) 인쇄회로기판의 제조방법
KR20110093406A (ko) 인쇄회로기판 및 그 제조방법
JP2008016805A (ja) 印刷回路基板及びその製造方法
JP2007067189A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee