JP5219612B2 - 半導体貫通電極形成方法 - Google Patents

半導体貫通電極形成方法 Download PDF

Info

Publication number
JP5219612B2
JP5219612B2 JP2008124122A JP2008124122A JP5219612B2 JP 5219612 B2 JP5219612 B2 JP 5219612B2 JP 2008124122 A JP2008124122 A JP 2008124122A JP 2008124122 A JP2008124122 A JP 2008124122A JP 5219612 B2 JP5219612 B2 JP 5219612B2
Authority
JP
Japan
Prior art keywords
electrode
hole
forming
insulating resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008124122A
Other languages
English (en)
Other versions
JP2009272575A (ja
Inventor
和司 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008124122A priority Critical patent/JP5219612B2/ja
Priority to CN2009101332677A priority patent/CN101582384B/zh
Priority to US12/432,185 priority patent/US7955974B2/en
Publication of JP2009272575A publication Critical patent/JP2009272575A/ja
Application granted granted Critical
Publication of JP5219612B2 publication Critical patent/JP5219612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、半導体ＩＣの表面から裏面に電極経路を形成する貫通電極形成方法に関するものである。
基板表面に半導体素子が形成される半導体ＩＣにおいて、半導体素子の電極から基板裏面の外部電極である電極ＰＡＤへの電気的接続を、基板に形成した貫通孔に導電性樹脂を充填して形成された貫通電極を介して行う場合がある。
従来の貫通電極形成としては、Ｓｉなどの基板に貫通する孔を形成し、孔の側面を絶縁後、導電性材料を充填するものがあった。
また、昨今、半導体素子が完成した後に電極を裏面に取り出す方法として、Ｓｉ基材は貫通しているが、半導体素子形成面に対する裏面側に電極の薄膜を残し、導電経路を形成する貫通電極構造が多くなっている。
図７は従来の貫通電極の構成を示す断面図である。
図７において、１は基板、２は貫通孔、３はバインダーを添加した導体層、４はバインダーを含まない導体層である。
従来の貫通電極を形成する際には、まず、半導体素子（図示せず）が形成される基板１の表面と、外部電極である電極ＰＡＤ（図示せず）が形成される基板１の裏面との間に貫通孔２を形成する。次に、貫通孔２の側壁にバインダーを添加した導体層３を形成し、さらに、バインダーを添加した導体層３に囲まれる内部にバインダーを含まない導体層４を形成することによって貫通電極を形成する。最後に、貫通電極を介して半導体素子の電極（図示せず）と電極ＰＡＤ（図示せず）を電気的に接続する（例えば、特許文献１参照）。
特開平７−２２７２３号公報
しかしながら、前記従来の構成では、貫通孔に沿って導体層や樹脂が形成され、導体層や樹脂の表面に凹凸が形成されないため、貫通孔の内面と導体層や樹脂との界面の接触面積が小さくなり、温度サイクルなどの外部応力が発生する場合に、界面の密着力が低下し、結果として貫通孔と充填材料の界面に剥がれが発生したり、材料にクラック、割れが入り、導通不良となる危険性や湿度が侵入し、液体に浸漬することによりイオン成分がデバイスに残り、腐食によるリーク不良を発生する危険性がある。
さらに、従来の構成は基板に孔が貫通していることを前提としており、貫通孔の底部に電極ＰＡＤ等の電極薄膜を形成する構造の場合、貫通孔底部に気泡が残り、導電性の確保が不十分となる危険性がある。
また、印刷により貫通孔に導電性材料を充填する場合、貫通孔の側壁と充填材料との間に印刷材料ローリング中の空気の巻き込みによる気泡が残り、水分などが浸入し、金属の腐食または、水分に含まれるイオン成分による絶縁性の低下が発生する危険性がある。また、印刷圧力により充填量が影響されるため、充填量の不均一による絶縁材料の厚みが薄くなることによる絶縁不足が生じる危険性がある。
また、充填材料をスキージで供給する場合、表面に絶縁材料、導電性材料が残渣として存在し、導電不具合が生じる危険性がある。
また、電解めっき法により導電層を形成する場合、貫通孔にスパッタ、蒸着法によりメッキ形成のための密着層、シード層を形成した後、ウェットプロセスにより電解メッキを施すため、工程が長く、また、液体に浸漬することによりイオン成分がデバイスに残り、リーク不良を発生する危険性がある。
また、従来の絶縁膜では、ＣＶＤなどの薄膜形成プロセスにより絶縁層を形成することにより膜厚が薄くなるため、１Ａ以上の電流を流す場合、絶縁膜厚のばらつきによる絶縁膜厚の薄い部分でリーク電流が流れ、不良となる場合がある。
また、従来の方法は工程にフォトレジストマスクなど間接材料を多く使用するため、機種切替に時間を要し、作業が多いために不良率が高く、コストも高くなるという課題を有していた。
また、これらの問題点を解決するために、樹脂の充填をインクジェット塗布方法により行う場合、電極が貫通しているため、半導体素子形成面側にＰＡＤ電極をもつ半導体ＩＣの場合、半導体素子形成面側に材料がはみ出し、付着することにより、導通不良、絶縁不良が生じるという問題点もあった。
本発明は、前記従来の課題を解決するもので、半導体ＩＣの表面から裏面に電極経路を形成する貫通電極形成方法において、界面での導電性材料の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することを目的とする。
上記目的を達成するために、本発明の半導体貫通電極形成方法は、基板表面に形成された半導体素子の電極と基板裏面に形成された電極ＰＡＤを電気的に接続する半導体貫通電極の形成方法であって、前記電極ＰＡＤ上の前記基板に貫通孔を形成する工程と、前記基板表面から前記貫通孔の内周に沿ってインクジェット塗布方法により表面に凹凸を有する不規則な形状の絶縁樹脂ペーストを中央部に空間を備えるように１層形成する絶縁樹脂形成工程と、前記基板表面から前記空間内にインクジェット塗布方法により表面に凹凸を有する不規則な形状の１または複数の導電性樹脂ペーストを１層充填する導電性樹脂充填工程と、前記貫通孔の基板表面まで前記絶縁樹脂ペーストおよび前記導電性樹脂ペーストが充填されるまで前記絶縁樹脂形成工程および前記導電性樹脂充填工程を順に繰り返す積層工程とを備え、前記積層工程の際に、前記絶縁樹脂形成工程での前記絶縁樹脂の前記貫通孔の径方向に対する厚さを交互に大小させることを特徴とする。
また、前記絶縁樹脂形成工程で、前記貫通孔の深さ方向に対する中央部近郊に形成される絶縁樹脂の前記貫通孔の径方向に対する厚さを周辺部の厚さより大きくしても良い。
また、前記絶縁樹脂形成工程で、前記貫通孔の深さ方向に対する中央部近郊に形成される絶縁樹脂の前記貫通孔の径方向に対する厚さを周辺部の厚さより小さくしても良い。
また、前記貫通孔の径方向に対する大きさが、前記基板表面側から前記基板裏面側に向けて連続的に小さくなるように前記貫通孔を形成しても良い。
また、前記導電性樹脂ペ−ストがＡｕまたはＣｕまたはＡｇであっても良い。
また、前記絶縁樹脂ペーストおよび前記導電性樹脂ペーストの塗布の際に、層毎に塗布位置をずらしても良い。
また、前記絶縁樹脂ペーストおよび前記導電性樹脂ペーストの塗布の際に、層毎に塗布量を変化させても良い。
以上により、半導体ＩＣの表面から裏面に電極経路を形成する貫通電極形成方法において、界面での導電性材料の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することができる。
以上のように、貫通孔に樹脂材料を形成する際に、貫通孔底部に電極ＰＡＤを形成し、インクジェット方法により貫通孔の周囲に絶縁材料を中心部に導電性材料を形成し、さらに、インクジェット吐出樹脂を表面に凹凸が形成されるように吐出することにより、絶縁材料と導電性材料との密着性、および絶縁性材料と貫通孔内壁との密着性を向上することができるため、界面での導電性材料の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することができる。
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
まず、実施の形態１における半導体貫通電極形成方法について、図１〜図３を用いて説明する。
図１は実施の形態１における貫通電極の構成を示す断面図、図２は実施の形態１における貫通電極を形成するインクジェット吐出樹脂を説明する図である。また、図３は本発明の絶縁性樹脂および導電性樹脂の表面に凹凸を形成する方法を説明する図である。
図１，図２において、１０１はＳｉデバイス、１０２は裏面に形成された電極ＰＡＤ、１０３はＳｉ酸化膜、１０４は絶縁材料、１０５は導電性材料、１０６はインクジェット吐出樹脂であり、Ｓｉ酸化膜１０３によりＳｉデバイス１０１と電極ＰＡＤ１０２とを絶縁させながら、表面に形成された半導体素子の電極と電極ＰＡＤ１０２との導電を確保している。
絶縁材料１０４と導電性材料１０５はインクジェットにより交互に積み重ねられるように積層される。
まず、表面に形成された半導体素子の電極と裏面の電極ＰＡＤ１０２とを導通させるために、電極ＰＡＤ１０２の形成位置にＳｉデバイス１０１を貫通する貫通孔を形成した後、貫通孔の半導体素子形成面に対する裏面側に電極ＰＡＤ１０２を形成し、その後、貫通孔の周辺部分に絶縁材料１０４、貫通孔の中央部分に導電性材料１０５を形成し、最後に導通材料１０５と半導体素子の電極とを電気的に接続することにより、基板表面の半導体素子の電極を基板裏面の電極ＰＡＤ１０２に引き出す貫通電極が形成される。
導電性材料１０５はＡｕ，Ａｇ，Ｃｕなどの導電性ペーストを、絶縁材料１０４は体積抵抗値１０ｅ４オーム／ｃｍ以上の有機物を、イングジェット塗布方法で貫通孔の周辺に絶縁材料１０４、貫通孔の中央部に導電性材料１０５を積み重ねるように形成する。塗布される絶縁材料１０４、導電性材料１０５の断面形状は接合強度を向上させるために円ではなく、不規則な凸凹を有する形状で形成する。または、絶縁材料１０４、導電性材料１０５により形成される絶縁性樹脂や導電性樹脂の表面形状に凹凸を持たせる。
図２に示すように、インクジェット吐出樹脂１０６の吐出量を１／５ｐＬとする場合、貫通孔の底面に塗布されるインクジェット吐出樹脂１０６の径の範囲は約３０〜５０μｍ、高さは最大となる箇所で約０．１７μｍの表面に不規則な凸凹を有する形状となる。絶縁材料１０４の場合は、このようなインクジェット吐出樹脂１０６を貫通孔の電極ＰＡＤ１０２側から貫通孔の周囲に円状に移動させながら電極ＰＡＤ１０２上に１樹脂ずつ塗布し、一層塗布する毎に１または複数の導電性材料１０５を貫通孔中央の円状に塗布された絶縁材料１０４の内部に１層分塗布する。絶縁材料１０４の層および導電性材料１０５の層が積層されるようにこの動作を繰り返し、貫通孔に絶縁材料１０４からなる絶縁性樹脂と導電性材料１０５からなる導電性樹脂を充填する。さらに、絶縁材料１０４および導電性材料１０５を充填した後に加熱し、絶縁材料１０４および導電性材料１０５である樹脂を硬化する。
ここでは、インクジェット吐出樹脂１０６の表面形状に凹凸を持たせたが、積層形成された絶縁性樹脂や導電性樹脂の表面形状に凹凸を持たせても良い。そのために、図３に示すように、インクジェット吐出樹脂１０６の吐出の際に、積層された層毎に供給範囲を１〜数μｍずらして吐出することにより、積層された絶縁性樹脂や導電性樹脂の表面に凹凸を設けることもできる（図３（ａ））。また、インクジェット吐出樹脂１０６の吐出の際に、積層された層毎に吐出量を変化させて吐出することにより、積層された絶縁性樹脂や導電性樹脂の表面に凹凸を設けることもできる（図３（ｂ））。
なお、絶縁材料１０４を先に塗布後、中心部に導電性材料１０５を塗布しても導電性材料１０５を中心に塗布した後、絶縁性材料１０４を周辺に塗布してもよい。
また、絶縁性樹脂を円周状に形成する際に、図１，図２に示すように複数のインクジェット吐出樹脂により径方向の厚みを形成しても良いし、１つのインクジェット吐出樹脂の幅が厚みになるように吐出量を調整しても良い。同様に、導電性樹脂に関しても、１つのインクジェット吐出樹脂で一層分の導電性樹脂を形成しても良いし、複数のインクジェット吐出樹脂で一層分の導電性樹脂を形成しても良い。
以上のように、底部に電極ＰＡＤが形成された貫通孔に絶縁性樹脂と導電性樹脂を充填する際に、貫通孔周辺部の絶縁層樹脂とその内部の導電性樹脂とを１層毎に積層するように、不規則な形状のインクジェット吐出樹脂をインクジェット塗布方法により充填することにより、積層部が複雑な形状になっているために、樹脂と貫通孔表面の密着性、および樹脂同士の密着性が向上されて外部からの応力による剥離の危険性を防止し、さらに、必要な部分にのみ材料を供給することにより、表面に樹脂がはみ出すことを防止でき、半導体ＩＣの表面から裏面に電極経路を形成する貫通電極形成方法において界面での導電性材料の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することができる。
（実施の形態２）
図４は実施の形態２における貫通電極の構成を示す断面図である。
図４において、図１および図２と同じ構成要素については同じ符号を用い、説明を省略する。
図４に示すように、実施の形態１の構成に加えて、実施の形態２における貫通電極では、絶縁材料１０４を貫通電極の深さ方向における中央部での幅が太くなるように充填し、それに対応して、導電性材料１０５を貫通電極の深さ方向における中央部で径が細くなるように充填する。この時、太さの調整は、インクジェット吐出樹脂の１度に吐出する量や吐出回数により行うことができる。
このように、貫通電極の深さ方向に対する中央部において、絶縁性樹脂の幅を太くし、導電性樹脂の径を細くすることにより、各材料の表面凹凸が絡み合うことにより、外部応力に対して抵抗構造となり、外部からの応力による絶縁性材料１０４または導電性材料１０５の薄利の危険性を防止し、界面での導電性材料の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することができる。
（実施の形態３）
図５は実施の形態３における貫通電極の構成を示す断面図であり、図５（ａ）は導電性材料の径が貫通孔中央部で大きくなる構成を示す図、図５（ｂ）は導電性材料の径が交互に大きくなる構成を示す図である。
図５において、図１〜図４と同じ構成要素については同じ符号を用い、説明を省略する。
図５（ａ）に示すように、実施の形態３における貫通電極では、実施の形態２とは逆に、絶縁材料１０４を貫通電極の深さ方向における中央部での幅が細くなるように充填し、それに対応して、導電性材料１０５を貫通電極の深さ方向における中央部で径が太くなるように充填する。
このように、貫通電極の深さ方向に対する中央部において、絶縁性樹脂の幅を薄くし、導電性樹脂の径を太くすることにより、各材料の表面凹凸が絡み合うことにより、外部応力に対して抵抗構造となり、外部からの応力による絶縁性材料１０４または導電性材料１０５の薄利の危険性を防止し、界面での導電性材料の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することができる。
また、図５（ｂ）に示すように、実施の形態１の構成に加えて、絶縁材料１０４および導電性材料１０５で構成される層ごとに交互に導電性材料１０５の径の大きさを大小させる。
このように、層ごとに導電性材料１０５の径の大きさを交互に大小させることにより、各材料の表面凹凸が絡み合うことにより、外部応力に対して抵抗構造となり、外部からの応力による絶縁性材料１０４または導電性材料１０５の薄利の危険性を防止し、界面での導電性材料の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することができる。
本実施の形態においても、太さの調整は、インクジェット吐出樹脂の１度に吐出する量や吐出回数により行うことができる。
（実施の形態４）
図６は実施の形態４における貫通電極の構成を示す断面図である。
図６において、図１〜図５と同じ構成要素については同じ符号を用い、説明を省略する。
図６に示すように、実施の形態１〜実施の形態３の構成に加えて、実施の形態４における貫通電極では、貫通電極を電極ＰＡＤ１０２方向に向かって細くなるようなテーパー状に形成し、導電性材料１０５が貫通電極の径に応じて、電極ＰＡＤ１０２方向に向かって径が小さくなるように充填される。
以上のように、導電性材料を貫通電極の径に応じて、電極ＰＡＤ方向に向かって径が小さくなるように充填することにより、絶縁性材料の厚みを確保しつつ、導電性経路の体積が十分確保され、電気的な絶縁性と導電性の確保と、外部からの応力による薄利の危険性を防止し、界面での導電性材料の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することができる。
また、上記各実施の形態では、インクジェット方法により絶縁樹脂および導電性樹脂を形成するため、水分の浸入による絶縁性の低下，絶縁材料の厚みが薄くなることによる絶縁不足，導電性材料が残渣として存在することによる導電不具合，ウェットプロセスにより電解メッキを施すための工程長化，イオン成分がデバイスに残ることによるリーク不良，絶縁膜厚の薄い部分でのリーク電流不良，不良率の悪化等を防ぐことができる。
本発明は、界面での導電性材料の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することができ、半導体ＩＣの表面から裏面に電極経路を形成する貫通電極形成方法等に有用である。
実施の形態１における貫通電極の構成を示す断面図 実施の形態１における貫通電極を形成するインクジェット吐出樹脂を説明する図 本発明の絶縁性樹脂および導電性樹脂の表面に凹凸を形成する方法を説明する図 実施の形態２における貫通電極の構成を示す断面図 実施の形態３における貫通電極の構成を示す断面図 実施の形態４における貫通電極の構成を示す断面図 従来の貫通電極の構成を示す断面図
符号の説明
１ 基板
２ 貫通孔
３ バインダーを添加した導体層
４ バインダーを含まない導体層
１０１ Ｓｉデバイス
１０２ 電極ＰＡＤ
１０３ Ｓｉ酸化膜
１０４ 絶縁材料
１０５ 導電性材料
１０６ インクジェット吐出樹脂

Claims (7)

  1. 基板表面に形成された半導体素子の電極と基板裏面に形成された電極ＰＡＤを電気的に接続する半導体貫通電極の形成方法であって、
    前記電極ＰＡＤ上の前記基板に貫通孔を形成する工程と、
    前記基板表面から前記貫通孔の内周に沿ってインクジェット塗布方法により表面に凹凸を有する不規則な形状の絶縁樹脂ペーストを中央部に空間を備えるように１層形成する絶縁樹脂形成工程と、
    前記基板表面から前記空間内にインクジェット塗布方法により表面に凹凸を有する不規則な形状の１または複数の導電性樹脂ペーストを１層充填する導電性樹脂充填工程と、
    前記貫通孔の基板表面まで前記絶縁樹脂ペーストおよび前記導電性樹脂ペーストが充填されるまで前記絶縁樹脂形成工程および前記導電性樹脂充填工程を順に繰り返す積層工程と
    を備え、前記積層工程の際に、前記絶縁樹脂形成工程での前記絶縁樹脂の前記貫通孔の径方向に対する厚さを交互に大小させることを特徴とする半導体貫通電極形成方法。
  2. 前記絶縁樹脂形成工程で、前記貫通孔の深さ方向に対する中央部近郊に形成される絶縁樹脂の前記貫通孔の径方向に対する厚さを周辺部の厚さより大きくすることを特徴とする請求項１記載の半導体貫通電極形成方法。
  3. 前記絶縁樹脂形成工程で、前記貫通孔の深さ方向に対する中央部近郊に形成される絶縁樹脂の前記貫通孔の径方向に対する厚さを周辺部の厚さより小さくすることを特徴とする請求項１記載の半導体貫通電極形成方法。
  4. 前記貫通孔の径方向に対する大きさが、前記基板表面側から前記基板裏面側に向けて連続的に小さくなるように前記貫通孔を形成することを特徴とする請求項１〜請求項３のいずれかに記載の半導体貫通電極形成方法。
  5. 前記導電性樹脂ペ−ストがＡｕまたはＣｕまたはＡｇであることを特徴とする請求項１〜請求項４のいずれかに記載の半導体貫通電極形成方法。
  6. 前記絶縁樹脂ペーストおよび前記導電性樹脂ペーストの塗布の際に、層毎に塗布位置をずらすことを特徴とする請求項１〜請求項５のいずれかに記載の半導体貫通電極形成方法。
  7. 前記絶縁樹脂ペーストおよび前記導電性樹脂ペーストの塗布の際に、層毎に塗布量を変化させることを特徴とする請求項１〜請求項６のいずれかに記載の半導体貫通電極形成方法。
JP2008124122A 2008-05-12 2008-05-12 半導体貫通電極形成方法 Active JP5219612B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008124122A JP5219612B2 (ja) 2008-05-12 2008-05-12 半導体貫通電極形成方法
CN2009101332677A CN101582384B (zh) 2008-05-12 2009-03-31 半导体贯通电极形成方法
US12/432,185 US7955974B2 (en) 2008-05-12 2009-04-29 Formation of a through-electrode by inkjet deposition of resin pastes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008124122A JP5219612B2 (ja) 2008-05-12 2008-05-12 半導体貫通電極形成方法

Publications (2)

Publication Number Publication Date
JP2009272575A JP2009272575A (ja) 2009-11-19
JP5219612B2 true JP5219612B2 (ja) 2013-06-26

Family

ID=41267200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008124122A Active JP5219612B2 (ja) 2008-05-12 2008-05-12 半導体貫通電極形成方法

Country Status (3)

Country Link
US (1) US7955974B2 (ja)
JP (1) JP5219612B2 (ja)
CN (1) CN101582384B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5676941B2 (ja) * 2010-07-06 2015-02-25 キヤノン株式会社 配線基板の製造方法及び配線基板
CN104347548A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
EP2844044A1 (de) * 2013-09-03 2015-03-04 Mass GmbH Anlage und Verfahren zum Füllen von Löchern in einer Leiterplatte
US9373605B1 (en) * 2015-07-16 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. DIE packages and methods of manufacture thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741045B2 (ja) * 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP4498715B2 (ja) * 2003-09-26 2010-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2006070652A1 (ja) * 2004-12-27 2008-06-12 日本電気株式会社 半導体装置およびその製造方法と、配線基板およびその製造方法と、半導体パッケージ並びに電子機器
JP2006269968A (ja) * 2005-03-25 2006-10-05 Sharp Corp 半導体装置およびその製造方法
KR100777021B1 (ko) * 2006-07-31 2007-11-16 한국생산기술연구원 미세 비아홀 형성 방법 및 이 비아홀 형성방법을 이용한다층 인쇄회로기판

Also Published As

Publication number Publication date
US20090280647A1 (en) 2009-11-12
CN101582384B (zh) 2011-06-22
JP2009272575A (ja) 2009-11-19
US7955974B2 (en) 2011-06-07
CN101582384A (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
US8470680B2 (en) Substrate with embedded patterned capacitance
US20140041907A1 (en) Core substrate and printed circuit board using the same
CN102598882A (zh) 接线电路板及其制造方法
JPWO2007063692A1 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
US20130319734A1 (en) Package substrate and method of manufacturing the same
JP4508193B2 (ja) 実装基板、実装体とそれを用いた電子機器
JP2015115559A (ja) 半導体装置の製造方法および半導体装置
JP5219612B2 (ja) 半導体貫通電極形成方法
TW200934325A (en) Method for forming circuit
US20140041906A1 (en) Metal heat radiation substrate and manufacturing method thereof
JP5352967B2 (ja) 多層配線構造の製造方法及び多層配線構造
JP4839824B2 (ja) コンデンサ内蔵基板およびその製造方法
CN105592620B (zh) 电路板及其制法
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP7425348B2 (ja) 多層基板、および、部品実装基板
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
JP2006100422A (ja) 積層コンデンサ及びその製造方法
JP2004079710A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006165296A (ja) 配線基板およびその製造方法
US9659714B2 (en) Solid electrolytic capacitor including insulating substrate having recessed surface
JP2006229036A (ja) 回路基板及び回路基板製造方法
JP2013224880A (ja) 電気的接続部材及び電気的接続部材の製造方法
TWI647989B (zh) 卷對卷柔性線路板及其快速加工方法
JP2007281110A (ja) 固体電解コンデンサ内蔵基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5219612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250