JPWO2007063692A1 - セラミック基板、電子装置およびセラミック基板の製造方法 - Google Patents

セラミック基板、電子装置およびセラミック基板の製造方法 Download PDF

Info

Publication number
JPWO2007063692A1
JPWO2007063692A1 JP2007508660A JP2007508660A JPWO2007063692A1 JP WO2007063692 A1 JPWO2007063692 A1 JP WO2007063692A1 JP 2007508660 A JP2007508660 A JP 2007508660A JP 2007508660 A JP2007508660 A JP 2007508660A JP WO2007063692 A1 JPWO2007063692 A1 JP WO2007063692A1
Authority
JP
Japan
Prior art keywords
glass
ceramic substrate
glass layer
ceramic
glass material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007508660A
Other languages
English (en)
Other versions
JP4561831B2 (ja
Inventor
徹 目黒
徹 目黒
龍一郎 和田
龍一郎 和田
齋藤　善史
善史 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2007063692A1 publication Critical patent/JPWO2007063692A1/ja
Application granted granted Critical
Publication of JP4561831B2 publication Critical patent/JP4561831B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

ヒートサイクルによる導体部への応力集中がなく、かつ、導体部の一部を覆うガラス層がセラミック基板本体への密着性およびめっき耐性に優れた、信頼性の高いセラミック基板、電子装置およびセラミック基板の製造方法を提供する。セラミック基板本体の一方主面に形成された導体部の一部から、セラミック基板本体の一方主面に跨るようにガラス層を配設するとともに、ガラス層を、第１のガラス材料からなる第１のガラス層１１と、第１のガラス層上に形成された、第１のガラス層を構成する第１のガラス材料とは異なる第２のガラス材料からなる第２のガラス層１２とを備えた２層構造を有し、かつ、第１のガラス材料が第２のガラス材料よりもセラミック基板本体との密着性が良好な材料からなり、第２のガラス材料が第１のガラス材料よりもめっき耐性に優れた材料からなるガラス層１３とする。

Description

本願発明はセラミック基板、電子装置およびセラミック基板の製造方法に関し、詳しくは、一方主面に形成された導体部を、はんだを介して実装基板上の実装用ランドに接続することにより実装が行われるセラミック基板、電子装置およびセラミック基板の製造方法に関する。
セラミック基板は、通常、図１０に示すように、セラミック基板５０の一方主面に形成された導体部であるランド電極５１をはんだ５２を介して実装基板５３の実装用ランド５４に接続することにより実装されるように構成されている。
しかしながら、図１０のように、セラミック基板５０のランド電極５１の寸法と、実装基板５３の実装用ランド５４の寸法がほぼ同じ場合、例えば、製品のヒートサイクル試験時におけるセラミック基板５０と、実装基板５３の熱膨張係数の差により生じる応力が、ランド電極５１の端部に集中し、場合によっては、セラミック基板５０に亀裂・クラックＣが発生するという問題点がある。
そこで、図１１に示すように、ランド電極５１の周囲をガラス層５５により被覆して、ヒートサイクル試験時の応力集中を緩和し、セラミック基板５０への亀裂・クラックの発生や、ランド電極５１のマイグレーション不良の発生などを防止できるようにした方法が提案されている（特許文献１参照）。
また、特許文献１には、ガラス層５５に用いるガラス材料としては、セラミック基板５０を構成するセラミック材料（誘電体セラミック層）に配合したガラス材料を主成分とするガラス材料を用いることが、ガラス層５５とセラミック基板５０との接着性を高める見地から望ましいことが示されている。
しかしながら、通常のセラミック基板の製造方法によれば、ガラス層５５を形成した後に、ランド電極５１の表面に、はんだ喰われを防止するためのＮｉめっき膜や、はんだ付け性を向上させるためのＳｎめっき膜、接続信頼性などを向上させるためのＡｕめっき膜などを形成するための種々のめっきが施されることになるため、ガラス材料の種類によっては、ガラス層５５のめっき耐性が不十分になりやすく、めっき液の侵食によるピンホールの発生を招くというような問題点がある。
さらに、ガラス層５５と、セラミック基板５０との接着性を高める見地からセラミック基板５０を構成するセラミック層（誘電体層）に配合したガラス材料を主成分とするガラス材料をガラス層５５に用いた場合、セラミック層に配合されるガラスは通常電気的特性を重視して選択されたガラスであり、特にめっき耐性などは考慮されていないため、ガラス層５５のめっき耐性が不十分になりやすく、めっき液の侵食による問題が重大化しやすいという問題点がある。
特開２００２−２３１８６０号公報
本願発明は、上記課題を解決するものであり、導体部の一部がガラス材料で覆われているためヒートサイクルによる導体部への応力集中がなく、かつ、導体部の一部を覆うガラス層がセラミック基板本体への密着性およびめっき耐性に優れた、信頼性の高いセラミック基板、それを用いた電子装置、および前記セラミック基板の製造方法を提供することを目的とする。
上記課題を解決するために、本願請求項１のセラミック基板は、
セラミック基板本体と、
前記セラミック基板本体の一方主面に形成された導体部の一部から、前記セラミック基板本体の前記一方主面に跨るように配設されたガラス層と
を備え、
前記ガラス層が、
前記導体部の一部から、前記セラミック基板本体の前記一方主面に跨るように配設された、第１のガラス材料からなる第１のガラス層と、
前記第１のガラス層上に形成された、前記第１のガラス層を構成する第１のガラス材料とは異なる第２のガラス材料からなる第２のガラス層とを備え、
前記第１のガラス材料は前記第２のガラス材料よりも前記セラミック基板本体との密着性が良好な材料であり、前記第２のガラス材料は前記第１のガラス材料よりもめっき耐性に優れた材料であること
を特徴としている。
また、請求項２のセラミック基板は、請求項１の発明の構成において、
前記セラミック基板本体を構成するセラミックがガラスを含有し、かつ、
前記第１のガラス材料が、前記セラミック基板本体を構成するセラミックに含まれているガラスと同じ系のガラス材料であるとともに、
前記第２のガラス材料が、前記第１のガラス材料よりもめっき液に溶出しにくいガラス材料であること
を特徴としている。
また、請求項３のセラミック基板は、請求項１または２の発明の構成において、前記ガラス層が、前記セラミック基板本体の一方主面に形成された前記導体部の外周を覆うように形成されていることを特徴としている。
また、請求項４のセラミック基板は、請求項１〜３のいずれかの発明の構成において、前記第２のガラス層が、前記第１のガラス層全体を覆うように形成されていることを特徴としている。
また、請求項５のセラミック基板は、請求項１〜４のいずれかの発明の構成において、前記第１のガラス材料が、ホウケイ酸系ガラスを含むものであり、前記第２のガラス材料が、Ｓｉ、Ｂ、およびＺｎを主成分とするガラスを含むものであることを特徴としている。
また、請求項６のセラミック基板は、請求項１〜５のいずれかの発明の構成において、前記導体部の表面にめっき膜が形成されていることを特徴としている。
また、本願請求項７の電子装置は、請求項１〜６のいずれかに記載のセラミック基板の前記導体部が、はんだを介して実装基板に接続されていることを特徴としている。
また、本願請求項８のセラミック基板の製造方法は、
複数のセラミックグリーンシートが積層された積層体の一方主面に導体部が形成され、前記導体部の一部から、前記積層体の前記一方主面に跨るように第１のガラス材料からなる第１のガラス層が形成され、前記第１のガラス層上に、前記第１のガラス層を構成する前記第１のガラス材料とは異なる第２のガラス材料からなる第２のガラス層が形成された構造を有し、前記第１のガラス材料は前記第２のガラス材料よりも前記セラミック基板本体との密着性が良好な材料からなり、前記第２のガラス材料は前記第１のガラス材料よりもめっき耐性に優れた材料からなる、未焼成のセラミック積層体を形成する工程と、
前記未焼成のセラミック積層体を焼成する工程と
を具備することを特徴としている。
また、請求項９のセラミック基板の製造方法は、請求項８の発明の構成において、前記導体部の外周を覆うように第１のガラス層を形成することを特徴としている。
また、請求項１０のセラミック基板の製造方法は、請求項８または９の発明の構成において、前記第１のガラス層全体を覆うように前記第２のガラス層を形成することを特徴としている。
また、請求項１１のセラミック基板の製造方法は、請求項８〜１０のいずれかの発明の構成において、前記セラミック積層体を焼成する工程において、前記セラミック積層体の少なくとも一方主面上に、前記セラミック積層体を焼成する温度では実質的に焼結しないセラミック材料からなる収縮抑制用グリーンシートを配置した状態で前記セラミック積層体の焼成を行うことを特徴としている。
また、請求項１２のセラミック基板の製造方法は、請求項８〜１１のいずれかの発明の構成において、前記セラミック積層体を焼成する工程の後に、前記導体部の表面にめっき膜を形成する工程を備えることを特徴としている。
本願請求項１のセラミック基板は、セラミック基板本体の一方主面に形成された導体部の一部から、セラミック基板本体の一方主面に跨るようにガラス層を配設するとともに、ガラス層を、導体部の一部から、セラミック基板本体の一方主面に跨るように配設された、第１のガラス材料からなる第１のガラス層と、第１のガラス層上に形成された、第１のガラス層を構成する第１のガラス材料とは異なる第２のガラス材料からなる第２のガラス層とを備え、第１のガラス材料は第２のガラス材料よりもセラミック基板本体との密着性が良好な材料であり、第２のガラス材料は第１のガラス材料よりもめっき耐性に優れた材料であるような構成としているので、例えば、第１のガラス層として、セラミック基板本体への密着性が良好なガラス層を形成し、この第１のガラス層上に、第２のガラス層として、第１のガラス層よりもめっき耐性に優れたガラス層を形成することにより、導体部の一部がガラス材料で覆われているためヒートサイクルによる導体部への応力集中がなく、かつ、導体部の一部を覆うガラス層が、セラミック基板本体への密着性およびめっき耐性に優れた信頼性の高いセラミック基板を確実に得ることが可能になる。
また、請求項２のセラミック基板のように、請求項１の発明の構成において、セラミック基板本体を構成するセラミックがガラスを含有している場合に、第１のガラス材料として、セラミック基板本体を構成するセラミックに含まれているガラスと同じ系のガラス材料を用い、第２のガラス材料として、めっき液に溶出しにくいガラス材料を用いるようにした場合、より確実に、導体部の一部を覆うように配設されるガラス層がセラミック基板本体への密着性およびめっき耐性に優れた、信頼性の高いセラミック基板を得ることが可能になり、本願発明をさらに実効あらしめることができる。
なお、第２のガラス材料、すなわち、めっき液に溶出しにくいガラス材料としては、Ｚｎの含有量が多く、例えば、１０重量％以上の割合でＺｎを含むガラス材料や、Ｓｒを７重量％以上含有するガラス材料、さらには、Ｚｎ−Ａｌ−Ｂａ−Ｓｉ−Ｓｒ−Ｚｒ−Ｃａ−Ｍｇ−Ｔｉ系ガラスなどを用いることが可能である。これらのガラス材料は、特に中性のめっき液を用いる場合のめっき耐性に優れている。
また、請求項３のセラミック基板のように、請求項１または２の発明の構成において、ガラス層を、セラミック基板本体の一方主面に形成された導体部の外周を覆うように形成するようにした場合、特に応力が集中しやすい導体部の周辺部をガラス層により被覆して、応力の集中を効率よく抑制、防止することが可能になり、本願発明を実効あらしめることができる。
また、請求項４のセラミック基板のように、請求項１〜３のいずれかの発明の構成において、第２のガラス層を、第１のガラス層全体を覆うように形成するようにした場合、表面にめっき耐性に優れた第２のガラス層のみが露出した構成とすることが可能になり、めっき浸食のない、より信頼性の高いセラミック基板を得ることが可能になる。
また、請求項５のセラミック基板のように、請求項１〜４のいずれかの発明の構成において、第１のガラス材料として、ホウケイ酸系ガラスを含むものを用い、第２のガラス材料として、Ｓｉ、Ｂ、およびＺｎを主成分とするガラスを含むものを用いることにより、さらにセラミック基板本体との密着性およびめっき耐性に優れたガラス層を備えた、より信頼性の高いセラミック基板を得ることが可能になる。
また、請求項６のセラミック基板のように、請求項１〜５のいずれかの発明の構成において、導体部の表面にめっき膜が形成されているような構成とした場合、例えば、めっき膜によりはんだ付け性や電気的接続信頼性などの特性を向上させることが可能になるため、所望の特性を備えたセラミック基板をより確実に得ることが可能になり、有意義である。
また、本願請求項７の電子装置は、請求項１〜６のいずれかに記載のセラミック基板の導体部が、はんだを介して実装基板に確実に接続されており、かつ、セラミック基板の導体部の一部が２層構造のガラス層により被覆されているので、セラミック基板本体との密着性およびめっき耐性に優れているため、信頼性の高いセラミック基板が実装基板上に搭載された信頼性の高い電子装置を得ることが可能になる。
また、本願請求項８のセラミック基板の製造方法は、複数のセラミックグリーンシートが積層された積層体の一方主面に導体部が形成され、導体部の一部から、積層体の一方主面に跨るように第１のガラス材料からなる第１のガラス層が形成され、第１のガラス層上に、第１のガラス層を構成する第１のガラス材料とは異なる第２のガラス材料からなる第２のガラス層が形成された構造を有し、第１のガラス材料は第２のガラス材料よりもセラミック基板本体との密着性が良好な材料からなり、第２のガラス材料は第１のガラス材料よりもめっき耐性に優れた材料からなる、未焼成のセラミック積層体を形成する工程と、未焼成のセラミック積層体を焼成する工程とを備えているので、セラミック基板本体と、セラミック基板本体の一方主面に形成された導体部の一部から、セラミック基板本体の一方主面に跨るように配設された、第１ガラス層および第２ガラス層を備えた２層構造のガラス層を備え、導体部の一部を覆うガラス層が、セラミック基板本体への密着性およびめっき耐性に優れた信頼性の高いセラミック基板を効率よくしかも確実に製造することが可能になる。
なお、この本願請求項８のセラミック基板の製造方法により、本願請求項１〜６のセラミック基板を効率よく製造することができる。
また、請求項９のセラミック基板の製造方法のように、請求項８の発明の構成において、導体部の外周を覆うように第１のガラス層を形成するようにした場合、特に応力が集中しやすい導体部の周辺部をガラス層により被覆して、応力の集中を効率よく抑制、防止することが可能になり、本願発明を実効あらしめることができる。
また、請求項１０のセラミック基板の製造方法のように、請求項８または９の発明の構成において、第１のガラス層全体を覆うように第２のガラス層を形成するようにした場合、表面に第１のガラス層よりもめっき耐性に優れた第２のガラス層のみが露出した構成とすることが可能になり、めっき浸食のない、より信頼性の高いセラミック基板を得ることが可能になる。
また、請求項１１のセラミック基板の製造方法のように、請求項８〜１０のいずれかの発明の構成において、セラミック積層体を焼成する工程において、セラミック積層体の少なくとも一方主面上に、セラミック積層体を焼成する温度では実質的に焼結しないセラミック材料からなる収縮抑制用グリーンシートを配置した状態でセラミック積層体を焼成するようにした場合、焼成工程において、セラミック積層体の主面に平行な方向への収縮を抑制、防止しつつセラミック積層体を焼成することが可能になり、所望の特性を備えた信頼性の高いセラミック基板をより確実に製造することが可能になる。
また、請求項１２のセラミック基板の製造方法のように、請求項８〜１１のいずれかの発明の構成において、セラミック積層体を焼成する工程の後に、導体部の表面にめっき膜を形成するようにした場合、例えば、めっき膜によりはんだ付け性や電気的接続信頼性などの特性を向上させることが可能になるため、所望の特性を備えたセラミック基板をより確実に製造することが可能になり、有意義である。
本願発明の一実施例にかかるセラミック基板の、導体部が配設された一方主面を示す図である。 (ａ)は、本願発明の一実施例にかかるセラミック基板の導体部およびその近傍部を拡大して示す断面図、(ｂ)，(ｃ)は、他の例にかかるセラミック基板の導体部およびその近傍部を拡大して示す断面図である。 本願発明の一実施例にかかるセラミック基板の構成を示す断面図である。 本願発明の一実施例にかかるセラミック基板に表面実装部品を実装した後、封止用樹脂にて封止した状態を示す図である。 表面実装部品を実装した後、封止用樹脂にて封止した状態のセラミック基板（回路基板）を実装基板であるエポキシ樹脂基板にはんだ実装した状態を示す図である。 マイグレーション評価試験に供するため作製したセラミック基板を示す図である。 本願発明のセラミック基板の製造工程において、ランド電極となる導体部を形成する方法を説明する図である。 (ａ)，(ｂ)，(ｃ)は、導体部およびガラス層を形成する他の方法を示す図である。 (ａ)，(ｂ)，(ｃ)は、本願発明のセラミック基板において、導体部の一部を覆うように配設されるガラス層の配設態様を示す図である。 従来のセラミック基板の一方主面に形成されたランド電極をはんだを介して実装基板の実装用ランドに接続した状態を示す図である。 従来の他のセラミック基板のランド電極およびその近傍の構造を示す図である。
符号の説明
１ セラミック基板本体
１ａ 一方主面
１ｂ 他方主面
１０ セラミック基板
１０ａ 回路基板
１０ｂ セラミック基板
１１ 第１のガラス層
１２ 第２のガラス層
１３ ガラス層
１４ 導体部（ランド電極）
１５，１６ 表面実装部品
１７ 封止用樹脂
１８ はんだ
１９ めっき膜
２１ 回路形成用の面内導体
２２ 層間接続用のビアホール
２３ 表面導体
３１ エポキシ樹脂基板
３２ 実装用ランド
４１ａ，４１ｂ くし型電極
４３ 支持体
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
まず、本願発明におけるセラミック基板の製造方法について以下に説明する。
［セラミック基板の作製］
(ａ)ＳｉＯ2、Ａｌ2Ｏ3、Ｂ2Ｏ3、およびＣａＯを混合した結晶化ガラス粉末と、アルミナ粉末を等重量比率で混合して混合粉末を得た。
(ｂ)それから、得られた混合粉末１００重量部に、ポリビニルブチラール１５重量部、イソプロピルアルコール４０重量部、およびトロール２０重量部を加え、ボールミルで２４時間混合してスラリーとした。
(ｃ)このスラリーをドクターブレード法により延ばして厚さ１２０μｍのセラミックグリーンシートを作製した。
(ｄ)また、ヒートサイクル評価用基板として、上記(ｃ)の工程で作製したセラミックグリーンシートの各層に、必要に応じて層間接続用の貫通孔の形成加工、および該貫通孔への導電性ペーストの充填を行うとともに、セラミックグリーンシートの表面に、面内導体となる導電性ペーストの印刷を行った。
上記の貫通孔に充填する導電性ペーストおよび面内導体用の導電性ペーストとしては、いずれも、Ａｇ粉末８３重量％、プロピレングリコールフェニルエーテル・テキサノール１５重量％、エチルセルロース２重量％を混合することにより作製した導電性ペーストを用いた。ただし、なお、貫通孔に充填する導電性ペーストと面内導体用の導電性ペーストを異なる種類のものとすることも可能である。
なお、面内導体は、厚みが２０μｍとなるようにした。
(ｅ)また、ランド電極となる導体部を形成すべき、表層用のセラミックグリーンシートについては、必要に応じて層間接続用の貫通孔の形成加工、および該貫通孔への導電性ペーストの充填を行った後、表面に、ランド電極となる導体部用の導電性ペーストを印刷した。なお、導体部用の導電性ペーストとしては、上記(ｄ)の工程で用いた導電性ペーストと同じ導電性ペーストを用いた。
ただし、上記(ｄ)の工程で用いた導電性ペーストと異なる種類の導電性ペーストを用いることも可能である。
また、貫通孔に充填される導電性ペーストと面内導体用の導電性ペーストを、異なる種類のものとすることも可能である。
なお、導体部は、導電性ペーストを用いて形成する場合に限られるものではなく、金属箔を用いて形成することも可能である。
(ｆ)それから、導体部の一部から表層用のセラミックグリーンシートに跨るようにセラミックグリーンシートに含まれるガラス材料と同成分のガラス材料をペースト化したガラスペーストを印刷して、第１のガラス層を形成した。
この実施例では、セラミック基板本体を構成するセラミックに配合するガラスとして、ＳｉＯ2、Ａｌ2Ｏ3、Ｂ2Ｏ3、およびＣａＯを混合した結晶化ガラスが用いられていることから、第１のガラス層用のガラスとして、この結晶化ガラスと同じガラス、すなわち、ＳｉＯ2、Ａｌ2Ｏ3、Ｂ2Ｏ3、およびＣａＯを以下の割合で混合した結晶化ガラスを用いた。なお、この第１のガラス層用のガラスは、後述の第２のガラス層用のガラスよりも、セラミック基板本体への密着性に優れたガラスである。
ＳｉＯ2 ：４３重量％
Ａｌ2Ｏ3 ： ８重量％
Ｂ2Ｏ3 ： ６重量％
ＣａＯ ：４３重量％
そして、このガラス粉末５３．２重量％とアルミナ粉末４６．８重量％の合計１００重量部に対して、ジブチルカルビトール３０重量部、エチルセルロース１５重量部を混合して、第１のガラス層用のガラスペーストを作製した。
なお、第１のガラス層用のガラスペーストとしては、ジブチルカルビトールに代えて、プロピレングリコールフェニルエーテル・テキサノールを混合して作製したものを用いることも可能である。
そして、上記のガラスペーストを印刷して、焼成後の厚みが８μｍとなるような第１のガラス層を形成した。
第１のガラス層の厚み（焼成後の厚み）は通常５〜１０μｍであることが好ましい。第１のガラス層の厚みが５μｍ未満の場合、膜中の空孔（ポア）が多くなり、ポーラスになるため好ましくない。また、第１のガラス層の厚みが１０μｍを超えると、導体部（電極）との段差が大きくなり、層剥離の原因となるため好ましくない。
また、第１のガラス層用のガラス材料として、ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＣａＯ系ガラスを用いる場合、通常は、
ＳｉＯ2 ：２８〜４４重量％
Ａｌ2Ｏ3 ：０〜２０重量％
Ｂ2Ｏ3 ：０〜１７．５重量％
ＣａＯ ：３６〜５０重量％
の範囲の組成のものを用いることが好ましい。
また、第１のガラス層用のガラス材料としては、上記のガラス材料以外にも、ＳｉＯ2−Ｂ2Ｏ3−ＢａＯ系ガラス、ＳｉＯ2−Ｂ2Ｏ3−Ｋ2Ｏ4系ガラスなどを用いることが可能である。
(ｇ)さらに第１のガラス層上に、ＳｉＯ2、Ａｌ2Ｏ3、ＺｎＯを主成分とするガラス材料をペースト化したガラスペーストを印刷して、第２のガラス層を形成した。
第２のガラス層用のガラス材料としては、めっき耐性に優れているもの、例えば、Ｚｎを１０％以上含むガラス材料を用いることが好ましい。
第２のガラス層用のガラス材料としては、第１のガラス層との密着性に優れるものがより好ましい。例えば、第１のガラス層用のガラス材料にＣａが含まれている場合、Ｃａはめっき液に溶解しやすいため第２のガラス層用のガラス材料として用いることはできないが、Ｃａと同属元素でありＣａよりもめっき耐性の高いＺｎを用いることにより、めっき耐性に優れ、かつ、第１のガラス層との密着性にも優れた第２のガラス層を形成することができる。
なお、第２のガラス層用のガラス材料としては、その他にも、Ｓｒを７％以上含むものを用いることができる。Ｓｒをガラスの結晶中に取り込ませることにより、めっき液に溶解しにくいガラスを作製することができる。また、Ｚｎ−Ａｌ−Ｂａ−Ｓｉ−Ｓｒ−Ｚｒ−Ｃａ−Ｍｇ−Ｔｉ系ガラスなどを用いることができる。
この実施例では、第２のガラス層用のガラスペーストとして、ＳｉＯ2、Ａｌ2Ｏ3、およびＺｎＯを、
ＳｉＯ2 ：５０重量部
Ａｌ2Ｏ3：２８重量部
ＺｎＯ ：２２重量部
の割合で配合したガラス粉末７９重量％、プロピレングリコールフェニルエーテル・テキサノール５重量％、エチルセルロース１６重量％、を混合して作製したガラスペーストを用いた。
なお、この第２のガラス層用のガラスペーストは、上述の第１のガラス層よりもめっき耐性に優れた第２のガラス層を形成することができるものである。
そして、上記のガラスペーストを印刷して、焼成後の厚みが１５μｍとなるような第２のガラス層を形成した。
なお、第２のガラス層の厚み（焼成後の厚み）は、通常１０〜２０μｍであることが好ましい。第２のガラス層の厚みが１０μｍ未満の場合、膜中の空孔（ポア）が多くなり、ポーラスになるため好ましくない。また、第２のガラス層の厚みが２０μｍを超えると、後述する転写法により導体部、第１および第２のガラス層を形成する場合における、第１のガラス層を形成するためのガラスペーストを、第２のガラス層上に印刷する際のニジミの増大を招いたり、ガラス層を形成した後に導体部用の導電性ペーストを充填する際の、導電性ペーストの充填性が悪化するなどの問題点がある。
なお、第１のガラス層と、第２のガラス層の合計厚みは、１５〜３０μｍの範囲とすることが好ましい。第１のガラス層と、第２のガラス層の合計厚みが１５μｍ未満になると、ガラス層中の空孔による耐環境試験性が劣悪し、また、３０μｍを超えると、めっき膜のつきまわり性の低下や、実装不良を招くため、好ましくない。
(ｈ)それから、上記加工を施したセラミックグリーンシートを適宜組み合わせて積層し、積層数が１０層の積層体を形成した後、圧力５０ＭＰａ、温度６０℃で加圧密着させて未焼成のセラミック積層体を得た。
(ｉ)次に、この未焼成のセラミック積層体をアルミナ板よりなるトレー上に置き、温度６００℃で３時間加熱した後、温度９００℃で１時間加熱することによりセラミックを焼結させた。
なお、未焼成のセラミック積層体を焼成する際に、セラミック積層体を焼成する工程において、セラミック積層体の一方主面または両主面に、セラミックグリーンシートを構成するセラミックの焼結温度では実質的に焼結しないセラミック材料からなる収縮抑制用グリーンシートを配置した状態でセラミック積層体を焼成することも可能である。その場合、焼成工程において、セラミック積層体の主面に平行な方向への収縮を防止しつつセラミック積層体を焼成することが可能になる。
(ｊ)その後、ランド電極となる導体部の表面に５μｍ厚のＮｉめっきを施し、さらにその上に０．４μｍ厚のＡｕめっきを施すことにより、多層構造でランド電極となる導体部の外周部がすべて第１のガラス層および第２のガラス層を備えた２層構造のガラス層により被覆された構造を有するセラミック基板を得た。
なお、図１は、上述の方法で作製したセラミック基板の、導体部が配設された一方主面を示す図であり、図２(ａ)は本実施例の導体部およびその近傍部を拡大して示す断面図である。
この実施例では、図１および図２(ａ)に示すように、セラミック基板本体１の一方主面１ａの周辺部に、外周全体が第１のガラス層１１，第２のガラス層１２からなる２層構造のガラス層１３により被覆された導体部（ランド電極）１４が複数配設されたセラミック基板１０を作製した。
なお、図２(ａ)に示すように、導体部１４の表面が、その周辺部の第２のガラス層１２と同じ高さとなっているが、このような構成とすることは、例えば、導体部１４を押しつけながら第１および第２のガラス層１１，１２を形成したり、第１および第２のガラス層１１，１２を形成した後、さらに、導体部１４を形成するための導電性ペーストを塗布したりすることにより可能になる。
また、導体部およびその近傍部の形状は、上記の構成に限られるものではなく、以下に説明するような構成とすることも可能である。
例えば、図２(ｂ)に示すように、導体部１４の表面が、その周辺部の第１および第２のガラス層１１，１２より低い位置に形成されていてもよい。
また、図２(ｃ)に示すように、第２のガラス層１２の表面のほぼ全面が導体部１４の表面と同じ高さに形成されていてもよい。
また、導体部１４の表面にはめっき膜１９が形成されることになるが、その場合に、図２(ａ)，(ｃ)に示すように、めっき膜１９が第２のガラス層１２の表面より高くなるように形成されると、実装基板との導通をより確実に得ることができて好ましい。
なお、図２(ｂ)においては、めっき膜１９は第２のガラス層１２の表面より低い位置に形成されているが、第２のガラス層１２の表面と同じ高さまでめっき膜を形成してもよく、また、それ以上の高さになるように形成してもよい。
また、めっき膜１９を形成する前に、第２のガラス層１２の表面と同じ高さになるように導体部１４を形成する（図２(ｃ)参照）ために、さらに導電性ペーストを塗布して厚い導体部１４を形成した後に、図２(ｃ)に示すようにめっき膜１９を形成してもよい。
また、図３は上述の方法で作製したセラミック基板の構造を示す断面図である。図３に示すように、このセラミック基板１０は、セラミック基板本体１の内部に回路形成用の面内導体２１、面内導体２１の層間接続用のビアホール２２を備え、かつ、セラミック基板本体１の上面側に表面導体２３などを備えているとともに、一方主面（図３では下面）１ａには、外周が第１のガラス層１１，第２のガラス層１２からなる２層構造のガラス層１３により被覆された導体部（ランド電極）１４が複数配設された構造を有している。
［特性の評価］
＜１＞クラックの発生率
上述のようにして作製したセラミック基板本体１の他方主面１ｂに、図４に示すように、必要な表面実装部品１５，１６をはんだ実装した後、エポキシ樹脂を主成分とする封止用樹脂１７にて封止することにより、所定の回路基板１０ａ、すなわち、表面実装部品１５，１６が実装され、封止用樹脂１７にて封止されたセラミック基板１０を得た。
それから、図５に示すように、この回路基板１０ａの、ランド電極（導体部）１４が形成され、ガラス層１３が配設された一方主面１ａを、実装基板であるエポキシ樹脂基板３１にはんだ実装し、回路基板１０ａのランド電極１４を、エポキシ樹脂基板３１の実装用ランド３２に接続する。
それから、回路基板１０ａが実装されたエポキシ樹脂基板３１を、−５５℃から１２５℃の範囲の条件で、４００サイクルの負荷試験を行った後、レッドチェック浸透液を回路基板１０ａの全体に浸透させ、溶剤超音波洗浄を行い、クラックの有無の確認を行った。その結果、クラックの発生は観察されなかった。
なお、ヒートサイクルの負荷時には、実装基板とセラミック基板の熱膨張係数差により強度が弱い箇所に応力が集中し、セラミック基板の導体部（ランド電極）と周囲のセラミックの界面に亀裂・クラックが発生することがあるが、上述のような、セラミック基板本体１を構成するセラミックに含まれているガラスと同じ系のガラス材料からなる第１のガラス層１１と、第１のガラス材料１１よりもめっき液に溶出しにくいガラス材料からなる第２のガラス層１２を備えた２層構造のガラス層１３を導体部（ランド電極）１４の外周にコートすることにより、セラミックとの密着強度とめっき耐性に優れたガラス層１３を備えた、ヒートサイクル試験においてもクラックを発生することのない信頼性の高いセラミック基板を得ることができる。
＜２＞マイグレーション評価試験
次に、マイグレーション評価試験に供するため、上記実施例の方法と同様の方法により、図６に示すように、表面にライン／スペース＝１００μｍ／１５０μｍの、一対のくし型電極４１ａ，４１ｂを備え、かつ、該くし型電極４１ａ，４１ｂ上に、第１のガラス層と第２のガラス層からなる２層構造のガラス層１３を、図６に示すような態様で配設したセラミック基板１０ｂを作製した。
そして、このセラミック基板１０ｂのくし型電極４１ａ，４１ｂ上に脱イオン水を滴下後、直流電圧１０Ｖを印加し、くし型電極４１ａ，４１ｂ間が短絡するまでの時間を測定した。その結果、くし型電極４１ａ，４１ｂが短絡するまでの時間は５分間であった。この結果から、上述のように構成されたセラミック基板１０ｂは優れた耐マイグレーション性を有していることが確認された。
なお、セラミック基板本体を構成するセラミックに含まれているガラスは、製品であるセラミック基板の特性を考慮して選択されたものであり、膜特性などは特に考慮されていない場合が多く、このようなガラスを用いて導体部（ランド電極）の外周を被覆したとしても、ガラス層にピンホールなどの欠陥を生じることが多く、また、ピンホールなどを防ぐため、膜厚を大きくしたとしても、材料的な面からめっき耐性が不十分になりやすく、めっき液侵食によるピンホールなどの不具合を防ぐことが困難であるのが実情である。しかしながら、本願発明のように、セラミック基板本体を構成するセラミックに含まれているガラスと同じ系のガラス材料からなる第１のガラス層と、第１のガラス材料よりもめっき液に溶出しにくいガラス材料からなる第２のガラス層を備えた２層構造のガラス層で、導体部（ランド電極）の外周を被覆することにより、ガラス層がセラミックとの密着強度およびめっき耐性に優れ、ピンホールなどの欠陥のない信頼性の高いセラミック基板を得ることができる。
なお、比較のため、ランド電極の外周を被覆するためのガラス層を、本願発明における第１のガラス層、すなわち、セラミック基板本体を構成するセラミックに含まれているガラスと同じ系のガラス材料からなる第１のガラス層のみからなる一層構造としたセラミック基板を作製し、特性を調べたところ、上記＜１＞のヒートサイクルによるセラミック基板へのクラックの発生は観察されなかったが、上記＜２＞のマイグレーション評価試験を上記実施例の場合と同一の条件で行ったところ、電極間が短絡するまでの時間が１０秒間と短く、Ａｇのデントライト成長、すなわちＡｇのマイグレーションが確認された。
また、比較のため、ランド電極の外周を被覆するためのガラス層として、本願発明における第２のガラス層、すなわち、第１のガラス材料よりもめっき液に溶出しにくいガラス材料からなる第２のガラス層のみからなる一層構造としたセラミック基板を作製し、特性を調べたところ、上記＜１＞のヒートサイクルにおいて、セラミック基板へのクラックの発生が観察された。また、上記＜２＞のマイグレーション評価試験を上記実施例の場合と同一の条件で行ったところ、電極間が短絡するまでの時間が１５秒間と短く、ガラスが剥離した部分からのＡｇのデントライト成長、すなわちＡｇのマイグレーションが確認された。
なお、上記実施例では、セラミックグリーンシート上に導体部用の導電性ペースト、第１のガラス層用のガラスペースト、および第２のガラス層用の導電性ペーストを印刷することにより、外周がガラス層に被覆された導体部を形成したが、ランド電極となる導体部１４を形成するにあたっては、図７に示すように、支持体４３上に第２のガラス層用のガラスペーストを印刷して、開口部を有する第２のガラス層１２を形成し、その上にさらに第１のガラス層１１となるガラスペーストを印刷して、開口部を有する第１のガラス層１１を形成し、その上から、第１のガラス層１１および第２のガラス層１２の開口部に導体部用の導電性ペーストを印刷して、導体部１４を形成した後、支持体４３上の導体部１４、第１のガラス層１１および第２のガラス層１２からなるガラス層１３を、セラミック積層体の一方主面に転写することにより、セラミック積層体の一方主面に、外周が第１のガラス層、および第２のガラス層からなる２層構造のガラス層により被覆された導体部を形成するようにしてもよい。
また、図８(ａ)，(ｂ)，(ｃ)を参照しつつ、以下に説明する方法により、セラミック基板（セラミック積層体）１０上に、導体部１４と第１および２のガラス層１１，１２を形成するようにしてもよい。
まず、図８(ａ)に示すように、セラミック基板（セラミック積層体）１０の一方主面１ａに、導体部用の導電性ペーストを印刷、または転写することにより導体部１４を形成する。
また、支持体４３の表面に、第２のガラス層用のガラスペーストを印刷して、開口部を有する第２のガラス層１２を形成し、さらにその上に、第１のガラス層となるガラスペーストを印刷することにより、開口部を有する第１のガラス層１１を形成する。
それから、支持体４３の表面に形成された第１および２のガラス層１１，１２を、導体部１４の形成されたセラミック基板（セラミック積層体）１０に転写し（図８(ｂ)）、支持体４３を取り除く（図８(ｃ)）ことにより、セラミック基板（セラミック積層体）１０上の導体部１４の周囲を、第１および２のガラス層１１，１２により被覆する。
なお、異なる２つの支持体上に第１および２のガラス層用のペーストをそれぞれ印刷して、一方の支持体上に第１のガラス層を形成し、他方の支持体上に第２のガラス層を形成しておき、第１のガラス層および第２のガラス層の順に、導体部の形成されたセラミック基板（セラミック積層体）にガラス層を転写することにより、図８(ｃ)に示すように、セラミック基板（セラミツク積層体）１０上の導体部１４の周囲を、第１および２のガラス層１１，１２により被覆するようにしてもよい。
また、図５は、上記実施例のセラミック基板１０（回路基板１０ａ）を、その導体部１４を、はんだ１８を介して実装基板（エポキシ樹脂基板）３１に接続した状態を示す図であり、かつ、本願発明の電子装置の一例を示す図でもある。
この電子装置においては、セラミック基板１０の導体部１４が、はんだ１８を介して実装基板に確実に接続されており、かつ、上記実施例のセラミック基板１０の導体部１４は外周が上述の２層構造のガラス層１３により被覆されているので、セラミック基板本体１との密着性およびめっき耐性に優れているため、信頼性の高いセラミック基板１０が実装基板上に搭載された信頼性の高い電子装置を得ることができる。
また、図９(ａ)，(ｂ)，(ｃ)は、導体部１４の一部を覆うように配設されるガラス層１３の配設態様を示す図である。
図９(ａ)は、上記実施例における、ガラス層１４の配設態様を示す図であり、上記実施例では、導体部１４の外周にガラス層１３をコートするにあたって、ガラス層１３を導体部１４の外周近傍のみを被覆するように配設しているが、本願発明のセラミック基板においては、図９(ｂ)，(ｃ)に示すように、導体部１４の外周にガラス層１３をコートするにあたって、導体部１４を露出させるべき領域を除いたすべての領域をガラス層１３により覆うようにしてもよい。
なお、図９(ｂ)では、導体部１４の露出面、およびその外周領域のガラス層１３の表面が、その周囲の面から突出するように構成されており、図９(ｃ)では、導体部１４の露出面が周囲のガラス層１３の表面よりも低くなるように、すなわち、導体部１４の露出面が、凹部の底面となるように構成されている。
図９(ｃ)の構成の場合、凹部に導電性ペーストを塗布して、導体部１４の表面が周囲のガラス層１３の表面と同じ高さとなるようにすることも可能であり、さらに、導電性ペーストを付与して、ガラス層の表面から導体部が突出した構造とすることも可能である。なお、導電性ペーストに限らず、金属箔を用いて導体部の高さを調整することも可能である。
いずれにしても、導体部１４、および、導体部１４の一部を覆うように配設されるガラス層１３の配設態様に特別の制約はなく、種々の変形を加えることが可能である。また、図９(ａ)，(ｂ)および(ｃ)においては、ガラス層１３および導体部１４の段差部が角張っている場合を示しているが、滑らかに厚みが変化するような構成とすることも可能である。
なお、本願発明は、その他の点においても、上記実施例に限定されるものではなく、セラミック基板本体を構成するセラミック材料の種類、導体部の形状や構成材料、ガラス層を構成するガラス材料の種類や組成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
上述のように、本願発明によれば、導体部の一部をガラス材料で覆うことにより、ヒートサイクルによる導体部への応力集中を抑制することが可能になるとともに、ランド電極となる導体部の一部を覆うように配設されるガラス層の、セラミック基板本体との密着性およびめっき耐性を向上させて、信頼性の高いセラミック基板を確実に得ることが可能になる。
したがって、本願発明はセラミック基板や、その製造技術の分野、セラミック基板を用いた電子装置の分野などに広く利用することが可能である。

Claims (12)

  1. セラミック基板本体と、
    前記セラミック基板本体の一方主面に形成された導体部の一部から、前記セラミック基板本体の前記一方主面に跨るように配設されたガラス層と
    を備え、
    前記ガラス層が、
    前記導体部の一部から、前記セラミック基板本体の前記一方主面に跨るように配設された、第１のガラス材料からなる第１のガラス層と、
    前記第１のガラス層上に形成された、前記第１のガラス層を構成する第１のガラス材料とは異なる第２のガラス材料からなる第２のガラス層とを備え、
    前記第１のガラス材料は前記第２のガラス材料よりも前記セラミック基板本体との密着性が良好な材料であり、前記第２のガラス材料は前記第１のガラス材料よりもめっき耐性に優れた材料であること
    を特徴とするセラミック基板。
  2. 前記セラミック基板本体を構成するセラミックがガラスを含有し、かつ、
    前記第１のガラス材料が、前記セラミック基板本体を構成するセラミックに含まれているガラスと同じ系のガラス材料であるとともに、
    前記第２のガラス材料が、前記第１のガラス材料よりもめっき液に溶出しにくいガラス材料であること
    を特徴とする請求項１記載のセラミック基板。
  3. 前記ガラス層が、前記セラミック基板本体の一方主面に形成された前記導体部の外周を覆うように形成されていることを特徴とする請求項１または２記載のセラミック基板。
  4. 前記第２のガラス層が、前記第１のガラス層全体を覆うように形成されていることを特徴とする請求項１〜３のいずれかに記載のセラミック基板。
  5. 前記第１のガラス材料が、ホウケイ酸系ガラスを含むものであり、前記第２のガラス材料が、Ｓｉ、Ｂ、およびＺｎを主成分とするガラスを含むものであることを特徴とする請求項１〜４のいずれかに記載のセラミック基板。
  6. 前記導体部の表面にめっき膜が形成されていることを特徴とする請求項１〜５のいずれかに記載のセラミック基板。
  7. 請求項１〜６のいずれかに記載のセラミック基板の前記導体部が、はんだを介して実装基板に接続されていることを特徴とする電子装置。
  8. 複数のセラミックグリーンシートが積層された積層体の一方主面に導体部が形成され、前記導体部の一部から、前記積層体の前記一方主面に跨るように第１のガラス材料からなる第１のガラス層が形成され、前記第１のガラス層上に、前記第１のガラス層を構成する前記第１のガラス材料とは異なる第２のガラス材料からなる第２のガラス層が形成された構造を有し、前記第１のガラス材料は前記第２のガラス材料よりも前記セラミック基板本体との密着性が良好な材料からなり、前記第２のガラス材料は前記第１のガラス材料よりもめっき耐性に優れた材料からなる、未焼成のセラミック積層体を形成する工程と、
    前記未焼成のセラミック積層体を焼成する工程と
    を具備することを特徴とするセラミック基板の製造方法。
  9. 前記導体部の外周を覆うように第１のガラス層を形成することを特徴とする請求項８記載のセラミック基板の製造方法。
  10. 前記第１のガラス層全体を覆うように前記第２のガラス層を形成することを特徴とする請求項８または９記載のセラミック基板の製造方法。
  11. 前記セラミック積層体を焼成する工程において、前記セラミック積層体の少なくとも一方主面上に、前記セラミック積層体を焼成する温度では実質的に焼結しないセラミック材料からなる収縮抑制用グリーンシートを配置した状態で前記セラミック積層体の焼成を行うことを特徴とする請求項８〜１０のいずれかに記載のセラミック基板の製造方法。
  12. 前記セラミック積層体を焼成する工程の後に、前記導体部の表面にめっき膜を形成する工程を備えることを特徴とする請求項８〜１１のいずれかに記載のセラミック基板の製造方法。
JP2007508660A 2005-11-30 2006-11-13 セラミック基板、電子装置およびセラミック基板の製造方法 Active JP4561831B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2005346851 2005-11-30
JP2005346851 2005-11-30
JP2006116036 2006-04-19
JP2006116036 2006-04-19
JP2006282823 2006-10-17
JP2006282823 2006-10-17
PCT/JP2006/322540 WO2007063692A1 (ja) 2005-11-30 2006-11-13 セラミック基板、電子装置およびセラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007063692A1 true JPWO2007063692A1 (ja) 2009-05-07
JP4561831B2 JP4561831B2 (ja) 2010-10-13

Family

ID=38092028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007508660A Active JP4561831B2 (ja) 2005-11-30 2006-11-13 セラミック基板、電子装置およびセラミック基板の製造方法

Country Status (6)

Country Link
US (1) US7473460B2 (ja)
EP (1) EP1956876B1 (ja)
JP (1) JP4561831B2 (ja)
KR (1) KR100885136B1 (ja)
TW (1) TWI311451B (ja)
WO (1) WO2007063692A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637980B1 (en) 2007-12-18 2014-01-28 Rockwell Collins, Inc. Adhesive applications using alkali silicate glass for electronics
US8166645B2 (en) * 2006-08-23 2012-05-01 Rockwell Collins, Inc. Method for providing near-hermetically coated, thermally protected integrated circuit assemblies
US7915527B1 (en) 2006-08-23 2011-03-29 Rockwell Collins, Inc. Hermetic seal and hermetic connector reinforcement and repair with low temperature glass coatings
US8174830B2 (en) 2008-05-06 2012-05-08 Rockwell Collins, Inc. System and method for a substrate with internal pumped liquid metal for thermal spreading and cooling
US8581108B1 (en) 2006-08-23 2013-11-12 Rockwell Collins, Inc. Method for providing near-hermetically coated integrated circuit assemblies
US8084855B2 (en) * 2006-08-23 2011-12-27 Rockwell Collins, Inc. Integrated circuit tampering protection and reverse engineering prevention coatings and methods
US8617913B2 (en) 2006-08-23 2013-12-31 Rockwell Collins, Inc. Alkali silicate glass based coating and method for applying
US8076185B1 (en) 2006-08-23 2011-12-13 Rockwell Collins, Inc. Integrated circuit protection and ruggedization coatings and methods
WO2008132913A1 (ja) * 2007-04-20 2008-11-06 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
US8363189B2 (en) * 2007-12-18 2013-01-29 Rockwell Collins, Inc. Alkali silicate glass for displays
US8650886B2 (en) 2008-09-12 2014-02-18 Rockwell Collins, Inc. Thermal spreader assembly with flexible liquid cooling loop having rigid tubing sections and flexible tubing sections
US8205337B2 (en) * 2008-09-12 2012-06-26 Rockwell Collins, Inc. Fabrication process for a flexible, thin thermal spreader
US8221089B2 (en) 2008-09-12 2012-07-17 Rockwell Collins, Inc. Thin, solid-state mechanism for pumping electrically conductive liquids in a flexible thermal spreader
US8616266B2 (en) 2008-09-12 2013-12-31 Rockwell Collins, Inc. Mechanically compliant thermal spreader with an embedded cooling loop for containing and circulating electrically-conductive liquid
JP5456989B2 (ja) * 2008-06-02 2014-04-02 太陽誘電株式会社 電子部品の製造方法
US8119040B2 (en) * 2008-09-29 2012-02-21 Rockwell Collins, Inc. Glass thick film embedded passive material
DE102009038674B4 (de) * 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
WO2011102040A1 (ja) * 2010-02-19 2011-08-25 旭硝子株式会社 素子搭載用基板およびその製造方法
WO2012106434A1 (en) 2011-02-04 2012-08-09 Antaya Technologies Corporation Lead-free solder composition
JP5582069B2 (ja) * 2011-03-04 2014-09-03 株式会社村田製作所 セラミック多層基板
EP2704873B1 (en) * 2011-05-03 2022-02-09 Pilkington Group Limited Glazing with a soldered connector
US9435915B1 (en) 2012-09-28 2016-09-06 Rockwell Collins, Inc. Antiglare treatment for glass
DE102013104739B4 (de) * 2013-03-14 2022-10-27 Rogers Germany Gmbh Metall-Keramik-Substrate sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
WO2015060045A1 (ja) 2013-10-24 2015-04-30 株式会社村田製作所 配線基板およびその製造方法
JP6493560B2 (ja) * 2015-11-30 2019-04-03 株式会社村田製作所 多層セラミック基板及び電子部品
JP6699723B2 (ja) * 2016-05-09 2020-05-27 株式会社村田製作所 セラミック電子部品
WO2017199712A1 (ja) 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品
WO2017199710A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 多層セラミック基板及び電子装置
JP6870427B2 (ja) 2017-03-30 2021-05-12 Tdk株式会社 電子部品
CN219181776U (zh) * 2020-06-17 2023-06-13 株式会社村田制作所 电子部件
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302594A (ja) * 1987-06-03 1988-12-09 Hitachi Ltd 厚膜導体電極の形成方法
JPH0918144A (ja) * 1995-06-28 1997-01-17 Hitachi Ltd ガラスセラミック多層配線基板及びその製造方法並びにガラスセラミック多層配線基板実装構造体
JP2005191102A (ja) * 2003-12-24 2005-07-14 Kyocera Corp 配線基板並びにその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54122871A (en) * 1978-03-17 1979-09-22 Tokyo Shibaura Electric Co Method of producing circuit board
JP2746774B2 (ja) * 1991-06-05 1998-05-06 株式会社ミツバ 回路基板の製造方法
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
US6025649A (en) * 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP2000223821A (ja) * 1999-01-27 2000-08-11 Kyocera Corp セラミック配線基板
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
US6934000B1 (en) * 2000-09-20 2005-08-23 Hitachi, Ltd. Liquid crystal display
JP2002231860A (ja) 2001-01-31 2002-08-16 Kyocera Corp 電子部品装置
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2005268392A (ja) * 2004-03-17 2005-09-29 Kyocera Corp 電子部品の製造方法
JP2005340449A (ja) * 2004-05-26 2005-12-08 Seiko Epson Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63302594A (ja) * 1987-06-03 1988-12-09 Hitachi Ltd 厚膜導体電極の形成方法
JPH0918144A (ja) * 1995-06-28 1997-01-17 Hitachi Ltd ガラスセラミック多層配線基板及びその製造方法並びにガラスセラミック多層配線基板実装構造体
JP2005191102A (ja) * 2003-12-24 2005-07-14 Kyocera Corp 配線基板並びにその製造方法

Also Published As

Publication number Publication date
EP1956876A4 (en) 2011-05-11
KR20070088629A (ko) 2007-08-29
EP1956876A1 (en) 2008-08-13
JP4561831B2 (ja) 2010-10-13
TWI311451B (en) 2009-06-21
WO2007063692A1 (ja) 2007-06-07
US7473460B2 (en) 2009-01-06
KR100885136B1 (ko) 2009-02-23
TW200726336A (en) 2007-07-01
US20070224400A1 (en) 2007-09-27
EP1956876B1 (en) 2013-06-12

Similar Documents

Publication Publication Date Title
JP4561831B2 (ja) セラミック基板、電子装置およびセラミック基板の製造方法
JP2852372B2 (ja) 積層セラミックコンデンサ
US7558047B2 (en) Electronic component and method for producing the same
CN101543151B (zh) 多层陶瓷基板及其制造方法以及电子器件
WO2006003755A1 (ja) 導電性ペースト及びそれを用いたセラミック電子部品
JP2013179269A (ja) セラミック電子部品及びその製造方法
JP2009170875A (ja) 積層セラミック電子部品およびその製造方法
JP2019220602A (ja) 電子部品および電子部品の製造方法
US11682526B2 (en) Multilayer ceramic electronic component and board for mounting of the same
US9466425B2 (en) Glass ceramic substrate and method for producing the same
JP4973546B2 (ja) 導電性ペースト、積層セラミック電子部品および多層セラミック基板
JP2012109488A (ja) 積層セラミック電子部品
JP2012009556A (ja) セラミック電子部品及びその製造方法
JP4038602B2 (ja) 導電性ペースト及びセラミック多層基板
JP5034660B2 (ja) セラミック基板の製造方法、セラミック基板、および電子装置
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP2019117899A (ja) 積層電子部品
JPWO2006093293A1 (ja) セラミック多層基板及びその製造方法
JPH07201636A (ja) 積層電子部品及びその製造方法
JP2013197509A (ja) セラミック電子部品
JP2010238742A (ja) チップ型電子部品の製造方法、チップ型電子部品
JPH09205035A (ja) 積層セラミックコンデンサ
JPH1154358A (ja) 積層セラミックコンデンサ
JP2005268290A (ja) 積層セラミック電子部品およびその製造方法
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4561831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150