JPS63302594A - 厚膜導体電極の形成方法 - Google Patents
厚膜導体電極の形成方法Info
- Publication number
- JPS63302594A JPS63302594A JP13809987A JP13809987A JPS63302594A JP S63302594 A JPS63302594 A JP S63302594A JP 13809987 A JP13809987 A JP 13809987A JP 13809987 A JP13809987 A JP 13809987A JP S63302594 A JPS63302594 A JP S63302594A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- thick film
- electrode
- solder
- fillet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 4
- 239000011521 glass Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000000919 ceramic Substances 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 abstract 1
- 238000007665 sagging Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ハイテリラドＩＣ基板上の厚膜導体電極と実
装部品との接続法に係り、特に熱応力により生ずる引張
り応力による導体電極剥離の防止とはんだ接続強度の向
上に有効な導体電極の形成方法に関する。
装部品との接続法に係り、特に熱応力により生ずる引張
り応力による導体電極剥離の防止とはんだ接続強度の向
上に有効な導体電極の形成方法に関する。
従来の厚膜導体の電極形成法は、特開６〇−１６３４９
３号に記載のように、印刷、焼成した厚膜導体上に、直
接端子材を接合しており、厚膜導体のダレは考慮されて
いなかった。更にはんだ接続部の初期強度を左右するフ
ィレットの形状について配慮がなされていなかった。
３号に記載のように、印刷、焼成した厚膜導体上に、直
接端子材を接合しており、厚膜導体のダレは考慮されて
いなかった。更にはんだ接続部の初期強度を左右するフ
ィレットの形状について配慮がなされていなかった。
上記従来技術は、厚膜導体の印刷焼成時のダレについて
配慮がされておらず、はんだ接続部周辺の導体膜厚が均
一に確保されておらず、導体剥離が生じ易いという問題
があった。
配慮がされておらず、はんだ接続部周辺の導体膜厚が均
一に確保されておらず、導体剥離が生じ易いという問題
があった。
本発明の目的は、厚膜導体電極周辺部のダレ部分を絶縁
ガラスによりマスクする事で、はんだ接続部の導体膜厚
を均一に確保し、更に、フィレットの形状を最適化して
、厚膜導体の導体剥離を防止すると共に、はんだ接続部
の熱疲労寿命を向上させる事にある。 ゛ 〔問題点を解決するための手段〕 上記目的は、セラミック基板上の厚膜導体電極部のダレ
部分を、絶縁ガラス体で、マスクする１１−により、達
成出来る。
ガラスによりマスクする事で、はんだ接続部の導体膜厚
を均一に確保し、更に、フィレットの形状を最適化して
、厚膜導体の導体剥離を防止すると共に、はんだ接続部
の熱疲労寿命を向上させる事にある。 ゛ 〔問題点を解決するための手段〕 上記目的は、セラミック基板上の厚膜導体電極部のダレ
部分を、絶縁ガラス体で、マスクする１１−により、達
成出来る。
本発明によれば、ガラスダムは、厚膜導体電極周辺部の
ダレ部分をマスクして、電極の導体膜厚を均一に確保す
る様に作用する。
ダレ部分をマスクして、電極の導体膜厚を均一に確保す
る様に作用する。
それによって、電極の周辺から発生する導体膜はを防止
させ、且つフィレットの形状を適性化出来るので、熱疲
労によるはんだ接続部の寿命が向上する。
させ、且つフィレットの形状を適性化出来るので、熱疲
労によるはんだ接続部の寿命が向上する。
以下、本発明の一実施例を第１図により説明する。端子
１を一体成形したモールドケース２と、アルミベース９
に接着固定されたハイブリッドＩＣ基板３上にはんだ７
により接続される。リードフレーム８が前記ハイブリッ
ドＩＣ基板上は第２図、第３図の様に厚膜導体６．オー
バーコートガラス４．ガラスダム５が印刷、焼成されて
いる。
１を一体成形したモールドケース２と、アルミベース９
に接着固定されたハイブリッドＩＣ基板３上にはんだ７
により接続される。リードフレーム８が前記ハイブリッ
ドＩＣ基板上は第２図、第３図の様に厚膜導体６．オー
バーコートガラス４．ガラスダム５が印刷、焼成されて
いる。
このリードフレーム８は、端子１との溶接性から例えば
、黄銅材を使用しており、ハイブリットＩＣ基板３との
熱膨張係数の差が出きく、更にモールドケース２自体の
熱膨張係数も加わり、使用時に於いての温度変化により
、繰り返し応力が発生する。この繰り返し応力は、リー
ドフレーム８とはんだ７を介して厚膜導体電極部に加わ
るが、厚膜導体６の膜厚と引張り強度の関係は第４図の
様に、１０μｍを境にその勾配が著しく異なる。
、黄銅材を使用しており、ハイブリットＩＣ基板３との
熱膨張係数の差が出きく、更にモールドケース２自体の
熱膨張係数も加わり、使用時に於いての温度変化により
、繰り返し応力が発生する。この繰り返し応力は、リー
ドフレーム８とはんだ７を介して厚膜導体電極部に加わ
るが、厚膜導体６の膜厚と引張り強度の関係は第４図の
様に、１０μｍを境にその勾配が著しく異なる。
すなわち１０μｍ以上の膜厚を確保出来れば良い。
そこで第２図、第３図の様に印刷する厚膜導体６の膜厚
を１４±４μｍとし、更に焼成時の導体６のダレ部分を
ガラスダム５によりマスクする事により電極の膜厚を均
一に確保した。また、厚膜導体６周辺のダレ部分をガラ
スダム５でマスクする事により、ダレ部分へのはんだ７
のぬれを防止する事が出来るため、電極周辺部のはんだ
厚みを厚くすることが出来、即ち、フィレットの形状を
最適化出来る。
を１４±４μｍとし、更に焼成時の導体６のダレ部分を
ガラスダム５によりマスクする事により電極の膜厚を均
一に確保した。また、厚膜導体６周辺のダレ部分をガラ
スダム５でマスクする事により、ダレ部分へのはんだ７
のぬれを防止する事が出来るため、電極周辺部のはんだ
厚みを厚くすることが出来、即ち、フィレットの形状を
最適化出来る。
第５図に示す様に引張り強度は、フィレットの部分で最
大となるため、フィレットの形状を最適化する事により
、破線で示す強度分布となり、はんだ接続部の初期強度
を向上出来、従って、第６図に示す様に熱疲労によるは
んだ接続寿命が向上する。
大となるため、フィレットの形状を最適化する事により
、破線で示す強度分布となり、はんだ接続部の初期強度
を向上出来、従って、第６図に示す様に熱疲労によるは
んだ接続寿命が向上する。
本発明によれば、厚膜導体電極周辺のダレ部分を絶縁ガ
ラスによりマスクする事により、電極部の導体膜厚を均
一に確保出来るので、引張り応力により生ずる電極周辺
部からの導体剥離を防止する効果がある。更に、厚膜導
体周辺のダレ部分へのはんだのぬれを防止出来るのでフ
ィレット部のはんだ体積の増加によるフィレット形状を
最適化を達成出来、熱疲労によるはんだ接続寿命を向上
する効果がある。
ラスによりマスクする事により、電極部の導体膜厚を均
一に確保出来るので、引張り応力により生ずる電極周辺
部からの導体剥離を防止する効果がある。更に、厚膜導
体周辺のダレ部分へのはんだのぬれを防止出来るのでフ
ィレット部のはんだ体積の増加によるフィレット形状を
最適化を達成出来、熱疲労によるはんだ接続寿命を向上
する効果がある。
第１図は本発明の一実施例の全体断面図、第２図はリー
ドフレーム接続部の断面図、第３図はリードフレーム接
続部の平面図、第４図は導体膜厚と引張り強度の特性図
、第５図はフィレット形状と引張り強度の関係図、第６
図はリードフレームの熱疲労寿命の特性図である。
ドフレーム接続部の断面図、第３図はリードフレーム接
続部の平面図、第４図は導体膜厚と引張り強度の特性図
、第５図はフィレット形状と引張り強度の関係図、第６
図はリードフレームの熱疲労寿命の特性図である。
Claims (1)
- １、セラミック基板上に、厚膜導体、抵抗体、絶縁ガラ
ス等を形成したハイブリッドＩＣ基板において、前記厚
膜導体電極周辺上に、絶縁ガラスを設けた事を特徴とす
る厚膜導体電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13809987A JPS63302594A (ja) | 1987-06-03 | 1987-06-03 | 厚膜導体電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13809987A JPS63302594A (ja) | 1987-06-03 | 1987-06-03 | 厚膜導体電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63302594A true JPS63302594A (ja) | 1988-12-09 |
Family
ID=15213925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13809987A Pending JPS63302594A (ja) | 1987-06-03 | 1987-06-03 | 厚膜導体電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63302594A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007063692A1 (ja) * | 2005-11-30 | 2009-05-07 | 株式会社村田製作所 | セラミック基板、電子装置およびセラミック基板の製造方法 |
| US20210121968A1 (en) * | 2018-03-22 | 2021-04-29 | Central Glass Company, Limited | Method of producing a vehicle glass assembly |
-
1987
- 1987-06-03 JP JP13809987A patent/JPS63302594A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007063692A1 (ja) * | 2005-11-30 | 2009-05-07 | 株式会社村田製作所 | セラミック基板、電子装置およびセラミック基板の製造方法 |
| JP4561831B2 (ja) * | 2005-11-30 | 2010-10-13 | 株式会社村田製作所 | セラミック基板、電子装置およびセラミック基板の製造方法 |
| US20210121968A1 (en) * | 2018-03-22 | 2021-04-29 | Central Glass Company, Limited | Method of producing a vehicle glass assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63302594A (ja) | 厚膜導体電極の形成方法 | |
| JP2593524Y2 (ja) | ハイブリッドｉｃ | |
| JP2979892B2 (ja) | 電子部品 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JPH06188536A (ja) | 混成集積回路装置 | |
| JPS6212101A (ja) | 樹脂封止電子部品用端子フ−プ | |
| JPH0319387A (ja) | 混成集積回路 | |
| JPH0445251Y2 (ja) | ||
| JPH0236265Y2 (ja) | ||
| JPH0414916Y2 (ja) | ||
| JP2560872B2 (ja) | 正特性サーミスタの製造方法 | |
| JP2582999Y2 (ja) | サーマルヘッド | |
| JPH10172806A (ja) | 温度センサ及びその製造方法 | |
| JPS6242521Y2 (ja) | ||
| JPS6015352Y2 (ja) | プリント基板取付用電子部品 | |
| JP2754485B2 (ja) | 回路基板 | |
| JPH0254618B2 (ja) | ||
| JPH0536300Y2 (ja) | ||
| JPH1050506A (ja) | 多連電子部品 | |
| JPH0238462Y2 (ja) | ||
| JPH0636230U (ja) | クロスパターンチップ部品構造 | |
| JPH0758241A (ja) | セラミックパッケージ、回路基板およびその製造方法 | |
| JPH04107821U (ja) | チツプ状セラミツク電子部品 | |
| JPH09213504A (ja) | 正特性サーミスタ | |
| JPH11219846A (ja) | 表面実装部品とその製造方法 |