WO2015060045A1 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
WO2015060045A1
WO2015060045A1 PCT/JP2014/074616 JP2014074616W WO2015060045A1 WO 2015060045 A1 WO2015060045 A1 WO 2015060045A1 JP 2014074616 W JP2014074616 W JP 2014074616W WO 2015060045 A1 WO2015060045 A1 WO 2015060045A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
base electrode
layer
insulating
insulating coating
Prior art date
Application number
PCT/JP2014/074616
Other languages
English (en)
French (fr)
Inventor
良太 浅井
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2015060045A1 publication Critical patent/WO2015060045A1/ja
Priority to US15/135,638 priority Critical patent/US9814137B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/038Textiles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0145Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component

Definitions

  • the present invention relates to a wiring board in which a base electrode layer and a surface electrode layer forming an external electrode for external connection are formed on one main surface of an insulating layer, and a method for manufacturing the wiring board.
  • the wiring substrate 100 includes a stacked body 102 in which a plurality of insulating layers 101 are stacked, a plurality of base electrode layers 103 a stacked on the main surface of the stacked body 102, An insulating coating layer 106 laminated on the main surface of the laminate 102 with the peripheral edge portion of the base electrode layer 103a covered, and a surface electrode layer 103b formed on the exposed surface of the base electrode 103a not covered with the insulating coating layer 106
  • the external electrode 103 for external connection is formed by the base electrode layer 103a and the surface electrode layer 103b.
  • each insulating layer 101 formed of polyimide resin has various wiring electrodes 104 formed on the main surface thereof, and via conductors 105 for interlayer connection. A three-dimensional wiring structure of the substrate 100 is formed.
  • the thickness of the insulating coating layer 106 is preliminarily applied over the entire surface. Although it is conceivable to increase the thickness, it is difficult to adopt because it causes problems such as obstructing the reduction of the height of the wiring board 100.
  • the present invention has been made in view of the above problems, and provides a wiring board in which the dimensional accuracy of a surface electrode to be externally connected is improved, and a method for manufacturing the wiring board.
  • a wiring board includes an insulating layer, a base electrode layer laminated in a predetermined region on one main surface of the insulating layer, and at least a part of an edge of the base electrode layer.
  • the dimensional accuracy of the externally connected surface electrode layer is improved. Further, by increasing the dimensional accuracy of the surface electrode layer, the pitch of the external electrodes whose connection area is determined by the outer dimension of the surface electrode layer can be reduced. Further, it is not necessary to increase the thickness of the insulating coating layer in order to improve the dimensional accuracy of the surface electrode layer.
  • the covering portion of the base electrode layer may have a T-shaped pattern in plan view, and leg portions of the T-shaped pattern may be connected to an edge of the exposed portion.
  • the thickness of the covering portion of the base electrode layer formed in the T-shaped pattern is formed thinner than the exposed portion, the thickness of the portion of the insulating coating layer covering the base electrode layer is increased.
  • the base electrode layer is formed by stencil printing using, for example, a conductor paste
  • the T-shaped pattern is formed by a fine line, the conductor paste from the stencil is prevented from being removed, so that the base electrode layer is covered.
  • the thickness of the part can be made thinner than the exposed part.
  • a plurality of the base electrode layers may be provided, and the insulating coating layer may be formed across the adjacent base electrode layers.
  • the surface electrode layer with high dimensional accuracy is formed in the exposed portion of each adjacent base electrode layer, the external electrodes whose connection area is determined by the outer dimensions of the surface electrode layer are arranged at a narrow pitch. Even if it exists, it can prevent that the surface electrode layers formed in the exposed part of each adjacent base electrode layer short-circuit.
  • the method for manufacturing a wiring board according to the present invention is the method for manufacturing a wiring board provided with an insulating layer, wherein a base electrode layer is formed on a predetermined region of one main surface of the insulating layer by stencil printing using a conductor paste and a mask member.
  • the portion corresponding to the covering portion of the base electrode layer is formed in a predetermined hole pattern that suppresses the removal of the conductor paste, thereby reducing the thickness of the covering portion of the base electrode layer from the exposed portion. It is characterized in that formed thin.
  • the insulating electrode layer is provided on the covering portion of the base electrode layer as compared with the conventional wiring substrate in which the base electrode layer having a uniform thickness is formed.
  • the insulating coating layer can be formed thick.
  • the surface electrode layer is formed on the insulating coating layer covering the coating portion of the base electrode layer in the surface electrode forming step. Can be prevented. Therefore, it is possible to manufacture a wiring board in which the dimensional accuracy of the externally connected surface electrode layer is improved.
  • the base electrode is formed using a single mask member. Since the thickness of the covering portion of the layer can be made thinner than that of the exposed portion, productivity can be improved.
  • the thickness of the covering portion of the base electrode layer can be made thinner than the exposed portion by printing the base electrode layer in two portions, the portion corresponding to the covering portion of the base electrode layer of the mask member Can be easily made thinner than the exposed portion of the covering portion of the base electrode layer without forming a complicated hole pattern that suppresses the removal of the conductor paste.
  • a step can be reliably formed at the boundary between the exposed portion of the base electrode layer and the covering portion, the spread of the insulating paste that forms the insulating covering layer across the step is suppressed in the exposed portion of the base electrode layer. To improve the effect.
  • a pressing step of pressing the laminated body of the insulating layer, the base electrode layer, and the insulating coating layer may be further provided.
  • a method for manufacturing a low-temperature cofired ceramic wiring board generally includes a pressing step (pressing step) for pressing a laminated body of a plurality of insulating layers from above and below. If there is such a pressing process, the insulating coating layer covering the edge of the base electrode layer is sandwiched between the press and the base electrode layer and the thickness thereof becomes thin. Unnecessary surface electrode layers are easily formed.
  • the pressure applied to the insulating coating layer on the coating portion of the base electrode can be reduced during pressing by forming the coating portion of the base electrode layer thinner than the exposed portion.
  • the thickness of the insulating coating layer on the coating portion of the base electrode layer can be prevented from being reduced. Therefore, even in a wiring board having a pressing process in the manufacturing process, it is possible to prevent the plating of the surface electrode layer from being formed on the insulating coating layer covering the coating portion of the base electrode layer.
  • the dimensional accuracy of the surface electrode layer can be improved.
  • the conventional wiring board in which the base electrode layer having a uniform thickness is formed thinner than the exposed portion, the conventional wiring board in which the base electrode layer having a uniform thickness is formed.
  • the thickness of the insulating coating layer on the coating portion is equivalent to the difference in thickness between the coating portion and the exposed portion of the base electrode layer compared to the thickness of the insulating coating layer covering the edge of the base electrode layer. Become thicker. Then, the surface electrode layer is prevented from being plated on the insulating coating layer that covers the covering portion of the base electrode layer, and the surface electrode having higher dimensional accuracy than the conventional wiring board is formed on the exposed portion of the base electrode layer. A layer is formed.
  • the dimensional accuracy of the surface electrode layer is improved.
  • the pitch of the external electrodes can be reduced.
  • the wiring board 1 includes an insulating layer 2, a plurality of base electrode layers 3a stacked in a predetermined region on one main surface of the insulating layer 2, and each base electrode layer 3a.
  • the insulating coating layer 4 laminated on one main surface of the insulating layer 2 in a state of covering a part of the edge of the insulating layer 2 and the exposed portion 3a1 not covered with the insulating coating layer 4 of each base electrode layer 3a were plated. It comprises a plurality of surface electrode layers 5 and is used as various circuit forming substrates.
  • the insulating layer 2 is formed, for example, by laminating a plurality of layers each formed of glass epoxy resin or ceramic, and via conductors and various wiring electrodes (not shown) are formed inside and on both main surfaces.
  • the wiring board 1 may have a single layer structure.
  • Each base electrode layer 3a is formed of a metal such as Cu or Al, for example, in a rectangular shape in plan view, and a part of the edge thereof is covered with the insulating coating layer 4. Further, the base electrode layer 3a is formed such that the thickness of the covering portion 3a2 covered with the insulating coating layer 4 is thinner than the exposed portion 3a1 not covered with the insulating coating layer 4, and as a result, A step is formed at the boundary with the covering portion 3a2.
  • the planar view shape of each base electrode layer 3a is not limited to a rectangular shape, and the planar shape such as a polygonal shape or a circular shape may be formed in any manner.
  • Each surface electrode layer 5 is formed by performing Ni plating on the exposed portion 3a1 of the base electrode layer 3a and then performing Au plating on the Ni plating.
  • the external electrode 6 is formed by the base electrode layer 3a and the surface electrode layer 5 formed on the exposed portion 3a1 of the base electrode layer 3a.
  • the external electrode 6 in this embodiment is used as a connection electrode for connecting the wiring board 1 to an external mother board or the like, and is arranged so that one main surface of the insulating layer 2 faces the mounting surface of the mother board. Then, the mounting electrode of the mother board and the external electrode 6 of the wiring board 1 are connected by solder or the like.
  • the insulating coating layer 4 is formed of, for example, ceramic or solder resist (ceramic in this embodiment), and is one main layer of the insulating layer 2 in a state of covering a part of the edge (covering portion 3a2) of each base electrode layer 3a. Laminated on the surface. Specifically, as shown in FIGS. 1 and 2, the insulating coating layer 4 is formed so as to straddle adjacent base electrode layers 3a, and each base electrode layer 3a has an edge portion (peripheral portion). ), The portion facing the other adjacent base electrode layer 3a is covered. That is, in the insulating coating layer 4 in this embodiment, as shown in FIG. 2, the two bands are arranged so as to intersect each other in a plan view, and these bands are formed in a combined cross shape. The insulating coating layer 4 secures a desired gap between the surface electrode layers 5 of the adjacent external electrodes 6 to prevent the adjacent external electrodes 6 from being short-circuited, for example, the mother substrate and the external It is provided to optimize the connection area with the electrode
  • the base electrode layer 3a is compared with a conventional wiring substrate on which a base electrode layer having a uniform thickness is formed.
  • the insulating coating layer 4 on the coating portion 3a2 is formed thick.
  • the thickness of the insulating coating layer 4 on the coating portion 3a2 is preferably 1 ⁇ m or more, and more preferably 5 ⁇ m or more. .
  • FIG. 3 is a diagram for explaining a method of manufacturing the wiring substrate 1
  • FIG. 4 is a plan view of mask members 7a and 7b used for forming the base electrode layer 3a.
  • 3 (a) to 3 (d) show the respective steps of the manufacturing method
  • FIGS. 4 (a) and 4 (b) show the case where the base electrode layer 3a is formed by being divided into two printings.
  • FIG. 6 is a plan view of mask members 7a and 7b used in each printing.
  • an insulating layer 2 is prepared by laminating a plurality of ceramic green sheets made of a ceramic material. At this time, wiring electrodes and via conductors are formed in advance and on the surface of each ceramic green sheet.
  • each base electrode 3a is contained in, for example, Cu, in a region (predetermined region) for forming each base electrode layer 3a on one main surface of the insulating layer 2. It is formed by stencil printing using a conductive paste and a mask member 7a.
  • a mask member 7a used for stencil printing for example, a screen woven with a fiber such as polyester is stretched and fixed on a frame, and a portion other than a portion to be printed with a plate film formed with a resist or the like on the screen A so-called screen plate in which the portion is closed can be used.
  • a mask member 7a used for stencil printing for example, a screen woven with a fiber such as polyester is stretched and fixed on a frame, and a portion other than a portion to be printed with a plate film formed with a resist or the like on the screen A so-called screen plate in which the portion is closed can be used.
  • the mask member 7a has a conductive paste in both regions of the exposed portion 3a1 of the base electrode layer 3a and the covering portion 3a2 covered with the insulating coating layer 4.
  • the position of the opening 7a2 formed in the plate film 7a1 is set so as to be printed, whereby a conductor having a uniform thickness is provided at a portion corresponding to the covering portion 3a1 and the exposed portion 3a2 of the base electrode layer 3a.
  • the paste is printed.
  • 4A indicates a position corresponding to the boundary between the exposed portion 3a1 and the covering portion 3a2 of the base electrode layer 3a, and the dotted portion indicates a portion where the plate film 7a1 of the mask member 7a is formed. Is shown.
  • the same conductive paste as the first printing is further printed only on the exposed portion 3a1 region of the base electrode layer 3a ( The underlying electrode layer 3a is completed.
  • the position of the opening 7b2 of the plate film 7b1 is set so that the conductor paste is printed only on the exposed portion 3a1 of the base insulating layer 3a, as shown in FIG. 4B. ing.
  • the covering portion 3a2 is formed thinner than the exposed portion 3a1, and a step is formed at the boundary between both portions 3a1 and 3a2.
  • the step of forming the base electrode layer 3a by the two stencil printings described above corresponds to the base electrode layer forming step of the present invention.
  • the conductor paste used in the first printing and the conductor paste used in the second printing may be formed of different materials.
  • the insulating coating layer 4 is laminated on one main surface of the insulating layer 2 in a state where a part of the edge (covering portion 3a2) of each base electrode layer 3a is covered ( Insulating coating layer forming step).
  • an insulating paste containing a ceramic material is applied to the covering portion 3a2 of each base electrode layer 3a and a region between adjacent base electrode layers 3a on one main surface of the insulating layer 2 using a printing technique (FIG. 1).
  • the insulating coating layer 4 is laminated on one main surface of the insulating layer 2 by coating so as to cover.
  • the thickness of the covering portion 3a2 of each base electrode layer 3a is formed thinner than the exposed portion 3a1, and a step is formed at the boundary between the exposed portion 3a1 and the covering portion 3a2, the insulating covering layer 4 is formed.
  • the spread of the insulating paste is prevented by the step. Therefore, since the insulating paste accumulates on the covering portion 3a2 of the base electrode layer 3a, the covering portion 3a2 of the base electrode layer 3a is covered as compared with the conventional wiring substrate provided with the base electrode layer 3a having a uniform thickness.
  • the insulating coating layer 4 to be formed is formed thick. In some cases, the insulating paste of the insulating coating layer 4 flows into the exposed portion 3a1 side of the base electrode layer 3a.
  • the insulating layer 2 in which each base electrode layer 3a and the insulating coating layer 4 are formed on one main surface thereof is fired at a predetermined temperature (for example, 850 ° C.).
  • Ni plating is performed on the exposed portions 3a1 of the respective base electrode layers 3a
  • Au plating is performed on the exposed portions 3a1 of the base electrode layers 3a to form Ni / Au.
  • the surface electrode layer 5 made of plating is formed to complete the wiring board 1 (surface electrode layer forming step).
  • the thickness of the portion of the insulating coating layer 4 that covers the covering portion 3a2 of the base electrode layer 3a is formed thicker than before, the surface electrode 5 on the insulating coating layer 4 that covers the covering portion 3a2 is formed. Is prevented from forming.
  • the surface electrode layer 5 having higher dimensional accuracy than the conventional wiring substrate is formed on the exposed portion 3a1 of the base electrode layer 3a.
  • the base electrode layer having a uniform thickness is formed.
  • the thickness of the insulating coating layer 4 on the covering portion 3a2 is equal to the difference in thickness between the covering portion 3a2 and the exposed portion 3a1 of the base electrode layer 3a as compared with the conventional wiring board whose edge is covered with the insulating coating layer. Becomes thicker. This prevents the surface electrode layer 5 from being formed also on the insulating coating layer 4 that covers the covering portion 3a2 of the base electrode layer 3a.
  • the surface electrode layer 5 is formed on the exposed portion 3a1 of the base electrode layer 3a from the conventional wiring board.
  • the surface electrode layer 5 with high dimensional accuracy is also formed. Therefore, it is possible to provide the wiring substrate 1 in which the dimensional accuracy of the external electrode 6 composed of the base electrode layer 3a and the surface electrode layer 5 is improved. Further, since the dimensional accuracy of the surface electrode layer 5 is increased, the pitch of the base electrode layer 3a (external electrode 6) can be reduced. Further, it is not necessary to increase the thickness of the insulating coating layer 4 in order to improve the dimensional accuracy of the surface electrode layer 5.
  • the insulating coating layer 4 is formed so as to straddle the adjacent base insulating layer 3a, and the thickness of the covering portion 3a2 of each base electrode layer 3a covered with the insulating coating layer 4 is thinner than the exposed portion 3a1. Therefore, the surface electrode layer 5 with high dimensional accuracy is formed on the exposed portion 3a2 of each adjacent base electrode layer 3a. Therefore, even when the base electrode layers 3a are arranged at a narrow pitch, it is possible to prevent the surface electrode layers 5 formed on the exposed portions 3a1 of the adjacent base electrode layers 3a from being short-circuited.
  • the insulating paste of the insulating coating layer 4 is applied to the insulating layer 2 in the insulating coating layer forming step by forming the coating portion 3a2 of the base electrode layer 3a thinner than the exposed portion 3a1.
  • the coating is applied to one main surface, the spread of the insulating paste is suppressed at the boundary between the portions 3a1 and 3a2 due to the difference in thickness between the exposed portion 3a1 and the covering portion 3a2 of the underlying electrode layer 3a, and the covering portion of the underlying electrode layer 3a Insulating paste accumulates in 3a2.
  • the thickness of the insulating coating layer 4 on the covering portion 3a2 of the base electrode layer 3a can be increased as compared with the conventional wiring board on which the base electrode layer having a uniform thickness is formed.
  • the thickness of the insulating coating layer 4 on the covering portion 3a2 of the base electrode layer 3a is increased, the surface electrode layer 5 is formed on the insulating coating layer 4 that covers the covering portion 3a2 of the base electrode layer 3a. Therefore, the wiring board 1 in which the dimensional accuracy of the surface electrode layer 5 is improved can be manufactured.
  • the thickness of the covering portion 3a2 can be easily made thinner than the exposed portion 3a1. Further, since a step is formed between the exposed portion 3a1 and the covering portion 3a2 of the base electrode layer 3a, the spread of the insulating paste forming the insulating covering layer 4 at the boundary between both portions 3a1 and 3a2 of the base electrode layer 3a is suppressed. To improve the effect.
  • FIG. 5 is a cross-sectional view of the wiring board 1a according to the second embodiment of the present invention, showing a cross-section taken along line BB of FIG. 6, and FIG. 6 is a plan view of the wiring board 1a.
  • the wiring board 1a according to this embodiment differs from the wiring board 1 of the first embodiment described with reference to FIGS. 1 and 2 in that the insulation of the base electrode layer 3b is as shown in FIGS. That is, the covering portion 3b2 covered by the covering layer 4 is formed in a predetermined pattern shape. Since the other configuration is the same as that of the wiring substrate 1 of the first embodiment, the description of the configuration is omitted by giving the same reference numerals.
  • the base electrode layer 3b will be described by taking the base electrode 3b disposed on the upper left side of the paper among the base electrodes 3b shown in FIG. 6 as an example.
  • the exposed portion 3b1 of the base electrode 3b is formed in a rectangular shape in plan view.
  • the covering portion 3b2 is substantially T in a plan view formed by extending from the right side located on the inner side of one main surface of the insulating layer 2 to the right side in the drawing among the sides of the rectangular exposed portion 3a1. It is formed in a substantially T shape in a plan view formed to extend from the lower side of the exposed portion 3b1 located on the inner side of one main surface of the insulating layer 2 toward the lower side of the drawing. Pattern.
  • the other base electrode layer 3b also includes a covering portion 3b2 formed in a similar pattern shape.
  • a covering portion 3b2 formed in a similar pattern shape.
  • the line width W2 of the T-shaped pattern of the covering portion 3b2 of the base electrode layer 3b is: The narrower one is better. Specifically, it is preferable to form the exposed portion 3b1 with less than 1/2 of the minimum width W1.
  • FIG. 7 is a diagram for explaining a method of manufacturing the wiring substrate 1a
  • FIG. 8 is a plan view of a mask member 7c used for forming the base electrode layer 3b. 7A to 7C show the respective steps of the manufacturing method.
  • each base electrode layer 3b the portion corresponding to the exposed portion 3b1 is formed in a rectangular shape, and the portion corresponding to the covering portion 3b2 is in contact with the two inner sides of the rectangular exposed portion 3b1.
  • Two T-shaped patterns are formed, and an opening 7c2 (corresponding to the “hole pattern” of the present invention) formed by combining them is formed.
  • each opening 7c2 has an opening width corresponding to the covering portion 3b2 (corresponding to the width W2 in FIG. 6) and a minimum opening width corresponding to the exposed portion 3b1 (corresponding to the width W1 in FIG. 6). It is preferable to set it to be less than 1/2 of this.
  • the opening width of the portion of the mask member 7c where the covering portion 3b2 of the plate film 7c1 is formed is narrowed, the conductor paste from the portion is prevented from coming off, so the thickness of the covering portion 3b2 of the base electrode layer 3b is reduced. It can be formed thinner than the exposed portion 3b1. And the thickness of the coating
  • the base electrode layer 3b described above only needs to be formed so that the thickness of the covering portion 3b2 is thinner than that of the exposed portion 3b1, and for example, the pattern of the covering portion 3b2 may spread and spread during printing.
  • the insulating coating layer 4 is laminated on one main surface of the insulating layer 2 (insulating coating layer forming step).
  • the thickness of the covering portion 3b2 of the base electrode layer 3b is thinner than that of the exposed portion 3b1, the spread of the insulating paste forming the insulating covering layer 4 is increased. It is blocked by the difference in thickness between the two parts 3b1 and 3b2 of 3b and accumulates on the covering part 3b2 of the base electrode layer 3b.
  • each base electrode layer 3b and the insulating coating layer 4 are ceramic green which forms the outermost layer of the insulating layer 2 before each ceramic green sheet is laminated
  • the insulating layer 2 in which each base electrode layer 3b and the insulating coating layer 4 are formed on one main surface thereof is fired at a predetermined temperature (for example, 850 ° C.).
  • the surface electrode layer 5 made of Ni / Au plating is formed on the exposed portion 3b1 of each base electrode layer 3b in the same manner as the manufacturing method of the wiring board 1 of the first embodiment.
  • the surface electrode layer 5 is formed on the insulating coating layer 4 that covers the covering portion 3b2. It is prevented from forming.
  • the surface electrode layer 5 with high dimensional accuracy that is, the external electrode 6 with high dimensional accuracy composed of the base electrode layer 3b and the surface electrode layer 5 is formed on the exposed portion 3b1 of the base electrode layer 3b.
  • the thickness of the covering portion 3b2 of each base electrode layer 3b covered by the insulating coating layer 4 is thinner than the exposed portion 3b1, the covering portion of the base electrode layer 3b
  • the thickness of the insulating coating layer 4 on the covering portion 3b2 is increased by the difference in thickness between 3b2 and the exposed portion 3b1.
  • the surface electrode layer 5 is prevented from being plated on the insulating coating layer 4 that covers the covering portion 3b2 of the base electrode layer 3b, so that the exposed portion 3b1 of the base electrode layer 3b is formed on the exposed portion 3b1 by a conventional wiring board.
  • the surface electrode layer 5 with high dimensional accuracy is also formed, whereby the same effects as those of the wiring substrate 1 of the first embodiment can be obtained.
  • the surface electrode layer 5 is formed on the insulating coating layer 4 covering the covering portion 3b2 of the base electrode layer 3b. Therefore, it is possible to manufacture the wiring board 1a in which the dimensional accuracy of the external electrode 6 composed of the base electrode layer 3b and the surface electrode layer 5 is improved.
  • a portion of the mask member 7c corresponding to the covering portion 3b2 of the base electrode layer 3b is formed in a T-shaped hole pattern that suppresses the removal of the conductor paste, thereby providing one mask member 7c. Since the thickness of the covering portion 3b2 of the base electrode layer 3b can be made thinner than that of the exposed portion 3b1, the productivity is high.
  • FIGS. 9A to 9C is a plan view of the wiring board 1a for explaining a modification of the base electrode layer 3b. Further, in each of FIGS. 9A to 9C, only the insulating layer 2 and the base electrode layers 3c to 3e of the wiring board 1a are illustrated for simplifying the description, and other configurations are not illustrated. Yes.
  • the covering portion 3b2 of the base electrode layer 3b includes two substantially T-shaped patterns (see FIG. 6 and the like) as a predetermined pattern shape has been described.
  • the holes corresponding to the covering portions 3b2 of the base electrode layer 3b in the mask member 7c are formed in a thin line shape that suppresses the removal of the conductor paste.
  • the covering portion 3b2 of the base electrode layer 3b is formed by a combination of thin line patterns, the covering portion 3b2 may be formed in any pattern shape.
  • the exposed portion 3c1 is formed in a rectangular shape in plan view, and on each of the two inner sides of the rectangular shape of each exposed portion 3c1.
  • the arranged covering portion 3c2 may be formed in the following pattern shape. That is, the base electrode layer 3c disposed on the upper left side of the paper surface will be described as an example.
  • the covering portion 3c2 includes two substantially L-shaped patterns in plan view, and one approximately L-shaped pattern. However, the tip of the short piece is rotationally moved so as to be connected to the upper end of the right side of the rectangular exposed portion 3c1, and the other substantially L-shaped pattern is the exposed portion 3c1 having a rectangular tip.
  • the base electrode layer 3c is formed in a shape in which the rectangular shape of the exposed portion 3c1 and the two substantially L-shaped patterns of the covering portion 3c2 are combined.
  • the other base electrode layer 3c in the figure also has two substantially L-shaped patterns that are rotationally moved and line-symmetrically moved with the longitudinal direction of the long piece as the axis of symmetry.
  • a covering portion 3c2 is provided that is connected to and arranged on the two inner sides of the rectangular exposed portion 3c1.
  • each base electrode layer 3d may be formed in a plan view shape as shown in FIG. Specifically, the base electrode layer 3d disposed on the upper left side of the paper surface will be described as an example.
  • the exposed portion 3d1 of the base electrode layer 3d is formed in a rectangular shape in plan view, and the inside of the rectangular shape
  • the covering portion 3d2 is disposed on the two sides (right side and lower side). That is, the covering portion 3d2 includes two extending portions formed to extend in the right direction perpendicular to the right side at the upper and lower ends of the right side of the exposed portion 3d1 formed in a rectangular shape, and the right side of the exposed portion 3d1.
  • the covering portion 3d2 includes two extending portions formed to extend in a downward direction perpendicular to the lower side at the left and right end portions of the lower side of the exposed portion 3d1 formed in a rectangular shape, and the lower side of the exposed portion 3d1.
  • the other base electrode layer 3d in the figure also has a similar pattern shape and is provided with a covering portion 3d2 that is connected and arranged on the two inner sides of the rectangular exposed portion 3d1. ing.
  • the exposed portion 3e1 is formed in a rectangular shape in plan view, and on each of the two inner sides of the rectangular shape of each exposed portion 3e.
  • the arranged covering portion 3e2 may be formed in the following pattern shape.
  • the base electrode layer 3e disposed on the upper left side of the paper will be described as an example.
  • the covering portion 3e2 includes two substantially E-shaped patterns in plan view, and one approximately E-shaped pattern.
  • each short piece is connected to the right side of the rectangular exposed portion 3e1 so that the longitudinal direction of the long piece is axisymmetrically moved
  • the other substantially E-shaped pattern is The tip of each short piece is rotationally moved so as to be connected to the lower side of the rectangular exposed portion 3e1.
  • the base electrode layer 3e is formed in a shape obtained by synthesizing the rectangular shape of the exposed portion 3e1 and the three substantially E-shaped patterns of the covering portion 3e2.
  • the other base electrode layer 3e in the figure also has two substantially E-shaped patterns that are rotationally moved and symmetrically moved with the longitudinal direction of the long piece as the axis of symmetry.
  • a covering portion 3c2 formed by being connected to and disposed on the two inner sides of the rectangular exposed portion 3e1 is provided.
  • the line width of the pattern of the covering portions 3c2 to 3e2 is less than 1 ⁇ 2 of the minimum width of the exposed portions 3c1 to 3e1, similarly to the base electrode layer 3b of the wiring board 1a of the second embodiment. (Refer to the minimum width W1 of the exposed portion 3b1 and the line width W2 of the covering portion 3b2 shown in FIG. 6).
  • the conductor paste in the covering portions 3c2 to 3e2 is prevented from coming off, so that the thickness of the covering portions 3c2 to 3e2 is exposed 3c1. It can be made thinner than 3e1.
  • FIG. 10 is a cross-sectional view of the wiring board 1b.
  • the wiring board 1b according to this embodiment differs from the wiring board 1 according to the first embodiment described with reference to FIGS. 1 and 2 in the method for manufacturing the wiring board 1b before the surface electrode layer 5 is formed.
  • the laminated body of the insulating layer 2a, the base electrode layer 3f, and the insulating coating layer 4 is pressure-bonded to form the wiring board 1b (see FIG. 10). Since other configurations are the same as those of the wiring substrate 1 of the first embodiment, the description thereof is omitted by giving the same reference numerals.
  • the insulating layer 2a is formed by laminating a plurality of ceramic green sheets made of low temperature co-fired ceramic (LTCC), for example, and various wiring electrodes and via conductors not shown on the surface and inside of each ceramic green sheet. Is formed. Further, as shown in FIG. 10, the thickness of the covering portion 3f2 of the base electrode layer 3f is formed to be thinner than the exposed portion 3f1 similarly to the wiring substrate 1 of the first embodiment. Then, after the base electrode layer 3f and the insulating coating layer 4 are laminated on one main surface of the insulating layer 2a, these laminates are pressure-bonded so that the base electrode layer 3f and the insulating coating layer 4 become the insulating layer 2a.
  • the main surface of the wiring board 1b, the upper surface of the exposed portion 3f1 of the base electrode layer 3f, and the upper surface of the insulating coating layer 4 are arranged on substantially the same plane by being pushed into the inside.
  • the ceramic green sheets are laminated in a predetermined order, and then the laminated body is pressure-bonded.
  • a strong pressure acts on the insulating coating layer on the coating portion of the base electrode layer during crimping, so that The thickness of the insulating coating layer tends to be thin. Therefore, there is a high possibility that the plating of the surface electrode layer is formed even on the insulating coating layer on the coating portion of the base electrode layer.
  • the insulating coating on the covering portion 3f2 is compared with the conventional wiring substrate.
  • the pressure acting on the insulating coating layer 4 on the covering portion 3 f 2 at the time of pressure bonding is relieved by the difference in thickness between the exposed portion 3 f 1 and the covering portion 3 f 2 of the base electrode layer 3 f. Is done.
  • the thickness of the insulating coating layer 4 on the covering portion 3f2 is not reduced, and the surface electrode layer 5 is formed on the insulating coating layer 4 that covers the covering portion 3f2 of the base electrode layer 3f. Therefore, the surface electrode layer 5 with high dimensional accuracy is formed on the exposed portion 3f1 of the base electrode layer 3f.
  • FIG. 11 is a diagram for explaining a method of manufacturing the wiring board 1b, and each of (a) to (e) shows each process.
  • a slurry composed of a ceramic raw material, a resin material, and an organic solvent is applied or printed on a resin film, and a plurality of ceramic green sheets are prepared by drying the applied or printed material.
  • each ceramic green sheet is printed with a conductive paste containing a metal such as Cu on its surface to form various wiring electrodes, and through holes (via holes) are formed at predetermined positions. Form a via conductor.
  • the ceramic green sheets thus formed with various wiring electrodes and via conductors are peeled from the resin film, and the peeled ceramic green sheets are laminated in a predetermined order, whereby a plurality of ceramic green sheets are laminated.
  • An insulating layer 2a is prepared (preparation step).
  • each base electrode layer 3f is formed in a predetermined region on one main surface of the insulating layer 2a (base electrode layer forming step). At this time, each of the base electrode layers 3f is formed so that the thickness of the covering portion 3f2 is thinner than the exposed portion 3f1 as in the wiring substrate 1 of the first embodiment, and a step is formed at the boundary between the exposed portion 3f1 and the covering portion 3f2. Is formed.
  • each base electrode layer 3f is covered.
  • the insulating coating layer 4 is laminated on one main surface of the insulating layer 2a (insulating coating layer forming step).
  • a step is formed at the boundary between the exposed portion 3f1 and the covering portion 3f2. The spread of the insulating paste to be formed is blocked by the step and accumulates on the covering portion 3f2 of the base electrode layer 3f.
  • the insulating coating layer 4 that covers the covering portion 3f2 of the base electrode layer 3f is formed thicker than the conventional wiring board provided with the base electrode layer 3f having a uniform thickness.
  • the base electrode layer 3f and the insulating coating layer 4 are previously formed by stencil printing on the ceramic green sheet constituting the outermost layer of the insulating layer 2a. It does not matter.
  • each base electrode layer 3f and the insulating coating layer 4 are pushed into the insulating layer 2a by pressing, and the surface of the exposed portion 3f1 of each base electrode layer 3f, the surface of the insulating coating layer 4, and the insulating layer 2a
  • the main surfaces are arranged on substantially the same plane.
  • the thickness of the covering portion 3f2 of the base electrode layer 3f is smaller than that of the exposed portion 3f1, the covering portion 3f2 is compared with the conventional wiring substrate on which the base electrode layer having a uniform thickness is formed.
  • the upper insulating coating layer 4 is formed thick.
  • the pressure acting on the insulating coating layer 4 on the covering portion 3f2 during pressing is relaxed by the difference in thickness between the exposed portion 3f1 and the covering portion 3f2 of the base electrode layer 3f, the laminate Is pressed, the thickness of the insulating coating layer 4 on the coating portion 3f2 of the base electrode layer 3f is prevented from being reduced.
  • the pressed laminate is fired at a predetermined temperature (for example, 850 ° C.).
  • the surface electrode layer 5 made of Ni / Au plating is formed on the exposed portion of each base electrode layer 3f in the same manner as the method of manufacturing the wiring board 1 of the first embodiment.
  • the wiring substrate 1b is completed (surface electrode layer forming step).
  • the surface electrode layer 5 is formed on the insulating coating layer 4 that covers the covering portion 3f2. It is prevented from forming.
  • the surface electrode layer 5 with high dimensional accuracy is formed on the exposed portion 3f1 of the base electrode layer 3f.
  • the thickness of the covering portion 3f2 of each base electrode layer 3f is formed to be thinner than the exposed portion 3f1, so that the laminated body of the insulating layer 2a, the base electrode layer 3f, and the insulating covering layer 4 is formed. Since the thickness of the insulating coating layer 4 on the coating portion 3f2 of the base electrode layer 3f can be prevented from being reduced at the time of the pressing, even if there is a pressing process in the production of the wiring board 1b, the first The same effects as those of the wiring substrate 1 of the embodiment can be obtained. In addition, even if there exists a press process mentioned above with the manufacturing method of the wiring board 1a of 2nd Embodiment, the effect similar to 2nd Embodiment can be acquired.
  • FIG. 12 is a figure for demonstrating this example, and is a top view of the wiring board 1c.
  • the insulating coating layer 4 is laminated on one main surface of the insulating layers 2 and 2a in a state where a part of the edge of each of the base electrode layers 3a to 3f is covered has been described.
  • the insulating coating layer 4a may be laminated on one main surface of the insulating layers 2 and 2a so as to cover all the edges (peripheries) of the respective base electrode layers 3g.
  • the thickness of the entire region (covering portion 3g2) at the edge of each base electrode layer 3g may be made thinner than the exposed portion 3g1.
  • the exposed portion 3g1 of the base electrode layer 3g is formed in a rectangle that is slightly smaller than the rectangular outer shape in plan view, and the exposed portion 3g1 has a surface with high dimensional accuracy.
  • the electrode layer 5 can be formed.
  • each external electrode 6 is used as a connection electrode with an external mother board.
  • each external electrode 6 is used as a land electrode for mounting a component on one main surface of the insulating layers 2 and 2a. May be used. In this case, since the dimensional accuracy of each external electrode 6 is high, it is possible to cope with mounting of components in which terminals are arranged at a narrow pitch.
  • one insulating coating layer 4, 4 a is formed across the base electrode layers 3 a to 3 g of the plurality of adjacent external electrodes 6, and covers the plurality of base electrode layers 3 a to 3 g.
  • a structure for covering the portions 3a2 to 3g2 is shown, a structure in which the covering portions 3a2 to 3g2 of the respective base electrode layers 3a to 3g are individually covered with a plurality of insulating coating layers 4 and 4a may be used. .
  • the present invention can be applied to various wiring boards provided with external electrodes composed of a base electrode layer and a surface electrode layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Textile Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

 外部接続される表面電極層の寸法精度の向上が図られた配線基板を提供する。 配線基板1は、絶縁層2、該絶縁層2の一方主面の所定領域に積層された下地電極層3a、該下地電極層3aの端縁の一部を被覆した状態で絶縁層2の一方主面に積層された絶縁被覆層4、該絶縁層被覆層4に被覆されない下地電極層3aの露出部3a1にめっき形成された表面電極層5を備え、絶縁被覆層4に被覆される下地電極層3aの被覆部3a2の厚みが、露出部3a1よりも薄く形成されている。このようにすると、下地電極層3aの露出部3a1と被覆部3a2との厚みの差の分、被覆部3a2上絶縁被覆層4の厚みが厚くなるため、下地電極層3aの露出部3a1のみに表面電極層5が形成される。したがって、表面電極層5の寸法精度の向上が図られた配線基板1を提供することができる。

Description

配線基板およびその製造方法
本発明は、絶縁層の一方主面に外部接続用の外部電極を成す下地電極層および表面電極層が形成された配線基板およびこの配線基板の製造方法に関する。
 従来より、外部接続用の外部電極が設けられた配線基板が知られている(特許文献1参照)。この配線基板100は、例えば、図13に示すように、複数の絶縁層101が積層されて成る積層体102と、該積層体102の主面に積層された複数の下地電極層103aと、該下地電極層103aの周縁部を被覆した状態で積層体102の主面に積層された絶縁被覆層106と、該絶縁被覆層106に被覆されない下地電極103aの露出面に形成された表面電極層103bとを備え、下地電極層103aと表面電極層103bとにより外部接続用の外部電極103が形成されている。
 また、ポリイミド系樹脂で形成された各絶縁層101それぞれには、その主面に各種配線電極104が形成されるとともに、層間接続用のビア導体105が形成されており、これらの構成により、配線基板100の立体的な配線構造が形成されている。
 また、ソルダーレジストで形成された絶縁被覆層106は、外部電極103と、外部のマザー基板または部品とが半田などで接続される際の、表面電極層の外形寸法により決定される接続面積を最適化したり、隣接する外部電極103間が短絡するのを防止するために設けられている。なお、図13は従来の配線基板の一例を示す図である。
特開2009-135184号公報(段落0019~0023、図7等参照)
 ところで、上記した配線基板100では、積層体102の主面に積層された絶縁被覆層106の厚みが、下地電極103aの周縁を被覆している部分で薄くなる傾向がある。絶縁被覆層106の厚みが薄いと、実際に外部接続される表面電極層103bを成すめっきが、本来、形成されるべき下地電極103aの露出面上のみならず、絶縁被覆層106の下地電極層103aの周縁を被覆する部分にまで形成されるおそれがある。この場合には、所望の外形寸法を有する表面電極層103bが得られないという問題がある。
 ここで、表面電極層103bの寸法精度の向上を図るために、絶縁被覆層106の下地電極103aの周縁を被覆する部分の厚みを確保すべく、絶縁被覆層106の厚みを全面に渡って予め厚くすることが考えられるが、配線基板100の低背化の妨げになるなどの問題が生じるため、採用し難い。
 本発明は、上記した課題に鑑みてなされたものであり、外部接続される表面電極の寸法精度の向上が図られた配線基板を提供するとともに、この配線基板の製造方法を提供することを目的とする。
 上記した目的を達成するために、本発明の配線基板は、絶縁層と、前記絶縁層の一方主面の所定領域に積層された下地電極層と、前記下地電極層の端縁の少なくとも一部を被覆した状態で前記絶縁層の一方主面に積層された絶縁被覆層と、前記絶縁被覆層に被覆されない前記下地電極層の露出部にめっき形成された表面電極層とを備え、前記絶縁被覆層に被覆される前記下地電極層の被覆部の厚みが、前記露出部よりも薄く形成されていることを特徴としている。
 この場合、絶縁被覆層に被覆される下地電極層の被覆部の厚みが露出部よりも薄く形成されているので、厚みが一様な下地電極層が形成された従来の配線基板の、当該下地電極層の端縁を被覆する部分の絶縁被覆層の厚みと比較して、下地電極層の被覆部と露出部との厚みの差の分、被覆部上の絶縁被覆層の厚みが厚くなる。そうすると、表面電極層を成すめっきが下地電極層の被覆部を被覆する絶縁被覆層上に形成されるのが抑制されるので、下地電極層の露出部に寸法精度の高い表面電極層が形成される。したがって、外部接続される表面電極層の寸法精度の向上が図られた配線基板を提供することができる。また、表面電極層の寸法精度が高くなることで、表面電極層の外形寸法によりその接続面積が決定される外部電極の狭ピッチ化を図ることができる。また、表面電極層の寸法精度の向上を図るために、絶縁被覆層の厚みを厚くする必要もない。
 また、前記下地電極層の前記被覆部は、平面視T字状のパターンを有し、前記T字状のパターンの脚部が、前記露出部の端縁に接続されていてもよい。この場合、T字状のパターンに形成された下地電極層の被覆部の厚みが露出部よりも薄く形成されているので、絶縁被覆層の下地電極層を被覆する部分の厚みが厚くなり、これにより、上記した効果と同様の効果を得ることができる。また、下地電極層を例えば導体ペーストを用いた孔版印刷で形成する場合、T字状のパターンを、細線ラインで形成すると、孔版からの導体ペーストの抜けが抑制されるため、下地電極層の被覆部の厚みを露出部よりも薄くすることができる。
 前記下地電極層を複数備え、前記絶縁被覆層が、隣接する前記下地電極層に跨って形成されていてもよい。この場合、隣接する下地電極層それぞれの露出部に寸法精度の高い表面電極層が形成されるため、表面電極層の外形寸法によりその接続面積が決定される外部電極を狭ピッチで配置した場合であっても、隣接する下地電極層それぞれの露出部に形成された表面電極層同士が短絡するのを防止することができる。
 また、本発明の配線基板の製造方法は、絶縁層を備える配線基板の製造方法において、導体ペーストとマスク部材とを用いた孔版印刷により、前記絶縁層の一方主面の所定領域に下地電極層を積層する下地電極層形成工程と、前記下地電極層の端縁の少なくとも一部を被覆した状態で前記絶縁層の一方主面に絶縁被覆層を積層する絶縁被覆層形成工程と、前記絶縁被覆層に被覆されない前記下地電極層の露出部に、めっきにより表面電極層を形成する表面電極層形成工程とを備え、前記下地電極層形成工程では、前記マスク部材の、前記絶縁被覆層に被覆される前記下地電極層の被覆部に対応する箇所が、前記導体ペーストの抜けを抑制する所定の孔パターンに形成されることにより、前記下地電極層の前記被覆部の厚みを前記露出部よりも薄く形成することを特徴としている。
 この場合、下地電極層形成工程において、マスク部材の、絶縁被覆層に被覆される下地電極層の被覆部に対応する箇所を、導体ペーストの抜けを抑制する所定の孔パターンに形成することにより、下地電極層の被覆部の厚みを露出部よりも薄く形成することができる。また、下地電極層の被覆部の厚みを露出部よりも薄く形成することで、絶縁被覆層形成工程において、例えば、ペースト状の絶縁材料を絶縁層の一方主面に塗布して絶縁被覆層を形成する際に、下地電極層の露出部と被覆部との厚みの差によりその境界で絶縁被覆層を形成する絶縁ペーストが広がるのが抑制される。したがって、下地電極層の被覆部に絶縁被覆層を形成する絶縁ペーストが溜まるので、厚みが一様な下地電極層が形成されている従来の配線基板と比較して、下地電極層の被覆部上の絶縁被覆層の厚みを厚く形成することができる。また、下地電極層の被覆部上の絶縁被覆層の厚みを厚くすることで、表面電極形成工程において、表面電極層が下地電極層の被覆部を被覆する絶縁被覆層上に形成されるのを防止することができる。したがって、外部接続される表面電極層の寸法精度の向上が図られた配線基板を製造することができる。
 また、マスク部材の、絶縁被覆層に被覆される下地電極層の被覆に対応する箇所を、導体ペーストの抜けを抑制する孔パターンに形成することで、1枚のマスク部材を用いて、下地電極層の被覆部の厚みを露出部よりも薄くすることができるため、生産性の向上を図ることができる。
 また、本発明の配線基板の他の製造方法は、絶縁層を備える配線基板の製造方法において、導体ペーストとマスク部材とを用いた孔版印刷により、前記絶縁層の一方主面の所定領域に下地電極層を積層する下地電極層形成工程と、前記下地電極層の端縁の少なくとも一部を被覆するように前記絶縁層の一方主面に絶縁被覆層を積層する絶縁被覆層形成工程と、前記絶縁被覆層に被覆されない前記下地電極層の露出部に、めっきにより表面電極層を形成する表面電極層形成工程とを備え、前記下地電極層形成工程では、前記絶縁被覆層に被覆される前記下地電極層の被覆部と前記露出部とに一様な厚みで前記導体ペーストを印刷した後、前記露出部のみにさらに前記導体ペーストを印刷することを特徴としている。
 この場合、下地電極層を2回に分けて印刷することで、下地電極層の被覆部の厚みを露出部よりも薄くすることができるため、マスク部材の下地電極層の被覆部に対応する箇所を、導体ペーストの抜けを抑制する複雑な孔パターンに形成することなく、容易に下地電極層の被覆部の厚みを露出部よりも薄くすることができる。また、下地電極層の露出部と被覆部との境界に段差を確実に形成することができるため、下地電極層の露出部に段差を越えて絶縁被覆層を形成する絶縁ペーストが広がるのを抑制する効果が向上する。
 また、前記絶縁被覆層形成工程の後に、前記絶縁層、前記下地電極層および前記絶縁被覆層の積層体をプレスするプレス工程をさらに備えていてもよい。例えば、低温同時焼成セラミック配線基板の製造方法では、複数の絶縁層の積層体を上下からプレスするプレス工程(圧着工程)を備えるのが一般的である。このようなプレス工程があると、下地電極層の端縁を被覆する絶縁被覆層がプレス機と下地電極層に挟まれてその厚みが薄くなるので、当該端縁部分を被覆する絶縁被覆層上に意図しない表面電極層が形成され易い。しかしながら、本発明においては、下地電極層の被覆部の厚みを露出部よりも薄く形成することで、プレス時に、下地電極の被覆部上の絶縁被覆層に作用する圧力を緩和することができるため、下地電極層の被覆部上の絶縁被覆層の厚みが薄くなるのを防止することができる。したがって、製造工程にプレス工程がある配線基板であっても、下地電極層の被覆部を被覆する絶縁被覆層上に表面電極層のめっきが形成されるのを防止することができ、これにより、表面電極層の寸法精度の向上を図ることができる。
 本発明によれば、絶縁被覆層に被覆される下地電極層の被覆部の厚みが露出部よりも薄く形成されているので、厚みが一様な下地電極層が形成された従来の配線基板の、当該下地電極層の端縁を被覆する部分の絶縁被覆層の厚みと比較して、下地電極層の被覆部と露出部との厚みの差の分、被覆部上の絶縁被覆層の厚みが厚くなる。そうすると、表面電極層が下地電極層の被覆部を被覆する絶縁被覆層上にめっき形成されるのが防止されて下地電極層の露出部上に、従来の配線基板よりも寸法精度の高い表面電極層が形成される。したがって、表面電極層の寸法精度の向上が図られた配線基板を提供することができる。また、表面電極層の寸法精度が高くなることで、外部電極の狭ピッチ化を図ることができる。また、表面電極層の寸法精度の向上を図るために、絶縁被覆層の厚みを厚くする必要もない。
本発明の第1実施形態にかかる配線基板の断面図である。 図1の配線基板の平面図である。 図1の配線基板の製造方法を説明するための図である。 マスク部材の平面図である。 本発明の第2実施形態にかかる配線基板の断面図である。 図5の配線基板の平面図である。 図5の配線基板の製造方法を説明するための図である。 マスク部材の平面図である。 下地電極層の変形例を説明するための図である。 本発明の第3実施形態にかかる配線基板の断面図である。 図10の配線基板の製造方法を説明するための図である。 絶縁被覆層の変形例を説明するための図である。 従来の配線基板の一例を示す図である。
 <第1実施形態>
 本発明の第1実施形態にかかる配線基板1について、図1および図2を参照して説明する。なお、図1は本発明の第1実施形態にかかる配線基板1の断面図であって、図2のA-A矢視断面を示し、図2は配線基板1の平面図である。
 この実施形態にかかる配線基板1は、図1に示すように、絶縁層2と、該絶縁層2の一方主面の所定領域に積層された複数の下地電極層3aと、各下地電極層3aの端縁の一部を被覆した状態で絶縁層2の一方主面に積層された絶縁被覆層4と、各下地電極層3aそれぞれの絶縁被覆層4に被覆されない露出部3a1にめっき形成された複数の表面電極層5とを備え、種々の回路形成基板として使用される。
 絶縁層2は、例えば、それぞれガラスエポキシ樹脂やセラミックで形成された複数の層が積層されて成り、その内部や両主面には図示しないビア導体や各種配線電極も形成されている。なお、配線基板1は、単層構造であってもかまわない。
 各下地電極層3aそれぞれは、CuやAlなどの金属により、例えば平面視で矩形状に形成され、その端縁の一部が絶縁被覆層4に被覆される。また、この下地電極層3aは、絶縁被覆層4に被覆されている被覆部3a2の厚みが、絶縁被覆層4に被覆されていない露出部3a1よりも薄く形成され、その結果、露出部3a1と被覆部3a2との境界に段差が形成されている。なお、各下地電極層3aの平面視形状は、矩形状に限らず、多角形状や円形状など、その平面形状がどのように形成されていてもよい。
 各表面電極層5それぞれは、下地電極層3aの露出部3a1にNiめっきが施された後、そのNiめっき上にAuめっきが施されて形成されている。そして、下地電極層3aと該下地電極層3aの露出部3a1に形成された表面電極層5とにより、外部電極6が形成される。なお、この実施形態における外部電極6は、配線基板1を外部のマザー基板などに接続するための接続電極として用いられ、絶縁層2の一方主面がマザー基板の実装面に対向するように配置されて、マザー基板の実装電極と配線基板1の外部電極6とが半田などにより接続される。
 絶縁被覆層4は、例えば、セラミックやソルダーレジスト(この実施形態ではセラミック)で形成され、各下地電極層3aの端縁の一部(被覆部3a2)を被覆した状態で絶縁層2の一方主面に積層される。具体的には、図1および図2に示すように、絶縁被覆層4は、隣接する下地電極層3aに跨って形成されており、各下地電極層3aそれぞれにおいて、その端縁部分(周縁部分)のうち、隣接する他の下地電極層3aと対向する部分を被覆している。すなわち、この実施形態における絶縁被覆層4では、図2に示すように、平面視で2つの帯が交差するように配置され、これらの帯が合成された十字状に形成されている。なお、この絶縁被覆層4は、隣接する外部電極6の表面電極層5間の所望のギャップを確保して、隣接する外部電極6同士が短絡するのを防止したり、例えば、マザー基板と外部電極6との接続面積を最適化するために設けられている。
 また、下地電極層3aの被覆部3a2の厚みが露出部3a1よりも薄く形成されているため、厚みが一様な下地電極層が形成される従来の配線基板と比較して、下地電極層3aの被覆部3a2上の絶縁被覆層4の厚みが厚く形成される。なお、被覆部3a2上の絶縁被覆層4に表面電極層5が形成されるのを防止するため、被覆部3a2上の絶縁被覆層4の厚みが1μm以上あることが好ましく、5μm以上がより好ましい。
 (配線基板1の製造方法)
 次に、この実施形態にかかる配線基板1の製造方法について、図3および図4を参照して説明する。なお、図3は配線基板1の製造方法を説明するための図、図4は下地電極層3aを形成するために用いられるマスク部材7a,7bの平面図である。また、図3(a)~(d)のそれぞれはその製造方法の各工程を示し、図4(a)および(b)は、下地電極層3aを2回の印刷に分けて形成する際に、それぞれの印刷において用いられるマスク部材7a,7bの平面図である。
 まず、セラミック材料で形成された複数のセラミックグリーンシートが積層されて成る絶縁層2を準備する。このとき、各セラミックグリーンシートそれぞれには、予め内部や表面に配線電極やビア導体が形成されている。
 次に、図3(a)に示すように、絶縁層2の一方主面の各下地電極層3aを形成する領域(所定領域)に、各下地電極3aの下段部分を、例えば、Cuを含有する導体ペーストとマスク部材7aとを用いた孔版印刷により形成する。ここで、孔版印刷に用いられるマスク部材7aとして、例えば、ポリエステルなどの繊維で織ったスクリーンが枠に張られて固定され、そのスクリーン上にレジストなどで形成された版膜により印刷すべき箇所以外の部分が塞がれた、所謂、スクリーン版を用いることができる。具体的には、このマスク部材7aには、図4(a)に示すように、下地電極層3aの露出部3a1と絶縁被覆層4に被覆される被覆部3a2の両方の領域に導体ペーストが印刷されるように、版膜7a1に形成された開口7a2の位置が設定されており、これにより、下地電極層3aの被覆部3a1と露出部3a2とに相当する箇所に一様な厚みで導体ペーストが印刷される。なお、図4(a)の一点鎖線は、下地電極層3aの露出部3a1と被覆部3a2との境界に相当する位置を示し、点描部はマスク部材7aの版膜7a1が形成されている部分を示している。
 次に、図3(b)に示すように、マスク部材7bを用いた同様の孔版印刷により、下地電極層3aの露出部3a1の領域のみに、1回目の印刷と同じ導体ペーストをさらに印刷(積層)して下地電極層3aが完成する。このときに使用されるマスク部材7bは、図4(b)に示すように、下地絶縁層3aの露出部3a1のみに導体ペーストが印刷されるように、版膜7b1の開口7b2位置が設定されている。このように2回の印刷で下地電極層3aを形成することで、被覆部3a2の厚みが露出部3a1よりも薄く形成されるとともに、両部3a1,3a2の境界に段差が形成される。この実施形態においては、上記した2回の孔版印刷により下地電極層3aを形成する工程が本発明の下地電極層形成工程に相当する。なお、1回目の印刷で用いられる導体ペーストと2回目の印刷で用いられる導体ペーストとが異なる材料で形成されていてもよい。
 次に、図3(c)に示すように、各下地電極層3aの端縁の一部(被覆部3a2)を被覆した状態で絶縁層2の一方主面に絶縁被覆層4を積層する(絶縁被覆層形成工程)。このとき、セラミック材料を含有する絶縁ペーストを、印刷技術を用いて、各下地電極層3aの被覆部3a2、および、絶縁層2の一方主面における隣接する下地電極層3a間の領域(図1、図2参照)を被覆するように塗布することにより、絶縁層2の一方主面に絶縁被覆層4を積層する。
 ここで、各下地電極層3aの被覆部3a2の厚みが露出部3a1よりも薄く形成されて、露出部3a1と被覆部3a2の境界に段差が形成されているため、絶縁被覆層4を形成する絶縁ペーストが広がるのが当該段差により阻止される。したがって、下地電極層3aの被覆部3a2上に絶縁ペーストが溜まるので、厚みが一様な下地電極層3aが設けられた従来の配線基板と比較して、下地電極層3aの被覆部3a2を被覆する絶縁被覆層4の厚みが厚く形成される。なお、絶縁被覆層4の絶縁ペーストが下地電極層3aの露出部3a1側に流入する場合があるが、この場合、下地電極層3aの両部3a1,3a2の境界の段差により、その流入量が抑制されるため、絶縁被覆層4を形成する絶縁ペーストの粘度等のばらつきにより、下地電極層3aの露出部3a1の面積が変化するのを抑制することができる。なお、上記した各下地電極層3aおよび絶縁被覆層4は、各セラミックグリーンシートの積層前において、絶縁層2の最表層に相当するセラミックグリーンシートに予め形成しておいてもかまわない。
 次に、その一方主面に各下地電極層3aおよび絶縁被覆層4が形成された絶縁層2を、所定温度(例えば、850℃)で焼成する。
 次に、図3(d)に示すように、各下地電極層3aの露出部3a1にNiめっきを施した後、Auめっきを施すことにより、下地電極層3aの露出部3a1に、Ni/Auめっきから成る表面電極層5を形成して配線基板1が完成する(表面電極層形成工程)。このとき、絶縁被覆層4における下地電極層3aの被覆部3a2を被覆する部分の厚みが、従来よりも厚く形成されているため、被覆部3a2を被覆する絶縁被覆層4上への表面電極5の形成が防止される。その結果、下地電極層3aの露出部3a1に、従来の配線基板より寸法精度の高い表面電極層5が形成されることになる。
 したがって、上記した実施形態によれば、絶縁被覆層4に被覆される下地電極層3aの被覆部3a2の厚みが露出部3a1よりも薄く形成されているので、厚みが一様な下地電極層の端縁が絶縁被覆層で被覆された従来の配線基板と比較して、下地電極層3aの被覆部3a2と露出部3a1との厚みの差の分、被覆部3a2上の絶縁被覆層4の厚みが厚くなる。そうすると、表面電極層5が下地電極層3aの被覆部3a2を被覆する絶縁被覆層4上にも形成されるのが防止されるため、下地電極層3aの露出部3a1上に従来の配線基板よりも寸法精度の高い表面電極層5が形成される。したがって、下地電極層3aと表面電極層5とで構成された外部電極6の寸法精度の向上が図られた配線基板1を提供することができる。また、表面電極層5の寸法精度が高くなることで、下地電極層3a(外部電極6)の狭ピッチ化を図ることができる。また、表面電極層5の寸法精度の向上を図るために、絶縁被覆層4の厚みを厚くする必要もない。
 また、絶縁被覆層4が、隣接する下地絶縁層3aに跨って形成されるとともに、絶縁被覆層4に被覆された各下地電極層3aの被覆部3a2の厚みが露出部3a1よりも薄く形成されるため、隣接する下地電極層3aそれぞれの露出部3a2に寸法精度の高い表面電極層5が形成される。したがって、下地電極層3aを狭ピッチで配置した場合であっても、隣接する下地電極層3aそれぞれの露出部3a1に形成された表面電極層5同士が短絡するのを防止することができる。
 また、配線基板1の製造方法では、下地電極層3aの被覆部3a2の厚みを露出部3a1よりも薄く形成することで、絶縁被覆層形成工程において、絶縁被覆層4の絶縁ペーストを絶縁層2の一方主面に塗布する際、下地電極層3aの露出部3a1と被覆部3a2の厚みの差により両部3a1,3a2の境界で絶縁ペーストの広がりが抑制されて、下地電極層3aの被覆部3a2に絶縁ペーストが溜まる。そのため、厚みが一様な下地電極層が形成された従来の配線基板と比較して、下地電極層3aの被覆部3a2上の絶縁被覆層4の厚みを厚くすることができる。また、下地電極層3aの被覆部3a2上の絶縁被覆層4の厚みが厚くなることで、表面電極層5が下地電極層3aの被覆部3a2を被覆する絶縁被覆層4上に形成されるのを防止することができるため、表面電極層5の寸法精度の向上が図られた配線基板1を製造することができる。
 また、下地電極層3aを2回に分けて孔版印刷することで、容易に被覆部3a2の厚みを露出部3a1よりも薄く形成することができる。また、下地電極層3aの露出部3a1と被覆部3a2との間に段差ができるため、下地電極層3aの両部3a1,3a2の境界で絶縁被覆層4を形成する絶縁ペーストが広がるのを抑制する効果が向上する。
 <第2実施形態>
 本発明の第2実施形態にかかる配線基板1aについて、図5および図6を参照して説明する。なお、図5は本発明の第2実施形態にかかる配線基板1aの断面図であって、図6のB-B矢視断面を示し、図6は配線基板1aの平面図である。
 この実施形態にかかる配線基板1aが、図1および図2を参照して説明した第1実施形態の配線基板1と異なるところは、図5および図6に示すように、下地電極層3bの絶縁被覆層4に被覆される被覆部3b2が所定のパターン形状に形成されていることである。その他の構成は第1実施形態の配線基板1と同じであるため、同一符号を付すことによりその構成の説明を省略する。
 この下地電極層3bについて、図6に示す各下地電極3bのうちの紙面左上に配置された下地電極3bを例として説明する。この下地電極3bの露出部3b1は平面視で矩形状に形成されている。また、被覆部3b2は、矩形状の露出部3a1の各辺のうち、絶縁層2の一方主面の内側に位置する右辺から、紙面右側に向かって延出して形成された平面視で略T字状に形成されたパターンと、絶縁層2の一方主面の内側に位置する露出部3b1の下辺から、紙面下側に向かって延出して形成された平面視で略T字状に形成されたパターンとを備えている。他の下地電極層3bも同様のパターン形状に形成された被覆部3b2を備えている。このように、被覆部3b2のT字状パターンと露出部3b1とが接続されることで、例えば、下地電極層3bを絶縁層2の内部に形成されたビア導体と接続するときに、ビア導体が被覆部3b2と接続されていれば、表面電極層5との導通が確保される。したがって、ビア導体の位置ずれの許容範囲を第1実施形態の下地電極層3aと同程度に確保することができる。なお、後述するように下地電極層3bを形成する際、被覆部3b2の厚みを露出部3b1よりも薄くするために、下地電極層3bの被覆部3b2のT字状パターンの線幅W2は、細い方がよく、具体的には、露出部3b1の最小幅W1の1/2未満で形成するのが好ましい。
 (配線基板1aの製造方法)
 次に、この実施形態にかかる配線基板1aの製造方法について、図7および図8を参照して説明する。なお、図7は配線基板1aの製造方法を説明するための図、図8は下地電極層3bを形成するために用いられるマスク部材7cの平面図である。また、図7(a)~(c)のそれぞれはその製造方法の各工程を示している。
 まず、第1実施形態の配線基板1の製造方法と同じ要領で絶縁層2を準備し(準備工程)、続いて、図7(a)に示すように、絶縁層2の一方主面の各下地電極層3bを形成する領域(所定領域)に、Cuを含有する導体ペーストとマスク部材7cとを用いた孔版印刷により、下地電極層3bを積層する(下地電極層形成工程)。このとき、マスク部材7cの版膜7c1の所定位置には、図8に示すように、下地電極層3bの平面視の形状に合わせた形状の開口7c2が形成されている。具体的には、各下地電極層3bそれぞれにおいて、露出部3b1に対応する箇所が矩形状に形成され、被覆部3b2に対応する箇所において、矩形状の露出部3b1の内側の2辺に接するように2つのT字状パターンが形成され、これらが合成された形状の開口7c2(本発明の「孔パターン」に相当)が形成されている。このとき、各開口7c2は、被覆部3b2に対応する箇所の開口幅(図6における幅W2に相当)を、露出部3b1に対応する箇所の最小の開口幅(図6における幅W1に相当)の1/2未満で設定するのが好ましい。
 このようにマスク部材7cの版膜7c1の被覆部3b2を形成する部分の開口幅を狭くすると、当該部分からの導体ペーストの抜けが抑制されるため、下地電極層3bの被覆部3b2の厚みを露出部3b1よりも薄く形成することができる。そして、このときの被覆部3b2の厚みは、図5に示すように、露出部3b1から離れるに連れてなだらかに薄くなる。なお、上記した下地電極層3bは、被覆部3b2の厚みが露出部3b1よりも薄く形成されていればよく、例えば、印刷時に被覆部3b2のパターンがにじんで広がっていてもかまわない。
 次に、図7(b)に示すように、第1実施形態の配線基板1の製造方法と同じ要領で、下地電極層3bの端縁の一部(被覆部3b2)を被覆した状態で、絶縁層2の一方主面に絶縁被覆層4を積層する(絶縁被覆層形成工程)。このとき、第1実施形態と同様に、下地電極層3bの被覆部3b2の厚みが露出部3b1よりも薄く形成されているため、絶縁被覆層4を形成する絶縁ペーストの広がりが、下地電極層3bの両部3b1,3b2の厚みの差により阻止されて下地電極層3bの被覆部3b2上に溜まる。したがって、厚みが一様な下地電極層が設けられた従来の配線基板と比較して、下地電極層3bの被覆部3b2を被覆する絶縁被覆層4の厚みが厚く形成される。なお、各下地電極層3bおよび絶縁被覆層4は、第1実施形態の配線基板1の製造方法と同様、各セラミックグリーンシートが積層される前に、絶縁層2の最表層を形成するセラミックグリーンシートに予め形成しておいてもかまわない。
 次に、その一方主面に各下地電極層3bおよび絶縁被覆層4が形成された絶縁層2を、所定温度(例えば、850℃)で焼成する。
 次に、図7(c)に示すように、第1実施形態の配線基板1の製造方法と同じ要領で、各下地電極層3bの露出部3b1に、Ni/Auめっきから成る表面電極層5を形成して配線基板1aが完成する(表面電極層形成工程)。このとき、絶縁被覆層4における下地電極層3bの被覆部3b2を被覆する部分の厚みが、従来よりも厚く形成されるため、被覆部3b2を被覆する絶縁被覆層4上に表面電極層5が形成されるのが防止される。その結果、下地電極層3bの露出部3b1に寸法精度の高い表面電極層5、すなわち、下地電極層3bおよび表面電極層5から成る寸法精度の高い外部電極6が形成されることになる。
 したがって、上記した実施形態によれば、絶縁被覆層4に被覆される各下地電極層3bそれぞれの被覆部3b2の厚みが露出部3b1よりも薄く形成されているので、下地電極層3bの被覆部3b2と露出部3b1との厚みの差の分、被覆部3b2上の絶縁被覆層4の厚みが厚くなる。そうすると、表面電極層5が下地電極層3bの被覆部3b2を被覆する絶縁被覆層4上にめっき形成されるのが防止されるため、下地電極層3bの露出部3b1上に従来の配線基板よりも寸法精度の高い表面電極層5が形成され、これにより、第1実施形態の配線基板1と同様の効果を得ることができる。
 また、配線基板1aの製造方法では、下地電極層3bの被覆部3b2の厚みを露出部3b1よりも薄く形成することで、絶縁被覆層形成工程において、絶縁被覆層4の絶縁ペーストを絶縁層2の一方主面に塗布する際、下地電極層3bの露出部3b1と被覆部3b2の厚みの差により両部3b1,3b2の境界で絶縁ペーストの広がりが抑制されて、下地電極層3bの被覆部3b2に絶縁ペーストが溜まる。そのため、厚みが一様な下地電極層が形成された従来の配線基板と比較して、下地電極層3bの被覆部3b2上の絶縁被覆層4の厚みを厚くすることができる。
 また、下地電極層3bの被覆部3b2上の絶縁被覆層4の厚みを厚くすることで、表面電極層5が下地電極層3bの被覆部3b2を被覆する絶縁被覆層4上に形成されるのを防止することができるため、下地電極層3bと表面電極層5とで構成された外部電極6の寸法精度の向上が図られた配線基板1aを製造することができる。また、この実施形態では、マスク部材7cの下地電極層3bの被覆部3b2に対応する箇所を、導体ペーストの抜けを抑制するT字状の孔パターンに形成することで、1枚のマスク部材7cを用いて、下地電極層3bの被覆部3b2の厚みを露出部3b1よりも薄くすることができるため、生産性が高い。
 (下地電極層3bの変形例)
 次に、下地電極層3bの変形例について、図9を参照して説明する。なお、図9(a)~(c)それぞれは、下地電極層3bの変形例を説明するための配線基板1aの平面図である。また、図9(a)~(c)それぞれでは、説明を簡単にするために、配線基板1aの絶縁層2および下地電極層3c~3eのみを図示し、その他の構成については図示省略している。
 上記した第2実施形態の下地電極層3bでは、下地電極層3bの被覆部3b2が、所定のパターン形状として、2つの略T字状パターン(図6等参照)を備える場合について説明した。しかしながら、下地電極層3bを形成する際に、マスク部材7cにおける下地電極層3bの被覆部3b2に対応する箇所の孔が、導体ペーストの抜けが抑制されるような細線状に形成されることにより、下地電極層3bの被覆部3b2が細線パターンの組み合わせで形成されていれば、被覆部3b2は、如何なるパターン形状に形成されていてもかまわない。
 例えば、図9(a)に示すように、各下地電極層3cそれぞれにおいて、露出部3c1が平面視で矩形状に形成されるとともに、各露出部3c1それぞれの矩形状の内側の2辺それぞれに配置された被覆部3c2が、次のようなパターン形状に形成されていてもよい。すなわち、紙面に向って左上に配置された下地電極層3cを例に挙げて説明すると、被覆部3c2は、平面視で2つの略L字状のパターンを備え、一方の略L字状のパターンが、その短片の先端が矩形状の露出部3c1の右辺上端に接続されるように回転移動して配置され、他方の略L字状のパターンが、その短片の先端が矩形状の露出部3c1の下辺右端に接続されるように回転移動して配置されている。そして、これらの露出部3c1の矩形状および被覆部3c2の2つの略L字状パターンが合成された形状に下地電極層3cが形成されている。なお、同図に示すように、同図中の他の下地電極層3cも、2つの略L字状のパターンそれぞれが、回転移動やその長片の長手方向を対称軸として線対称移動されることにより、同様にして矩形状の露出部3c1の内側の2辺に接続配置されて形成された被覆部3c2を備えている。
 また、図9(b)に示すような平面視形状で各下地電極層3dが形成されていてもよい。具体的には、紙面に向って左上に配置された下地電極層3dを例に挙げて説明すると、この下地電極層3dの露出部3d1は平面視で矩形状に形成され、その矩形状の内側の2辺(右辺および下辺)に被覆部3d2が配置されている。すなわち、被覆部3d2は、矩形状に形成された露出部3d1の右辺の上下両端部それぞれに該右辺と垂直な右方向に延出して形成された2つの延出部と、露出部3d1の右辺と平行に配置され当該両延出部の先端にその両端が接続された短冊状の本体部とにより形成されるパターン形状を備える右辺隣接パターンを備えている。また、被覆部3d2は、矩形状に形成された露出部3d1の下辺の左右両端部それぞれに該下辺と垂直な下方向に延出して形成された2つの延出部と、露出部3d1の下辺と平行に配置され当該両延出部の先端にその両端が接続された短冊状の本体部とにより形成されるパターン形状を備える下辺隣接パターンを備えている。なお、同図に示すように、同図中の他の下地電極層3dも、同様のパターン形状を有し、矩形状の露出部3d1の内側の2辺に接続配置された被覆部3d2を備えている。
 また、図9(c)に示すように、各下地電極層3eそれぞれにおいて、露出部3e1が平面視で矩形状に形成されるとともに、各露出部3eそれぞれの矩形状の内側の2辺それぞれに配置された被覆部3e2が、次のようなパターン形状に形成されていてもよい。すなわち、紙面に向って左上に配置された下地電極層3eを例に挙げて説明すると、被覆部3e2は、平面視で2つの略E字状のパターンを備え、一方の略E字状のパターンが、その各短片の先端が矩形状の露出部3e1の右辺に接続されるように、その長片の長手方向を対称軸として線対称移動して配置され、他方の略E字状のパターンが、その各短片の先端が矩形状の露出部3e1の下辺に接続されるように回転移動して配置されている。そして、これらの露出部3e1の矩形状および被覆部3e2の3つの略E字状パターンが合成された形状に下地電極層3eが形成されている。なお、同図に示すように、同図中の他の下地電極層3eも、2つの略E字状のパターンそれぞれが、回転移動やその長片の長手方向を対称軸として線対称移動されることにより、同様にして矩形状の露出部3e1の内側の2辺に接続配置されて形成された被覆部3c2を備えている。
 なお、上記した各変形例も第2実施形態の配線基板1aの下地電極層3bと同様に、被覆部3c2~3e2のパターンの線幅が、露出部3c1~3e1の最小幅の1/2未満(図6に示す露出部3b1の最小幅W1および被覆部3b2の線幅W2参照)で形成されるのが好ましい。このようにすると、第2実施形態と同様、下地電極層3c~3eを孔版印刷する際、被覆部3c2~3e2の導体ペーストの抜けが抑制されるため、被覆部3c2~3e2の厚みを露出3c1~3e1よりも薄くすることができる。
 <第3実施形態>
 本発明の第3実施形態にかかる配線基板1bについて、図10を参照して説明する。なお、図10は配線基板1bの断面図である。
 この実施形態にかかる配線基板1bが図1および図2を参照して説明した第1実施形態の配線基板1と異なるところは、配線基板1bの製造方法において、表面電極層5を形成する前に、絶縁層2a、下地電極層3fおよび絶縁被覆層4の積層体が圧着されて、配線基板1bが形成されていることである(図10参照)。その他の構成は第1実施形態の配線基板1と同じであるため、同一符号を付すことにより説明を省略する。
 この場合、絶縁層2aは、例えば、低温同時焼成セラミック(LTCC)で形成された複数のセラミックグリーンシートが積層されて成り、各セラミックグリーンシートの表面や内部には図示しない各種配線電極やビア導体が形成されている。また、図10に示すように、下地電極層3fの被覆部3f2の厚みが、第1実施形態の配線基板1と同様に露出部3f1よりも薄く形成される。そして、絶縁層2aの一方主面に下地電極層3fおよび絶縁被覆層4が積層された後に、これらの積層体が圧着されることで、下地電極層3fおよび絶縁被覆層4が絶縁層2aの内部に押し込まれて、配線基板1bの一方主面、下地電極層3fの露出部3f1の上面および絶縁被覆層4の上面が、略同一平面上に配置されている。
 ところで、一般的なLTCC多層基板の製造方法では、各セラミックグリーンシートが所定順序で積層された後、この積層体が圧着される。このとき、厚みが一様な下地電極層が形成された従来の配線基板では、圧着時に、下地電極層の被覆部上の絶縁被覆層に強い圧力が作用して、下地電極層の被覆部上の絶縁被覆層の厚みが薄くなりやすい。したがって、表面電極層のめっきが下地電極層の被覆部上の絶縁被覆層にまで形成されるおそれが高まる。
 しかしながら、この実施形態の配線基板1bでは、下地電極層3fの被覆部3f2の厚みが露出部3f1よりも薄く形成されているため、従来の配線基板と比較して、被覆部3f2上の絶縁被覆層4の厚みが確保されているのに加えて、圧着時に被覆部3f2上の絶縁被覆層4に作用する圧力が、下地電極層3fの露出部3f1と被覆部3f2との厚みの差により緩和される。したがって、前記積層体が圧着されても、被覆部3f2上の絶縁被覆層4の厚みが薄くならず、下地電極層3fの被覆部3f2を被覆する絶縁被覆層4上に表面電極層5が形成されるのが防止されるため、下地電極層3fの露出部3f1に寸法精度の高い表面電極層5が形成される。
 (配線基板1bの製造方法)
 次に、この実施形態にかかる配線基板1bの製造方法について、図4および図11を参照して説明する。なお、図11は配線基板1bの製造方法を説明するための図であり、(a)~(e)それぞれはその各工程を示している。
 まず、セラミック原料、樹脂材料および有機溶剤から成るスラリーを樹脂フィルム上に塗布または印刷し、この塗布または印刷したものを乾燥させた複数のセラミックグリーンシートを用意する。このとき、各セラミックグリーンシートには、その表面にCuなどの金属を含有する導体ペーストを印刷して各種配線電極を形成するとともに、所定位置に貫通孔(ビアホール)を形成し、周知の方法でビア導体を形成する。
 そして、このように各種配線電極やビア導体が形成された各セラミックグリーンシートを樹脂フィルムから剥離し、該剥離した各セラミックグリーンシートを所定順序で積層することにより、複数のセラミックグリーンシートが積層されて成る絶縁層2aを準備する(準備工程)。
 次に、図11(a)および(b)に示すように、第1実施形態の配線基板1の製造方法と同じ要領で、Cuを含有する導体ペーストとマスク部材7a、7bとを用いた孔版印刷により、2回の印刷で、絶縁層2aの一方主面の所定領域に各下地電極層3fを形成する(下地電極層形成工程)。このとき、各下地電極層3fそれぞれは、第1実施形態の配線基板1と同様、被覆部3f2の厚みが露出部3f1よりも薄く形成されるとともに、露出部3f1と被覆部3f2の境界に段差が形成される。
 次に、図11(c)に示すように、第1実施形態の配線基板1の製造方法と同じ要領で、各下地電極層3fの端縁の一部(被覆部3f2)を被覆した状態で絶縁層2aの一方主面に絶縁被覆層4を積層する(絶縁被覆層形成工程)。ここで、各下地電極層3fの被覆部3f2の厚みが露出部3f1よりも薄く形成されることで、露出部3f1と被覆部3f2の境界に段差が形成されているため、絶縁被覆層4を形成する絶縁ペーストの広がりが、当該段差により阻止されて下地電極層3fの被覆部3f2上に溜まる。したがって、厚みが一様な下地電極層3fが設けられた従来の配線基板と比較して、下地電極層3fの被覆部3f2を被覆する絶縁被覆層4の厚みが厚く形成される。なお、準備工程において、各セラミックグリーンシートを用意する際、絶縁層2aの最表層を構成するセラミックグリーンシートに、下地電極層3fおよび絶縁被覆層4を、上記した孔版印刷により予め形成しておいてもかまわない。
 次に、図11(d)に示すように、その表面に各下地電極層3fおよび絶縁被覆層4が積層された各セラミックグリーンシートの積層体(絶縁層2a)を、所定温度で加熱しながらプレスし、絶縁層2aの各セラミックグリーンシートを圧着する(プレス工程)。このとき、プレスにより、各下地電極層3fおよび絶縁被覆層4が絶縁層2aの内部に押し込まれて、各下地電極層3fの露出部3f1の表面、絶縁被覆層4の表面および絶縁層2aの一方主面が略同一平面上に配置される。
 ここで、下地電極層3fの被覆部3f2の厚みが露出部3f1よりも薄く形成されているため、厚みが一様な下地電極層が形成された従来の配線基板と比較して、被覆部3f2上の絶縁被覆層4の厚みが厚く形成される。また、これに加えて、プレス時に被覆部3f2上の絶縁被覆層4に作用する圧力が、下地電極層3fの露出部3f1と被覆部3f2との厚みの差により緩和されるため、前記積層体をプレスした場合であっても、下地電極層3fの被覆部3f2上の絶縁被覆層4の厚みが薄くなるのが防止される。
 次に、プレスした積層体を所定温度(例えば、850℃)で焼成する。
 次に、図11(e)に示すように、第1実施形態の配線基板1の製造方法と同じ要領で、各下地電極層3fの露出部にNi/Auめっきから成る表面電極層5を形成して配線基板1bが完成する(表面電極層形成工程)。このとき、絶縁被覆層4における下地電極層3fの被覆部3f2を被覆する部分の厚みが、従来よりも厚く形成されるため、被覆部3f2を被覆する絶縁被覆層4上に表面電極層5が形成されるのが防止される。その結果、第1実施形態の配線基板1と同様、下地電極層3fの露出部3f1上に寸法精度の高い表面電極層5が形成される。
 したがって、上記した実施形態によれば、各下地電極層3fの被覆部3f2の厚みが露出部3f1よりも薄く形成されることで、絶縁層2a、下地電極層3fおよび絶縁被覆層4の積層体のプレス時に、下地電極層3fの被覆部3f2上の絶縁被覆層4の厚みが薄くなるのを防止することができるため、配線基板1bの製造にプレス工程がある場合であっても、第1実施形態の配線基板1と同様の効果を得ることができる。なお、第2実施形態の配線基板1aの製造方法で上記したプレス工程がある場合であっても、第2実施形態と同様の効果を得ることができる。
 (絶縁被覆層の変形例)
 次に、絶縁被覆層4の変形例について図12を参照して説明する。なお、図12は本例を説明するための図であり、配線基板1cの平面図である。
 上記した各実施形態では、絶縁被覆層4が各下地電極層3a~3fの端縁の一部を被覆した状態で絶縁層2,2aの一方主面に積層された場合について説明したが、例えば、図12に示すように、絶縁被覆層4aが、各下地電極層3gの端縁(周縁)の全てを被覆した状態で絶縁層2,2aの一方主面に積層されていてもよい。この場合、各下地電極層3gの端縁の全ての領域(被覆部3g2)の厚みを露出部3g1よりも薄く形成すればよい。
このようにすると、各下地電極層3gそれぞれにおいて、平面視でその矩形状の外形よりも一回り小さい矩形で下地電極層3gの露出部3g1が形成され、該露出部3g1に寸法精度の高い表面電極層5を形成することができる。
 なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、上記した各実施形態では、各外部電極6を、外部のマザー基板との接続電極として使用する場合について説明したが、例えば各外部電極6を、絶縁層2,2aの一方主面に部品を実装するためのランド電極として使用してもよい。この場合、各外部電極6の寸法精度が高いため、端子が狭ピッチで配置された部品の実装に対応することができる。
 また、上記した各実施形態では、1つの絶縁被覆層4,4aが、隣接する複数の外部電極6の下地電極層3a~3gに跨って形成され、該複数の下地電極層3a~3gの被覆部3a2~3g2を被覆する構造例を示しているが、複数の絶縁被覆層4,4aにより、各下地電極層3a~3gの被覆部3a2~3g2を個別に被覆する構造であってもかまわない。
 また、本発明は、下地電極層と表面電極層で構成された外部電極を備える種々の配線基板に適用することができる。
 1,1a~1c  配線基板
 2,2a     絶縁層
 3a~3g    下地電極層
 3a1~3g1  露出部
 3a2~3g2  被覆部
 4,4a     絶縁被覆層
 5        表面電極層
 7a~7c    マスク部材

Claims (6)

  1.  絶縁層と、
     前記絶縁層の一方主面の所定領域に積層された下地電極層と、
     前記下地電極層の端縁の少なくとも一部を被覆した状態で前記絶縁層の一方主面に積層された絶縁被覆層と、
     前記絶縁被覆層に被覆されない前記下地電極層の露出部にめっき形成された表面電極層とを備え、
     前記絶縁被覆層に被覆される前記下地電極層の被覆部の厚みが、前記露出部よりも薄く形成されていることを特徴とする配線基板。
  2.  前記下地電極層の前記被覆部は、平面視T字状のパターンを有し、
     前記T字状のパターンの脚部が、前記露出部の端縁に接続されていることを特徴とする請求項1に記載の配線基板。
  3.  前記下地電極層を複数備え、
     前記絶縁被覆層が、隣接する前記下地電極層に跨って形成されていることを特徴とする請求項1または2に記載の配線基板。
  4.  絶縁層を備える配線基板の製造方法において、
     導体ペーストとマスク部材とを用いた孔版印刷により、前記絶縁層の一方主面の所定領域に下地電極層を積層する下地電極層形成工程と、
     前記下地電極層の端縁の少なくとも一部を被覆した状態で前記絶縁層の一方主面に絶縁被覆層を積層する絶縁被覆層形成工程と、
     前記絶縁被覆層に被覆されない前記下地電極層の露出部に、めっきにより表面電極層を形成する表面電極層形成工程とを備え、
     前記下地電極層形成工程では、前記マスク部材の、前記絶縁被覆層に被覆される前記下地電極層の被覆部に対応する箇所が、前記導体ペーストの抜けを抑制する所定の孔パターンに形成されることにより、前記下地電極層の前記被覆部の厚みを前記露出部よりも薄く形成することを特徴とする配線基板の製造方法。
  5.  絶縁層を備える配線基板の製造方法において、
     導体ペーストとマスク部材とを用いた孔版印刷により、前記絶縁層の一方主面の所定領域に下地電極層を積層する下地電極層形成工程と、
     前記下地電極層の端縁の少なくとも一部を被覆するように前記絶縁層の一方主面に絶縁被覆層を積層する絶縁被覆層形成工程と、
     前記絶縁被覆層に被覆されない前記下地電極層の露出部に、めっきにより表面電極層を形成する表面電極層形成工程とを備え、
     前記下地電極層形成工程では、前記絶縁被覆層に被覆される前記下地電極層の被覆部と前記露出部とに一様な厚みで前記導体ペーストを印刷した後、前記露出部のみにさらに前記導体ペーストを印刷することを特徴とする配線基板の製造方法。
  6.  前記絶縁被覆層形成工程の後に、前記絶縁層、前記下地電極層および前記絶縁被覆層の積層体をプレスするプレス工程をさらに備えることを特徴とする請求項4または5に記載の配線基板の製造方法。
PCT/JP2014/074616 2013-10-24 2014-09-18 配線基板およびその製造方法 WO2015060045A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/135,638 US9814137B2 (en) 2013-10-24 2016-04-22 Wiring board and method of manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-221127 2013-10-24
JP2013221127 2013-10-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/135,638 Continuation US9814137B2 (en) 2013-10-24 2016-04-22 Wiring board and method of manufacturing same

Publications (1)

Publication Number Publication Date
WO2015060045A1 true WO2015060045A1 (ja) 2015-04-30

Family

ID=52992649

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/074616 WO2015060045A1 (ja) 2013-10-24 2014-09-18 配線基板およびその製造方法

Country Status (2)

Country Link
US (1) US9814137B2 (ja)
WO (1) WO2015060045A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626336B2 (en) * 2019-10-01 2023-04-11 Qualcomm Incorporated Package comprising a solder resist layer configured as a seating plane for a device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146818A (ja) * 2002-10-01 2004-05-20 Hitachi Metals Ltd セラミック積層基板および高周波電子部品
WO2007063692A1 (ja) * 2005-11-30 2007-06-07 Murata Manufacturing Co., Ltd. セラミック基板、電子装置およびセラミック基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163313A (en) * 1997-12-12 2000-12-19 Aroyan; James L. Touch sensitive screen and method
DE102005050638B4 (de) * 2005-10-20 2020-07-16 Tdk Electronics Ag Elektrisches Bauelement
JP2009135184A (ja) 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2010258402A (ja) * 2008-09-26 2010-11-11 Sony Corp 静電容量素子及び共振回路
US9112262B2 (en) * 2011-06-02 2015-08-18 Brigham Young University Planar array feed for satellite communications
US8558396B2 (en) * 2011-07-12 2013-10-15 Intersil Americas Inc. Bond pad configurations for semiconductor dies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146818A (ja) * 2002-10-01 2004-05-20 Hitachi Metals Ltd セラミック積層基板および高周波電子部品
WO2007063692A1 (ja) * 2005-11-30 2007-06-07 Murata Manufacturing Co., Ltd. セラミック基板、電子装置およびセラミック基板の製造方法

Also Published As

Publication number Publication date
US20160242286A1 (en) 2016-08-18
US9814137B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
JP6285638B2 (ja) プリント配線板およびプリント配線板製造方法
WO2012046829A1 (ja) 部品内蔵基板およびその製造方法
KR20150014390A (ko) 적층 코일
JP2015201606A (ja) 多層基板の製造方法および多層基板
TWI622332B (zh) 軟硬複合線路板
JP6276040B2 (ja) 部品搭載用パッケージの製造方法
JP2017022257A (ja) 複合電子部品および抵抗素子
JP2014207347A (ja) セラミック多層配線基板およびこれを備えるモジュール
JP6648832B2 (ja) 多層基板およびその製造方法
WO2015033705A1 (ja) 多層基板および多層基板の製造方法
WO2015060045A1 (ja) 配線基板およびその製造方法
WO2013141339A1 (ja) 多層配線基板およびその製造方法
WO2017069093A1 (ja) 多層セラミック基板およびその製造方法
WO2018163859A1 (ja) 多層基板、電子機器および多層基板の製造方法
JP2012156449A (ja) プリント基板及びその製造方法
WO2010116819A1 (ja) 電子部品の製造方法
JP6354220B2 (ja) 積層型電子部品
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
KR101855275B1 (ko) 세라믹 다층회로 기판의 제조방법
JP2008294206A (ja) 電子部品、スクリーン印刷製版、及び、スクリーン印刷製版を用いた電子部品の製造方法
CN211702527U (zh) 多层基板
JP5633256B2 (ja) 部品内蔵基板の製造方法
KR101051590B1 (ko) 세라믹 기판 및 그 제조방법
JP6750728B2 (ja) 積層型電子部品および積層型電子部品モジュール
TWI496175B (zh) 陶瓷積層零件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14855896

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 14855896

Country of ref document: EP

Kind code of ref document: A1