JP2746774B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JP2746774B2 JP2746774B2 JP3161099A JP16109991A JP2746774B2 JP 2746774 B2 JP2746774 B2 JP 2746774B2 JP 3161099 A JP3161099 A JP 3161099A JP 16109991 A JP16109991 A JP 16109991A JP 2746774 B2 JP2746774 B2 JP 2746774B2
- Authority
- JP
- Japan
- Prior art keywords
- glass film
- resistor
- pattern
- glass
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は回路基板の製造方法に関
し、特に基板表面に導体パターンと、該導体パターンを
部分的に覆う２層構造のガラス膜と、抵抗体パターンと
を有する回路基板の製造方法に関するものである。
し、特に基板表面に導体パターンと、該導体パターンを
部分的に覆う２層構造のガラス膜と、抵抗体パターンと
を有する回路基板の製造方法に関するものである。
【０００２】
【従来の技術】従来、例えばハイブリッドＩＣ等に用い
られる回路基板は、その表面に導体パターンと、この導
体パターンを部分的に覆い耐静電気などの目的で部分的
に覆うガラス膜と、導体パターン間に橋設された抵抗体
パターンとを有している。このような回路基板を製造す
るには、まず基板上に導体材料をスクリーン印刷により
塗布した後、乾燥し焼成することにより導体パターンを
形成する。次にガラス材を、静電気などの影響を受ける
ことが考えられる導体パターン上に塗布した後、乾燥し
焼成することによりガラス膜を形成する。このとき、上
記ガラス材を１回だけ塗布及び焼成して単層構造のガラ
ス膜を形成すると、ピンホール等の発生により完全に導
体パターンを覆うことができずにガラス膜の保護効果が
低下しがちになることから、通常はガラス材の塗布及び
焼成を２回行い、ガラス膜を下層及び上層の２層構造と
している。そして、抵抗体材料を上記同様に導体パター
ン間に塗布した後、乾燥し焼成することにより抵抗体パ
ターンを形成する。
られる回路基板は、その表面に導体パターンと、この導
体パターンを部分的に覆い耐静電気などの目的で部分的
に覆うガラス膜と、導体パターン間に橋設された抵抗体
パターンとを有している。このような回路基板を製造す
るには、まず基板上に導体材料をスクリーン印刷により
塗布した後、乾燥し焼成することにより導体パターンを
形成する。次にガラス材を、静電気などの影響を受ける
ことが考えられる導体パターン上に塗布した後、乾燥し
焼成することによりガラス膜を形成する。このとき、上
記ガラス材を１回だけ塗布及び焼成して単層構造のガラ
ス膜を形成すると、ピンホール等の発生により完全に導
体パターンを覆うことができずにガラス膜の保護効果が
低下しがちになることから、通常はガラス材の塗布及び
焼成を２回行い、ガラス膜を下層及び上層の２層構造と
している。そして、抵抗体材料を上記同様に導体パター
ン間に塗布した後、乾燥し焼成することにより抵抗体パ
ターンを形成する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記ガ
ラス膜は２層構造であることから比較的厚くなり、その
後抵抗体材料をスクリーン印刷する際にガラス膜の近傍
部分と、それ以外の部分とで塗布量にばらつきを生じ、
焼成後の抵抗体パターンの膜厚にばらつきを生じる問題
があった。また、導体パターン形成後にガラス膜の下
層、上層及び抵抗体パターンを形成するべく３回以上基
板を加熱することから、特に導体パターンと、基板との
接着強度が徐々に低下しがちになる問題があった。
ラス膜は２層構造であることから比較的厚くなり、その
後抵抗体材料をスクリーン印刷する際にガラス膜の近傍
部分と、それ以外の部分とで塗布量にばらつきを生じ、
焼成後の抵抗体パターンの膜厚にばらつきを生じる問題
があった。また、導体パターン形成後にガラス膜の下
層、上層及び抵抗体パターンを形成するべく３回以上基
板を加熱することから、特に導体パターンと、基板との
接着強度が徐々に低下しがちになる問題があった。
【０００４】このような従来技術の問題点に鑑み、本発
明の主な目的は、抵抗体パターンの膜厚を均一化し得る
と共に導体パターンと基板との接着強度が低下すること
のない回路基板の製造方法を提供することにある。
明の主な目的は、抵抗体パターンの膜厚を均一化し得る
と共に導体パターンと基板との接着強度が低下すること
のない回路基板の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上述した目的は本発明に
よれば、基板表面に導体パターンと、該導体パターンを
部分的に覆う２層構造のガラス膜と、抵抗体パターンと
を有する回路基板の製造方法であって、前記導体パター
ンを覆うようにガラス材を塗布して焼成することにより
前記ガラス膜の下層を形成する過程と、前記ガラス膜の
下層を形成した後に前記基板表面に抵抗体材料を塗布す
る過程と、前記抵抗体材料を塗布した後に前記ガラス膜
の下層上にガラス材を塗布する過程と、前記抵抗体材料
及び前記ガラス膜の下層上のガラス材を同時に焼成して
前記抵抗体パターン及び前記ガラス膜の上層を形成する
過程とを有することを特徴とする回路基板の製造方法を
提供することにより達成される。
よれば、基板表面に導体パターンと、該導体パターンを
部分的に覆う２層構造のガラス膜と、抵抗体パターンと
を有する回路基板の製造方法であって、前記導体パター
ンを覆うようにガラス材を塗布して焼成することにより
前記ガラス膜の下層を形成する過程と、前記ガラス膜の
下層を形成した後に前記基板表面に抵抗体材料を塗布す
る過程と、前記抵抗体材料を塗布した後に前記ガラス膜
の下層上にガラス材を塗布する過程と、前記抵抗体材料
及び前記ガラス膜の下層上のガラス材を同時に焼成して
前記抵抗体パターン及び前記ガラス膜の上層を形成する
過程とを有することを特徴とする回路基板の製造方法を
提供することにより達成される。
【０００６】
【作用】このようにすれば、ガラス膜の下層のみを形成
した比較的膜厚の薄い段階で抵抗体材料を塗布すること
ができる。また焼成過程が１回減少する。
した比較的膜厚の薄い段階で抵抗体材料を塗布すること
ができる。また焼成過程が１回減少する。
【０００７】
【実施例】以下、本発明の好適実施例を添付の図面につ
いて詳しく説明する。
いて詳しく説明する。
【０００８】図１は、本発明に基づく方法により製造さ
れたハイブリッドＩＣ用回路基板１の部分平面図であ
る。
れたハイブリッドＩＣ用回路基板１の部分平面図であ
る。
【０００９】絶縁性のセラミックからなる基板１上には
所望の導体パターンが形成されている。この導体パター
ン２の互いに隣接する部分２ａと、部分２ｂとの間には
抵抗体パターン３が形成されている。また、この抵抗体
パターン３に隣接して図に於ける上下方向に延在する導
体パターン２の部分２ｃは耐静電気を目的としてガラス
膜４によりその表面を覆われている。図２に併せて示す
ように、ガラス膜４はピンホールの発生を防止するべく
下層４ａと上層４ｂとからなる２層構造を有している。
また、ガラス膜４は主成分が酸化鉛（ＰｂＯ）、酸化硼
素（Ｂ2Ｏ3）、二酸化珪素（ＳｉＯ2）、酸化カルシウム
（ＣａＯ）及びアルミナ（Ａｌ2Ｏ3）からなり、焼成温
度が８５０℃〜９００℃のクロスオーバガラスを焼成す
ることにより得られる絶縁性及び耐電圧性に優れたガラ
ス膜である。
所望の導体パターンが形成されている。この導体パター
ン２の互いに隣接する部分２ａと、部分２ｂとの間には
抵抗体パターン３が形成されている。また、この抵抗体
パターン３に隣接して図に於ける上下方向に延在する導
体パターン２の部分２ｃは耐静電気を目的としてガラス
膜４によりその表面を覆われている。図２に併せて示す
ように、ガラス膜４はピンホールの発生を防止するべく
下層４ａと上層４ｂとからなる２層構造を有している。
また、ガラス膜４は主成分が酸化鉛（ＰｂＯ）、酸化硼
素（Ｂ2Ｏ3）、二酸化珪素（ＳｉＯ2）、酸化カルシウム
（ＣａＯ）及びアルミナ（Ａｌ2Ｏ3）からなり、焼成温
度が８５０℃〜９００℃のクロスオーバガラスを焼成す
ることにより得られる絶縁性及び耐電圧性に優れたガラ
ス膜である。
【００１０】次に上記基板１の製造手順を図３に示すフ
ロー図に沿って説明する。
ロー図に沿って説明する。
【００１１】まず、図に示すステップ１にて基板１上に
導体材料をスクリーン印刷により塗布し、ステップ２に
て乾燥し、ステップ３にて焼成することにより導体パタ
ーン２を形成する。次にステップ４にて上記同様にして
ガラス材を印刷し、ステップ５にて乾燥し、ステップ６
にて焼成することによりガラス膜４の下層４ａを形成す
る。更にステップ７にて抵抗体材料を所望のパターンに
印刷し、乾燥する（ステップ８）。この状態で抵抗体材
料を焼成せずに上記同様のガラス材を下層４ａ上に印刷
し、乾燥する（ステップ９、１０）。そして、ステップ
１１にて上記抵抗体材料及びガラス材を同時に焼成し、
抵抗体パターン３及びガラス膜４の上層４ｂを形成す
る。
導体材料をスクリーン印刷により塗布し、ステップ２に
て乾燥し、ステップ３にて焼成することにより導体パタ
ーン２を形成する。次にステップ４にて上記同様にして
ガラス材を印刷し、ステップ５にて乾燥し、ステップ６
にて焼成することによりガラス膜４の下層４ａを形成す
る。更にステップ７にて抵抗体材料を所望のパターンに
印刷し、乾燥する（ステップ８）。この状態で抵抗体材
料を焼成せずに上記同様のガラス材を下層４ａ上に印刷
し、乾燥する（ステップ９、１０）。そして、ステップ
１１にて上記抵抗体材料及びガラス材を同時に焼成し、
抵抗体パターン３及びガラス膜４の上層４ｂを形成す
る。
【００１２】その後、基板の抵抗体パターン及び電極パ
ッド部を除く略全面に低融点ガラスからなるガラス材を
印刷し、乾燥し、焼成する（ステップ１２〜１４）。最
後にステップ１５にて抵抗体パターン３の抵抗値を適正
化するべくトリミングし、基板１が完成することとな
る。
ッド部を除く略全面に低融点ガラスからなるガラス材を
印刷し、乾燥し、焼成する（ステップ１２〜１４）。最
後にステップ１５にて抵抗体パターン３の抵抗値を適正
化するべくトリミングし、基板１が完成することとな
る。
【００１３】
【発明の効果】以上の説明により明らかなように、本発
明による回路基板の製造方法によれば、ガラス膜の下層
のみを形成した段階で抵抗体材料を塗布することで、ガ
ラス膜の膜厚が比較的の薄い段階で抵抗体材料を塗布で
き、即ち塗布量が均一化し抵抗体パターンの膜厚が均一
化する。またガラス膜の上層及び抵抗体パターンを同時
に焼成することで、焼成過程が１回減ることから加熱に
よる導体パターンと基板との接着強度の低下を防止し得
る。以上のことから本発明の効果は極めて大である。
明による回路基板の製造方法によれば、ガラス膜の下層
のみを形成した段階で抵抗体材料を塗布することで、ガ
ラス膜の膜厚が比較的の薄い段階で抵抗体材料を塗布で
き、即ち塗布量が均一化し抵抗体パターンの膜厚が均一
化する。またガラス膜の上層及び抵抗体パターンを同時
に焼成することで、焼成過程が１回減ることから加熱に
よる導体パターンと基板との接着強度の低下を防止し得
る。以上のことから本発明の効果は極めて大である。
【図１】ハイブリッドＩＣ用回路基板の平面図である。
【図２】図１のＩＩ−ＩＩ線について見た部分拡大側断
面図である。
面図である。
【図３】図１のハイブリッドＩＣ用回路基板の製造手順
を示すフロー図である。
を示すフロー図である。
【符号の説明】 １ 基板 ２ 導体パターン ２ａ、２ｂ、２ｃ 部分 ３ 抵抗体パターン ４ ガラス膜 ４ａ 下層 ４ｂ 上層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 悟 群馬県桐生市広沢町一丁目2681番地 株 式会社三ツ葉電機製作所内 (72)発明者 荻野 英昭 群馬県桐生市広沢町一丁目2681番地 株 式会社三ツ葉電機製作所内 (56)参考文献 特開 昭55−62799（ＪＰ，Ａ) 特開 昭57−192003（ＪＰ，Ａ) 特開 昭53−37856（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 1/16,3/12,3/28
Claims (1)
- 【請求項１】基板表面に導体パターンと、該導体パター
ンを部分的に覆う２層構造のガラス膜と、抵抗体パター
ンとを有する回路基板の製造方法であって、 前記導体パターンを覆うようにガラス材を塗布して焼成
することにより前記ガラス膜の下層を形成する過程と、前記ガラス膜の下層を形成した後に 前記基板表面に抵抗
体材料を塗布する過程と、前記抵抗体材料を塗布した後に 前記ガラス膜の下層上に
ガラス材を塗布する過程と、 前記抵抗体材料及び前記ガラス膜の下層上のガラス材を
同時に焼成して前記抵抗体パターン及び前記ガラス膜の
上層を形成する過程とを有することを特徴とする回路基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161099A JP2746774B2 (ja) | 1991-06-05 | 1991-06-05 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3161099A JP2746774B2 (ja) | 1991-06-05 | 1991-06-05 | 回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04359489A JPH04359489A (ja) | 1992-12-11 |
| JP2746774B2 true JP2746774B2 (ja) | 1998-05-06 |
Family
ID=15728587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3161099A Expired - Fee Related JP2746774B2 (ja) | 1991-06-05 | 1991-06-05 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746774B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI311451B (en) | 2005-11-30 | 2009-06-21 | Murata Manufacturing Co | Ceramic substrate, electronic device, and manufacturing method of ceramic substrate |
| JP6026898B2 (ja) * | 2013-01-25 | 2016-11-16 | 京セラ株式会社 | セラミック配線基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5562799A (en) * | 1978-11-02 | 1980-05-12 | Meidensha Electric Mfg Co Ltd | Method of manufacturing thick film multilayer board |
| JPS57192003A (en) * | 1981-05-20 | 1982-11-26 | Sanyo Electric Co | Method of producing thick film conductive path |
-
1991
- 1991-06-05 JP JP3161099A patent/JP2746774B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04359489A (ja) | 1992-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0213958B2 (ja) | ||
| JPH09260039A (ja) | 加熱体およびその製造方法 | |
| JP2746774B2 (ja) | 回路基板の製造方法 | |
| JPH0831682A (ja) | レーザマーキングする電子部品及びその製造方法 | |
| JPS54101399A (en) | Moisture sensitive element | |
| JPH03212901A (ja) | 角板型チップ抵抗器 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPH0695592B2 (ja) | 厚膜混成集積回路の製造方法 | |
| JPH0426182A (ja) | 厚膜印刷基板 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPH0219980Y2 (ja) | ||
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JP2822793B2 (ja) | 磁気抵抗効果素子及びその製造方法 | |
| JPH06318776A (ja) | 基板の形成パターン保護構造 | |
| JPH0731558Y2 (ja) | 混成集積回路装置 | |
| JPS5942459B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH04326702A (ja) | 電子部品 | |
| JPH088141B2 (ja) | 面ヒ−タ | |
| JPS6234159B2 (ja) | ||
| JPH07201507A (ja) | チップ抵抗器及びその製造方法 | |
| JPS63141387A (ja) | 厚膜回路基板の製造方法 | |
| JPS60154550A (ja) | 厚膜回路基板装置の製造方法 | |
| JPH0922816A (ja) | 抵抗器の製造方法 | |
| JPH0562801A (ja) | 電子部品 | |
| JPH09135078A (ja) | 厚膜多層基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |