JPH0562801A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPH0562801A JPH0562801A JP3225610A JP22561091A JPH0562801A JP H0562801 A JPH0562801 A JP H0562801A JP 3225610 A JP3225610 A JP 3225610A JP 22561091 A JP22561091 A JP 22561091A JP H0562801 A JPH0562801 A JP H0562801A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor
- resistor
- insulator
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 基板上の導体膜及び抵抗体膜を絶縁体膜で覆
う厚膜構造において、熱衝撃時の応力の集中に基く抵抗
体膜及び絶縁体膜のクラックの発生を抑制するようにす
る。 【構成】 基板１上に設ける各導体膜２Ａ，２Ｂを、基
板１表面に対して各導体膜２Ａ，２Ｂの周縁部５との内
側に向かってなす角度θをほぼ６０°以下になるように
設ける。これによってヒートサイクルのように熱衝撃を
受けたときに応力が発生しても、応力の集中は緩和され
るので抵抗体膜３及び絶縁体膜４のクラックの発生は抑
制されるようになる。
う厚膜構造において、熱衝撃時の応力の集中に基く抵抗
体膜及び絶縁体膜のクラックの発生を抑制するようにす
る。 【構成】 基板１上に設ける各導体膜２Ａ，２Ｂを、基
板１表面に対して各導体膜２Ａ，２Ｂの周縁部５との内
側に向かってなす角度θをほぼ６０°以下になるように
設ける。これによってヒートサイクルのように熱衝撃を
受けたときに応力が発生しても、応力の集中は緩和され
るので抵抗体膜３及び絶縁体膜４のクラックの発生は抑
制されるようになる。
Description
【０００１】
【産業上の利用分野】本発明は、導体膜間に抵抗体膜が
設けられこれら導体膜及び抵抗体膜の表面が絶縁体膜で
覆われた電子部品に関する。
設けられこれら導体膜及び抵抗体膜の表面が絶縁体膜で
覆われた電子部品に関する。
【０００２】
【従来の技術】電子部品の一種として図８に示すよう
に、配線基板１の所望位置に複数の導体膜２Ａ，２Ｂ，
…を形成し、任意の導体膜２Ａ，２Ｂ間に端部が導体膜
の表面と重なるように抵抗体膜３を形成し、さらにこれ
ら導体膜２Ａ，２Ｂ及び抵抗体膜３の表面を絶縁体膜４
で覆った厚膜回路を有する構造が知られている。
に、配線基板１の所望位置に複数の導体膜２Ａ，２Ｂ，
…を形成し、任意の導体膜２Ａ，２Ｂ間に端部が導体膜
の表面と重なるように抵抗体膜３を形成し、さらにこれ
ら導体膜２Ａ，２Ｂ及び抵抗体膜３の表面を絶縁体膜４
で覆った厚膜回路を有する構造が知られている。
【０００３】この構造を製造するには、先ずアルミナ，
ガラスセラミックス等の配線基板１上にＡｕ，Ａｇ，Ｐ
ｔ，Ｐｄ，Ｃｕ，Ａｌ，Ｎｉ等から選択される導体及び
ガラス等を含むペーストをスクリーン印刷法によって印
刷して、各導体膜２Ａ，２Ｂを形成した後焼成処理を施
す。次に各導体膜２Ａ，２Ｂ間にまたがるようにＡｇ−
Ｐｄ，ＲｕＯ2 等の抵抗体及びガラスを含むペーストを
同様にスクリーン印刷して、抵抗体膜３を形成した後焼
成処理を施す。続いて各導体膜２Ａ，２Ｂ及び抵抗体膜
３の表面をＰｂＯ，Ｂ2 Ｏ3 ，ＳｉＯ2 等の絶縁体を含
むペーストを同様にスクリーン印刷して、絶縁体膜（通
常オーバーグレーズ膜と称される）４を形成した後焼成
処理を施す。
ガラスセラミックス等の配線基板１上にＡｕ，Ａｇ，Ｐ
ｔ，Ｐｄ，Ｃｕ，Ａｌ，Ｎｉ等から選択される導体及び
ガラス等を含むペーストをスクリーン印刷法によって印
刷して、各導体膜２Ａ，２Ｂを形成した後焼成処理を施
す。次に各導体膜２Ａ，２Ｂ間にまたがるようにＡｇ−
Ｐｄ，ＲｕＯ2 等の抵抗体及びガラスを含むペーストを
同様にスクリーン印刷して、抵抗体膜３を形成した後焼
成処理を施す。続いて各導体膜２Ａ，２Ｂ及び抵抗体膜
３の表面をＰｂＯ，Ｂ2 Ｏ3 ，ＳｉＯ2 等の絶縁体を含
むペーストを同様にスクリーン印刷して、絶縁体膜（通
常オーバーグレーズ膜と称される）４を形成した後焼成
処理を施す。
【０００４】導体膜２Ａ，２Ｂ及び抵抗体膜３のペース
ト材料に各々ガラスが用いられる理由は、前者にあって
は基板１との良好な接着強度を得るためであり、また後
者にあっては抵抗体膜３の電気的特性を制御し、並びに
強度を向上させるためである。さらに絶縁体膜４で各導
体膜２Ａ，２Ｂ及び抵抗体膜３の表面を覆うのは、耐湿
負荷試験の際に発生し易い各導体膜２Ａ，２Ｂのマイグ
レーションを防止するため及び抵抗体膜３を補強するた
めである。
ト材料に各々ガラスが用いられる理由は、前者にあって
は基板１との良好な接着強度を得るためであり、また後
者にあっては抵抗体膜３の電気的特性を制御し、並びに
強度を向上させるためである。さらに絶縁体膜４で各導
体膜２Ａ，２Ｂ及び抵抗体膜３の表面を覆うのは、耐湿
負荷試験の際に発生し易い各導体膜２Ａ，２Ｂのマイグ
レーションを防止するため及び抵抗体膜３を補強するた
めである。
【０００５】
【発明が解決しようとする課題】ところで従来のそのよ
うな厚膜回路を有する電子部品では、各導体膜の付近で
抵抗体膜及び絶縁体膜によって段差部が形成されるの
で、この部分に応力が集中するようになって抵抗体膜及
び絶縁体膜にクラックが発生し易くなるという問題があ
る。
うな厚膜回路を有する電子部品では、各導体膜の付近で
抵抗体膜及び絶縁体膜によって段差部が形成されるの
で、この部分に応力が集中するようになって抵抗体膜及
び絶縁体膜にクラックが発生し易くなるという問題があ
る。
【０００６】図９はこの様子を説明するもので、図８の
Ａ部分における段差部６の拡大構造を示しており、段差
部６における抵抗体膜３及び絶縁体膜４にクラック７が
発生するようになる。このクラック７が抵抗体膜３に発
生した場合には抵抗値のドリフトを起す。またこのクラ
ック７が絶縁体膜４に発生した場合には導体膜２Ａ，２
Ｂのマイグレーション防止用として働くのが困難にな
る。このクラック７は特にヒートサイクルのような熱衝
撃が加わったようなときに生じ易い。
Ａ部分における段差部６の拡大構造を示しており、段差
部６における抵抗体膜３及び絶縁体膜４にクラック７が
発生するようになる。このクラック７が抵抗体膜３に発
生した場合には抵抗値のドリフトを起す。またこのクラ
ック７が絶縁体膜４に発生した場合には導体膜２Ａ，２
Ｂのマイグレーション防止用として働くのが困難にな
る。このクラック７は特にヒートサイクルのような熱衝
撃が加わったようなときに生じ易い。
【０００７】本発明は以上のような問題に対処してなさ
れたもので、耐クラック性に優れた厚膜回路を有する電
子部品を提供することを目的とするものである。
れたもので、耐クラック性に優れた厚膜回路を有する電
子部品を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、基板上に設けられた複数の導体膜間に端部
が導体膜の表面と重なるように抵抗体膜が設けられ、前
記導体膜及び抵抗体膜の表面が絶縁体膜で覆われた電子
部品において、前記基板表面と導体膜の周縁部との内側
に向かってなす角度がほぼ６０°以下となるように導体
膜を設けたことを特徴とするものである。
に本発明は、基板上に設けられた複数の導体膜間に端部
が導体膜の表面と重なるように抵抗体膜が設けられ、前
記導体膜及び抵抗体膜の表面が絶縁体膜で覆われた電子
部品において、前記基板表面と導体膜の周縁部との内側
に向かってなす角度がほぼ６０°以下となるように導体
膜を設けたことを特徴とするものである。
【０００９】
【作用】本発明者の実験結果によれば、各導体膜を基板
表面とその導体膜の周縁部との内側に向かってなす角度
をほぼ６０°以下になるように設けることにより、抵抗
体膜及び絶縁体膜のクラックの発生を抑制することがで
きる。
表面とその導体膜の周縁部との内側に向かってなす角度
をほぼ６０°以下になるように設けることにより、抵抗
体膜及び絶縁体膜のクラックの発生を抑制することがで
きる。
【００１０】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１１】図１は本発明の電子部品の実施例を示す断
面図で、１はアルミナ，ガラスセラミックス等から成る
配線基板で、この配線基板１の所望位置には複数の導体
膜２Ａ，２Ｂ，２Ｃ…が設けられ、このうち任意の導体
膜２Ａ，２Ｂ間には端部が導体膜２Ａ，２Ｂの表面と重
なるように抵抗体膜３が設けられている。さらに各導体
膜２Ａ，２Ｂ及び抵抗体膜３の表面にはこれを覆うよう
に絶縁体膜４が設けられている。
面図で、１はアルミナ，ガラスセラミックス等から成る
配線基板で、この配線基板１の所望位置には複数の導体
膜２Ａ，２Ｂ，２Ｃ…が設けられ、このうち任意の導体
膜２Ａ，２Ｂ間には端部が導体膜２Ａ，２Ｂの表面と重
なるように抵抗体膜３が設けられている。さらに各導体
膜２Ａ，２Ｂ及び抵抗体膜３の表面にはこれを覆うよう
に絶縁体膜４が設けられている。
【００１２】ここで各導体膜２Ａ，２Ｂは、図２に図１
のＡ部分の拡大構造を示すように、基板１表面に対して
各導体膜２Ａ，２Ｂの周縁部５との角度θが内側に向か
ってほぼ６０°以下となるように設けられている。但
し、図３のように抵抗体膜３で覆われている導体膜２Ａ
の膜厚をＨとした場合、周縁部５の０．７Ｈ乃至０．８
Ｈの高さ位置Ｂと基板表面位置Ａとを結ぶ直線と、基板
１表面との内側に向かう角度θを対象とするものとす
る。このような条件を満足するように各導体膜２Ａ，２
Ｂを設けることにより、後述のように抵抗体膜３及び絶
縁体膜４のクラックの発生を抑制できるようになる。
のＡ部分の拡大構造を示すように、基板１表面に対して
各導体膜２Ａ，２Ｂの周縁部５との角度θが内側に向か
ってほぼ６０°以下となるように設けられている。但
し、図３のように抵抗体膜３で覆われている導体膜２Ａ
の膜厚をＨとした場合、周縁部５の０．７Ｈ乃至０．８
Ｈの高さ位置Ｂと基板表面位置Ａとを結ぶ直線と、基板
１表面との内側に向かう角度θを対象とするものとす
る。このような条件を満足するように各導体膜２Ａ，２
Ｂを設けることにより、後述のように抵抗体膜３及び絶
縁体膜４のクラックの発生を抑制できるようになる。
【００１３】本実施例電子部品は図４乃至図７に示した
ような方法によって製造される。先ず図４のように、焼
成済みのアルミナ，ガラスセラミックス等から成る配線
基板１を用意する。次に図５のように、基板１の表面に
スクリーン印刷法を利用して、Ａｕ，Ａｇ，Ｐｔ，Ｐ
ｄ，Ａｌ，Ｃｕ，Ｎｉ等から選択される導体及びガラス
を含むペーストを所望のパターンで印刷し、続いて焼成
してペーストを硬化させることにより各導体膜２Ａ，２
Ｂを形成する。このとき同時に各導体膜２Ａ，２Ｂをこ
の周縁部５と基板１表面とのなす前記角度θをほぼ６０
°以下に形成する。
ような方法によって製造される。先ず図４のように、焼
成済みのアルミナ，ガラスセラミックス等から成る配線
基板１を用意する。次に図５のように、基板１の表面に
スクリーン印刷法を利用して、Ａｕ，Ａｇ，Ｐｔ，Ｐ
ｄ，Ａｌ，Ｃｕ，Ｎｉ等から選択される導体及びガラス
を含むペーストを所望のパターンで印刷し、続いて焼成
してペーストを硬化させることにより各導体膜２Ａ，２
Ｂを形成する。このとき同時に各導体膜２Ａ，２Ｂをこ
の周縁部５と基板１表面とのなす前記角度θをほぼ６０
°以下に形成する。
【００１４】次に図６のように、スクリーン印刷法を利
用して各導体膜２Ａ，２Ｂ間にまたがるように例えば、
ＲｕＯ2 （８乃至１０ｗｔ％），ＰｂＯ（４５乃至５０
ｗｔ％），ＺｎＯ（４乃至６ｗｔ％），ＳｉＯ2 （２４
乃至２７ｗｔ％），Ｂ2 Ｏ3 （１５乃至１８ｗｔ％），
他に添加物としてＺｒＳｉＯ4 ，ＣａＦ2 ，ＣｕＯ，Ｍ
ｎＯ，Ｎｂ2 Ｏ5 等（少なくとも１種以上で０．５乃至
５ｗｔ％）から成る抵抗体及びガラスを含むペーストを
印刷した後、焼成処理を施して抵抗体膜３を形成する。
用して各導体膜２Ａ，２Ｂ間にまたがるように例えば、
ＲｕＯ2 （８乃至１０ｗｔ％），ＰｂＯ（４５乃至５０
ｗｔ％），ＺｎＯ（４乃至６ｗｔ％），ＳｉＯ2 （２４
乃至２７ｗｔ％），Ｂ2 Ｏ3 （１５乃至１８ｗｔ％），
他に添加物としてＺｒＳｉＯ4 ，ＣａＦ2 ，ＣｕＯ，Ｍ
ｎＯ，Ｎｂ2 Ｏ5 等（少なくとも１種以上で０．５乃至
５ｗｔ％）から成る抵抗体及びガラスを含むペーストを
印刷した後、焼成処理を施して抵抗体膜３を形成する。
【００１５】続いて図７のように、スクリーン印刷法を
利用して各導体膜２Ａ，２Ｂ及び抵抗体膜３の表面に、
Ａｌ2 Ｏ3 （１乃至７ｗｔ％），ＳｉＯ2 （２０乃至２
５ｗｔ％），Ｂ2 Ｏ3 （５乃至１０ｗｔ％），ＰｂＯ
（６０乃至７０ｗｔ％）等から成る絶縁体及びガラスを
含むペーストを印刷した後、焼成処理を施して絶縁体膜
４を形成する。これによって図１に示したような厚膜回
路を有する電子部品を製造することができる。。
利用して各導体膜２Ａ，２Ｂ及び抵抗体膜３の表面に、
Ａｌ2 Ｏ3 （１乃至７ｗｔ％），ＳｉＯ2 （２０乃至２
５ｗｔ％），Ｂ2 Ｏ3 （５乃至１０ｗｔ％），ＰｂＯ
（６０乃至７０ｗｔ％）等から成る絶縁体及びガラスを
含むペーストを印刷した後、焼成処理を施して絶縁体膜
４を形成する。これによって図１に示したような厚膜回
路を有する電子部品を製造することができる。。
【００１６】このような本実施例によれば、図２に図１
のＡ部分の拡大構造を示すように、基板１表面に対して
各導体膜２Ａ，２Ｂの周縁部５との角度θを内側に向か
ってほぼ６０°以下に各導体膜２Ａ，２Ｂを設けること
により、各導体膜２Ａ，２Ｂの付近で抵抗体膜３及び絶
縁体膜４によって段差部６が形成されても、段差部への
応力の集中は緩和されるようになるので、抵抗体膜３及
び絶縁体膜４のクラックの発生を抑制することができる
ようになる。従ってヒートサイクルのように熱衝撃が加
わったようなときでもこの影響を受けない。
のＡ部分の拡大構造を示すように、基板１表面に対して
各導体膜２Ａ，２Ｂの周縁部５との角度θを内側に向か
ってほぼ６０°以下に各導体膜２Ａ，２Ｂを設けること
により、各導体膜２Ａ，２Ｂの付近で抵抗体膜３及び絶
縁体膜４によって段差部６が形成されても、段差部への
応力の集中は緩和されるようになるので、抵抗体膜３及
び絶縁体膜４のクラックの発生を抑制することができる
ようになる。従ってヒートサイクルのように熱衝撃が加
わったようなときでもこの影響を受けない。
【００１７】本実施例において前記角度θを種々変化さ
せることにより、絶縁体膜４の表面の残留応力を測定し
たところ次のような結果が得られた。なお残留応力が大
きい程クラックが発生し易いことを示している。
せることにより、絶縁体膜４の表面の残留応力を測定し
たところ次のような結果が得られた。なお残留応力が大
きい程クラックが発生し易いことを示している。
【００１８】 角度θ：６３°→残留応力：９．２ｋｇ／ｍｍ2 角度θ：４５°→残留応力：８．９ｋｇ／ｍｍ2 角度θ：２６°→残留応力：７．４ｋｇ／ｍｍ2 角度θ：１８°→残留応力：５．８ｋｇ／ｍｍ2 なお従来の厚膜回路における角度θは約７０乃至８０°
に設けられており、この場合の残留応力は９．２ｋｇ／
ｍｍ2 以上の値を示す。また角度θは小さな値ほど望ま
しいが、この下限値は要求される厚膜回路の用途，目的
等によって決定されることになる。さらに導体膜を基板
に形成する場合、予め基板に溝部を設けておきこの溝部
内に形成するようにすれば、角度θの下限値は容易に小
さくすることが可能となる。
に設けられており、この場合の残留応力は９．２ｋｇ／
ｍｍ2 以上の値を示す。また角度θは小さな値ほど望ま
しいが、この下限値は要求される厚膜回路の用途，目的
等によって決定されることになる。さらに導体膜を基板
に形成する場合、予め基板に溝部を設けておきこの溝部
内に形成するようにすれば、角度θの下限値は容易に小
さくすることが可能となる。
【００１９】前記の残留応力の測定結果から明らかなよ
うに、角度θをほぼ６０°以下に設定することにより従
来よりも小さな残留応力が得られるので、クラックの発
生を抑制するのに効果的であることを示している。
うに、角度θをほぼ６０°以下に設定することにより従
来よりも小さな残留応力が得られるので、クラックの発
生を抑制するのに効果的であることを示している。
【００２０】このように抵抗体膜３及び絶縁体膜４にお
けるクラック発生が抑制できることにより、抵抗体膜３
の抵抗値にドリフトは起きなくなる。またこれと共に絶
縁体膜４の導体膜２Ａ，２Ｂに対するマイグレーション
防止の働きを損わせることもなくなる。
けるクラック発生が抑制できることにより、抵抗体膜３
の抵抗値にドリフトは起きなくなる。またこれと共に絶
縁体膜４の導体膜２Ａ，２Ｂに対するマイグレーション
防止の働きを損わせることもなくなる。
【００２１】本実施例では２つの導体膜間に抵抗体膜を
設けさらにこれらを絶縁体膜で覆った厚膜回路の例で説
明したが、何らこれらに限ることなく種々の変形が可能
である。
設けさらにこれらを絶縁体膜で覆った厚膜回路の例で説
明したが、何らこれらに限ることなく種々の変形が可能
である。
【００２２】
【発明の効果】以上述べたように本発明によれば、基板
上の導体膜及び抵抗体膜を絶縁体膜で覆う厚膜回路にお
いて、各導体膜を基板表面に対して導体膜の周縁部との
なす角度をほぼ６０°以下に設けるようにしたので、段
差部への応力の集中は緩和されるようになってクラック
の発生を抑制することができる。
上の導体膜及び抵抗体膜を絶縁体膜で覆う厚膜回路にお
いて、各導体膜を基板表面に対して導体膜の周縁部との
なす角度をほぼ６０°以下に設けるようにしたので、段
差部への応力の集中は緩和されるようになってクラック
の発生を抑制することができる。
【図１】本発明の電子部品の実施例を示す断面図であ
る。
る。
【図２】図１の主要部の拡大構造を示す断面図である。
【図３】本発明の原理の説明図である。
【図４】本実施例電子部品の製造工程を示す断面図であ
る。
る。
【図５】本実施例電子部品の製造工程を示す断面図であ
る。
る。
【図６】本実施例電子部品の製造工程を示す断面図であ
る。
る。
【図７】本実施例電子部品の製造工程を示す断面図であ
る。
る。
【図８】従来例を示す断面図である。
【図９】図８の主要部の拡大構造を示す断面図である。
１ 配線基板 ２Ａ，２Ｂ 導体膜 ３ 抵抗体膜 ４ 絶縁体膜 ５ 導体膜の周縁部 ６ 段差部 ７ クラック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川村 敬三 東京都中央区日本橋一丁目13番１号 テイ ーデイーケイ株式会社内
Claims (1)
- 【請求項１】 基板上に設けられた複数の導体膜間に端
部が導体膜の表面と重なるように抵抗体膜が設けられ、
前記導体膜及び抵抗体膜の表面が絶縁体膜で覆われた電
子部品において、前記基板表面と導体膜の周縁部との内
側に向かってなす角度がほぼ６０°以下となるように導
体膜を設けたことを特徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225610A JPH0562801A (ja) | 1991-09-05 | 1991-09-05 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3225610A JPH0562801A (ja) | 1991-09-05 | 1991-09-05 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562801A true JPH0562801A (ja) | 1993-03-12 |
Family
ID=16832023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3225610A Withdrawn JPH0562801A (ja) | 1991-09-05 | 1991-09-05 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562801A (ja) |
-
1991
- 1991-09-05 JP JP3225610A patent/JPH0562801A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5763339A (en) | Insulating glass composition | |
| JPH0562801A (ja) | 電子部品 | |
| JPH053380A (ja) | 厚膜抵抗体，厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路 | |
| JPS63144554A (ja) | 厚膜混成集積回路基板の製造方法 | |
| JP3231370B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH04326702A (ja) | 電子部品 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JP4754710B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP4707895B2 (ja) | チップ抵抗器 | |
| JP2515202B2 (ja) | セラミックス配線基板及びその製造方法 | |
| JP3953325B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP2760035B2 (ja) | 厚膜回路基板 | |
| JPH08125335A (ja) | 厚膜印刷多層回路の形成方法 | |
| JP2757948B2 (ja) | チップ型複合電子部品の製造方法 | |
| JP2757524B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH0864464A (ja) | チップ型セラミック電子部品の製造方法 | |
| JPH08330102A (ja) | チップ抵抗器 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPH04326701A (ja) | 電子部品 | |
| JPH0677001A (ja) | チップ状電子部品及びその製造方法 | |
| JPH02146701A (ja) | 厚膜集積回路およびその製造方法 | |
| JPS63140501A (ja) | 印刷回路基板 | |
| JPH07201508A (ja) | チップ抵抗器及びその製造方法 | |
| JPH04309286A (ja) | 厚膜多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |