JPH02146701A - 厚膜集積回路およびその製造方法 - Google Patents

厚膜集積回路およびその製造方法

Info

Publication number
JPH02146701A
JPH02146701A JP63300080A JP30008088A JPH02146701A JP H02146701 A JPH02146701 A JP H02146701A JP 63300080 A JP63300080 A JP 63300080A JP 30008088 A JP30008088 A JP 30008088A JP H02146701 A JPH02146701 A JP H02146701A
Authority
JP
Japan
Prior art keywords
thick film
resistor
conductors
resistance element
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63300080A
Other languages
English (en)
Inventor
Hideki Shibuya
渋谷 秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP63300080A priority Critical patent/JPH02146701A/ja
Publication of JPH02146701A publication Critical patent/JPH02146701A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、厚膜抵抗体の信顛性を高めた厚膜集積回路
およびその製造方法に関する。
〔従来の技術〕
従来の厚膜集積回路では、回路構成上、必要な導体間に
抵抗を設置する場合、たとえば、第4図に示すように、
基板2の表面に予め設置された導体4.6の間に所望の
抵抗値を得るに必要な幅を以て厚膜抵抗体8が設置され
る。厚膜抵抗体8には、たとえば、酸化ルテニウムなど
の導電成分、接着成分であるガラスバインダおよび有機
溶媒などから成る抵抗体ペーストが用いられる。すなわ
ち、抵抗体ペーストを導体4.6に跨がってスクリーン
印刷して乾燥させた後、焼成し、厚膜抵抗体8に形成さ
れる。この厚膜抵抗体8の抵抗率は、抵抗体ペーストの
導電成分とガラスバインダとの比率によって設定される
〔発明が解決しようとする課題〕
ところで、厚膜抵抗体8は、導体4.6との接続を図る
ために導体4.6の一部を覆って設置されるが、その場
合、厚膜抵抗体8の膜厚d1に応じて基板2から導体4
.6の表面上に重なる部分では、導体4.6の膜厚d2
に応して屈曲部10が形成されることになる。この屈曲
部10では、厚膜抵抗体8の膜質や、膜厚+:I+  
(d3<d+ )が基板2の表面上の膜厚に比較して薄
く、その部分には機械的な応力や熱的な応力が集中し易
くなるので、レーザトリミングを行った際に、剥離やク
ランクを生じ易く、これが厚膜抵抗体8の信頼性を損な
う原因になっていた。そして、このような現象は、導体
4.6の膜厚d2が大きい程、屈曲部10の屈曲の度合
いが大きくなり、また、低抵抗体を設置する場合、抵抗
率を低くするために導体の比率を上げ、接着成分である
ガラスバインダの含有量が少なくなる程生じ易いことが
知られている。
従来、このような点を改善するための厚膜抵抗体として
実開昭62−34402号「厚膜抵抗体」などが提案さ
れている。この厚膜抵抗体では、導体と膜厚の等しいガ
ラス絶縁体を設置して厚膜抵抗体に屈曲部が生しないよ
うにしているが、厚膜抵抗体とガラス絶縁体とは、それ
らの組成が大きく異なり、これが起因して熱膨張率差に
よる熱応力、厚膜抵抗体からガラス絶縁体への導電成分
の拡散および化学反応などの現象が厚膜抵抗体とガラス
絶縁体との界面に発生し、抵抗値のドリフトなど、信頼
性を低下させるおそれがある。
そこで、この発明は、クランクおよび剥離の発生を抑え
、抵抗値ドリフトを抑制することにより、信頼性の高い
厚膜集積回路およびその製造方法の提供を目的とする。
〔課題を解決するための手段〕
この発明の厚膜集積回路は、基板の表面に設置された導
体の間に前記導体と同一の膜厚または前記導体の膜厚に
近似した膜厚で高抵抗体を設置し、この高抵抗体の表面
を覆って低抵抗体を設置したものである。
また、この発明の厚膜集積回路の製造方法は、基板の表
面の導体間に第1の厚膜抵抗体を印刷によって設置し、
この第1の厚膜抵抗体の表面を全面的に覆いかつ第1の
厚膜抵抗体と導体との間に跨がって第2の厚膜抵抗体を
印刷によって設置するようにしたものである。
〔作   用] この発明の厚膜集積回路では、基板の表面に設置された
導体の間に前記導体と同一の膜厚または前記導体の膜厚
に近似した膜厚で高抵抗体を設置し、この高抵抗体の表
面を覆う低抵抗体を設置すれば、屈曲部を伴わない低抵
抗体が設置され、低抵抗体に生じていた剥離やクラック
を物理的、化学的な性質の等しい高抵抗体によって保護
することができる。しかも、基板側からの熱的な影響を
高抵抗体によって遮断でき、低抵抗体の変化が抑制され
る。
そして、この発明の厚膜集積回路の製造方法では、第1
の厚膜抵抗体を導体の膜厚に対応して形成すれば、第1
の厚膜抵抗体によって導体間の段差が解消されるので、
第2の厚膜抵抗体は段差の小さいまたは全く無い平坦面
に形成され、従来、屈曲部で生じた不都合が解消される
。また、第1および第2の厚膜抵抗体は積層状態で設置
されるので、両者は電気的に接続された状態となり、し
かも、2つの抵抗を並列接続したものと等価になる。し
たがって、第1および第2の厚膜抵抗体の抵抗値が大き
く異なる場合には、低い抵抗値を基準にして形成すれば
よい。
〔実 施 例〕
第1図は、この発明の厚膜集積回路の実施例を示す。
基板2は、セラミック板などの電気的絶縁性を有するも
ので形成され、その表面に電極としての導体4.6が設
置されている。導体4.6は、たとえば、導体ペースト
を所定のパターンに従って印刷し、それを乾燥した後、
焼成したものである。
この導体4.6の間には、第1図の(A)に示すように
、第1の厚膜抵抗体として高抵抗体12が設置されてお
り、この高抵抗体12の膜厚は、導体4.6の膜厚と同
一または近似した大きさに設定されている。この高抵抗
体12の表面には、第1図の(A)および(B)に示す
ように、高抵抗体12の表面を覆いかつ高抵抗体12と
導体4.6に跨がって第2の厚膜抵抗体として低抵抗体
14が設置されている。
そして、導体4.6および低抵抗体14の表面には、表
面保護のためにガラス膜16が設置されている。
このようにすれば、基板2と導体4.6との段差は、高
抵抗体12の膜厚に応じて緩和ないし解消され、その表
面に低抵抗体14が設置されるので、従来の接合部上に
生ずる屈曲を縮小化でき、クラックや剥離を低減するこ
とができる。特に、高抵抗体12の膜厚を導体4.6の
膜厚に等しくすれば、低抵抗体14が平坦面上に設置さ
れる。
そして、高抵抗体12および低抵抗体14は、共に抵抗
体であるので、抵抗値設定のために組成上に差があって
も、ガラス絶縁層を設置した場合のような界面での熱膨
張率差による熱応力、導体成分の拡散およびその他の化
学反応などがなく、抵抗値ドリフトを減少することがで
きる。
また、高抵抗体12は、基板2から伝わる熱および応力
を緩和させ、しかも、低抵抗体14よりも機械的強度が
大きいので、低抵抗体14を保護し、低抵抗体14の信
軌性を向上させることができる。
次に、第2図は、この発明の厚膜集積回路の製造方法の
第1実施例を示す。
基板2は、セラミック板、表面を絶縁化させた金属板な
どの絶縁性材料によって形成され、この基板2の表面に
は、第2図の(A)に示すように、スクリーン印刷で導
体ペーストが設置され、その導体ペーストの乾燥、焼成
を経て導体4.6が形成される。
この基板2の表面には、第2図の(B)に示すように、
導体4.6の間に跨がってペースト状を成す第1の厚膜
抵抗体として高抵抗体12がスクリーン印刷によって設
置される。
高抵抗体12は、乾燥の後、第2図の(C)に示すよう
に、ペースト状の第2の厚膜抵抗体として低抵抗体14
がスクリーン印刷によって設置される。
低抵抗体14が乾燥した後、焼成を行うと、第2図の(
D)に示すように、高抵抗体12および低抵抗体14は
、約30〜40%収縮して高抵抗体12は導体4.6と
同一の膜厚に設定される。したがって、高抵抗体12の
膜厚dAを導体4.6の膜厚に等しくするには、その収
縮率を考慮に入れて、ペースト膜厚dBを設定すればよ
い。
そして、導体4.6および低抵抗体14の表面には、第
1図の(A)に示すように、全面的にオーバコート処理
によってガラス膜16が設置される。
このようにすれば、導体4.6と高抵抗体12との膜厚
を等しくでき、膜厚の等しい導体4.6と高抵抗体12
の平坦面上に低抵抗体14が設置されるので、抵抗値ド
リフトなどがない信転性の高い厚膜集積回路が得られる
次に、第3図は、この発明の厚膜集積回路の製造方法の
第2実施例を示す。
第1実施例の製造方法では、高抵抗体12および低抵抗
体14を同時に焼成したが、第2実施例では、高抵抗体
12および低抵抗体14を個別に焼成するようにしたも
のである。
基板2の表面には、第3図の(A)に示すように、スク
リーン印刷で導体ペーストが設置され、その導体ペース
トの乾燥、焼成を経て導体4.6が形成された後、第3
図の(B)に示すように、導体4.6の間に跨がってペ
ースト状を成す第1の厚膜抵抗体として高抵抗体12が
スクリーン印刷によって設置される。この高抵抗体12
は、乾燥の後、焼成すると、収縮して第3図の(C)に
示すように、導体4.6の膜厚に等しい膜厚に設定され
る。この場合も、高抵抗体12の膜厚dAを導体4.6
の膜厚に等しくするには、その収縮率を考慮に入れて、
ペースト膜厚dBを設定すればよい。
導体4.6および高抵抗体12の表面には、第3図の(
D)に示すように、ペースト状の第2の厚膜抵抗体とし
て低抵抗体14がスクリーン印刷によって設置される。
この低抵抗体14を乾燥させた後、焼成を行うと、第3
図の(E)に示すように、低抵抗体14は、収縮して導
体4.6と同一の膜厚に設定される。
そして、導体4.6および低抵抗体14の表面には、第
1図の(A)に示すように、全面的にオーバコート処理
によってガラス膜16が設置される。
このようにすれば、第1実施例の製造方法と同様に導体
4.6と高抵抗体12との膜厚を等しくでき、低抵抗体
14が平坦面に形成され、段差上に設置されることがな
いので、抵抗値ドリフトなどがない信頼性の高い厚膜集
積回路が得られる。
〔発明の効果〕
以上説明したように、この発明の厚膜集積回路によれば
、高抵抗体を下層にして低抵抗体が設置され、導体と基
板との間の段差が高抵抗体によって緩和ないし解消され
るので、低抵抗体は平坦面に設置されることになり、屈
曲部による機械的なストレスなどを解消でき、クラック
や剥離を減少できるとともに、基板からの熱を高抵抗体
によって遮断でき、低抵抗体の抵抗値変化を抑制するこ
とができ、クラック、剥離および抵抗値ドリフトの少な
い、信軌性が高い厚膜集積回路が実現できる。
また、この発明の厚膜集積回路の製造方法によれば、導
体と基板との間の段差を第1の厚膜抵抗体によって緩和
ないし解消して平坦化した表面上に第2の厚膜抵抗体を
設置するので、屈曲部を持たない厚膜抵抗体が形成でき
、第1および第2の厚膜抵抗体からなる界面間の安定化
が図られ、クラック、剥離および抵抗値ドリフトの少な
い、信軌性が高い厚膜集積回路を製造することができる
【図面の簡単な説明】
第1図は°この発明の厚膜集積回路の実施例を示す図、
第2図はこの発明の厚膜集積回路の製造方法の第1実施
例を示す図、第3図はこの発明の厚膜集積回路の製造方
法の第2実施例を示す図、第4図は従来の厚膜集積回路
を示す図である。 2・・・基板 4.6・・・導体

Claims (2)

    【特許請求の範囲】
  1. 1.基板の表面に設置された導体の間に前記導体の膜厚
    と同一の膜厚または前記導体の膜厚に近似した膜厚で高
    抵抗体を設置し、この高抵抗体の表面を覆って低抵抗体
    を設置したことを特徴とする厚膜集積回路。
  2. 2.基板の表面の導体間に第1の厚膜抵抗体を印刷によ
    って設置し、この第1の厚膜抵抗体の表面を全面的に覆
    いかつ第1の厚膜抵抗体と導体との間に跨がって第2の
    厚膜抵抗体を印刷によって設置することを特徴とする厚
    膜集積回路の製造方法。
JP63300080A 1988-11-28 1988-11-28 厚膜集積回路およびその製造方法 Pending JPH02146701A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63300080A JPH02146701A (ja) 1988-11-28 1988-11-28 厚膜集積回路およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63300080A JPH02146701A (ja) 1988-11-28 1988-11-28 厚膜集積回路およびその製造方法

Publications (1)

Publication Number Publication Date
JPH02146701A true JPH02146701A (ja) 1990-06-05

Family

ID=17880462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63300080A Pending JPH02146701A (ja) 1988-11-28 1988-11-28 厚膜集積回路およびその製造方法

Country Status (1)

Country Link
JP (1) JPH02146701A (ja)

Similar Documents

Publication Publication Date Title
KR920005985B1 (ko) 인쇄회로 및 그 제조공정
JP2616515B2 (ja) 厚膜抵抗体,厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路
JPH02146701A (ja) 厚膜集積回路およびその製造方法
JPS63141388A (ja) 厚膜回路基板の製造方法
JP2001110601A (ja) 抵抗器およびその製造方法
JP3092451B2 (ja) 角形薄膜チップ抵抗器およびその製造方法
JP3635669B2 (ja) 厚膜多層基板の製造方法
JPH0595071U (ja) 厚膜回路基板
JP2515202B2 (ja) セラミックス配線基板及びその製造方法
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JPH04372101A (ja) 角形チップ抵抗器及びその製造方法
JP3282424B2 (ja) 角形薄膜チップ抵抗器の製造方法
JP2867711B2 (ja) 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法
JP2545602Y2 (ja) ジャンパチップ
JPH05205903A (ja) 厚膜チップ抵抗器
JPH07201507A (ja) チップ抵抗器及びその製造方法
JPH08330102A (ja) チップ抵抗器
JP3719518B2 (ja) 厚膜多層基板の製造方法
JPH0346961B2 (ja)
JPH10321404A (ja) 抵抗器およびその製造方法
JPS63140501A (ja) 印刷回路基板
JPH0426182A (ja) 厚膜印刷基板
JPS639728B2 (ja)
JPH07201508A (ja) チップ抵抗器及びその製造方法
JPH04236483A (ja) 厚膜混成集積回路