JPH05205903A - 厚膜チップ抵抗器 - Google Patents
厚膜チップ抵抗器Info
- Publication number
- JPH05205903A JPH05205903A JP4013870A JP1387092A JPH05205903A JP H05205903 A JPH05205903 A JP H05205903A JP 4013870 A JP4013870 A JP 4013870A JP 1387092 A JP1387092 A JP 1387092A JP H05205903 A JPH05205903 A JP H05205903A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistor
- conductor
- substrate
- conductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】
【目的】 導体膜の成分である銀が抵抗体膜中に拡散す
るのを防止できる厚膜チップ抵抗器を提供することであ
る。 【構成】 アルミナ基板１０の対向両側にＡｇ／Ｐｄ導
体膜１２を設け、この導体膜１２に接触する抵抗体膜１
１を基板１０上に形成し、抵抗体膜１１と基板１０上に
在る導体膜１２の一部分とを被覆する保護膜１９を基板
１０上に施した厚膜チップ抵抗器において、Ａｇ／Ｐｄ
導体膜１２と抵抗体膜１１との接触部分（オーバーラッ
プ部分）にＡｕ膜１を介設した。 【作用】 導体膜１２の成分である銀が抵抗体膜１１中
に拡散しない。
るのを防止できる厚膜チップ抵抗器を提供することであ
る。 【構成】 アルミナ基板１０の対向両側にＡｇ／Ｐｄ導
体膜１２を設け、この導体膜１２に接触する抵抗体膜１
１を基板１０上に形成し、抵抗体膜１１と基板１０上に
在る導体膜１２の一部分とを被覆する保護膜１９を基板
１０上に施した厚膜チップ抵抗器において、Ａｇ／Ｐｄ
導体膜１２と抵抗体膜１１との接触部分（オーバーラッ
プ部分）にＡｕ膜１を介設した。 【作用】 導体膜１２の成分である銀が抵抗体膜１１中
に拡散しない。
Description
【０００１】
【産業上の利用分野】本発明は、厚膜チップ抵抗器（特
に角板型精密級厚膜チップ抵抗器）の改良に関するもの
である。
に角板型精密級厚膜チップ抵抗器）の改良に関するもの
である。
【０００２】
【従来の技術】厚膜チップ抵抗器は基本的に、アルミナ
等からなる絶縁基板の対向両側に導体膜が設けられ、こ
の導体膜に接触する抵抗体膜が基板上に形成され、抵抗
体膜及び基板上の導体膜の一部分を被覆する保護膜が基
板に施された構造を有する。この基本構成を備えた角板
型精密級厚膜チップ抵抗器として、図２に示すものがあ
る。この抵抗器は、アルミナ基板２０と、基板２０の対
向両側に設けられたＡｇ／Ｐｄ導体膜２２と、基板２０
上に形成された抵抗体膜２１と、導体膜２２上に順に成
膜されたＮｉ皮膜２３及びハンダ皮膜２４と、抵抗体膜
２１及び基板２０上の導体膜２２の一部分を被覆する保
護膜２９とで構成される。導体膜２２、Ｎｉ皮膜２３及
びハンダ皮膜２４で電極が構成され、保護膜２９はアン
ダーコートガラス２６、ミドルコートガラス２７及びオ
ーバーコートガラス２８からなる。
等からなる絶縁基板の対向両側に導体膜が設けられ、こ
の導体膜に接触する抵抗体膜が基板上に形成され、抵抗
体膜及び基板上の導体膜の一部分を被覆する保護膜が基
板に施された構造を有する。この基本構成を備えた角板
型精密級厚膜チップ抵抗器として、図２に示すものがあ
る。この抵抗器は、アルミナ基板２０と、基板２０の対
向両側に設けられたＡｇ／Ｐｄ導体膜２２と、基板２０
上に形成された抵抗体膜２１と、導体膜２２上に順に成
膜されたＮｉ皮膜２３及びハンダ皮膜２４と、抵抗体膜
２１及び基板２０上の導体膜２２の一部分を被覆する保
護膜２９とで構成される。導体膜２２、Ｎｉ皮膜２３及
びハンダ皮膜２４で電極が構成され、保護膜２９はアン
ダーコートガラス２６、ミドルコートガラス２７及びオ
ーバーコートガラス２８からなる。
【０００３】
【発明が解決しようとする課題】上記のような抵抗器で
は、抵抗体膜２１がその縁部において導体膜２２にオー
バーラップしており、このオーバーラップ部分で抵抗体
膜２１と導体膜２２との導通が図られている。ところ
で、抵抗体膜２１は、Ａｇ／Ｐｄペーストを用いて導体
膜２２が形成された後に直ちに印刷・焼成により形成さ
れるが、この時に導体膜２２中の銀が抵抗体膜２１中に
拡散してしまう。銀が抵抗体膜２１中に混入すると、抵
抗温度特性がばらつくだけでなく、抵抗温度特性の低温
と高温における抵抗値の差（変動）が著しくなる。更に
は、銀拡散により抵抗温度特性が劣化するため、抵抗器
の製造歩留りが非常に低くなる。
は、抵抗体膜２１がその縁部において導体膜２２にオー
バーラップしており、このオーバーラップ部分で抵抗体
膜２１と導体膜２２との導通が図られている。ところ
で、抵抗体膜２１は、Ａｇ／Ｐｄペーストを用いて導体
膜２２が形成された後に直ちに印刷・焼成により形成さ
れるが、この時に導体膜２２中の銀が抵抗体膜２１中に
拡散してしまう。銀が抵抗体膜２１中に混入すると、抵
抗温度特性がばらつくだけでなく、抵抗温度特性の低温
と高温における抵抗値の差（変動）が著しくなる。更に
は、銀拡散により抵抗温度特性が劣化するため、抵抗器
の製造歩留りが非常に低くなる。
【０００４】従って、本発明の目的は、導体膜の成分で
ある銀が抵抗体膜中に拡散するのを防止できる厚膜チッ
プ抵抗器を提供することにある。
ある銀が抵抗体膜中に拡散するのを防止できる厚膜チッ
プ抵抗器を提供することにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
に、本発明の厚膜チップ抵抗器は、従来の厚膜チップ抵
抗器において、Ａｇ／Ｐｄ導体膜と抵抗体膜との接触部
分にＡｕ膜を介設したこと〔態様〕、或いは導体膜を
全てＡｕで構成したこと〔態様〕を特徴とする。
に、本発明の厚膜チップ抵抗器は、従来の厚膜チップ抵
抗器において、Ａｇ／Ｐｄ導体膜と抵抗体膜との接触部
分にＡｕ膜を介設したこと〔態様〕、或いは導体膜を
全てＡｕで構成したこと〔態様〕を特徴とする。
【０００６】態様では、Ａｇ／Ｐｄ導体膜と抵抗体膜
とは直接接触せず、両膜はＡｕ膜を介して電気的に接続
されることになる。このため、導体膜中の銀が抵抗体膜
中に拡散しなくなり、抵抗温度特性のばらつき及び低温
と高温による抵抗値の差が改善され、製造歩留りも良く
なる。態様では、導体膜がＡｕからなるため、導体膜
中に銀は含まれず、態様と同様の作用効果が得られ
る。但し、態様は、金の使用量が態様に比べて少な
いので、コスト面で有利である。
とは直接接触せず、両膜はＡｕ膜を介して電気的に接続
されることになる。このため、導体膜中の銀が抵抗体膜
中に拡散しなくなり、抵抗温度特性のばらつき及び低温
と高温による抵抗値の差が改善され、製造歩留りも良く
なる。態様では、導体膜がＡｕからなるため、導体膜
中に銀は含まれず、態様と同様の作用効果が得られ
る。但し、態様は、金の使用量が態様に比べて少な
いので、コスト面で有利である。
【０００７】なお、本発明の抵抗器では、抵抗温度特性
が良好になるが、具体的には抵抗温度係数を±５０ｐｐ
ｍ／℃以内にし、温度変化による抵抗値変動の許容差も
±０．５％以内にすることが好ましい。
が良好になるが、具体的には抵抗温度係数を±５０ｐｐ
ｍ／℃以内にし、温度変化による抵抗値変動の許容差も
±０．５％以内にすることが好ましい。
【０００８】
【実施例】以下、本発明の厚膜チップ抵抗器を実施例に
基づいて説明する。図１は、その一実施例に係る角板型
精密級厚膜チップ抵抗器の断面図を示す。この抵抗器
は、前記態様に係るもので、本発明の特徴であるＡｕ
膜以外は図２に示す従来のものと全く同じ構成である。
即ち、アルミナ基板１０の対向両側にＡｇ／Ｐｄ導体膜
１２、Ｎｉ皮膜１３及びハンダ皮膜１４が順に成膜さ
れ、導体膜１２に接触する抵抗体膜１１が基板１０上に
形成され、膜１２、１３、１４で電極１５が構成され
る。抵抗体膜１１と基板１０上の導体膜１２の一部分と
は保護膜１９で被覆され、保護膜１９は基板１０上に順
に設けたアンダーコートガラス１６、ミドルコートガラ
ス１７及びオーバーコートガラス１８からなる。
基づいて説明する。図１は、その一実施例に係る角板型
精密級厚膜チップ抵抗器の断面図を示す。この抵抗器
は、前記態様に係るもので、本発明の特徴であるＡｕ
膜以外は図２に示す従来のものと全く同じ構成である。
即ち、アルミナ基板１０の対向両側にＡｇ／Ｐｄ導体膜
１２、Ｎｉ皮膜１３及びハンダ皮膜１４が順に成膜さ
れ、導体膜１２に接触する抵抗体膜１１が基板１０上に
形成され、膜１２、１３、１４で電極１５が構成され
る。抵抗体膜１１と基板１０上の導体膜１２の一部分と
は保護膜１９で被覆され、保護膜１９は基板１０上に順
に設けたアンダーコートガラス１６、ミドルコートガラ
ス１７及びオーバーコートガラス１８からなる。
【０００９】抵抗体膜１１とＡｇ／Ｐｄ導体膜１２とが
接触する部分（オーバーラップ部分）には、Ａｕ膜１が
施されており、抵抗体膜１１と導体膜１２が直接接触し
ないようになっている。この実施例では、抵抗器は角板
型であるため、抵抗体膜１１は平面矩形状を呈し、Ａｕ
膜１は抵抗体膜１１と導体膜１２とのオーバーラップ部
分に沿って延在する。
接触する部分（オーバーラップ部分）には、Ａｕ膜１が
施されており、抵抗体膜１１と導体膜１２が直接接触し
ないようになっている。この実施例では、抵抗器は角板
型であるため、抵抗体膜１１は平面矩形状を呈し、Ａｕ
膜１は抵抗体膜１１と導体膜１２とのオーバーラップ部
分に沿って延在する。
【００１０】かかる構造の抵抗器は、アルミナ基板１０
にＡｇ／Ｐｄペーストを印刷・焼成して導体膜１２を形
成した後、基板１０上に在る導体膜１２の縁部上にＡｕ
ペーストを印刷・焼成してＡｕ膜１を形成し、次いでＡ
ｕ膜１及び基板１０上に抵抗ペーストを印刷・焼成して
抵抗体膜１１とすることにより作製されるものであるた
め、抵抗体膜１１の形成時に導体膜１２の成分である銀
がＡｕ膜１によって抵抗ペースト中に拡散しない。しか
も、抵抗体膜１１と導体膜１２との電気的接続は良導電
性であるＡｕ膜１を介して行われるため、両膜１１、１
２の導電性も良好である。
にＡｇ／Ｐｄペーストを印刷・焼成して導体膜１２を形
成した後、基板１０上に在る導体膜１２の縁部上にＡｕ
ペーストを印刷・焼成してＡｕ膜１を形成し、次いでＡ
ｕ膜１及び基板１０上に抵抗ペーストを印刷・焼成して
抵抗体膜１１とすることにより作製されるものであるた
め、抵抗体膜１１の形成時に導体膜１２の成分である銀
がＡｕ膜１によって抵抗ペースト中に拡散しない。しか
も、抵抗体膜１１と導体膜１２との電気的接続は良導電
性であるＡｕ膜１を介して行われるため、両膜１１、１
２の導電性も良好である。
【００１１】態様の抵抗器の場合、導体膜１２の形成
時に、Ａｇ／Ｐｄペーストの代わりに金ペーストを用い
ればよく、当然態様のＡｕ膜１は不要である。
時に、Ａｇ／Ｐｄペーストの代わりに金ペーストを用い
ればよく、当然態様のＡｕ膜１は不要である。
【００１２】
【発明の効果】本発明の厚膜チップ抵抗器は、以上説明
したように態様又は態様としたので、下記の効果を
有する。 （１）態様では導体膜中の銀がＡｕ膜によって抵抗体
膜中に拡散しなくなるので、態様では導体膜がＡｕか
らなるため、いずれも抵抗温度特性のばらつきを抑える
ことができるだけでなく、抵抗温度特性の低温と高温に
おける抵抗値の差（変動）を少なくすることができる。 （２）態様では、態様に比べて金の使用量が少ない
ため、生産コストを下げることが可能となる。
したように態様又は態様としたので、下記の効果を
有する。 （１）態様では導体膜中の銀がＡｕ膜によって抵抗体
膜中に拡散しなくなるので、態様では導体膜がＡｕか
らなるため、いずれも抵抗温度特性のばらつきを抑える
ことができるだけでなく、抵抗温度特性の低温と高温に
おける抵抗値の差（変動）を少なくすることができる。 （２）態様では、態様に比べて金の使用量が少ない
ため、生産コストを下げることが可能となる。
【図面の簡単な説明】
【図１】本発明の態様に係る角板型精密級厚膜チップ
抵抗器の断面図である。
抵抗器の断面図である。
【図２】従来例に係る角板型精密級厚膜チップ抵抗器の
断面図である。
断面図である。
１ Ａｕ膜 １０ アルミナ基板 １１ 抵抗体膜 １２ Ａｇ／Ｐｄ導体膜 １５ 電極 １９ 保護膜
Claims (1)
- 【請求項１】基板の対向両側にＡｇ／Ｐｄ導体膜を設
け、この導体膜に接触する抵抗体膜を基板上に形成し、
抵抗体膜と基板上に在る導体膜の一部分とを被覆する保
護膜を基板上に施した厚膜チップ抵抗器において、 Ａｇ／Ｐｄ導体膜と抵抗体膜との接触部分にＡｕ膜を介
設するか、又は導体膜を全てＡｕで構成したことを特徴
とする厚膜チップ抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04013870A JP3112328B2 (ja) | 1992-01-29 | 1992-01-29 | 厚膜チップ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04013870A JP3112328B2 (ja) | 1992-01-29 | 1992-01-29 | 厚膜チップ抵抗器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05205903A true JPH05205903A (ja) | 1993-08-13 |
| JP3112328B2 JP3112328B2 (ja) | 2000-11-27 |
Family
ID=11845276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04013870A Expired - Fee Related JP3112328B2 (ja) | 1992-01-29 | 1992-01-29 | 厚膜チップ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3112328B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0658932A2 (en) * | 1993-12-16 | 1995-06-21 | Nec Corporation | Ceramic substrate for semiconductor device |
| EP0780850A3 (en) * | 1995-12-21 | 1998-05-27 | Kamaya Electric Co., Ltd. | Chip resistor and method for producing same |
| US7884698B2 (en) * | 2003-05-08 | 2011-02-08 | Panasonic Corporation | Electronic component, and method for manufacturing the same |
-
1992
- 1992-01-29 JP JP04013870A patent/JP3112328B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0658932A2 (en) * | 1993-12-16 | 1995-06-21 | Nec Corporation | Ceramic substrate for semiconductor device |
| EP0658932A3 (en) * | 1993-12-16 | 1995-11-22 | Nec Corp | Ceramic substrate for a semiconductor device. |
| AU688402B2 (en) * | 1993-12-16 | 1998-03-12 | Nec Corporation | Ceramic substrate for semiconductor device |
| US5757062A (en) * | 1993-12-16 | 1998-05-26 | Nec Corporation | Ceramic substrate for semiconductor device |
| EP0780850A3 (en) * | 1995-12-21 | 1998-05-27 | Kamaya Electric Co., Ltd. | Chip resistor and method for producing same |
| US7884698B2 (en) * | 2003-05-08 | 2011-02-08 | Panasonic Corporation | Electronic component, and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3112328B2 (ja) | 2000-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6703683B2 (en) | Chip resistor and method for manufacturing the same | |
| US4529960A (en) | Chip resistor | |
| KR19990063475A (ko) | 후막 저항체 및 그의 제조 방법 | |
| JPH05205903A (ja) | 厚膜チップ抵抗器 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JP2641530B2 (ja) | チップ状電子部品の製造方法 | |
| JP2523862B2 (ja) | チップ抵抗器 | |
| JP2007188971A (ja) | ジャンパーチップ部品 | |
| KR20000062838A (ko) | 부온도 계수 써미스터 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JP3142232B2 (ja) | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JPS6131489Y2 (ja) | ||
| JPS598373Y2 (ja) | プリント配線板 | |
| JP3708796B2 (ja) | 厚膜抵抗器 | |
| JP2003282302A (ja) | チップ抵抗器 | |
| JPH0314001Y2 (ja) | ||
| JPH0445263Y2 (ja) | ||
| JP2533247Y2 (ja) | バリスタ | |
| JPS604377Y2 (ja) | リ−ド・タ−ミナル | |
| JPH03250601A (ja) | 負特性サーミスタ素子 | |
| JPH0521357B2 (ja) | ||
| JPH11191502A (ja) | 低抵抗型チップ抵抗器 | |
| JPS6242521Y2 (ja) | ||
| JP2000003801A (ja) | 表面実装型抵抗器とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |