JP3142232B2 - 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 - Google Patents
低抵抗のチップ形抵抗器、及び該抵抗器の製造方法Info
- Publication number
- JP3142232B2 JP3142232B2 JP07333755A JP33375595A JP3142232B2 JP 3142232 B2 JP3142232 B2 JP 3142232B2 JP 07333755 A JP07333755 A JP 07333755A JP 33375595 A JP33375595 A JP 33375595A JP 3142232 B2 JP3142232 B2 JP 3142232B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistance
- electrode portion
- film
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
- H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はチップ形抵抗器、及
びその製造方法、更に詳細には低抵抗のチップ形抵抗
器、及びその製造方法に関する。
びその製造方法、更に詳細には低抵抗のチップ形抵抗
器、及びその製造方法に関する。
【０００２】
【従来の技術】従来のチップ形抵抗器としては、絶縁基
板と、該絶縁基板上に形成される一対の表電極と、該表
電極を跨ぐように形成される抵抗膜と、該抵抗膜を被覆
する保護膜と、上記表電極上に形成される端面電極及び
鍍金電極膜とを備えてなるものが一般に知られており、
その表電極の成形材料として、例えばＡｇ・Ｐｄ系グレ
ーズ材料等が採用されている。近年においては、Ａｇ・
Ｐｄ系グレーズ材料を表電極の成形材料として採用する
場合には、安価となったＡｇが多量に含まれる傾向にあ
り、具体的にはＡｇ・Ｐｄ配合比においてＡｇ含有率９
５ｗｔ％以上、Ｐｄ含有率５ｗｔ％以下のＡｇ・Ｐｄ系
グレーズ材料を表電極の成形材料として採用するのが主
流である。
板と、該絶縁基板上に形成される一対の表電極と、該表
電極を跨ぐように形成される抵抗膜と、該抵抗膜を被覆
する保護膜と、上記表電極上に形成される端面電極及び
鍍金電極膜とを備えてなるものが一般に知られており、
その表電極の成形材料として、例えばＡｇ・Ｐｄ系グレ
ーズ材料等が採用されている。近年においては、Ａｇ・
Ｐｄ系グレーズ材料を表電極の成形材料として採用する
場合には、安価となったＡｇが多量に含まれる傾向にあ
り、具体的にはＡｇ・Ｐｄ配合比においてＡｇ含有率９
５ｗｔ％以上、Ｐｄ含有率５ｗｔ％以下のＡｇ・Ｐｄ系
グレーズ材料を表電極の成形材料として採用するのが主
流である。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たＡｇ・Ｐｄ系グレーズ材料等より成形される従来の表
電極にあっては、表電極自体の抵抗値が、抵抗膜の抵抗
値を上回ることがあり、チップ形抵抗器の抵抗値が実質
的には表電極の抵抗値によって定まってしまうといった
不都合が生じている。
たＡｇ・Ｐｄ系グレーズ材料等より成形される従来の表
電極にあっては、表電極自体の抵抗値が、抵抗膜の抵抗
値を上回ることがあり、チップ形抵抗器の抵抗値が実質
的には表電極の抵抗値によって定まってしまうといった
不都合が生じている。
【０００４】また、従来の表電極にあっては、上述した
Ａｇ・Ｐｄ配合比からも理解されるように、Ａｇ含有率
９５ｗｔ％以上といった多量のＡｇを含むため、Ａｇが
抵抗膜の印刷・焼成時に、該表電極と連設する抵抗膜の
中へ拡散しやすく、抵抗膜の本来の電気的性能を低下さ
せてしまうといった欠点がある。この電気的性能の指標
の一つとしてＥＳＤ（Electro-Static Discharge：耐静
電気破壊、以下同じ）試験特性が知られており、その抵
抗値変化率においても良好な結果は得られていない。
Ａｇ・Ｐｄ配合比からも理解されるように、Ａｇ含有率
９５ｗｔ％以上といった多量のＡｇを含むため、Ａｇが
抵抗膜の印刷・焼成時に、該表電極と連設する抵抗膜の
中へ拡散しやすく、抵抗膜の本来の電気的性能を低下さ
せてしまうといった欠点がある。この電気的性能の指標
の一つとしてＥＳＤ（Electro-Static Discharge：耐静
電気破壊、以下同じ）試験特性が知られており、その抵
抗値変化率においても良好な結果は得られていない。
【０００５】更に、従来の表電極には耐鍍金薬品性を考
慮して高価な特殊ガラス材料が採用されているため、製
造されるチップ形抵抗器に高価格化を及ぼしているとい
った問題がある。
慮して高価な特殊ガラス材料が採用されているため、製
造されるチップ形抵抗器に高価格化を及ぼしているとい
った問題がある。
【０００６】本発明は、上記従来の技術の欠点に着目
し、これを解決せんとしたものであり、その目的は、従
来から得られている良好な各種性能についてはこれを損
なうことなく、また表電極の抵抗値を低くし、抵抗膜に
及ぼす不都合を軽減することができる低抵抗のチップ形
抵抗器を提供することにある。
し、これを解決せんとしたものであり、その目的は、従
来から得られている良好な各種性能についてはこれを損
なうことなく、また表電極の抵抗値を低くし、抵抗膜に
及ぼす不都合を軽減することができる低抵抗のチップ形
抵抗器を提供することにある。
【０００７】本発明の他の目的は、表電極の成形材料に
Ａｇを含む場合、抵抗膜の電気的性能（ＥＳＤ試験特性
等）の低下を防止することができ、しかも特殊ガラス材
料を採用することなく耐鍍金薬品性を保証し、製造され
る低抵抗のチップ形抵抗器を提供することもできる。
Ａｇを含む場合、抵抗膜の電気的性能（ＥＳＤ試験特性
等）の低下を防止することができ、しかも特殊ガラス材
料を採用することなく耐鍍金薬品性を保証し、製造され
る低抵抗のチップ形抵抗器を提供することもできる。
【０００８】本発明の更に他の目的は、製造されるチッ
プ形抵抗器のより低廉化を可能にする低抵抗のチップ形
抵抗器を提供することにある。
プ形抵抗器のより低廉化を可能にする低抵抗のチップ形
抵抗器を提供することにある。
【０００９】また本発明は、低抵抗のチップ形抵抗器の
製造方法を提供することを更に他の目的とする。
製造方法を提供することを更に他の目的とする。
【００１０】
【課題を解決するための手段】本発明は、上記目的に鑑
みてなされたものであり、その要旨とするところは、以
下に示す低抵抗のチップ形抵抗器にある。
みてなされたものであり、その要旨とするところは、以
下に示す低抵抗のチップ形抵抗器にある。
【００１１】１．本発明の要旨は、絶縁基板と、該絶縁
基板上に形成される一対の表電極と、該表電極を跨ぐよ
うに形成される抵抗膜と、該抵抗膜を被覆する保護膜
と、上記表電極上に形成される端面電極及び鍍金電極膜
とを備えてなるチップ形抵抗器において、上記表電極が
Ａｇ・Ｐｄ系の抵抗膜と連設したＡｇ・Ｐｄ系の第１電
極部と、前記抵抗膜と直に接触せず、かつ前記第１電極
部の一部と並列配置されたＡｇ系の第２電極部とからな
り、かつこれら第１電極部と第２電極部の面積抵抗は前
記抵抗膜の面積抵抗より低く、しかも前記第１電極部の
Ａｇ・Ｐｄ配合比をＡｇ含有率７８ｗｔ％〜８５ｗｔ％
で、Ｐｄ含有率１５ｗｔ％〜２２ｗｔ％にすることで、
前記Ａｇ系の第２電極部の面積抵抗を前記Ａｇ・Ｐｄ系
の第１電極部の面積抵抗より低くしたことを特徴とする
低抵抗のチップ形抵抗器にある。
基板上に形成される一対の表電極と、該表電極を跨ぐよ
うに形成される抵抗膜と、該抵抗膜を被覆する保護膜
と、上記表電極上に形成される端面電極及び鍍金電極膜
とを備えてなるチップ形抵抗器において、上記表電極が
Ａｇ・Ｐｄ系の抵抗膜と連設したＡｇ・Ｐｄ系の第１電
極部と、前記抵抗膜と直に接触せず、かつ前記第１電極
部の一部と並列配置されたＡｇ系の第２電極部とからな
り、かつこれら第１電極部と第２電極部の面積抵抗は前
記抵抗膜の面積抵抗より低く、しかも前記第１電極部の
Ａｇ・Ｐｄ配合比をＡｇ含有率７８ｗｔ％〜８５ｗｔ％
で、Ｐｄ含有率１５ｗｔ％〜２２ｗｔ％にすることで、
前記Ａｇ系の第２電極部の面積抵抗を前記Ａｇ・Ｐｄ系
の第１電極部の面積抵抗より低くしたことを特徴とする
低抵抗のチップ形抵抗器にある。
【００１２】この態様によれば、上述したように、第１
電極部に対し、抵抗膜と接触しない第２電極部を連設配
置する構成を採用したことにより、従来の表電極に相当
する上記第１電極部より低い面積抵抗の第２電極部が電
通路となり、従って従来の各種性能を損なうことなく、
表電極の低抵抗化を可能にし、抵抗膜に及ぼす不都合を
軽減することができる。また、この態様によれば、上述
したように、第１電極部を成形する材料として上記Ａｇ
・Ｐｄ系グレーズ材料、及び第２電極部を成形する材料
としてＡｇグレーズ材料をそれぞれ採用したことによ
り、表電極の成形材料がＡｇを含む場合においても、抵
抗膜の印刷・焼成時におけるＡｇが抵抗膜の中へ拡散す
るのを低減し、抵抗膜の電気的性能（ＥＳＤ試験特性
等）の低下を防止することができる。しかも、この態様
によれば特殊ガラス材料を採用することなく耐鍍金薬品
性を保証し、製造されるチップ形抵抗器の低廉化を可能
にする。この他に、上記第２電極部を、Ａｇグレーズ材
料より成形することで製造されるチップ形抵抗器のより
低廉化を可能にする。
電極部に対し、抵抗膜と接触しない第２電極部を連設配
置する構成を採用したことにより、従来の表電極に相当
する上記第１電極部より低い面積抵抗の第２電極部が電
通路となり、従って従来の各種性能を損なうことなく、
表電極の低抵抗化を可能にし、抵抗膜に及ぼす不都合を
軽減することができる。また、この態様によれば、上述
したように、第１電極部を成形する材料として上記Ａｇ
・Ｐｄ系グレーズ材料、及び第２電極部を成形する材料
としてＡｇグレーズ材料をそれぞれ採用したことによ
り、表電極の成形材料がＡｇを含む場合においても、抵
抗膜の印刷・焼成時におけるＡｇが抵抗膜の中へ拡散す
るのを低減し、抵抗膜の電気的性能（ＥＳＤ試験特性
等）の低下を防止することができる。しかも、この態様
によれば特殊ガラス材料を採用することなく耐鍍金薬品
性を保証し、製造されるチップ形抵抗器の低廉化を可能
にする。この他に、上記第２電極部を、Ａｇグレーズ材
料より成形することで製造されるチップ形抵抗器のより
低廉化を可能にする。
【００１３】２．また本発明は、絶縁基板と、該絶縁基
板上に形成される一対の表電極と、該表電極を跨ぐよう
に形成される抵抗膜と、該抵抗膜を被覆する保護膜と、
上記表電極上に形成される端面電極及び鍍金電極膜とを
備えてなるチップ形抵抗器において、上記表電極がＡｇ
・Ｐｄ系の抵抗膜と連設したＡｇ・Ｐｄ系の第１電極部
と、前記抵抗膜と直に接触せず、かつ前記第１電極部の
一部と並列配置されたＡｇ系の第２電極部とからなり、
かつこれら第１電極部と第２電極部の面積抵抗は前記抵
抗膜の面積抵抗より低く、しかも前記第１電極部のＡｇ
・Ｐｄ配合比をＡｇ含有率７８ｗｔ％〜８５ｗｔ％で、
Ｐｄ含有率１５ｗｔ％〜２２ｗｔ％にすることで、前記
Ａｇ系の第２電極部の面積抵抗を前記Ａｇ・Ｐｄ系の第
１電極部の面積抵抗より低くしたことを特徴とする低抵
抗のチップ形抵抗器を製造する方法であって、前記第１
電極部を所定の焼成温度で焼成した後、前記第２電極部
を第１電極部の焼成温度より低い焼成温度で焼成するこ
とを特徴とする低抵抗のチップ形抵抗器の製造方法、を
更に他の要旨とする。この態様によれば、第２電極部の
焼成温度を、該第２電極部の形成に先行して形成される
第１電極部の焼成温度より低く設定したことにより、第
２電極部の印刷焼成時における第１電極部の性能を劣化
させることなく、第２電極部を形成することができる。
板上に形成される一対の表電極と、該表電極を跨ぐよう
に形成される抵抗膜と、該抵抗膜を被覆する保護膜と、
上記表電極上に形成される端面電極及び鍍金電極膜とを
備えてなるチップ形抵抗器において、上記表電極がＡｇ
・Ｐｄ系の抵抗膜と連設したＡｇ・Ｐｄ系の第１電極部
と、前記抵抗膜と直に接触せず、かつ前記第１電極部の
一部と並列配置されたＡｇ系の第２電極部とからなり、
かつこれら第１電極部と第２電極部の面積抵抗は前記抵
抗膜の面積抵抗より低く、しかも前記第１電極部のＡｇ
・Ｐｄ配合比をＡｇ含有率７８ｗｔ％〜８５ｗｔ％で、
Ｐｄ含有率１５ｗｔ％〜２２ｗｔ％にすることで、前記
Ａｇ系の第２電極部の面積抵抗を前記Ａｇ・Ｐｄ系の第
１電極部の面積抵抗より低くしたことを特徴とする低抵
抗のチップ形抵抗器を製造する方法であって、前記第１
電極部を所定の焼成温度で焼成した後、前記第２電極部
を第１電極部の焼成温度より低い焼成温度で焼成するこ
とを特徴とする低抵抗のチップ形抵抗器の製造方法、を
更に他の要旨とする。この態様によれば、第２電極部の
焼成温度を、該第２電極部の形成に先行して形成される
第１電極部の焼成温度より低く設定したことにより、第
２電極部の印刷焼成時における第１電極部の性能を劣化
させることなく、第２電極部を形成することができる。
【００１４】ここで、耐鍍金薬品性とは、電気鍍金液、
例えばニッケル鍍金液、ハンダ鍍金液を用いた鍍金に耐
えられることをいい、導電粉、例えばＡｇ・Ｐｄその組
成とガラス成分の関係より定まる鍍金電極膜の均一性、
鍍金電極膜の密着力を、その指標として掲げることがで
きる。また、ＥＳＤ試験特性とは、コンデンサに高電圧
を充電し、その放電側にチップ形抵抗器を挿入し放電す
る。その試験前後の抵抗値の変化率をいい、抵抗膜の実
効的な面積とトリミング形状、抵抗材料の関係より定ま
る抵抗値変化率（％）を、その指標として掲げることが
できる。
例えばニッケル鍍金液、ハンダ鍍金液を用いた鍍金に耐
えられることをいい、導電粉、例えばＡｇ・Ｐｄその組
成とガラス成分の関係より定まる鍍金電極膜の均一性、
鍍金電極膜の密着力を、その指標として掲げることがで
きる。また、ＥＳＤ試験特性とは、コンデンサに高電圧
を充電し、その放電側にチップ形抵抗器を挿入し放電す
る。その試験前後の抵抗値の変化率をいい、抵抗膜の実
効的な面積とトリミング形状、抵抗材料の関係より定ま
る抵抗値変化率（％）を、その指標として掲げることが
できる。
【００１５】
【発明の実施の形態】本発明のチップ形抵抗器の電極構
造において、該表電極を構成する第１電極部の成形材料
としては、Ａｇ・Ｐｄ配合比においてＰｄ含有率が１５
％、２０％、又は２２％といったＡｇ・Ｐｄ系ペース
ト、金ペースト、白金ペースト、白金合金ペースト、若
しくはこれらのグレーズ材料等を掲げることができ、適
当なものを採用することができる。尚、第１と第２との
電極部の面積抵抗は、抵抗膜の面積抵抗より低いものほ
ど望ましく、これが優先的な条件であることは言うまで
もないが、第１及び第２電極部の各面積抵抗の差分につ
いては、表電極として許容される面積抵抗の範囲内、例
えば抵抗膜の面積抵抗以下といった許容範囲内におい
て、大きいものが望ましい。
造において、該表電極を構成する第１電極部の成形材料
としては、Ａｇ・Ｐｄ配合比においてＰｄ含有率が１５
％、２０％、又は２２％といったＡｇ・Ｐｄ系ペース
ト、金ペースト、白金ペースト、白金合金ペースト、若
しくはこれらのグレーズ材料等を掲げることができ、適
当なものを採用することができる。尚、第１と第２との
電極部の面積抵抗は、抵抗膜の面積抵抗より低いものほ
ど望ましく、これが優先的な条件であることは言うまで
もないが、第１及び第２電極部の各面積抵抗の差分につ
いては、表電極として許容される面積抵抗の範囲内、例
えば抵抗膜の面積抵抗以下といった許容範囲内におい
て、大きいものが望ましい。
【００１６】特に、第１電極部をＡｇ・Ｐｄ配合比がＡ
ｇ含有率７８ｗｔ％〜８５ｗｔ％、Ｐｄ含有率１５ｗｔ
％〜２２ｗｔ％のＡｇ・Ｐｄ系グレーズ材料より成形す
れば、表電極の成形材料がＡｇを含む場合においても、
抵抗膜の印刷・焼成時におけるＡｇの抵抗膜の中へ拡散
を低減し、従って抵抗膜の電気的性能の低下を防止する
ことができ、しかも特殊ガラス材料を採用する必要がな
く、従って製造されるチップ形抵抗器の低廉化を可能に
する。更に、上記第２電極部を、安価なＡｇグレーズ材
料より成形しているので、チップ形抵抗器のより低廉化
を可能にする。
ｇ含有率７８ｗｔ％〜８５ｗｔ％、Ｐｄ含有率１５ｗｔ
％〜２２ｗｔ％のＡｇ・Ｐｄ系グレーズ材料より成形す
れば、表電極の成形材料がＡｇを含む場合においても、
抵抗膜の印刷・焼成時におけるＡｇの抵抗膜の中へ拡散
を低減し、従って抵抗膜の電気的性能の低下を防止する
ことができ、しかも特殊ガラス材料を採用する必要がな
く、従って製造されるチップ形抵抗器の低廉化を可能に
する。更に、上記第２電極部を、安価なＡｇグレーズ材
料より成形しているので、チップ形抵抗器のより低廉化
を可能にする。
【００１７】本発明の電極構造においては、上記第２電
極部が抵抗膜と直に接触しないように配設されるので、
当該第２電極部の印刷焼成時における抵抗膜へ及ぼす悪
影響を極力防止することができるほか、第２電極部と抵
抗膜との密着力の低下を防止することができる。
極部が抵抗膜と直に接触しないように配設されるので、
当該第２電極部の印刷焼成時における抵抗膜へ及ぼす悪
影響を極力防止することができるほか、第２電極部と抵
抗膜との密着力の低下を防止することができる。
【００１８】
【実施例】以下、本発明の実施例について説明するが、
本発明はこれに限定されるものではない。
本発明はこれに限定されるものではない。
【００１９】本発明にかかる低抵抗のチップ形抵抗器
は、絶縁基板と、該絶縁基板上に形成される一対の表電
極と、該表電極を跨ぐように形成され、トリミングされ
た０．１Ωの抵抗膜（Ａｇ・Ｐｄ系グレーズペースト）
と、該抵抗膜を被覆する保護膜（ホウケイ酸鉛ガラス）
と、上記表電極上に形成される端面電極及び鍍金電極膜
とを備えてなるチップ形抵抗器において、上記表電極
が、上記抵抗膜と連設した面積抵抗２０ｍΩ／□の第１
電極部（Ａｄ・Ｐｄ系グレーズ材料）と、上記抵抗膜と
直に接触せず、且つ上記抵抗膜及び端面電極の間におい
て上記第１電極部の一部と並列配置されるように上記第
１電極部に沿って連設配置され、面積抵抗１ｍΩ／□と
した第２電極部（Ａｇグレーズ材料）と、からなってい
る。また、表電極の面積抵抗は、抵抗膜の面積抵抗より
低い値に設定されている。
は、絶縁基板と、該絶縁基板上に形成される一対の表電
極と、該表電極を跨ぐように形成され、トリミングされ
た０．１Ωの抵抗膜（Ａｇ・Ｐｄ系グレーズペースト）
と、該抵抗膜を被覆する保護膜（ホウケイ酸鉛ガラス）
と、上記表電極上に形成される端面電極及び鍍金電極膜
とを備えてなるチップ形抵抗器において、上記表電極
が、上記抵抗膜と連設した面積抵抗２０ｍΩ／□の第１
電極部（Ａｄ・Ｐｄ系グレーズ材料）と、上記抵抗膜と
直に接触せず、且つ上記抵抗膜及び端面電極の間におい
て上記第１電極部の一部と並列配置されるように上記第
１電極部に沿って連設配置され、面積抵抗１ｍΩ／□と
した第２電極部（Ａｇグレーズ材料）と、からなってい
る。また、表電極の面積抵抗は、抵抗膜の面積抵抗より
低い値に設定されている。
【００２０】ここで、第１電極部のＡｇ・Ｐｄ系グレー
ズ材料は、Ａｇ・Ｐｄ配合比においてＡｇ含有率８５ｗ
ｔ％、Ｐｄ含有率１５ｗｔ％のものであって、該第１電
極部は８５０度にて焼成されている。また第２電極部
は、上述したようにＡｇグレーズ材料より、６００度に
て焼成されている。また、第２電極部の焼成温度は、第
１電極部の焼成温度より低くなるように設定され、かつ
該抵抗膜と離間しているので、第２電極部の印刷焼成時
におけるＡｇグレーズ材料中のＡｇが第１電極部の中へ
拡散する心配がない。
ズ材料は、Ａｇ・Ｐｄ配合比においてＡｇ含有率８５ｗ
ｔ％、Ｐｄ含有率１５ｗｔ％のものであって、該第１電
極部は８５０度にて焼成されている。また第２電極部
は、上述したようにＡｇグレーズ材料より、６００度に
て焼成されている。また、第２電極部の焼成温度は、第
１電極部の焼成温度より低くなるように設定され、かつ
該抵抗膜と離間しているので、第２電極部の印刷焼成時
におけるＡｇグレーズ材料中のＡｇが第１電極部の中へ
拡散する心配がない。
【００２１】上記実施例においては、従来の表電極に相
当する第１電極部の面積抵抗に対し、第２電極部の面積
抵抗を低く設定したことにより、電極自体の低抵抗化を
可能にすると共に、従来の技術において述べたようなＡ
ｇを９５ｗｔ％以上も含む単一の表電極に比べ、Ａｇの
含有量を削減したので、Ａｇの抵抗膜への拡散を低減
し、しかも耐鍍金薬品性を考慮した特殊なガラスを用い
ることなく、耐鍍金薬品性、及びＥＳＤ試験特性を向上
させることができ、更にチップ形抵抗器自体の低廉化を
可能にするといった顕著な効果が得られる。具体的に
は、従来の表電極の構造にあっては、耐鍍金薬品性の指
標である鍍金電極膜が不均一であり、また密着力が低下
しており、ＥＳＤ試験特性の指標である抵抗値変化率が
０〜−６％であるのに対し、本実施例の表電極の構造に
あっては、耐鍍金薬品性の指標である鍍金電極膜が均一
であり、また密着力を低下させることもなく、しかもＥ
ＳＤ試験特性の指標である抵抗値変化率が０〜−１．０
％であった。
当する第１電極部の面積抵抗に対し、第２電極部の面積
抵抗を低く設定したことにより、電極自体の低抵抗化を
可能にすると共に、従来の技術において述べたようなＡ
ｇを９５ｗｔ％以上も含む単一の表電極に比べ、Ａｇの
含有量を削減したので、Ａｇの抵抗膜への拡散を低減
し、しかも耐鍍金薬品性を考慮した特殊なガラスを用い
ることなく、耐鍍金薬品性、及びＥＳＤ試験特性を向上
させることができ、更にチップ形抵抗器自体の低廉化を
可能にするといった顕著な効果が得られる。具体的に
は、従来の表電極の構造にあっては、耐鍍金薬品性の指
標である鍍金電極膜が不均一であり、また密着力が低下
しており、ＥＳＤ試験特性の指標である抵抗値変化率が
０〜−６％であるのに対し、本実施例の表電極の構造に
あっては、耐鍍金薬品性の指標である鍍金電極膜が均一
であり、また密着力を低下させることもなく、しかもＥ
ＳＤ試験特性の指標である抵抗値変化率が０〜−１．０
％であった。
【００２２】本発明において、第１電極部の成形材料と
してＡｇ・Ｐｄ系グレーズ材料を採用する場合にあって
は、Ａｇ・Ｐｄ配合比においてＡｇ含有率８５ｗｔ％以
下とすることが望ましく、この態様によれば、Ａｇ・Ｐ
ｄ配合比においてＡｇ含有率８６ｗｔ％以上とする場合
に比べ、耐鍍金薬品性では鍍金電極の均一性及び密着力
を低下させることもなく、ＥＳＤ試験特性での抵抗値変
化率は−０．５％程度、優れているといった結果が得ら
れている。
してＡｇ・Ｐｄ系グレーズ材料を採用する場合にあって
は、Ａｇ・Ｐｄ配合比においてＡｇ含有率８５ｗｔ％以
下とすることが望ましく、この態様によれば、Ａｇ・Ｐ
ｄ配合比においてＡｇ含有率８６ｗｔ％以上とする場合
に比べ、耐鍍金薬品性では鍍金電極の均一性及び密着力
を低下させることもなく、ＥＳＤ試験特性での抵抗値変
化率は−０．５％程度、優れているといった結果が得ら
れている。
【００２３】
【発明の効果】本発明の低抵抗のチップ形抵抗器は、表
電極を第１電極部と、該電極と一部並列配置された抵抗
膜と直に接触しない第２電極部とに分け、かつこれら第
１電極部と第２電極部の面積抵抗は前記抵抗膜の面積抵
抗より低く、しかも前記第１電極部のＡｇ・Ｐｄ配合比
をＡｇ含有率７８ｗｔ％〜８５ｗｔ％で、Ｐｄ含有率１
５ｗｔ％〜２２ｗｔ％にすることで、前記Ａｇ系の第２
電極部の面積抵抗を前記Ａｇ・Ｐｄ系の第１電極部の面
積抵抗より低くしたことにより、以下の効果を奏する。
電極を第１電極部と、該電極と一部並列配置された抵抗
膜と直に接触しない第２電極部とに分け、かつこれら第
１電極部と第２電極部の面積抵抗は前記抵抗膜の面積抵
抗より低く、しかも前記第１電極部のＡｇ・Ｐｄ配合比
をＡｇ含有率７８ｗｔ％〜８５ｗｔ％で、Ｐｄ含有率１
５ｗｔ％〜２２ｗｔ％にすることで、前記Ａｇ系の第２
電極部の面積抵抗を前記Ａｇ・Ｐｄ系の第１電極部の面
積抵抗より低くしたことにより、以下の効果を奏する。
【００２４】抵抗膜をＲｕＯ2系より面積抵抗の低いＡ
ｇ・Ｐｄ系とすることで低抵抗のチップ抵抗器を発明の
対象とした。低抵抗の抵抗器を前提とすると、抵抗器を
電気的に安定にするために、表電極は抵抗膜よりも低い
面積抵抗のものを用いる必要がある。しかし、これでは
Ａｇを含む表電極は同じＡｇを含む低抵抗（Ａｇ含有率
の高い）の表電極を用いなければならないが、これでは
表電極の印刷・焼成後の抵抗膜などの印刷・焼成時にお
いて、Ａｇ含有率の高い表電極から抵抗膜へのＡｇの拡
散が生じて安定な抵抗器が得られない。
ｇ・Ｐｄ系とすることで低抵抗のチップ抵抗器を発明の
対象とした。低抵抗の抵抗器を前提とすると、抵抗器を
電気的に安定にするために、表電極は抵抗膜よりも低い
面積抵抗のものを用いる必要がある。しかし、これでは
Ａｇを含む表電極は同じＡｇを含む低抵抗（Ａｇ含有率
の高い）の表電極を用いなければならないが、これでは
表電極の印刷・焼成後の抵抗膜などの印刷・焼成時にお
いて、Ａｇ含有率の高い表電極から抵抗膜へのＡｇの拡
散が生じて安定な抵抗器が得られない。
【００２５】そこで、低抵抗のチップ抵抗器を電気的に
安定したものにするために電極構造では従来の表電極を
第１電極部と抵抗膜とは直接に接触しない第２電極部に
分け、特に、第１電極部を成形する材料としてＡｇ・Ｐ
ｄ配合比を含有率７８ｗｔ％〜８５ｗｔ％でＰｄ含有率
１５ｗｔ％〜２２ｗｔ％にしたことにより、第１電極部
のＡｇ含有率を従来より低くして、抵抗膜の印刷・焼成
時におけるＡｇの抵抗膜の中へ拡散を低減し、抵抗膜の
電気的性能（ＥＳＤ試験特性等）の低下を防止した。
安定したものにするために電極構造では従来の表電極を
第１電極部と抵抗膜とは直接に接触しない第２電極部に
分け、特に、第１電極部を成形する材料としてＡｇ・Ｐ
ｄ配合比を含有率７８ｗｔ％〜８５ｗｔ％でＰｄ含有率
１５ｗｔ％〜２２ｗｔ％にしたことにより、第１電極部
のＡｇ含有率を従来より低くして、抵抗膜の印刷・焼成
時におけるＡｇの抵抗膜の中へ拡散を低減し、抵抗膜の
電気的性能（ＥＳＤ試験特性等）の低下を防止した。
【００２６】しかし、第１電極部を上記配合比にすると
拡散は低減されるが、第１電極部の面積抵抗は高くな
り、抵抗器、なかんずく低抵抗の抵抗器の電気的安定を
得られるためには好ましくない。そこで、（表電極を）
第１電極部と抵抗膜と直接接触しない第２電極部とに分
け、Ａｇ系の面積抵抗の低い第２電極部を電通路とし、
低抵抗器全体を低い抵抗値を保持して信頼性のある低抵
抗のチップ形抵抗器を得た。
拡散は低減されるが、第１電極部の面積抵抗は高くな
り、抵抗器、なかんずく低抵抗の抵抗器の電気的安定を
得られるためには好ましくない。そこで、（表電極を）
第１電極部と抵抗膜と直接接触しない第２電極部とに分
け、Ａｇ系の面積抵抗の低い第２電極部を電通路とし、
低抵抗器全体を低い抵抗値を保持して信頼性のある低抵
抗のチップ形抵抗器を得た。
【００２７】本発明の低抵抗のチップ形抵抗器の製造方
法では、第２電極部の焼成温度を、該第２電極部の形成
に先行して形成される第１電極部の焼成温度より低く設
定したことにより、第２電極部の印刷焼成時における第
１電極部の性能を劣化させることなく、第２電極部を形
成することができる。
法では、第２電極部の焼成温度を、該第２電極部の形成
に先行して形成される第１電極部の焼成温度より低く設
定したことにより、第２電極部の印刷焼成時における第
１電極部の性能を劣化させることなく、第２電極部を形
成することができる。
Claims (2)
- 【請求項１】 絶縁基板と、該絶縁基板上に形成される
一対の表電極と、該表電極を跨ぐように形成される抵抗
膜と、該抵抗膜を被覆する保護膜と、上記表電極上に形
成される端面電極及び鍍金電極膜とを備えてなるチップ
形抵抗器において、 上記表電極がＡｇ・Ｐｄ系の抵抗膜と連設したＡｇ・Ｐ
ｄ系の第１電極部と、前記抵抗膜と直に接触せず、かつ
前記第１電極部の一部と並列配置されたＡｇ系の第２電
極部とからなり、かつこれら第１電極部と第２電極部の
面積抵抗は前記抵抗膜の面積抵抗より低く、しかも前記
第１電極部のＡｇ・Ｐｄ配合比をＡｇ含有率７８ｗｔ％
〜８５ｗｔ％で、Ｐｄ含有率１５ｗｔ％〜２２ｗｔ％に
することで、前記Ａｇ系の第２電極部の面積抵抗を前記
Ａｇ・Ｐｄ系の第１電極部の面積抵抗より低くしたこと
を特徴とする低抵抗のチップ形抵抗器。 - 【請求項２】 前記請求項１のチップ形抵抗器を製造す
る方法であって、 前記第１電極部を所定の焼成温度で焼成した後、前記第
２電極部を第１電極部の焼成温度より低い焼成温度で焼
成することを特徴とする低抵抗のチップ形抵抗器の製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07333755A JP3142232B2 (ja) | 1995-12-21 | 1995-12-21 | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 |
| EP96120271A EP0780850A3 (en) | 1995-12-21 | 1996-12-17 | Chip resistor and method for producing same |
| US08/769,155 US5828123A (en) | 1995-12-21 | 1996-12-18 | Chip resistor and method for producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07333755A JP3142232B2 (ja) | 1995-12-21 | 1995-12-21 | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09180903A JPH09180903A (ja) | 1997-07-11 |
| JP3142232B2 true JP3142232B2 (ja) | 2001-03-07 |
Family
ID=18269603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07333755A Expired - Lifetime JP3142232B2 (ja) | 1995-12-21 | 1995-12-21 | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5828123A (ja) |
| EP (1) | EP0780850A3 (ja) |
| JP (1) | JP3142232B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4828710B2 (ja) * | 2001-03-21 | 2011-11-30 | 釜屋電機株式会社 | チップ形抵抗器およびその製造方法 |
| US20100236054A1 (en) | 2007-08-30 | 2010-09-23 | Kamaya Electric Co., Ltd. | Method and apparatus for manufacturing metal plate chip resistors |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0776412B2 (ja) * | 1986-07-22 | 1995-08-16 | 松下電器産業株式会社 | 回路基板の電極処理方法 |
| JPH01136302A (ja) * | 1987-11-24 | 1989-05-29 | Sumitomo Metal Mining Co Ltd | 厚膜抵抗器 |
| JP2523862B2 (ja) * | 1989-04-05 | 1996-08-14 | 松下電器産業株式会社 | チップ抵抗器 |
| JPH03138901A (ja) * | 1989-10-24 | 1991-06-13 | Matsushita Electric Ind Co Ltd | チップ抵抗器 |
| JP2623881B2 (ja) * | 1989-12-29 | 1997-06-25 | 三菱マテリアル株式会社 | 負特性サーミスタ素子 |
| JP2836303B2 (ja) * | 1990-08-13 | 1998-12-14 | 松下電器産業株式会社 | 角形チップ抵抗器およびその製造方法 |
| US5366813A (en) * | 1991-12-13 | 1994-11-22 | Delco Electronics Corp. | Temperature coefficient of resistance controlling films |
| JP3112328B2 (ja) * | 1992-01-29 | 2000-11-27 | ローム株式会社 | 厚膜チップ抵抗器 |
-
1995
- 1995-12-21 JP JP07333755A patent/JP3142232B2/ja not_active Expired - Lifetime
-
1996
- 1996-12-17 EP EP96120271A patent/EP0780850A3/en not_active Withdrawn
- 1996-12-18 US US08/769,155 patent/US5828123A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0780850A3 (en) | 1998-05-27 |
| US5828123A (en) | 1998-10-27 |
| EP0780850A2 (en) | 1997-06-25 |
| JPH09180903A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8203422B2 (en) | Resistor device and method of manufacturing the same | |
| JP3142232B2 (ja) | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 | |
| US5366813A (en) | Temperature coefficient of resistance controlling films | |
| JP2964478B2 (ja) | 表面実装型チップ状ヒューズ抵抗器とその製造方法 | |
| JPS5814042B2 (ja) | 厚膜抵抗器 | |
| JP3074527B2 (ja) | チップ形ヒューズ抵抗器 | |
| JPH07111921B2 (ja) | チップ抵抗器 | |
| JP4298239B2 (ja) | 電極組成物および電子部品 | |
| JP2777206B2 (ja) | 厚膜抵抗器の製造方法 | |
| JPH06150802A (ja) | チップ型ヒューズ抵抗器 | |
| JP3112328B2 (ja) | 厚膜チップ抵抗器 | |
| JP2003282302A (ja) | チップ抵抗器 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPH0314001Y2 (ja) | ||
| JP2900610B2 (ja) | 厚膜導体組成物 | |
| JPH0922802A (ja) | 抵抗器 | |
| JP2760035B2 (ja) | 厚膜回路基板 | |
| KR19990044154A (ko) | 저 저항칩 저항기 | |
| JPH0115155Y2 (ja) | ||
| JP3000660B2 (ja) | チップ型半導体部品 | |
| JPH09260113A (ja) | 抵抗器およびその製造方法 | |
| JP2021193710A (ja) | 厚膜抵抗器及びその製造方法 | |
| JP2001185409A (ja) | 厚膜抵抗体、厚膜抵抗器および厚膜抵抗器の製造方法 | |
| JP3625129B2 (ja) | 厚膜抵抗ペースト | |
| JP2765237B2 (ja) | チップ型サーミスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |