JP2623881B2 - 負特性サーミスタ素子 - Google Patents
負特性サーミスタ素子Info
- Publication number
- JP2623881B2 JP2623881B2 JP1341079A JP34107989A JP2623881B2 JP 2623881 B2 JP2623881 B2 JP 2623881B2 JP 1341079 A JP1341079 A JP 1341079A JP 34107989 A JP34107989 A JP 34107989A JP 2623881 B2 JP2623881 B2 JP 2623881B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thermistor element
- thermistor
- negative
- silver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バルク状に形成され面実装される負特性サ
ーミスタ素子に利用する。
ーミスタ素子に利用する。
本発明は、負特性サーミスタ素体とその両端に形成さ
れた電極とを備えた負特性サーミスタ抵抗素子におい
て、 サーミスタ素体の端部を覆う外包電極とサーミスタ素
体との間には外包電極材料の還元作用により高抵抗層を
形成し、サーミスタ素体の端面を含む所定の面積の部分
にサーミスタ素体ならびにその外包電極にそれぞれ導電
性を維持する材料により膜状の内包電極を形成すること
により、 このサーミスタ素子の電気抵抗値のばらつきを小さく
するとともに、量産性の優れた負特性サーミスタ素子を
提供するものである。
れた電極とを備えた負特性サーミスタ抵抗素子におい
て、 サーミスタ素体の端部を覆う外包電極とサーミスタ素
体との間には外包電極材料の還元作用により高抵抗層を
形成し、サーミスタ素体の端面を含む所定の面積の部分
にサーミスタ素体ならびにその外包電極にそれぞれ導電
性を維持する材料により膜状の内包電極を形成すること
により、 このサーミスタ素子の電気抵抗値のばらつきを小さく
するとともに、量産性の優れた負特性サーミスタ素子を
提供するものである。
従来、この種の負特性サーミスタ素子は第２図（ａ）
に示すようにバルク形状のサーミスタ素体11の両端に銀
パラジウム合金による電極14をディッピングにより塗布
した構造であり、第２図（ｂ）にその断面を示すように
サーミスタ素体11と電極14とは直接導電性を維持する材
料で形成する。この電極14の原材料は銀・パラジウムが
混入されたペースト状のもので、これをサーミスタ素体
11の両端に塗布したのち、これを乾燥し焼付けると、ペ
ーストの溶剤成分が揮発して、金属がサーミスタ素体と
反応接合し全体として導電性のものとなる。
に示すようにバルク形状のサーミスタ素体11の両端に銀
パラジウム合金による電極14をディッピングにより塗布
した構造であり、第２図（ｂ）にその断面を示すように
サーミスタ素体11と電極14とは直接導電性を維持する材
料で形成する。この電極14の原材料は銀・パラジウムが
混入されたペースト状のもので、これをサーミスタ素体
11の両端に塗布したのち、これを乾燥し焼付けると、ペ
ーストの溶剤成分が揮発して、金属がサーミスタ素体と
反応接合し全体として導電性のものとなる。
この負特性サーミスタ素子は第２図（ｃ）に示すよう
に基板13上に直接半田（13A）付けされ面実装される。
に基板13上に直接半田（13A）付けされ面実装される。
しかし前記電極をサーミスタ素体の端面を含む表面に
形成する場合には、ディッピングにさいしてサーミスタ
素体の突入深さが一定となるように厳重な制御を行って
も、サーミスタ素体の表面に形成される電極の面積にば
らつきが生ずる。したがって組み上ったサーミスタ素子
としての電気抵抗値にばらつきを生ずる。
形成する場合には、ディッピングにさいしてサーミスタ
素体の突入深さが一定となるように厳重な制御を行って
も、サーミスタ素体の表面に形成される電極の面積にば
らつきが生ずる。したがって組み上ったサーミスタ素子
としての電気抵抗値にばらつきを生ずる。
さらに、電極材料には銀パラジウム合金が使われてい
るが、第２図（ｃ）のように基板実装時に半田付けする
際に、電極材料が半田にくわれるなどの耐熱性に問題が
ある。これを防ぐためパラジウムの含有量を多くする、
あるいはメッキを施す必要がある。しかしパラジウム量
を多くすると半田のぬれ性が劣るとか、サーミスタ素体
が半導体サーミスタ材料のような場合には、サーミスタ
素体がメッキ液に浸食されるなどの問題があった。
るが、第２図（ｃ）のように基板実装時に半田付けする
際に、電極材料が半田にくわれるなどの耐熱性に問題が
ある。これを防ぐためパラジウムの含有量を多くする、
あるいはメッキを施す必要がある。しかしパラジウム量
を多くすると半田のぬれ性が劣るとか、サーミスタ素体
が半導体サーミスタ材料のような場合には、サーミスタ
素体がメッキ液に浸食されるなどの問題があった。
本発明は、これらの課題を解決して、製作後の電気抵
抗値のばらつきが小さく、かつ量産性がよく、製品の半
田に対する耐熱性およびぬれ性の優れた負特性サーミス
タ素子を提供することを目的とする。
抗値のばらつきが小さく、かつ量産性がよく、製品の半
田に対する耐熱性およびぬれ性の優れた負特性サーミス
タ素子を提供することを目的とする。
本発明は、温度に対する負特性を有するサーミスタ素
体と、このサーミスタ素体の両端に形成された電極とを
備えた負特性サーミスタ素子において、 前記電極は、サーミスタ素体の端面の少なくとも一部
を含む所定面積にこのサーミスタ素体の表面と導電性を
維持するように形成された膜状の内包電極と、この内包
電極を内包してサーミスタ素体の端部を覆うように形成
された外包電極とを含み、 この外包電極は内包電極と導電性を維持し、サーミス
タ素体との間に電極形成時に高抵抗層を形成する還元性
を有する金属材料であって、かつ半田に対して耐熱性お
よびぬれ性に優れた材料により構成されたことを特徴と
する。
体と、このサーミスタ素体の両端に形成された電極とを
備えた負特性サーミスタ素子において、 前記電極は、サーミスタ素体の端面の少なくとも一部
を含む所定面積にこのサーミスタ素体の表面と導電性を
維持するように形成された膜状の内包電極と、この内包
電極を内包してサーミスタ素体の端部を覆うように形成
された外包電極とを含み、 この外包電極は内包電極と導電性を維持し、サーミス
タ素体との間に電極形成時に高抵抗層を形成する還元性
を有する金属材料であって、かつ半田に対して耐熱性お
よびぬれ性に優れた材料により構成されたことを特徴と
する。
サーミスタ素体は、半導体サーミスタであり、内包電
極の材料は、銀・パラジウム系合金または銀を主成分と
し、外包電極の材料は、銅または銅系合金を主成分とす
ることが好ましい。
極の材料は、銀・パラジウム系合金または銀を主成分と
し、外包電極の材料は、銅または銅系合金を主成分とす
ることが好ましい。
内包電極の材料は、サーミスタ素体と導電性を維持す
るものであればよく、銀あるいは銀・パラジウム系合金
に限定されるものではなく、例えば金、白金あるいはこ
れらを主成分とする金属材料でもよい。また外包電極の
材料は、サーミスタ素体との界面に高抵抗層を形成し、
かつ内包電極との間に導電性を維持するものであれば、
銅あるいは銅系合金を主成分とするものに限定されるも
のではなく、例えばニッケル、コバルト、錫など、ある
いはこれらの合金などで還元性のある金属材料を主成分
とするものでよい。
るものであればよく、銀あるいは銀・パラジウム系合金
に限定されるものではなく、例えば金、白金あるいはこ
れらを主成分とする金属材料でもよい。また外包電極の
材料は、サーミスタ素体との界面に高抵抗層を形成し、
かつ内包電極との間に導電性を維持するものであれば、
銅あるいは銅系合金を主成分とするものに限定されるも
のではなく、例えばニッケル、コバルト、錫など、ある
いはこれらの合金などで還元性のある金属材料を主成分
とするものでよい。
内包電極は、その電極面積の制御がしやすい。したが
って、抵抗値のばらつきを小さくできる。
って、抵抗値のばらつきを小さくできる。
内包電極には直接に半田づけされることがない。した
がって乾燥や焼成の工程は単純化される。これは量産化
に適する。
がって乾燥や焼成の工程は単純化される。これは量産化
に適する。
サーミスタ素体の主たる材料である遷移金属酸化物系
半導体セラミックスに銅などの還元性ある金属電極を形
成した場合に、この形成時に電極界面の遷移金属酸化物
の一部が還元され、そこから放出された酸素が界面部分
の金属材料を酸化して高抵抗層である例えばCu2O層を形
成する。この現象により外包電極とサーミスタ素体との
間で高抵抗層を形成でき、外包電極とサーミスタ素体と
の間には機械的接触があっても電気的導通はなく、電流
はすべて、サーミスタ素体、サーミスタ材料を還元しな
い金属材料で構成された内包電極、外包電極のように流
れる。したがって、外包電極の形状制御は大まかでよ
い。
半導体セラミックスに銅などの還元性ある金属電極を形
成した場合に、この形成時に電極界面の遷移金属酸化物
の一部が還元され、そこから放出された酸素が界面部分
の金属材料を酸化して高抵抗層である例えばCu2O層を形
成する。この現象により外包電極とサーミスタ素体との
間で高抵抗層を形成でき、外包電極とサーミスタ素体と
の間には機械的接触があっても電気的導通はなく、電流
はすべて、サーミスタ素体、サーミスタ材料を還元しな
い金属材料で構成された内包電極、外包電極のように流
れる。したがって、外包電極の形状制御は大まかでよ
い。
外包電極は銅系号きで形成する場合は、丈夫かつ安価
であり、半田に対する耐熱性がよいためメッキする必要
がないからコストが低減できる。
であり、半田に対する耐熱性がよいためメッキする必要
がないからコストが低減できる。
次に本発明の実施例を図面を参照して説明する。
第１図（ａ）は本発明一実施例の破断斜視図であり、
第１図（ｂ）は断面図である。本図において、抵抗素子
はサーミスタ素体１とこのサーミスタ素体１の両端に形
成された電極２とを備える。
第１図（ｂ）は断面図である。本図において、抵抗素子
はサーミスタ素体１とこのサーミスタ素体１の両端に形
成された電極２とを備える。
ここで本発明の特徴とするところは、電極２は、サー
ミスタ素体１の端面1Aの少なくとも一部を含む所定の面
積に、このサーミスタ素体１と導電性を維持する材料に
より形成された膜状の内包電極３と、この内包電極３を
内包しサーミスタ素体１の端部を覆うように形成された
外包電極４とを含む。この外包電極４は内包電極３と導
電性がありかつサーミスタ素体１との間には高抵抗層を
形成する還元性を有する金属材料により構成されたこと
にある。ここにいう所定の面積は一例として全端面であ
る。
ミスタ素体１の端面1Aの少なくとも一部を含む所定の面
積に、このサーミスタ素体１と導電性を維持する材料に
より形成された膜状の内包電極３と、この内包電極３を
内包しサーミスタ素体１の端部を覆うように形成された
外包電極４とを含む。この外包電極４は内包電極３と導
電性がありかつサーミスタ素体１との間には高抵抗層を
形成する還元性を有する金属材料により構成されたこと
にある。ここにいう所定の面積は一例として全端面であ
る。
さらにサーミスタ素体１は半導体サーミスタであり、
内包電極３の材料は、銀・パラジウム系合金または銀を
主成分とするものであり、外包電極４の材料は銅または
銅系合金を主成分とするものである。すなわち本実施例
では、内包電極３は、銀・パラジウムム系合金または銀
のペースト状のものをサーミスタ素体１の端面1Aの所定
の面積の部分に塗布したものを乾燥しかつ焼付けたもの
であり、外包電極４は、前記内包電極３およびサーミス
タ素体１の端面とその近傍の側面を含む部分に銅のペー
スト状のものをディッピングして乾燥させかつ焼付けた
ものである。
内包電極３の材料は、銀・パラジウム系合金または銀を
主成分とするものであり、外包電極４の材料は銅または
銅系合金を主成分とするものである。すなわち本実施例
では、内包電極３は、銀・パラジウムム系合金または銀
のペースト状のものをサーミスタ素体１の端面1Aの所定
の面積の部分に塗布したものを乾燥しかつ焼付けたもの
であり、外包電極４は、前記内包電極３およびサーミス
タ素体１の端面とその近傍の側面を含む部分に銅のペー
スト状のものをディッピングして乾燥させかつ焼付けた
ものである。
サーミスタ素体に銅系合金のペースト（ここではデュ
ポン社製6001、田中マッセー社製のTR860Cを使用した）
をディッピングによりその端部に塗布し、窒素雰囲気中
で、通常の銅ペーストの焼成温度900℃よりいく分を温
度低め（600℃〜900℃）に制御して焼付ける。これによ
り、銅合金の周囲が還元雰囲気となりこれに接するサー
ミスタ素体の表面に高抵抗層が形成される。
ポン社製6001、田中マッセー社製のTR860Cを使用した）
をディッピングによりその端部に塗布し、窒素雰囲気中
で、通常の銅ペーストの焼成温度900℃よりいく分を温
度低め（600℃〜900℃）に制御して焼付ける。これによ
り、銅合金の周囲が還元雰囲気となりこれに接するサー
ミスタ素体の表面に高抵抗層が形成される。
内包電極を介在させた部分は、サーミスタ素体と内包
電極との間、および内包電極と外包電極との間は、それ
ぞれ導通状態に保たれる。
電極との間、および内包電極と外包電極との間は、それ
ぞれ導通状態に保たれる。
この外包電極４は各サーミスタ素体１に対し、少なく
とも各内包電極３を覆っていれば、すべてが同様の状態
に形成されていなくてよい。通電される電流は、外包電
極４から内包電極３のみを介して流れ、外包電極４がサ
ーミスタ素体１に直接接触している部分からほとんど流
れない。
とも各内包電極３を覆っていれば、すべてが同様の状態
に形成されていなくてよい。通電される電流は、外包電
極４から内包電極３のみを介して流れ、外包電極４がサ
ーミスタ素体１に直接接触している部分からほとんど流
れない。
次にサーミスタ素体として半導体サーミスタ素体を用
い、これに本実施例および従来例により半導体サーミス
タ素子を製作して、その電気抵抗値を測定した結果を表
に示す。
い、これに本実施例および従来例により半導体サーミス
タ素子を製作して、その電気抵抗値を測定した結果を表
に示す。
本表で、処理欄中に、発明とあるのは本発明による場
合を示し、従来とあるのは従来例による場合を示す。ま
たサーミスタ材料は、成分配合が異なるものを二種類え
らび、これをＡおよびＢと表示している。
合を示し、従来とあるのは従来例による場合を示す。ま
たサーミスタ材料は、成分配合が異なるものを二種類え
らび、これをＡおよびＢと表示している。
前記の表から明らかなように、本発明による電気抵抗
値のばらつきは、従来例による場合に比して小さくなっ
ている。
値のばらつきは、従来例による場合に比して小さくなっ
ている。
次に外包電極の材料（Cu含有）のペーストとして、米
国デュポン社の6001および田中マッセー社のTR860Cの２
種類のものをサーミスタ素体に直接塗布し焼付けて外包
電極状のものを形成した。これらを前記の同様の方法で
その電気抵抗値を測定したところ、6001を塗布したもの
は１〜10MΩであり、TR860Cを塗布したものは300KΩ以
上でいずれも導電性がないものである。
国デュポン社の6001および田中マッセー社のTR860Cの２
種類のものをサーミスタ素体に直接塗布し焼付けて外包
電極状のものを形成した。これらを前記の同様の方法で
その電気抵抗値を測定したところ、6001を塗布したもの
は１〜10MΩであり、TR860Cを塗布したものは300KΩ以
上でいずれも導電性がないものである。
以上説明したように、本発明によれば、その電気抵抗
値のばらつきの小さい負特性サーミスタ素子を簡単な操
作処理で安価にできる効果がある。また本発明のサーミ
スタ素子は外包電極の半田に対する耐熱性およびぬれ性
がよいものを選択できるのでメッキ処理が不要になる効
果がある。
値のばらつきの小さい負特性サーミスタ素子を簡単な操
作処理で安価にできる効果がある。また本発明のサーミ
スタ素子は外包電極の半田に対する耐熱性およびぬれ性
がよいものを選択できるのでメッキ処理が不要になる効
果がある。
第１図は本発明一実施例を示す図。 第２図は従来例を示す図。 １、11……サーミスタ素体、1A……サーミスタ素体の端
面、２、14……電極、３……内包電極、４……外包電
極、13……基板、13A……半田。
面、２、14……電極、３……内包電極、４……外包電
極、13……基板、13A……半田。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古川 雅啓 埼玉県秩父郡横瀬町大字横瀬2270番地 三菱鉱業セメント株式会社セラミックス 研究所内 (56)参考文献 特開 昭55−110002（ＪＰ，Ａ) 特開 平１−106401（ＪＰ，Ａ)
Claims (2)
- 【請求項１】温度に対する負特性を有するサーミスタ素
体と、 このサーミスタ素体の両端に形成された電極と を備えた負特性サーミスタ素子において、 前記電極は、 前記サーミスタ素体の端面の少なくとも一部を含む所定
面積にこのサーミスタ素体の表面と導電性を維持するよ
うに形成された膜状の内包電極と、 この内包電極の外側に前記サーミスタ素体の端部を覆う
ように形成された外包電極と を含み、 この外包電極は前記内包電極と導電性を維持しかつ前記
サーミスタ素体との間に電極形成時に高抵抗層を形成す
る還元性を有する金属材料を主成分とする材料により構
成された ことを特徴とする負特性サーミスタ素子。 - 【請求項２】前記内包電極の材料は、銀・パラジウム系
合金または銀を主成分とし、 前記外包電極の材料は、銅または銅系合金を主成分とす
る 請求項１記載の負特性サーミスタ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341079A JP2623881B2 (ja) | 1989-12-29 | 1989-12-29 | 負特性サーミスタ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1341079A JP2623881B2 (ja) | 1989-12-29 | 1989-12-29 | 負特性サーミスタ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250601A JPH03250601A (ja) | 1991-11-08 |
| JP2623881B2 true JP2623881B2 (ja) | 1997-06-25 |
Family
ID=18343054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1341079A Expired - Lifetime JP2623881B2 (ja) | 1989-12-29 | 1989-12-29 | 負特性サーミスタ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623881B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3142232B2 (ja) * | 1995-12-21 | 2001-03-07 | 釜屋電機株式会社 | 低抵抗のチップ形抵抗器、及び該抵抗器の製造方法 |
| JP3060966B2 (ja) * | 1996-10-09 | 2000-07-10 | 株式会社村田製作所 | チップ型サーミスタおよびその製造方法 |
| JP4660922B2 (ja) * | 2000-12-19 | 2011-03-30 | 株式会社村田製作所 | サーミスタ及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55110002A (en) * | 1979-02-16 | 1980-08-25 | Tdk Electronics Co Ltd | Positive temperature coefficient thermistor |
| JPH01106401A (ja) * | 1987-10-19 | 1989-04-24 | Nitto Denko Corp | 電極形成用接着シート |
-
1989
- 1989-12-29 JP JP1341079A patent/JP2623881B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03250601A (ja) | 1991-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5339068A (en) | Conductive chip-type ceramic element and method of manufacture thereof | |
| US6314637B1 (en) | Method of producing a chip resistor | |
| KR100350184B1 (ko) | 모놀리식 배리스터의 제조 방법 | |
| US3443914A (en) | Composite metal wire with a base of iron or nickel and an outer coat of palladium | |
| JP4244466B2 (ja) | 導電性ペーストおよびそれを用いた半導体セラミック電子部品 | |
| JPH05251210A (ja) | 導電性チップ型セラミック素子及びその製造方法 | |
| JP2623881B2 (ja) | 負特性サーミスタ素子 | |
| US3717798A (en) | Overlay for ohmic contact electrodes | |
| KR100358302B1 (ko) | 부온도 계수 써미스터 | |
| JPH0136243B2 (ja) | ||
| KR960042780A (ko) | 칩형상전자부품 및 그 제조방법 | |
| JPS5879837A (ja) | 磁器コンデンサ | |
| US4695818A (en) | Electrical resistor with a negative temperature coefficient for incremental resistance values and method for manufacturing same | |
| JP2765237B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| KR100324097B1 (ko) | 부특성 서미스터 장치 | |
| JPS6345760Y2 (ja) | ||
| JP2727692B2 (ja) | サーミスタ素子 | |
| JPH07105719A (ja) | 導電性ペーストと抵抗体素子 | |
| JP3016560B2 (ja) | 電圧非直線抵抗体の製造方法 | |
| JP2569936Y2 (ja) | チップサーミスタ | |
| JPS6010701A (ja) | 正特性サ−ミスタ | |
| JPS63236785A (ja) | セラミツク電子部品の電極形成方法 | |
| JPS59124706A (ja) | 導電性ペ−スト及びセラミツク電子部品 | |
| JP2000021607A (ja) | チップサーミスタの製造方法 | |
| JPS633121Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |