JP2569936Y2 - チップサーミスタ - Google Patents
チップサーミスタInfo
- Publication number
- JP2569936Y2 JP2569936Y2 JP1991087693U JP8769391U JP2569936Y2 JP 2569936 Y2 JP2569936 Y2 JP 2569936Y2 JP 1991087693 U JP1991087693 U JP 1991087693U JP 8769391 U JP8769391 U JP 8769391U JP 2569936 Y2 JP2569936 Y2 JP 2569936Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip thermistor
- solder
- mounting
- end electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、板状又は略方形状，柱
状，円筒状のセラミック素体を有するチップサーミスタ
に関する。
状，円筒状のセラミック素体を有するチップサーミスタ
に関する。
【０００２】
【従来の技術】チップサーミスタは、セラミック材料の
焼結体である板状又は略方形状，柱状，円筒状のセラミ
ック素体の両端部に、銀，パラジウム合金（Ａｇ／Ｐ
ｄ），銅（Ｃｕ）等の端部電極が互いに絶縁されて形成
されたものである。
焼結体である板状又は略方形状，柱状，円筒状のセラミ
ック素体の両端部に、銀，パラジウム合金（Ａｇ／Ｐ
ｄ），銅（Ｃｕ）等の端部電極が互いに絶縁されて形成
されたものである。
【０００３】図４にチップサーミスタの一従来例を示
す。
す。
【０００４】このチップサーミスタ１は平板状セラミッ
ク素体２の両端部に形成された第１の端部電極３ａと第
２の端部電極３ｂとを有して成り、図５に示すように、
前記第１の端部電極３ａと前記第２の端部電極３ｂが半
田５により半田付けされることによって所望のプリント
基板６に実装される。
ク素体２の両端部に形成された第１の端部電極３ａと第
２の端部電極３ｂとを有して成り、図５に示すように、
前記第１の端部電極３ａと前記第２の端部電極３ｂが半
田５により半田付けされることによって所望のプリント
基板６に実装される。
【０００５】ところが、この半田付けの際、端部電極３
ａ，３ｂが溶融した半田５によって加熱され、端部電極
材が、一部半田中に冶金的性質の拡散により移行し、一
般に半田食われと呼ばれる電極の移行現象が起きる。
ａ，３ｂが溶融した半田５によって加熱され、端部電極
材が、一部半田中に冶金的性質の拡散により移行し、一
般に半田食われと呼ばれる電極の移行現象が起きる。
【０００６】この半田食われによる影響に対し、電極材
料を選択することで、これを抑制することが可能とな
り、例えば電極材料としてＡｇ／Ｐｄ合金を用いた場
合、Ｐｄの含有量を増やすことで半田食われを減少でき
るが、Ｐｄは高価なため、コスト増となる。
料を選択することで、これを抑制することが可能とな
り、例えば電極材料としてＡｇ／Ｐｄ合金を用いた場
合、Ｐｄの含有量を増やすことで半田食われを減少でき
るが、Ｐｄは高価なため、コスト増となる。
【０００７】また半田溶融加熱により、前記半田食われ
以外に、プリント基板６上の実装後におけるチップサー
ミスタ１の抵抗値が変化する。
以外に、プリント基板６上の実装後におけるチップサー
ミスタ１の抵抗値が変化する。
【０００８】上記欠点の解決手段として、前記端部電極
表面に、鉛，錫等から成る半田ペーストを印刷塗布し、
その後、熱処理することにより金属被膜を形成すること
も考えられる。
表面に、鉛，錫等から成る半田ペーストを印刷塗布し、
その後、熱処理することにより金属被膜を形成すること
も考えられる。
【０００９】しかし、この方法によると、熱処理回数が
多くなるため、平板状セラミック素体の受ける熱ストレ
スがより大きくなり、プリント基板６上への実装後にお
けるチップサーミスタの抵抗値が低下し、さらには抵抗
値の経時変化も大きくなるという問題を生ずる
多くなるため、平板状セラミック素体の受ける熱ストレ
スがより大きくなり、プリント基板６上への実装後にお
けるチップサーミスタの抵抗値が低下し、さらには抵抗
値の経時変化も大きくなるという問題を生ずる
【００１０】
【考案が解決しようとする課題】このように、従来はチ
ップサーミスタを半田付けすることによってプリント基
板等に実装するため、その伝熱による電極の半田食われ
を生じ、基板実装後のチップサーミスタの抵抗値が変化
するという問題があった。
ップサーミスタを半田付けすることによってプリント基
板等に実装するため、その伝熱による電極の半田食われ
を生じ、基板実装後のチップサーミスタの抵抗値が変化
するという問題があった。
【００１１】そこで本考案は上記事情に鑑みてなされた
ものであり、実装時の半田濡れ性が良く、実装後におけ
るチップサーミスタの抵抗値の変化及びその経時変化の
少ない、半田耐熱性の優れたチップサーミスタを提供す
ることを目的とするものである。
ものであり、実装時の半田濡れ性が良く、実装後におけ
るチップサーミスタの抵抗値の変化及びその経時変化の
少ない、半田耐熱性の優れたチップサーミスタを提供す
ることを目的とするものである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本考案は、板状又は略方形状，柱状，円筒状のセラミ
ック素体と、この素体の両端に互いに絶縁され形成され
た端部電極を有するチップサーミスタにおいて、前記端
部電極は、パラジウム５０％以上を含む金属によって形
成され、その表面に金属被膜を電解メッキ法により形成
されていることを特徴とするものである。
に本考案は、板状又は略方形状，柱状，円筒状のセラミ
ック素体と、この素体の両端に互いに絶縁され形成され
た端部電極を有するチップサーミスタにおいて、前記端
部電極は、パラジウム５０％以上を含む金属によって形
成され、その表面に金属被膜を電解メッキ法により形成
されていることを特徴とするものである。
【００１３】
【作用】上記構成のチップサーミスタによれば、端部電
極をパラジウム５０％以上を含む金属で形成するので、
基板実装後におけるチップサーミスタの抵抗変化率が低
減する。また、端部電極表面に電解メッキ法によって金
属被膜が形成されるため、基板実装時の半田濡れ性が良
くなるとともに、半田耐熱性が向上することによって基
板実装時の伝熱による端部電極の半田食われが減少す
る。
極をパラジウム５０％以上を含む金属で形成するので、
基板実装後におけるチップサーミスタの抵抗変化率が低
減する。また、端部電極表面に電解メッキ法によって金
属被膜が形成されるため、基板実装時の半田濡れ性が良
くなるとともに、半田耐熱性が向上することによって基
板実装時の伝熱による端部電極の半田食われが減少す
る。
【００１４】
【実施例】以下に本考案の一実施例を図面を参照して詳
述する。
述する。
【００１５】図１は本考案の一実施例のチップサーミス
タ７の断面図を示すものである。
タ７の断面図を示すものである。
【００１６】酸化マンガンＭｎＯ，酸化コバルトＣｏ
Ｏ，酸化ニッケルＮｉＯ等を主成分とする焼結体から成
る略方形状セラミック素体８の長手方向の両端部に、互
いに絶縁された第１の端部電極９ａと第２の端部電極９
ｂが設けられる。この端部電極９ａ，９ｂは、例えば、
パラジウムＰｄを５０％以上含む、銀，パラジウム合金
（Ａｇ／Ｐｄ）で形成される。また端部電極９ａ，９ｂ
の表面には電解メッキ法によって鉛からなる第１の金属
被膜１０ａ，１０ｂが形成され、さらにその表面に電解
メッキ法によって錫からなる第２の金属被膜１１ａ，１
１ｂが形成される。すなわち、端部電極９ａ，９ｂの表
面には２層構造の金属被膜が形成されることとなる。
Ｏ，酸化ニッケルＮｉＯ等を主成分とする焼結体から成
る略方形状セラミック素体８の長手方向の両端部に、互
いに絶縁された第１の端部電極９ａと第２の端部電極９
ｂが設けられる。この端部電極９ａ，９ｂは、例えば、
パラジウムＰｄを５０％以上含む、銀，パラジウム合金
（Ａｇ／Ｐｄ）で形成される。また端部電極９ａ，９ｂ
の表面には電解メッキ法によって鉛からなる第１の金属
被膜１０ａ，１０ｂが形成され、さらにその表面に電解
メッキ法によって錫からなる第２の金属被膜１１ａ，１
１ｂが形成される。すなわち、端部電極９ａ，９ｂの表
面には２層構造の金属被膜が形成されることとなる。
【００１７】その後、チップサーミスタ７は所望のプリ
ント基板に端部電極９ａ，９ｂを電解メッキ法によって
形成された鉛から成る金属被膜１０ａ，１０ｂ及び錫か
ら成る金属被膜１１ａ，１１ｂと共に、半田付けするこ
とによって実装する。
ント基板に端部電極９ａ，９ｂを電解メッキ法によって
形成された鉛から成る金属被膜１０ａ，１０ｂ及び錫か
ら成る金属被膜１１ａ，１１ｂと共に、半田付けするこ
とによって実装する。
【００１８】次に、上記実施例におけるチップサーミス
タ７の一製造方法について説明する。
タ７の一製造方法について説明する。
【００１９】まず、略方形状セラミック素体８の両端部
に、例えば、パラジウムＰｄを５０％以上含む、銀，パ
ラジウム合金（Ａｇ／Ｐｄ）のペーストを塗布し、それ
を酸素雰囲気中で焼き付け処理し、その焼き付け電極が
形成されたセラミック素体を還元または中性雰囲気中で
熱処理を行う。そして例えばＮ２等の中性雰囲気中で基
板装着温度と同じ温度、すなわち、１８０乃至２００℃
で５分間、加熱処理することによって、端部電極９ａ，
９ｂが形成される。その後、上述したように、このチッ
プサーミスタ素子の端部電極９ａ，９ｂの表面に、常温
にて電解メッキ法によって第１の金属被膜１０ａ，１０
ｂを形成する。次に、その表面に、同様にして錫メッキ
を施し、第２の金属被膜１１ａ，１１ｂを形成する。
に、例えば、パラジウムＰｄを５０％以上含む、銀，パ
ラジウム合金（Ａｇ／Ｐｄ）のペーストを塗布し、それ
を酸素雰囲気中で焼き付け処理し、その焼き付け電極が
形成されたセラミック素体を還元または中性雰囲気中で
熱処理を行う。そして例えばＮ２等の中性雰囲気中で基
板装着温度と同じ温度、すなわち、１８０乃至２００℃
で５分間、加熱処理することによって、端部電極９ａ，
９ｂが形成される。その後、上述したように、このチッ
プサーミスタ素子の端部電極９ａ，９ｂの表面に、常温
にて電解メッキ法によって第１の金属被膜１０ａ，１０
ｂを形成する。次に、その表面に、同様にして錫メッキ
を施し、第２の金属被膜１１ａ，１１ｂを形成する。
【００２０】そして最後に、洗浄等を経てチップサーミ
スタ７が完成する。
スタ７が完成する。
【００２１】このように、中性雰囲気中で加熱処理され
た略方形状セラミック素体７及び端部電極９ａ，９ｂ
は、初期エージングされることになるので、基板実装後
の半田付けの伝熱による平板状セラミック素体１１自体
の抵抗値の変化はほとんど起こらない。また端部電極９
ａ，９ｂ表面に電解メッキ処理を施すことにより金属被
膜１０ａ，１１ａ，１０ｂ，１１ｂが形成されるため、
半田濡れ性が良くなり、さらに前記電解メッキ処理が常
温で行われるため耐熱性が向上し、端部電極９ａ，９ｂ
の半田食われによる抵抗変化率も減少する。
た略方形状セラミック素体７及び端部電極９ａ，９ｂ
は、初期エージングされることになるので、基板実装後
の半田付けの伝熱による平板状セラミック素体１１自体
の抵抗値の変化はほとんど起こらない。また端部電極９
ａ，９ｂ表面に電解メッキ処理を施すことにより金属被
膜１０ａ，１１ａ，１０ｂ，１１ｂが形成されるため、
半田濡れ性が良くなり、さらに前記電解メッキ処理が常
温で行われるため耐熱性が向上し、端部電極９ａ，９ｂ
の半田食われによる抵抗変化率も減少する。
【００２２】したがって、プリント基板実装によるチッ
プサーミスタの抵抗変化率は大幅に低下し、そのため抵
抗値のバラツキも少なくなる。
プサーミスタの抵抗変化率は大幅に低下し、そのため抵
抗値のバラツキも少なくなる。
【００２３】このように製造されたチップサーミスタ７
について、本考案者らが行った実験により得られた結果
を図３に示す。この図は半田の溶融温度に対する基板実
装後の抵抗変化率を示す図であり、従来例と本実施例に
おけるチップサーミスタ１，７について比較したもので
ある。図３でわかるように、半田温度の上昇に伴い基板
実装後の抵抗変化率も上昇するが、同じ半田温度の場
合、本実施例の方が従来例に比べ、かなり改善されてい
ることが分かる。
について、本考案者らが行った実験により得られた結果
を図３に示す。この図は半田の溶融温度に対する基板実
装後の抵抗変化率を示す図であり、従来例と本実施例に
おけるチップサーミスタ１，７について比較したもので
ある。図３でわかるように、半田温度の上昇に伴い基板
実装後の抵抗変化率も上昇するが、同じ半田温度の場
合、本実施例の方が従来例に比べ、かなり改善されてい
ることが分かる。
【００２４】またチップサーミスタ７は、プリント基板
にチップサーミスタ７を取り付け、これを半田浴中に浸
せきさせることにより実装されるが、図２は、本実施例
のチップサーミスタの耐熱性を示し、端部電極９ａ，９
ｂの素材であるＡｇ／Ｐｄの組成率を変えた場合の、そ
の浸せき時間と抵抗変化率の関係を示す。この場合、Ａ
ｇに対し、Ｐｄの量が多いほど、チップサーミスタ７の
抵抗変化率は低下し、Ｐｄのみを素材とした場合（Ｐｄ
＝１００％）が最良ではあるが、上述したようにＰｄは
コストがかかるため、本実施例においては、Ｐｄは５０
％以上含むこととした。
にチップサーミスタ７を取り付け、これを半田浴中に浸
せきさせることにより実装されるが、図２は、本実施例
のチップサーミスタの耐熱性を示し、端部電極９ａ，９
ｂの素材であるＡｇ／Ｐｄの組成率を変えた場合の、そ
の浸せき時間と抵抗変化率の関係を示す。この場合、Ａ
ｇに対し、Ｐｄの量が多いほど、チップサーミスタ７の
抵抗変化率は低下し、Ｐｄのみを素材とした場合（Ｐｄ
＝１００％）が最良ではあるが、上述したようにＰｄは
コストがかかるため、本実施例においては、Ｐｄは５０
％以上含むこととした。
【００２５】本実施例では、金属被膜を２層で形成した
が、錫メッキのみで形成しても同様の効果が得られる。
が、錫メッキのみで形成しても同様の効果が得られる。
【００２６】また本実施例においてはセラミック素体の
形状を略方形状としたが、板状又は柱状，円筒状として
も同様の効果が得られる。
形状を略方形状としたが、板状又は柱状，円筒状として
も同様の効果が得られる。
【００２７】尚、本考案は上記実施例に限定されず、そ
の要旨を変更しない範囲内で種々に変形実施できる。
の要旨を変更しない範囲内で種々に変形実施できる。
【００２８】
【考案の効果】上記構成のチップサーミスタによれば、
端部電極をパラジウム５０％以上を含む金属で形成する
ので、基板実装後におけるチップサーミスタの抵抗変化
率が低減する。また、端部電極表面に電解メッキ法によ
って金属被膜が形成されるため、基板実装時の半田濡れ
性が良くなるとともに、半田耐熱性が向上することによ
って基板実装時の伝熱による端部電極の半田食われが減
少する。
端部電極をパラジウム５０％以上を含む金属で形成する
ので、基板実装後におけるチップサーミスタの抵抗変化
率が低減する。また、端部電極表面に電解メッキ法によ
って金属被膜が形成されるため、基板実装時の半田濡れ
性が良くなるとともに、半田耐熱性が向上することによ
って基板実装時の伝熱による端部電極の半田食われが減
少する。
【図１】本考案の一実施例のチップサーミスタの断面図
【図２】本考案の一実施例のチップサーミスタの耐熱性
を示す図
を示す図
【図３】本考案の一実施例の効果を示す図
【図４】従来のチップサーミスタの断面図
【図５】従来のチップサーミスタの実装工程図
７ チップサーミスタ ８ 略方形状セラミック素体 ９ａ，９ｂ 端部電極 １０ａ，１０ｂ 鉛から成る第１の金属被膜 １１ａ，１１ｂ 錫から成る第２の金属被膜
Claims (4)
- 【請求項１】 板状又は略方形状，柱状，円筒状のセラ
ミック素体と、この素体の両端に互いに絶縁され形成さ
れた端部電極を有するチップサーミスタにおいて、前記
端部電極は、パラジウムを５０％以上含む金属によって
形成され、その表面に金属被膜を電解メッキ法により形
成したことを特徴とするチップサーミスタ。 - 【請求項２】 前記金属被膜が鉛錫からなる請求項１記
載のチップサーミスタ。 - 【請求項３】 前記端部電極が形成されたセラミック素
体は、酸素雰囲気中で熱処理されている請求項１記載の
チップサーミスタ。 - 【請求項４】 前記端部電極が形成されたセラミック素
体は、更に還元または中性雰囲気中で熱処理されている
請求項３記載のチップサーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991087693U JP2569936Y2 (ja) | 1991-10-25 | 1991-10-25 | チップサーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991087693U JP2569936Y2 (ja) | 1991-10-25 | 1991-10-25 | チップサーミスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0538802U JPH0538802U (ja) | 1993-05-25 |
| JP2569936Y2 true JP2569936Y2 (ja) | 1998-04-28 |
Family
ID=13922010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991087693U Expired - Lifetime JP2569936Y2 (ja) | 1991-10-25 | 1991-10-25 | チップサーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569936Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06801Y2 (ja) * | 1987-02-27 | 1994-01-05 | 株式会社村田製作所 | チツプ型正特性サ−ミスタ |
| JPH02189903A (ja) * | 1989-01-18 | 1990-07-25 | Murata Mfg Co Ltd | 積層型バリスタ |
| JPH02296312A (ja) * | 1989-05-10 | 1990-12-06 | Sumitomo Metal Ind Ltd | 電子部品およびその製造方法 |
| JP2591205B2 (ja) * | 1989-12-28 | 1997-03-19 | 三菱マテリアル株式会社 | サーミスタ |
-
1991
- 1991-10-25 JP JP1991087693U patent/JP2569936Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0538802U (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05211110A (ja) | 積層セラミックキャパシタの製造方法 | |
| JP2569936Y2 (ja) | チップサーミスタ | |
| JP2001189229A (ja) | コンデンサ | |
| JPS58178903A (ja) | 導電性ペ−スト | |
| JPS5874030A (ja) | 電子部品、導電皮膜組成物及び製造方法 | |
| JPH01293503A (ja) | 正の抵抗温度特性を有する半導体磁器 | |
| JP7272523B2 (ja) | チップ抵抗器およびその製造方法 | |
| JPS635842B2 (ja) | ||
| US20040046636A1 (en) | Method of producing ceramic thermistor chips | |
| JP2001291604A (ja) | チップ形積層サーミスタ及びその製造方法 | |
| JPH0518004U (ja) | チツプサーミスタ | |
| JP2623881B2 (ja) | 負特性サーミスタ素子 | |
| US4695818A (en) | Electrical resistor with a negative temperature coefficient for incremental resistance values and method for manufacturing same | |
| JPS6322444B2 (ja) | ||
| JP4556337B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2649081B2 (ja) | 厚膜銅ペースト | |
| JPH04317302A (ja) | 正特性サーミスタ及びその製造方法 | |
| JPS6038862B2 (ja) | 固体電解コンデンサ | |
| JPH0142083B2 (ja) | ||
| JP3348642B2 (ja) | セラミック電子部品の製造方法 | |
| JPS63236785A (ja) | セラミツク電子部品の電極形成方法 | |
| JP3471467B2 (ja) | 粒界層型半導体セラミックコンデンサーの製造方法 | |
| JPS5868803A (ja) | 導電性ペ−スト組成物 | |
| JPH01146301A (ja) | 正特性サーミスタの製造方法 | |
| JP2008060173A (ja) | 電子部品及びその端子電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971202 |