JP7272523B2 - チップ抵抗器およびその製造方法 - Google Patents
チップ抵抗器およびその製造方法 Download PDFInfo
- Publication number
- JP7272523B2 JP7272523B2 JP2019042192A JP2019042192A JP7272523B2 JP 7272523 B2 JP7272523 B2 JP 7272523B2 JP 2019042192 A JP2019042192 A JP 2019042192A JP 2019042192 A JP2019042192 A JP 2019042192A JP 7272523 B2 JP7272523 B2 JP 7272523B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- substrate
- insulating substrate
- chip resistor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
電子部品の放熱性を向上させるにあたっては様々な工夫がなされているが、電子部品、とりわけチップ抵抗器においては、絶縁基板の放熱性、熱膨張特性を改善することがきわめて有効である。
従来、窒化ケイ素はセラミックス基板の1種として、アルミナ基板に代えて抵抗器に用いることができるとされてきた。
基体を構成する材料として、セラミックスが挙げられており、基体が窒化珪素質セラミックスまたは窒化アルミニウム質セラミックスからなるならば、特に放熱性に優れることが開示されている(段落0028)。
前記改質層はSiO2を含むことが好ましい。
前記改質層は、焼結助剤が溶出された層である、ことが好ましい。また、改質層は酸素の比率が高い、いわゆるO‐richであることが好ましい。
前記改質層は、前記絶縁基板のバルク領域に比べて焼結助剤の組成比が少ない、Y,Mg‐poorであることが好ましい。
前記改質層は、前記絶縁基板の上下面に形成されている、ことが好ましい。
すなわち、焼成膜を形成する部分全体であることが好ましい。
前記酸処理は、塩酸への浸漬により行われる、ことが好ましい。
また、基板表面の改質層とは、基板表面に処理を行うことでバルクの部分(基板内部)における化学的組成と異なる組成を有する層のことである。より具体的な説明は以下において行う。
発明者は、例えばSi3N4基板の表面を塩酸により改質することにより平滑な焼成膜を形成することができることを見出した。
加えて、Si3N4基板の表面を酸処理により適正な条件で改質することにより、チップ抵抗器の基板としてSi3N4等の窒化ケイ素セラミックスを用いることができることを発見した。
(チップ抵抗器の構成)
図1は本発明の一実施の形態によるチップ抵抗器の一構成例を示す断面図であり、図2(a)はその斜視図である。図1および図2(a)に示すように、本実施の形態によるチップ抵抗器Aは、窒化ケイ素セラミックスからなる絶縁基板1と、絶縁基板1の上面に形成された抵抗体3と、抵抗体3の両端部に電気的に接続した電極5,5と、例えばガラス保護膜17と樹脂保護膜21とからなる保護膜と、端面電極7と、電極5および端面電極7を被覆するめっき層15と、を有している。符号23は、トリミング溝(切れ込み)である。
以下に、酸処理の詳細について説明する。
図3は、Si3N4基板に形成されたペーストを加熱により固化させた後の表面写真(図3(a))と断面写真(図3(b))とを示す図である。酸処理を施していない、いわゆる未処理のSi3N4基板では、抵抗体および電極を焼成する際の熱処理により、窒素ガスが発生すると推測する。
そこで、例えば、大判のSi3N4基板の状態で、酸処理を行う。
酸処理の条件は例えば以下の通りである。
(酸処理条件の一例)
試薬: HCl (濃度5mol/L)
処理槽温度: 100℃
処理時間: 1時間
酸処理の条件は、上記のものに限定されないが、図4の結果を踏まえると、図4(b)のように溶出層(酸化処理後の改質層)が厚すぎると、熱電伝導率や抗折強度が低下するおそれがあるため、図4(c)に示すように適切な厚み(ここでは、40μm)を有する条件である、HCl濃度5mol/L,1時間で酸処理行うことが好ましい。
また、少なくとも抵抗体の上部を覆うガラス保護膜、エポキシ系保護膜等を形成することもある。
電極5と抵抗体3は一部が重複するが、重複部分の上下関係はいずれでも良い。
尚、本実施の形態では、チップ抵抗器を対象としているが、チップヒューズ等の基板にも用いることができ、円柱状の基材にも適用が可能である。
次に、チップ抵抗器の全体の製造方法について説明する。図7は、本実施の形態によるチップ抵抗器の製造方法の一例を示すフローチャート図である。適宜、図1,2等を参照して説明する。
1)start:多数個取り用の大判絶縁基板(Si3N4等)を準備し、最終的に個片のチップ抵抗器とするためのサイズに合わせた分割用の溝を形成する。
2)ステップS1:絶縁基板1を酸処理する。具体的には、塩酸(HCl)に絶縁基板1を浸漬する。
例えば、濃度:1~5mol/L,処理時間:30分~1時間,処理槽温度:約100℃である。塩酸の他に、硫酸や硝酸を使用することができる。基板に残りにくい点から塩酸や硝酸が好ましく、取り扱い安さの点から塩酸が好ましい。
4)ステップS3:分割用の溝により囲まれた絶縁基板1の個片領域の上下面の両端部に電極5を形成する。例えば、銀系ペーストをスクリーン印刷し、850℃で焼成する。
6)ステップS5:抵抗体3の表面を覆うガラス保護膜17を形成する。
7)ステップS6:レーザビーム等によって抵抗体3の一部にトリミング溝(切れ込み)23を入れ、所望の抵抗値に調整する。
9)ステップS8:分割用の溝に沿って絶縁基板1を短冊状に分割する。
10)ステップS9:絶縁基板1の両側端面2e,2fにNiCr合金材をスパッタリングして端面電極7を形成する。
12)ステップS11:電極5と端面電極7に、ニッケルめっき層/錫めっき層15を順番に形成する。
処理を終了する(end)。
また、本発明の各構成要素は、任意に取捨選択することができ、取捨選択した構成を具備する発明も本発明に含まれるものである。
1a、1b 改質層
2a 表面
2b 裏面
2c、2d 側面
2e、2f 端面
3 抵抗体
5 電極(表面)
3/5 焼成膜
7 端面電極
11 電極(裏面)
15 めっき層
17 ガラス保護膜
21 樹脂保護膜
23 トリミング溝
Claims (6)
- 直方体形状の絶縁基板と、前記絶縁基板の一面に形成される抵抗体と、前記抵抗体の両端部に形成される電極を有する抵抗器であって、
前記絶縁基板は窒化ケイ素セラミックスからなり、前記絶縁基板は表面に前記絶縁基板のバルク領域に比べて焼結助剤の組成比が少ない改質層が形成されているチップ抵抗器。 - 前記絶縁基板はSi3N4である、
請求項1に記載のチップ抵抗器。 - 前記改質層はSiO2を含む、
請求項1又は2に記載のチップ抵抗器。 - 前記改質層は、焼結助剤が溶出された層である、
請求項1から3までのいずれか1項に記載のチップ抵抗器。 - 前記改質層は、前記絶縁基板の上下面に形成されている、
請求項1から4までのいずれか1項に記載のチップ抵抗器。 - 直方体形状の窒化ケイ素セラミックスからなる絶縁基板と、前記絶縁基板の一面に形成される抵抗体と、前記抵抗体の両端部に形成される電極を有する抵抗器の製造方法であって、
前記絶縁基板に塩酸への浸漬により行われる酸処理を施し、次いで、酸化処理する工程を行い、その後に、前記抵抗体および電極を焼成により形成する工程を行う、ことを特徴とするチップ抵抗器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019042192A JP7272523B2 (ja) | 2019-03-08 | 2019-03-08 | チップ抵抗器およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019042192A JP7272523B2 (ja) | 2019-03-08 | 2019-03-08 | チップ抵抗器およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020145360A JP2020145360A (ja) | 2020-09-10 |
JP7272523B2 true JP7272523B2 (ja) | 2023-05-12 |
Family
ID=72354551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019042192A Active JP7272523B2 (ja) | 2019-03-08 | 2019-03-08 | チップ抵抗器およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7272523B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7293943B2 (ja) | 2019-07-23 | 2023-06-20 | 三菱電機株式会社 | 照明装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63100794A (ja) * | 1986-10-16 | 1988-05-02 | 東洋紡績株式会社 | 厚膜セラミツクス・プリント配線板 |
JPH11195505A (ja) * | 1997-12-26 | 1999-07-21 | E I Du Pont De Nemours & Co | 厚膜抵抗体及びその製造方法 |
-
2019
- 2019-03-08 JP JP2019042192A patent/JP7272523B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7293943B2 (ja) | 2019-07-23 | 2023-06-20 | 三菱電機株式会社 | 照明装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020145360A (ja) | 2020-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5324390B2 (ja) | 積層電子部品 | |
JP7272523B2 (ja) | チップ抵抗器およびその製造方法 | |
JP4431052B2 (ja) | 抵抗器の製造方法 | |
JP5038395B2 (ja) | 電気ptcサーミスタ部品とその製造方法 | |
JP2007115755A (ja) | 電子部品及びその製造方法 | |
JP2007066671A (ja) | チップ型ヒューズ素子及びその製造方法 | |
JP2004128221A (ja) | チップ型セラミック電子部品の製造方法 | |
KR102021667B1 (ko) | 베이스 금속 또는 베이스 금속 합금의 전극들을 가지는 높은 전도성이 있는 낮은 저항 칩 레지스터를 제조하는 방법 | |
JP3642100B2 (ja) | チップ抵抗器およびその製造方法 | |
JP2019195065A (ja) | 高伝導卑金属電極と合金ローオームチップ抵抗の作製方法 | |
JP2001291604A (ja) | チップ形積層サーミスタ及びその製造方法 | |
JPH0774445A (ja) | 厚膜導体およびその製造方法 | |
JP2000138102A (ja) | 抵抗器およびその製造方法 | |
JP2003151425A (ja) | チップ型電流ヒューズ及びその製造方法 | |
JP2008244211A (ja) | 薄膜チップ抵抗器の製造方法 | |
JP3374279B2 (ja) | 積層チップ部品及びその製造方法 | |
JP2023535769A (ja) | 温度センサ、及びこの種の温度センサを製造するための方法 | |
JP2001057301A (ja) | 抵抗器およびその製造方法 | |
JP2569936Y2 (ja) | チップサーミスタ | |
JPH0451585A (ja) | 窒化アルミニウム配線基板 | |
JPH10321404A (ja) | 抵抗器およびその製造方法 | |
JP4135265B2 (ja) | チップ型電子部品の製造方法 | |
JPH11204303A (ja) | 抵抗器およびその製造方法 | |
JPH1126203A (ja) | 抵抗器およびその製造方法 | |
JP2008210986A (ja) | セラミック多層板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7272523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |