JP2008210986A - セラミック多層板およびその製造方法 - Google Patents

セラミック多層板およびその製造方法 Download PDF

Info

Publication number
JP2008210986A
JP2008210986A JP2007046033A JP2007046033A JP2008210986A JP 2008210986 A JP2008210986 A JP 2008210986A JP 2007046033 A JP2007046033 A JP 2007046033A JP 2007046033 A JP2007046033 A JP 2007046033A JP 2008210986 A JP2008210986 A JP 2008210986A
Authority
JP
Japan
Prior art keywords
layer
resistor
conductor
green sheet
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007046033A
Other languages
English (en)
Inventor
Yuko Tsunoda
祐子 角田
Kazunori Ishida
和範 石田
Kazuhiro Yamaguchi
和宏 山口
Yoriichi Koizumi
頼一 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007046033A priority Critical patent/JP2008210986A/ja
Publication of JP2008210986A publication Critical patent/JP2008210986A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】より簡便な方法で内部抵抗体層の膜厚制御を容易にし、焼成後の抵抗値のばらつきを小さくすることができるセラミック多層板を得ること。
【解決手段】積層構造をなす複数のセラミック層10,20,30,40,50と、該複数のセラミック層内部に配置されて層間接続された複数の導体層と、複数のセラミック層内部に配置されて2つの導体層22a,22bに接続された抵抗体層55aとを備えたセラミック多層板60を製造するにあたり、グリーンシート上に抵抗体ペースト層を形成した後に、導体ペースト層を該導体ペースト層の一端が抵抗体ペースト層の一端に重なるようにしてグリーンシート上に形成し、その後に焼成する。
【選択図】 図1

Description

本発明は、セラミック多層板およびその製造方法に関し、特に内部抵抗体層を備えたセラミック多層板およびその製造方法に関する。
電子部品の実装に使用される配線板の1つにセラミック多層板がある。このセラミック多層板は、積層構造をなす複数のセラミック層と、当該セラミック多層板の厚さ方向にて互いに隣り合うセラミック層同士の間に配置された内部導体層と、内部導体層同士を層間接続するバイアコンタクトとを有しており、用途によっては抵抗体層が更に設けられる。
内部に抵抗体層を備えたセラミック多層板を製造するにあたっては、まず、未焼成のグリーンシートにバイアホール用の穴を開け、その穴に印刷法を用いてバイアコンタクト用の導体を充填する。次に導体を印刷法で塗布し、2つの導体層を互いに離間させて形成した後、再び印刷法を用いてこれらの導体層に一部重なるようにして抵抗体を塗布し、抵抗体層を形成する。場合によっては、抵抗体を塗布した後に乾燥させる工程を付加する。導体層、抵抗体層を形成したグリーンシートを積み上げ、積層プレスを行った後、所定の大きさに切断する。こうして生積層体を形成する。生積層体を焼成し、グリーンシートを絶縁層に変化させ、導体層と抵抗体層とを内蔵したセラミック多層基板を得る。
しかしながら上述の従来方法では、抵抗体層を印刷により形成する際に、抵抗体層の膜厚が先に形成されている導体層膜厚の影響を受けるため、焼成により得られる内部抵抗体層の抵抗値がばらつき易かった。
特許文献1には、内層導体層を設けた未焼成のグリーンシートが積層され該内層導体層がバイアコンタクト用の導体によって導通されているグリーンシート積層体を熱圧着し、該グリーンシート積層体の最外層のグリーンシートの表面に表層抵抗体層を形成し、該グリーンシート積層体および表層抵抗体層を一括同時焼成し、その焼成されたグリーンシート積層体および表層抵抗体層の表面に表層導体層を形成した後、その表層導体層を焼成することが示されている。
特開平5−226840号公報
上記特許文献1には、表層に抵抗体層を形成する手法が示されているにすぎず、内層に抵抗体層を形成することについての開示はない。さらに、抵抗体とグリーンシートとを焼成した後、導体層を印刷し、表層導体層形成のために再度焼成を行うという煩雑な作業が生じる。さらに、抵抗体は2回焼成されることになり、抵抗値が変動するという弊害がある。
本発明は上記に鑑みてなされたものであり、より簡便な方法で内部抵抗体層の膜厚制御を容易にし、焼成後の抵抗値のばらつきを小さくすることができるセラミック多層板およびその製造方法を得ることを目的とする。
上記の目的を達成する本発明のセラミック多層板は、積層構造をなす複数のセラミック層と、該複数のセラミック層内部に配置されて層間接続された複数の導体層と、複数のセラミック層内部に配置されて2つの導体層に接続された抵抗体層とを備えたセラミック多層板であって、グリーンシート上に抵抗体ペースト層を形成した後に、2つの導体ペースト層を各導体ペースト層の一端が抵抗体ペースト層に重なるようにグリーンシート上に形成し、その後に焼成したものであることを特徴とする。
本発明のセラミック多層板は、抵抗体ペースト層を形成した後に導体ペースト層を形成して得たものであるので、抵抗体ペースト層の層厚や印刷幅等を所望の値に制御することが容易である。また、焼成は1度のみとすることができる。したがって、本発明のセラミック多層板では、より簡便な方法で内部抵抗体層の膜厚制御が容易になり、焼成後の抵抗値のばらつきを小さくすることができる。
以下、本発明のセラミック多層板およびその製造方法の実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下に説明する実施の形態に限定されるものではない。
実施の形態1.
図1は、セラミック多層板の一例を概略的に示す断面図である。同図に示すセラミック多層板60は、積層構造をなす5つのセラミック層10,20,30,40,50を有している。これらのセラミック層10,20,30,40,50の積層方向にて互いに隣り合う2つのセラミック層同士の間には、内部導体層2,12a,12b,22a,22b,32a,32bや内部抵抗体層55aが配置されている。また、所定のセラミック層には層間接続のためのバイアコンタクト14,24a,24b,34a,34b,44a,44bが設けられている。更に、第5セラミック層50には2つの導体層46a,46bが上面を露出させた状態で設けられている。
上記の内部抵抗体層55aは例えばマイクロ波回路を構成するものであり、2つの内部導体層22a,22bに接続されている。内部導体層22aの一端が内部抵抗体層55aの一端に重なり、内部導体層22bの一端が内部抵抗体層55aの他端に重なっている。
図2は、内部抵抗体層55aと内部導体層22aとの接続部を概略的に示す拡大図であり、図1中の一点鎖線L1で囲まれた領域の拡大図に相当する。同図に示すように、内部抵抗体層55aと内部導体層22aとの接続部CRでの内部抵抗体層55aの層厚T1と、内部抵抗体層55aの平均層厚T2との差D1は、接続部CRでの内部導体層22aの層厚T5と、内部導体層22aの平均層厚T6との差D2よりも小さい。
更に詳しく説明すると、上記の接続部CRでは内部抵抗体層55aと内部導体層22aとの界面が略水平になっており、当該接続部CRでの内部抵抗体層55aと内部導体層22aとの界面を基準面として該基準面の両側で内部抵抗体層55aの層厚と内部導体層22aの層厚とを求めたときには、内部抵抗体層55aの層厚の方が内部導体層22aの層厚よりも厚くなっている。このような層厚分布は、内部抵抗体層55aと内部導体層22bとの接続部にも現れている。
上記の層厚分布を有するセラミック多層板60は、例えば抵抗体ペースト層形成工程と、導体ペースト層形成工程と、生積層体作製工程と、焼成工程とを含み、これらの工程をこの順番で行う製造方法により得ることができる。以下、上記の各工程の一例を示す図3を参照しつつ、当該製造方法を工程毎に詳述する。
(抵抗体ペースト層形成工程)
抵抗体ペースト層形成工程では、グリーンシート上に抵抗体ペースト層を形成する。図3中にステップS1a,S1bとして示すように、必要に応じて、上記のグリーンシートの所定箇所にはバイアホールとなる貫通孔をレーザ加工、マイクロドリル加工、パンチング等により予め形成し(ステップS1a)、当該貫通孔にバイアコンタクトの元となる導体ペーストを予め充填しておき(ステップS1b)、その後に抵抗体ペースト層を形成する(ステップS1c)。
上記の導体ペーストとしては、例えば、銅(Cu)、銀(Ag)、アルミニウム(Al)、金(Au)、ニッケル(Ni)、白金(Pt)、またはパラジウム(Pd)等からなる少なくとも1種の金属粉末または金属粒子を含有するものが用いられる。また、抵抗体ペースト層の形成は、例えば六ホウ化ランタン、焼成により酸化物となるルテニウム化合物(酸化ルテニウム等)、焼成により酸化物となるスズ化合物(酸化スズ等)等の抵抗体材料を含有した抵抗体ペーストを例えばスクリーン印刷等の印刷法によって所定箇所に印刷することで行われる。この抵抗体ペースト層が最終的に内部抵抗体層となる。
(導体ペースト層形成工程)
導体ペースト層形成工程は、図3中にステップS3で示すように、抵抗体ペースト層を形成するステップS1cの後に行われるものであり、上述の抵抗体ペースト層の一端に1つの導体ペースト層の一端が重なり、上述の抵抗体ペースト層の他端に他の1つの導体ペースト層の一端が重なるように互いに離間させて、前述のグリーンシート上に少なくとも2つの導体ペースト層を形成する。
このとき使用する導体ペーストとしては、例えば抵抗体ペースト層形成工程についての説明の中で例示した導体ペーストと同じものが例示される。導体ペースト層を形成するにあたっては、例えばスクリーン印刷等の印刷法が適用される。なお、グリーンシートに形成する導体ペースト層は上記2つの導体ペースト層に限定されるものではなく、当該2つの導体ペースト層を含む所定数の導体ペースト層が形成される。これらの導体ペースト層の形成は、抵抗体ペースト層を乾燥させてから行うことが好ましい。
このように、上述の製造方法では抵抗体ペースト層を形成した後に導体ペースト層を形成するので、同一のグリーンシート上に抵抗体ペースト層の形成箇所が複数存在した場合でも、各抵抗体ペースト層の厚さや印刷幅が略一定になり、設計値からの誤差、特に抵抗体ペースト層のにじみ量も略一定値になる。このため、当該抵抗体ペースト層を焼成して得られる内部抵抗体層での抵抗値のばらつきが抑えられる。また、図4に示すように、抵抗体ペースト層RL上では印刷マスクPMの下方の空間が狭くなるので、内部導体層22a、22bの元となる各導体ペースト層CL,CLの形成時には当該導体ペースト層CL,CLの層厚が抵抗体ペースト層RL上で薄くなり、結果として、図2を用いて説明した層厚分布が最終的に得られる。
一方、同一のグリーンシート上に複数の抵抗体ペースト層を形成するにあたって従来のように導体ペースト層を抵抗体ペースト層よりも先に形成すると、導体ペースト層の形状や粗密等により抵抗体ペースト印刷時の塗布量が変化する。例えばグリーンシートGS上で導体ペースト層CLが散在している領域では、図5−1に示すように抵抗体ペースト層RLの厚さが印刷マスクPMの厚さで決まるのに対し、導体ペースト層CLが密集している領域では、図5−2に示すように抵抗体ペースト層RLの厚さが増大する。その結果として、抵抗体ペースト層RLの厚さや形成精度にばらつきが生じ、焼成により得られる内部抵抗体層の抵抗値にもばらつきが生じる。
(生積層体作製工程)
生積層体作製工程では、図3中にステップS5a,S5b,S5cで示すように、導体ペースト層形成工程まで経たグリーンシートを含む複数のグリーンシートを積層し(ステップ5a)、各グリーンシートを積層方向に加圧成形(ステップS5b)してから所定形状の生積層体に切断する(ステップS5c)。所定のグリーンシートには、所望数の導体ペースト層や所望数の抵抗体ペースト層が予め形成される。また、所定のグリーンシートには、バイアホールとなる貫通孔にバイアコンタクトとなる導体ペーストが予め充填される。生積層体の平面視上の形状および平面視上の大きさは、製造しようとするセラミック多層板の平面視上の形状および平面視上の大きさ、ならびに焼成工程での生積層体の体積変化等を考慮して、適宜選定される。
(焼成工程)
焼成工程では、図3中にステップS7で示すように、生積層体作製工程で得た生積層体を焼成する。このときの焼成温度や焼成雰囲気等の焼成条件は、グリーンシートでのセラミック原料の組成、抵抗体ペーストでの抵抗体材料の組成、導体ペーストでの導体の組成等に応じて適宜選定される。この焼成工程まで行うことにより、目的とするセラミック多層板が得られる。必要に応じて、焼成工程後に研磨工程等を行ってもよい。
以上説明した製造方法により得られるセラミック多層板60(図1参照)では、抵抗体ペースト層を形成した後に導体ペースト層を形成するので、抵抗体ペースト層の層厚や印刷幅等を所望の値に制御することが容易である。また、焼成は1度のみとすることができる。したがって、このセラミック多層板60では、従来方法よりも簡便な方法で内部抵抗体層55aの膜厚を制御して、当該内部抵抗体層55aの抵抗値のばらつきを小さくすることができる。
実施の形態2.
図6は、セラミック多層板の他の例を概略的に示す断面図である。同図に示すセラミック多層板65は、内部抵抗体層55bの一端が内部導体層22aの一端に重なり、内部抵抗体層55bの他端が内部導体層22bの一端に重なっているという点、および内部抵抗体層55bと内部導体層22a,22bとの接続での層厚分布が実施の形態1での層厚分布と異なっているという点を除き、図1に示したセラミック多層板60と同様の構成を有している。図6に示した構成要素のうちで内部抵抗体層55bを除いた残りの構成要素については、図1で用いた参照符号と同じ参照符号を付してその説明を省略する。
図7は、内部抵抗体層55bと内部導体層22aとの接続部を概略的に示す拡大図であり、図6中の一点鎖線L2で囲まれた領域の拡大図に相当する。同図に示すように、上記の接続部CRでの内部抵抗体層55bの層厚T1と、内部抵抗体層55bの平均層厚T2との差は、接続部CRでの内部導体層22aの層厚T5と、内部導体層22aの平均層厚T6との差と略同じである。接続部CRでの内部抵抗体層55bの平均層厚と内部導体層22aの平均層厚とは、略同じである。このような層厚分布は、内部抵抗体層55bと内部導体層22bとの接続部にも現れている。
このような層厚分布を有するセラミック多層板65は、例えば実施の形態1で説明した製造方法とは異なるものの、当該製造方法と同様に抵抗体ペースト層形成工程と、導体ペースト層形成工程と、生積層体作製工程と、焼成工程とを含み、これらの工程をこの順番で行う方法により製造することができる。以下、これらの工程を工程毎に詳述する。
(抵抗体ペースト層形成工程)
抵抗体ペースト層形成工程では、第1のグリーンシート上に抵抗体ペースト層を形成する。この抵抗体ペースト層形成工程は、実施の形態1で説明した製造方法での抵抗体ペースト層形成工程と同様にして行うことができる。必要に応じて、第1のグリーンシートにおける2つの主面のうちで抵抗体ペースト層が形成された主面とは反対側の主面に、所望数の導体ペースト層を形成することもできる。また、バイアコンタクトの元となる所望数の導体ペースト層を第1のグリーンシートに予め形成することもできる。
(導体ペースト層形成工程)
導体ペースト層形成工程では、上述の抵抗体ペースト層の一端を1つの導体ペースト層の一端に重ね、上述の抵抗体ペースト層の他端を他の1つの導体ペースト層の一端に重ねることができるように互いに離間させて、少なくとも2つの導体ペースト層を第2のグリーンシート上に形成する。この導体ペースト層形成工程は、第1のグリーンシート上にではなく第2のグリーンシート上に上記少なくとも2つの導体ペースト層を形成するという点を除き、実施の形態1で説明した製造方法での導体ペースト層形成工程と同様にして行うことができる。
このように抵抗体ペースト層と導体ペースト層とを別々のグリーンシートに形成すると、同一のグリーンシートの上面または下面に抵抗体ペースト層の形成箇所が複数存在した場合でも、各抵抗体ペースト層の厚さや印刷幅が略一定になり、設計値からの誤差、特に抵抗体ペースト層のにじみ量も略一定値になる。このため、当該抵抗体ペースト層を焼成して得られる内部抵抗体層での抵抗値のばらつきが抑えられる。
(生積層体作製工程)
生積層体作製工程では、上述の抵抗体ペースト層の一端が1つの導体ペースト層の一端に重なり、当該抵抗体ペースト層の他端が他の1つの導体ペースト層の一端に重なるように、第1のグリーンシートと第2のグリーンシートとを含む複数のグリーンシートを積層し、各グリーンシートを積層方向に加圧成形してから所定形状の生積層体に切断する。この生積層体作製工程は、上記第1のグリーンシートと上記第2のグリーンシートとが所定の向きで積層されるようにして各グリーンシートを積層する以外は、実施の形態1で説明した製造方法での生積層体作製工程と同様にして行うことができる。
図8は、内部抵抗体層の元となる抵抗体ペースト層が形成された第1のグリーンシート、および内部抵抗体層に接続される内部導体層の元の導体ペースト層が形成された第2のグリーンシートそれぞれの一例を概略的に示す斜視図である。
同図に示す例では、第1のグリーンシートGS1の下面に内部抵抗体層の元となる抵抗体ペースト層RL1が形成されており、当該第1のグリーンシートGS1の上面には、抵抗体ペースト層RL1から得られる内部抵抗体層には接続されない内部導体層の元の導体ペースト層CL1,CL2が形成されている。内部抵抗体層に接続される内部導体層の元の導体ペースト層CL3,CL4は、第2のグリーンシートGS2の上面に形成されている。第1のグリーンシートGS1と第2のグリーンシートGS2とは、図示の向きで、あるいは図示の状態を天地させた向きで積層される。このようにして第1のグリーンシートGS1と第2グリーンシートGS2とを積層することにより、図7を用いて説明した層厚分布が最終的に形成される。
(焼成工程)
焼成工程では、生積層体作製工程で得た生積層体を焼成する。この焼成工程は、実施の形態1で説明した製造方法での焼成工程と同様にして行うことができる。焼成工程まで行うことにより、目的とするセラミック多層板が得られる。必要に応じて、焼成工程後に研磨工程等を行ってもよい。
上述した各工程を順番に行う製造方法によって得られるセラミック多層板65(図6参照)では、抵抗体ペースト層と導体ペースト層とを別々に形成するので、抵抗体ペースト層の層厚や印刷幅等を所望の値に制御することが容易である。また、焼成は1度のみとすることができる。したがって、このセラミック多層板65でも、実施の形態1で説明したセラミック多層板60(図1参照)と同様に、従来方法よりも簡便な方法で内部抵抗体層55bの膜厚を制御して、当該内部抵抗体層55bの抵抗値のばらつきを小さくすることができる。
以上、本発明のセラミック多層板およびその製造方法について実施の形態を挙げて説明したが、前述のように、本発明は上述の形態に限定されるものではない。例えば、本発明のセラミック多層板でのセラミック層の数は2以上の所望数とすることができ、個々のセラミック層の組成は適宜選定可能である。また、内部導体層、内部抵抗体層、およびバイアコンタクトそれぞれの配置形態は、当該セラミック多層板の用途等に応じて適宜選定可能である。さらに、内部導体層、内部抵抗体層、およびバイアコンタクトの他の所望の回路素子を内部に配設することも可能である。
そして、抵抗体ペースト層や導体ペースト層は、スクリーン印刷以外の印刷法によりグリーンシート上に形成することも可能である。実施の形態2で説明した製造方法では、印刷法以外の方法、例えばインクジェット法により抵抗体ペースト層や導体ペースト層を形成することも可能である。本発明のセラミック多層板およびその製造法の各々については、上述の形態以外に種々の変形、修飾、組み合わせ等が可能である。
本発明のセラミック多層板の一例を概略的に示す断面図である。 図1に示したセラミック多層板での内部抵抗体層と内部導体層との接続部を概略的に示す拡大図である。 本発明の製造方法によりセラミック多層板を製造する際に行われる各工程の一例を示すフローチャートである。 本発明の製造方法によりセラミック多層板を製造する過程でグリーンシート上に形成される導体ペースト層の一例を概略的に示す側面図である。 従来の製造方法によりセラミック多層板を製造する過程でグリーンシート上に形成される抵抗体ペースト層の一例を概略的に示す側面図である。 従来の製造方法によりセラミック多層板を製造する過程でグリーンシート上に形成される抵抗体ペースト層の他の例を概略的に示す側面図である。 本発明のセラミック多層板の他の例を概略的に示す断面図である。 図6に示したセラミック多層板での内部抵抗体層と内部導体層との接続部を概略的に示す拡大図である。 内部抵抗体層の元となる抵抗体ペースト層が形成されたグリーンシート、および内部抵抗体層に接続される内部導体層の元の導体ペースト層が形成されたグリーンシートそれぞれの一例を概略的に示す斜視図である。
符号の説明
2,12a,2b,22a,22b,32a,32b 内部導体層
10,20,30,40,50 セラミック層
55a,55b 内部抵抗体層
60,65 セラミック多層板
CR 内部抵抗体層と該内部抵抗体層に接続された内部導体層との接続部

Claims (6)

  1. 積層構造をなす複数のセラミック層と、該複数のセラミック層内部に配置されて層間接続された複数の導体層と、前記複数のセラミック層内部に配置されて2つの前記導体層に接続された抵抗体層とを備えたセラミック多層板であって、
    グリーンシート上に抵抗体ペースト層を形成した後に、2つの導体ペースト層を各導体ペースト層の一端が前記抵抗体ペースト層に重なるように前記グリーンシート上に形成し、その後に焼成したものであることを特徴とするセラミック多層板。
  2. 前記抵抗体層と前記導体層との接続部での前記抵抗体層の層厚と、該抵抗体層の平均層厚との差は、前記接続部での前記導体層の層厚と、該導体層の平均層厚との差よりも小さいことを特徴とする請求項1に記載のセラミック多層板。
  3. 積層構造をなす複数のセラミック層と、該複数のセラミック層内部に配置されて層間接続された複数の導体層と、前記複数のセラミック層内部に配置されて2つの前記導体層に接続された抵抗体層とを備えたセラミック多層板であって、
    第1のグリーンシート上に抵抗体ペースト層を形成し、第2のグリーンシート上に2つの導体ペースト層を離間して形成した後、前記2つの導体ペースト層それぞれの一端が前記抵抗体ペースト層に重なるように前記第1のグリーンシートと前記第2グリーンシートとを積層し、その後に焼成したものであることを特徴とするセラミック多層板。
  4. 前記抵抗体層と前記導体層との接続部での前記抵抗体層の層厚と、該抵抗体層の平均層厚との差は、前記接続部での前記導体層の層厚と、該導体層の平均層厚との差と略同じであることを特徴とする請求項3に記載のセラミック多層板。
  5. グリーンシート上に抵抗体ペースト層を形成する抵抗体ペースト層形成工程と、
    前記抵抗体ペースト層の一端に1つの導体ペースト層の一端が重なり、前記抵抗体ペースト層の他端に他の1つの導体ペースト層の一端が重なるように、前記グリーンシート上に少なくとも2つの導体ペースト層を形成する導体ペースト層形成工程と、
    前記導体ペースト層形成工程まで経た前記グリーンシートを含む複数のグリーンシートを積層し、各グリーンシートの積層方向に加圧成形してから所定形状の生積層体を切り出す生積層体作製工程と、
    前記生積層体を焼成する焼成工程と、
    を含むことを特徴とするセラミック多層板の製造方法。
  6. 第1のグリーンシート上に抵抗体ペースト層を形成する抵抗体ペースト層形成工程と、
    前記抵抗体ペースト層の一端を1つの導体ペースト層の一端に重ね、前記抵抗体ペースト層の他端を他の1つの導体ペースト層の一端に重ねることができるように所定の間隔をあけて、第2のグリーンシート上に少なくとも2つの導体ペースト層を形成する導体ペースト層形成工程と、
    前記抵抗体ペースト層の一端が前記第2のグリーンシート上に形成された1つの導体ペースト層の一端に重なり、前記抵抗体ペースト層の他端が前記第2のグリーンシート上に形成された他の1つの導体ペースト層の一端に重なるように、前記第1のグリーンシートと前記第2のグリーンシートとを含む複数のグリーンシートを積層し、各グリーンシートの積層方向に加圧成形してから所定形状の生積層体を切り出す生積層体作製工程と、
    前記生積層体を焼成する焼成工程と、
    を含むことを特徴とするセラミック多層板の製造方法。
JP2007046033A 2007-02-26 2007-02-26 セラミック多層板およびその製造方法 Pending JP2008210986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007046033A JP2008210986A (ja) 2007-02-26 2007-02-26 セラミック多層板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007046033A JP2008210986A (ja) 2007-02-26 2007-02-26 セラミック多層板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008210986A true JP2008210986A (ja) 2008-09-11

Family

ID=39787040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007046033A Pending JP2008210986A (ja) 2007-02-26 2007-02-26 セラミック多層板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008210986A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669035B (zh) * 2018-07-18 2019-08-11 大陸商鵬鼎控股(深圳)股份有限公司 電路板及電路板的製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669035B (zh) * 2018-07-18 2019-08-11 大陸商鵬鼎控股(深圳)股份有限公司 電路板及電路板的製作方法

Similar Documents

Publication Publication Date Title
JP3322199B2 (ja) 多層セラミック基板およびその製造方法
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
JP5236371B2 (ja) セラミック部品の製造方法
WO2013137338A1 (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP2007109566A (ja) チップ型ヒューズ素子及びその製造方法
US9832877B2 (en) Collective substrate for resistor devices
JP4564820B2 (ja) 多数個取り配線基板およびその製造方法
JP2008210986A (ja) セラミック多層板およびその製造方法
WO2021256501A1 (ja) 電子部品及び電子部品の製造方法
US5700338A (en) Method of manufacturing resistor integrated in sintered body and method of manufacturing multilayer ceramic electronic component
JPH0521635A (ja) 多層基板
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
KR102021667B1 (ko) 베이스 금속 또는 베이스 금속 합금의 전극들을 가지는 높은 전도성이 있는 낮은 저항 칩 레지스터를 제조하는 방법
JP4898937B2 (ja) 多数個取り配線基板およびその製造方法
JP7445489B2 (ja) 多数個取り配線基板およびその製造方法、並びに配線基板の製造方法
JP2006196840A (ja) 配線基板およびその製造方法
JPH0738217A (ja) セラミック基板
KR102436222B1 (ko) 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
JP4285751B2 (ja) 配線基板、及びその製造方法
JP2007128962A (ja) 多層配線基板、及びその製造方法
JP2874686B2 (ja) 多層基板
JP2021129066A (ja) 配線基板およびその製造方法
JP2006041320A (ja) 積層型インダクタ
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JP2002359102A (ja) 積層型チップサーミスタ及びその製造方法