JP2020145360A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP2020145360A
JP2020145360A JP2019042192A JP2019042192A JP2020145360A JP 2020145360 A JP2020145360 A JP 2020145360A JP 2019042192 A JP2019042192 A JP 2019042192A JP 2019042192 A JP2019042192 A JP 2019042192A JP 2020145360 A JP2020145360 A JP 2020145360A
Authority
JP
Japan
Prior art keywords
resistor
substrate
insulating substrate
chip resistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019042192A
Other languages
English (en)
Other versions
JP7272523B2 (ja
Inventor
安盛 敦雄
Atsuo Yasumori
敦雄 安盛
綾 渡邊
Aya Watanabe
綾 渡邊
剛 ▲高▼木
剛 ▲高▼木
Takeshi Takagi
浦野 幸一
Koichi Urano
幸一 浦野
久和 永田
Hisakazu Nagata
久和 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Tokyo University of Science
Original Assignee
Koa Corp
Tokyo University of Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp, Tokyo University of Science filed Critical Koa Corp
Priority to JP2019042192A priority Critical patent/JP7272523B2/ja
Publication of JP2020145360A publication Critical patent/JP2020145360A/ja
Application granted granted Critical
Publication of JP7272523B2 publication Critical patent/JP7272523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】チップ抵抗器の基板としてSi3N4基板を使用することで放熱性、熱膨張特性を改善するとともに、焼成膜(抵抗体膜、電極)に膨れを抑制する。【解決手段】直方体形状の絶縁基板と、前記絶縁基板の一面に形成される抵抗体と、前記抵抗体の両端部に形成される電極を有する抵抗器であって、前記絶縁基板は窒化ケイ素セラミックスからなり、前記絶縁基板は表面に改質層が形成されているチップ抵抗器。【選択図】図2

Description

本発明は、チップ抵抗器およびその製造方法に関する。
例えば、電力制御に使用されるインバータの心臓部として用いられるパワーモジュールは、制御電力の増大、高集積化、高信頼性などが要求されている。このような要求を満たすためには、電子部品の放熱性等を向上させる必要がある。
電子部品の放熱性を向上させるにあたっては様々な工夫がなされているが、電子部品、とりわけチップ抵抗器においては、絶縁基板の放熱性、熱膨張特性を改善することがきわめて有効である。
そこで、チップ抵抗器の基板として、高熱伝導率を持つ窒化ケイ素(Si)基板を採用することが考えられる。
従来、窒化ケイ素はセラミックス基板の1種として、アルミナ基板に代えて抵抗器に用いることができるとされてきた。
例えば、特許文献1には、基体と、基体上に位置する抵抗体と、金属層と、抵抗体上に位置するガラス層を備える回路基板が開示されている。
基体を構成する材料として、セラミックスが挙げられており、基体が窒化珪素質セラミックスまたは窒化アルミニウム質セラミックスからなるならば、特に放熱性に優れることが開示されている(段落0028)。
特許第6393012号「抵抗体およびこれを備える回路基板ならびに電子装置」
発明者らがチップ抵抗器の基板としてSi基板を使用したところ、抵抗ペーストや電極ペーストに含まれるガラス成分とSiとが反応して窒素ガスが発生することがわかった。これに起因して、焼成膜(抵抗体、電極)に膨れが生じ、導通性や密着性が悪くなるという問題がある。
本発明は、チップ抵抗器の基板としてSi基板を使用することで抵抗器の放熱性、熱膨張特性を改善するとともに、焼成膜(抵抗体、電極)に膨れを抑制することを目的とする。
本発明の一観点によれば、直方体形状の絶縁基板と、前記絶縁基板の一面に形成される抵抗体と、前記抵抗体の両端部に形成される電極を有する抵抗器であって、前記絶縁基板は窒化ケイ素セラミックスからなり、前記絶縁基板は表面に改質層が形成されているチップ抵抗器が提供される。
前記絶縁基板はSiである、ことが好ましい。
前記改質層はSiOを含むことが好ましい。
前記改質層は、焼結助剤が溶出された層である、ことが好ましい。また、改質層は酸素の比率が高い、いわゆるO‐richであることが好ましい。
前記改質層は、前記絶縁基板のバルク領域に比べて焼結助剤の組成比が少ない、Y,Mg‐poorであることが好ましい。
前記改質層は、前記絶縁基板の上下面に形成されている、ことが好ましい。
すなわち、焼成膜を形成する部分全体であることが好ましい。
本発明の他の観点によれば、直方体形状の窒化ケイ素セラミックスからなる絶縁基板と、前記絶縁基板の一面に形成される抵抗体と、前記抵抗体の両端部に形成される電極を有する抵抗器の製造方法であって、前記絶縁基板に酸処理を施し、次いで、酸化処理する工程を行い、その後に、前記抵抗体および電極を焼成により形成する工程を行う、ことを特徴とするチップ抵抗器の製造方法が提供される。
酸処理により焼結助剤を表面から溶出させ、次いで、酸化処理する工程を行うことで、基板表面に改質層を形成することができ、窒化ケイ素セラミックスに含まれる成分と抵抗ペーストや電極ペーストに含まれるガラス成分との反応を抑制することができるため焼成膜(抵抗体、電極)の膨れが発生しにくく、平滑な焼成膜を形成することができる。
前記酸処理は、塩酸への浸漬により行われる、ことが好ましい。
本発明によれば、チップ抵抗器の基板としてSi基板を使用した場合において、焼成膜(抵抗体、電極)における膨れの発生を抑制することができた。また、これによって、チップ抵抗器の導通性や密着性を改善することができた。
本発明の一実施の形態によるチップ抵抗器の一構成例を示す断面図である。 図2(a)は、本実施の形態によるチップ抵抗器の一構成例を示す斜視図である。図2(b)は、Si基板の斜視図である。 Si基板に形成されたペーストを加熱により固化させた後の表面写真(a)と断面写真(b)とを示す図である。 図4は、Si基板の断面図(写真)である。図4(a)は未処理、図4(b)は、HCl濃度1mol/Lでの処理後,図4(c)は、HCl濃度5mol/Lでの処理後の写真である。 XPS測定チャートの一例を示す図であり、図5(a)は未処理、図5(b)はHCl濃度5mol/Lでの処理後のチャートである。 HCl濃度5mol/Lでの処理後のSi基板上の焼成膜の表面写真(a)と基板/焼成膜界面を含む断面の写真を示す図である。 本実施の形態によるチップ抵抗器の製造方法の一例を示すフローチャート図である。
本明細書において、窒化ケイ素セラミックスとは、主としてSiを含む物質の総称である。
また、基板表面の改質層とは、基板表面に処理を行うことでバルクの部分(基板内部)における化学的組成と異なる組成を有する層のことである。より具体的な説明は以下において行う。
発明者は、チップ抵抗器の基板として、高熱伝導率を持つ窒化ケイ素(Si)基板を採用するにあたり、焼成膜(抵抗体、電極)に膨れが生じ、導通性や密着性が悪くなるという問題を発見した。
発明者は、例えばSi基板の表面を塩酸により改質することにより平滑な焼成膜を形成することができることを見出した。
加えて、Si基板の表面を酸処理により適正な条件で改質することにより、チップ抵抗器の基板としてSi等の窒化ケイ素セラミックスを用いることができることを発見した。
以下に、本発明の実施の形態について、図面を参照しながら詳細に説明を行う。
(チップ抵抗器の構成)
図1は本発明の一実施の形態によるチップ抵抗器の一構成例を示す断面図であり、図2(a)はその斜視図である。図1および図2(a)に示すように、本実施の形態によるチップ抵抗器Aは、窒化ケイ素セラミックスからなる絶縁基板1と、絶縁基板1の上面に形成された抵抗体3と、抵抗体3の両端部に電気的に接続した電極5,5と、例えばガラス保護膜17と樹脂保護膜21とからなる保護膜と、端面電極7と、電極5および端面電極7を被覆するめっき層15と、を有している。符号23は、トリミング溝(切れ込み)である。
図2(b)に示すように、絶縁基板1は、窒化ケイ素セラミックス(Si等)からなる所定厚みを有する矩形状(直方形状)の絶縁性基板である。すなわち、絶縁基板1は、図2(b)に示すように、表面2a/裏面2b/側面2c、2d/端面2e、2f(端面電極側)を有する。
絶縁基板1は、その表面2a及び裏面2bに改質層1aおよび改質層1bを有する。改質層1a,1bは、絶縁基板(Si基板)1に酸処理(HClによる表面処理)を施し、Si基板1に含まれている焼結助剤のMg,Al,Y等を溶出させて溶出層を形成し、さらに基板表面2a/基板裏面2bを酸化させることにより形成されたSiO膜により形成される。この改質層1a,1bにより、Siと抵抗ペーストや電極ペーストに含まれるガラス成分との反応を抑制することができる。従って、焼成膜(抵抗体3、電極5)の表面に膨れが発生しにくく、平滑な焼成膜を形成することができる。
(酸処理の詳細)
以下に、酸処理の詳細について説明する。
図3は、Si基板に形成されたペーストを加熱により固化させた後の表面写真(図3(a))と断面写真(図3(b))とを示す図である。酸処理を施していない、いわゆる未処理のSi基板では、抵抗体および電極を焼成する際の熱処理により、窒素ガスが発生すると推測する。
そのため、Si基板上に形成された焼成膜(抵抗体3/電極5)に膨れ1xが生じ、焼成膜(抵抗体3/電極5)の導電性や密着性が悪くなるという問題がある(図3参照)。
そこで、例えば、大判のSi基板の状態で、酸処理を行う。
酸処理の条件は例えば以下の通りである。
(酸処理条件の一例)
試薬: HCl (濃度5mol/L)
処理槽温度: 100℃
処理時間: 1時間
図4は、Si基板の断面図(写真)である。図4(a)は未処理,図4(b)は、HCl濃度1mol/L,1時間,図4(c)は、HCl濃度5mol/L,1時間での酸処理後の写真である。図5は、XPS測定チャートの一例を示す図であり、図5(a)は未処理、図5(b)はHCl濃度5mol/L,1時間での酸処理後のチャートである。
酸処理の条件は、上記のものに限定されないが、図4の結果を踏まえると、図4(b)のように溶出層(酸化処理後の改質層)が厚すぎると、熱電伝導率や抗折強度が低下するおそれがあるため、図4(c)に示すように適切な厚み(ここでは、40μm)を有する条件である、HCl濃度5mol/L,1時間で酸処理行うことが好ましい。
表1は、XPSを用いた成分分析結果を示す表である。未処理とHCl濃度5mol/Lでの処理の場合のXPS測定結果を示している。表1より、Si基板をHCl処理すると、Si基板に含有させている焼結助剤のMgやYが溶け出し、溶出層を形成することがわかる。
また、図5は、Si基板に酸処理(HCl処理)を施さない場合のSi基板(図5(a):未処理)と、Si基板に酸処理を施した場合のSi基板(図5(b):HCl処理(5mol/L,1時間))について、Si基板の表面と基板の表面から深さ4nmの位置における組成をXPSにより測定した結果により示す図である。横軸は分子結合のBinding energyであり、縦軸はCount(強度)である。図5において、横軸のBinding energyがSiOに対応する領域(Oxides)と、Siに対応する領域(Nitrides)を示している。また、実線は基板表面、破線は基板表面から深さ4nmの位置における分析結果を示す。
図5(a)に示すように、未処理のSi基板は、Oxidesのピークが観測されないのに対して、図5(b)に示すように、HCl処理を施したSi基板の基板表面位置及び深さ4nmの位置においてOxidesのピークが観測された。この結果より、HCl処理を行うことにより、Si基板表面から少なくとも4nmの深さまでの表面領域が酸化されており、すなわち、Si基板表面領域に改質層(SiO層)が形成されていることがわかった。
図6は、HCl濃度5mol/Lでの処理を施した場合の、Si基板上の焼成膜(抵抗体3、電極5)の表面写真(図6(a))と基板/焼成膜界面の写真(図6(b))を示す図である。図6に示すように、図3の結果と比較して、Si基板1に酸処理を施すことによりSiとペースト中のガラス成分の反応が抑制されて焼結膜の膨れが発生しにくくなるため、Si基板1に平滑な焼成膜を形成することができる。
本実施の形態によるチップ抵抗器Aでは、表面を改質した窒化ケイ素セラミックス絶縁基板1の上面の略中央に抵抗体3を形成し、絶縁基板1の上面両端部に抵抗体3を挟んで電極5を形成する。抵抗体3と電極5とは電気的に接続している。
抵抗体3は、酸化ルテニウム(RuO)系厚膜抵抗体、銅(Cu)系厚膜抵抗体、銀−パラジウム(Ag−Pd)系厚膜抵抗体等であり、抵抗ペーストを絶縁基板1上に直方体パターンや蛇行パターン等にスクリーン印刷等することにより形成される。
尚、要求される特性によっては、薄膜抵抗体を用いることができる。
また、少なくとも抵抗体の上部を覆うガラス保護膜、エポキシ系保護膜等を形成することもある。
電極5は、銀系または銀パラジウム系の金属を含む導電性樹脂材料であり、抵抗体3と同様に電極ペーストを絶縁基板1上面両端部にスクリーン印刷等することにより形成される。また、電極は絶縁基1板の下面両端部にも形成することがある。
電極5と抵抗体3は一部が重複するが、重複部分の上下関係はいずれでも良い。
さらに、絶縁基板1の端面には、電極5に接続してニッケル(Ni)−クロム(Cr)や銅(Cu)−クロム(Cr)等からなる合金材をスパッタリング、あるいは樹脂銀(Ag)等のペーストを塗布して端面電極7を形成することができる。端面電極7の外層には、めっき層15(ニッケル(Ni)、錫(Sn)、金(Au)、銅(Cu)等)を形成する。
尚、本実施の形態では、チップ抵抗器を対象としているが、チップヒューズ等の基板にも用いることができ、円柱状の基材にも適用が可能である。
(チップ抵抗器の製造方法)
次に、チップ抵抗器の全体の製造方法について説明する。図7は、本実施の形態によるチップ抵抗器の製造方法の一例を示すフローチャート図である。適宜、図1,2等を参照して説明する。
1)start:多数個取り用の大判絶縁基板(Si等)を準備し、最終的に個片のチップ抵抗器とするためのサイズに合わせた分割用の溝を形成する。
2)ステップS1:絶縁基板1を酸処理する。具体的には、塩酸(HCl)に絶縁基板1を浸漬する。
例えば、濃度:1〜5mol/L,処理時間:30分〜1時間,処理槽温度:約100℃である。塩酸の他に、硫酸や硝酸を使用することができる。基板に残りにくい点から塩酸や硝酸が好ましく、取り扱い安さの点から塩酸が好ましい。
3)ステップS2:酸処理した絶縁基板1を常温で放置して乾燥させ、同時に表面を酸化させて改質層1a,1bを形成する。なお、乾燥は加熱や送風により行うこともできる。本実施の形態では常温で放置して乾燥させることにより、基板に対して大きな温度変化を与えないようにした。
4)ステップS3:分割用の溝により囲まれた絶縁基板1の個片領域の上下面の両端部に電極5を形成する。例えば、銀系ペーストをスクリーン印刷し、850℃で焼成する。
5)ステップS4:絶縁基板1の一方の面の個片領域において電極5の間を跨ぐように、抵抗体3を形成する。例えば、酸化ルテニウムからなる抵抗ペーストをスクリーン印刷し、850℃で焼成することで抵抗体3を形成する(図6参照)。
6)ステップS5:抵抗体3の表面を覆うガラス保護膜17を形成する。
7)ステップS6:レーザビーム等によって抵抗体3の一部にトリミング溝(切れ込み)23を入れ、所望の抵抗値に調整する。
8)ステップS7:抵抗体3の表面全体と電極5の全体または一部を覆う樹脂保護膜21を例えば200℃で焼き付けることで形成する。
9)ステップS8:分割用の溝に沿って絶縁基板1を短冊状に分割する。
10)ステップS9:絶縁基板1の両側端面2e,2fにNiCr合金材をスパッタリングして端面電極7を形成する。
11)ステップS10:短冊状に分割した基板をさらにチップ状に個片分割する。
12)ステップS11:電極5と端面電極7に、ニッケルめっき層/錫めっき層15を順番に形成する。
処理を終了する(end)。
以上のように、本実施の形態によれば、チップ抵抗器の基板として窒化ケイ素セラミックス基板を使用した場合において、焼成膜(抵抗体、電極)における膨れの発生を抑制することができる。また、これによって、チップ抵抗器の導通性や密着性を改善することができる。従って、小型・高電力・高耐熱性を兼ね備えた厚膜チップで抵抗器を得ることができる。
尚、上記においては、直方体形状の基板を用いた例について説明したが、他の立体形状、例えば円柱状の立体形状を有する基板を用いても良い。
上記の実施の形態において、図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
また、本発明の各構成要素は、任意に取捨選択することができ、取捨選択した構成を具備する発明も本発明に含まれるものである。
本発明は、チップ抵抗器に利用できる。その他にもチップヒューズ等に利用できる。
1 絶縁基板
1a、1b 改質層
2a 表面
2b 裏面
2c、2d 側面
2e、2f 端面
3 抵抗体
5 電極(表面)
3/5 焼成膜
7 端面電極
11 電極(裏面)
15 めっき層
17 ガラス保護膜
21 樹脂保護膜
23 トリミング溝

Claims (8)

  1. 直方体形状の絶縁基板と、前記絶縁基板の一面に形成される抵抗体と、前記抵抗体の両端部に形成される電極を有する抵抗器であって、
    前記絶縁基板は窒化ケイ素セラミックスからなり、前記絶縁基板は表面に改質層が形成されているチップ抵抗器。
  2. 前記絶縁基板はSiである、
    請求項1に記載のチップ抵抗器。
  3. 前記改質層はSiOを含む、
    請求項1又は2に記載のチップ抵抗器。
  4. 前記改質層は、焼結助剤が溶出された層である、
    請求項1から3までのいずれか1項に記載のチップ抵抗器。
  5. 前記改質層は、前記絶縁基板のバルク領域に比べて焼結助剤の組成が少ない、
    請求項1から4までのいずれか1項に記載のチップ抵抗器。
  6. 前記改質層は、前記絶縁基板の上下面に形成されている、
    請求項1から5までのいずれか1項に記載のチップ抵抗器。
  7. 直方体形状の窒化ケイ素セラミックスからなる絶縁基板と、前記絶縁基板の一面に形成される抵抗体と、前記抵抗体の両端部に形成される電極を有する抵抗器の製造方法であって、
    前記絶縁基板に酸処理を施し、次いで、酸化処理する工程を行い、その後に、前記抵抗体および電極を焼成により形成する工程を行う、ことを特徴とするチップ抵抗器の製造方法。
  8. 前記酸処理は、塩酸への浸漬により行われる、
    請求項7に記載のチップ抵抗器の製造方法。
JP2019042192A 2019-03-08 2019-03-08 チップ抵抗器およびその製造方法 Active JP7272523B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019042192A JP7272523B2 (ja) 2019-03-08 2019-03-08 チップ抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019042192A JP7272523B2 (ja) 2019-03-08 2019-03-08 チップ抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020145360A true JP2020145360A (ja) 2020-09-10
JP7272523B2 JP7272523B2 (ja) 2023-05-12

Family

ID=72354551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019042192A Active JP7272523B2 (ja) 2019-03-08 2019-03-08 チップ抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP7272523B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7293943B2 (ja) 2019-07-23 2023-06-20 三菱電機株式会社 照明装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100794A (ja) * 1986-10-16 1988-05-02 東洋紡績株式会社 厚膜セラミツクス・プリント配線板
JPH11195505A (ja) * 1997-12-26 1999-07-21 E I Du Pont De Nemours & Co 厚膜抵抗体及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63100794A (ja) * 1986-10-16 1988-05-02 東洋紡績株式会社 厚膜セラミツクス・プリント配線板
JPH11195505A (ja) * 1997-12-26 1999-07-21 E I Du Pont De Nemours & Co 厚膜抵抗体及びその製造方法

Also Published As

Publication number Publication date
JP7272523B2 (ja) 2023-05-12

Similar Documents

Publication Publication Date Title
JP4208010B2 (ja) 電子部品及びその製造方法
JPS63181400A (ja) セラミツク多層基板
US9928947B1 (en) Method of fabricating highly conductive low-ohmic chip resistor having electrodes of base metal or base-metal alloy
JP4431052B2 (ja) 抵抗器の製造方法
JP2007115755A (ja) 電子部品及びその製造方法
JP7272523B2 (ja) チップ抵抗器およびその製造方法
JP2004128221A (ja) チップ型セラミック電子部品の製造方法
KR102021667B1 (ko) 베이스 금속 또는 베이스 금속 합금의 전극들을 가지는 높은 전도성이 있는 낮은 저항 칩 레지스터를 제조하는 방법
JP2007096205A (ja) チップ型ntc素子
JP3642100B2 (ja) チップ抵抗器およびその製造方法
JPH0774445A (ja) 厚膜導体およびその製造方法
JPH02224202A (ja) チップ型固定抵抗器の製造方法
JP2001291604A (ja) チップ形積層サーミスタ及びその製造方法
JPH09246004A (ja) 抵抗器とその製造方法
JP2001057301A (ja) 抵抗器およびその製造方法
JP2008244211A (ja) 薄膜チップ抵抗器の製造方法
JPH05267815A (ja) セラミックス配線基板及びその製造方法
JPS6029240B2 (ja) セラミック回路基板の製法
JPH07211509A (ja) チップ抵抗器とその製造方法
JP3767084B2 (ja) 抵抗器の製造方法
JPH0451585A (ja) 窒化アルミニウム配線基板
JP2000082607A (ja) チップ型サーミスタ及びその製造方法
JPH1083933A (ja) セラミック電子部品の製造方法
JPH11204303A (ja) 抵抗器およびその製造方法
JP2004031849A (ja) 超低抵抗抵抗器及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230411

R150 Certificate of patent or registration of utility model

Ref document number: 7272523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150