JPH0774445A - 厚膜導体およびその製造方法 - Google Patents

厚膜導体およびその製造方法

Info

Publication number
JPH0774445A
JPH0774445A JP18052094A JP18052094A JPH0774445A JP H0774445 A JPH0774445 A JP H0774445A JP 18052094 A JP18052094 A JP 18052094A JP 18052094 A JP18052094 A JP 18052094A JP H0774445 A JPH0774445 A JP H0774445A
Authority
JP
Japan
Prior art keywords
layer
thick film
film conductor
paste
softening point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18052094A
Other languages
English (en)
Inventor
Toshiyuki Nagase
敏之 長瀬
Hideaki Yoshida
秀昭 吉田
Yoshio Kanda
義雄 神田
Tadaharu Tanaka
忠治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP18052094A priority Critical patent/JPH0774445A/ja
Publication of JPH0774445A publication Critical patent/JPH0774445A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 絶縁基体との密着性が良好で、ハンダ付け
性、ボンディング性が向上し、製造が簡便である厚膜導
体およびその製造方法を提供する。 【構成】 厚膜導体は、アルミナ基板10上の第1層1
1と、この第1層11上に形成した第2層12とを有す
る。第1層11は気孔率が12%以上のポーラスな構造
で、第2層12は気孔率が1%以下の緻密な構造とす
る。第1層11が熱衝撃による応力を緩和する。第1層
11はAg−Pt粉末に軟化点700℃のガラスフリッ
トを混合して作製し、印刷後、750℃で焼成する。第
2層は粒径5μmのAg粉末に軟化点550℃のガラス
フリットを加えて作製し、印刷後、850℃で焼成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路配線、接続端子、
抵抗体等に用いられる厚膜導体およびその製造方法に関
する。
【0002】
【従来の技術】従来、厚膜導体は、導電体成分およびガ
ラス成分を混合した厚膜導体ペーストを、セラミックス
基板上にスクリーン印刷し焼成して製造されている。こ
の導電体成分としては、Ag、Au、Pd、Pt、Ag
−Pd、Ag−Pt、Au−Pd、Au−Pt、Ag−
Pd系、Cu系、Ni系等の金属が知られている。ま
た、このガラス成分は、セラミックス基板に厚膜導体を
接着するためのものである。この厚膜導体においては、
導電性、ハンダ付け性、ボンディング性、異種ペースト
との組合せ性、セラミックス基板との密着性等の特性が
要求されている。
【0003】そして、このような厚膜導体として、特開
平4−180691号公報に開示されたものが知られて
いる。この厚膜導体は、厚さ方向に沿って上下に2層構
造となっている。この厚膜導体の製造方法では、まず、
セラミックス基板上に、下層である薄い導電パターンを
蒸着、スパッタ、無電解メッキ等で形成する。この後、
熱処理を行い、この薄い導電パターン上に、上層である
厚い導電パターンを電解メッキで形成する。
【0004】
【発明が解決しようとする課題】しかしながら、この厚
膜導体は、例えば温度サイクル試験中にアルミナ基板か
ら剥離してしまうという課題があった。セラミックス基
板と厚膜導体との熱膨張係数の差に起因して、温度サイ
クル試験において、厚膜導体がセラミックス基板から剥
離するのである。
【0005】また、従来の厚膜導体の製造方法にあって
は、上層である厚い導電パターンが電解メッキで形成さ
れているので、厚い導電パターン上にガラス成分が浮き
出て、ハンダ付け性またはボンディング性が低下するこ
とはない。しかし、蒸着、スパッタ、無電解メッキ、電
解メッキの工程を新たに設けなければならず、厚膜導体
の製造工程が複雑になるという課題があった。また、下
層である薄い導電パターンにはガラス成分が含まれない
ので、焼成時に薄い導体パターンとセラミックス基板と
の界面付近にガラスの過剰の層が形成されることはな
い。このため、厚膜導体とセラミックス基板との密着性
が低いという課題もあった。
【0006】そこで、本発明の目的は、例えば温度サイ
クル試験においても絶縁基体との密着性が良好で、ハン
ダ付け性、ボンディング性が向上した厚膜導体および簡
便な厚膜導体の製造方法を提供することである。
【0007】
【課題を解決するための手段】請求項1の発明は、絶縁
体上に積層された第1層と、第1層上に積層された第2
層とを有し、導電体成分およびガラス成分が混合された
厚膜導体において、上記第1層を気孔率12%以上のポ
ーラスな構造とし、上記第2層を気孔率1%以下の緻密
な構造とした厚膜導体である。
【0008】また、請求項2の発明は、Ag、Ag−P
t、または、Ag−Pdの粉末に、バインダとして軟化
点700℃〜750℃のガラスフリットを混合すること
により、第1層用のペーストを作製する工程と、この第
1層用のペーストを絶縁体上に印刷する工程と、このペ
ーストをその軟化点より30〜80℃だけ高い温度で仮
焼成する工程と、この第1層上に第2層用のペーストを
印刷する工程と、このペーストを軟化点より130〜1
80℃だけ高い温度で本焼成する工程とを備えた厚膜導
体の製造方法である。
【0009】また、請求項3の発明は、平均粒径3〜7
μmのAg粉末にバインダとして軟化点が530〜57
0℃のガラスフリットを混合することにより、上記第2
層用のペーストを作製し、このペーストを第1層上に印
刷後、軟化点より130〜180℃だけ高い温度で焼成
する請求項2に記載の厚膜導体の製造方法である。
【0010】
【作用】請求項1の発明に係る厚膜導体は、導電体成分
およびガラス成分を含み、絶縁体上に形成される。この
厚膜導体は、第1層とこの第1層上に形成された第2層
とを有する。この第1層は気孔率が12%以上のポーラ
スな構造である。したがって、温度サイクル試験におい
て熱衝撃が付加されたとしても、この第1層により、熱
衝撃による応力が緩和され、厚膜導体が絶縁体から剥離
することはない。
【0011】また、請求項2,3の発明に係る厚膜導体
の製造方法にあっては、軟化点が700〜750℃のペ
ーストを絶縁体に印刷後、その軟化点より30〜80℃
だけ高い温度で仮焼成し、さらに、この上に別のペース
トを印刷後、上記焼成温度よりさらに100℃高い温度
で本焼成を行う。この結果、気孔率が12%以上のポー
ラスな構造の第1層の上に気孔率が1%以下の緻密な第
2層を積層、形成することができる。よって、絶縁体と
の密着性に優れた厚膜導体を、蒸着、スパッタ、メッキ
工程を設けることなく、簡便に製造することができる。
【0012】
【実施例】以下、本発明に係る厚膜導体の一実施例を図
1に基づいて説明する。この図は本発明の一実施例に係
る厚膜導体の断面を示す写真である。
【0013】この厚膜導体は導電体成分およびガラス成
分が混合されて形成されている。厚膜導体は、アルミナ
基板10上に形成された下層(第1層)11と、この第
1層11上に形成された上層(第2層)12と、を有し
て構成されている。
【0014】第1層11および第2層12は気孔を有
し、第1層11は第2層12より多孔質である。第1層
11の気孔率は12%以上であり、第2層の気孔率は1
%以下である。第1層11の機械的強度は第2層12の
それより小さい。
【0015】すなわち、第1層11の相対密度は第2層
12のそれより低く、ポーラスな構造の第1層11と緻
密な構造の第2層12とは図示のように分離している。
このため、熱衝撃による応力は第1層11内で吸収さ
れ、第2層12内には伝播しない。また、アルミナ基板
10と、この厚膜導体との熱膨張係数の間に差が生じて
も、第1層11のガラス過剰の層により、厚膜導体がア
ルミナ基板10より剥離することはない。したがって、
例えば温度サイクル試験においても、厚膜導体とアルミ
ナ基板10との密着性は良好である。なお、第1層11
の焼成時に、アルミナ基板10との界面付近にガラス過
剰の層が形成される。このガラス過剰の層によって厚膜
導体とアルミナ基板10との密着力が向上している。
【0016】一方、第2層12は、相対密度が93%以
上の緻密な焼結体であるので、所定の機械的強度を有し
ている。また、第2層12の表面は導電体成分のみで形
成されており、厚膜導体としてのハンダ付け性、ダイボ
ンディング性、ワイヤボンディング性に優れている。
【0017】次に、この厚膜導体の製造方法を説明す
る。まず、第1層11に使用するAg−Ptペーストお
よび第2層12に使用するAgペーストを準備する。こ
のAg−Ptペーストは、平均粒径0.2〜1.0μm
のAg粉末に、Pt粉末を1.0重量%、ガラスフリッ
トとして軟化点が700℃のSiO2−B23−PbO
のガラス粉末を13重量%を加え、さらにビヒクルを加
えて作製した。
【0018】第2層12に使用するAgペーストは、平
均粒径3.5〜6.5μmのAg粉末に、ガラスフリッ
トとして軟化点550℃のガラス粉末を0.1〜1.5
重量%だけ混合し、これにビヒクルを加えて作製した。
【0019】次いで、第1層のAg−Pt厚膜ペースト
を乾燥膜厚で20μmとなるように印刷し、150℃、
10分間乾燥した後、これを750℃、10分の条件で
ベルト炉にて仮焼成した。この結果、アルミナ基板10
上にAg−Pt厚膜の第1層11が形成される。この第
1層11上に、第2層12となるAgペーストを乾燥膜
厚で20〜40μmとなるように印刷し、150℃、1
0分間乾燥し、これを850℃、10分の条件で連続ベ
ルト炉にて焼成する。この結果、図示のように、第1層
11に気孔率12%のポーラスな構造、第2層12に気
孔率1%以下の緻密な構造を持ち、第2層12の表面に
ガラス成分が浮き出ることがない厚膜導体を得ることが
できた。
【0020】これを従来技術と比較するため、第1層の
ポーラスな構造の気孔率は焼成条件により変化させて温
度サイクル100回後の接着強度を測定した。このとき
の温度サイクルは、−40℃にて30分間持続した後、
125℃にて30分間持続したものを1サイクルとして
いる。また、接着強度の測定は90゜ピーリング法で行
った。また、第2層には上記ペーストを用いた。この結
果を表1に示す。
【0021】
【表1】
【0022】表1から本発明に係る厚膜導体は比較例に
比べて接着強度が優れていることが明かである。なお、
上記厚膜導体にあって第2層を形成しない場合、つまり
第1層を形成した後、850℃+850℃、870℃+
870℃、900℃+900℃の各焼成条件における、
それぞれの接着強度は、2.5〜3.0kgf/2mm
□であった。このことからポーラスな第1層のみでは、
表1の焼成条件すべてにおいて良好な接着強度を示すこ
とがわかった。つまり、表1の強度劣化は、第2層の緻
密な膜の応力を第1層で緩和することができていないた
めである。
【0023】次いで、第2層の効果について従来例と比
較した。第1層は上記実施例中のペーストを用いた。第
2層はガラスフリットの温度とAgの粒径とを変えるこ
とで気孔率を変えた。Auワイヤボンディング性は線径
25μmのAu線を300℃の熱圧着でウェッジボンデ
ィングするときの作業性で示し、良好な場合を◎、可能
であるときを○、超音波併用で可能なときを△、不可能
である場合を×とした。また、はんだくわれ性は、25
0℃の62Sn−36Pb−2Agのはんだ浴中にディ
ッピングし、回路の抵抗が1/2になるまでの回数で示
した。また、高温エージング試験は、150℃、100
時間後の接着強度を90゜ピーリング法で測定した。こ
の結果を表2に示す。
【0024】
【表2】
【0025】この表から明かなように、本発明に係る厚
膜導体にあっては、ワイヤボンディング性、はんだくわ
れ性、接着強度が、比較例に比べて格段に優れている。
【0026】なお、本発明に係る厚膜導体およびその製
造方法は、Pd、Pt、Ag−Pd、Ag−Pd系、C
u系、Ni系などの厚膜ペーストについて用いてもよ
い。また、回路配線に限られるものでなく、接続端子、
抵抗体などに用いてもよい。さらに、絶縁膜に用いても
よい。
【0027】
【発明の効果】本発明の厚膜導体によれば、絶縁基体と
の密着性が良好で、ハンダ付け性、ワイヤボンディング
性が向上する。また、本発明の製造方法によれば、簡便
に厚膜導体を製造することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る厚膜導体の断面の金属
組織を示す図面代用写真である。
【符号の説明】
10 アルミナ基板(絶縁体) 11 下層(第1層) 12 上層(第2層)
フロントページの続き (72)発明者 田中 忠治 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁体上に積層された第1層と、第1層
    上に積層された第2層とを有し、導電体成分およびガラ
    ス成分が混合された厚膜導体において、 上記第1層を気孔率12%以上のポーラスな構造とし、
    上記第2層を気孔率1%以下の緻密な構造とした厚膜導
    体。
  2. 【請求項2】 Ag、Ag−Pt、または、Ag−Pd
    の粉末に、バインダとして軟化点700℃〜750℃の
    ガラスフリットを混合することにより、第1層用のペー
    ストを作製する工程と、 この第1層用のペーストを絶縁体上に印刷する工程と、 このペーストをその軟化点より30〜80℃だけ高い温
    度で仮焼成する工程と、 この第1層上に第2層用のペーストを印刷する工程と、 このペーストを軟化点より130〜180℃だけ高い温
    度で本焼成する工程とを備えた厚膜導体の製造方法。
  3. 【請求項3】 平均粒径3〜7μmのAg粉末にバイン
    ダとして軟化点が530〜570℃のガラスフリットを
    混合することにより、上記第2層用のペーストを作製
    し、このペーストを第1層上に印刷後、軟化点より13
    0〜180℃だけ高い温度で焼成する請求項2に記載の
    厚膜導体の製造方法。
JP18052094A 1993-07-07 1994-07-07 厚膜導体およびその製造方法 Withdrawn JPH0774445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18052094A JPH0774445A (ja) 1993-07-07 1994-07-07 厚膜導体およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-192867 1993-07-07
JP19286793 1993-07-07
JP18052094A JPH0774445A (ja) 1993-07-07 1994-07-07 厚膜導体およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0774445A true JPH0774445A (ja) 1995-03-17

Family

ID=26500019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18052094A Withdrawn JPH0774445A (ja) 1993-07-07 1994-07-07 厚膜導体およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0774445A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1324933C (zh) * 2003-01-14 2007-07-04 夏普株式会社 布线材料、布线基板及其制造方法以及显示面板
US7556913B2 (en) 2001-04-19 2009-07-07 Canon Kabushiki Kaisha Metal or metal compound pattern and forming method of pattern, and electron emitting device, electron source, and image-forming apparatus using the pattern
JP2011077177A (ja) * 2009-09-29 2011-04-14 Mitsuboshi Belting Ltd 穴埋め用導体ペースト、導体穴埋め基板、導体穴埋め基板の製造方法、回路基板、電子部品、半導体パッケージ
JP2013135054A (ja) * 2011-12-26 2013-07-08 Kyocera Corp 回路基板およびこれを備える電子装置
JP2013157389A (ja) * 2012-01-27 2013-08-15 Kyocera Corp 回路基板およびこれを備える電子装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7556913B2 (en) 2001-04-19 2009-07-07 Canon Kabushiki Kaisha Metal or metal compound pattern and forming method of pattern, and electron emitting device, electron source, and image-forming apparatus using the pattern
US7964336B2 (en) 2001-04-19 2011-06-21 Canon Kabushiki Kaisha Metal or metal compound pattern and forming method of pattern, and electron emitting device, electron source, and image-forming apparatus using the pattern
CN1324933C (zh) * 2003-01-14 2007-07-04 夏普株式会社 布线材料、布线基板及其制造方法以及显示面板
US7718273B2 (en) 2003-01-14 2010-05-18 Sharp Kabushiki Kaisha Wiring material, wiring substrate and manufacturing method thereof, display panel, fine particle thin film material, substrate including thin film layer and manufacturing method thereof
US8088495B2 (en) 2003-01-14 2012-01-03 Sharp Kabushiki Kaisha Wiring material, wiring substrate and manufacturing method thereof, display panel, fine particle thin film material, substrate including thin film layer and manufacturing method thereof
JP2011077177A (ja) * 2009-09-29 2011-04-14 Mitsuboshi Belting Ltd 穴埋め用導体ペースト、導体穴埋め基板、導体穴埋め基板の製造方法、回路基板、電子部品、半導体パッケージ
JP2013135054A (ja) * 2011-12-26 2013-07-08 Kyocera Corp 回路基板およびこれを備える電子装置
JP2013157389A (ja) * 2012-01-27 2013-08-15 Kyocera Corp 回路基板およびこれを備える電子装置

Similar Documents

Publication Publication Date Title
JP2001307947A (ja) 積層チップ部品及びその製造方法
JPS60500837A (ja) 厚膜抵抗回路
JPH05235497A (ja) 銅導電性ペースト
JPH0774445A (ja) 厚膜導体およびその製造方法
JPS6342879B2 (ja)
JPH06169173A (ja) 窒化アルミニウム質基板の製造方法
JP3495773B2 (ja) 回路基板
JP2816742B2 (ja) 回路基板
JP2001298255A (ja) 厚膜印刷基板の製造方法
JPS5826680B2 (ja) セラミツクカイロキバンノセイゾウホウホウ
JP2000315421A (ja) 銅導電性ペースト
JP2931910B2 (ja) 回路基板
JP3752755B2 (ja) セラミック回路基板の製造方法
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドic
JPS5936948A (ja) セラミツクス基板
JP2632325B2 (ja) 電気回路基板
JPH05174613A (ja) 配線用電極、セラミック回路基板及び電極ペースト
JPH0754770B2 (ja) セラミツク配線基板の製法
JPH09237947A (ja) 配線基板
JP2546929B2 (ja) 導電層の積層形成方法
JP2002015620A (ja) 導体組成物およびこれを用いた配線基板
JPS59117189A (ja) セラミツク配線基板
JP2003323816A (ja) 導体組成物
JPH04307797A (ja) 多層セラミック回路基板の製造方法
JPH11103169A (ja) ガラスセラミック配線基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002