JPS63181400A - セラミツク多層基板 - Google Patents

セラミツク多層基板

Info

Publication number
JPS63181400A
JPS63181400A JP62012873A JP1287387A JPS63181400A JP S63181400 A JPS63181400 A JP S63181400A JP 62012873 A JP62012873 A JP 62012873A JP 1287387 A JP1287387 A JP 1287387A JP S63181400 A JPS63181400 A JP S63181400A
Authority
JP
Japan
Prior art keywords
substrate
conductor
multilayer
temperature
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62012873A
Other languages
English (en)
Other versions
JPH0523519B2 (ja
Inventor
浩一 熊谷
島崎 新二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62012873A priority Critical patent/JPS63181400A/ja
Priority to DE3851548T priority patent/DE3851548T2/de
Priority to EP88100847A priority patent/EP0276004B1/en
Publication of JPS63181400A publication Critical patent/JPS63181400A/ja
Priority to US07/513,041 priority patent/US5043223A/en
Publication of JPH0523519B2 publication Critical patent/JPH0523519B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/004Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of particles or flakes
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00Glass compositions
    • C03C3/04Glass compositions containing silica
    • C03C3/062Glass compositions containing silica with less than 40% silica by weight
    • C03C3/07Glass compositions containing silica with less than 40% silica by weight containing lead
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/10Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminium oxide
    • C04B35/111Fine ceramics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00Nature of the non-vitreous component
    • C03C2214/04Particles; Flakes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31815Of bituminous or tarry residue

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、セラミック多層基板、特に低温焼成可能なセ
ラミック多層基板に関するものであるO従来の技術 近年、電子回路には、厚膜印刷法により簡便に回路形成
できる熱放散性の優れたセラミック基板を使用した電子
回路が使用されている。そして、より小型高性能化を実
現する為に多層電子回路基板が使用され始めている。
多層回路基板を製造する方法は一般的には次に述べる(
a) 、 (b) 、 (C)の三種類がある。
(a)  セラミック焼結体上での印刷多層法Φ)グリ
ーンシート上での印刷多層法 (C)  グリーンシート積層多層法 (−)のセラミック焼結体上での印刷多層法による多層
基板の製造方法を説明すると、第2図にそのプロセスを
示すように、まず基板となるセラミック焼結体上に第1
導体層を印刷・乾燥・焼成し、次に第1絶縁層を印刷−
乾燥・焼成し、その上に第2絶縁層を印刷・乾燥し、第
2導体層を印刷・乾燥し、第2絶縁層ごと一括焼成する
。この際、第1及び第2絶縁層はグイアホールと呼ばれ
る微小孔が形成されるように印刷し、その微小孔中に第
2導体層に用いられる材料が充填されるように第2導体
層を印刷することにより第1導体層と第2導体層とが接
続される。次に第2導体層上に第3絶縁層を印刷・乾燥
・焼成し、第2絶縁層以降と同手順で層数を重ねていく
(b)のグリーンシート上での印刷多層法による多層基
板の製造方法は、第3図にそのプロセスを示すように、
まず燃成後基板となるセラミックのグリーンシート上に
第1導体層を印刷・乾燥し、次にその上に第1絶縁層を
印刷・乾燥し、引き続き第2導体層、第2絶縁層の印刷
・乾燥を行ない、以降同手順で層数を繰り返し、グリー
ンシートと導体層と絶縁層とを一括焼成する。
(C)のグリーンシート積層多層法による多層基板の製
造方法は、第1図にそのプロセスを示すように、まず複
数枚のセラミックのグリーンシートそれぞれに異なるパ
ターンの微小孔を形成しくステップ1〜3)、それぞれ
異なるパターンの導体層を印刷・乾燥する(ステップ4
〜9)。次に導体パターンの異なるグリーンシート同士
を所望枚数積層しくステップ10)、適度な圧力と適度
な温度のもとで圧着しくステップ11)、所望の外形寸
法に切断してから焼成する(ステップ12・13)。各
導体層間の導通はグリーンシートの微小孔に充填された
導体により行なわれる。
(b) 、 (C)の製造方法においては共に基板焼成
の後に最上層の厚膜形成を行なう(Cではステップ14
)。
(a) 、 (b) 、 (C)三種類の製造方法を比
較すると、(a)は比較的簡単な技術で多層化が可能で
あるが、実質的な層数限界は4〜6層であり、それ以上
の層数は表面の凹凸が激しくなり実用に耐えない。(b
)はグリーンシートと印刷した絶縁層と導体層とを一度
に焼成することによりプロセスの合理化ヲ行なうことが
できる。しかしくb)も(a)同様に、層数を増すと表
面の凹凸が大きくなるのでやはり限界層数は4〜6層で
ある。(C)は理論的に層数は無限に可能であり、現実
的にも30〜40層程度の多層基板が報告されている。
しかし、その製造にはきわめて高度な技術を要し、プロ
セス的課題も多い。
以上の(a) 、 (b) 、 ((e三種類の製造方
法のうち、本発明は(C)のグリーンシート積層多層法
に関するもめである。第3図を参照してこのグリーンシ
ート積層多層法についてよシ詳細に従来技術を述べる。
(従来技術の第−例)第−例は高温焼成型の多層基板製
造法であって、まず、アルミナパウダーと有機物の混合
体を所定の厚みに成形したグリーンシート複数枚に対し
、ヴイアホールとなる微小孔をそれぞれに異なるパター
ンで形成し、それぞれ異なるパターンの導体層を印刷・
乾燥する0導体材料には主にW、Moが使用される。グ
イアホールへの導体材料の充填は導体の印刷工程と同時
に行なうか、もしくは印刷工程の前にグイアホール単独
に導体材料を充填する0導体の乾燥後に各々異なる導体
パターンを形成したグリーンシートを所定枚数積層し、
適度な温度下で加圧一体化する。次に、所望の外形寸法
に切断し、約1600℃の還元性雰囲気中で焼成し、多
層基板となる。焼成された基板は充分洗浄され、以降最
上層の厚膜形成工程(ステップ14)へと進む。
(従来技術の第二例)第二例は低温焼成型の多層基板の
製造法であって、特公昭59−22399号公報に開示
されるように、セラミック層にB2O2−3to2−P
bO−A1203系材料を用いる。まず、B O−St
、2−PbO−Al2O3系材料と有機物の混合体を所
定の厚みに成形したグリーンシート複数枚に対し、グイ
アホールとなる微小孔をそれぞれに異なるパターンで形
成し、それぞれ異なるパターンの導体層を印刷・乾燥す
る。導体材料にはAg、Au、Pd、Pt等の単体ある
いはこれらの合金が使用される◎グイアホールへの導体
材料の充填は導体の印刷工程と同時に行なうか、もしく
は印刷工程の前にグイアホール単独に導体材料を充填す
る。導体の乾燥後に各々異なる導体パターンを形成した
グリーンシートを所定枚数積層し、適度な温度下で加圧
一体化する。次に、所望の外形寸法に切断し、700℃
〜1400℃の空気中で焼成し多層基板となる。焼成さ
れた基板は充分洗浄され、以降最上層の厚膜形成工程へ
と進む〇(従来技術の第三例)第三例は第二例と同様に
低温焼成型の多層基板の製造法であって、特開昭60−
−235744号公報または本発明者らが出願した特願
昭60−188919号に開示されるヨウニ、基板組成
物ニB2o3−8io2−(A12o3.Zr02)系
材料を用いる。その製造プロセスは従来技術の第二例と
同一であるため説明は省略する。
(従来技術の第四例)第四例も本発明者らが出願したも
のであるが、第二例、第三例と同様に低温焼成型の多層
基板の製造法であって、特開昭61−186918号公
報に開示されるように、絶縁組成物に5iO2−PbO
−(A12o3.ZrO2,Ti02)系材料を用いる
(従来技術の第五例)第五例も本発明者らが出願したも
のであるが、第二、三、四側と同様に低温焼成型の多層
基板の製造法であって(特願昭61−200911号)
絶縁組成物にB203−3 to2−(AJ203. 
ZrO2,T 1o2)系材料を用いる。
発明が解決しようとする問題点 ゛   しかしながら上記のような従来技術の第−例で
は、焼成温度が高く還元性雰囲気を使用するため設備費
用が高く、取扱いも不便であった0また、グリーンシー
ト材料にアルミナを使用しており、焼成温度が高いため
、導体材料にはW、Mo等の高融点金属しか使用できず
、結果として導体の抵抗値(W 、Moは7〜16mΩ
/口)が高くなるという問題点を有していた。
また、従来技術の第二例及び第三例と第四例では、上記
第−例の問題点は解決できるが、耐熱性がなく表面厚膜
材料を印刷・乾燥後に850℃程度で焼成した時に大き
な反りが発生するという問題点があり、基板を内部導体
と一括焼成した時に基板材料中に内部導体成分が拡散し
て層間・層内の絶縁抵抗値が小さくなるという問題点が
あった。
第五例は、さらに改良を加えて第二例、第三例。
第四例の問題点である内部導体の拡散と上部厚膜焼成時
の耐熱性という問題点を解決したものであり、多層基板
としてのトータル的性能は飛躍的に向上している。しか
し、第−例から第四例も同様であるが第五例は、基板焼
成後に最上層の厚膜形成を行ない抵抗値調整の為に厚膜
抵抗体をレーザでトリミングする際にマイクロクラック
が発生するのでレーザトリミングができない、また部品
を実装して半田付けする際上部厚膜導体の牛田濡れ性及
び半田付は強度が低いという問題点があった。
従って第−例から第五例に示された多層基板においては
、抵抗値精度の高い上部厚膜抵抗体の形成及び電子部品
の半田付けによる実装が、実用上不可能であり、多層基
板の使用は上部厚膜抵抗体が不必要な回路、抵抗値精度
の低い回路、半田付は以外の部品接合方法を採用できる
回路基板などに限定されていた。また、半田付けがどう
しても必要な場合はめっき処理にて厚膜上に金属めっき
膜を形成して対応していた。
本発明は上記問題点に鑑み、導体材料にAq。
Au、Pd、Pt等の単体あるいはこれらの合金である
抵抗値の低い低融点金属を使用し、焼成温度は低く空気
中焼成を可能にして設備費用を低減し、取り扱いも容易
にすることを目的とし、かつ耐熱性を向上させ、基板材
料中への内部導体成分の拡散を抑止し、レーザトリミン
グ時のマイクロクラックの発生を防き、上部厚膜導体の
半田付は性を向上させて、汎用的に使用可能なセラミッ
ク多層基板を提供するものである。
問題点を解決するための手段 上記問題点を解決するために本発明のセラミック多層基
板は、酸化物に換算して、 Al2O3,ZrO20うち少なくとも1f’1J32
〜58重量% (以下単にチで表す) Si02         13〜3oチPbO1s〜
39チ Bad、Cab、Zoo  のうち少なくとも1種0.
6〜12チ の組成の無機組成物により複数の導体層を絶縁する絶縁
層を形成するものである。
また、本発明のセラミック多層基板は、より好ましくは
酸化物に換算して。
Al2O3,ZrO2の5 ち少&< とも1’ti3
9〜61 チ S’ i 02           19〜26%P
bO22〜32チ BaO,CaO,ZnOのうち少なくとも1種2〜8% の組成からなる此機組成物により絶縁層を形成するとよ
り一層好適である。
作  用 本発明のセラミック多層基板は、約870℃〜950℃
の低温で焼結可能な無機組成物により絶縁層が形成され
ており、しかも電子回路形成用のセラミック基板として
の特性を充分発揮する。
本発明では、導体材料として低融点金属であるAg、A
u、Pd、Pt等の単体あるいはこれらの合金の使用が
可能であり、これら金属は空気中でも酸化しにくいため
還元性の焼成雰囲気は不必要であり、A u 、 A 
gは抵抗値(1〜3mΩ/口)がW、Moのそれ(7〜
16mΩ/口)よりも低い。従って、空気中低温焼成に
より設備費も小さく済み、取扱いも簡便になる。
さらに、本発明のセラミック多層基板は耐熱性に優れて
いるため、表面厚膜材料を850℃程度の温度で焼成し
ても反りが発生せず、また、基板を内部導体と一括焼成
した時に内部導体成分が基板材料中に拡散しないので、
層間・層内の絶縁抵抗値が優れている。
そして、上部に厚膜抵抗体を形成してレーザトリミング
をしてもマイクロクラックが発生せず。
上部導体の半田付は性が良好な為部品の半田付は実装が
めつき処理不要で可能となった。
本発明の組成物における限定理由は次の通りである。
SiO□は基板を構成する基本的なガラス組成物であっ
てガラス形成の主材料である。5102が13チ未満で
は焼結温度が高くなり、Ag、Au、Pt 。
Pdの低融点金属を内部導体として使用できなくなり、
焼成収縮率のばらつきが大きくなる。またS iO2が
so%を超えると曲げ強さが小なくなり過ぎ、さらに焼
成収縮率のばらつきが大きくなり、基板としての実用性
に耐えない。また、SiO3が13%未満あるいは、3
0%を超えると他の組成元素との結晶化バランスがくず
れ、焼結温度、焼成収縮率2曲げ強さ等の特性はほぼ満
足し得るが耐熱性と内部導体成分の拡散に問題が生じる
。すなわち、S z O2が多すぎ、また足りなくなる
と結晶化バランスがぐずれ基板中の非晶質部分が多くな
り、再焼成時の軟化、組成成分の移動が大きくなる。つ
まり、表面厚膜材料を850℃程度で焼成(基板として
は再焼成を受ける)すると基板の軟化により大きく反り
等の変形を生じる。基板を全面支持ではなく両端支持し
て焼成した時にもっともその影響が顕著である。また、
組成成分の移動が大きくなると、内部導体成分が基板側
に、そして基板の組成物成分が内部導体側に拡散し、結
果として層内2層間の絶縁抵抗値が劣化する。さらには
、結晶化バランスがくずれて組成成分が移動する事で、
上部厚膜導体中に基板のガラス成分が拡散して半田濡れ
性と半田付は強度揖下させるO8102はより望ましく
は、19〜26チがよい◇pbo  もまた基板構成の
基本的なガラス組成物であり、pbo が16チ未満で
は吸水性を帯び曲げ強さも低い。曲げ強さが低いと、レ
ーザートリミング時の熱ストレスに耐えきれずにマイク
ロクラックを発生させる。またPbOが39%を超える
と焼結時にセラミックの変形が著しくなる。また、pb
oが16%未満あるいは39チを超えるとSiO3と同
様に結晶化バランスがくずれ、同じ様な現象と問題を生
じる。より望ましくは、PbOは22〜32%である。
BaO,CaO,ZnOは結晶化を起こさせる主要構成
物であって基板の焼結性向上及び熱膨張係数の制御、さ
らには誘電圧接を良好にする目的で添加される0BaO
,CaO,ZnOのうち少なくとも1種が0.5 %未
満では焼結性が不充分であり、12%を超えると誘電正
接が大きくなり好ましくない。
熱膨張係数は基板の用途により種々制御されるが、通常
の厚膜混成集積回路として用いる場合、特に厚膜導体ペ
ースト及び厚膜抵抗ペーストによシ回路形成を行なう場
合はアルミナの熱膨張係数(6,0〜6.5 )Xl 
o−67℃  に一致させるのが好ましく、またICの
シリコンチップを直接基板に実装する場合はシリコンの
熱膨張係数4×10−6/℃に一致させるのが好ましい
。熱膨張係数だけで基板の良否判断は難しいが、両者の
値と比較して大きく離れた値を持つ基板は実用に耐えな
い。
また、Bad、Cab、Zn○のうち少なくとも1種が
0.5%未満、あるいは12%を超えると結晶化バラン
スをくずし、レーザトリミング時にマイクロクラックを
発生する他、SiO3によシ結晶化バランスがくずれた
時の現象が同様に生じ問題がある。また、より望ましく
は、BaO,CaO,ZnOのうち少なくとも1種が2
〜8チである。
Al2O3,ZrO2は結晶化の核として、また基板の
フィラーとして使われ、主に曲げ強さの向上と焼成収縮
率のばらつきの抑制のために添加される。
Al2O3,ZrO2のうち少なくとも1種が32チ未
満では曲げ強さが小さ過ぎ焼成収縮率のばらつきも大き
く実用に耐えない。またAl2O3−Z r02のうち
少なくとも1種が58%を超えると焼結温度が高くなり
かつ焼結が不充分で吸水性を帯び、また曲げ強さも小さ
くなり、トリミング時にマイクロクラックが発生する0
より望ましくは、 N1203eZ r O2のうち少
なくとも1種が39〜61チである。
実施例 以下本発明のセラミック層基板の製造実施例について説
明する。
まずガラスの調整に当っては、後掲の第1表に示した組
成になるようにガラス組成物の各原料を秤量してバッチ
を調整し、このバッチを1400〜1600Cで1〜3
時間加熱して溶融し、例えばロールアウト法等によりガ
ラス板を成形する。
次いでこのガラス板をアルミナポールなどで平均粒径0
.6〜6μmの粉末とし、同粒径程度のフィラーを加え
ることにより本発明の無機組成物が製造される。なお、
この際用いられる原料粉末は明確化のため酸化物に換算
表記したが、鉱物、酸化物。
炭酸塩、水酸化物などの形でも通常の方法により使用さ
れるのは勿論である。
次に、このようにして得られた無機組成物を使用したグ
リーンシート積層多層法によるセラミック多層基板の製
造方法の一例を述べる。
まず上記組成物1oo重量部に対して、ポリビニルブチ
ラール10重量部、ジブチルフタレート6重量部、グリ
セリルモノオレエート0.4重量部、1.1.1−トリ
クロルエタン20重量部、イソプロピルアルコール39
重量部を加え、24時間ボールミル混合を行ないスラリ
をつくった。このスラリでポリエステルフィルム上にド
クターブレード法により厚み0.1簡のグリーンシート
を製造し、充分なエージングを行ない、グイアホールと
なる微小孔を機械的な加工により形成した。次いで、こ
のグイアホールにメタルマスクを用いた印刷法により導
体材料を充填した。使用した導体材料は95%のAqと
5チのPdよりなる合金であった。
次に、同じ導体材料により導体層をグリーンシートに印
刷・乾燥した。グイアホールパターン、導体印刷パター
ンが各々異なるグリーンシート複数枚を、80’Cの温
度下で200に9/adの圧力で密着させ加圧一体化し
た。次に外形切断の後に最大温度870〜1340℃、
最大温度保持時間60分にて焼成した。焼成された多層
基板は、純水で超音波洗浄後、基板両面に厚膜回路(抵
抗体と上部導体)を形成して、電子回路としての機能が
発揮される基板として完成した。
上記製造法により得た基板としての特性を第2表に示す
。特性は、上記の電子回路としての機能が発揮される基
板について曲げ強さ、吸水率、誘電正接を測定した。ま
だ、同表の焼結温度はそれぞれの組成物についてあらか
じめ示差熱分析よりおおよその焼結温度を推定しておき
、吸水率0.0チであり、なおかつ曲げ強さが最大にな
る焼結温度を選択した。反り変形の有無については、基
板焼結後、外観形状を目視で観察して、基板表面の凹凸
及び反りうねり、また大きな変形があるものに関して実
用に耐えないとした。
また、耐熱性については、支持スパン100mで焼結後
の基板を両端支持し、ピーク温度保持時間16分で基板
の反りが0.3+m/100 ms以上の反りが発生し
た温度をその基板の耐熱限界温度とした。
820’C以上の耐熱限界温度があれば実用上問題ない
が、より望ましくは860℃以上の特性が欲しい。82
0℃未満は不合格である。また、内部導体成分(本実験
では内部導体としてxg−pdを使用したので、Aq酸
成分拡散に特忙着目した)の拡散については、基板断面
の特性X線像よ・り拡散深さを観察・測定し、実用上1
0μm未満であれば問題がなく、より望ましくは3μm
程度未満の拡散深さであって欲しい。10μmを超える
拡散は不合格とした。
抵抗体をレーザトリミングした時のマイクロクラックの
発生は、電子顕微鏡により表面及び破面を観察した。
半田付は性のうち、半田濡れ性においては、φ4wX”
2.85mの共晶半田の円板を上部導体上に載せ、23
0℃でリフローさせた時の半田波がり径をもって評価し
、拡がり径φ6.7闘以下を不合格とした。半田付は強
度は、上部厚膜導体にφ0.6m+のSn めっきワイ
ヤーを共晶半田で半田付けし、厚膜導体上で直角に曲げ
引張る方法(いわゆるピーリング法)時の厚膜剥離強度
を測定し、0.5Kg/1m2以上を合格とした。
−4・ 苦比較例 ■特許請求の範囲における組成幅からはずれるもの第 
  2   表 簀比較例 +多層基板として適さない特性 参考として第3表に従来技術の第−例で使用される絶縁
体であるs e % Aj!203の特性を示す。
第   3   表 以上に述べたように、本発明の組成物により形eされる
セラミック多層基板は870〜980℃と低温で焼成で
き、しかも電子回路形成用のセラミック基板としての特
性を充分発揮しており、その特性は従来の材料である、
96esAl2O3、B203−3 i()、 −Pb
O−A12o3 系材料、B2o2−8i02(Al2
O3、zro2)系材料により形成されるセラミック多
層基板に比較し、より優れている。
発明の効果 本発明によれば、セラミック多層基板を形成するための
焼成温度が低く、導体材料に抵抗値の低い低融点金属材
料を用いることができ、しかも空気中での焼成が可能で
あるので、設備費用を低減し、得られる多層基板の導体
の抵抗値を低くすることができる。また、内部導体成分
の絶縁層中への拡散を抑制できるので、絶縁層の絶縁抵
抗が低下することがなく、かつ耐熱性に優れるので、基
板の反り等の不都合もない◎さらに、上部厚膜抵抗体を
レーザトリミングしてもマイクロクラックの発生がなく
高い精度に抵抗値を調整でき、上部導体の半田付は性に
も優れている為、各種の電子部品を半田付は実装する事
が出来、汎用的な電子回路基板として自由自在に使用で
きる優れたセラミック多層基板が得られる◇
【図面の簡単な説明】
第1図は本発明が適用されるセラミック多層基板の製造
工程の例を示す図、第2図及び第3図は従来のセラミッ
ク多層基板の製造工程の他の例を示す図である。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図

Claims (1)

  1. 【特許請求の範囲】  複数の導体層を絶縁する絶縁層が、酸化物に換算して
    、 Al_2O_3、ZrO_2のうち少なくとも1種32
    〜58重量% SiO_213〜30重量% PbO16〜39重量% BaO、CaO、ZnOのうち少なくとも1種0.6〜
    12重量% の組成の無機組成物からなるセラミック多層基板。
JP62012873A 1987-01-22 1987-01-22 セラミツク多層基板 Granted JPS63181400A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62012873A JPS63181400A (ja) 1987-01-22 1987-01-22 セラミツク多層基板
DE3851548T DE3851548T2 (de) 1987-01-22 1988-01-21 Keramisches Mehrschichtsubstrat und Verfahren zu seiner Herstellung.
EP88100847A EP0276004B1 (en) 1987-01-22 1988-01-21 Multilayer ceramic substrate and method for making the same
US07/513,041 US5043223A (en) 1987-01-22 1990-04-23 Multilayer ceramic substrate and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62012873A JPS63181400A (ja) 1987-01-22 1987-01-22 セラミツク多層基板

Publications (2)

Publication Number Publication Date
JPS63181400A true JPS63181400A (ja) 1988-07-26
JPH0523519B2 JPH0523519B2 (ja) 1993-04-02

Family

ID=11817541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62012873A Granted JPS63181400A (ja) 1987-01-22 1987-01-22 セラミツク多層基板

Country Status (4)

Country Link
US (1) US5043223A (ja)
EP (1) EP0276004B1 (ja)
JP (1) JPS63181400A (ja)
DE (1) DE3851548T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69009692T2 (de) * 1989-06-16 1994-09-22 Nitto Denko Corp Verfahren zur herstellung von gebrannten mustern.
US5357403A (en) * 1990-06-29 1994-10-18 General Electric Company Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns
DE9016266U1 (ja) * 1990-11-29 1991-03-21 Siemens Nixdorf Informationssysteme Ag, 4790 Paderborn, De
US5403651A (en) * 1991-10-14 1995-04-04 Fuji Electric Co., Ltd. Insulating substrate for mounting semiconductor devices
DE69300506T2 (de) * 1992-04-06 1996-04-04 Nec Corp Herstellungsverfahren von mehrlagigen keramischen Substraten.
US5349137A (en) * 1993-05-17 1994-09-20 W. L. Gore & Associates, Inc. Sterilizable cable assemblies
JP3309492B2 (ja) * 1993-05-28 2002-07-29 住友電気工業株式会社 半導体装置用基板
WO1995001870A1 (en) * 1993-07-07 1995-01-19 Arthur D. Little, Inc. Design and fabrication of synthetic superconductors
US5948193A (en) * 1997-06-30 1999-09-07 International Business Machines Corporation Process for fabricating a multilayer ceramic substrate from thin greensheet
US6178082B1 (en) 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
US6258191B1 (en) 1998-09-16 2001-07-10 International Business Machines Corporation Method and materials for increasing the strength of crystalline ceramic
US6174829B1 (en) * 1999-01-07 2001-01-16 Advanced Ceramic X Corp. Ceramic dielectric compositions
DE19957517C1 (de) * 1999-11-30 2001-01-11 Bosch Gmbh Robert Verfahren und Vorrichtung zur Herstellung von Durchbrüchen in grünen Keramikfolien
DE10007414B4 (de) * 2000-02-18 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat
US6800815B1 (en) 2001-01-16 2004-10-05 National Semiconductor Corporation Materials and structure for a high reliability bga connection between LTCC and PB boards
US6743534B2 (en) 2001-10-01 2004-06-01 Heraeus Incorporated Self-constrained low temperature glass-ceramic unfired tape for microelectronics and methods for making and using the same
US6583019B2 (en) * 2001-11-19 2003-06-24 Gennum Corporation Perimeter anchored thick film pad
TW200428684A (en) * 2003-03-24 2004-12-16 Tdk Corp Manufacturing method and manufacturing system of ceramic device
US7404680B2 (en) * 2004-05-31 2008-07-29 Ngk Spark Plug Co., Ltd. Optical module, optical module substrate and optical coupling structure
KR101046134B1 (ko) * 2007-12-27 2011-07-01 삼성전기주식회사 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치
DE102009038674B4 (de) 2009-08-24 2012-02-09 Epcos Ag Trägervorrichtung, Anordnung mit einer solchen Trägervorrichtung sowie Verfahren zur Herstellung eines mindestens eine keramische Schicht umfassenden struktururierten Schichtstapels
US20110269615A1 (en) 2010-04-28 2011-11-03 The Catholic University Of America Compositions and methods for converting hazardous waste glass into non-hazardous products
CN108781510B (zh) * 2016-01-20 2021-08-17 杰凯特技术集团股份公司 用于传感元件和传感器装置的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1408256A (en) * 1974-02-08 1975-10-01 Du Pont Dielectric compositions and glass frits for use as components thereof
JPS57184296A (en) * 1981-05-09 1982-11-12 Hitachi Ltd Ceramic circuit board
US4634634A (en) * 1981-10-19 1987-01-06 Ngk Spark Plug Co., Ltd. Glaze ceramic base
JPS60221358A (ja) * 1984-04-13 1985-11-06 日本碍子株式会社 電気絶縁体用セラミック組成物
JPS60235744A (ja) * 1984-05-04 1985-11-22 Asahi Glass Co Ltd セラミック基板用組成物
US4533435A (en) * 1984-06-07 1985-08-06 Microban Products Company Antimicrobial paper
US4689270A (en) * 1984-07-20 1987-08-25 W. C. Heraeus Gmbh Composite substrate for printed circuits and printed circuit-substrate combination
US4767672A (en) * 1984-09-17 1988-08-30 Kyocera Corporation Process for preparation of glazed ceramic substrate and glazing composition used therefor
JPS61142759A (ja) * 1984-12-14 1986-06-30 Ngk Spark Plug Co Ltd Icパツケ−ジ用基板
JPS61205658A (ja) * 1985-03-08 1986-09-11 旭硝子株式会社 回路基板用組成物
US4654095A (en) * 1985-03-25 1987-03-31 E. I. Du Pont De Nemours And Company Dielectric composition
DE3525972A1 (de) * 1985-07-20 1987-01-29 Standard Elektrik Lorenz Ag Emaillierungen mit heterogenem gefuege
US4759965A (en) * 1985-08-06 1988-07-26 Canon Kabushiki Kaisha Ceramic, preparation thereof and electronic circuit substrate by use thereof
JPS6247195A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
US4732794A (en) * 1986-10-02 1988-03-22 Mobay Corporation Porcelain enamel composition and substrates coated therewith

Also Published As

Publication number Publication date
DE3851548T2 (de) 1995-02-09
US5043223A (en) 1991-08-27
EP0276004A2 (en) 1988-07-27
DE3851548D1 (de) 1994-10-27
EP0276004A3 (en) 1991-06-12
EP0276004B1 (en) 1994-09-21
JPH0523519B2 (ja) 1993-04-02

Similar Documents

Publication Publication Date Title
JPS63181400A (ja) セラミツク多層基板
JP5481854B2 (ja) 電子部品
JPH0343786B2 (ja)
JP2002226259A (ja) セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法
JP4059148B2 (ja) 導電性ペーストおよびセラミック多層基板
JP4549028B2 (ja) ガラスセラミック組成物、ガラスセラミック焼結体、ガラスセラミック焼結体の製造方法、および配線基板
JPS61275161A (ja) 低温焼成多層セラミツク基板
JPS61274399A (ja) 多層セラミック基板用組成物および多層セラミック基板の製造方法
JP3807257B2 (ja) セラミック部品の製造方法
JP3719834B2 (ja) 低温焼成セラミックス
JPH02141458A (ja) 低温焼成セラミック多層基板およびその製造方法
JPH0426799B2 (ja)
JP4502977B2 (ja) 未焼結積層シート
JP2615970B2 (ja) 内部に導体、抵抗体を配線したA▲l▼N多層基板の製造方法
JPS6247195A (ja) セラミツク多層基板
JPH01112605A (ja) 導体ペースト組成物
JP2000252158A (ja) 積層セラミックコンデンサ
JP3914958B2 (ja) 積層ガラス−セラミック回路基板の製造方法
JPS61266348A (ja) 誘電体組成物
JP3914956B2 (ja) 積層ガラス−セラミック回路基板の製造方法
JP3914957B2 (ja) 積層ガラス−セラミック回路基板の製造方法
JPS61266349A (ja) 誘電体組成物
JP3210587B2 (ja) 低温焼成セラミック回路基板
JPH0369197B2 (ja)
JPS61264603A (ja) 誘電体組成物