JP2000021607A - チップサーミスタの製造方法 - Google Patents
チップサーミスタの製造方法Info
- Publication number
- JP2000021607A JP2000021607A JP10191579A JP19157998A JP2000021607A JP 2000021607 A JP2000021607 A JP 2000021607A JP 10191579 A JP10191579 A JP 10191579A JP 19157998 A JP19157998 A JP 19157998A JP 2000021607 A JP2000021607 A JP 2000021607A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- thermistor body
- insulating layer
- external electrode
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 外部電極上にめっき層を形成する際の電解め
っき液によるサーミスタ素体の腐食の影響を低減するこ
とができるチップサーミスタを効率良く低コストで生産
する。 【解決手段】 内部電極２，３を有したサーミスタ素体
１の端面１ａ，１ｂ上に樹脂層４，５を形成し、ガラス
または無機物のペースト中にディッピングすることによ
り絶縁層６，７を形成した後、焼成により絶縁層４，５
を脱脂して除去することにより、端面１ａ，１ｂ上の絶
縁層を除去し、サーミスタ素体１の両主面１ｃ，１ｄ及
び両側面の上にのみ絶縁層６，７を残した後、外部電極
を形成し、その上にめっき層を形成することを特徴とし
ている。
っき液によるサーミスタ素体の腐食の影響を低減するこ
とができるチップサーミスタを効率良く低コストで生産
する。 【解決手段】 内部電極２，３を有したサーミスタ素体
１の端面１ａ，１ｂ上に樹脂層４，５を形成し、ガラス
または無機物のペースト中にディッピングすることによ
り絶縁層６，７を形成した後、焼成により絶縁層４，５
を脱脂して除去することにより、端面１ａ，１ｂ上の絶
縁層を除去し、サーミスタ素体１の両主面１ｃ，１ｄ及
び両側面の上にのみ絶縁層６，７を残した後、外部電極
を形成し、その上にめっき層を形成することを特徴とし
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、温度補償
回路、温度検出素子、回路保護用素子等に用いられるチ
ップサーミスタに関するものであり、より詳細には、半
田を用いてプリント回路基板上に表面実装されるチップ
サーミスタに関するものである。
回路、温度検出素子、回路保護用素子等に用いられるチ
ップサーミスタに関するものであり、より詳細には、半
田を用いてプリント回路基板上に表面実装されるチップ
サーミスタに関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来、
正の抵抗温度特性もしくは負の抵抗温度特性を有する半
導体セラミックスを用いたチップサーミスタが、温度補
償回路、温度検出素子、回路保護用素子などにおいて幅
広く用いられている。また、プリント回路基板等に半田
を用いて表面実装し得るチップサーミスタとして種々の
構造のものが提案されている。
正の抵抗温度特性もしくは負の抵抗温度特性を有する半
導体セラミックスを用いたチップサーミスタが、温度補
償回路、温度検出素子、回路保護用素子などにおいて幅
広く用いられている。また、プリント回路基板等に半田
を用いて表面実装し得るチップサーミスタとして種々の
構造のものが提案されている。
【０００３】このようなチップサーミスタの構造とし
て、サーミスタ素体内に複数の内部電極を設け、この内
部電極と電気的に接続される外部電極をサーミスタ素体
の端面を含む面に形成したチップサーミスタが知られて
いる。このようなチップサーミスタにおいては、一般に
外部電極を半田付けすることにより基板上に表面実装さ
れる。半田付けの際の半田濡れ性を改善するため、外部
電極の上にＮｉ−Ｓｎなどのめっき層を形成する方法が
知られている。これらのめっき層は、一般に電解めっき
により形成されるが、めっき層を形成する際、電解めっ
き液によりセラミック素体が腐食し、抵抗値が変化する
と共に、抵抗値にばらつきが生じるという問題があっ
た。
て、サーミスタ素体内に複数の内部電極を設け、この内
部電極と電気的に接続される外部電極をサーミスタ素体
の端面を含む面に形成したチップサーミスタが知られて
いる。このようなチップサーミスタにおいては、一般に
外部電極を半田付けすることにより基板上に表面実装さ
れる。半田付けの際の半田濡れ性を改善するため、外部
電極の上にＮｉ−Ｓｎなどのめっき層を形成する方法が
知られている。これらのめっき層は、一般に電解めっき
により形成されるが、めっき層を形成する際、電解めっ
き液によりセラミック素体が腐食し、抵抗値が変化する
と共に、抵抗値にばらつきが生じるという問題があっ
た。
【０００４】このような問題を解消する方法として、特
許公報第２５９１２０５号においては、外部電極を形成
する端面部分以外のサーミスタ素体の全面に、ガラスペ
ーストを塗布または印刷し、これを焼成してガラス層を
形成する方法が提案されている。外部電極が形成される
領域以外のサーミスタ素体の上にはガラス層が設けられ
ているので、外部電極上にめっき層を電解めっき法によ
り形成する際、電解めっき液によるサーミスタ素体の腐
食を防止することができる。
許公報第２５９１２０５号においては、外部電極を形成
する端面部分以外のサーミスタ素体の全面に、ガラスペ
ーストを塗布または印刷し、これを焼成してガラス層を
形成する方法が提案されている。外部電極が形成される
領域以外のサーミスタ素体の上にはガラス層が設けられ
ているので、外部電極上にめっき層を電解めっき法によ
り形成する際、電解めっき液によるサーミスタ素体の腐
食を防止することができる。
【０００５】しかしながら、このような方法によれば、
外部電極を形成しようとする部分以外のサーミスタ素体
の表面にガラスペーストを塗布または印刷する必要があ
るため、塗布または印刷の位置精度が必要となり、この
ため製造工程が複雑となり、効率的に多量に生産するこ
とができず、高コストになるという問題があった。
外部電極を形成しようとする部分以外のサーミスタ素体
の表面にガラスペーストを塗布または印刷する必要があ
るため、塗布または印刷の位置精度が必要となり、この
ため製造工程が複雑となり、効率的に多量に生産するこ
とができず、高コストになるという問題があった。
【０００６】特開平８−２３６３０７号公報において
は、サーミスタ素体の端面にレジスト樹脂を設けた後、
サーミスタ素体の全面上に無電解Ｎｉ−Ｂめっきを施し
てＮｉ−Ｂの金属めっき層を形成した後、サーミスタ素
体の端面上のレジスト樹脂とその上の金属めっき層を除
去し、その後に金属めっき層を酸化させて絶縁性の酸化
物膜を形成する方法が提案されている。セラミック素体
の端面上のレジスト樹脂は、アルコール中で超音波洗浄
することにより除去される。このような方法では、超音
波洗浄を用いてレジスト樹脂を除去する必要があり、ま
た熱処理によってＮｉ−Ｂ膜を酸化させて酸化物膜とす
る必要がある。従って、製造工程が複雑であり、効率的
に量産することができず、高コストになるという問題が
あった。
は、サーミスタ素体の端面にレジスト樹脂を設けた後、
サーミスタ素体の全面上に無電解Ｎｉ−Ｂめっきを施し
てＮｉ−Ｂの金属めっき層を形成した後、サーミスタ素
体の端面上のレジスト樹脂とその上の金属めっき層を除
去し、その後に金属めっき層を酸化させて絶縁性の酸化
物膜を形成する方法が提案されている。セラミック素体
の端面上のレジスト樹脂は、アルコール中で超音波洗浄
することにより除去される。このような方法では、超音
波洗浄を用いてレジスト樹脂を除去する必要があり、ま
た熱処理によってＮｉ−Ｂ膜を酸化させて酸化物膜とす
る必要がある。従って、製造工程が複雑であり、効率的
に量産することができず、高コストになるという問題が
あった。
【０００７】本発明の目的は、外部電極上にめっき層を
形成する際の電解めっき液による腐食の影響を低減する
ことができるチップサーミスタを、効率良く低コストで
生産することができる製造方法を提供することにある。
形成する際の電解めっき液による腐食の影響を低減する
ことができるチップサーミスタを、効率良く低コストで
生産することができる製造方法を提供することにある。
【０００８】
【課題を解決するための手段】請求項１に記載の発明
は、サーミスタ素体と、該サーミスタ素体の内部に設け
られ、一方端部がサーミスタ素体の端面にまで延びる内
部電極と、該内部電極の一方端部と電気的に接続される
ようにサーミスタ素体の端面上に設けられ、さらにサー
ミスタ素体の両主面及び両側面上に延びる外部電極と、
該外部電極上を覆うように設けられるめっき層とを備え
るチップサーミスタの製造方法であって、内部電極を有
したサーミスタ素体の端面上に樹脂層を形成する工程
と、樹脂層を形成したサーミスタ素体の端面を含むサー
ミスタ素体の端部をガラスまたは無機物のペースト中に
ディッピングして絶縁層を形成し、サーミスタ素体の両
主面及び両側面上の該絶縁層の端部が前記外部電極の両
主面及び両側面上の端部より中央部側に位置するように
形成する工程と、サーミスタ素体の端面上の樹脂層を焼
成により脱脂し除去すると共に、サーミスタ素体の両主
面及び両側面上の絶縁層を焼き付ける工程と、サーミス
タ素体の端面上の前記絶縁層を除去して絶縁層をサーミ
スタ素体の両主面及び両側面上にのみ残す工程と、サー
ミスタ素体の両主面及び両側面上の絶縁層の上及びサー
ミスタ素体の端面上に外部電極を形成する工程と、外部
電極の上にめっき層を形成する工程とを備えることを特
徴とする。
は、サーミスタ素体と、該サーミスタ素体の内部に設け
られ、一方端部がサーミスタ素体の端面にまで延びる内
部電極と、該内部電極の一方端部と電気的に接続される
ようにサーミスタ素体の端面上に設けられ、さらにサー
ミスタ素体の両主面及び両側面上に延びる外部電極と、
該外部電極上を覆うように設けられるめっき層とを備え
るチップサーミスタの製造方法であって、内部電極を有
したサーミスタ素体の端面上に樹脂層を形成する工程
と、樹脂層を形成したサーミスタ素体の端面を含むサー
ミスタ素体の端部をガラスまたは無機物のペースト中に
ディッピングして絶縁層を形成し、サーミスタ素体の両
主面及び両側面上の該絶縁層の端部が前記外部電極の両
主面及び両側面上の端部より中央部側に位置するように
形成する工程と、サーミスタ素体の端面上の樹脂層を焼
成により脱脂し除去すると共に、サーミスタ素体の両主
面及び両側面上の絶縁層を焼き付ける工程と、サーミス
タ素体の端面上の前記絶縁層を除去して絶縁層をサーミ
スタ素体の両主面及び両側面上にのみ残す工程と、サー
ミスタ素体の両主面及び両側面上の絶縁層の上及びサー
ミスタ素体の端面上に外部電極を形成する工程と、外部
電極の上にめっき層を形成する工程とを備えることを特
徴とする。
【０００９】本発明によれば、ガラスまたは無機物のペ
ースト中にサーミスタ素体の端部をディッピングするこ
とにより絶縁層を形成することができ、外部電極を形成
するサーミスタ素体の端面の絶縁層は樹脂層を焼成して
脱脂することにより除去することができる。従って、電
解めっき液による腐食の影響を低減することができるチ
ップサーミスタを従来より簡易な製造工程で製造するこ
とができる。従って、従来に比べ効率よく低コストで多
量に生産することができる。
ースト中にサーミスタ素体の端部をディッピングするこ
とにより絶縁層を形成することができ、外部電極を形成
するサーミスタ素体の端面の絶縁層は樹脂層を焼成して
脱脂することにより除去することができる。従って、電
解めっき液による腐食の影響を低減することができるチ
ップサーミスタを従来より簡易な製造工程で製造するこ
とができる。従って、従来に比べ効率よく低コストで多
量に生産することができる。
【００１０】請求項２に記載の発明は、請求項１に記載
の発明において、サーミスタ素体の両主面及び両側面上
の絶縁層の端部が、外部電極の端部と同じかサーミスタ
素体の中央部側に位置するように形成されることを特徴
としている。本発明者らは、必ずしも従来技術のように
外部電極間のサーミスタ素体の表面全体がガラス膜など
で被覆される必要がないことに着目し、絶縁層の形成を
ディッピング法により形成し得ることを見い出した。
の発明において、サーミスタ素体の両主面及び両側面上
の絶縁層の端部が、外部電極の端部と同じかサーミスタ
素体の中央部側に位置するように形成されることを特徴
としている。本発明者らは、必ずしも従来技術のように
外部電極間のサーミスタ素体の表面全体がガラス膜など
で被覆される必要がないことに着目し、絶縁層の形成を
ディッピング法により形成し得ることを見い出した。
【００１１】すなわち、外部電極上にめっき層を形成す
る際の電解めっき液による腐食は、サーミスタ素体の主
面上の外部電極の端部近傍の下面まで生じ易く、この部
分での腐食が抵抗値の変化や抵抗値のばらつきに大きく
影響する。従って、外部電極の電極端部近傍の領域にお
いてセラミック素体の表面を絶縁層で被覆しておけば、
必ずしもセラミック素体全体を被覆しなくともよく、サ
ーミスタ素体の中央部の部分には絶縁層が形成されてい
なくてもよい。
る際の電解めっき液による腐食は、サーミスタ素体の主
面上の外部電極の端部近傍の下面まで生じ易く、この部
分での腐食が抵抗値の変化や抵抗値のばらつきに大きく
影響する。従って、外部電極の電極端部近傍の領域にお
いてセラミック素体の表面を絶縁層で被覆しておけば、
必ずしもセラミック素体全体を被覆しなくともよく、サ
ーミスタ素体の中央部の部分には絶縁層が形成されてい
なくてもよい。
【００１２】絶縁層の端部は、上述のように、外部電極
の端部と同じか、さらに好ましくは０．１〜０．２ｍｍ
サーミスタ素体の中央側に位置するように形成されてい
ることが好ましい。絶縁層の端部がこのような位置とな
るように形成されることにより、外部電極の端部近傍の
下面におけるセラミック素体の腐食を防止することがで
き、電解めっき液による腐食の影響を低減することがで
きる。
の端部と同じか、さらに好ましくは０．１〜０．２ｍｍ
サーミスタ素体の中央側に位置するように形成されてい
ることが好ましい。絶縁層の端部がこのような位置とな
るように形成されることにより、外部電極の端部近傍の
下面におけるセラミック素体の腐食を防止することがで
き、電解めっき液による腐食の影響を低減することがで
きる。
【００１３】請求項３に記載の発明においては、外部電
極がディッピングにより形成される。このように外部電
極をディッピングにより形成することにより、絶縁層と
同様の方法で形成することができ、さらに製造工程を簡
易にし、効率良く多量に生産することが可能になる。
極がディッピングにより形成される。このように外部電
極をディッピングにより形成することにより、絶縁層と
同様の方法で形成することができ、さらに製造工程を簡
易にし、効率良く多量に生産することが可能になる。
【００１４】請求項４に記載の発明によれば、絶縁層が
ガラス膜から形成される。絶縁層として、ガラス膜を形
成することにより、電解めっき液による腐食の影響を安
価な材料で効率よく低減することができる。
ガラス膜から形成される。絶縁層として、ガラス膜を形
成することにより、電解めっき液による腐食の影響を安
価な材料で効率よく低減することができる。
【００１５】本発明（請求項１〜４に記載の発明）にお
いて、サーミスタ素体の端面上に形成される樹脂層は、
焼成により分解し除去することができるものであれば特
に限定されるものではないが、例えば、ポリビニルアル
コール、ワックス、酢酸ビニル、アクリル樹脂などを用
いることができる。
いて、サーミスタ素体の端面上に形成される樹脂層は、
焼成により分解し除去することができるものであれば特
に限定されるものではないが、例えば、ポリビニルアル
コール、ワックス、酢酸ビニル、アクリル樹脂などを用
いることができる。
【００１６】絶縁層は、上述のようにガラスまたは無機
物のペースト中にディッピングすることにより塗布し、
これを焼き付けることにより形成することができる。ガ
ラスまたは無機物のペーストとしては、例えば、ホウケ
イ酸亜鉛、ホウケイ酸鉛などが挙げられる。
物のペースト中にディッピングすることにより塗布し、
これを焼き付けることにより形成することができる。ガ
ラスまたは無機物のペーストとしては、例えば、ホウケ
イ酸亜鉛、ホウケイ酸鉛などが挙げられる。
【００１７】サーミスタ素体の端面上の樹脂層は、上述
のように焼成により脱脂し除去することができる。樹脂
層が脱脂して除去されることにより、サーミスタ素体の
端面上の絶縁層の密着強度が低下するので、これをバレ
ル等で処理することにより端面上の絶縁層を除去するこ
とができ、絶縁層をサーミスタ素体の両主面及び両側面
上にのみ残すことができる。
のように焼成により脱脂し除去することができる。樹脂
層が脱脂して除去されることにより、サーミスタ素体の
端面上の絶縁層の密着強度が低下するので、これをバレ
ル等で処理することにより端面上の絶縁層を除去するこ
とができ、絶縁層をサーミスタ素体の両主面及び両側面
上にのみ残すことができる。
【００１８】外部電極を形成する材料としては、Ａｇ−
Ｐｄ、Ａｇなどが挙げられる。このような外部電極は、
例えば、これらの金属または合金の粉末、溶剤、バイン
ダからなる電極材料ペーストを用い、これに浸漬（ディ
ッピング）させて付着させた後、焼き付けることにより
形成することができる。外部電極上に形成するめっき層
としては、一般に半田濡れ性の良好なめっき層を形成す
る。このようなめっき層としては、Ｎｉ−Ｓｎ、Ｎｉ−
Ｓｎ／Ｐｂ、Ｎｉ−Ａｇ、Ｎｉ−Ｃｕ、Ｎｉ−Ａｕなど
が挙げられる。
Ｐｄ、Ａｇなどが挙げられる。このような外部電極は、
例えば、これらの金属または合金の粉末、溶剤、バイン
ダからなる電極材料ペーストを用い、これに浸漬（ディ
ッピング）させて付着させた後、焼き付けることにより
形成することができる。外部電極上に形成するめっき層
としては、一般に半田濡れ性の良好なめっき層を形成す
る。このようなめっき層としては、Ｎｉ−Ｓｎ、Ｎｉ−
Ｓｎ／Ｐｂ、Ｎｉ−Ａｇ、Ｎｉ−Ｃｕ、Ｎｉ−Ａｕなど
が挙げられる。
【００１９】本発明におけるチップサーミスタは、正の
抵抗温度特性を有するサーミスタ素体及び負の抵抗温度
特性を有するサーミスタ素体のいずれを用いるものであ
ってもよい。従って、本発明の製造方法は、ＰＴＣサー
ミスタ及びＮＴＣサーミスタのいずれに対しても適用す
ることができるものである。
抵抗温度特性を有するサーミスタ素体及び負の抵抗温度
特性を有するサーミスタ素体のいずれを用いるものであ
ってもよい。従って、本発明の製造方法は、ＰＴＣサー
ミスタ及びＮＴＣサーミスタのいずれに対しても適用す
ることができるものである。
【００２０】
【発明の実施の形態】図１〜図３は、本発明に従うチッ
プサーミスタの製造工程の一例を示す断面図である。
プサーミスタの製造工程の一例を示す断面図である。
【００２１】図１を参照して、サーミスタ素体１内に
は、内部電極２及び３が設けられており、内部電極２の
一方端部は、サーミスタ素体１の端面１ａにまで延び、
内部電極３の一方端部は、サーミスタ素体１の端面１ｂ
にまで延びている。
は、内部電極２及び３が設けられており、内部電極２の
一方端部は、サーミスタ素体１の端面１ａにまで延び、
内部電極３の一方端部は、サーミスタ素体１の端面１ｂ
にまで延びている。
【００２２】まず、このようなセラミック素体１の端面
１ａ及び１ｂの上に、樹脂溶液を塗布し乾燥することに
より、樹脂層４及び５が形成される。これらの樹脂層４
及び５を形成したサーミスタ素体１を、例えばホウケイ
酸ガラスペーストなどのガラスまたは無機物のペースト
中に端面１ａまたは端面１ｂを下にしてディッピングす
ることにより、サーミスタ素体１の両端部の上に絶縁層
６及び７をそれぞれ形成する。これらの絶縁層６及び７
の端部６ａ及び７ａが、後述する図３に示す外部電極８
及び９の端部８ａ及び９ａより中央部側に位置するよう
に、絶縁層６及び７が形成される。
１ａ及び１ｂの上に、樹脂溶液を塗布し乾燥することに
より、樹脂層４及び５が形成される。これらの樹脂層４
及び５を形成したサーミスタ素体１を、例えばホウケイ
酸ガラスペーストなどのガラスまたは無機物のペースト
中に端面１ａまたは端面１ｂを下にしてディッピングす
ることにより、サーミスタ素体１の両端部の上に絶縁層
６及び７をそれぞれ形成する。これらの絶縁層６及び７
の端部６ａ及び７ａが、後述する図３に示す外部電極８
及び９の端部８ａ及び９ａより中央部側に位置するよう
に、絶縁層６及び７が形成される。
【００２３】次に、例えば４００〜６００℃に加熱する
ことにより樹脂層４及び５を熱分解して脱脂し、除去す
る。これと共に、絶縁層６及び７が焼き付けられる。端
面１ａ及び１ｂ上の絶縁層６及び７は、下地の樹脂層４
及び５が脱脂し除去されているので、簡単に剥離除去さ
れる状態となっている。これに対し、主面１ｃ及び１ｄ
上の絶縁層６及び７は、セラミック素体１上に焼き付け
られた状態となり強固な膜となる。
ことにより樹脂層４及び５を熱分解して脱脂し、除去す
る。これと共に、絶縁層６及び７が焼き付けられる。端
面１ａ及び１ｂ上の絶縁層６及び７は、下地の樹脂層４
及び５が脱脂し除去されているので、簡単に剥離除去さ
れる状態となっている。これに対し、主面１ｃ及び１ｄ
上の絶縁層６及び７は、セラミック素体１上に焼き付け
られた状態となり強固な膜となる。
【００２４】次に、このような状態のセラミック素体を
バレル等で処理することにより剥離除去されやすくなっ
ている端面１ａ及び１ｂ上の絶縁層６及び７を除去し、
主面１ｃ及び１ｄ上の絶縁層６及び７のみ残す。
バレル等で処理することにより剥離除去されやすくなっ
ている端面１ａ及び１ｂ上の絶縁層６及び７を除去し、
主面１ｃ及び１ｄ上の絶縁層６及び７のみ残す。
【００２５】図２は、このようなバレル処理等の後の状
態を示す断面図である。図２に示すように、絶縁層６及
び７は、主面１ｃ及び１ｄ上にのみ残されており、端面
１ａ及び１ｂ上の絶縁層６及び７は除去されている。
態を示す断面図である。図２に示すように、絶縁層６及
び７は、主面１ｃ及び１ｄ上にのみ残されており、端面
１ａ及び１ｂ上の絶縁層６及び７は除去されている。
【００２６】次に、Ａｇ−Ｐｄなどの外部電極形成用ペ
ーストに、サーミスタ素体１の端面１ａ及び端面１ｂを
ディッピングし、その後焼き付けて、図３に示すような
外部電極８及び９を形成する。外部電極８の主面１ｃ，
１ｄ上の端部８ａ及び８ｂは、絶縁層６の端部６ａ及び
６ｂよりも端面側に位置するように形成される。同様
に、外部電極９の主面１ｃ，１ｄ上の端部９ａ及び９ｂ
も、絶縁層７の端部７ａ及び７ｂより端面側に位置する
ように形成される。
ーストに、サーミスタ素体１の端面１ａ及び端面１ｂを
ディッピングし、その後焼き付けて、図３に示すような
外部電極８及び９を形成する。外部電極８の主面１ｃ，
１ｄ上の端部８ａ及び８ｂは、絶縁層６の端部６ａ及び
６ｂよりも端面側に位置するように形成される。同様
に、外部電極９の主面１ｃ，１ｄ上の端部９ａ及び９ｂ
も、絶縁層７の端部７ａ及び７ｂより端面側に位置する
ように形成される。
【００２７】次に、外部電極８及び９を覆うように、電
解めっき法によりＮｉ−Ｓｎなどからなるめっき層１０
及び１１を形成する。図４は、絶縁層６及び７の端部６
ａ及び７ａと、外部電極８及び９の端部８ａ及び９ａと
の位置関係を説明するための断面図である。絶縁層６の
端部６ａは、外部電極８の端部８ａとの距離Ｌ1 が０．
１５ｍｍだけ中央部側に位置するように形成されてい
る。同様に、絶縁層７の端部７ａも、外部電極９の端部
９ａに対し、同等の距離中央部側に位置するように形成
されている。
解めっき法によりＮｉ−Ｓｎなどからなるめっき層１０
及び１１を形成する。図４は、絶縁層６及び７の端部６
ａ及び７ａと、外部電極８及び９の端部８ａ及び９ａと
の位置関係を説明するための断面図である。絶縁層６の
端部６ａは、外部電極８の端部８ａとの距離Ｌ1 が０．
１５ｍｍだけ中央部側に位置するように形成されてい
る。同様に、絶縁層７の端部７ａも、外部電極９の端部
９ａに対し、同等の距離中央部側に位置するように形成
されている。
【００２８】本実施例においては、外部電極８及び９の
端部８ａ及び９ａがセラミック素体１と接する部分に絶
縁層６及び７を設けているので、外部電極８及び９の上
にめっき層１０及び１１を形成する際の電解めっき液に
よるセラミック素体１の腐食を低減することができる。
端部８ａ及び９ａがセラミック素体１と接する部分に絶
縁層６及び７を設けているので、外部電極８及び９の上
にめっき層１０及び１１を形成する際の電解めっき液に
よるセラミック素体１の腐食を低減することができる。
【００２９】図５及び図６は、このようなセラミック素
体の腐食の低減効果を説明するための断面図である。図
５は、本発明に従い絶縁層６及び７が外部電極８及び９
の端部とセラミック素体１との間の界面に設けられてい
る実施例のチップサーミスタを示している。図６は、図
５に示すチップサーミスタにおいて、絶縁層６及び７が
設けられていない比較例のチップサーミスタを示してい
る。
体の腐食の低減効果を説明するための断面図である。図
５は、本発明に従い絶縁層６及び７が外部電極８及び９
の端部とセラミック素体１との間の界面に設けられてい
る実施例のチップサーミスタを示している。図６は、図
５に示すチップサーミスタにおいて、絶縁層６及び７が
設けられていない比較例のチップサーミスタを示してい
る。
【００３０】図６に示す比較例のチップサーミスタにお
いては、外部電極８及び９間の広い領域にわたると共に
外部電極の端部の下面までセラミック素体１の主面１ｃ
及び１ｄが腐食されている。これに対し、図５に示す実
施例のチップサーミスタにおいては、絶縁層６及び７が
設けられている領域及び絶縁層の端部に下面は腐食され
ておらず、絶縁層６及び７の間の領域で腐食が生じてい
る。従って、抵抗値の変化やばらつきに最も影響を与え
やすい外部電極８及び９の端部８ａ及び９ａと、セラミ
ック素体１との間の界面領域での腐食が防止されてい
る。従って、本発明に従えば、めっきの際の腐食による
抵抗値の変化及び抵抗値のばらつきを低減することがで
きる。
いては、外部電極８及び９間の広い領域にわたると共に
外部電極の端部の下面までセラミック素体１の主面１ｃ
及び１ｄが腐食されている。これに対し、図５に示す実
施例のチップサーミスタにおいては、絶縁層６及び７が
設けられている領域及び絶縁層の端部に下面は腐食され
ておらず、絶縁層６及び７の間の領域で腐食が生じてい
る。従って、抵抗値の変化やばらつきに最も影響を与え
やすい外部電極８及び９の端部８ａ及び９ａと、セラミ
ック素体１との間の界面領域での腐食が防止されてい
る。従って、本発明に従えば、めっきの際の腐食による
抵抗値の変化及び抵抗値のばらつきを低減することがで
きる。
【００３１】なお、上述した主面１ｃ及び１ｄに係る説
明は、図１〜図６に示した断面図において、図示される
面に関するものであるが、図１〜図６の断面図におい
て、図示されない手前側と向こう側の両側面について
も、主面１ｃ及び１ｄと同様に、絶縁層６及び７、外部
電極８及び９、めっき層１０及び１１が形成されてい
る。
明は、図１〜図６に示した断面図において、図示される
面に関するものであるが、図１〜図６の断面図におい
て、図示されない手前側と向こう側の両側面について
も、主面１ｃ及び１ｄと同様に、絶縁層６及び７、外部
電極８及び９、めっき層１０及び１１が形成されてい
る。
【００３２】また、図４において、絶縁層の端部６ａと
外部電極の端部８ａとの距離Ｌ1 が０．１５ｍｍの場合
について説明したが、Ｌ1 ≧０であれば、外部電極の端
部の下面が腐食されないため、抵抗値のばらつきが低減
できる。
外部電極の端部８ａとの距離Ｌ1 が０．１５ｍｍの場合
について説明したが、Ｌ1 ≧０であれば、外部電極の端
部の下面が腐食されないため、抵抗値のばらつきが低減
できる。
【００３３】また、絶縁層は両主面全体にわたって形成
されてもよい。
されてもよい。
【００３４】
【発明の効果】請求項１に記載の発明によれば、サーミ
スタ素体の端面上に樹脂層を形成し、この樹脂層を覆う
ようにディッピングすることにより絶縁層を形成させた
後、樹脂層を焼成により脱脂してサーミスタ素体の端面
上の絶縁層を除去し、サーミスタ素体の両主面及び両側
面上にのみ絶縁層を残している。このようにディッピン
グにより絶縁層を形成しているので、効率良く量産する
ことができ、低コストで製造することができる。
スタ素体の端面上に樹脂層を形成し、この樹脂層を覆う
ようにディッピングすることにより絶縁層を形成させた
後、樹脂層を焼成により脱脂してサーミスタ素体の端面
上の絶縁層を除去し、サーミスタ素体の両主面及び両側
面上にのみ絶縁層を残している。このようにディッピン
グにより絶縁層を形成しているので、効率良く量産する
ことができ、低コストで製造することができる。
【００３５】また、絶縁層の端部が、外部電極の両主面
及び両側面上の端部と同じか中央部側に位置するように
形成されいてるので、抵抗値の変化やばらつきに最も影
響を与えやすい外部電極の端部近傍を絶縁層で被覆する
ことができ、めっき液による腐食の影響を有効に低減す
ることができる。
及び両側面上の端部と同じか中央部側に位置するように
形成されいてるので、抵抗値の変化やばらつきに最も影
響を与えやすい外部電極の端部近傍を絶縁層で被覆する
ことができ、めっき液による腐食の影響を有効に低減す
ることができる。
【００３６】請求項２に記載の発明によれば、抵抗値の
変化やばらつきに最も影響を与えるセラミック素体の領
域を絶縁層によって被覆することができるので、より有
効的に抵抗値の変化やばらつきを低減することができ
る。
変化やばらつきに最も影響を与えるセラミック素体の領
域を絶縁層によって被覆することができるので、より有
効的に抵抗値の変化やばらつきを低減することができ
る。
【００３７】請求項３に記載の発明によれば、外部電極
も、絶縁層と同様のディッピングにより形成することが
できるので、より効率的にチップサーミスタを生産する
ことができる。
も、絶縁層と同様のディッピングにより形成することが
できるので、より効率的にチップサーミスタを生産する
ことができる。
【００３８】請求項４に記載の発明によれば、絶縁層の
形成材料としてより安価で扱い易いガラス膜を形成する
ので、より効率的に、より低コストで生産することがで
きる。
形成材料としてより安価で扱い易いガラス膜を形成する
ので、より効率的に、より低コストで生産することがで
きる。
【図１】本発明に従う一実施例のチップサーミスタの製
造工程を示す図であり、サーミスタ素体の端面上に樹脂
層を形成した後ディッピングにより絶縁層を形成した状
態を示す断面図。
造工程を示す図であり、サーミスタ素体の端面上に樹脂
層を形成した後ディッピングにより絶縁層を形成した状
態を示す断面図。
【図２】本発明に従う一実施例のチップサーミスタの製
造工程を示す図であり、樹脂層を焼成により脱脂し、サ
ーミスタ素体の端面上の絶縁層を除去した後の状態を示
す断面図。
造工程を示す図であり、樹脂層を焼成により脱脂し、サ
ーミスタ素体の端面上の絶縁層を除去した後の状態を示
す断面図。
【図３】本発明に従う一実施例のチップサーミスタの製
造工程を示す図であり、外部電極を形成した後、その上
にめっき層を形成した状態を示す断面図。
造工程を示す図であり、外部電極を形成した後、その上
にめっき層を形成した状態を示す断面図。
【図４】本発明に従う一実施例のチップサーミスタにお
ける絶縁層の端部と外部電極の端部の位置関係を説明す
るための断面図。
ける絶縁層の端部と外部電極の端部の位置関係を説明す
るための断面図。
【図５】本発明に従う一実施例における電解めっきの際
のサーミスタ素体の腐食状態を示す断面図。
のサーミスタ素体の腐食状態を示す断面図。
【図６】比較例のチップサーミスタにおける電解めっき
の際のサーミスタ素体の腐食状態を示す断面図。
の際のサーミスタ素体の腐食状態を示す断面図。
１…サーミスタ素体 １ａ，１ｂ…サーミスタ素体の端面 １ｃ，１ｄ…サーミスタ素体の主面 ２，３…内部電極 ４，５…樹脂層 ６，７…絶縁層 ６ａ，６ｂ，７ａ，７ｂ…絶縁層の端部 ８，９…外部電極 ８ａ，８ｂ，９ａ，９ｂ…外部電極の端部 １０，１１…めっき層
フロントページの続き Ｆターム(参考） 5E032 AB01 BA23 BB08 CA02 CC06 CC16 DA03 5E034 AA07 AA09 AB01 BA09 BB01 DA02 DA07 DB04 DC03 DC09 DE12
Claims (4)
- 【請求項１】 サーミスタ素体と、該サーミスタ素体の
内部に設けられ、一方端部がサーミスタ素体の端面にま
で延びる内部電極と、該内部電極の一方端部と電気的に
接続されるように前記サーミスタ素体の端面上に設けら
れ、さらに前記サーミスタ素体の両主面及び両側面上に
延びる外部電極と、該外部電極上を覆うように設けられ
るめっき層とを備えるチップサーミスタの製造方法であ
って、 前記内部電極を有した前記サーミスタ素体の端面上に樹
脂層を形成する工程と、 前記樹脂層を形成したサーミスタ素体の端面を含むサー
ミスタ素体の端部をガラスまたは無機物のペースト中に
ディッピングして絶縁層を形成し、サーミスタ素体の両
主面及び両側面上の該絶縁層の端部が前記外部電極の両
主面及び両側面上の端部より中央部側に位置するように
形成する工程と、 前記サーミスタ素体の端面上の前記樹脂層を焼成により
脱脂し除去すると共に、前記サーミスタ素体の両主面及
び両側面上の前記絶縁層を焼き付ける工程と、 前記サーミスタ素体の端面上の前記絶縁層を除去して前
記絶縁層を前記サーミスタ素体の両主面及び両側面上に
のみ残す工程と、 前記サーミスタ素体の両主面及び両側面上の前記絶縁層
の上及び前記サーミスタ素体の端面上に外部電極を形成
する工程と、 前記外部電極の上にめっき層を形成する工程とを備える
チップサーミスタの製造方法。 - 【請求項２】 前記サーミスタ素体の両主面及び両側面
上の前記絶縁層の端部が、前記外部電極の端部と同じか
サーミスタ素体の中央部側に位置するように形成されて
いる請求項１に記載のチップサーミスタの製造方法。 - 【請求項３】 前記外部電極がディッピングにより形成
される請求項１または２に記載のチップサーミスタの製
造方法。 - 【請求項４】 前記絶縁層がガラス膜である請求項１〜
３のいずれか１項に記載のチップサーミスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10191579A JP2000021607A (ja) | 1998-07-07 | 1998-07-07 | チップサーミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10191579A JP2000021607A (ja) | 1998-07-07 | 1998-07-07 | チップサーミスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000021607A true JP2000021607A (ja) | 2000-01-21 |
Family
ID=16277012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10191579A Pending JP2000021607A (ja) | 1998-07-07 | 1998-07-07 | チップサーミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000021607A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237105A (ja) * | 2000-02-21 | 2001-08-31 | Murata Mfg Co Ltd | チップ型サーミスタ素子 |
| WO2015198615A1 (ja) * | 2014-06-27 | 2015-12-30 | 株式会社村田製作所 | Ｐｔｃサーミスタおよびその製造方法 |
| CN113948261A (zh) * | 2021-10-14 | 2022-01-18 | 中科传感(佛山)科技有限公司 | 一种全自动单端封装封测生产线 |
| US11361901B2 (en) | 2019-06-07 | 2022-06-14 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component with glass component, plating layer, and semiconductor layer |
-
1998
- 1998-07-07 JP JP10191579A patent/JP2000021607A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001237105A (ja) * | 2000-02-21 | 2001-08-31 | Murata Mfg Co Ltd | チップ型サーミスタ素子 |
| JP4505925B2 (ja) * | 2000-02-21 | 2010-07-21 | 株式会社村田製作所 | チップ型サーミスタ素子 |
| WO2015198615A1 (ja) * | 2014-06-27 | 2015-12-30 | 株式会社村田製作所 | Ｐｔｃサーミスタおよびその製造方法 |
| JPWO2015198615A1 (ja) * | 2014-06-27 | 2017-04-20 | 株式会社村田製作所 | Ｐｔｃサーミスタおよびその製造方法 |
| US11361901B2 (en) | 2019-06-07 | 2022-06-14 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component with glass component, plating layer, and semiconductor layer |
| CN113948261A (zh) * | 2021-10-14 | 2022-01-18 | 中科传感(佛山)科技有限公司 | 一种全自动单端封装封测生产线 |
| CN113948261B (zh) * | 2021-10-14 | 2023-04-07 | 中科传感(佛山)科技有限公司 | 一种全自动单端封装封测生产线 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011249615A (ja) | 表面実装型電子部品およびその製造方法 | |
| JP2000021607A (ja) | チップサーミスタの製造方法 | |
| JP2000091105A (ja) | チップ型セラミックサーミスタおよびその製造方法 | |
| JP2000303186A (ja) | 無電解めっき方法、電極構造体、及びそれに用いる導電ペースト | |
| JPH08330105A (ja) | 電子部品 | |
| JPH09260106A (ja) | 電子部品の製造方法 | |
| JP2003045702A (ja) | チップ抵抗器およびその製造方法 | |
| JP2003197406A (ja) | チップ型バリスタの製造方法 | |
| JP2006186064A (ja) | チップ抵抗器 | |
| JPH06215981A (ja) | セラミック電子部品 | |
| JPH0878278A (ja) | 電子部品の製造方法 | |
| JP2001135541A (ja) | チップ型電子部品及びその製造方法 | |
| JPS5826481Y2 (ja) | 正特性サ−ミスタ | |
| JPS5885502A (ja) | 厚膜バリスタの製造法 | |
| JPH04329616A (ja) | 積層形電子部品 | |
| JPS638605B2 (ja) | ||
| JP2003174209A (ja) | 積層型圧電アクチュエータ素子 | |
| JPS644326B2 (ja) | ||
| JPH02301115A (ja) | チップ形固体電解コンデンサ | |
| JPH04188801A (ja) | チップ型正特性サーミスタ | |
| JPH11329802A (ja) | チップ型抵抗器及びその製造方法 | |
| JPH11238602A (ja) | セラミック電子部品とその製造方法 | |
| JPH0661008A (ja) | サーミスタ素子の製造方法 | |
| JPS5896701A (ja) | 正特性サ−ミスタの製造方法 | |
| JPS5858717A (ja) | 電子部品 |