JPS5896701A - 正特性サ−ミスタの製造方法 - Google Patents
正特性サ−ミスタの製造方法Info
- Publication number
- JPS5896701A JPS5896701A JP19599481A JP19599481A JPS5896701A JP S5896701 A JPS5896701 A JP S5896701A JP 19599481 A JP19599481 A JP 19599481A JP 19599481 A JP19599481 A JP 19599481A JP S5896701 A JPS5896701 A JP S5896701A
- Authority
- JP
- Japan
- Prior art keywords
- temperature coefficient
- positive temperature
- electrode
- coefficient thermistor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はオーム性電極の上に銀電極を形成した二層お電
極構造を有する正特性サーミスタの製造方法に関する。
極構造を有する正特性サーミスタの製造方法に関する。
従来より、この種の正特性サーミスタの製造方法として
は、第１図（ａｌに示すように、円板状に形成した正特
性サーミスタ基板ｌの全面に、第１図（ｂ）に示すよう
に、ニッケルの無電解メッキ等の手法によりオーム性電
極２を形成し、該オーム性電極２の」二から、第１図（
Ｃ）に示すように、正特性ザーミスタ基板ｌの相対向す
る両主面に、前記オーム性電極２の電流容量を大きくぜ
んとして、ローラ塗布等の手法により、たとえば銀電極
３．３を夫々形成した後、これら銀電極３．３およびオ
ーム性電極２を焼付け、第１図（ｄ）に示すように、正
特性ザーミスタ基板１の側面のオーム性電極膜２を除去
して、二層の電極構造の正特性サーミスタを得るものが
一般に知られている。
は、第１図（ａｌに示すように、円板状に形成した正特
性サーミスタ基板ｌの全面に、第１図（ｂ）に示すよう
に、ニッケルの無電解メッキ等の手法によりオーム性電
極２を形成し、該オーム性電極２の」二から、第１図（
Ｃ）に示すように、正特性ザーミスタ基板ｌの相対向す
る両主面に、前記オーム性電極２の電流容量を大きくぜ
んとして、ローラ塗布等の手法により、たとえば銀電極
３．３を夫々形成した後、これら銀電極３．３およびオ
ーム性電極２を焼付け、第１図（ｄ）に示すように、正
特性ザーミスタ基板１の側面のオーム性電極膜２を除去
して、二層の電極構造の正特性サーミスタを得るものが
一般に知られている。
上記のような方法で正特性ザーミスタを製造すると、ロ
ーラにより塗布された銀電極３．３が正特性す＝ミスタ
基板ｌの両主面全面に付与されることになり、銀電極３
．３の材料が無駄になる欠点があった。なぜならば、前
記オーム性電極２の電流容量を大きくする必装のあるの
は、実際には最低限リード端子（図示せず）が接触され
る部分のみでよいからである。
ーラにより塗布された銀電極３．３が正特性す＝ミスタ
基板ｌの両主面全面に付与されることになり、銀電極３
．３の材料が無駄になる欠点があった。なぜならば、前
記オーム性電極２の電流容量を大きくする必装のあるの
は、実際には最低限リード端子（図示せず）が接触され
る部分のみでよいからである。
そこで、パターン印刷等の手法により、第１図（ｅ）に
示すように、正特性サーミスタ基板１０両生面のオーム
性電極２．２の中央部に銀電極３．３を形成することも
行われている。
示すように、正特性サーミスタ基板１０両生面のオーム
性電極２．２の中央部に銀電極３．３を形成することも
行われている。
このようにすれば、銀電極３，３の必要部分への形成が
可能ではあるが、銀電極３．３のパターン印刷はローラ
塗布に比較して能率が低く、しかも、パターン印刷を使
用すると、どうしても銀電極３，３が必要以」二に厚く
塗布されるため、銀電極３．３の材料の使用量が多くな
る欠点があった。
可能ではあるが、銀電極３．３のパターン印刷はローラ
塗布に比較して能率が低く、しかも、パターン印刷を使
用すると、どうしても銀電極３，３が必要以」二に厚く
塗布されるため、銀電極３．３の材料の使用量が多くな
る欠点があった。
本発明は二層の電極構造を有する正特性サーミスタの製
造方法における上記欠点を解消すべくなされたものであ
って、相対向する両主面のはＹ中央部に夫々突部を形成
した正特性サーミスタ基板の上記突部のオーム外電極面
上に夫々電極をローラにより塗布し、電極の塗布の作業
能率の向」二と電極材料の使用量の削減を図った正特性
→ノーーミスタの製造方法を提供することを目的として
いる。
造方法における上記欠点を解消すべくなされたものであ
って、相対向する両主面のはＹ中央部に夫々突部を形成
した正特性サーミスタ基板の上記突部のオーム外電極面
上に夫々電極をローラにより塗布し、電極の塗布の作業
能率の向」二と電極材料の使用量の削減を図った正特性
→ノーーミスタの製造方法を提供することを目的として
いる。
以下、添付図面を参照して本発明を具体的に説明する。
本発明においては、先ず、第２図（ａ）に示すよう（３
） に、金属円柱の端面中央部に円形の凹部１１，１１を設
けた金型１２．１２をブロック状の金型１３を貫通する
円形の孔１４に摺動自在に嵌入１〜、これら金型１２．
１２の間に正特性サーミスタ４′、Ａ’ ＄４１５を入
れてプレスし、第２図（ｂ）に示すように、相対向する
両主面のはゾ中央部に夫々円形の突部１６．１６を有す
る正特性サーミスタ基板１７を作る。
） に、金属円柱の端面中央部に円形の凹部１１，１１を設
けた金型１２．１２をブロック状の金型１３を貫通する
円形の孔１４に摺動自在に嵌入１〜、これら金型１２．
１２の間に正特性サーミスタ４′、Ａ’ ＄４１５を入
れてプレスし、第２図（ｂ）に示すように、相対向する
両主面のはゾ中央部に夫々円形の突部１６．１６を有す
る正特性サーミスタ基板１７を作る。
上記正特性ザーミスタ基板１７を焼成した後、ニッケル
の無電解液に浸漬して、第２図（ｃ）に示すように、」
二記正特性サーミスタ基板１７の表面全体にニッケルの
オーム性電極１８を形成する。
の無電解液に浸漬して、第２図（ｃ）に示すように、」
二記正特性サーミスタ基板１７の表面全体にニッケルの
オーム性電極１８を形成する。
表面全体にニッケルのオーム性電極１８を形成した第２
図（Ｃ）の正特性サーミスタ基板１７を多数平面状に並
べ、その上を、表面に、本来塗布により形成されるたと
えば銀電極材料が＋１着しだローラ（図示せず。）を転
がすと、正特性サーミスタ基板１７の突部１６上のオー
ム性電極１８上にのみ上記ローラが接触して、正特性サ
ーミスタ基板１７の突部１６上のオーム性電極１８に銀
型極相（４） 料が付着する。
図（Ｃ）の正特性サーミスタ基板１７を多数平面状に並
べ、その上を、表面に、本来塗布により形成されるたと
えば銀電極材料が＋１着しだローラ（図示せず。）を転
がすと、正特性サーミスタ基板１７の突部１６上のオー
ム性電極１８上にのみ上記ローラが接触して、正特性サ
ーミスタ基板１７の突部１６上のオーム性電極１８に銀
型極相（４） 料が付着する。
上記のローラによる銀電極桐材の塗布操作を正特性サー
ミスタ基板１７０両主面について行い、付着した銀電極
桐材の焼＋１けを行い、正特性サーミスタ基板１７の突
部１６，１６上のオーム性電極１８，１８１に、第２図
（ｄ）に示すように、銀電極１９．１９を形成する。
ミスタ基板１７０両主面について行い、付着した銀電極
桐材の焼＋１けを行い、正特性サーミスタ基板１７の突
部１６，１６上のオーム性電極１８，１８１に、第２図
（ｄ）に示すように、銀電極１９．１９を形成する。
次いで、第２図Ｃｄ）の正特性サーミスタ基板１７の側
面のオーム性電極１８を研麿して除去すれば、第２図（
ｅｌに示すように、オーム性電極１８は正特性サーミス
タ基板１８の周面により、２つのオーム性電極１８ａと
１８１）とに分離され、第２図（ｅ）および（ｆ）に示
すように、オーム性電極ｉｓａ、１８ｂの各中央部に夫
々銀電極１９．１９を有する正特性サーミスタが得られ
る。
面のオーム性電極１８を研麿して除去すれば、第２図（
ｅｌに示すように、オーム性電極１８は正特性サーミス
タ基板１８の周面により、２つのオーム性電極１８ａと
１８１）とに分離され、第２図（ｅ）および（ｆ）に示
すように、オーム性電極ｉｓａ、１８ｂの各中央部に夫
々銀電極１９．１９を有する正特性サーミスタが得られ
る。
」−記のようにしてオーム性電極１８ａ 、１８ｂの上
に銀電極１９．１９を形成するようにすれば、銀電極材
料の塗布をローラによって行うことができ、銀電極１９
．１９の形成を能率よく行うことができる一方、銀電極
１９．１９の一部が正特性サーミスタ基板１７の側面に
垂れ、銀電極Ｈ月が無駄になることもなくなる。
に銀電極１９．１９を形成するようにすれば、銀電極材
料の塗布をローラによって行うことができ、銀電極１９
．１９の形成を能率よく行うことができる一方、銀電極
１９．１９の一部が正特性サーミスタ基板１７の側面に
垂れ、銀電極Ｈ月が無駄になることもなくなる。
なお、正特性サーミスタ基板１７の突部１６゜１６の形
状は、具体的には図示しないが、使用する電極端子の形
状に応じて多角形状のものや同心円状のもの等、任意の
形状とすることができる。
状は、具体的には図示しないが、使用する電極端子の形
状に応じて多角形状のものや同心円状のもの等、任意の
形状とすることができる。
また前記突部１６，１６に銀電極１９．１９をローラで
塗布する場合、ローラが当接されても基板１７が傾いた
りすることのないように、さらに放射状突部（図示せず
）を設けたりするようなことも有効に行ない得る。
塗布する場合、ローラが当接されても基板１７が傾いた
りすることのないように、さらに放射状突部（図示せず
）を設けたりするようなことも有効に行ない得る。
以上、詳細に説明したことからも明らかなように、本発
明は、ローラ塗布の手法を使用して正特性ザ＝ミスタ基
板の突部の上のオーム性電極に銀電極を形成するように
したから、正特性サーミスタ基板の突部にのみ銀電極（
シ料が付着１〜、ローラを使用して必要な部分にのみ銀
電極４Ａ料の塗布が行われる。このため、正特性サーミ
スタ材料の成形時の金形の変更のみで、従来の設備を使
用して塗布電極の形成を高能率に行うことができる一方
、「Ｊ−ラにより必要な部分に塗布電極材料を必按な個
所に薄く、確実に塗布することができ、使用する塗布電
極桐材も大１１］に削減することができる。
明は、ローラ塗布の手法を使用して正特性ザ＝ミスタ基
板の突部の上のオーム性電極に銀電極を形成するように
したから、正特性サーミスタ基板の突部にのみ銀電極（
シ料が付着１〜、ローラを使用して必要な部分にのみ銀
電極４Ａ料の塗布が行われる。このため、正特性サーミ
スタ材料の成形時の金形の変更のみで、従来の設備を使
用して塗布電極の形成を高能率に行うことができる一方
、「Ｊ−ラにより必要な部分に塗布電極材料を必按な個
所に薄く、確実に塗布することができ、使用する塗布電
極桐材も大１１］に削減することができる。
／＼
係る正特性サーミスタの製造方法の説明図である。
１６・・突部、１７ ・正特性ザーミスタ基板、１８．
１８ａ 、１８ｂ・・オーム性電極、１９・・塗布電極
。
１８ａ 、１８ｂ・・オーム性電極、１９・・塗布電極
。
Claims (1)
- （１）相対向する両主面のはソ中央部に夫々突部を有す
る正特性サーミスタ基板を形成する工程と、上記工程で
形成された正特性ザーミスタ基板の表面にオーム性電極
を付与する工程と、上記正特性サーミスタ基板の突部の
オーム性電極面上に夫々電極をローラにより塗布する工
程と、上記正特性サーミスタ基板の側面のオーム性電極
を除去する工程とからなることを特徴とする特性サーミ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19599481A JPS5896701A (ja) | 1981-12-04 | 1981-12-04 | 正特性サ−ミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19599481A JPS5896701A (ja) | 1981-12-04 | 1981-12-04 | 正特性サ−ミスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5896701A true JPS5896701A (ja) | 1983-06-08 |
Family
ID=16350447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19599481A Pending JPS5896701A (ja) | 1981-12-04 | 1981-12-04 | 正特性サ−ミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896701A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230005A (ja) * | 1986-03-31 | 1987-10-08 | 株式会社デンソー | 正特性磁器半導体 |
| JP2013197127A (ja) * | 2012-03-16 | 2013-09-30 | Mitsubishi Materials Corp | サーミスタ素子 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530880A (en) * | 1978-08-28 | 1980-03-04 | Tdk Electronics Co Ltd | Method of manufacturing positive characteristic thermistor |
-
1981
- 1981-12-04 JP JP19599481A patent/JPS5896701A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5530880A (en) * | 1978-08-28 | 1980-03-04 | Tdk Electronics Co Ltd | Method of manufacturing positive characteristic thermistor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62230005A (ja) * | 1986-03-31 | 1987-10-08 | 株式会社デンソー | 正特性磁器半導体 |
| JP2013197127A (ja) * | 2012-03-16 | 2013-09-30 | Mitsubishi Materials Corp | サーミスタ素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6235693A (ja) | 回路基板 | |
| JPS5896701A (ja) | 正特性サ−ミスタの製造方法 | |
| JPS58110676A (ja) | ほうろう被覆を施す方法および装置 | |
| JP3825576B2 (ja) | チップ抵抗器の製造方法 | |
| JPH08130170A (ja) | 電子部品の端子電極形成方法 | |
| US20010001551A1 (en) | Ceramic thermistor chips | |
| JP2000021607A (ja) | チップサーミスタの製造方法 | |
| JPS606555B2 (ja) | 混成集積回路の抵抗体構造 | |
| JP2873345B2 (ja) | セラミック部品の外部電極の製造方法 | |
| JPH09162084A (ja) | 電子部品の製造方法 | |
| JPH08321405A (ja) | 電子素子及びその製造方法 | |
| JPH03215901A (ja) | 角板型チップ抵抗器 | |
| JPH0473903A (ja) | 半導体装置及びその製造方法 | |
| JPS644326B2 (ja) | ||
| JPS6240549Y2 (ja) | ||
| JPS6313302A (ja) | チツプ型抵抗素子 | |
| JPH07162049A (ja) | 積層型圧電素子 | |
| JPH0728118B2 (ja) | 面付け実装プリント配線板の製造方法 | |
| JPH06104152A (ja) | チップ型電子部品における端子電極の形成方法 | |
| JPH05129105A (ja) | チツプ・バリスタ | |
| JPS5885502A (ja) | 厚膜バリスタの製造法 | |
| JPS58216413A (ja) | 磁器コンデンサの製造方法 | |
| JPH043084B2 (ja) | ||
| JPH11283810A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPS62136801A (ja) | 接点の製造法 |