JPH0273608A - チツプ抵抗の製造方法 - Google Patents
チツプ抵抗の製造方法Info
- Publication number
- JPH0273608A JPH0273608A JP63224562A JP22456288A JPH0273608A JP H0273608 A JPH0273608 A JP H0273608A JP 63224562 A JP63224562 A JP 63224562A JP 22456288 A JP22456288 A JP 22456288A JP H0273608 A JPH0273608 A JP H0273608A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- wires
- ceramic substrate
- silver paste
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000919 ceramic Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 238000007639 printing Methods 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052709 silver Inorganic materials 0.000 abstract description 17
- 239000004332 silver Substances 0.000 abstract description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011295 pitch Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000001010 compromised effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチップ抵抗の製造方法に係り、特に、セラミッ
ク基板のスルーホールの内壁面に側面電極を形成するチ
ップ抵抗の製造方法に関する。
ク基板のスルーホールの内壁面に側面電極を形成するチ
ップ抵抗の製造方法に関する。
この種のチップ抵抗は、第３図に示す如く、分割形成し
てなるセラミック基板１と、このセラミック基板１の表
面に形成された表面電極２および抵抗体３と、セラミッ
ク基板１の裏面に形成された裏面電極４と、表裏の電極
２．４に連続する側面電極５とから主に構成されており
、図示はしていないが、抵抗体３の表面にはガラス材に
てオーバーコートが施してあり、電極２，４．５の表面
にはニッケルメッキおよびはんだメツキが施しである。
てなるセラミック基板１と、このセラミック基板１の表
面に形成された表面電極２および抵抗体３と、セラミッ
ク基板１の裏面に形成された裏面電極４と、表裏の電極
２．４に連続する側面電極５とから主に構成されており
、図示はしていないが、抵抗体３の表面にはガラス材に
てオーバーコートが施してあり、電極２，４．５の表面
にはニッケルメッキおよびはんだメツキが施しである。
かかるチップ抵抗Ａは、従来、概路次のようにして製造
されている。
されている。
まず、セラミック粉、バインダ樹脂等を混合させてなる
スラリを薄板状に形成したグリーンシートを用意し、第
４図に示すように、このグリーンシートに多数のスルー
ホール６と縦横の分割溝７８をプレスにより形成してか
ら焼成して硬質のセラミック基板１を得る。ここで、分
割溝７，８は図に示すように所定の間隔にて配されたも
のであって、後に個々のチップ抵抗として分離するため
の溝であり、縦横の一方の分割溝７はスルーホール６と
重なり合っている。次に、セラミック基板１の表面のス
ルーホール６の周囲に銀ペーストをスクリーン印刷し、
第５図に示すように、セラミック基板１の裏面側からス
ルーホール６を介してｉ艮ペーストＢを吸引することに
より、セラミック基板１の表面にバターニングされた表
面電極２と、この表面電極２からスルーホール６内へ延
出する側面電極５とを形成する。同様にして、セラミッ
ク基板１の裏面にも裏面電極４をスクリーン印刷し、こ
の裏面電極４からスルーホール６内へ延出する側面電極
５を吸引印刷する。これにより、側面電極５はスルーホ
ール６の内壁面を覆い、表裏の電極２．４と連続する。
スラリを薄板状に形成したグリーンシートを用意し、第
４図に示すように、このグリーンシートに多数のスルー
ホール６と縦横の分割溝７８をプレスにより形成してか
ら焼成して硬質のセラミック基板１を得る。ここで、分
割溝７，８は図に示すように所定の間隔にて配されたも
のであって、後に個々のチップ抵抗として分離するため
の溝であり、縦横の一方の分割溝７はスルーホール６と
重なり合っている。次に、セラミック基板１の表面のス
ルーホール６の周囲に銀ペーストをスクリーン印刷し、
第５図に示すように、セラミック基板１の裏面側からス
ルーホール６を介してｉ艮ペーストＢを吸引することに
より、セラミック基板１の表面にバターニングされた表
面電極２と、この表面電極２からスルーホール６内へ延
出する側面電極５とを形成する。同様にして、セラミッ
ク基板１の裏面にも裏面電極４をスクリーン印刷し、こ
の裏面電極４からスルーホール６内へ延出する側面電極
５を吸引印刷する。これにより、側面電極５はスルーホ
ール６の内壁面を覆い、表裏の電極２．４と連続する。
次いで、対をなす表面電極２．２間に抵抗体３を印刷形
成し、レーザトリミング等の公知の手法により付着面の
一部を削除して抵抗値を調整した後、抵抗体３の表面を
ガラス材にてオーバーコートする。しかる後、セラミッ
ク基板１を分割溝７．８に沿って分割し、電極２． ４
． ５の表面にニッケルメッキおよびはんだメツキを施
して、第３図に示す如き個々のチップ抵抗Ａを多数得る
。
成し、レーザトリミング等の公知の手法により付着面の
一部を削除して抵抗値を調整した後、抵抗体３の表面を
ガラス材にてオーバーコートする。しかる後、セラミッ
ク基板１を分割溝７．８に沿って分割し、電極２． ４
． ５の表面にニッケルメッキおよびはんだメツキを施
して、第３図に示す如き個々のチップ抵抗Ａを多数得る
。
ところで、上述した従来技術にあっては、チップ抵抗の
側面電極５を形成する方法として、スルーホール６を介
して銀ペーストを吸引するという吸引印刷を行っている
が、かかる吸引印刷でスルーホール６の内壁面に均一な
膜厚の銀ペーストを形成することは容易でなく、特に膜
厚が不所望に薄くなってしまうと銀くわれを起こして導
通不良にまで至る危険性があった。そして、このような
不良品が発生して市場に出回ると、同種のすべてのチッ
プ抵抗を回収する等の重大な自体を招きかねず、その一
方、製造時に側面電極の膜厚に細心の注意をはらうと量
産性が損なわれてしまう。
側面電極５を形成する方法として、スルーホール６を介
して銀ペーストを吸引するという吸引印刷を行っている
が、かかる吸引印刷でスルーホール６の内壁面に均一な
膜厚の銀ペーストを形成することは容易でなく、特に膜
厚が不所望に薄くなってしまうと銀くわれを起こして導
通不良にまで至る危険性があった。そして、このような
不良品が発生して市場に出回ると、同種のすべてのチッ
プ抵抗を回収する等の重大な自体を招きかねず、その一
方、製造時に側面電極の膜厚に細心の注意をはらうと量
産性が損なわれてしまう。
本発明はこのような事情に鑑みてなされたもので、その
目的は、均一な膜厚の側面電極が確実に形成できて量産
性も良好なチップ抵抗の製造方法を提供することにある
。
目的は、均一な膜厚の側面電極が確実に形成できて量産
性も良好なチップ抵抗の製造方法を提供することにある
。
上記目的を達成するために、本発明は、セラミンク基板
をスルーホールを含む分割溝に沿って分割した後、これ
らのスルーホールと等ピッチに張設して導電ペーストを
塗布した複数本のワイヤを、各スルーホールの内壁面に
押し当てて上記導電ペーストを転写し、この転写により
側面電極を形成するようにした。
をスルーホールを含む分割溝に沿って分割した後、これ
らのスルーホールと等ピッチに張設して導電ペーストを
塗布した複数本のワイヤを、各スルーホールの内壁面に
押し当てて上記導電ペーストを転写し、この転写により
側面電極を形成するようにした。
すなわち、本発明は、分割面に臨出させたスルーホール
の内壁面に側面電極としての導電ペーストを直接転写す
るので、この導電ペーストは常にほぼ均一な膜厚に形成
され、また、複数本のワイヤを用いることで複数個所に
一括して導電ペーストを転写形成できるので、量産性も
損なわれない。
の内壁面に側面電極としての導電ペーストを直接転写す
るので、この導電ペーストは常にほぼ均一な膜厚に形成
され、また、複数本のワイヤを用いることで複数個所に
一括して導電ペーストを転写形成できるので、量産性も
損なわれない。
以下、本発明の実施例を図に基づいて説明する。
第１図および第２図は本発明の一実施例を説明するため
のもので、第１図は側面電極形成時の銀ペースト転写工
程を示す説明図、第２図は銀ペースト転写後のセラミッ
ク分割板の斜視図であり、第３〜５図と対応する部分に
は同一符号が付しである。
のもので、第１図は側面電極形成時の銀ペースト転写工
程を示す説明図、第２図は銀ペースト転写後のセラミッ
ク分割板の斜視図であり、第３〜５図と対応する部分に
は同一符号が付しである。
この実施例の製造工程のうち、スルーホールおよび縦横
の分割溝を有するセラミック基板の形成方法や、表裏の
電極および抵抗体の形成方法等は、既に述べた従来技術
と同様なので、その説明は省略する。
の分割溝を有するセラミック基板の形成方法や、表裏の
電極および抵抗体の形成方法等は、既に述べた従来技術
と同様なので、その説明は省略する。
さて、セラミック基板の表裏両面に表面電極２、裏面電
極および抵抗体３のパターンを印刷形成し、抵抗体３に
オーバーコートを施したなら、スルーホール６と重なり
合う分割溝に沿ってセラミック基板を１次分割し、分割
面７ａ、７ｂに各スルーホール６の内壁面が臨出する細
長いセラミック分割板１ａを複数本径る。次いで、第１
図に示すように、このセラミック分割Ｆｉ、ｌａを銀ペ
ースト浴１０上の所定位置に配置し、セラミック分割板
１ａの下方には、図の上下方向に移動可能な複数本のワ
イヤ１１をスルーホール６と等ピッチに張設しておく。
極および抵抗体３のパターンを印刷形成し、抵抗体３に
オーバーコートを施したなら、スルーホール６と重なり
合う分割溝に沿ってセラミック基板を１次分割し、分割
面７ａ、７ｂに各スルーホール６の内壁面が臨出する細
長いセラミック分割板１ａを複数本径る。次いで、第１
図に示すように、このセラミック分割Ｆｉ、ｌａを銀ペ
ースト浴１０上の所定位置に配置し、セラミック分割板
１ａの下方には、図の上下方向に移動可能な複数本のワ
イヤ１１をスルーホール６と等ピッチに張設しておく。
そして、これらのワイヤ１１を、まず恨ペースト浴１０
中に浸せきしてから上昇させ、セラミック分割板１ａの
片側の分割面７ａに臨出する各スルーホール６の内壁面
にそれぞれ、外周面に銀ペーストを塗布した各ワイヤ１
１を押し当てる。これにより、銀ペーストはスルーホー
ル６の内壁面にほぼ均一な膜厚で転写形成される。同様
にして、セラミック分割板１ａの他側の分割面７ｂに臨
出する各スルーホール６の内壁面にも恨ペーストを転写
し、表裏の電極に連続する側面電極５をセラミック分割
板１ａの両側面に形成する。
中に浸せきしてから上昇させ、セラミック分割板１ａの
片側の分割面７ａに臨出する各スルーホール６の内壁面
にそれぞれ、外周面に銀ペーストを塗布した各ワイヤ１
１を押し当てる。これにより、銀ペーストはスルーホー
ル６の内壁面にほぼ均一な膜厚で転写形成される。同様
にして、セラミック分割板１ａの他側の分割面７ｂに臨
出する各スルーホール６の内壁面にも恨ペーストを転写
し、表裏の電極に連続する側面電極５をセラミック分割
板１ａの両側面に形成する。
しかる後、セラミック分割板１ａを分割溝８に沿って細
分割（２次分割）し、表面電極２、裏面電極および側面
電極５の表面にニッケルメッキとはんだメツキを施して
、個々のチップ抵抗を多数得る。
分割（２次分割）し、表面電極２、裏面電極および側面
電極５の表面にニッケルメッキとはんだメツキを施して
、個々のチップ抵抗を多数得る。
このように、上記実施例にあっては、側面電極５の形成
方法として、膜厚にばらつきを生じやすい吸引印刷を行
う代わりに、スルーホール６と等ピッチに張設した複数
本のワイヤ１１を用いて銀ペーストを直接転写するとい
う手法を採用しているので、はぼ均一な膜厚の側面電極
５を確実に形成することができてチップ抵抗の信頼性が
著しく向上するとともに、セラミック分割板１ａの側面
に臨出する複数のスルーホール６の内壁面に一括して恨
ペーストを転写形成できることから量産性も良好である
。また、表面電極２および裏面電極の印刷時に若干量の
銀ペーストがスルーホール６の開口端部に流れ込むので
、これら表裏の電極と側面電極５との連結部分で膜厚が
薄くなる心配もない。
方法として、膜厚にばらつきを生じやすい吸引印刷を行
う代わりに、スルーホール６と等ピッチに張設した複数
本のワイヤ１１を用いて銀ペーストを直接転写するとい
う手法を採用しているので、はぼ均一な膜厚の側面電極
５を確実に形成することができてチップ抵抗の信頼性が
著しく向上するとともに、セラミック分割板１ａの側面
に臨出する複数のスルーホール６の内壁面に一括して恨
ペーストを転写形成できることから量産性も良好である
。また、表面電極２および裏面電極の印刷時に若干量の
銀ペーストがスルーホール６の開口端部に流れ込むので
、これら表裏の電極と側面電極５との連結部分で膜厚が
薄くなる心配もない。
なお、裏面電極を形成しないチップ抵抗についても、本
発明が通用可能であることはいうまでもない。
発明が通用可能であることはいうまでもない。
以上説明したように、本発明は、スルーホールと等ピッ
チに張設した複数本のワイヤを用いて、分割面に臨出さ
せた各スルーホールの内壁面に側面電極としての導電ペ
ーストを転写形成するというものなので、膜厚にばらつ
きを生じやすい従来の吸引印刷とは異なり、はぼ均一な
膜厚の側面電極を確実に形成することができて不良品の
発生が回避できるとともに、複数個所に一括して導電ペ
ーストを転写形成できることから量産性を損なう心配も
ない。
チに張設した複数本のワイヤを用いて、分割面に臨出さ
せた各スルーホールの内壁面に側面電極としての導電ペ
ーストを転写形成するというものなので、膜厚にばらつ
きを生じやすい従来の吸引印刷とは異なり、はぼ均一な
膜厚の側面電極を確実に形成することができて不良品の
発生が回避できるとともに、複数個所に一括して導電ペ
ーストを転写形成できることから量産性を損なう心配も
ない。
第１図および第２図は本発明の一実施例を説明するため
のもので、第１図は側面電極形成時の銀ペースト転写工
程を示す説明図、第２図は銀ペースト転写後のセラミッ
ク分割板の斜視図、第３図はチップ抵抗の斜視図、第４
図および第５図は従来技術を説明するためのもので、第
４図は分割前のセラミック基板の平面図、第５図は側面
電極形成時の吸引印刷工程を示す説明図である。 １・・・・・・セラミック基板、１ａ・・・・・・セラ
ミック分割板、２・・・・・・表面電極、３・・・・・
・抵抗体、５・・・・・・側面電極、６・・・・・・ス
ルーホール、７．８・・・・・・分割溝、７ａ、７ｂ・
・・・・・分割面、１０・・・・・・銀ペースト浴、１
１・・・・・・ワイヤ。 第１図 第２図
のもので、第１図は側面電極形成時の銀ペースト転写工
程を示す説明図、第２図は銀ペースト転写後のセラミッ
ク分割板の斜視図、第３図はチップ抵抗の斜視図、第４
図および第５図は従来技術を説明するためのもので、第
４図は分割前のセラミック基板の平面図、第５図は側面
電極形成時の吸引印刷工程を示す説明図である。 １・・・・・・セラミック基板、１ａ・・・・・・セラ
ミック分割板、２・・・・・・表面電極、３・・・・・
・抵抗体、５・・・・・・側面電極、６・・・・・・ス
ルーホール、７．８・・・・・・分割溝、７ａ、７ｂ・
・・・・・分割面、１０・・・・・・銀ペースト浴、１
１・・・・・・ワイヤ。 第１図 第２図
Claims (1)
- 多数のスルーホールを穿設したセラミック基板の表面
に電極および抵抗体のパターンを印刷形成した後、この
セラミック基板を分割溝に沿つて分割して分割面に上記
スルーホールを臨出させ、このスルーホールの内壁面に
側面電極を配したチップ抵抗を多数個取りする製造方法
において、上記セラミック基板を上記スルーホールを含
む分割溝に沿つて分割した後、これらのスルーホールと
等ピッチに張設して導電ペーストを塗布した複数本のワ
イヤを、各スルーホールの内壁面に押し当てて上記導電
ペーストを転写し、この転写により上記側面電極を形成
することを特徴とするチップ抵抗の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224562A JP2559471B2 (ja) | 1988-09-09 | 1988-09-09 | チツプ抵抗の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63224562A JP2559471B2 (ja) | 1988-09-09 | 1988-09-09 | チツプ抵抗の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0273608A true JPH0273608A (ja) | 1990-03-13 |
| JP2559471B2 JP2559471B2 (ja) | 1996-12-04 |
Family
ID=16815722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63224562A Expired - Lifetime JP2559471B2 (ja) | 1988-09-09 | 1988-09-09 | チツプ抵抗の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2559471B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500483B1 (en) * | 1999-03-08 | 2002-12-31 | Murata Manufacturing Co. | Method and device for applying sealant to component |
| JP2009027041A (ja) * | 2007-07-20 | 2009-02-05 | Shinko Electric Ind Co Ltd | 側面配線の形成方法 |
-
1988
- 1988-09-09 JP JP63224562A patent/JP2559471B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500483B1 (en) * | 1999-03-08 | 2002-12-31 | Murata Manufacturing Co. | Method and device for applying sealant to component |
| JP2009027041A (ja) * | 2007-07-20 | 2009-02-05 | Shinko Electric Ind Co Ltd | 側面配線の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2559471B2 (ja) | 1996-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3992761A (en) | Method of making multi-layer capacitors | |
| JPH0273608A (ja) | チツプ抵抗の製造方法 | |
| JPH0620035B2 (ja) | 複数端子電極付き部品の製造方法 | |
| US5169493A (en) | Method of manufacturing a thick film resistor element | |
| JPS63172401A (ja) | チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法 | |
| JPH03215901A (ja) | 角板型チップ抵抗器 | |
| JP3159440B2 (ja) | 角形チップ抵抗器 | |
| JPH0249651Y2 (ja) | ||
| JPS6187393A (ja) | 光厚膜ハイブリツド法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH0536508A (ja) | チツプ状電子部品の製造方法及びチツプ状電子部品 | |
| JP3561635B2 (ja) | ネットワーク抵抗器とその製造方法 | |
| JPS59228711A (ja) | 磁器コンデンサの製造方法 | |
| JP3223917B2 (ja) | 角形チップ抵抗器 | |
| JPH0778701A (ja) | ネットワーク抵抗器とその製造方法 | |
| JPH11204313A (ja) | 電子部品とその製造方法 | |
| JP2694843B2 (ja) | チップ型可変抵抗器における基板片の製造方法 | |
| JPH03181101A (ja) | チップ抵抗の製造方法 | |
| JPS6155247B2 (ja) | ||
| JPS6152977B2 (ja) | ||
| JPH01166414A (ja) | チップ状ジャンパー素子の製造方法 | |
| JP4795568B2 (ja) | チップ形抵抗ネットワークの製造方法 | |
| JPH03263301A (ja) | 角板型チップ抵抗器およびその製造方法 | |
| JPH02207501A (ja) | 電子部品における電極膜の形成方法 | |
| JP2002324701A (ja) | チップ部品およびチップ部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |